CN106601788A - 一种抗总剂量辐射加固的z栅mos晶体管 - Google Patents

一种抗总剂量辐射加固的z栅mos晶体管 Download PDF

Info

Publication number
CN106601788A
CN106601788A CN201611094580.0A CN201611094580A CN106601788A CN 106601788 A CN106601788 A CN 106601788A CN 201611094580 A CN201611094580 A CN 201611094580A CN 106601788 A CN106601788 A CN 106601788A
Authority
CN
China
Prior art keywords
grid
region
gate
dose radiation
drain region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611094580.0A
Other languages
English (en)
Other versions
CN106601788B (zh
Inventor
王颖
朴巍
刘军
孙玲玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Dianzi University
Original Assignee
Hangzhou Dianzi University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Dianzi University filed Critical Hangzhou Dianzi University
Priority to CN201611094580.0A priority Critical patent/CN106601788B/zh
Publication of CN106601788A publication Critical patent/CN106601788A/zh
Application granted granted Critical
Publication of CN106601788B publication Critical patent/CN106601788B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种抗总剂量辐射加固的Z栅MOS晶体管,其源区、漏区和栅极分布在一个有源区之内;所述栅极呈字母“Z”字形且将有源区分隔成源区和漏区;所述源区和漏区之间没有相交区域且被“Z”字形栅极半包围;栅极下是栅氧化层结构,且栅氧化层厚度小于12nm。本发明的结构通过引入额外的Z形栅,使得场氧结构仅与有源区中的漏区或者源区之一相邻,无法形成完整的电流路径,因而消除了边缘寄生漏电路径,实现了抗总剂量辐射加固的目的。本发明的结构在有效消除由总剂量效应引起的寄生漏电的同时,与传统加固结构相比,能实现更小的宽长比MOS晶体管,且栅电容更小,驱动电流更大,占版图面积更小。

Description

一种抗总剂量辐射加固的Z栅MOS晶体管
技术领域
本发明涉及一种MOS晶体管版图加固结构,尤其是一种抗总剂量辐射加固的Z栅MOS晶体管版图结构,属于抗总剂量辐射效应辐射加固的技术领域。
背景技术
当电子元器件处于辐射环境下,长期或持续的受到电离辐射时候,就会发生总剂量辐射效应。总剂量效应会在器件的氧化物中产生氧化物陷阱电荷和界面态,使得器件性能退化,包括器件的阈值电压漂移和关态电流的增大。然而随着工艺水平的进步,栅氧逐渐减薄,总剂量效应对器件的阈值电压的影响逐渐可以忽略,但是隔离氧化物并未随之减小,因而在先进工艺下,总剂量效应在场氧中的影响成为主要考虑的问题,即形成边缘寄生漏电通路。
图1所示为一个常规MOS晶体管的平面图。MOS晶体管包括栅区11,漏区12和源区13,栅区11将有源区10分成漏区12和源区13,有源区10被隔离介质14包围。MOS在辐射条件下,场氧会感生出电子—空穴对;由于陷阱的俘获作用,在Si/SiO2系统的SiO2一侧堆积正电荷,影响晶体管的电学特性。随着辐射剂量的增加,寄生晶体管漏电增大,当漏电流增大到本征晶体管的开态电流时,晶体管永久开启,导致器件失效。
为了消除总剂量效应引起的寄生漏电通路,出现了很多抗辐射的版图加固结构,其中具有代表性的是图2中的H栅结构和图3中的环栅结构。H栅晶体管包括呈字母H形的栅区21,漏区22和源区23,栅区21将有源区20分成漏区22和源区23,有源区20被隔离介质24包围。H栅结构通过在垂直栅方向的两侧,引入额外栅区,将有源区20和隔离介质24隔离,实现了加固的效果。环栅晶体管包括环形的栅区31、漏区32和源区33,栅区31将有源区30分成漏区22和源区23,有源区33被隔离介质34包围。漏区32和源区33之间没有场氧区的存在,所以不存在边缘寄生晶体管,达到总剂量加固的目的。二者抗辐射性能强,但是都存在版图面积大、寄生栅电容大的弊端。环栅结构的宽长比设计受限,无法实现宽长比小于2.26的器件,这在模拟电路中的应用受到限制。基于以上缺点,H栅和环栅的加固版图结构在抗辐射电路中的应用很受限。
发明内容
本发明的技术解决问题是:克服现有技术中存在的不足,提供一种抗总剂量辐射效应的Z栅MOS晶体管版图加固结构,消除了由于总剂量效应引起的晶体管源漏寄生漏电通路,实现了抗辐射的效果,而且其结构可实现小宽长比晶体管,占用面积小,降低寄生栅电容。
本发明的技术解决方案是:
一种抗总剂量辐射加固的Z栅MOS晶体管,其源区、漏区和栅极分布在一个有源区之内;所述栅极呈字母“Z”字形且将有源区分隔成源区和漏区;所述源区和漏区之间没有相交区域且被“Z”字形栅极半包围;栅极下是栅氧化层结构,且栅氧化层厚度小于12nm。
所述的栅极是呈字母“Z”字形,栅极拐角处均为90度角,即“Z”字形栅由两端平行栅和一段中心栅组成;
所述的“Z”字形栅极由多晶硅材料构成,且栅的宽度处处相同;
作为优选,所述源区和漏区的面积大小相同,非对称的分布在中心栅的两侧;
作为优选,所述的栅极与隔离氧化物没有重叠区域;
作为优选,所述的栅极与隔离场氧有重叠区域。
作为优选,栅极与隔离氧化物有重叠区域,即仅与有源区重叠OV段距离,并要求OV至少大于50%的栅宽。
作为优选,所述栅极由连续的“Z”字形栅构成;所述的栅极由连续的呈字母“Z”字形的栅构成,栅极可有多处拐角且拐角处均为90度角。
本发明的优点:本发明的结构通过引入额外的Z形栅,使得场氧结构仅与有源区中的漏区或者源区之一相邻,无法形成完整的电流路径,因而消除了边缘寄生漏电路径,实现了抗总剂量辐射加固的目的。本发明的结构在有效消除由总剂量效应引起的寄生漏电的同时,与传统加固结构相比,能实现更小的宽长比MOS晶体管,且栅电容更小,驱动电流更大,占版图面积更小。
附图说明
图1为常规晶体管结构示意图;
图2为H栅晶体管结构示意图;
图3为环栅晶体管结构示意图;
图4为本发明实现加固的MOS晶体管结构示意图;
图5为本发明结构的第2种实施方式示意图;
图6为本发明结构的第3种实施方式示意图。
具体实施方式
本发明是一种抗总剂量辐射加固的Z栅MOS晶体管结构。包括Z字形栅区,源区和漏区,所述栅区,源区和漏区均分布在一个有源区之内,栅区将有源区分隔成源区和漏区,源区和漏区之间没有相交区域。源区和漏区被栅区半包围。栅区呈英文字母Z形,整条Z形栅的宽度处处相同。由总剂量效应引起的寄生漏电路径,包括三个部分,即源区、漏区以及之间的沟道部分。通常的辐射加固方法的主要思想,是将有源区与场区隔离开,达到消除漏电通路的目的。但实际上,只要源区、漏区以及之间的沟道部分三者缺一即无法形成漏电通路。因而本发明仅采用Z栅的半包围栅结构而不是H栅的全包围栅结构。在这种结构中,场区氧化物不能够同时与漏区和源区相邻,在辐射环境下,无法形成漏电通路,因而有效的减小了由于总剂量效应带来的关态电流增大等的影响。这里所述的包围方式是指栅形状对于源漏来说的。此外,源区和漏区的相对位置与H栅的不同,不是关于栅对称的。这样做的目的,是为了增加器件的驱动电流,从另一个角度来说,在与其他器件比较时,在驱动电流水平相当是,具有较大驱动电流的器件会占版图面积更小。在沟道宽度小时,这个优势会更突出。根据不同电路功能的要求,本发明的器件结构可以得到不同的具体实施方式,有利于器件在面积、性能等多方面进行考虑。
本发明的晶体管结构有许多中实施方式,下面就几种典型的方式进行介绍。
如图4所示:一种抗总剂量辐射加固的Z栅MOS晶体管结构。包括Z字形栅区41,源区42和漏区43,所述栅区41,源区42和漏区43均分布在一个有源区之内,有源区被第一场区44包围;栅区41将有源区40分隔成源区42和漏区43,源区42和漏区43之间没有相交区域。源区42和漏区43被栅区41半包围。栅区呈英文字母Z形,整条Z形栅的宽度处处相同。此外,源区42和漏区43的相对位置与H栅的不同,不是关于栅对称的。在图4所示的Z栅结构中,栅区与场区没有重叠的部分。这样的方法是出于抗辐射性能的角度考虑,。
使得与水平方向的栅相邻的源或者漏距场区在固定工艺水平下,能够达到最大。这种情况的抗辐射性能最好。
图5给出了本发明的另一种实现方式。包括栅区51,源区52和漏区53,所述栅区51,源区52和漏区53均分布在一个有源区之内,栅区51将有源区50分隔成源区52和漏区53,源区52和漏区53之间没有相交区域。整条Z形栅的宽度处处相同。图5结构与图4结构的区别在于图5中的栅结构51与场区54有重叠部分,但由于有距离OV,场区54仍然不能同源和漏同时相邻,也能够消除漏电路径,达到抗辐射的目的。OV至少大于50%的沟道宽度。与图4结构相比,在相同有源区面积的情况下,图5结构的源漏面积更大,可以得到更大的驱动电流。这样的方法是出于减小版图面积的角度考虑。但由于图5中OV的距离没有图4中对应位置长,会带来抗辐射性能的下降,因而图5是一个考虑版图面积和抗辐射性能折中的一个方法。
图6给出了本发明应用于长沟道宽度的器件结构的示意图。包括栅区61,源区62和漏区63,所述栅区61,源区62和漏区63均分布在一个有源区之内,有源区被第一场区64包围;栅区61将有源区60分隔成源区62和漏区63,源区62和漏区63之间没有相交区域。栅区61呈图示的直角弯曲形状,整条Z形栅的宽度处处相同。在图6所示的Z栅结构中,栅区与场区没有重叠的部分。
以上所述仅为本发明的较佳实施例,凡依本发明权利要求范围所做的均等变化与修饰,皆应属本发明权利要求的涵盖范围。

Claims (8)

1.一种抗总剂量辐射加固的Z栅MOS晶体管,其特征在于:源区、漏区和栅极分布在一个有源区之内;所述栅极呈字母“Z”字形且将有源区分隔成源区和漏区;所述源区和漏区之间没有相交区域且被“Z”字形栅极半包围;栅极下是栅氧化层结构,且栅氧化层厚度小于12nm。
2.根据权利要求1所述的一种抗总剂量辐射加固的Z栅MOS晶体管,其特征在于:所述的栅极是呈字母“Z”字形,栅极拐角处均为90度角,即“Z”字形栅由两端平行栅和一段中心栅组成。
3.根据权利要求1所述的一种抗总剂量辐射加固的Z栅MOS晶体管,其特征在于:“Z”字形栅极由多晶硅材料构成,且栅的宽度处处相同。
4.根据权利要求1所述的一种抗总剂量辐射加固的Z栅MOS晶体管,其特征在于:所述源区和漏区的面积大小相同,非对称的分布在中心栅的两侧。
5.根据权利要求1所述的一种抗总剂量辐射加固的Z栅MOS晶体管,其特征在于:栅极与隔离氧化物没有重叠区域。
6.根据权利要求1所述的一种抗总剂量辐射加固的Z栅MOS晶体管,其特征在于:“Z”字形栅极与隔离场氧有重叠区域。
7.根据权利要求7所述的一种抗总剂量辐射加固的Z栅MOS晶体管版图结构,其特征在于:栅极与隔离氧化物有重叠区域,即仅与有源区重叠OV段距离,并要求OV至少大于50%的栅宽。
8.根据权利要求8所述的一种抗总剂量辐射加固的Z栅MOS晶体管,其特征在于:所述栅极由连续的“Z”字形栅构成;所述的栅极由连续的呈字母“Z”字形的栅构成,栅极可有多处拐角且拐角处均为90度角。
CN201611094580.0A 2016-12-02 2016-12-02 一种抗总剂量辐射加固的z栅mos晶体管 Active CN106601788B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611094580.0A CN106601788B (zh) 2016-12-02 2016-12-02 一种抗总剂量辐射加固的z栅mos晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611094580.0A CN106601788B (zh) 2016-12-02 2016-12-02 一种抗总剂量辐射加固的z栅mos晶体管

Publications (2)

Publication Number Publication Date
CN106601788A true CN106601788A (zh) 2017-04-26
CN106601788B CN106601788B (zh) 2020-08-11

Family

ID=58595642

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611094580.0A Active CN106601788B (zh) 2016-12-02 2016-12-02 一种抗总剂量辐射加固的z栅mos晶体管

Country Status (1)

Country Link
CN (1) CN106601788B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110137248A (zh) * 2019-05-29 2019-08-16 电子科技大学 一种抗总剂量效应的ldmos器件
CN111063729A (zh) * 2019-12-13 2020-04-24 哈尔滨工程大学 一种新型s栅soi抗总剂量辐照器件装置
CN113644115A (zh) * 2021-08-09 2021-11-12 西安电子科技大学 基于22nm工艺的抗辐照FDSOI场效应管及其制备方法
CN114038423A (zh) * 2021-12-09 2022-02-11 京东方科技集团股份有限公司 显示面板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752420A (zh) * 2009-12-15 2010-06-23 北京时代民芯科技有限公司 一种总剂量辐射加固工形栅版图结构
CN101930982A (zh) * 2010-07-07 2010-12-29 中国电子科技集团公司第五十八研究所 基于flotox结构的抗辐射eeprom存储单元结构
CN104124275A (zh) * 2014-07-24 2014-10-29 北京大学 回形多叉指场效应晶体管及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752420A (zh) * 2009-12-15 2010-06-23 北京时代民芯科技有限公司 一种总剂量辐射加固工形栅版图结构
CN101930982A (zh) * 2010-07-07 2010-12-29 中国电子科技集团公司第五十八研究所 基于flotox结构的抗辐射eeprom存储单元结构
CN104124275A (zh) * 2014-07-24 2014-10-29 北京大学 回形多叉指场效应晶体管及其制备方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110137248A (zh) * 2019-05-29 2019-08-16 电子科技大学 一种抗总剂量效应的ldmos器件
CN111063729A (zh) * 2019-12-13 2020-04-24 哈尔滨工程大学 一种新型s栅soi抗总剂量辐照器件装置
CN113644115A (zh) * 2021-08-09 2021-11-12 西安电子科技大学 基于22nm工艺的抗辐照FDSOI场效应管及其制备方法
CN114038423A (zh) * 2021-12-09 2022-02-11 京东方科技集团股份有限公司 显示面板及显示装置
US11955063B2 (en) 2021-12-09 2024-04-09 Boe Technology Group Co., Ltd. Display panel and display device

Also Published As

Publication number Publication date
CN106601788B (zh) 2020-08-11

Similar Documents

Publication Publication Date Title
CN106601788A (zh) 一种抗总剂量辐射加固的z栅mos晶体管
CN103165678B (zh) 一种超结ldmos器件
KR100271745B1 (ko) 반도체 장치
US7327007B2 (en) Semiconductor device with high breakdown voltage
CN101752420B (zh) 一种总剂量辐射加固工形栅版图结构
TWI260779B (en) Logic switch and circuits utilizing the switch
CN101419986B (zh) 一种防边缘漏电的双边缘抗总剂量辐射加固版图结构
US10950597B2 (en) Electrostatic protection circuit and a semiconductor structure
CN103296081B (zh) 一种横向双扩散金属氧化物半导体场效应晶体管
CN103415916B (zh) 半导体装置以及半导体装置的制造方法
CN102610644B (zh) 抑制辐射引起的背栅泄漏电流的soi器件及其制备方法
CN113675274A (zh) 低辐射漏电高压Double RESURF LDMOS器件
CN113594258A (zh) 低辐射漏电高压ldmos器件
CN102479817B (zh) 一种垂直双扩散金属氧化物半导体场效应管结构
US7655970B2 (en) Single poly non-volatile memory device with inversion diffusion regions and methods for operating the same
US5019881A (en) Nonvolatile semiconductor memory component
CN102074580B (zh) 一种抗总剂量辐射加固晶体管结构
CN115863390A (zh) 低辐射漏电高压ldmos器件结构
CN115472696A (zh) 一种降低栅极沟槽处电场的SiC功率MOS器件结构
CN101378081A (zh) Lcd驱动ic及其制造方法
Wu et al. A novel superjunction lateral double-diffused MOS with segmented buried P-layer
CN104201194A (zh) 一种具有超低比导通电阻特性的高压功率器件
CN107527906B (zh) 半导体器件
CN102945839B (zh) 一种部分场板屏蔽的高压互连结构
US20090236636A1 (en) Closed Cell Array Structure Capable of Decreasing Area of non-well Junction Regions

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant