CN101930982A - 基于flotox结构的抗辐射eeprom存储单元结构 - Google Patents

Abstract

本发明涉及一种基于FLOTOX结构的抗辐射EEPROM存储单元的结构。该设计解决了由辐射所产生的总剂量效应(TID)对FLOTOX结构EEPROM存储单元漏电的影响。本发明由下列部分组成：1、利用环形栅设计对EEPROM存储单元管进行抗辐射加固。2、利用环形栅设计对选择管进行抗辐射加固。3、利用控制栅全覆盖浮栅进行抗辐射加固。4、利用浮栅与场区不交叠进行抗辐射加固。该单元设计抗总剂量能力达到300KRad(Si)以上，在抗辐射加固的同时，没有影响到单元本身存储的性能。

Description

基于FLOTOX结构的抗辐射EEPROM存储单元结构

技术领域

本发明涉及一种基于FLOTOX结构的抗辐射EEPROM存储单元结构与设计方法，属于集成电路技术领域。

背景技术

EEPROM作为非挥发存储设备，大量用于航空与航天领域。但是由于空间应用环境的复杂性，存储单元常常会受到辐射的影响而使关键数据丢失或器件失效。如何满足空间应用的需要，提高EEPROM的抗辐射性能，是多年来研究的热点。

FLOTOX结构的EEPROM存储管的存储原理如图1所示，该结构利用隧道效应原理来实现擦/写，在控制栅7和沟道9之间有一条浮空的多晶硅，称为浮栅6，用于存储电荷。浮栅6与沟道9的绝缘介质在靠近漏端8部分的厚度减薄到10nm以下，称之为隧道孔4，浮栅上的电荷通过隧道氧化层移走或注入实现“写入(Write)”和“擦除(Erase)”的功能。控制栅7接高压，漏端8接地，源端5浮空时，电场方向由浮栅6指向N⁺埋层，电子由N⁺埋层通过隧道氧化层注入到浮栅6；漏端1接高压，而控制栅7接地，源端5浮空时，电场方向由漏端指向浮栅，浮栅上的电子通过隧道氧化层到达漏区。浮栅充电和放电两种状态下，EEPROM存储管的阈值电压是不同的，由此可以代表两种不同的状态。FLOTOX结构的EEPROM存储原理即是利用浮栅上的不同电荷状态，来表示逻辑“1”和“0”。

已有的FLOTOX结构EEPROM标准存储单元由两个管子组成，如图2所示，上面一个NMOS管M1为选择管，下面一个管子M2为EEPROM存储管。选择管M1由区域1、2、3、8组成，其中，区域1为选择管M1的漏端，在该区域内，利用接触孔3与金属相连后与位线连接；区域8为选择管M1的源端；区域2为选择管M1的栅。存储管M2由区域4、5、6、7、8组成，其中，区域8作为存储管M2的漏端，在该端与选择管M1串联共用；区域5为选择管M2的源端；区域4为隧道孔，区域6为浮栅，电子通过该隧道孔4被存储或者排出浮栅6；通过浮栅6上存储电子的变化，改变阈值电压，从而改变器件的存储状态。区域7为控制栅，区域7覆盖区域6。在该存储结构单元的一个字节内，选择栅2与控制栅7连接不是通过金属连线，而是通过多晶向两侧扩展形成的。

基于图2所示的标准单元在辐射环境中的工作原理如图3所示。针对漏电采用自对准工艺制作的晶体管，多晶硅栅2淀积在薄氧化层10上，源区5和漏区1由没有被多晶硅覆盖的有源区注入形成，这种工艺制造出的电路密集度高，但使多晶硅栅2在场氧化层和栅氧化层的过渡区产生了一个寄生晶体管，这个寄生晶体管对总剂量效应十分敏感。因为场氧化层和栅氧化层在辐射条件下，会电离电子-空穴对。由于陷阱的俘获作用，在Si/SiO₂系统的SiO₂一侧堆积正电荷，形成界面态，严重影响到晶体管的I-V特性。随着辐射剂量的增加，边缘寄生晶体管漏电流也迅速上升。图中I1则代表主电流方向，I2代表寄生晶体管的漏电方向。当漏电流增加到接近本征晶体管的开态电流时，晶体管会永久开启，导致器件失效。所以如图2所示的标准EEPROM存储单元结构不具备在辐射环境中应用的价值。

另外，辐射对阈值电压的影响主要表现是：辐射会在浮栅周围的氧化层内产生电子空穴对，经过快复合过程存留下来的空穴漂移到浮栅，复合掉浮栅上的部分电子，降低了阈值电压。严重时会改变存储单元中的数据，使器件失效。

发明内容

本发明目的在于解决上述问题，在现有的FLOTOX结构EEPROM工艺不变的基础上，研究了辐射对EEPROM存储单元结构的影响，提出了一种新的EEPROM存储单元结构，在抗辐射加固的同时没有影响到存储单元本身的存储性能和擦写电压要求。

本发明为实现上述目的，对FLOTOX结构的EEPROM存储单元结构的设计方案如下：

(1)针对辐射影响在场氧化层侧壁形成正电荷堆积，使一个单元内的源端和漏端之间形成漏电的问题，进行加固的方法是：在设计FLOTOX结构的EEPROM存储单元时，利用环形栅设计对EEPROM存储管和选择管进行抗辐射加固，以消除辐射后单元内的场区边缘源漏之间的泄漏电流。

(2)针对浮栅周围的氧化层积累正电荷使存储单元阈值电压降低的问题，进行加固的方法是：采用控制栅全覆盖浮栅和浮栅与场区不交叠的设计方法与结构，以减少辐射后EEPROM存储单元的阈值电压变化。

按照本发明提供的技术方案，所述基于FLOTOX结构的抗辐射EEPROM存储单元结构包括：选择管和存储管，选择管为NMOS管，存储管为FLOTOX结构的EEPROM存储管；

所述选择管包括选择管漏端、多晶硅栅、选择管源端，第八区域作为选择管的源端，第八区域位于多晶硅栅外围，多晶硅栅为环形将漏端包围起来，环形的多晶硅栅向第八区域方向有一凸出区域，所述凸出区域内部设有接触孔，在漏端区域内部也设有接触孔；

存储管包括存储管源端、浮栅、控制栅、存储管漏端，第八区域同时作为存储管的漏端，选择管和存储管通过第八区域串联；第八区域位于控制栅外围，控制栅和浮栅都为环形将源端包围起来；所述控制栅全覆盖浮栅，浮栅与场区不交叠；在存储管源端区域内部设有接触孔；在存储管的控制栅下面是浮空的浮栅，浮栅边缘有一个隧道孔，隧道孔作为电子注入或移出浮栅的通道；

所述选择管和存储管串联组成的存储单元共有四个端口分别为：选择管漏端、存储管源端、选择管的多晶硅栅、控制栅；选择管的漏端为存储单元的漏端，与位线相连；存储管的源端为存储单元的源端，与存储阵列的源相连；选择管的多晶硅栅为存储单元的选择栅，与字线相连；存储管的控制栅为存储单元的控制栅，与字节的选通管源端相连。整个存储单元做在P-型衬底上。

所述控制栅和浮栅向第八区域方向有一凸出区域，存储管的隧道孔做在所述凸出区域内。

所述控制栅、浮栅的凸出区域和多晶硅栅的凸出区域位于选择管和存储管的版图之间。

所述存储管的控制栅向两侧延伸至存储单元边沿。

所述选择管在多晶硅栅的凸出区域通过接触孔与一铝相连，通过一铝将一个字节的选择管的多晶硅栅依次相连。

本发明的优点是：在保证器件性能的条件下，利用环形栅结构，消除辐射后单元内部在场区边缘的源漏泄漏电流；采用控制栅全覆盖浮栅的设计方法与结构，减少辐射后EEPROM存储单元的阈值电压变化；采用浮栅与场区不交叠的设计方法与结构，减少辐射后EEPROM存储单元的阈值电压变化。总的提高了FLOTOX结构EEPROM器件抗辐射能力，使得存储单元抗总剂量能力可以达到300KRad(Si)以上。

附图说明

图1为FLOTOX结构的EEPROM存储管的存储原理图；

图2为已有技术中FLOTOX结构的EEPROM存储单元结构平面示意图；

图3为已有技术中FLOTOX结构的EEPROM存储单元源漏漏电原理图；

图4为本发明FLOTOX结构的EEPROM存储单元结构平面示意图。

具体实施方式

下面结合附图和实施例对发明进行详细说明。本发明所述存储单元由选择管M1和存储管M2串联组成，选择管M1为NMOS管，存储管M2为FLOTOX结构的EEPROM存储管，整个存储单元做在P-型衬底上。

选择管M1包括漏端1、多晶硅栅2、源端，第八区域8作为选择管M1的源端。第八区域8位于多晶硅栅2外围，多晶硅栅2为环形将漏端1包围起来，环形的多晶硅栅2向第八区域8方向有一凸出区域(称为尾部)，所述凸出区域内部设有接触孔3，在漏端1区域内部也设有接触孔3。

选择管M1的漏端1区域内，利用接触孔3与一铝相连后再与位线连接，与普通结构相比，漏区面积减小，从而减小了位线负载。多晶硅栅2采取了环形结构，将选择管M1的源端(第八区域8)和漏端1隔开，消除了普通结构中源端和漏端之间的场氧，同时也就消除了由辐射效应所引起的场氧漏电对该器件的影响。与普通结构不同的是，在一个字节的阵列内多晶硅栅不是通过扩展连接，而是通过相邻多晶硅栅2尾部的接触孔3之间通过一铝连接。

EEPROM存储管M2包括源端5、浮栅6、控制栅7、漏端，第八区域8同时作为存储管M2的漏端，选择管M1和存储管M2通过第八区域8串联。第八区域8位于控制栅7外围，控制栅7和浮栅6都为环形将源端5包围起来；控制栅7全覆盖浮栅6，浮栅6与场区不交叠；在源端5区域内部设有接触孔3。在存储管M2的控制栅7下面有一条浮空的浮栅6，浮栅6在靠近漏端第八区域8的部分有一个隧道孔4，隧道孔4作为电子注入或移出浮栅6的通道。控制栅7和浮栅6向第八区域8方向有一凸出区域(称为尾部)，存储管M2的隧道孔4做在所述凸出区域内。

存储管M2的源端5通过其内的接触孔3连接到一铝连线。通过隧道孔4将电子注入或移出浮栅6，改变该管的阈值电压，从而改变管子的存储状态。环形控制栅7覆盖浮栅6，既减少了辐射效应对阈值电压的影响，同时也提高了存储单元的擦/写耦合系数，从而提高存储单元的擦写效率。在该结构中，浮栅6和控制栅7采取了环形结构，消除了由辐射效应所引起的场氧漏电对该器件的影响；同时避免了浮栅6与场区的接触，提高了该结构的抗辐射性能。

选择管M1和存储管M2串联组成的存储单元共有四个端口分别为：M1的漏端1、M2的源端5、M1的栅2、M2的控制栅7，M1的漏端1为该存储单元的漏端，与位线相连；M2的源端5为该存储单元的源端，与存储阵列的源相连；M1的栅2为该存储单元的选择栅，在其环形的栅2的尾部通过其内的接触孔3与一铝相连，再利用一铝将一个字节的所有选择管栅2与字线相连；M2的控制栅7向两侧延伸至存储单元边沿，一个字节的存储单元并排排列时通过接触的多晶硅将一个字节的控制栅7连接在一起，最后与字节的选通管源端相连。

本实施例采用环形栅设计的选择管栅2和存储管栅6、7的版图形状如数字“9”和“6”尾部相叉排布，物理性能佳的同时节省了版图面积。

本发明根据EEPROM侧壁漏电机理，对存储管M2和选择管M1都采用环形栅结构，使得管子源端和漏端没有场氧介入，不会在场区形成漏电通道，以消除辐射后单元内部在场区边缘的源漏泄漏电流。采用该结构设计的存储单元抗总剂量能力可以达到300KRad(Si)以上，且在抗辐射加固的同时，没有影响到单元本身的存储性能。

Claims (6)

1.基于FLOTOX结构的抗辐射EEPROM存储单元结构，其特征在于包括选择管(M1)和存储管(M2)，选择管(M1)为NMOS管，存储管(M2)为FLOTOX结构的EEPROM存储管；

所述选择管(M1)包括选择管漏端(1)、多晶硅栅(2)、选择管源端，第八区域(8)作为选择管(M1)的源端，第八区域(8)位于多晶硅栅(2)外围，多晶硅栅(2)为环形将漏端(1)包围起来，环形的多晶硅栅(2)向第八区域(8)方向有一凸出区域，所述凸出区域内部设有接触孔(3)，在漏端(1)区域内部也设有接触孔(3)；

存储管(M2)包括存储管源端(5)、浮栅(6)、控制栅(7)、存储管漏端，第八区域(8)同时作为存储管(M2)的漏端，选择管(M1)和存储管(M2)通过第八区域(8)串联；第八区域(8)位于控制栅(7)外围，控制栅(7)和浮栅(6)都为环形将源端(5)包围起来；所述控制栅(7)全覆盖浮栅(6)，浮栅(6)与场区不交叠；在存储管源端(5)区域内部设有接触孔(3)；在存储管(M2)的控制栅(7)下面是浮空的浮栅(6)，浮栅(6)边缘有一个隧道孔(4)，隧道孔(4)作为电子注入或移出浮栅(6)的通道；

所述选择管(M1)和存储管(M2)串联组成的存储单元共有四个端口分别为：选择管漏端(1)、存储管源端(5)、选择管(M1)的多晶硅栅(2)、控制栅(7)；选择管(M1)的漏端(1)为存储单元的漏端，与位线相连；存储管(M2)的源端(5)为存储单元的源端，与存储阵列的源相连；选择管(M1)的多晶硅栅(2)为存储单元的选择栅，与字线相连；存储管(M2)的控制栅(7)为存储单元的控制栅，与字节的选通管源端相连。

2.如权利要求1所述基于FLOTOX结构的抗辐射EEPROM存储单元结构，其特征是：所述控制栅(7)和浮栅(6)向第八区域(8)方向有一凸出区域，存储管(M2)的隧道孔(4)做在所述凸出区域内。

3.如权利要求1所述基于FLOTOX结构的抗辐射EEPROM存储单元结构，其特征是：整个存储单元做在P-型衬底上。

4.如权利要求2所述基于FLOTOX结构的抗辐射EEPROM存储单元结构，其特征是：所述控制栅(7)、浮栅(6)的凸出区域和多晶硅栅(2)的凸出区域位于选择管(M1)和存储管(M2)的版图之间。

5.如权利要求1所述基于FLOTOX结构的抗辐射EEPROM存储单元结构，其特征是：所述存储管(M2)的控制栅(7)向两侧延伸至存储单元边沿。

6.如权利要求1所述基于FLOTOX结构的抗辐射EEPROM存储单元结构，其特征是：所述选择管(M1)在多晶硅栅(2)的凸出区域通过接触孔(3)与一铝相连，通过一铝将一个字节的选择管(M1)的多晶硅栅(2)依次相连。

Images