CN103094282B - P型一次性可编程器件结构 - Google Patents

P型一次性可编程器件结构 Download PDF

Info

Publication number
CN103094282B
CN103094282B CN201110335056.9A CN201110335056A CN103094282B CN 103094282 B CN103094282 B CN 103094282B CN 201110335056 A CN201110335056 A CN 201110335056A CN 103094282 B CN103094282 B CN 103094282B
Authority
CN
China
Prior art keywords
doped region
type
heavily doped
type heavily
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110335056.9A
Other languages
English (en)
Other versions
CN103094282A (zh
Inventor
刘梅
黄景丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201110335056.9A priority Critical patent/CN103094282B/zh
Publication of CN103094282A publication Critical patent/CN103094282A/zh
Application granted granted Critical
Publication of CN103094282B publication Critical patent/CN103094282B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明公开了一种P型一次性可编程器件结构，在硅片上形成有N型阱，在N型阱上从左到右依序形成有第一P型重掺杂区、第二P型重掺杂区、第三P型重掺杂区，第一P型重掺杂区同第二P型重掺杂区之间的N型阱上及第二P型重掺杂区同第三P型重掺杂区之间的N型阱上分别形成有栅氧，第一P型重掺杂区同第二P型重掺杂区之间的栅氧之上形成有存储管栅极多晶硅，第二P型重掺杂区同第三P型重掺杂区之间的栅氧之上形成有选通管栅极多晶硅，所述存储管栅极多晶硅上方形成有一导电层，所述导电层同所述存储管栅极多晶硅之间有介质层。本发明的P型一次性可编程器件结构，提高了编程完之后整个器件的导通电流，并增加器件在编程前后可区分的电流范围。

Description

P型一次性可编程器件结构
技术领域
本发明涉及半导体技术，特别涉及一种P型一次性可编程(One TimeProgram，OTP)器件结构。
背景技术
现有P型OTP器件是由两个PMOS晶体管串联形成的一次性可编程器件，第一个PMOS晶体管作为选通晶体管，在N型阱中用P型扩散区形成该第一个PMOS晶体管的源极和漏极，所述第一个PMOS晶体管栅极作为整个器件的字线，所述第一个PMOS晶体管源极作为整个器件的源极；第二个PMOS晶体管作为所述OTP器件的存储单元，所述第二个PMOS晶体管栅极浮空，在N型阱中用P型扩散区形成所述第二个PMOS晶体管的源极和漏极，所述第二个PMOS晶体管的漏极作为整个器件的位线，所述第二个PMOS晶体管的源极与所述PMOS第一个晶体管的漏极共用一个P型扩散区。现有P型OTP器件与逻辑工艺完全兼容，不需要增加任何的额外的光罩，所以被广泛的使用。但是组成P型OTP器件的两个PMOS晶体管的源漏极与栅极的耦合电容较小，导致该器件的编程效率较低，即该器件在编程前后可区分的电流范围很小，如图1所示。
现有的P型OTP器件在读的状态下，通常在N型阱(衬底)上加比源端高的电压，以增加编程前后可区分的电流范围，图2所示为OTP单元衬底加1V偏置电压时的编程前后的导通电流随栅源电压的变化曲线。但是这个衬底电压如果过高会引起读取电流过低，读取电路无法区别编程后的OTP单元的电流；这个衬底电压如果过低，则编程前的OTP单元初始电流过大，也无法区分OTP单元的状态。所以通常要很复杂的外围读取电路来实现同时提供两个精确的电压给衬底和源端，这将会消耗大量的OTP外围电路的面积。虽然P型OTP器件的每个单元面积很小，但较多的外围电路将该类器件的应用限制在需要高密度容量的应用场合下。
发明内容
本发明要解决的技术问题是提供一种P型一次性可编程器件结构，能提高编程完之后整个器件的导通电流，并增加器件在编程前后可区分的电流范围。
为解决上述技术问题，本发明的P型一次性可编程器件结构，在硅片上形成有N型阱，在N型阱上从左到右依序形成有第一P型重掺杂区、第二P型重掺杂区、第三P型重掺杂区，第一P型重掺杂区同第二P型重掺杂区之间的N型阱上及第二P型重掺杂区同第三P型重掺杂区之间的N型阱上分别形成有栅氧，第一P型重掺杂区同第二P型重掺杂区之间的栅氧之上形成有存储管栅极多晶硅，第二P型重掺杂区同第三P型重掺杂区之间的栅氧之上形成有选通管栅极多晶硅，其特征在于，所述存储管栅极多晶硅上方形成有一导电层，所述导电层同所述存储管栅极多晶硅之间有介质层。
所述导电层可以是多晶硅层或金属层。
所述介质层可以为氧化物、氮氧化物或氮化物。
所述栅氧及其上的栅极多晶硅两侧有氧化物或氮氧化物侧墙。
第一P型重掺杂区、第二P型重掺杂区、第三P型重掺杂区同相邻的栅氧之间的N型阱中分别形成有P型轻掺杂区。
所述导电层可以通过通孔和金属同第二P型重掺杂区相短接后电位悬空，所述第三P型重掺杂区通过通孔和金属引出作为器件的源极，所述选通管栅极多晶硅通过通孔和金属引出作为器件的字线，所述第一P型重掺杂区通过通孔和金属引出作为器件的位线。
或者所述导电层可以通过通孔和金属同第一P型重掺杂区相短接，所述第三P型重掺杂区通过通孔和金属引出作为器件的源极，所述选通管栅极多晶硅通过通孔和金属引出作为器件的字线，所述第一P型重掺杂区通过通孔和金属引出作为器件的位线。
本发明的P型一次性可编程器件结构，在传统的由两个PMOS串联形成的P型一次性可编程器件结构基础上增加一个电容，第一个PMOS作为选通管101，第二个PMOS作为存储管102，在常规一次性可编程器件通孔工艺制作之前，通过一张光罩定义所述电容上极板，所述电容上极板为导电层(可以为多晶硅或为金属层)，所增加的电容的下极板为存储管102的栅极多晶硅，所述电容上极板通过通孔和金属与存贮管PMOS源极短接或者与存贮管漏极短接，通过上所述电容103来控制存储管102栅极电位，通过调节所述电容103大小来满足存贮管102在编程时达到最佳热电子注入条件，编程前的OTP单元初始电流小，读取时N型阱上不需要加任何额外的衬偏电压，从而使P型一次性可编程器件编程性能得到大幅提高，并能提高编程完之后整个器件的导通电流，增加了器件在编程前后可区分的电流范围。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明。
图1是现有的P型OTP器件不加衬偏电压时的编程前后电流示意图；
图2是现有的P型OTP器件加1V衬偏电压时的编程前后电流示意图；
图3是本发明的P型一次性可编程器件结构第一实施例示意图；
图4是本发明的P型一次性可编程器件结构第一实施例的等效电路示意图；
图5是本发明的P型一次性可编程器件结构第二实施例示意图；
图6是本发明的P型一次性可编程器件结构第二实施例的等效电路示意；
图7是本发明的P型一次性可编程器件结构不加衬偏电压时的编程前后电流示意图。
具体实施方式
本发明的P型一次性可编程器件结构第一实施例如图3所示，在硅片10上形成有N型阱11，在N型阱11上从左到右依序形成有第一P型重掺杂区192、第二P型重掺杂区193、第三P型重掺杂区194，第一P型重掺杂区192同第二P型重掺杂区193之间的N型阱11上及第二P型重掺杂区193同第三P型重掺杂区194之间的N型阱11上分别形成有栅氧13，第一P型重掺杂区192同第二P型重掺杂区193之间的栅氧13之上形成有存储管栅极多晶硅14，第二P型重掺杂区193同第三P型重掺杂区194之间的栅氧13之上形成有选通管栅极多晶硅17，栅氧13及其上的栅极多晶硅两侧有(氮)氧化物侧墙15，第一P型重掺杂区192、第二P型重掺杂区193、第三P型重掺杂区194同相邻的栅氧13之间的N型阱11中分别形成有P型轻掺杂区191，所述存储管栅极多晶硅14上方形成有一导电层(可以是多晶硅层或金属层)18，所述导电层18同所述存储管栅极多晶硅14之间有介质层16，介质层16可以为氧化物、氮氧化物、氮化物等，所述导电层18同所述存储管栅极多晶硅14之间有介质层16厚度、材料的选择方法为保证所述PMOS存贮管102的源极与浮栅之间的耦合电容大小满足PMOS存贮管102在编程时达到最佳热电子注入条件。
所述第三P型重掺杂区194通过通孔19和金属20引出作为器件的源极，所述选通管栅极多晶硅17通过通孔19和金属20引出作为器件的字线，所述导电层18通过通孔19和金属20同第二P型重掺杂区193相短接后电位悬空，所述第一P型重掺杂区192通过通孔19和金属20引出作为器件的位线。
第一实施例的等效电路如图4所示，包括选通管101、存贮管102两个PMOS管，以及一由存储管栅极多晶硅14同导电层18构成的电容103。选通管101的栅极17作为整个器件的字线，源极194作为整个器件的源极，漏极193与存贮管102源极共接；存储管栅极多晶硅14作为电容103的下极板，导电层18作为电容103的上极板，与存贮管源极193短接，存贮管的漏极192作为整个器件的位线。
本发明的P型一次性可编程器件结构第二实施例如图5所示，在硅片10上形成有N型阱11，在N型阱11上从左到右依序形成有第一P型重掺杂区192、第二P型重掺杂区193、第三P型重掺杂区194，第一P型重掺杂区192同第二P型重掺杂区193之间的N型阱11上及第二P型重掺杂区193同第三P型重掺杂区194之间的N型阱11上分别形成有栅氧13，第一P型重掺杂区192同第二P型重掺杂区193之间的栅氧13之上形成有存储管栅极多晶硅14，第二P型重掺杂区193同第三P型重掺杂区194之间的栅氧13之上形成有选通管栅极多晶硅17，栅氧13及其上的栅极多晶硅两侧有(氮)氧化物侧墙15，第一P型重掺杂区192、第二P型重掺杂区193、第三P型重掺杂区194同相邻的栅氧13之间的N型阱11中分别形成有P型轻掺杂区191，所述存储管栅极多晶硅14上方形成有一导电层(可以是多晶硅层或金属层)18，所述导电层18同所述存储管栅极多晶硅14之间有介质层16，介质层16可以为氧化物、氮氧化物、氮化物等，所述导电层18同所述存储管栅极多晶硅14之间有介质层16厚度、材料的选择方法为保证所述PMOS存贮管102的源极与浮栅之间的耦合电容大小满足PMOS存贮管102在编程时达到最佳热电子注入条件。
所述第三P型重掺杂区194通过通孔19和金属20引出作为器件的源极，所述选通管栅极多晶硅17通过通孔19和金属20引出作为器件的字线，所述第一P型重掺杂区192通过通孔19和金属20同导电层18相短接引出作为器件的位线。
第二实施例的等效电路如图6所示，包括选通管101、存贮管102两个PMOS管，以及一由存储管栅极多晶硅14同导电层18构成的电容103。选通管101的栅极17作为整个器件的字线，源极194作为整个器件的源极，漏极193与存贮管102源极共接；存储管栅极多晶硅14作为电容103的下极板，导电层18作为电容103的上极板，与存贮管漏极192短接，存贮管的漏极192作为整个器件的位线。
本发明的P型一次性可编程器件结构，在传统的由两个PMOS串联形成的P型一次性可编程器件结构基础上增加一个电容，第一个PMOS作为选通管101，第二个PMOS作为存储管102，在常规一次性可编程器件通孔工艺制作之前，通过一张光罩定义所述电容上极板，所述电容上极板为导电层(可以为多晶硅或为金属层)，所增加的电容的下极板为存储管102的栅极多晶硅，所述电容上极板通过通孔和金属与存贮管PMOS源极短接或者与存贮管漏极短接，通过上所述电容103来控制存储管102栅极电位，通过调节所述电容103大小来满足存贮管102在编程时达到最佳热电子注入条件，从而使P型一次性可编程器件编程性能得到大幅提高，并能提高编程完之后整个器件的导通电流，增加了器件在编程前后可区分的电流范围。
本发明的P型一次性可编程器件结构，衬底上不需要任何额外的电压，即可增加编程前后可区分的电流范围，如图7所示，这样整个OTP控制/读取电路设计时只需提供一个精确电压，大大的减小整个芯片的面积，使得这类OTP器件的应用范围能拓展到低密度容量的应用下。

Claims (6)

1.一种P型一次性可编程器件结构，在硅片上形成有N型阱，在N型阱上从左到右依序形成有第一P型重掺杂区、第二P型重掺杂区、第三P型重掺杂区，第一P型重掺杂区同第二P型重掺杂区之间的N型阱上及第二P型重掺杂区同第三P型重掺杂区之间的N型阱上分别形成有栅氧，第一P型重掺杂区同第二P型重掺杂区之间的栅氧之上形成有存储管栅极多晶硅，第二P型重掺杂区同第三P型重掺杂区之间的栅氧之上形成有选通管栅极多晶硅，其特征在于，所述存储管栅极多晶硅上方形成有一导电层，所述导电层同所述存储管栅极多晶硅之间有介质层；
所述导电层通过通孔和金属同第二P型重掺杂区相短接后电位悬空。
2.根据权利要求1所述的P型一次性可编程器件结构，其特征在于，所述导电层是多晶硅层或金属层。
3.根据权利要求1所述的P型一次性可编程器件结构，其特征在于，所述介质层为氧化物、氮氧化物或氮化物。
4.根据权利要求1所述的P型一次性可编程器件结构，其特征在于，所述栅氧及其上的栅极多晶硅两侧有氧化物或氮氧化物侧墙。
5.根据权利要求1所述的P型一次性可编程器件结构，其特征在于，第一P型重掺杂区、第二P型重掺杂区、第三P型重掺杂区同相邻的栅氧之间的N型阱中分别形成有P型轻掺杂区。
6.根据权利要求1所述的P型一次性可编程器件结构，其特征在于，所述第三P型重掺杂区通过通孔和金属引出作为器件的源极，所述选通管栅极多晶硅通过通孔和金属引出作为器件的字线，所述第一P型重掺杂区通过通孔和金属引出作为器件的位线。
CN201110335056.9A 2011-10-28 2011-10-28 P型一次性可编程器件结构 Active CN103094282B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110335056.9A CN103094282B (zh) 2011-10-28 2011-10-28 P型一次性可编程器件结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110335056.9A CN103094282B (zh) 2011-10-28 2011-10-28 P型一次性可编程器件结构

Publications (2)

Publication Number Publication Date
CN103094282A CN103094282A (zh) 2013-05-08
CN103094282B true CN103094282B (zh) 2015-10-14

Family

ID=48206667

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110335056.9A Active CN103094282B (zh) 2011-10-28 2011-10-28 P型一次性可编程器件结构

Country Status (1)

Country Link
CN (1) CN103094282B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104218038A (zh) * 2013-06-05 2014-12-17 上海华虹宏力半导体制造有限公司 嵌入式otp结构
CN109326603A (zh) * 2017-02-16 2019-02-12 杰华特微电子（张家港）有限公司 一种基于cmos工艺的单次可编程只读存储器
CN108469963B (zh) * 2018-03-28 2023-05-26 天津中德应用技术大学 一种集成尺寸可调节放置机构的芯片编程器
CN108831885B (zh) * 2018-06-29 2022-08-16 上海华虹宏力半导体制造有限公司 改善pmos otp性能的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201010062A (en) * 2008-07-14 2010-03-01 Toppan Printing Co Ltd Nonvolatile semiconductor memory element, nonvolatile semiconductor memory cell and nonvolatile semiconductor memory device
CN101872764A (zh) * 2009-04-23 2010-10-27 上海华虹Nec电子有限公司 Otp-rom、其存储单元及其制造、编程和读取方法
CN102104045A (zh) * 2009-12-18 2011-06-22 上海华虹Nec电子有限公司 P型otp器件及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7078761B2 (en) * 2004-03-05 2006-07-18 Chingis Technology Corporation Nonvolatile memory solution using single-poly pFlash technology

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201010062A (en) * 2008-07-14 2010-03-01 Toppan Printing Co Ltd Nonvolatile semiconductor memory element, nonvolatile semiconductor memory cell and nonvolatile semiconductor memory device
CN101872764A (zh) * 2009-04-23 2010-10-27 上海华虹Nec电子有限公司 Otp-rom、其存储单元及其制造、编程和读取方法
CN102104045A (zh) * 2009-12-18 2011-06-22 上海华虹Nec电子有限公司 P型otp器件及其制造方法

Also Published As

Publication number Publication date
CN103094282A (zh) 2013-05-08

Similar Documents

Publication Publication Date Title
CN1933178B (zh) 半导体器件
US7889553B2 (en) Single-poly non-volatile memory cell
US8743591B2 (en) Semiconductor memory device and method for driving the same
US10026742B2 (en) Nonvolatile memory devices having single-layered gates
US20080068895A1 (en) Integrated Circuit Having a Drive Circuit
CN102130128B (zh) 具有垂直双极注入器的dram存储器单元
CN103094282B (zh) P型一次性可编程器件结构
KR20110098803A (ko) Ｊｆｅｔ 디바이스 구조를 갖는 저전력 메모리 디바이스
CN101872764A (zh) Otp-rom、其存储单元及其制造、编程和读取方法
CN101958149B (zh) 二晶体管结构的快速存取非易失性存储器存储单元
CN102544022B (zh) 一种混合非挥发快闪存储器及其存储系统
CN100589248C (zh) 一种可编程非易失性存储器单元、阵列及其制造方法
CN102104045B (zh) P型otp器件及其制造方法
US10446608B2 (en) Non-volatile random access memory (NVRAM)
KR102148914B1 (ko) eDRAM 용 선택 트랜지스터 내의 백 게이트
CN103714853B (zh) Nand型内容可寻址存储器
US9865606B2 (en) Semiconductor device and semiconductor memory device
CN101752382B (zh) 一次性可编程存储器、制造及编程读取方法
CN107393926A (zh) 闪存单元、闪存阵列及其操作方法
TW202310371A (zh) 使用半導體元件的記憶裝置
CN101930982B (zh) 基于flotox结构的抗辐射eeprom存储单元结构
CN104112474A (zh) 一种单多晶非易失存储器的存储单元
CN103094323A (zh) 双层多晶硅一次性可编程器件结构
CN107845398A (zh) 一种使用杂交mos管的mram芯片
CN102751286B (zh) 与深亚微米cmos逻辑工艺兼容的嵌入式动态存储器及制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140107

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140107

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant