CN101958149B - 二晶体管结构的快速存取非易失性存储器存储单元 - Google Patents

二晶体管结构的快速存取非易失性存储器存储单元 Download PDF

Info

Publication number
CN101958149B
CN101958149B CN 200910057619 CN200910057619A CN101958149B CN 101958149 B CN101958149 B CN 101958149B CN 200910057619 CN200910057619 CN 200910057619 CN 200910057619 A CN200910057619 A CN 200910057619A CN 101958149 B CN101958149 B CN 101958149B
Authority
CN
China
Prior art keywords
doped region
source
grid
storage unit
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200910057619
Other languages
English (en)
Other versions
CN101958149A (zh
Inventor
谭颖
陈广龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN 200910057619 priority Critical patent/CN101958149B/zh
Publication of CN101958149A publication Critical patent/CN101958149A/zh
Application granted granted Critical
Publication of CN101958149B publication Critical patent/CN101958149B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明公开了一种二晶体管结构的快速存取非易失性存储器存储单元，是在P阱上形成左右两个N+源漏掺杂区，两个N+源漏掺杂区之间有一N埋层，靠近左边N+源漏掺杂区的N埋层上面为ONO多介质结构栅氧，上面为多晶硅，构成SONOS晶体管门栅，靠近右边N+源漏掺杂区的N埋层上面为HTO氧化层，上面为多晶硅，所述HTO氧化层及上面的多晶硅并向一侧延伸覆盖于所述ONO多介质结构栅氧上面的多晶硅之上，构成选择管门栅，所述二多晶硅之间有氮化硅隔离层，形成复合门栅结构。本发明的存储单元面积小。

Description

二晶体管结构的快速存取非易失性存储器存储单元
技术领域
本发明属于半导体制造技术领域，特别涉及一种二晶体管结构的快速存取非易失性存储器单元。
背景技术
目前主流的2T FLASH NVM(二晶体管结构的快速存取非易失性存储器)存储器单元的剖面示意图如图1所示，由一个SONOS(硅-氧化物-氮化物-氧化物-硅)晶体管和一个FLASH NPASS FET(选择管)组成，所述SONOS(硅-氧化物-氮化物-氧化物-硅)晶体管，是在P阱上形成两个N+源漏掺杂区，两个N+源漏掺杂区之间是N型耗尽型沟道，N型耗尽型沟道上面为ONO(氧化物-氮化物-氧化物)多介质结构栅氧，ONO多介质结构栅氧上面为多晶硅栅，所述FLASH NPASS FET(选择管)，是在P阱上形成两个N+源漏掺杂区，其中一个N+源漏掺杂区同所述SONOS(硅-氧化物-氮化物-氧化物-硅)晶体管共用，两个N+源漏掺杂区之间作为N型沟道，N型沟道上面为HTO(高温氧化)栅氧，HTO(高温氧化)栅氧上面为多晶硅栅。图1所示的目前主流的2T FLASH NVM存储单元，共有三个N+源漏掺杂区，存储器单元面积比较大，特别是在较大存储容量的产品中会由此导致用于数据存储部分的芯片面积很大，增加了制造成本。其版图如图2所示，所述SONOS晶体管的非共用N+源漏掺杂区作为SONOS晶体管的漏极用于接字线(WORD LINE)，所述选择管的非共用N+源漏掺杂区作为选择管的源极用于接位线(BIT LINE)，SONOS晶体管和选择管共用的N+型源漏掺杂区仅作为两个晶体管间的电流通道，在读取存储器状态时，电流从SONOS晶体管漏极(字线，WORD LINE)流向选择管源极(位线，BIT LINE))，选中某个存储单元的时候由字线和位线确定其在阵列(ARRAY)中的位置，存储单元的擦写操作由SONOS晶体管的门栅和位线选中，而读操作则是由选择管的门栅和位线选中，进行擦写操作或读操作需要对由SONOS晶体管的门栅和选择管的门栅分别操作。
发明内容
本发明要解决的技术问题是提供一种二晶体管结构的快速存取非易失性存储器单元，存储单元面积小。
为解决上述技术问题，本发明的二晶体管结构的快速存取非易失性存储器单元，包括一个SONOS晶体管和一个选择管，其特征在于，是在P阱上形成左右两个N+源漏掺杂区，左右两个N+源漏掺杂区之间有一N埋层，靠近左边N+源漏掺杂区的N埋层上面为ONO多介质结构栅氧，ONO多介质结构栅氧上面为多晶硅，构成所述SONOS晶体管门栅，靠近右边N+源漏掺杂区的N埋层上面为HTO氧化层，HTO氧化层上面为多晶硅，所述HTO氧化层及上面的多晶硅并向一侧延伸覆盖于所述ONO多介质结构栅氧上面的多晶硅之上，构成选择管门栅，所述二多晶硅之间有氮化硅隔离层，形成复合门栅结构，所述SONOS晶体管和选择管共用左右两个N+源漏掺杂区作为源、漏极；
左边的N+源漏掺杂区接存储单元的位线端，右边的N+源漏掺杂区接存储单元源线端，选择管门栅接存储单元的字线端。
本发明的二晶体管结构的快速存取非易失性存储器存储单元，通过形成耗尽型N沟道，消除了SONOS晶体管和选择管之间共用的N+型源漏掺杂区，占用更少的存储器单元面积(CELL SIZE)，能大幅的节约芯片的面积，节省制造成本。同时由于采用复合门栅结构，选择管门栅部分覆盖于SONOS晶体管门栅之上，之间有介质层隔离，所以施加在选择管门栅上的控制电压能通过电容效应同时为所述SONOS晶体管门栅的提供操作电压，选择管的门栅同时可以控制SONOS晶体管的操作，因此无论对一存储单元进行读还是擦写操作，选中该存储单元的选择管的门栅和一个N+源漏掺杂区就可以选中所需存储单元，能减少多余控制线。
附图说明
下面结合附图及具体实施方式对本发明作进一步详细说明。
图1是目前主流的2T FLASH NVM的存储单元剖面示意图；
图2是目前主流的2T FLASH NVM的存储单元版图；
图3是本发明的二晶体管结构的快速存取非易失性存储器存储单元一实施方式的剖面示意图；
图4是本发明的二晶体管结构的快速存取非易失性存储器存储单元一实施方式的版图；
图5是本发明的二晶体管结构的快速存取非易失性存储器存储单元的阵列结构示意图；
图6是对本发明的二晶体管结构的快速存取非易失性存储器存储单元进行写操作时各端子电压示意图；
图7是对本发明的二晶体管结构的快速存取非易失性存储器存储单元进行擦操作时各端子电压示意图。
具体实施方式
本发明的二晶体管结构的快速存取非易失性存储器存储单元一实施方式如图3所示，包括一个SONOS(硅-氧化物-氮化物-氧化物-硅)晶体管和一个FLASH NPASS FET(选择管)，是在P阱上形成左右两个N+源漏掺杂区，左右两个N+源漏掺杂区之间有一N埋层(Buried N)，靠近左边N+源漏掺杂区的N埋层上面为ONO(氧化物-氮化物-氧化物)多介质结构栅氧10，ONO多介质结构栅氧10的厚度介于80～200埃之间，ONO(氧化物-氮化物-氧化物)多介质结构栅氧10上面为多晶硅11，构成所述SONOS晶体管门栅，靠近右边N+源漏掺杂区的N埋层上面为HTO(高温氧化)氧化层20，HTO(高温氧化)氧化层厚度在100～200埃之间，HTO(高温氧化)氧化层20上面为多晶硅21，所述HTO(高温氧化)氧化层20及上面的多晶硅21并向一侧延伸覆盖于所述ONO多介质结构栅氧上面的多晶硅11之上，构成选择管门栅，所述二多晶硅之间有氮化硅隔离层30，形成复合门栅结构，所述SONOS晶体管和选择管共用左右两个N+源漏掺杂区作为源、漏极；
左边的N+源漏掺杂区接存储单元的位线(BIT LINE)端，右边的N+源漏掺杂区接存储单元源线(SOURCE LINE)端，选择管门栅接存储单元的字线(WORD LINE)端。本发明的二晶体管结构的快速存取非易失性存储器存储单元的版图如图4所示。
本发明的二晶体管结构的快速存取非易失性存储器存储单元，通过形成耗尽型N沟道，消除了SONOS晶体管和选择管之间共用的N+型源漏掺杂区，占用更少的存储器单元面积(CELL SIZE)，能大幅的节约芯片的面积，节省制造成本。同时由于采用复合门栅结构，选择管门栅部分覆盖于SONOS晶体管门栅之上，之间有介质层隔离，所以施加在选择管门栅上的控制电压能通过电容效应同时为所述SONOS晶体管门栅的提供操作电压，选择管的门栅同时可以控制SONOS晶体管的操作，因此无论对一存储单元进行读还是擦写操作，选中该存储单元的选择管的门栅和一个N+源漏掺杂区就可以选中所需存储单元，能减少多余控制线。
可以通过在左右两个N型源漏掺杂区之间的沟道表面形成一种相对于源漏注入更轻的N型注入，称之为耗尽型的N型存储沟道调节注入，以形成N型耗尽型沟道，通过耗尽型的N型存储沟道调节注入既可以调节SONOS晶体管的开启电压，也可以调节选择管的开启电压。
表一：
本发明的二晶体管结构的快速存取非易失性存储器存储单元的阵列结构如图5所示，当前操作对象为存储单元T，存储单元A为存储单元T左侧或右侧的存储单元，存储单元C为存储单元T上侧或下侧的存储单元，存储单元B为存储单元对角位置的存储单元，在对存储单元T进行读或者擦写操作时的各个端子的电压偏置如表一所示。
对存储单元进行擦写都是F/N遂穿，对存储单元写时各端子电压如图6所示，对存储单元擦时各端子电压如图7所示。

Claims (3)

1.一种二晶体管结构的快速存取非易失性存储器存储单元，包括一个SONOS晶体管和一个选择管，其特征在于，是在P阱上形成左右两个N+源漏掺杂区，左右两个N+源漏掺杂区之间有一N埋层，靠近左边N+源漏掺杂区的N埋层上面为ONO多介质结构栅氧，ONO多介质结构栅氧上面为多晶硅，构成所述SONOS晶体管门栅，靠近右边N+源漏掺杂区的N埋层上面为高温氧化层，高温氧化层上面为多晶硅，所述高温氧化层及上面的多晶硅并向一侧延伸覆盖于所述ONO多介质结构栅氧上面的多晶硅之上，构成选择管门栅，二多晶硅之间有氮化硅隔离层，形成复合门栅结构，所述SONOS晶体管和选择管共用左右两个N+源漏掺杂区作为源、漏极；
左边的N+源漏掺杂区接存储单元的位线端，右边的N+源漏掺杂区接存储单元源线端，选择管门栅接存储单元的字线端。
2.根据权利要求1所述二晶体管结构的快速存取非易失性存储器存储单元，其特征在于，所述ONO多介质结构栅氧的厚度介于80～200埃之间。
3.根据权利要求1所述二晶体管结构的快速存取非易失性存储器存储单元，其特征在于，所述高温氧化层厚度在100～200埃之间。
CN 200910057619 2009-07-21 2009-07-21 二晶体管结构的快速存取非易失性存储器存储单元 Active CN101958149B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910057619 CN101958149B (zh) 2009-07-21 2009-07-21 二晶体管结构的快速存取非易失性存储器存储单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910057619 CN101958149B (zh) 2009-07-21 2009-07-21 二晶体管结构的快速存取非易失性存储器存储单元

Publications (2)

Publication Number Publication Date
CN101958149A CN101958149A (zh) 2011-01-26
CN101958149B true CN101958149B (zh) 2013-03-13

Family

ID=43485430

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910057619 Active CN101958149B (zh) 2009-07-21 2009-07-21 二晶体管结构的快速存取非易失性存储器存储单元

Country Status (1)

Country Link
CN (1) CN101958149B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102760773B (zh) * 2011-04-28 2014-12-10 上海华虹宏力半导体制造有限公司 Nvm器件及其制造方法
CN102931196B (zh) * 2011-08-08 2015-04-08 上海华虹宏力半导体制造有限公司 Sonos器件
US8570809B2 (en) * 2011-12-02 2013-10-29 Cypress Semiconductor Corp. Flash memory devices and systems
CN103855162B (zh) * 2012-12-05 2016-12-21 上海华虹宏力半导体制造有限公司 堆叠栅型sonos闪存存储器及其制造方法
CN103855161B (zh) * 2012-12-05 2016-06-08 上海华虹宏力半导体制造有限公司 一种sonos闪存存储器及其制造方法
CN103855163B (zh) * 2012-12-05 2016-12-21 上海华虹宏力半导体制造有限公司 二比特sonos闪存存储器及其制造方法
CN104425500B (zh) * 2013-08-30 2018-08-21 上海华虹宏力半导体制造有限公司 Sonos非挥发性存储器及其制造方法

Also Published As

Publication number Publication date
CN101958149A (zh) 2011-01-26

Similar Documents

Publication Publication Date Title
TWI613797B (zh) 單層多晶矽非揮發性記憶體元件
CN101958149B (zh) 二晶体管结构的快速存取非易失性存储器存储单元
TWI569418B (zh) 具輔助閘極之非揮發性記憶胞結構
US8404536B2 (en) Method for fabricating stacked non-volatile memory with silicon carbide-based amorphous silicon thin film transistors
KR101057746B1 (ko) 비휘발성 메모리 장치 및 그 제조방법
US6541326B2 (en) Nonvolatile semiconductor memory device and process of production and write method thereof
US10026742B2 (en) Nonvolatile memory devices having single-layered gates
TWI644396B (zh) 半導體裝置及其製造方法
JP2011129816A (ja) 半導体装置
US20110233643A1 (en) PMOS Flash Cell Using Bottom Poly Control Gate
CN103811498A (zh) 一种低电场源极抹除非挥发性内存单元及其制造方法
CN101764132A (zh) 1.5t sonos快速闪存存储器单元结构
US9466373B2 (en) Nonvolatile semiconductor storage device
US9472289B2 (en) Semiconductor device
KR20100045856A (ko) 비휘발성 메모리 소자 및 그 구동 방법
CN108269808B (zh) Sonos器件及其制造方法
KR100908755B1 (ko) 전하 축적층을 갖는 ｍｉｓ 트랜지스터를 구비한 반도체기억 장치
KR20050008459A (ko) 불휘발성 반도체 기억장치
CN102931196B (zh) Sonos器件
US11063034B2 (en) Capacitor structures
TWI624033B (zh) 具有單一層閘極的非揮發性記憶體裝置、操作其之方法以及其之記憶體單元陣列
US9825045B2 (en) Nonvolatile memory device
US8723248B2 (en) Nonvolatile semiconductor storage device
US8390052B2 (en) Nonvolatile semiconductor memory device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140115

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20140115

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.