CN102760773B - Nvm器件及其制造方法 - Google Patents
Nvm器件及其制造方法 Download PDFInfo
- Publication number
- CN102760773B CN102760773B CN201110107634.3A CN201110107634A CN102760773B CN 102760773 B CN102760773 B CN 102760773B CN 201110107634 A CN201110107634 A CN 201110107634A CN 102760773 B CN102760773 B CN 102760773B
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon
- trap
- silicon oxide
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种新的NVM器件,称为SONONOS器件。该SONONOS器件是将传统的SONOS器件中的ONO层改为ONONO层,并利用其中位于上方的氮化硅层存储电子或空穴。该SONONOS器件不但能保持SONOS器件高速、低功耗的特性,还能进一步提高器件的数据保持能力,尤其是高温下的可靠性能力。本发明还公开了所述SONONOS器件的制造方法。
Description
技术领域
本发明涉及一种NVM(non-volatile memory,非易失性存储器)器件。
背景技术
请参阅图1,这是一种现有的SONOS(Silicon-Oxide-Nitride-Oxide-Silicon,硅-氧化硅-氮化硅-氧化硅-硅)器件的剖面示意图。p阱10中具有n型轻掺杂区11,p阱10的n型轻掺杂区11之上为ONO(Oxide-Nitride-Oxide,氧化硅-氮化硅-氧化硅)层12。ONO层12具体包括位于下方的氧化硅121、位于中间的氮化硅122和位于上方的氧化硅123。ONO层12之上为多晶硅栅极13及其两侧的氮化硅侧墙14。氮化硅侧墙14两侧下方的p阱10中具有n型轻掺杂漏注入区15。p阱10中且在n型轻掺杂漏注入区15外侧具有n型源漏注入区16。
将图1所示SONOS器件的各部分结构掺杂类型相反,也是可行的。
上述SONOS器件中,多晶硅栅极13下方的ONO层12各层厚度与氮化硅侧墙14下方的ONO层12各层厚度完全相同。
对上述SONOS器件进行写入操作时,在多晶硅栅极13加正电压VPOS,在源端、漏端16和p阱10加负电压VNEG,这样就形成从沟道区域(n型轻掺杂区11)到多晶硅栅极13的隧穿电压差VPOS-VNEG,电子发生F-N遂穿(Fowler-Nordheim tunneling,福勒-诺德海姆隧穿),进入到氮化硅122并且被捕获。
上述SONOS器件也具有局限性,尤其是为了高速低功耗的应用,需要其具备足够薄的隧道氧化层(即氧化硅121)的厚度,这使氮化硅122中保存的电子或者空穴极易(尤其是在高温保存环境下)丢失。
发明内容
本发明所要解决的技术问题是提供一种新的NVM器件,其主要特色在于具有多重氮化硅和氧化硅的复合叠层,不但具有SONOS器件高速低功耗的特性,还能进一步提高器件的数据保持能力,尤其是高温下的可靠性能力。为此,本发明还要提供所述NVM器件的制造方法。
为解决上述技术问题,本发明NVM器件称为SONONOS(Silicon-Oxide-Nitride-Oxide-Nitride-Oxide-Silicon,硅-氧化硅-氮化硅-氧化硅-氮化硅-氧化硅-硅)器件,其结构为:阱10中具有轻掺杂区11;阱10的轻掺杂区11之上为ONONO(Oxide-Nitride-Oxide-Nitride-Oxide,氧化硅-氮化硅-氧化硅-氮化硅-氧化硅)层22;ONONO层22具体包括自下而上的第一氧化硅层221、氮氧化硅(SiON)层222、第二氧化硅层223、氮化硅层224和第三氧化硅层225;ONONO层22之上为多晶硅栅极13及其两侧的氮化硅侧墙14;氮化硅侧墙14两侧下方的阱10中具有轻掺杂漏注入区15;阱10中且在轻掺杂漏注入区15外侧具有源漏注入区16。
本发明所述NVM器件(SONONOS器件)的制造方法包括如下步骤:
第1步,在p阱10中以离子注入工艺注入n型杂质,从而在p阱10中形成n型轻掺杂区11;
第2步,在硅片表面依次淀积第一氧化硅层221、氮氧化硅层222;
第3步,以热氧化生长工艺在氮氧化硅层222表面生长一层第二氧化硅层223;
第4步,在硅片表面依次淀积氮化硅层224、第三氧化硅层225,以光刻和刻蚀工艺刻蚀第三氧化硅层225、氮化硅层224、第二氧化硅层223、氮氧化硅层222和第一氧化硅层221,形成ONONO层22;
第5步,在硅片表面淀积一层多晶硅,以光刻和刻蚀工艺刻蚀该层多晶硅,形成多晶硅栅极13;
第6步,在硅片表面淀积一层氮化硅,反刻该层氮化硅,从而在ONONO层22之上且在多晶硅栅极13两侧形成氮化硅侧墙14;
第7步,在氮化硅侧墙14两侧下方的p阱10中以轻掺杂漏注入(LDD)工艺注入n型杂质,形成n型轻掺杂漏注入区15;
第8步,在p阱10中且在n型轻掺杂漏注入区15外侧以重掺杂源漏注入工艺注入n型杂质,形成n型源漏注入区16,作为SONONOS器件的源极、漏极。
或者,所述方法中的阱10为n型;轻掺杂区11、轻掺杂漏注入区15、源漏注入区16为p型;各步骤中离子注入类型均改为p型。
本发明提出的NVM器件(SONONOS器件)不但能保持SONOS器件高速、低功耗的特性,还能进一步提高器件的数据保持能力,尤其是高温下的可靠性能力。
附图说明
图1是现有的SONOS器件的剖面示意图;
图2是本发明所述NVM器件(SONONOS器件)的剖面示意图;
图3是本发明所述NVM器件(SONONOS器件)在外加偏置电压时的能带弯曲示意图。
图中附图标记说明:
10为p阱;11为n型轻掺杂区;12为ONO层;121为氧化硅;122为氮化硅;123为氧化硅;13为多晶硅栅极;14为氮化硅侧墙;15为n型轻掺杂漏注入区;16为n型源漏注入区;22为ONONO层;221为第一氧化硅;222为氮氧化硅;223为第二氧化硅;224为氮化硅;225为第三氧化硅。
具体实施方式
请参阅图2,这是一种本发明提出的SONONOS器件的剖面示意图。p阱10中具有n型轻掺杂区11,p阱10的n型轻掺杂区11之上为ONONO(Oxide-Nitride-Oxide-Nitride-Oxide,氧化硅-氮化硅-氧化硅-氮化硅-氧化硅)层22。ONONO层22具体包括自下而上的的第一氧化硅层221、氮氧化硅(SiOxNy,其中x,y均为自然数)层222、第二氧化硅层223、氮化硅层224和第三氧化硅层225。ONONO层22之上为多晶硅栅极13及其两侧的氮化硅侧墙14。氮化硅侧墙14两侧下方的p阱10中具有n型轻掺杂漏注入区15。p阱10中且在n型轻掺杂漏注入区15外侧具有n型源漏注入区16。
所述第二氧化硅层223的厚度小于第一氧化硅层221,且第二氧化硅层223的厚度在以下。
所述氮氧化硅层222为掺杂氧元素的氮化硅,其中氮、氧元素的摩尔比例在1∶2~1∶5之间。
所述氮化硅层224为不掺氧的纯氮化硅(Si3N4)。
将图2所示SONONOS器件的各部分结构掺杂类型相反,也是可行的。
上述SONONOS器件中,多晶硅栅极13下方的ONONO层22各层厚度与氮化硅侧墙24下方的ONONO层12各层厚度完全相同。
上述SONONOS器件中,存储介质从传统SONOS器件的氮化硅122(如图1所示)变成了氮氧化硅222-氧化硅223-氮化硅224的叠层(如图2所示)。
对上述SONONOS器件进行写入操作时,在多晶硅栅极13加正电压VPOS,在源端、漏端16和p阱10加负电压VNEG,这样就形成从沟道区域(n型轻掺杂区11)到多晶硅栅极13的隧穿电压差VPOS-VNEG,电子发生F-N遂穿(Fowler-Nordheim tunneling,福勒-诺德海姆隧穿),进入到氮氧化硅层222并且被捕获。
请参阅图3,这是在多晶硅栅极13加正电压VPOS,在源端、漏端16和p阱10加负电压VNEG时,本发明所述NVM器件(SONONOS器件)的能带弯曲示意图。第一氧化硅层221的厚度通常为例如为此时的外加电场使轻掺杂区11(硅)靠近第一氧化硅层221那一侧的导带高度N1高于第一氧化硅层221靠近氮氧化硅层222那一侧的的导带高度N2,电子产生F-N隧穿,从硅11穿越第一氧化硅层221到达氮氧化硅层222。第二氧化硅层223的厚度通常在以下,例如为由于第二氧化硅层223的厚度很薄,其分到的电势使其产生足够弯曲,使氮氧化硅层222靠近第二氧化硅层223那一侧的导带高度N3高于第二氧化硅层223靠近氮化硅层224那一侧的的导带高度N4,造成进入到氮氧化硅层222中的电子再次穿越第二氧化硅层223进入到氮化硅层224中并且被捕获。第三氧化硅层225的厚度通常在以上,例如为由于第三氧化硅层225足够厚,电势使其能带弯曲很小,使氮化硅层224靠近第三氧化硅层225那一侧的导带高度N5低于第三氧化硅层225靠近多晶硅13那一侧的导带高度N6,氮化硅层224中被捕获的电子不能产生再次穿越第三氧化硅层225,因此就在氮化硅层224被存储下来。至此,器件的写入操作实现。
这种写入方法是将数据全部存储在氮化硅层224中,写入电压较高,隧穿氧化层为第一氧化硅层221、氮氧化硅层222和第二氧化硅层223共三层较厚,数据保持在氮化硅层224中丢失机率相对较低,器件耐久性和数据保持能力高,适用于高耐久性和高数据保持能力的数据写入。
同样,上述数据写入过程完全适用于器件的擦除过程,唯一区别只是过程中的电子跃迁变为空穴的跃迁。
需要说明的是,硅、氧化硅、氮化硅、氮氧化硅的导带高度在能带弯曲时受到其掺杂类型、掺杂浓度、厚度的影响(氮氧化硅还受到其中氮、氧比例的影响),因此很难对各层材料的导带高度与外加电压大小给出具体的数值或数值范围。
本发明所述NVM器件(SONONOS器件)的制造方法包括如下步骤:
第1步,在p阱10中以离子注入工艺注入n型杂质,从而在p阱10中形成n型轻掺杂区11;
第2步,在硅片表面依次淀积第一氧化硅层221、氮氧化硅层222;
第3步,以热氧化生长工艺在氮氧化硅层222表面生长一层第二氧化硅层223;
第4步,在硅片表面依次淀积氮化硅层224、第三氧化硅层225,以光刻和刻蚀工艺刻蚀第三氧化硅层225、氮化硅层224、第二氧化硅层223、氮氧化硅层222和第一氧化硅层221,形成ONONO层22;
第5步,在硅片表面淀积一层多晶硅,以光刻和刻蚀工艺刻蚀该层多晶硅,形成多晶硅栅极13;
第6步,在硅片表面淀积一层氮化硅,反刻该层氮化硅,从而在ONONO层22之上且在多晶硅栅极13两侧形成氮化硅侧墙14;
第7步,在氮化硅侧墙14两侧下方的p阱10中以轻掺杂漏注入(LDD)工艺注入n型杂质,形成n型轻掺杂漏注入区15;
第8步,在p阱10中且在n型轻掺杂漏注入区15外侧以重掺杂源漏注入工艺注入n型杂质,形成n型源漏注入区16,作为SONONOS器件的源极、漏极。
所述方法第3步中,所述热氧化生长工艺为湿氧氧化工艺或干法热氧化工艺或两者的结合。
上述NVM器件的制造方法中,阱10也可为n型,此时各步骤中离子注入类型均改为p型,形成的轻掺杂区11、轻掺杂漏注入区15、源漏注入区16也均为p型。
以上介绍了本发明所述NVM器件及其制造方法的具体实施例,在本领域一般技术人员所公知的范围内,对上述实施例所作的任意技术手段、参数的变形、等同替换等,均应属于本发明的保护范围之内。
Claims (10)
1.一种NVM器件,其特征是,所述NVM器件称为SONONOS器件,其结构为:阱(10)中具有轻掺杂区(11);阱(10)中的轻掺杂区(11)之上为ONONO层(22);ONONO层(12)具体包括位于自下而上的第一氧化硅层(221)、氮氧化硅层(222)、第二氧化硅层(223)、氮化硅层(224)和第三氧化硅层(225);ONONO层(22)之上为多晶硅栅极(13)及其两侧的氮化硅侧墙(14);氮化硅侧墙(14)两侧下方的阱(10)中具有轻掺杂漏注入区(15);阱(10)中且在轻掺杂漏注入区(15)外侧具有源漏注入区(16)。
2.根据权利要求1所述的NVM器件,其特征是,所述第二氧化硅层(223)的厚度小于第一氧化硅层(221)。
3.根据权利要求2所述的NVM器件,其特征是,所述第一氧化硅层(221)的厚度在15~之间。
4.根据权利要求2所述的NVM器件,其特征是,所述第二氧化硅层(223)的厚度在以下。
5.根据权利要求1所述的NVM器件,其特征是,所述氮氧化硅层(222)为掺杂氧元素的氮化硅,其中氮、氧元素的摩尔比例在1:2~1:5之间。
6.根据权利要求1所述的NVM器件,其特征是,所述阱(10)为p型;所述轻掺杂区(11)、轻掺杂漏注入区(15)、源漏注入区(16)为n型。
7.根据权利要求1所述的NVM器件,其特征是,所述阱(10)为n型;轻掺杂区(11)、轻掺杂漏注入区(15)、源漏注入区(16)为p型。
8.如权利要求1所述的NVM器件的制造方法,其特征是,包括如下步骤:
第1步,在p阱(10)中以离子注入工艺注入n型杂质,从而在p阱(10)中形成n型轻掺杂区(11);
第2步,在硅片表面依次淀积第一氧化硅层(221)、氮氧化硅层(222);
第3步,以热氧化生长工艺在氮氧化硅层(222)表面生长一层第二氧化硅层(223);
第4步,在硅片表面依次淀积氮化硅层(224)、第三氧化硅层(225),以光刻和刻蚀工艺对第三氧化硅层(225)、氮化硅层(224)、第二氧化硅层(223)、氮氧化硅层(222)和第一氧化硅层(221)进行刻蚀,形成ONONO层(22);
第5步,在硅片表面淀积一层多晶硅,以光刻和刻蚀工艺刻蚀该层多晶硅,形成多晶硅栅极(13);
第6步,在硅片表面淀积一层氮化硅,反刻该层氮化硅,从而在ONONO层(22)之上且在多晶硅栅极(13)两侧形成氮化硅侧墙(14);
第7步,在氮化硅侧墙(14)两侧下方的p阱(10)中以轻掺杂漏注入工艺注入n型杂质,形成n型轻掺杂漏注入区(15);
第8步,在p阱(10)中且在n型轻掺杂漏注入区(15)外侧以源漏注入工艺注入n型杂质,形成n型源漏注入区(16),作为所述NVM器件的源极、漏极。
9.根据权利要求8所述的NVM器件的制造方法,其特征是,所述方法第3步中,所述热氧化生长工艺为湿氧氧化工艺或干法热氧化工艺或两者的结合。
10.根据权利要求8所述的NVM器件的制造方法,其特征是,所述阱(10)为n型;轻掺杂区(11)、轻掺杂漏注入区(15)、源漏注入区(16)为p型;所述方法各步骤中离子注入类型均改为p型。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110107634.3A CN102760773B (zh) | 2011-04-28 | 2011-04-28 | Nvm器件及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110107634.3A CN102760773B (zh) | 2011-04-28 | 2011-04-28 | Nvm器件及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102760773A CN102760773A (zh) | 2012-10-31 |
CN102760773B true CN102760773B (zh) | 2014-12-10 |
Family
ID=47055161
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110107634.3A Active CN102760773B (zh) | 2011-04-28 | 2011-04-28 | Nvm器件及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102760773B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1689165A (zh) * | 2002-10-09 | 2005-10-26 | 飞思卡尔半导体公司 | 非易失性存储器件及其制造方法 |
CN101383353A (zh) * | 2007-08-27 | 2009-03-11 | 旺宏电子股份有限公司 | 具有存储单元阵列的存储器及其制作方法 |
CN101958149A (zh) * | 2009-07-21 | 2011-01-26 | 上海华虹Nec电子有限公司 | 二晶体管结构的快速存取非易失性存储器存储单元 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1665373A2 (en) * | 2003-09-16 | 2006-06-07 | Koninklijke Philips Electronics N.V. | Manufacture of a non-volatile memory device with a single access gate and differently doped source and drain |
-
2011
- 2011-04-28 CN CN201110107634.3A patent/CN102760773B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1689165A (zh) * | 2002-10-09 | 2005-10-26 | 飞思卡尔半导体公司 | 非易失性存储器件及其制造方法 |
CN101383353A (zh) * | 2007-08-27 | 2009-03-11 | 旺宏电子股份有限公司 | 具有存储单元阵列的存储器及其制作方法 |
CN101958149A (zh) * | 2009-07-21 | 2011-01-26 | 上海华虹Nec电子有限公司 | 二晶体管结构的快速存取非易失性存储器存储单元 |
Also Published As
Publication number | Publication date |
---|---|
CN102760773A (zh) | 2012-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100477266C (zh) | 包括多层隧道势垒的非易失存储器件及其制造方法 | |
US6949788B2 (en) | Nonvolatile semiconductor memory device and method for operating the same | |
US8723249B2 (en) | Non-volatile memory | |
KR20090055202A (ko) | 플래시 메모리 소자 및 이를 포함하는 카드 및 시스템 | |
CN103887313A (zh) | 一种半浮栅器件及其制备方法 | |
CN104254921A (zh) | 具有分离氮化物存储层的sonos堆栈 | |
US9711513B2 (en) | Semiconductor structure including a nonvolatile memory cell and method for the formation thereof | |
US8779503B2 (en) | Nonvolatile semiconductor memory | |
CN102097436B (zh) | Sonos的存储单元及其操作方法 | |
CN102760737A (zh) | 浮栅型eeprom器件及其制造方法 | |
US7033956B1 (en) | Semiconductor memory devices and methods for making the same | |
CN102760773B (zh) | Nvm器件及其制造方法 | |
CN102290444A (zh) | Sonos结构、sonos存储器 | |
JP2004022575A (ja) | 半導体装置 | |
CN103872059B (zh) | P型沟道闪存器件及其制造方法 | |
CN102280378A (zh) | Sonos结构和sonos存储器的形成方法 | |
CN102130179B (zh) | Sonos器件 | |
US7902587B2 (en) | Non-volatile memory cell | |
CN103972179A (zh) | 一种提高B4-Flash器件耐久性的方法 | |
US20080265342A1 (en) | Two-bit flash memory cell and method for manufacturing the same | |
CN102945850A (zh) | 镜像闪存器件及其操作方法 | |
US9082703B2 (en) | Nonvolatile semiconductor memory device, method for manufacturing same, and manufacturing apparatus | |
JP2006210706A (ja) | 不揮発性半導体記憶装置、その製造方法およびその駆動方法 | |
JP2005197684A (ja) | 半導体装置 | |
KR101033402B1 (ko) | 플래시 메모리 소자 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C53 | Correction of patent for invention or patent application | ||
CB02 | Change of applicant information |
Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Applicant before: Shanghai Huahong NEC Electronics Co., Ltd. |
|
COR | Change of bibliographic data |
Free format text: CORRECT: APPLICANT; FROM: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI TO: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING CORPORATION |
|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |