CN103855162B - 堆叠栅型sonos闪存存储器及其制造方法 - Google Patents
堆叠栅型sonos闪存存储器及其制造方法 Download PDFInfo
- Publication number
- CN103855162B CN103855162B CN201210516638.1A CN201210516638A CN103855162B CN 103855162 B CN103855162 B CN 103855162B CN 201210516638 A CN201210516638 A CN 201210516638A CN 103855162 B CN103855162 B CN 103855162B
- Authority
- CN
- China
- Prior art keywords
- layer
- polysilicon gate
- oxide layer
- thickness
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 62
- 230000015654 memory Effects 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 91
- 229920005591 polysilicon Polymers 0.000 claims abstract description 91
- 238000003860 storage Methods 0.000 claims abstract description 34
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 33
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 19
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 5
- 239000001301 oxygen Substances 0.000 claims abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 24
- 229910052710 silicon Inorganic materials 0.000 claims description 24
- 239000010703 silicon Substances 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 16
- 230000004888 barrier function Effects 0.000 claims description 12
- 238000001259 photo etching Methods 0.000 claims description 8
- 238000002347 injection Methods 0.000 claims description 7
- 239000007924 injection Substances 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 238000000227 grinding Methods 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000006396 nitration reaction Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 241000802181 Acraga goes Species 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明公开了一种堆叠栅型SONOS闪存存储器的结构，该存储器由一个选择管和一个存储管构成，所述存储管从下至上由ONO层和第一多晶硅栅构成；所述选择管从下至上由中压氧化层和第二多晶硅栅构成，该选择管的栅氧为中压氧化层，该选择管上方有氮化硅；所述第一多晶硅栅和所述第二多晶硅栅的侧壁上有氮化硅侧墙；所述存储管和所述选择管之间有一定的重叠，重叠量为X，0<X≤第一多晶硅栅的宽度。此外，本发明还公开了该堆叠栅型SONOS闪存存储器的制造方法。本发明能够有效的缩小存储单元的面积。
Description
技术领域
本发明属于半导体集成电路中半导体工艺方法，具体涉及一种嵌入式半导体存储芯片的制造方法，尤其涉及一种堆叠栅型SONOS闪存存储器的制造方法。
背景技术
图1为现有的存储管结构示意图，如图1所示，ONO层和多晶硅栅组成了存储管，中压氧化层和多晶硅栅组成了选择管。这种结构的存储单元结构不够紧凑，面积较大。
如图2A-图2Q所示，现有的如图1所示的存储管结构的工艺实现流程一般采用如下步骤：
1．形成隔离区和有源区；
2．中低压阱以及阈值电压调整等离子注入，在硅衬底1上全面沉积氧化层2，如图2A所示；
3．存储管区域的离子注入和氧化层2去除，如图2B所示；
4．存储管区域ONO（oxide-nitride-oxide）层3淀积，如图2C所示；
5．非存储管区域ONO（oxide-nitride-oxide）层光刻以及刻蚀，如图2D所示；
6．在非存储管区域生长中压氧化层4如图2E所示；
7．去除低压区域的氧化层（同时可对低压氧化层区域进行离子注入），如图2F所示；
8．在低压区域生长低压氧化层5，如图2G所示；
9．多晶硅栅6的淀积和掺杂，如图2H所示；
10．氮化硅层7淀积，如图2I所示；
11．多晶硅栅6的光刻和刻蚀，如图2J所示；
12．多晶硅栅6的再氧化，形成多晶硅栅6的侧壁氧化层8，如图2K所示；
13．各种器件的轻掺杂漏的注入，形成轻掺杂漏区9，如图2L所示；
14．氮化硅侧墙10的淀积和刻蚀，如图2M所示；
15．多晶硅栅上接触孔区域的氮化硅去除，如图2N所示；
16．阻挡氧化层11生长，如图2O所示；
17．源漏注入形成源漏注入区12，如图2P所示；
18．阻挡氧化层去除，如图2Q所示。
发明内容
本发明解决的技术问题是提供一种堆叠栅型SONOS闪存存储器结构，该结构能够有效的缩小存储单元的面积。为此，本发明还提供该堆叠栅型SONOS闪存存储器的制造方法。
为解决上述技术问题，本发明提供一种堆叠栅型SONOS闪存存储器的结构，该存储器由一个选择管和一个存储管构成，所述存储管从下至上由ONO层和第一多晶硅栅构成；所述选择管从下至上由中压氧化层和第二多晶硅栅构成，该选择管的栅氧为中压氧化层，该选择管上方有氮化硅；所述第一多晶硅栅和所述第二多晶硅栅的侧壁上有氮化硅侧墙；所述存储管和所述选择管之间有一定的重叠，重叠量为X，0<X≤第一多晶硅栅的宽度。
进一步地，所述ONO层结构从下到上依次为：厚度为的氧化层，厚度为的氮化物层，的氧化层。
进一步地，所述中压氧化层的厚度为所述选择管上方的氮化硅的厚度为
进一步地，所述氮化硅侧墙的厚度为
进一步地，所述第一多晶硅栅的厚度为宽度为0.065-0.5微米；所述第二多晶硅栅的厚度为第二多晶硅栅的宽度(这个宽度是指选择管和存储管非重叠的部分)为0.065-0.5微米。
此外，本发明还提供该堆叠栅型SONOS闪存存储器的制造方法，该制造方法包括如下工艺步骤：
1）形成隔离区和有源区；
2）中低压阱以及阈值电压调整等离子注入；
3）存储管区域的离子注入和氧化层去除；
4）全片进行ONO层淀积；
5）全片进行第一层多晶硅淀积；
6）采用光刻和刻蚀工艺刻蚀第一层多晶硅和ONO层，在存储管区域形成第一多晶硅栅；
7）在全硅片上全面生长中压氧化层；
8）第二层多晶硅的淀积和掺杂；
9）第二层多晶硅化学研磨抛光；
10）在全硅片上全面淀积氮化硅层；
11）第二多晶硅栅的光刻和刻蚀；
12）第二多晶硅栅的再氧化；
13）各种器件的轻掺杂漏的注入；
14）氮化硅侧墙的淀积和刻蚀；
15）在全硅片上全面生长阻挡氧化层；
16）源漏注入；
17）阻挡氧化层的去除。
进一步地，第4）步中，所述ONO层从下到上依次为：厚度为的氧化层，厚度为的氮化物层，的氧化层。
进一步地，第5）步中，第一层多晶硅的厚度为
进一步地，第6）步中，先用干法刻蚀去除第一层多晶硅和ONO层最上面的氧化层和氮化层，然后用湿法刻蚀去除ONO层最下面的氧化层；所述第一多晶硅栅的厚度为宽度为0.065-0.5微米。
进一步地，第7）步中，所述中压氧化层的厚度为
进一步地，第8）步中，所述第二层多晶硅的厚度为
进一步地，第9）步中，所述第二层多晶硅化学研磨抛光后剩余的第二层多晶硅的厚度为
进一步地，第10）步中，所述氮化硅层的厚度为
进一步地，第11）步中，所述第二多晶硅栅的厚度为宽度为0.065-0.5微米。
进一步地，第12）步中，所述第二多晶硅栅的再氧化在第二层多晶硅栅的侧壁上形成的氧化层的厚度为
进一步地，第14）步中，所述氮化硅侧墙的厚度
进一步地，第15）步中，所述阻挡氧化层的厚度为
进一步地，在第7）步和第8）步之间可以增加如下步骤：A.去除低压区域的氧化层,同时对低压氧化层区域进行离子注入；B．在全硅片上生长低压氧化层，所述低压氧化层的厚度为在第14）步之后增加如下步骤A：多晶硅栅上接触孔区域的氮化硅去除（即该步骤A可以在第14）步之后的任一步骤完成，例如，在第14）和15）步之间，在第15）和16）步之间，在第16）和17）步之间，或者在第17）步之后）。
和现有技术相比，本发明具有以下有益效果：通过堆叠栅工艺，能够有效的缩小存储单元的面积，按照目前0.13μm的设计规则，采用原有结构，2管存储单元的面积为0.35左右，采用新的结构后，存储单元面积将缩小到0.26左右，约有25％左右的缩小。
附图说明
图1为现有的存储管结构示意图。
图2A-图2Q是现有的存储管结构的制造方法的剖面示意图；其中，图2A是现有方法的步骤2完成后的器件剖面结构示意图；图2B是现有方法的步骤3完成后的器件剖面结构示意图；图2C是现有方法的步骤4完成后的器件剖面结构示意图；图2D是现有方法的步骤5完成后的器件剖面结构示意图；图2E是现有方法的步骤6完成后的器件剖面结构示意图；图2F是现有方法的步骤7完成后的器件剖面结构示意图；图2G是现有方法的步骤8完成后的器件剖面结构示意图；图2H是本发明方法的步骤9完成后的器件剖面结构示意图；图2I是现有方法的步骤10完成后的器件剖面结构示意图；图2J是现有方法的步骤11完成后的器件剖面结构示意图；图2K是现有方法的步骤12完成后的器件剖面结构示意图；图2L是现有方法的步骤13完成后的器件剖面结构示意图；图2M是现有方法的步骤14完成后的器件剖面结构示意图；图2N是现有方法的步骤15完成后的器件剖面结构示意图；图2O是现有方法的步骤16完成后的器件剖面结构示意图；图2P是现有方法的步骤17完成后的器件剖面结构示意图；图2Q是现有方法的步骤18完成后的器件剖面结构示意图。
图3是本发明堆叠栅型SONOS闪存存储器的结构示意图。
图4A-图4S是本发明SONOS闪存存储器的制造方法的剖面示意图；其中，图4A是现有方法的步骤2完成后的器件剖面结构示意图；图4B是本发明方法的步骤3完成后的器件剖面结构示意图；图4C是本发明方法的步骤4完成后的器件剖面结构示意图；图4D是本发明方法的步骤5完成后的器件剖面结构示意图；图4E是本发明方法的步骤6完成后的器件剖面结构示意图；图4F是本发明方法的步骤7完成后的器件剖面结构示意图；图4G是本发明方法的步骤8完成后的器件剖面结构示意图；图4H是本发明方法的步骤9完成后的器件剖面结构示意图；图4I是本发明方法的步骤10完成后的器件剖面结构示意图；图4J是本发明方法的步骤11完成后的器件剖面结构示意图；图4K是本发明方法的步骤12完成后的器件剖面结构示意图；图4L是本发明方法的步骤13完成后的器件剖面结构示意图；图4M是本发明方法的步骤14完成后的器件剖面结构示意图；图4N是本发明方法的步骤15完成后的器件剖面结构示意图；图4O是本发明方法的步骤16完成后的器件剖面结构示意图；图4P是本发明方法的步骤17完成后的器件剖面结构示意图；图4Q是本发明方法的步骤18完成后的器件剖面结构示意图；图4R是本发明方法的步骤19完成后的器件剖面结构示意图；图4S是本发明方法的步骤20完成后的器件剖面结构示意图。
图中附图标记说明如下：
1:硅衬底
2:氧化层
3:ONO层
4:中压氧化层
5:低压氧化层
6:多晶硅栅
6A：第一层多晶硅
6B：第一多晶硅栅
7:氮化硅层
8:侧壁氧化层
9:轻掺杂漏区
10:氮化硅侧墙
11:阻挡氧化层
12:源漏注入区
13A：第二层多晶硅
13B：第二多晶硅栅
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
如图3所示，本发明堆叠栅的SONOS闪存存储器的结构包括一个选择管和一个存储管：存储管从下至上由ONO层和第一多晶硅栅构成；采用ONO（oxide-nitride-oxide）层结构(从下到上：氧化层:氮化物层:氧化层:)，ONO层上面是的第一多晶硅栅；
第二多晶硅栅构成选择管，选择管的栅氧为中压氧化层（左右）；选择管上方有氮化硅（即硅栅上的氮化硅，其厚度为）；
存储管和选择管之间有一定的重叠，重叠量范围X（0<X≤第一多晶硅栅的宽度）；
所述第一多晶硅栅和所述第二多晶硅栅的侧壁上有氮化硅侧墙，氮化硅侧墙的厚度约为
第一多晶硅栅的厚度为第一多晶硅栅的宽度为0.065-0.5微米；第二多晶硅栅的厚度为第二多晶硅栅的宽度(这个宽度是指选择管和存储管非重叠的部分)为0.065-0.5微米。
如图4A-图4S所示，本发明方法对应的工艺实现流程如下：
1．硅衬底1形成隔离区和有源区；
2．硅衬底1上形成中低压阱以及阈值电压调整等离子注入，在上述硅衬底1上全面沉积氧化层2，如图4A所示；对于操作电压15V以内的器件，氧化层2的厚度为50~250埃，其生长方式通常为热生长或PVD,CVD沉积；
3．存储管区域的离子注入和氧化层2去除，如图4B所示；通常采用本领域常规的光刻刻蚀去除存储管区域区域的氧化层，在其他区域（即普通晶体管区域）形成氧化层的保护层（抗反射阻挡层和光刻胶），刻蚀一般采用含HF药液的湿法刻蚀；
4．全片进行ONO（oxide-nitride-oxide）层3淀积，通常采用热生长或PVD,CVD沉积，ONO层从下到上依次为：氧化层oxide：氮化物层nitride:氧化层oxide: )，如图4C所示；
5．在全硅片上全面生长第一层多晶硅6A，第一层多晶硅6A的厚度约为通常采用CVD工艺生长第一层多晶硅6A，如图4D所示；
6．第一多晶硅栅6B光刻和刻蚀，基本方法是先用干法刻蚀去除第一层多晶硅6A和ONO层3的最上面的氧化层和氮化层，然后用湿法刻蚀去除ONO层3最下面的氧化层，在存储管区域形成第一多晶硅栅6B，如图4E所示；所述第一多晶硅栅6B的厚度为宽度为0.065-0.5微米。
7．在全硅片上全面生长中压氧化层4（中压氧化层4的厚度约为例如），通常采用热生长工艺或CVD工艺，如图4F所示；
8．去除低压区域的氧化层4（同时可对低压氧化层区域进行离子注入），通常采用含HF药液的湿法刻蚀来去除低压区域的氧化层，如图4G所示；
9．生长低压氧化层5，通常采用热生长工艺或其他淀积工艺，低压氧化层5的厚度约为例如如图4H所示；低压氧化层5是全片生长，由于存储管区域有ONO层3，所以长不了氧化层；但中压氧化层4的厚度会略有增加；
10．在全硅片上全面淀积和掺杂第二层多晶硅13A，通常采用CVD工艺生长第二层多晶硅13A，第二层多晶硅13A的厚度约为如图4I所示；
11．第二层多晶硅13A化学研磨抛光，第二层多晶硅13A研磨到厚度约为例如如图4J所示；
12．在全硅片上全面淀积氮化硅层7，通常采用CVD工艺淀积，氮化硅层7的厚度约为例如如图4K所示；
13．第二层多晶硅栅13B的光刻和刻蚀，所述第二多晶硅栅13B的厚度为宽度（这个宽度是指选择管和存储管非重叠的部分）为0.065-0.5微米，第二多晶硅栅13B和第一多晶硅栅6B之间有一定的重叠，重叠量范围X（0<X≤第一多晶硅栅的宽度），如图4L所示；
14．第二层多晶硅栅的再氧化，在第二层多晶硅栅的侧壁上形成的侧壁氧化层8的厚度约为通常采用热生长或CVD工艺或快速热氧化工艺（RTO），如图4M所示；
15．采用本领域常规工艺进行各种器件的轻掺杂漏的注入，形成轻掺杂漏区9，如图4N所示；
16．采用本领域常规方法进行氮化硅侧墙的淀积和刻蚀，形成氮化硅侧墙10的厚度约为例如如图4O所示；
17．多晶硅栅上接触孔区域的氮化硅去除，即去除低压区域多晶硅栅上接触孔区域的氮化硅，如图4P所示；
18．在全硅片上全面生长阻挡氧化层11（约为），如图4Q所示；
19．源漏注入，形成源漏注入区12，如图4R所示；
20．阻挡氧化层11的去除，如图4S所示。
如果没有低压器件，上述步骤8，9，17可以删除。
Claims (13)
1.一种堆叠栅型SONOS闪存存储器的制造方法，其特征在于，存储器由一个选择管和一个存储管构成，所述存储管从下至上由ONO层和第一多晶硅栅构成；
所述选择管从下至上由中压氧化层和第二多晶硅栅构成，该选择管的栅氧为中压氧化层，该选择管上方有氮化硅；
所述第一多晶硅栅和所述第二多晶硅栅的侧壁上有氮化硅侧墙；
所述存储管和所述选择管之间有一定的重叠，重叠量为X，0<X≤第一多晶硅栅的宽度；
在所述第一多晶硅栅的侧面和顶部表面覆盖有中压氧化层，且该中压氧化层和作为所述选择管的栅氧的中压氧化层同时形成并连接在一起，所述存储管的第一多晶硅栅和所述选择管的第二多晶硅栅的重叠区域之间通过所述中压氧化层隔离；
制造方法包括如下工艺步骤：
1)形成隔离区和有源区；
2)中低压阱以及阈值电压调整等离子注入；
3)存储管区域的离子注入和氧化层去除；
4)全片进行ONO层淀积；
5)全片进行第一层多晶硅淀积；
6)采用光刻和刻蚀工艺刻蚀第一层多晶硅和ONO层，在存储管区域形成第一多晶硅栅；
7)在全硅片上全面生长中压氧化层；
8)第二层多晶硅的淀积和掺杂；
9)第二层多晶硅化学研磨抛光；
10)在全硅片上全面淀积氮化硅层；
11)第二多晶硅栅的光刻和刻蚀；
12)第二多晶硅栅的再氧化；
13)各种器件的轻掺杂漏的注入；
14)氮化硅侧墙的淀积和刻蚀；
15)在全硅片上全面生长阻挡氧化层；
16)源漏注入；
17)阻挡氧化层的去除。
2.如权利要求1所述的方法，其特征在于，第4)步中，所述ONO层从下到上依次为：厚度为的氧化层，厚度为的氮化物层，的氧化层。
3.如权利要求1所述的方法，其特征在于，第5)步中，第一层多晶硅的厚度为
4.如权利要求1所述的方法，其特征在于，第6)步中，先用干法刻蚀去除第一层多晶硅和ONO层最上面的氧化层和氮化层，然后用湿法刻蚀去除ONO层最下面的氧化层；所述第一多晶硅栅的厚度为宽度为0.065-0.5微米。
5.如权利要求1所述的方法，其特征在于，第7)步中，所述中压氧化层的厚度为
6.如权利要求1所述的方法，其特征在于，第8)步中，所述第二层多晶硅的厚度为
7.如权利要求1所述的方法，其特征在于，第9)步中，所述第二层多晶硅化学研磨抛光后剩余的第二层多晶硅的厚度为
8.如权利要求1所述的方法，其特征在于，第10)步中，所述氮化硅层的厚度为
9.如权利要求1所述的方法，其特征在于，第11)步中，所述第二多晶硅栅的厚度为宽度为0.065-0.5微米。
10.如权利要求1所述的方法，其特征在于，第12)步中，所述第二多晶硅栅的再氧化在第二层多晶硅栅的侧壁上形成的氧化层的厚度为
11.如权利要求1所述的方法，其特征在于，第14)步中，所述氮化硅侧墙的厚度
12.如权利要求1所述的方法，其特征在于，第15)步中，所述阻挡氧化层的厚度为
13.如权利要求1所述的方法，其特征在于，在第7)步和第8)步之间增加如下步骤：A.去除低压区域的氧化层,同时对低压氧化层区域进行离子注入；B.在全硅片上生长低压氧化层，所述低压氧化层的厚度为在第14)步之后增加如下步骤：多晶硅栅上接触孔区域的氮化硅去除。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210516638.1A CN103855162B (zh) | 2012-12-05 | 2012-12-05 | 堆叠栅型sonos闪存存储器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210516638.1A CN103855162B (zh) | 2012-12-05 | 2012-12-05 | 堆叠栅型sonos闪存存储器及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103855162A CN103855162A (zh) | 2014-06-11 |
| CN103855162B true CN103855162B (zh) | 2016-12-21 |
Family
ID=50862613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210516638.1A Active CN103855162B (zh) | 2012-12-05 | 2012-12-05 | 堆叠栅型sonos闪存存储器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103855162B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104538363B (zh) * | 2014-12-29 | 2017-12-05 | 上海华虹宏力半导体制造有限公司 | Sonos闪存存储器的结构及制造方法 |
| CN114335004B (zh) * | 2022-03-11 | 2022-05-17 | 江苏游隼微电子有限公司 | 一种1.5t sonos器件及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6388293B1 (en) * | 1999-10-12 | 2002-05-14 | Halo Lsi Design & Device Technology, Inc. | Nonvolatile memory cell, operating method of the same and nonvolatile memory array |
| CN101958149A (zh) * | 2009-07-21 | 2011-01-26 | 上海华虹Nec电子有限公司 | 二晶体管结构的快速存取非易失性存储器存储单元 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6815764B2 (en) * | 2003-03-17 | 2004-11-09 | Samsung Electronics Co., Ltd. | Local SONOS-type structure having two-piece gate and self-aligned ONO and method for manufacturing the same |
-
2012
- 2012-12-05 CN CN201210516638.1A patent/CN103855162B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6388293B1 (en) * | 1999-10-12 | 2002-05-14 | Halo Lsi Design & Device Technology, Inc. | Nonvolatile memory cell, operating method of the same and nonvolatile memory array |
| CN101958149A (zh) * | 2009-07-21 | 2011-01-26 | 上海华虹Nec电子有限公司 | 二晶体管结构的快速存取非易失性存储器存储单元 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103855162A (zh) | 2014-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103855161B (zh) | 一种sonos闪存存储器及其制造方法 | |
| CN101636845B (zh) | 在多层电荷俘获区域含有氘化层的非易失性电荷俘获存储器 | |
| US8835295B2 (en) | Split gate memory device with gap spacer | |
| TWI409854B (zh) | 在溝渠中包括水平第一閘極與垂直第二閘極之分離閘極儲存裝置 | |
| CN103855163B (zh) | 二比特sonos闪存存储器及其制造方法 | |
| WO2010066126A1 (zh) | 分栅式闪存的制造方法 | |
| TW200721189A (en) | Method for operating single-poly non-volatile memory device | |
| US9847340B2 (en) | Methods of tunnel oxide layer formation in 3D NAND memory structures and associated devices | |
| CN106298789A (zh) | Sonos闪存存储器的制造方法 | |
| CN103794609B (zh) | 非挥发性内存单元及非挥发性内存矩阵 | |
| CN106887435A (zh) | 一种3DNand闪存设备及其制作方法 | |
| CN104321878A (zh) | 具有多个氮氧化物层的氧化物氮化物氧化物堆栈 | |
| CN103633118B (zh) | 浮栅电可擦除型只读存储器及制造方法 | |
| CN104681498A (zh) | 存储器件及其制造方法 | |
| US20010041434A1 (en) | Method of manufacturing non-volatile semiconductor memory device storing charge in gate insulating layer therein | |
| US8643123B2 (en) | Method of making a semiconductor structure useful in making a split gate non-volatile memory cell | |
| CN103855162B (zh) | 堆叠栅型sonos闪存存储器及其制造方法 | |
| CN108666317A (zh) | 分栅sonos闪存存储器的制造方法 | |
| CN102760737A (zh) | 浮栅型eeprom器件及其制造方法 | |
| CN102290444A (zh) | Sonos结构、sonos存储器 | |
| CN102610508A (zh) | 浮栅的制作方法 | |
| TW201214559A (en) | Dielectric stack | |
| CN105789212A (zh) | 一种闪存存储单元及制作方法 | |
| CN104637885B (zh) | Flash器件源极多晶硅的形成方法 | |
| CN102280378A (zh) | Sonos结构和sonos存储器的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |