CN103633118B - 浮栅电可擦除型只读存储器及制造方法 - Google Patents
浮栅电可擦除型只读存储器及制造方法 Download PDFInfo
- Publication number
- CN103633118B CN103633118B CN201210306772.9A CN201210306772A CN103633118B CN 103633118 B CN103633118 B CN 103633118B CN 201210306772 A CN201210306772 A CN 201210306772A CN 103633118 B CN103633118 B CN 103633118B
- Authority
- CN
- China
- Prior art keywords
- region
- floating boom
- type
- memory
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000007667 floating Methods 0.000 title claims abstract description 131
- 238000000034 method Methods 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000005516 engineering process Methods 0.000 claims abstract description 16
- 230000003647 oxidation Effects 0.000 claims abstract description 11
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 11
- 230000001413 cellular effect Effects 0.000 claims description 55
- 238000010276 construction Methods 0.000 claims description 55
- 150000002500 ions Chemical class 0.000 claims description 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 24
- 229920005591 polysilicon Polymers 0.000 claims description 24
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 24
- 229910052710 silicon Inorganic materials 0.000 claims description 21
- 239000010703 silicon Substances 0.000 claims description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 238000002347 injection Methods 0.000 claims description 20
- 239000007924 injection Substances 0.000 claims description 20
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 19
- 229910052760 oxygen Inorganic materials 0.000 claims description 19
- 239000001301 oxygen Substances 0.000 claims description 19
- 239000000203 mixture Substances 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 239000000126 substance Substances 0.000 claims description 11
- 238000001039 wet etching Methods 0.000 claims description 10
- 230000005611 electricity Effects 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 230000008859 change Effects 0.000 claims description 3
- 239000002131 composite material Substances 0.000 claims description 2
- 238000002955 isolation Methods 0.000 claims 1
- 230000008878 coupling Effects 0.000 abstract description 14
- 238000010168 coupling process Methods 0.000 abstract description 14
- 238000005859 coupling reaction Methods 0.000 abstract description 14
- 238000003860 storage Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- DCRGHMJXEBSRQG-UHFFFAOYSA-N 1-[1-(cyclooctylmethyl)-5-(hydroxymethyl)-3,6-dihydro-2H-pyridin-4-yl]-3-ethyl-2-benzimidazolone Chemical compound O=C1N(CC)C2=CC=CC=C2N1C(CC1)=C(CO)CN1CC1CCCCCCC1 DCRGHMJXEBSRQG-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000036301 sexual development Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明公开了一种浮栅电可擦除型只读存储器，源漏区为埋层结构，形成于隧穿氧化层之前，在采用热氧化工艺形成隧穿氧化层时，能使得位于源漏区上方的热氧化层的厚度大于位于沟道区上方的热氧化层的厚度，从而能够降低源漏区和浮栅的耦合电容，能够提高存储器的耦合系数，降低器件的操作电压。本发明存储器的同一列的源漏区的掺杂区都能分别连接在一起并通过一个接触孔引出并形成该列的源线端和位线端，本发明不需要在每一个源漏区都形成一个接触孔引出，故能够大大缩小存储单元的面积，也能大大降低器件的成本，适合于制造更低成本的浮栅电可擦除型只读存储器。本发明公开了一种浮栅电可擦除型只读存储器的制造方法。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种浮栅电可擦除型只读存储器；本发明还涉及一种浮栅电可擦除型只读存储器的制造方法。
背景技术
非挥发行存储器（NVM）技术发性发展至今，主要有浮栅（floating gate）技术、分压栅(split gate)技术以及SONOS（Silicon-Oxide-Nitride-Oxide-Silicon，硅氧化氮氧化硅）技术。为获得更高性能及更大存储容量，嵌入式非挥发行存储器（NVM）希望存储单元的面积越小越好。浮栅型NVM相对于其他技术有着更高数据保持能力的优势，所以浮栅（floating gate）技术一直是电可擦除只读存储器（EEPROM）的主流技术，其拥有高速高可靠性的特性，非常适合嵌入式技术，在MCU和智能卡和金融支付，安全芯片等领域有巨大的市场占有量。EEPROM的一个特点是具有高操作电压以及其隧穿氧化层厚度不能减薄，这就导致了存储器的单元结构的面积一直都比较大，故其单元结构的生产成本一直都比较高。同时，浮栅本身尺寸的减小会造成浮栅与控制栅之间的介质面积的减小，也就是耦合电容减小，这会使得电压耦合效率降低从而降低器件性能，所以EEPROM在尺寸减小方面面临困难。
如图1所述，是现有浮栅电可擦除型只读存储器的单元结构示意图。以N型结构的现有浮栅电可擦除型只读存储器为例说明，器件形成于硅衬底上，有源区由场氧隔离，场氧能为浅沟槽场氧（STI）或局部场氧（LOCOS）。在有源区中形成有P型阱101，在有源区上方依次形成有隧穿氧化层104、浮栅105、ONO层106和控制栅107，其中浮栅105和控制栅107的组成材料都为多晶硅，ONO层106由依次形成的第一氧化硅层、第二氮化硅层和第三氧化硅层组成；通过光刻刻蚀形成由隧穿氧化层104、浮栅105、ONO层106和控制栅107组成的栅极结构。在栅极结构自对准下在所述P型阱101中形成有轻掺杂源漏（LDD），在栅极结构的侧面形成有侧壁，在侧壁的自对准下在所述P型阱101中形成有源区103和漏区102；在漏区102上方形成有金属接触108，该金属接触108为该单元结构的位线端，与存储器的位线相连；在漏区103上方形成有金属接触109，该金属接触109为该单元结构的源线端，与存储器的源线相连。
浮栅型EEPROM器件中，是通过电荷在隧穿氧化层之间的隧穿来实现数据存储的，其隧穿电流与电场强度成指数关系。由于考虑到数据保持能力（data retention）及等离子创伤形成的空洞（pin-hole from plasma damage），浮栅型EEPROM隧穿氧化层的厚度基本控制在
很难再减小了。所以在隧穿氧化层厚度一定的条件下，要得到高电场，就需要在隧穿氧化层上加高的电压。而施加在隧穿氧化层上的电压是浮栅耦合的有效电压，如图3所示，现有浮栅电可擦除型只读存储器的单元结构的耦合电容示意图，VCG为加在控制栅107上的电压，VFG为耦合到浮栅105上的电压，VD为加在漏区102上的电压，VS为加在源区103上的电压，VB为加在衬底电极即P型阱101上的电压；由上述耦合关系可以得到如下两个耦合系数，包括擦除系数Ke及写入系数Kw：
其中Cono为两层多晶硅即控制栅107和浮栅105间电容，Ctuox为隧穿氧化层104电容，Cfd漏区的栅氧化层即隧穿氧化层延伸到漏区102上方的部分的氧化层的电容即漏区和浮栅的耦合电容Cfd；Cfs为源区栅氧化层即隧穿氧化层延伸到源区103上方的部分的氧化层的电容即源区和浮栅的耦合电容。无论擦除或写入，减小Cfd和Cfs都能增加耦合系数，所以减小Cfd和Cfs对于提高隧穿电压进而提高电场强度非常重要，减小Cfd和Cfs的方式之一就是增加浮栅与源漏区的氧化层介质厚度。
如图2所示，是现有浮栅电可擦除型只读存储器的阵列结构版图；现有浮栅电可擦除型只读存储器的阵列结构为：有源区为条形结构，有源区中形成有P型阱101，有源区之间为场氧；控制栅107也为条形结构且和有源区垂直，各平行排列的控制栅107引出字线WL，如WLn-1、WLn、WLn+1等；各单元结构的源漏区位于对应的控制栅107的两侧并由控制栅107自对准，各源区都通过一接触孔109引出，各单元的接触孔109连接组成源线SL；各漏区都通过一接触孔108引出，各单元的接触孔108连接组成位线BL。区域110为现有浮栅电可擦除型只读存储器的一个单元结构，该单元结构的X方向长度由其有源区和场氧区的最小特征尺寸之和决定；其有源区上在多晶硅栅极即控制栅107两侧的源漏注入区分别站立一个接触孔，形成源漏区的位线和源线；故其Y方向的单元长度由接触孔尺寸和接触孔到多晶硅最小间距以及多晶硅特征尺寸共同决定。同时考虑到有源区的接触孔会在数据写入和擦除过程中偏置较高电压，所以有源区的最小尺寸还需要考虑包接触孔的工艺偏差。因此，采用此种现有结构的存储单元通常的面积需要16～25个特征尺寸平方（F2），以0.35微米工艺为例，该存储单元的面积约为2.45平方微米。
发明内容
本发明所要解决的技术问题是提供一种浮栅电可擦除型只读存储器，能大大缩小存储单元的面积，能降低器件的操作电压，降低器件的成本。为此，本发明还提供一种浮栅电可擦除型只读存储器的制造方法。
为解决上述技术问题，本发明提供的浮栅电可擦除型只读存储器形成于硅衬底上，有源区由场氧隔离，在所述有源区中形成有第一导电类型阱，浮栅电可擦除型只读存储器的单元结构包括：源区，由形成于所述第一导电类型阱中的第二导电类型离子注入区组成；漏区，由形成于所述第一导电类型阱中的第二导电类型离子注入区组成；所述源区和所述漏区相隔一段距离且互相平行，所述源区和所述漏区之间的所述第一导电类型阱组成沟道区，所述源区和所述漏区的掺杂浓度大于所述沟道区的掺杂浓度；热氧化层，通过热氧化工艺形成于所述有源区上方，由于所述源区和所述漏区的掺杂浓度大于所述沟道区的掺杂浓度，在所述源区和所述漏区上的所述热氧化层的厚度大于所述沟道区上的所述热氧化层的厚度；由所述沟道区上的所述热氧化层形成所述浮栅电可擦除型只读存储器的隧穿氧化层；在所述热氧化层上形成有浮栅，所述浮栅由多晶硅刻蚀后形成，所述浮栅覆盖所述沟道区、所述浮栅的两侧边界分别和所述源区和所述漏区对齐；在所述浮栅的顶部和侧壁表面由下往上依次形成有第一氧化硅层、第二氮化硅层和第三氧化硅层，由所述第一氧化硅层、第二氮化硅层和第三氧化硅层组成ONO层；控制栅，由多晶硅刻蚀后形成于所述浮栅上方并通过所述ONO层和所述浮栅相隔离，所述控制栅还延伸到所述浮栅外侧的有源区上方。
进一步的改进是，所述浮栅电可擦除型只读存储器由多个所述单元结构组成、且各所述单元结构组成阵列结构；位于同一列上的各所述单元结构的所述源区的各所述第二导电类型离子注入区连接成一整体，并在连接在一起的所述源区的第二导电类型离子注入区的一侧端形成一个接触孔引出该列的源线端；位于同一列上的各所述单元结构的所述漏区的各所述第二导电类型离子注入区连接成一整体，并在连接在一起的所述漏区的第二导电类型离子注入区的一侧端形成一个接触孔引出该列的位线端；位于同一列上的各相邻的所述单元结构的所述控制栅相隔一段距离且互相平行、且各所述单元结构的所述控制栅的线条方向和所述源区的线条方向垂直；位于同一行上的各所述单元结构的所述控制栅都连接在一起，每一行的所述控制栅分别通过一个接触孔引出该行的字线端。
进一步的改进是，当所述浮栅电可擦除型只读存储器为N型器件时，第一导电类型为P型，第二导电类型为N型；当所述浮栅电可擦除型只读存储器为P型器件时，第一导电类型为N型，第二导电类型为P型。
进一步的改进是，在所述源区和所述漏区上的所述热氧化层的厚度为150埃～200埃；所述沟道区上的所述热氧化层的厚度为70埃～90埃。
为解决上述技术问题，本发明提供的浮栅电可擦除型只读存储器的制造方法采用如下步骤来形成浮栅电可擦除型只读存储器的单元结构：
步骤一、在硅衬底上形成场氧并隔离出有源区；进行离子注入在所述有源区中形成第一导电类型阱。
步骤二、进行第二导电类型离子注入在所述第一导电类型阱中形成源区和漏区；所述源区和所述漏区相隔一段距离且互相平行，所述源区和所述漏区之间的所述第一导电类型阱组成沟道区，所述源区和所述漏区的掺杂浓度大于所述沟道区的掺杂浓度。
步骤三、通过热氧化工艺形成在所述有源区上方形成热氧化层；由于所述源区和所述漏区的掺杂浓度大于所述沟道区的掺杂浓度，在所述源区和所述漏区上的所述热氧化层的厚度大于所述沟道区上的所述热氧化层的厚度；由所述沟道区上的所述热氧化层形成所述浮栅电可擦除型只读存储器的隧穿氧化层。
步骤四、在所述硅衬底正面淀积多晶硅并对该多晶硅进行光刻刻蚀在所述热氧化层上形成浮栅，所述浮栅覆盖所述沟道区、所述浮栅的两侧边界分别和所述源区和所述漏区对齐。
步骤五、在所述硅衬底正面由下往上依次形成第一氧化硅层、第二氮化硅层和第三氧化硅层，由所述第一氧化硅层、第二氮化硅层和第三氧化硅层组成ONO层；对所述ONO层进行光刻刻蚀使所述ONO层仅覆盖在所述浮栅的顶部和侧壁表面。
步骤六、在所述硅衬底正面淀积多晶硅并对该多晶硅进行光刻刻蚀在所述浮栅上方形成控制栅，所述控制栅通过所述ONO层和所述浮栅相隔离，所述控制栅还延伸到所述浮栅外侧的有源区上方。
进一步的改进是，通过如下步骤使各所述单元结构组成阵列结构并形成所述浮栅电可擦除型只读存储器：
步骤二中位于同一列上的各所述单元结构的所述源区的各所述第二导电类型离子注入区连接成一整体；位于同一列上的各所述单元结构的所述漏区的各所述第二导电类型离子注入区连接成一整体。
步骤六中位于同一列上的各相邻的所述单元结构的所述控制栅相隔一段距离且互相平行、且各所述单元结构的所述控制栅的线条方向和所述源区的线条方向垂直；位于同一行上的各所述单元结构的所述控制栅都连接在一起。
还包括步骤七、在同一列的连接在一起的所述源区的第二导电类型离子注入区的一侧端形成一个接触孔引出该列的源线端；在同一列的连接在一起的所述漏区的第二导电类型离子注入区的一侧端形成一个接触孔引出该列的位线端；在每一行的所述控制栅的一侧端形成一个接触孔引出该行的字线端。
进一步的改进是，当所述浮栅电可擦除型只读存储器为N型器件时，第一导电类型为P型，第二导电类型为N型；当所述浮栅电可擦除型只读存储器为P型器件时，第一导电类型为N型，第二导电类型为P型。
进一步的改进是，步骤三中在所述源区和所述漏区上的所述热氧化层的厚度为150埃～200埃；所述沟道区上的所述热氧化层的厚度为70埃～90埃。
本发明的源漏区为埋层结构，形成于隧穿氧化层之前，在采用热氧化工艺形成隧穿氧化层时，由于源漏区的掺杂浓度大于沟道区的掺杂浓度，故源漏区位置处的硅的氧化速率大于沟道区的硅的氧化速率，最后使得位于源漏区上方的热氧化层的厚度大于位于沟道区上方的热氧化层的厚度，源漏区上方的热氧化层的厚度的增加能够降低源区和浮栅的耦合电容Cfs以及漏区和浮栅的耦合电容Cfd，从而能够提高存储器的耦合系数如擦除系数Ke和写入系数Kw，能够提高浮栅的耦合的有效电压，从而能降低器件的操作电压；本发明的源漏区都为埋层结构，存储器的同一列的源区的掺杂区都能连接在一起并通过一个接触孔引出并形成该列的源线端，存储器的同一列的漏区的掺杂区都能连接在一起并通过一个接触孔引出并形成该列的位线端，相比于现有技术，本发明不需要在每一个源区或漏区都形成一个接触孔引出，故能够大大缩小存储单元的面积，也能大大降低器件的成本，适合于制造更低成本的浮栅电可擦除型只读存储器。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是现有浮栅电可擦除型只读存储器的单元结构示意图；
图2是现有浮栅电可擦除型只读存储器的阵列结构版图；
图3是现有浮栅电可擦除型只读存储器的单元结构的耦合电容示意图；
图4是本发明实施例浮栅电可擦除型只读存储器的单元结构示意图；
图5是本发明实施例浮栅电可擦除型只读存储器的阵列结构版图。
具体实施方式
如图4所示，是本发明实施例浮栅电可擦除型只读存储器的单元结构示意图；本发明实施例浮栅电可擦除型只读存储器以N型器件为例进行说明，P型器件的各区域如源漏区2、沟道区的掺杂类型和N型器件相反。本发明实施例浮栅电可擦除型只读存储器形成于硅衬底上，有源区3由场氧隔离，场氧能为浅沟槽场氧（STI）或局部场氧（LOCOS）,在所述有源区3中形成有P型阱1，浮栅电可擦除型只读存储器的单元结构包括：
源区3，由形成于所述P型阱1中的N型离子注入区组成；漏区2，由形成于所述P型阱1中的N型离子注入区组成；所述源区3和所述漏区2相隔一段距离且互相平行，所述源区3和所述漏区2之间的所述P型阱1组成沟道区，所述源区3和所述漏区2的掺杂浓度大于所述沟道区的掺杂浓度。
热氧化层4，通过热氧化工艺形成于所述有源区3上方，由于所述源区3和所述漏区2的掺杂浓度大于所述沟道区的掺杂浓度，在所述源区3和所述漏区2上的所述热氧化层4b的厚度大于所述沟道区上的所述热氧化层4a的厚度，且在所述源区3和所述漏区2上的所述热氧化层4b的厚度为150埃～200埃；所述沟道区上的所述热氧化层4a的厚度为70埃～90埃。由所述沟道区上的所述热氧化层4a形成所述浮栅电可擦除型只读存储器的隧穿氧化层4a。
在所述热氧化层4上形成有浮栅5，所述浮栅5由多晶硅刻蚀后形成，所述浮栅5覆盖所述沟道区、所述浮栅5的两侧边界分别和所述源区3和所述漏区2对齐。
在所述浮栅5的顶部和侧壁表面由下往上依次形成有第一氧化硅层、第二氮化硅层和第三氧化硅层，由所述第一氧化硅层、第二氮化硅层和第三氧化硅层组成ONO层6。
控制栅7，由多晶硅刻蚀后形成于所述浮栅5上方并通过所述ONO层6和所述浮栅5相隔离，所述控制栅7还延伸到所述浮栅5外侧的有源区3上方。
如图5所示，是本发明实施例浮栅电可擦除型只读存储器的阵列结构版图。所述浮栅电可擦除型只读存储器由多个所述单元结构组成、且各所述单元结构组成阵列结构。
位于同一列上的各所述单元结构的所述源区3的各所述N型离子注入区连接成一整体即为区域3a，区域3a组成该列的源线即为一埋源线Buried SL，在区域3a的一侧端形成一个接触孔9引出该列的源线端。
位于同一列上的各所述单元结构的所述漏区2的各所述N型离子注入区连接成一整体，即为区域2a，区域2a组成该列的漏线即为一埋位线Buried BL，并在区域2a的一侧端形成一个接触孔8引出该列的位线端。
位于同一列上的各相邻的所述单元结构的所述控制栅7相隔一段距离且互相平行、且各所述单元结构的所述控制栅7的线条方向和所述源区3的线条方向即区域3a的线条方向垂直；位于同一行上的各所述单元结构的所述控制栅7都连接在一起，每一行的所述控制栅7分别对应于一条字线WL，如WLn-1、WLn和Wn+1，每一行的所述控制栅7通过一个接触孔引出该行的字线端。
本发明实施例浮栅电可擦除型只读存储器的制造方法采用如下步骤来形成浮栅电可擦除型只读存储器的单元结构：
步骤一、如图4所示，在硅衬底上形成场氧并隔离出有源区3；进行离子注入在所述有源区3中形成P型阱1。
步骤二、如图4所示，进行N型离子注入在所述P型阱1中形成源区3和漏区2；所述源区3和所述漏区2相隔一段距离且互相平行，所述源区3和所述漏区2之间的所述P型阱1组成沟道区，所述源区3和所述漏区2的掺杂浓度大于所述沟道区的掺杂浓度。
步骤三、如图4所示，通过热氧化工艺形成在所述有源区3上方形成热氧化层4；由于所述源区3和所述漏区2的掺杂浓度大于所述沟道区的掺杂浓度，在所述源区3和所述漏区2上的所述热氧化层4b的厚度大于所述沟道区上的所述热氧化层4a的厚度；在所述源区3和所述漏区2上的所述热氧化层4b的厚度为150埃～200埃；所述沟道区上的所述热氧化层4a的厚度为70埃～90埃。由所述沟道区上的所述热氧化层4a形成所述浮栅电可擦除型只读存储器的隧穿氧化层a。
步骤四、如图4所示，在所述硅衬底正面淀积多晶硅并对该多晶硅进行光刻刻蚀在所述热氧化层4上形成浮栅5，所述浮栅5覆盖所述沟道区、所述浮栅5的两侧边界分别和所述源区3和所述漏区2对齐。
步骤五、如图4所示，在所述硅衬底正面由下往上依次形成第一氧化硅层、第二氮化硅层和第三氧化硅层，由所述第一氧化硅层、第二氮化硅层和第三氧化硅层组成ONO层6；对所述ONO层6进行光刻刻蚀使所述ONO层6仅覆盖在所述浮栅5的顶部和侧壁表面。
步骤六如图4所示，、在所述硅衬底正面淀积多晶硅并对该多晶硅进行光刻刻蚀在所述浮栅5上方形成控制栅7，所述控制栅7通过所述ONO层6和所述浮栅5相隔离，所述控制栅7还延伸到所述浮栅5外侧的有源区3上方。
本发明实施例还通过如下步骤使各所述单元结构组成阵列结构并形成所述浮栅电可擦除型只读存储器：
如图5所示，步骤二中位于同一列上的各所述单元结构的所述源区3的各所述N型离子注入区连接成一整体即为区域3a，区域3a组成该列的源线即为一埋源线Buried SL。位于同一列上的各所述单元结构的所述漏区2的各所述N型离子注入区连接成一整体即为区域2a，区域2a组成该列的漏线即为一埋位线Buried BL。
如图5所示，步骤六中位于同一列上的各相邻的所述单元结构的所述控制栅7相隔一段距离且互相平行、且各所述单元结构的所述控制栅7的线条方向和所述源区3的线条方向即区域3a的线条方向垂直；位于同一行上的各所述单元结构的所述控制栅7都连接在一起；每一行的所述控制栅7分别对应于一条字线WL，如WLn-1、WLn和Wn+1。
还包括步骤七、在区域3a的一侧端形成一个接触孔9引出该列的源线端。在区域2a的一侧端形成一个接触孔8引出该列的位线端。每一行的所述控制栅7通过一个接触孔引出该行的字线端。
如图4所示，本发明的源漏区上方的热氧化层4b的厚度大于沟道区上方的热氧化成4a的厚度，所以能够降低源区和浮栅的耦合电容Cfs以及漏区和浮栅的耦合电容Cfd，从而能够提高存储器的耦合系数如擦除系数Ke和写入系数Kw，能够提高浮栅的耦合的有效电压，从而能降低器件的操作电压。
如图5所示，区域10为形成本发明的一个单元结构所需的区域，可以看出，存储单元的X方向即为和控制栅7平行的方向的长度由其源漏区和其最小间距（由光刻能力决定）的最小特征尺寸之和决定，其源区和漏区上利用其自身的掺杂作为引线，不需要使用接触孔引出每单元的位线和源线，只在阵列得最顶端和最底端，通过接触孔将位线和源线引出，该操作能有效的减小X方向的尺寸。其Y方向即和源区或漏区平行的方向的单元长度也由于不需要接触孔引出，而由控制栅7的多晶硅最小线宽以及间距特征尺寸共同决定。因此，采用本发明结构的存储单元通常的面积仅需要4～6个特征尺寸平方（F2），同样以0.35微米工艺为例，该存储单元的面积约为0.6平方微米,相对于现有技术中的2.45微米，本发明的单元结构的面积大大减少。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (7)
1.一种浮栅电可擦除型只读存储器，其特征在于，形成于硅衬底上，有源区由场氧隔离，在所述有源区中形成有第一导电类型阱，浮栅电可擦除型只读存储器的单元结构包括：
源区，由形成于所述第一导电类型阱中的第二导电类型离子注入区组成；漏区，由形成于所述第一导电类型阱中的第二导电类型离子注入区组成；所述源区和所述漏区相隔一段距离且互相平行，所述源区和所述漏区之间的所述第一导电类型阱组成沟道区，所述源区和所述漏区的掺杂浓度大于所述沟道区的掺杂浓度；
热氧化层，通过热氧化工艺形成于所述有源区上方，由于所述源区和所述漏区的掺杂浓度大于所述沟道区的掺杂浓度，在所述源区和所述漏区上的所述热氧化层的厚度大于所述沟道区上的所述热氧化层的厚度；由所述沟道区上的所述热氧化层形成所述浮栅电可擦除型只读存储器的隧穿氧化层；
在所述热氧化层上形成有浮栅，所述浮栅覆盖所述沟道区、所述浮栅的两侧边界分别和所述源区和所述漏区对齐；
在所述浮栅的顶部和侧壁表面由下往上依次形成有第一氧化硅层、第二氮化硅层和第三氧化硅层，由所述第一氧化硅层、第二氮化硅层和第三氧化硅层组成ONO层；
控制栅，形成于所述浮栅上方并通过所述ONO层和所述浮栅相隔离，所述控制栅还延伸到所述浮栅外侧的有源区上方；
所述浮栅电可擦除型只读存储器由多个所述单元结构组成、且各所述单元结构组成阵列结构；
位于同一列上的各所述单元结构的所述源区的各所述第二导电类型离子注入区连接成一整体，并在连接在一起的所述源区的第二导电类型离子注入区的一侧端形成一个接触孔引出该列的源线端；
位于同一列上的各所述单元结构的所述漏区的各所述第二导电类型离子注入区连接成一整体，并在连接在一起的所述漏区的第二导电类型离子注入区的一侧端形成一个接触孔引出该列的位线端；
位于同一列上的各相邻的所述单元结构的所述控制栅相隔一段距离且互相平行、且各所述单元结构的所述控制栅的线条方向和所述源区的线条方向垂直；位于同一行上的各所述单元结构的所述控制栅都连接在一起，每一行的所述控制栅分别通过一个接触孔引出该行的字线端；
存储单元在和所述控制栅平行的方向的单元长度由所述源区、所述漏区和所述源区和所述漏区的间距的特征尺寸之和决定；
所述存储单元在和所述源区或所述漏区平行的方向的单元长度由所述控制栅的多晶硅最小线宽以及相邻所述控制栅的间距特征尺寸共同决定。
2.如权利要求1所述浮栅电可擦除型只读存储器，其特征在于：
当所述浮栅电可擦除型只读存储器为N型器件时，第一导电类型为P型，第二导电类型为N型；
当所述浮栅电可擦除型只读存储器为P型器件时，第一导电类型为N型，第二导电类型为P型。
3.如权利要求1所述浮栅电可擦除型只读存储器，其特征在于：在所述源区和所述漏区上的所述热氧化层的厚度为150埃～200埃；所述沟道区上的所述热氧化层的厚度为70埃～90埃。
4.如权利要求1所述浮栅电可擦除型只读存储器，其特征在于：所述浮栅和所述控制栅的组成材料都为多晶硅。
5.一种浮栅电可擦除型只读存储器的制造方法，其特征在于，采用如下步骤来形成浮栅电可擦除型只读存储器的单元结构：
步骤一、在硅衬底上形成场氧并隔离出有源区；进行离子注入在所述有源区中形成第一导电类型阱；
步骤二、进行第二导电类型离子注入在所述第一导电类型阱中形成源区和漏区；所述源区和所述漏区相隔一段距离且互相平行，所述源区和所述漏区之间的所述第一导电类型阱组成沟道区，所述源区和所述漏区的掺杂浓度大于所述沟道区的掺杂浓度；
步骤三、通过热氧化工艺形成在所述有源区上方形成热氧化层；由于所述源区和所述漏区的掺杂浓度大于所述沟道区的掺杂浓度，在所述源区和所述漏区上的所述热氧化层的厚度大于所述沟道区上的所述热氧化层的厚度；由所述沟道区上的所述热氧化层形成所述浮栅电可擦除型只读存储器的隧穿氧化层；
步骤四、在所述硅衬底正面淀积多晶硅并对该多晶硅进行光刻刻蚀在所述热氧化层上形成浮栅，所述浮栅覆盖所述沟道区、所述浮栅的两侧边界分别和所述源区和所述漏区对齐；
步骤五、在所述硅衬底正面由下往上依次形成第一氧化硅层、第二氮化硅层和第三氧化硅层，由所述第一氧化硅层、第二氮化硅层和第三氧化硅层组成ONO层；对所述ONO层进行光刻刻蚀使所述ONO层仅覆盖在所述浮栅的顶部和侧壁表面；
步骤六、在所述硅衬底正面淀积多晶硅并对该多晶硅进行光刻刻蚀在所述浮栅上方形成控制栅，所述控制栅通过所述ONO层和所述浮栅相隔离，所述控制栅还延伸到所述浮栅外侧的有源区上方；
通过如下步骤使各所述单元结构组成阵列结构并形成所述浮栅电可擦除型只读存储器：
步骤二中位于同一列上的各所述单元结构的所述源区的各所述第二导电类型离子注入区连接成一整体；位于同一列上的各所述单元结构的所述漏区的各所述第二导电类型离子注入区连接成一整体；
步骤六中位于同一列上的各相邻的所述单元结构的所述控制栅相隔一段距离且互相平行、且各所述单元结构的所述控制栅的线条方向和所述源区的线条方向垂直；位于同一行上的各所述单元结构的所述控制栅都连接在一起；
还包括步骤七、在同一列的连接在一起的所述源区的第二导电类型离子注入区的一侧端形成一个接触孔引出该列的源线端；在同一列的连接在一起的所述漏区的第二导电类型离子注入区的一侧端形成一个接触孔引出该列的位线端；在每一行的所述控制栅的一侧端形成一个接触孔引出该行的字线端。
6.如权利要求5所述浮栅电可擦除型只读存储器的制造方法，其特征在于：
当所述浮栅电可擦除型只读存储器为N型器件时，第一导电类型为P型，第二导电类型为N型；
当所述浮栅电可擦除型只读存储器为P型器件时，第一导电类型为N型，第二导电类型为P型。
7.如权利要求5所述浮栅电可擦除型只读存储器的制造方法，其特征在于：步骤三中在所述源区和所述漏区上的所述热氧化层的厚度为150埃～200埃；所述沟道区上的所述热氧化层的厚度为70埃～90埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210306772.9A CN103633118B (zh) | 2012-08-24 | 2012-08-24 | 浮栅电可擦除型只读存储器及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210306772.9A CN103633118B (zh) | 2012-08-24 | 2012-08-24 | 浮栅电可擦除型只读存储器及制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103633118A CN103633118A (zh) | 2014-03-12 |
| CN103633118B true CN103633118B (zh) | 2016-12-21 |
Family
ID=50213956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210306772.9A Active CN103633118B (zh) | 2012-08-24 | 2012-08-24 | 浮栅电可擦除型只读存储器及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103633118B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105845684A (zh) * | 2015-01-15 | 2016-08-10 | 中芯国际集成电路制造(上海)有限公司 | 一种闪存结构及其制备方法 |
| CN105118832B (zh) * | 2015-07-20 | 2018-04-17 | 上海华虹宏力半导体制造有限公司 | Sonos存储器及其制造方法 |
| CN106409832B (zh) * | 2016-09-30 | 2019-08-13 | 上海华虹宏力半导体制造有限公司 | 存储器单元器件及其制造方法 |
| CN107316867B (zh) * | 2017-06-23 | 2019-10-25 | 武汉新芯集成电路制造有限公司 | 闪存存储阵列及其制造方法 |
| CN107546227A (zh) * | 2017-09-06 | 2018-01-05 | 上海华力微电子有限公司 | 一种通过提高ono电容改善闪存单元耦合率的方法 |
| CN108109966B (zh) * | 2018-01-30 | 2021-09-17 | 德淮半导体有限公司 | 静态随机存取存储器及其制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4874716A (en) * | 1986-04-01 | 1989-10-17 | Texas Instrument Incorporated | Process for fabricating integrated circuit structure with extremely smooth polysilicone dielectric interface |
| TW308739B (en) * | 1996-09-16 | 1997-06-21 | United Microelectronics Corp | Self-aligned process of in-situ forming gate with different thickness and tunneling oxide |
| US5684317A (en) * | 1994-07-30 | 1997-11-04 | L.G. Electronics Inc. | MOS transistor and method of manufacturing thereof |
| US5828099A (en) * | 1994-10-28 | 1998-10-27 | U.S. Philips Corporation | Semiconductor device having a nonvolatile memory cell in which the floating gate is charged with hot charge carriers at the source side |
| US6235588B1 (en) * | 1998-03-31 | 2001-05-22 | Stmicroelectronics S.A. | Method of manufacturing a memory point in BICMOS technology |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4772429B2 (ja) * | 2005-08-29 | 2011-09-14 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
-
2012
- 2012-08-24 CN CN201210306772.9A patent/CN103633118B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4874716A (en) * | 1986-04-01 | 1989-10-17 | Texas Instrument Incorporated | Process for fabricating integrated circuit structure with extremely smooth polysilicone dielectric interface |
| US5684317A (en) * | 1994-07-30 | 1997-11-04 | L.G. Electronics Inc. | MOS transistor and method of manufacturing thereof |
| US5828099A (en) * | 1994-10-28 | 1998-10-27 | U.S. Philips Corporation | Semiconductor device having a nonvolatile memory cell in which the floating gate is charged with hot charge carriers at the source side |
| TW308739B (en) * | 1996-09-16 | 1997-06-21 | United Microelectronics Corp | Self-aligned process of in-situ forming gate with different thickness and tunneling oxide |
| US6235588B1 (en) * | 1998-03-31 | 2001-05-22 | Stmicroelectronics S.A. | Method of manufacturing a memory point in BICMOS technology |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103633118A (zh) | 2014-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6670671B2 (en) | Nonvolatile semiconductor memory device and manufacturing method thereof | |
| JP4810712B2 (ja) | 不揮発性半導体記憶装置及びその読み出し方法 | |
| US9165652B2 (en) | Split-gate memory cells having select-gate sidewall metal silicide regions and related manufacturing methods | |
| CN103633118B (zh) | 浮栅电可擦除型只读存储器及制造方法 | |
| US6301155B1 (en) | Non-volatile semiconductor memory device and method of reading same | |
| US7723774B2 (en) | Non-diffusion junction split-gate nonvolatile memory cells and arrays, methods of programming, erasing, and reading thereof, and methods of manufacture | |
| CN102315174B (zh) | 含分离栅结构的sonos闪存存储器及其制作方法、操作方法 | |
| US8212309B2 (en) | Non-volatile memory device and method of manufacturing same | |
| US20120113726A1 (en) | Flash memory and fabrication method and operation method for the same | |
| JPH11224908A (ja) | 不揮発性半導体記憶装置及びその書き込み方法 | |
| US20070237005A1 (en) | Split gate NAND flash memory structure and array, method of programming, erasing and reading thereof, and method of manufacturing | |
| CN106887435A (zh) | 一种3DNand闪存设备及其制作方法 | |
| US9640403B2 (en) | Low electric field source erasable non-volatile memory and methods for producing same | |
| CN103887313A (zh) | 一种半浮栅器件及其制备方法 | |
| CN104882447A (zh) | 一种漏区嵌入反型层的半浮栅器件及制造方法 | |
| CN103794609B (zh) | 非挥发性内存单元及非挥发性内存矩阵 | |
| JP2008166379A (ja) | 半導体記憶装置及びその製造方法 | |
| JP4845110B2 (ja) | スプリットゲート型不揮発性メモリとその製造方法 | |
| JP4424886B2 (ja) | 半導体記憶装置及びその製造方法 | |
| US9620604B2 (en) | Structures for split gate memory cell scaling with merged control gates | |
| US20140209995A1 (en) | Non-Volatile Memory Cells Having Carbon Impurities and Related Manufacturing Methods | |
| JP2001217329A (ja) | フラッシュｅｅｐｒｏｍセルの製造方法 | |
| CN102760737A (zh) | 浮栅型eeprom器件及其制造方法 | |
| JP3019154B2 (ja) | 不揮発性半導体記憶装置および半導体集積回路装置 | |
| JPH031574A (ja) | 不揮発性半導体記憶装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |