CN101872764A

CN101872764A - Otp-rom、其存储单元及其制造、编程和读取方法

Info

Publication number: CN101872764A
Application number: CN200910057118A
Authority: CN
Inventors: 仲志华; 胡晓明; 朱丽霞; 蔡明祥
Original assignee: Shanghai Hua Hong NEC Electronics Co Ltd
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2009-04-23
Filing date: 2009-04-23
Publication date: 2010-10-27

Abstract

本发明公开了一种OTP-ROM、OTP-ROM存储单元、以及两者的制造、编程和读取方法，所述存储单元包括第一PMOS管和第二PMOS管，每个存储单元内第一PMOS管的漏极与第二PMOS管的源极共用，第二PMOS管的栅极为浮栅。所述OTP-ROM包括多个存储单元排列成一个存储阵列，每一行存储单元的第一PMOS管的源极相连接作为源极，每一列存储单元的第一PMOS管的栅极相连接作为字线，所有存储单元的第二PMOS管的漏极相连接作为位线。在列方向上，相邻的两个存储单元之间或者共用第一PMOS管的源极，或者共用第二PMOS管的漏极。本发明可以提升OTP-ROM的编程效率，缩小存储单元面积。

Description

OTP-ROM、其存储单元及其制造、编程和读取方法

技术领域

本发明涉及一种半导体集成电路的器件及其制造方法。

背景技术

OTP-ROM(One-time Programmable ROM，一次性可编程只读存储器)也称PROM(Programmable ROM，可编程只读存储器)，该类器件只允许用户进行一次性编程，此后便不能更改。

OTP-ROM是一个存储阵列，包括多个存储单元。图1a和图1b给出了一种OTP-ROM的存储单元示意图，每个存储单元包括一个NMOS管11和与之串联的一个电容12，其中的NMOS管11执行选通功能，电容12执行数据“0”或“1”的存储功能。NMOS管11定义在硅片的P阱(图1b中空白区域)，NMOS管的源极和漏极在N型重掺杂区111上，NMOS管11具有一个多晶硅栅极112。电容12的下极板是N型重掺杂区121，上极板122是多晶硅栅极112延伸到P阱121上方的部分。由于电容12的上下极板都是硅，其单位电容较小，因此上述OTP-ROM存储单元的面积较大。

发明内容

本发明所要解决的技术问题是提供一种OTP-ROM，其存储单元具有较小的面积。为此，本发明还要提供一种所述OTP-ROM的存储单元，以及所述OTP-ROM、OTP-ROM存储单元的制造、编程和读取方法。

为解决上述技术问题，本发明OTP-ROM的存储单元包括第一PMOS管和第二PMOS管，两个PMOS管串联形成一个存储单元，每个存储单元内第一PMOS管的漏极与第二PMOS管的源极共用，第二PMOS管的栅极为浮栅。

由上述存储单元所组成的OTP-ROM，包括多个存储单元排列成一个存储阵列，每一行存储单元的第一PMOS管的源极相连接作为所述OTP-ROM的源极，每一列存储单元的第一PMOS管的栅极相连接作为所述OTP-ROM的字线，所有存储单元的第二PMOS管的漏极相连接作为所述OTP-ROM的位线；

在列方向上，相邻的两个存储单元之间或者共用第一PMOS管的源极，或者共用第二PMOS管的漏极。

所述OTP-ROM存储单元的制作方法包括如下步骤：

第1步，在硅衬底或者外延层上形成N阱；

第2步，在N阱的两侧形成隔离结构；

第3步，在硅衬底或者外延层的表面之上形成栅氧化层；

第4步，在栅氧化层之上形成第一栅极和第二栅极；

第5步，在第一栅极和第二栅极的两侧下方的N阱分别形成四个轻掺杂漏注入区；

第6步，在第一栅极和第二栅极的两侧且在栅氧化层之上分别形成四个侧墙结构；

第7步，在四个侧墙结构的外侧下方的N阱分别形成三个源漏注入区，其中在第一栅极外侧下方的源漏注入区为第一源极，在第一栅极和第二栅极之间下方的源漏注入区为共用的第一漏极和第二源极，在第二栅极外侧下方的源漏注入区为第二漏极；

第8步，在第二栅极上方形成阻挡层；

第9步，在第一栅极上方形成金属硅化物层。

所述OTP-ROM的制作方法，在OTP-ROM存储单元的制作方法的9个步骤基础之上，再增加：上述第1步至第9步同时形成存储阵列中的所有存储单元，其中每一列中相邻的两个存储单元之间或者共用第一源极，或者共用第二漏极；

第10步，将每一行中存储单元的第一源极相连接作为所述OTP-ROM的源极；将每一列中存储单元的第一栅极相连接作为所述OTP-ROM的字线；在一个存储阵列上，将所有存储单元的第二漏极相连接作为所述OTP-ROM的位线。

所述的OTP-ROM的存储单元的编程方法为，对需编程的存储单元中第一源极和N阱施加高电压的脉冲信号持续一段时间，第一栅极和第二漏极都接地，所述脉冲信号必须使两个PMOS管同时导通；对不需编程的存储单元，其第一栅极接高电位，或者存储单元中第一源极接地。

所述的OTP-ROM的存储单元的读取方法为，对需读取的存储单元中的第一源极接直流电压，第一栅极和第二漏极都接地；对不需读取的存储单元中的第一栅极接电源电压，第一源极和第二漏极都接地。

所述OTP-ROM的编程和读取方法，只是在OTP-ROM存储单元的编程和读取方法基础上，增加与存储阵列相连接的译码电路，译码电路为现有技术，因此不做赘述。

本发明通过特殊的阵列版图设计方式和读取方式，优化了OTP-ROM的读写性能，并通过制造方法的改善，提高了数据保存能力。

附图说明

图1a是一种OTP-ROM的存储单元的示意图；

图1b是与图1a对应的版图示意图；

图2a是本发明OTP-ROM的存储单元的硅片剖面示意图；

图2b是本发明OTP-ROM的存储阵列的版图示意图；

图3是PMOS管的热电子注入电流与施加电压的曲线图；

图4a是第二PMOS管不加衬偏电压时漏极电流与施加电压的曲线图；

图4b是第二PMOS管加2V衬偏电压时漏极电流与施加电压的曲线图。

图中附图标记说明：

11为NMOS管；111和121为N型重掺杂区；112为栅极；12为电容；122为栅极延伸部分；21为硅片外延层；22为N阱；23为浅槽隔离结构；24为栅氧化层；251为第一栅极；252为第二栅极；26为轻掺杂漏注入区；27为侧墙结构；281为第一源极；282为第一漏极和第二源极；283为第二漏极；29为阻挡层；30为金属硅化物；2a为第一PMOS管；2b为第二PMOS管。

具体实施方式

请参阅图2a，这是本发明OTP-ROM的一个存储单元的硅片剖面示意图。硅衬底或者外延层21上具有N阱22，N阱22的两侧具有浅槽隔离结构23，硅片表面之上具有栅氧化层(二氧化硅)24，栅氧化层24之上具有第一栅极251和第二栅极252，第一栅极251和第二栅极252的两侧下方都具有轻掺杂漏注入区(LDD)26，第一栅极251和第二栅极252的两侧且在栅氧化层24之上都具有侧墙结构(二氧化硅或氮化硅)27，第一栅极251的两侧下方且在轻掺杂漏注入区26之外还具有第一源极281和第一漏极282，第二栅极252的两侧下方且在轻掺杂漏注入区26之外还具有第二源极282和第二漏极283，第一栅极251上方具有金属硅化物层30，第二栅极252上方具有阻挡层(二氧化硅或氮化硅)29。

上述OTP-ROM的存储单元中，第一栅极251、第一源极271、第一漏极272主要构成了第一PMOS管2a(选通晶体管)，第二栅极252、第二源极272、第二漏极273主要构成了第二PMOS管2b(存储晶体管)，第一PMOS管2a和第二PMOS管2b串联形成一个存储单元。显然第一PMOS管2a的漏极和第二PMOS管2b的源极共用同一个P⁺扩散区272。第二PMOS管2b的栅极252四周都处于绝缘介质的包围(下方为栅氧化层24，两侧为侧墙结构28，上方为阻挡层29)，这些绝缘介质上都没有接触孔，即栅极252与任何导电材料都不相连，因此是浮栅。

本发明OTP-ROM是一个存储阵列，包括多个如图2a所示的存储单元，这些存储单元的排列与连接方式请参阅图2b，其中每个圆角矩形表示一个存储单元。在行的方向上，每行存储单元的第一源极271相连接，作为整个OTP-ROM的源极。在列的方向上，每列存储单元的金属硅化物29相连接，作为整个OTP-ROM的字线。每列存储单元中，每相邻的两个存储单元或者共用第一源极271，或者共用第二漏极273。不论行或者列，所有存储单元的第二漏极273相连接，作为整个OTP-ROM的位线。

请配合参阅图2a，上述OTP-ROM的存储单元的制造方法包括如下步骤：

第1步，在硅衬底或者外延层21上形成N阱22，定义第一PMOS管2a和第二PMOS管2b的有源区。N阱22的形成通常采用离子注入工艺，注入磷、砷或锑。

第2步，在N阱22的两侧形成隔离结构，例如浅槽隔离结构23。这一步通常包括浅槽刻蚀、二氧化硅填充、平坦化处理等，如果在淀积二氧化硅进行填充时采用氮化硅作阻挡，则还需去除氮化硅。

第3步，在硅衬底或者外延层21的表面之上形成栅氧化层24。栅氧化层24通常采用热生长，生长出一薄层(约为30～

)的二氧化硅。

第4步，在栅氧化层24之上形成第一栅极251和第二栅极252。多晶硅栅极的形成通常包括多晶硅淀积和刻蚀两步。

第5步，在第一栅极251和第二栅极252的两侧下方的N阱22分别形成四个轻掺杂漏注入区(或称轻掺杂离子注入区)26。

第6步，在第一栅极251和第二栅极252的两侧且在栅氧化层24之上分别形成四个侧墙结构27。侧墙结构通常是二氧化硅或氮化硅，侧墙的形成通常包括淀积和反刻两步。

第7步，在四个侧墙结构27的外侧下方的N阱22分别形成三个源漏注入区(或称中高掺杂离子注入区)281、282和283。其中在第一栅极251外侧下方的源漏注入区281为第一源极，在第一栅极251和第二栅极252之间下方的源漏注入区282为第一漏极和第二源极(共用)，在第二栅极252外侧下方的源漏注入区283为第二漏极。

第8步，在第二栅极252上方形成阻挡层29。阻挡层通常是二氧化硅或氮化硅(10～60nm)，阻挡层的形成通常包括淀积和平坦化处理等，如果在淀积二氧化硅时采用氮化硅作阻挡，则还需去除氮化硅。

第9步，在第一栅极251上方形成金属硅化物层30。这一步通常包括淀积金属(例如钛)、退火形成金属硅化物、去除未反应的金属。由于第二栅极252上方具有阻挡层29，因此第二栅极252上方没有金属硅化物。即使在制作过程中于阻挡层29上方形成了金属硅化物，也可以方便地去除。

上述第1步至第9步的顺序排列仅为示意，在不违反本发明原理、思想及精神的前提下，任何变化与修饰均应视作本发明的保护范围之内。例如上述第8步可以放置在第4～7步的任何一步之后，上述第9步可以放置在上述第8步所放置位置之后的任意位置。

上述第1步至第9步阐述了OTP-ROM的一个存储单元的制造方法。通常一个OTP-ROM器件是一个存储阵列，包括多个存储单元。在制造整个OTP-ROM器件时，仍然需要采用上述第1步至第9步，同时形成所有存储单元。需要特别注意的是，在一个存储阵列的列方向上，每一列存储单元采用镜像的方式(背靠背)排列，即每一列中相邻的两个存储单元之间或者共用第一源极281，或者共用第二漏极283，如图2b所示。

制造整个OTP-ROM器件的方法还包括：

第10步，在一个存储阵列的行方向上，将每一行中存储单元的第一源极281相连接作为所述OTP-ROM的源极；在一个存储阵列的列方向上，将每一列中存储单元的第一栅极251相连接作为所述OTP-ROM的字线；在一个存储阵列上，将所有存储单元的第二漏极283相连接作为所述OTP-ROM的位线。

OTP-ROM的工作包括两方面内容：编程和读取。下面仅介绍OTP-ROM存储单元的编程和读取方法。OTP-ROM的编程、读取与其存储单元的编程、读取仅有选择需编程的存储单元、选择需读取的存储单元的差异。这种差异早已是公知技术，例如采用译码电路等，在此不做赘述。

上述OTP-ROM的存储单元的编程方法是：对需编程的存储单元中第一源极281和N阱22施加高电压的脉冲信号持续一段时间，第一栅极251和第二漏极283都接地(零电位)。所述脉冲信号必须使第一PMOS管2a和第二PMOS管2b同时导通，例如可取+6.5～+8.5V。由于第一PMOS管2a导通，第一源极281上所施加的电压传到第一漏极(第二源极)282上。根据热电子注入(也称热载流子注入)的原理，电压从第二源极282的扩散层电容耦合到第二栅极(浮栅)252上，即热电子注入到第二栅极252上，从而改变了第二PMOS管2b的阈值电压。在编程前后，由于第二PMOS管2b的阈值电压发生了变化，因此对于同样的读取电压(施加在第一源极281上的直流电压)，第二PMOS管2b的漏极电流不同，不同的漏极电流即分别表示信息“0”和“1”。

对不需要编程的存储单元，可以通过将第一栅极251接高电位(如电源电压)，或者将第一源极281接接地(零电位)，同时第二漏极283接地(零电位)，N阱22接编程电压来实现。

根据“Analysis of Hot-Carrier-Induced Degradation Mode onpMOSFET”(Matsuoka，F.et al.)(IEEE Transactions on Electron Devices，VOL 37，No.6，June 1990，pages 1487-1495)的记载，PMOS管的热电子注入所形成的漏极电流与施加电压具有一定的峰值分布，请参阅图3。本发明的进一步改进包括，设计第二源极282的扩散层电容，使其耦合到第二栅极252的电压值满足第二栅极252的热电子注入的峰值所对应的电压值。这样第二栅极252在编程前后就具有更明显的阈值电压变化，提高了编程效率。

上述OTP-ROM的存储单元的读取方法是：对需读取的存储单元中的第一源极281接直流电压(例如可取+1.5～+3.5V)，第一栅极251和第二漏极283都接地。对不需读取的存储单元中的第一栅极251接电源电压，第一源极281和第二漏极283都接地。

根据PMOS晶体管的衬偏效应，如果在N阱(第二PMOS管2b的衬底)22上加的电压大于第一源极281上加的电压，则可以大大提高第二PMOS管2b在编程前后的漏极电流的差异。这是由于在N阱22上加电压的方式，使得第二PMOS管在编程前处于关断区，表现出的电阻很大，所以漏极电流很小；在编程后处于导通区，表现出的电阻很小，所以漏极电流很大。请参阅图4a，这是N阱22上没有加电压的情况，此时OTP-ROM在编程前后的输出电流差别为4mA左右。为了区别OTP-ROM在编程前后的状态差异，就需要对OTP-ROM的电路设计提出较高的要求。再请参阅图4b，这是N阱22上加2V的衬偏电压的情况，此时OTP-ROM在编程前后的输出电流差别为5～6个数量级，这样能大大减少OTP-ROM在电路设计时的难度。

因此上述OTP-ROM的存储单元的改进的读取方法是：对需读取的存储单元中的第一源极281接直流电压(例如可取+1.5～+3.5V)，在N阱22上接比第一源极281所接的更高的直流电压(例如高出+1.5～+3.5V)，第一栅极251和第二漏极283都接地(零电位)。对不需读取的存储单元中的第一栅极251接电源电压，第一源极281和第二漏极283都接地(零电位)。

上述实施例仅为示意，在不违反本发明原理、思想及精神的前提下，任何对上述实施例的变化与修饰均应视作本发明的保护范围之内。

本发明所提供的OTP-ROM、OTP-ROM存储单元、以及两者的制造方法、编程方法和读取方法，可以显著提升OTP-ROM的编程效率，降低编程电压，缩小存储单元面积，改善数据保存能力。

Claims

1.一种OTP-ROM的存储单元，其特征是，所述存储单元包括第一PMOS管和第二PMOS管，两个PMOS管串联形成一个存储单元，每个存储单元内第一PMOS管的漏极与第二PMOS管的源极共用，第二PMOS管的栅极为浮栅。

2.如权利要求1所述的OTP-ROM的存储单元所组成的OTP-ROM，其特征是，包括多个存储单元排列成一个存储阵列，每一行存储单元的第一PMOS管的源极相连接作为所述OTP-ROM的源极，每一列存储单元的第一PMOS管的栅极相连接作为所述OTP-ROM的字线，所有存储单元的第二PMOS管的漏极相连接作为所述OTP-ROM的位线；

3.如权利要求1所述的OTP-ROM的存储单元的制造方法，其特征是，所述方法包括如下步骤：

第1步，在硅衬底或者外延层上形成N阱；

第2步，在N阱的两侧形成隔离结构；

第3步，在硅衬底或者外延层的表面之上形成栅氧化层；

第4步，在栅氧化层之上形成第一栅极和第二栅极；

第8步，在第二栅极上方形成阻挡层；

第9步，在第一栅极上方形成金属硅化物层。

4.根据权利要求3所述的OTP-ROM的存储单元的制造方法，其特征是，所述方法第8步中，所述阻挡层为氮化硅，其厚度为10～60nm。

5.如权利要求2所述的OTP-ROM的制造方法，其特征是，

所述方法包括如下步骤：

第1步，在硅衬底或者外延层上形成N阱；

第2步，在N阱的两侧形成隔离结构；

第3步，在硅衬底或者外延层的表面之上形成栅氧化层；

第4步，在栅氧化层之上形成第一栅极和第二栅极；

第8步，在第二栅极上方形成阻挡层；

第9步，在第一栅极上方形成金属硅化物层；

上述第1步至第9步同时形成存储阵列中的所有存储单元，其中每一列中相邻的两个存储单元之间或者共用第一源极，或者共用第二漏极；

6.根据权利要求5所述的OTP-ROM的存储单元的制造方法，其特征是，所述方法第8步中，所述阻挡层为氮化硅，其厚度为10～60nm。

7.如权利要求1所述的OTP-ROM的存储单元的编程方法，其特征是，所述方法为，对需编程的存储单元中第一源极和N阱施加高电压的脉冲信号持续一段时间，第一栅极和第二漏极都接地，所述脉冲信号必须使两个PMOS管同时导通；对不需编程的存储单元，其第一栅极接高电位，或者存储单元中第一源极接地。

8.如权利要求1所述的OTP-ROM的存储单元的读取方法，其特征是，所述方法为，对需读取的存储单元中的第一源极接直流电压，第一栅极和第二漏极都接地；对不需读取的存储单元中的第一栅极接电源电压，第一源极和第二漏极都接地。

9.根据权利要求7所述的OTP-ROM的存储单元的读取方法，其特征是，所述方法还包括，在N阱上接比第一源极所接的直流电压更高的直流电压。