CN101752420A - 一种总剂量辐射加固工形栅版图结构 - Google Patents
一种总剂量辐射加固工形栅版图结构 Download PDFInfo
- Publication number
- CN101752420A CN101752420A CN200910242495A CN200910242495A CN101752420A CN 101752420 A CN101752420 A CN 101752420A CN 200910242495 A CN200910242495 A CN 200910242495A CN 200910242495 A CN200910242495 A CN 200910242495A CN 101752420 A CN101752420 A CN 101752420A
- Authority
- CN
- China
- Prior art keywords
- region
- shaped gate
- district
- source region
- drain region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种总剂量辐射加固工形栅版图结构，包括有源区、有源区之外的场氧区，以及和有源区相交叠的工形栅，在有源区上和工形栅没有交叠的部分划分为矩形的源区、漏区，本发明将栅氧化层设置在工形栅与有源区相交叠的全部区域的工形栅层下，不仅包括源区与漏区之间的a区域，而且包括源区与漏区上部和下部的b区域，b区域的形成推离了源区、漏区和场氧区之间的距离，避离了场区，切断了场氧区边缘辐射寄生沟道与源区、漏区之间的通路，更好解决由电离辐射总剂量效应引起的寄生漏电问题，提高电路的抗电离辐射能力，而且减小了芯片版图面积，可应用于大规模集成电路系统中。
Description
技术领域
本发明属于集成电路版图技术领域，尤其涉及一种总剂量辐射加固工形栅版图结构。
背景技术
随着宇宙航天事业的发展，对半导体集成电路提出了更高更苛刻的要求。由于硅栅CMOS电路具有速度快、功耗低等优点，集成电路的发展成为当今的主流。然而实验证明未经辐射加固的电路，其抗辐射能力较低，一般只达到10～50Gy(Si)，这远不能满足航天及国防领域对电路抗辐射能力的要求，因而抗辐照加固微电子技术的研制已成为一项重要的课题。
集成电路的电离辐射失效是由于电离辐射在SiO2中产生辐射感生陷阱正电荷和在Si/SiO2界面产生辐射感生界面态，从而导致器件的阈值电压漂移、迁移率下降、漏电增加等所致。对于采用等平面场氧隔离的硅栅CMOS集成电路，辐射敏感区域主要可划分为栅氧化层区和场氧化层区。由于常规等平面工艺制备的场隔离氧化层厚度一般比栅氧化层大10～20倍，而电离辐射损伤与氧化层厚度的平方成正比，因此厚场氧化层在电离辐射后产生的场阈值电压漂移将比栅氧化层区的阈值电压漂移大得多，电路的场隔离特性迅速失效。
由于电离辐射产生的阈值电压漂移是使P型晶体管的值电压升高，其隔离特性不受影响。但对N型晶体管，电离辐射产生的阈值电压漂移将使场阈值电压降低，其隔离特性在辐射后迅速失效。因此，本文主要分析N型晶体管的电离辐射加固技术。图1是标准常规晶体管的纵向剖面图，在这个剖面图里，存在一个多晶硅栅13，一个源区14，以及一个漏区16，多晶硅栅下的有源区的衬底12和多晶硅栅15之间为栅氧化层19，栅氧化层19为薄氧。有源区外以外的部分为场隔离氧化层18，场隔离氧化层18为厚氧。
由于电离辐射后P型晶体管的值电压升高，N型晶体管阈值电压降低。寄生晶体管漏电主要体现为N型晶体管相关的漏电。其原理是：由于辐射总剂量效应，在氧化层中积累了一定数量的正电荷，积累电荷的数量和氧化层厚度的平方成正比，而用作电隔离的场氧厚度是栅氧厚度的几十倍，因此场氧中的电荷会比栅氧中的电荷多得多，场氧中的这些正电荷在氧化层和P型衬底(或P阱)之间形成电场，导致场氧层下的P型衬底(或P阱)趋于反型，当辐射的剂量足够大时，场氧中累积的大量正电荷导致的电场将足以使上述区域反型，当反型的区域与两个或两个以上的N+注入区相连时，将在这些N+区间形成漏电通路，是一种寄生漏电通路。常规晶体管设计中存在两种主要的漏电通路。
一种是同一器件的多晶硅栅在有源区与场区交界处搭接而导致的边缘漏电。在图1中，当辐射效应导致有源区附近的场氧18下的衬底(或阱)12反型时，将在器件的源区14和漏区16之间形成寄生沟道112，相当于在本征晶体管的两侧分别形成了一个并联的寄生晶体管111，这将严重影响器件的特性。图2示出了典型的等平面场氧隔离工艺制备NMOS器件剖面图，栅氧和场氧间由迅速增厚的“鸟嘴”过渡，由于辐射损伤正比于氧化层厚度的平方，导通偏置下辐射感生电荷在场区边缘迅速增加，导致该区域硅表面比栅氧化层区提前反型，场区边缘的大量反型电子为源漏N+区之间提供了一条通路，造成源漏寄生漏电。由于栅电极在场区边缘顶部跨过，场区边缘的反型层电导仍受栅电压控制，因此可以把场区边缘看成一个与本征MOSFET(栅氧化层区)并联的辐射寄生管，实际MOS器件的源漏电流可表示为：
IDS(实际)＝IDS(本征)+IDS(寄生)
另外一种是相邻的不同器件的N+区之间存在的漏电，如图4所示。当电离辐射效应辐射电隔离的场氧48时，在氧化层中积累了一定数量的正电荷后，衬底(或阱)42将反型，形成导电沟道412，如果寄生沟道412两端的电位不同时，将在沟道中形成漏电流，两个器件间会形成漏电，这会导致电路的性能下降甚至是彻底失效。这种漏电机制可能发生在两个N型晶体管的源(或漏)区44之间，或者发生在N+阱413的接触区414和相邻的N型晶体管的源(或漏)区44之间，如图4。
针对上述漏电方式可采用场区电离辐射加固，主要方法是避开场区，使电路中MOS器件不存在场区边缘，这就是从版图设计实现场区加固的主要思想。根据这一思想，对于从电路版图设计进行场区加固，目前主要的方法有两种：环形栅、加P+保护环。上述两种结构均能有效地提高电路的场区抗电离辐射能力，但均需增加芯片面积，增大寄生电容，牺牲电路速度。环形栅由于器件的漏极被栅包围，避开了场区，可完全消除器件的场区边缘辐射寄生漏电，器件的亚闭值区特性基本不受影响，其抗辐射能力仅由栅氧化层决定，但这种器件结构增加了芯片面积，给布线带来了不便，难以制作宽长比很小的器件，因而环形栅在应用中受到限制。图3所示的环形栅35结构来解决边缘漏电问题。这种结构31的漏区36在环形栅35内，源区34在环形栅35外，或相反。源区34和漏区36之间只有栅35下的栅氧，为栅氧化层，能够消除器件的源区34和漏区36之间的场氧通路，解决边缘漏电问题，但是这种结构31的多晶硅栅35有一部分探出有源区300之外，器件面积较大。图5所示NMOS器件增加P+保护环58结构来解决边缘漏电。实际版图设计时，这种结构51的源区(漏区)54和漏区(源区)56在P+保护环58内，源区(漏区)54和漏区(源区)56之间只有多晶硅栅55，栅电极55需覆盖到保护环58上，同时栅电极55覆盖下的区域均为栅氧化层区，多晶硅栅55伸出有源区500之外，此时，与环形栅一样，器件的抗辐射能力将由栅氧化层的抗辐射能力决定。但由于保护环需占用大量的芯片面积并增加电路的寄生电容，降低电路速度，难于应用到大规模集成电路中。
发明内容
本发明的目的在于克服现有技术的上述不足，提供一种总剂量辐射加固工形栅版图结构，解决由电离辐射总剂量效应引起的寄生漏电问题，并大大的减小了器件的面积，可应用到大规模集成电路中。
本发明的上述目的是通过如下技术方案予以实现的：
一种总剂量辐射加固工形栅版图结构，包括有源区、工形栅、场氧区、源区，漏区和接触孔，其中工形栅为“工”字形，分为a区、b区和c区，有源区为矩形，有源区上设置工形栅，并且有源区与工形栅相交叠的全部区域的两层之间均设置栅氧化层，场氧区设置在有源区之外，并与工形栅的c区相交叠，且位于c区之下，有源区和工形栅没有相交叠的区域为源区和漏区，所述有源区与工形栅相交叠的全部区域分为a区与b区，其中a区位于源区和漏区之间，b区分为两个区域，分别位于源区、漏区的上部和下部，接触孔为两个，设置在工形栅的两端。
在上述总剂量辐射加固工形栅版图结构中，有源区与工形栅相交叠区域中b区的宽度L1满足下式：
L1≥L1EN
L1EN为标准工艺设计规则中N+注入区对有源区的最小覆盖长度的版图设计值。
在上述总剂量辐射加固工形栅版图结构中，工形栅与场氧区相交叠的c区的宽度L2满足下式：
L2≥L2EN
L2EN为标准工艺设计规则中多晶硅栅超出有源区的最小长度的版图设计值。
在上述总剂量辐射加固工形栅版图结构中，工形栅版图构成的MOS晶体管的沟道长度为源区和漏区之间的距离L，沟道宽度W为源区和漏区之间的多晶硅栅的长度。
在上述总剂量辐射加固工形栅版图结构中，源区和漏区的位置可以互换。
在上述总剂量辐射加固工形栅版图结构中，当采用两个或两个以上的工形栅版图组合而成的多管版图时，在相邻两个工形栅版图的两个源区之间插入保护环，以断开两个源区之间的漏电通路，从而消除场区漏电。
在上述总剂量辐射加固工形栅版图结构中，当采用两个或两个以上的工形栅版图组合而成的多管版图时，在相邻两个工形栅版图的两个漏区之间插入保护环，以断开两个漏区之间的漏电通路，从而消除场区漏电。
本发明与现有技术相比的优点在于：
(1)本发明将栅氧化层设置在工形栅与有源区相交叠的全部区域中，不仅包括源区与漏区之间的a区域，而且包括源区与漏区上部和下部的b区域，b区域的形成推离了源区、漏区和场氧区之间的距离，避离了场区，切断了场氧区边缘辐射寄生沟道与源区、漏区之间的通路，更好解决由电离辐射总剂量效应引起的寄生漏电问题；
(2)本发明加固工形栅版图利用栅氧化层抗辐射性能好，易于加固的特点，使有源区(多晶硅栅)覆盖下的栅氧化层区的硅表面不反型，达到切断场区边缘辐射寄生沟道与源漏区之间通路的目的，因而该结构可很好的抑制场区边缘辐射寄生漏电，提高电路的抗电离辐射能力，同时减小了面积，与现有技术中环形栅和加保护环相比，芯片面积及牺牲的电路性能均要少的多，可应用于大规模集成电路中。
本发明主要应用于航天、国防及对电路抗辐射能力有要求的领域。
附图说明
图1为标准常规晶体管纵向剖面图；
图2为平面场氧隔离工艺制备NMOS器件剖面图；
图3为常用环形栅晶体管结构示意图；
图4为总剂量效应引发的不同N+区之间的漏电示意图；
图5为常用P+保护环结构示意图；
图6为本发明的总剂量辐射加固工形栅版图平面图；
图7A为本发明总剂量辐射加固工形栅版图平面图沿A-A’的剖面图；
图7B为本发明总剂量辐射加固工形栅版图平面图沿B-B’的剖面图；
图8为本发明多管版图不同电位时的示意图；
图9为本发明实施应用中大宽长比的并联管示意图。
具体实施方式
下面结合附图与具体实施方式对本发明作进一步详细的描述：
如图6所示为本发明的总剂量辐射加固工形栅版图平面图，包括有源区60，有源区60之外的场氧区62，以及和有源区60相交叠的工形栅65，在有源区60上和工形栅65没有相交叠的部分划分为源区64，漏区66，其中工形栅65为“工”字形，分为a区、b区和c区，有源区60、源区64和漏区66均为矩形，有源区60和工形栅65相交叠的全部区域(图中a区与b区)的工形栅65下是栅氧化层(即有源区60和工形栅65两层之间设置栅氧化层)，其中a区位于源区64和漏区66之间，b区分为上下两个区域，分别位于源区64和漏区66的上部和下部，场氧区62设置在有源区60之外，并与工形栅65的c区相交叠，且位于c区之下，接触孔(69)为两个，设置在工形栅(65)的两端。
图6中M-N表示有源区60的区域边界，P-Q表示工形栅65的区域边界，源区64和漏区66的位置可以互换。
有源区60和工形栅65相交叠的b区推离了源区64、漏区66和场氧区62之间的距离，切断场氧化区62边缘辐射寄生沟道与源区64、漏区66之间的通路，解决N型晶体管边缘漏电问题。
有源区60与工形栅65相交叠区域中b区的宽度L1满足下式：
L1≥L1EN，
L1EN为标准工艺设计规则中N+注入区对有源区的最小覆盖长度的版图设计值。
工形栅65与场氧区62相交叠的c区的宽度L2满足下式：
L2≥L2EN，
L2EN为标准工艺设计规则中多晶硅栅超出有源区的最小长度的版图设计值。
沿图6的A-A’和B-B’的剖面图如图7A和图7B所示，其中有源区60定义了MOS管的栅氧化层区域(即工形栅65的b区域)，有源区60之外的区域为场氧化层区62。工形栅(多晶硅)65覆盖的区域为高电场区，这样的结构通过源区64、漏区66和场氧区62之间的栅氧化层条形区域(即工形栅65的b区域)切断了源区64和漏区66之间的高电场场氧通路，解决了由电离辐射总剂量效应引起寄生漏电问题，提高电路的抗电离辐射能力。
本发明工形栅版图结构构成的MOS晶体管，其沟道长度L由源区64和漏区66之间的距离决定，沟道宽度W由源区64和漏区66之间的多晶硅栅的长度决定。可以看出这样的结构在实际版图设计中是非常灵活的，小尺寸宽长比管，倒比管，大宽长比的并联管都可以方便的做出。
实际应用采用两个或两个以上的工形栅版图组合而成的多管版图时，可以N+区电位的同异分别布置。相同电位的N+源区之间不存在漏电，可以将两个或多个晶体管放在一个保护环内，为节省面积，可以将两个或多个晶体管电位相同的源区共用，如图8所示为电位不同时相邻的双管版图结构，对于不同电位的N+源区84，84’之间存在辐射效应引发的漏电通路(由于源区和漏区的位置可以互换，因此也可能是漏区86，86’之间存在辐射效应引发的漏电通路)，可以在源区84，84’之间插入P型衬底(或P阱)82的接触保护环83，或在漏区86，86’之间插入接触保护环83，这种保护环是P+注入形成的，将有通路的两个或多个N+区完全包围起来，因此能够断开N+源区84，84’之间的漏电通路或漏区86，86’之间的漏电通路，从而消除辐射效应引起的场区漏电。
图9本发明实施应用中大宽长比的并联管示意图，包括有源区90，有源区90之外的场氧区92，以及和有源区90相交叠的工形栅95，在有源区90上和工形栅95没有相交叠的部分划分为源区94，漏区96。这个实施实例是针对需要大宽长比的并联管子，满足抗电离辐射的同时，对面积进行了最大的优化，且有非常好的对称性，这种实施方式在实际工程应用中是非常有价值。
以上所述，仅为本发明最佳的具体实施方式，但本发明的保护范围并不局限于此，实现方式有很多，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。
本发明说明书中未作详细描述的内容属于本领域专业技术人员公知技术。
Claims (7)
1.一种总剂量辐射加固工形栅版图结构，包括有源区(60)、工形栅(65)、场氧区(62)、源区(64)，漏区(66)和接触孔(69)，其特征在于：工形栅(65)为“工”字形，分为a区、b区和c区，有源区(60)为矩形，有源区(60)上设置工形栅(65)，并且有源区(60)与工形栅(65)相交叠的全部区域的两层之间均设置栅氧化层，场氧区(62)设置在有源区(60)之外，并与工形栅(65)的c区相交叠，且位于c区之下，有源区(60)和工形栅(65)没有相交叠的区域为源区(64)和漏区(66)，所述有源区(60)与工形栅(65)相交叠的全部区域分为a区与b区，其中a区位于源区(64)和漏区(66)之间，b区分为两个区域，分别位于源区(64)、漏区(66)的上部和下部，接触孔(69)为两个，设置在工形栅(65)的两端。
2.根据权利要求1所述的一种总剂量辐射加固工形栅版图结构，其特征在于：所述有源区(60)与工形栅(65)相交叠区域中b区的宽度L1满足下式：
L1≥L1EN
L1EN为标准工艺设计规则中N+注入区对有源区的最小覆盖长度的版图设计值。
3.根据权利要求1所述的一种总剂量辐射加固工形栅版图结构，其特征在于：所述工形栅(65)与场氧区(62)相交叠的c区的宽度L2满足下式：
L2≥L2EN
L2EN为标准工艺设计规则中多晶硅栅超出有源区的最小长度的版图设计值。
4.根据权利要求1所述的一种总剂量辐射加固工形栅版图结构，其特征在于：所述工形栅版图构成的MOS晶体管的沟道长度为源区(64)和漏区(66)之间的距离L，沟道宽度W为源区(64)和漏区(66)之间的多晶硅栅的长度。
5.根据权利要求1所述的一种总剂量辐射加固工形栅版图结构，其特征在于：所述源区(64)和漏区(66)的位置可以互换。
6.根据权利要求1所述的一种总剂量辐射加固工形栅版图结构，其特征在于：当采用两个或两个以上的工形栅版图组合而成的多管版图时，在相邻两个工形栅版图的源区(84)与源区(84’)之间插入保护环(83)，以断开源区(84)与源区(84’)之间的漏电通路，从而消除场区漏电。
7.根据权利要求1所述的一种总剂量辐射加固工形栅版图结构，其特征在于：当采用两个或两个以上的工形栅版图组合而成的多管版图时，在相邻两个工形栅版图的漏区(86)与漏区(86’)之间插入保护环(83)，以断开漏区(86)与漏区(86’)之间的漏电通路，从而消除场区漏电。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009102424958A CN101752420B (zh) | 2009-12-15 | 2009-12-15 | 一种总剂量辐射加固工形栅版图结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009102424958A CN101752420B (zh) | 2009-12-15 | 2009-12-15 | 一种总剂量辐射加固工形栅版图结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101752420A true CN101752420A (zh) | 2010-06-23 |
| CN101752420B CN101752420B (zh) | 2012-03-07 |
Family
ID=42479097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009102424958A Expired - Fee Related CN101752420B (zh) | 2009-12-15 | 2009-12-15 | 一种总剂量辐射加固工形栅版图结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101752420B (zh) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101930982A (zh) * | 2010-07-07 | 2010-12-29 | 中国电子科技集团公司第五十八研究所 | 基于flotox结构的抗辐射eeprom存储单元结构 |
| CN102412304A (zh) * | 2011-11-03 | 2012-04-11 | 中国电子科技集团公司第五十八研究所 | 一种抗总剂量辐射效应的倒比例或小比例nmos管版图结构 |
| CN103762215A (zh) * | 2013-12-30 | 2014-04-30 | 北京宇翔电子有限公司 | 经抗辐射加固的铝栅cmos反相器和cmos半导体器件 |
| CN103996673A (zh) * | 2014-05-22 | 2014-08-20 | 中国科学院新疆理化技术研究所 | 一种提高器件抗电离辐射总剂量效应的方法 |
| CN106601788A (zh) * | 2016-12-02 | 2017-04-26 | 杭州电子科技大学 | 一种抗总剂量辐射加固的z栅mos晶体管 |
| CN109888017A (zh) * | 2019-02-26 | 2019-06-14 | 电子科技大学 | 一种抗辐照ldmos器件 |
| CN110880491A (zh) * | 2019-11-12 | 2020-03-13 | 北京大学 | 一种提高mos器件或集成电路抗辐照性能的方法 |
| CN111697934A (zh) * | 2020-06-18 | 2020-09-22 | 北京时代民芯科技有限公司 | 一种具有低失调特点的抗辐照加固比较器电路 |
| CN113392617A (zh) * | 2021-07-12 | 2021-09-14 | 长鑫存储技术有限公司 | 一种半导体集成电路设计方法及装置 |
| CN113644115A (zh) * | 2021-08-09 | 2021-11-12 | 西安电子科技大学 | 基于22nm工艺的抗辐照FDSOI场效应管及其制备方法 |
| CN115188757A (zh) * | 2022-05-20 | 2022-10-14 | 绍兴中芯集成电路制造股份有限公司 | 半导体器件的版图结构 |
| CN116153926B (zh) * | 2023-01-10 | 2023-10-17 | 中国电子科技集团公司第五十八研究所 | 一种抗总剂量辐射的小沟道宽度nmos管版图加固结构 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6765259B2 (en) * | 2002-08-28 | 2004-07-20 | Tower Semiconductor Ltd. | Non-volatile memory transistor array implementing “H” shaped source/drain regions and method for fabricating same |
| CN2631037Y (zh) * | 2003-04-16 | 2004-08-04 | 上海复旦微电子股份有限公司 | 一种基于cmos工艺的承载大电流的二极管版图结构 |
| CN101431104B (zh) * | 2008-12-05 | 2010-07-14 | 北京时代民芯科技有限公司 | 一种双边缘抗总剂量辐射加固版图结构 |
-
2009
- 2009-12-15 CN CN2009102424958A patent/CN101752420B/zh not_active Expired - Fee Related
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101930982A (zh) * | 2010-07-07 | 2010-12-29 | 中国电子科技集团公司第五十八研究所 | 基于flotox结构的抗辐射eeprom存储单元结构 |
| CN101930982B (zh) * | 2010-07-07 | 2012-04-18 | 中国电子科技集团公司第五十八研究所 | 基于flotox结构的抗辐射eeprom存储单元结构 |
| CN102412304A (zh) * | 2011-11-03 | 2012-04-11 | 中国电子科技集团公司第五十八研究所 | 一种抗总剂量辐射效应的倒比例或小比例nmos管版图结构 |
| CN103762215A (zh) * | 2013-12-30 | 2014-04-30 | 北京宇翔电子有限公司 | 经抗辐射加固的铝栅cmos反相器和cmos半导体器件 |
| CN103996673A (zh) * | 2014-05-22 | 2014-08-20 | 中国科学院新疆理化技术研究所 | 一种提高器件抗电离辐射总剂量效应的方法 |
| CN106601788B (zh) * | 2016-12-02 | 2020-08-11 | 杭州电子科技大学 | 一种抗总剂量辐射加固的z栅mos晶体管 |
| CN106601788A (zh) * | 2016-12-02 | 2017-04-26 | 杭州电子科技大学 | 一种抗总剂量辐射加固的z栅mos晶体管 |
| CN109888017A (zh) * | 2019-02-26 | 2019-06-14 | 电子科技大学 | 一种抗辐照ldmos器件 |
| CN110880491A (zh) * | 2019-11-12 | 2020-03-13 | 北京大学 | 一种提高mos器件或集成电路抗辐照性能的方法 |
| CN110880491B (zh) * | 2019-11-12 | 2021-08-03 | 北京大学 | 一种提高mos器件或集成电路抗辐照性能的方法 |
| CN111697934A (zh) * | 2020-06-18 | 2020-09-22 | 北京时代民芯科技有限公司 | 一种具有低失调特点的抗辐照加固比较器电路 |
| CN111697934B (zh) * | 2020-06-18 | 2023-08-08 | 北京时代民芯科技有限公司 | 一种具有低失调特点的抗辐照加固比较器电路 |
| CN113392617A (zh) * | 2021-07-12 | 2021-09-14 | 长鑫存储技术有限公司 | 一种半导体集成电路设计方法及装置 |
| CN113392617B (zh) * | 2021-07-12 | 2022-04-19 | 长鑫存储技术有限公司 | 一种半导体集成电路设计方法及装置 |
| CN113644115A (zh) * | 2021-08-09 | 2021-11-12 | 西安电子科技大学 | 基于22nm工艺的抗辐照FDSOI场效应管及其制备方法 |
| CN115188757A (zh) * | 2022-05-20 | 2022-10-14 | 绍兴中芯集成电路制造股份有限公司 | 半导体器件的版图结构 |
| CN116153926B (zh) * | 2023-01-10 | 2023-10-17 | 中国电子科技集团公司第五十八研究所 | 一种抗总剂量辐射的小沟道宽度nmos管版图加固结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101752420B (zh) | 2012-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101752420B (zh) | 一种总剂量辐射加固工形栅版图结构 | |
| US7535057B2 (en) | DMOS transistor with a poly-filled deep trench for improved performance | |
| US7511345B2 (en) | Bulk resistance control technique | |
| CN102097474B (zh) | 兼容cmos的低栅电荷横向mosfet | |
| TWI423438B (zh) | 屏蔽高壓積體電路 | |
| US9123796B2 (en) | Semiconductor device | |
| CN102034858A (zh) | 一种用于射频集成电路静电放电防护的双向可控硅 | |
| WO2017152414A1 (zh) | 一种具有强电压钳制和esd鲁棒性的嵌入式高压ldmos-scr器件 | |
| CN101419986A (zh) | 一种防边缘漏电的双边缘抗总剂量辐射加固版图结构 | |
| CN107452735B (zh) | 一种嵌入无沟道型ldpmos的双向可控硅静电防护器件 | |
| JP2012099749A (ja) | 半導体装置 | |
| CN101095235A (zh) | Soi器件 | |
| CN101937917A (zh) | 一种集成电路中静电放电防护结构 | |
| CN103415916B (zh) | 半导体装置以及半导体装置的制造方法 | |
| KR20120108899A (ko) | 반도체 장치 | |
| US9012979B2 (en) | Semiconductor device having an isolation region separating a lateral double diffused metal oxide semiconductor (LDMOS) from a high voltage circuit region | |
| CN102479817B (zh) | 一种垂直双扩散金属氧化物半导体场效应管结构 | |
| US20060255429A1 (en) | Structure for leakage prevention of a high voltage device | |
| CN106711209A (zh) | 一种用于esd保护的新型vscr器件 | |
| CN103606544A (zh) | 一种抗静电释放的ldmos器件 | |
| US9691666B2 (en) | Layout architecture for performance improvement | |
| Heringa et al. | Innovative lateral field plates by gate fingers on STI regions in deep submicron CMOS | |
| CN102412303A (zh) | 一种抗总剂量辐射效应的大头条形栅mos管版图加固结构 | |
| CN202332861U (zh) | 一种抗总剂量辐射效应的大头条形栅mos管版图加固结构 | |
| CN107919280B (zh) | 不同电压器件的集成制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120307 Termination date: 20181215 |