CN113644115A - 基于22nm工艺的抗辐照FDSOI场效应管及其制备方法 - Google Patents
基于22nm工艺的抗辐照FDSOI场效应管及其制备方法 Download PDFInfo
- Publication number
- CN113644115A CN113644115A CN202110907056.5A CN202110907056A CN113644115A CN 113644115 A CN113644115 A CN 113644115A CN 202110907056 A CN202110907056 A CN 202110907056A CN 113644115 A CN113644115 A CN 113644115A
- Authority
- CN
- China
- Prior art keywords
- layer
- region
- shallow trench
- trench isolation
- shaped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005516 engineering process Methods 0.000 title claims abstract description 20
- 230000005669 field effect Effects 0.000 title claims abstract description 20
- 230000003471 anti-radiation Effects 0.000 title claims description 8
- 238000002360 preparation method Methods 0.000 title abstract description 9
- 238000002955 isolation Methods 0.000 claims abstract description 117
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 83
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 76
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 52
- 229910052751 metal Inorganic materials 0.000 claims abstract description 32
- 239000002184 metal Substances 0.000 claims abstract description 32
- 239000001301 oxygen Substances 0.000 claims abstract description 31
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 31
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 29
- 230000000694 effects Effects 0.000 claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 claims abstract description 11
- 230000002401 inhibitory effect Effects 0.000 claims abstract description 3
- 239000010410 layer Substances 0.000 claims description 371
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 60
- 229910052710 silicon Inorganic materials 0.000 claims description 58
- 239000010703 silicon Substances 0.000 claims description 58
- 238000000151 deposition Methods 0.000 claims description 51
- 239000000758 substrate Substances 0.000 claims description 51
- 238000000034 method Methods 0.000 claims description 48
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 48
- 235000012431 wafers Nutrition 0.000 claims description 39
- 229920002120 photoresistant polymer Polymers 0.000 claims description 38
- 239000000377 silicon dioxide Substances 0.000 claims description 38
- 239000011241 protective layer Substances 0.000 claims description 36
- 229910052681 coesite Inorganic materials 0.000 claims description 32
- 229910052906 cristobalite Inorganic materials 0.000 claims description 32
- 229910052682 stishovite Inorganic materials 0.000 claims description 32
- 229910052905 tridymite Inorganic materials 0.000 claims description 32
- 238000005468 ion implantation Methods 0.000 claims description 28
- 230000008569 process Effects 0.000 claims description 28
- 238000002513 implantation Methods 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 23
- 238000007254 oxidation reaction Methods 0.000 claims description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- 239000003989 dielectric material Substances 0.000 claims description 16
- 238000000231 atomic layer deposition Methods 0.000 claims description 15
- 150000002500 ions Chemical class 0.000 claims description 15
- 230000003647 oxidation Effects 0.000 claims description 13
- 239000000126 substance Substances 0.000 claims description 12
- 239000007924 injection Substances 0.000 claims description 11
- 238000002347 injection Methods 0.000 claims description 11
- 230000008021 deposition Effects 0.000 claims description 10
- 238000000407 epitaxy Methods 0.000 claims description 10
- -1 helium ions Chemical class 0.000 claims description 10
- 238000004528 spin coating Methods 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 5
- 229910052734 helium Inorganic materials 0.000 claims description 5
- 239000001307 helium Substances 0.000 claims description 5
- 239000001257 hydrogen Substances 0.000 claims description 5
- 229910052739 hydrogen Inorganic materials 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 238000001020 plasma etching Methods 0.000 claims description 4
- 238000011282 treatment Methods 0.000 claims description 4
- 238000007517 polishing process Methods 0.000 claims description 2
- 238000009987 spinning Methods 0.000 claims description 2
- 108091006146 Channels Proteins 0.000 claims 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 claims 1
- 239000002019 doping agent Substances 0.000 claims 1
- 230000005855 radiation Effects 0.000 abstract description 7
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 22
- 238000005498 polishing Methods 0.000 description 13
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 12
- 238000004140 cleaning Methods 0.000 description 11
- 238000004088 simulation Methods 0.000 description 10
- 238000010438 heat treatment Methods 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 239000011248 coating agent Substances 0.000 description 7
- 238000000576 coating method Methods 0.000 description 7
- 235000012239 silicon dioxide Nutrition 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 6
- 229910052785 arsenic Inorganic materials 0.000 description 6
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- 238000009825 accumulation Methods 0.000 description 5
- 238000011049 filling Methods 0.000 description 4
- 239000002253 acid Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000001755 magnetron sputter deposition Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910008065 Si-SiO Inorganic materials 0.000 description 2
- 229910006405 Si—SiO Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910008062 Si-SiO2 Inorganic materials 0.000 description 1
- 229910006403 Si—SiO2 Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000005527 interface trap Effects 0.000 description 1
- 230000005865 ionizing radiation Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000191 radiation effect Effects 0.000 description 1
- 238000005510 radiation hardening Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种基于22nm工艺的抗辐照FDSOI场效应管及其制备方法，主要解决现有FDSOI场效应管抗辐照性能较差的问题，其结构有两个特征，一是在现有FDSOI场效应管的埋氧层(3)与单晶硅层(4)之间增设有氮化硅牺牲层(18)，以在辐照情况下在该牺牲层中产生负电荷抵消埋氧层中的正电荷，进而达到抑制阈值电压漂移的作用；二是对栅极(17)采用由两条水平金属栅与一条条形栅极构成的Z字型金属栅结构，以在辐照情况下将沟道和隔离槽隔离开，削弱辐照在槽隔离中产生的正电荷对泄露电流以及阈值电压的影响。本发明有效提高了FDSOI场效应管的抗辐照性能，可用于制作集成电路。
Description
技术领域
本发明属于半导体器件技术领域，特别涉及一种抗辐照FDSOI场效应管，可用于制作集成电路。
背景技术
随着集成电路在航空航天的应用，半导体器件和电路的辐照效应越来越受到关注，IC技术特征尺寸持续微缩，当集成电路的工艺尺寸减小到45nm及以下时，传统的体硅MOS晶体管会出现一系列短沟道效应，导致器件无法正常工作，这就使得绝缘体上硅SOI技术的诸多特点越来越受到关注。由于SOI技术具有良好的抗闭锁效应能力，良好的抗单粒子效应的性能和抗瞬时辐射效应的特点，在抗辐射芯片应用中，SOI技术起到了不可替代的作用。并且当器件尺寸进入到纳米级后，器件的辐照效应会表现出一些新的失效损伤特性，这促进了对于辐照所引起的效应的进一步深入研究。SOI技术被认为是军事和空间辐射硬化应用的良好候选技术。SOI优于传统的体硅CMOS，主要是因为它不受p-n-p-n结构的四层闩锁效应的影响，这是单个晶体管完全绝缘的结果。SOI又分为部分耗尽PDSOI和全耗尽FDSOI两种，PDSOI由于具有翘曲效应和浮体效应，在PDSOI的基础上又发展出了FDSOI结构，其改善了PDSOI器件的翘曲效应和浮体效应，而且FDSOI具有很好的亚阈值特性改善了短沟道效应以及背栅调节等诸多优点，使得FDOSI器件广泛应用于50nm以下的集成电路中。
自20世纪60年代以来，集成电路产业按照摩尔定律迅速发展，每隔18个月器件的特征尺寸缩小为原来的一半，随着器件尺寸的缩小，传统MOSFET逐渐受到短沟道效应影响，短沟道效应会导致器件的泄露电流增大，亚阈值摆幅退化，在2013年Global Foundry提出28nm FDSOI工艺，通过研究发现28nm的FDSOI器件能很好的改善短沟道效应，并且用其搭建的静态随机存储器SRAM不但具有很强的抗SEL能力，而且有着非常低的软容错率。为了进一步提高器件性能，降低器件功耗，缩小面积，Global Foundry在2015年又提出了22nm工艺FDSOI的产品规划，2016年优化并完善了22nm FDSOI工艺技术。
现有的22nm FDOSI器件结构，如图1所示，其包括：P型衬底、埋氧层BOX、源极区域、漏极区域、背栅接触、沟道、栅氧、浅槽隔离区STI、栅以及氮化硅侧墙。其制作流程为：首先制备P型衬底，接着在衬底上生长埋氧层，在埋氧层上方进行离子注入形成混合区，在混合区上方制备背栅接触，刻蚀单晶硅形成隔离槽区并用SiO2填充形成STI，在单晶硅上进行干氧氧化工艺形成栅氧化层，在栅氧化层上面沉积盖帽层，再在盖帽层上面沉积多晶硅形成虚拟栅，在轻掺杂源漏区窗口进行轻掺杂形成轻掺杂源漏区，在轻掺杂源漏区上方制备氮化硅侧墙，紧接着在源漏窗口区重掺杂形成源极有源区和漏极有源区，最后在栅氧化层上面制备22nm金属栅。
然而，由于22nm FDSOI器件中设有掩埋氧化层BOX，因而当22nm FDSOI器件应用于航天领域时，其会遭受总电离剂量TID辐射损伤，电离辐射会在BOX层和STI中产生大量界面陷阱和氧化物陷阱电荷，进而在沟道中形成漏电通路，导致FDSOI器件的阈值电压减小、关态泄漏电流增大以及亚阈值特性退化。
发明内容
本发明的目的在于针对上述现有技术的不足，提供了一种基于22nm工艺的叠层埋氧结合Z型栅结构抗辐照FDSOI场效应管及其制备方法，以抑制总剂量效应对器件阈值电压和关态泄漏电流的影响。
为实现上述目的，本发明的技术方案如下：
1.一种基于22nm工艺的抗辐照FDSOI场效应管，自下而上包括：衬底1、N阱2、埋氧层3、单晶硅层4、栅氧化层13、栅极17，该栅极17两侧分别为氮化硅左侧墙14和右侧墙15，该单晶硅层内的左侧墙14和右侧墙15下方为两个轻掺杂源漏区16，靠近左侧墙14的埋氧层3上方为源极有源区9和源区抬起11，靠近右侧墙15的埋氧层3上方依次为漏极有源区10和漏区抬起12，该N阱2中自左向右依次插有第一浅槽隔离区5、第二浅槽隔离区6、第三浅槽隔离区7，该第二浅槽隔离区6和第三浅槽隔离区7位于埋氧层3的两侧，该第一浅槽隔离区5和第二浅槽隔离区6之间设有背栅8，其特征在于：
所述埋氧层3与单晶硅层4之间设有氮化硅牺牲层18，以在辐照情况下在牺牲层18中产生负电荷抵消埋氧层3中的正电荷，进而达到抑制阈值电压漂移的作用；
所述栅极17采用由两条水平金属栅与一条条形栅极构成的Z字型金属栅结构，以在辐照情况下将沟道和隔离槽隔离开，削弱辐照在槽隔离中产生的正电荷对泄露电流以及阈值电压的影响。
进一步，所述Z字型结构，是在源极抬起11后方和栅氧化层13后上方设置宽度为22nm长度为125-140nm的水平的金属栅，在漏区抬起12前方和栅上化层上前方设置有宽度为22nm长度均为125-140nm的水平的金属栅，在第二浅槽隔离区6和第三浅槽隔离区7的中间部分设置有宽度为22nm长度为80-100nm的条形金属栅。
进一步，所述衬底1，其均匀掺杂有浓度为1.0×1015cm-3-1.0×1016cm-3的P型离子；所述N阱2，其均匀掺杂有浓度为1.0×1017cm-3-1.0×1018cm-3的N型离子；所述轻掺杂源漏区16，其高斯掺杂有浓度为1.0×1016cm-3-1.0×1017cm-3的N型离子；所述源区抬起11和漏区抬起12，其高斯掺杂有N型离子，其浓度为1.0×1019cm-3-1.0×1020cm-3。
进一步，所述埋氧层3，其厚度为15-25nm；所述源区抬起11和漏区抬起12，其长度为85-100nm；所述氮化硅牺牲层18，其厚度为15-25nm；
2.一种基于22nm工艺的抗辐照FDSOI场效应管的制备方法，其特征在于，包括如下：
1)选取两块尺寸相同的硅片，利用干氧工艺在第一硅片上生长第一厚度的埋氧层3；
2)对氧化处理后的第一硅片进行氢或者氦离子注入，使得在硅片内部形成一气泡层，将第一硅片含有气泡层的一侧和第二硅片进行键合和热处理制备出FDSOI衬底；
3)通过湿法刻蚀去除FDSOI衬底上的单晶硅，对去除单晶硅后的FDSOI衬底进行P型掺杂制备P型衬底层1；
4)在埋氧层3上通过淀积的方法生长Si3N4牺牲层18；
5)通过外延法在所述Si3N4牺牲层18上生长单晶硅层4；
6)在单晶硅层4上制备三个浅槽隔离区，即第一浅槽隔离区5、第二浅槽隔离区6、第三浅槽隔离区7；
7)对P型衬底层1进行N型离子注入形成N阱2；
8)在单晶硅层4上制备Z字型栅氧化层13及Z字型虚拟栅：
8a)利用原子沉积ALD工艺在第二浅槽隔离区6、第三浅槽隔离区7中间部分的单晶硅层4上沉积高K介质材料形成22-28nm的条形栅氧化层，在条形栅的后方至第二浅槽隔离区6的部分和条形栅的前方至第三浅槽隔离区7的部分沉积高K介质材料形成22-28nm的两条水平栅氧化层，该条形栅氧化层与两条水平栅氧化层组成Z字型栅氧化层13；
8b)在Z字型栅氧化层13上面沉积盖帽层，在盖帽层上面淀积多晶硅形成Z字型虚拟栅；
9)在条形虚拟栅两侧的单晶硅层4上制备轻掺杂的源漏区16；
10)在轻掺杂源漏区16上制备氮化硅左侧墙14和氮化硅右侧墙15；
11)对轻掺杂源漏区16两侧的单晶硅层4外延并进行掺杂，制备源极有源区9，源极抬起11和漏极有源区10，漏极抬起12；
12)通过湿法刻蚀的方式去除之前沉积的Z字型虚拟栅，在Z字型栅氧化层上沉积金属铝形成Z字型金属栅极17，通过退火和化学机械抛光工艺去除多余的铝金属，完成器件制作。
本发明与现有技术相比，具有如下优点：
1.本发明由于采用了Z字型金属栅，在器件结构上将浅槽隔离层和沟道分离开，当器件受到辐照时，使得在浅槽隔离层中产生的氧化层陷阱电荷对于沟道载流子的输运影响减小，进而使得辐照引起的阈值电压漂移量和辐照引起的关态泄露电流相对于未加固器件减小，提高了FDSOI器件的抗辐照性能。
2.本发明由于增添了Si3N4牺牲层，在器件受到辐照后会在Si3N4牺牲层中产生负电荷，这会对辐照在埋氧层中产生的正电荷有一定的钳制作用，抑制了辐照引起的阈值电压漂移以及关态泄露电流的变化，进一步提高了器件的抗辐照性能。
附图说明
图1为现有22nm FDSOI场效应管的结构示意图；
图2为本发明基于22nm工艺的叠层埋氧结合Z型栅结构抗辐照FDSOI场效应管的结构示意图；
图3是图2的俯视图；
图4是图2的切面图；
图5为本发明制备图2场效应管的实现流程示意图；
图6为在总剂量辐照下对现有器件和本发明实施例1器件的仿真结果图；
图7为在总剂量辐照下对现有器件和本发明实施例2器件的仿真结果图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
参照图2、图3和图4，本发明的器件结构包括：P型衬底层1，N阱2，埋氧层3，单晶硅层4，第一浅槽隔离区5，第二浅槽隔离区6，第三隔离槽7，背栅8，源极有源区9，漏极有源区10，源区抬起11，漏区抬起12，Z字型栅氧化层13，氮化硅左侧墙14和右侧墙15，轻掺杂源漏区16，Z字型栅极17，氮化硅牺牲层18。其中：P型衬底层1，其均匀掺杂有浓度为1.0×1015cm-3-1.0×1016cm-3的P型离子；N阱2位于P型衬底层1上方，其均匀掺杂有浓度为1.0×1017cm-3-1.0×1018cm-3的N型离子；埋氧层3，位于N阱2上方，其厚度为15-25nm；氮化硅牺牲层18位于埋氧层上方，其厚度为15-25nm；单晶硅层4位于氮化硅牺牲层18上方，其厚度为5-10nm；条形栅氧化层位于单晶硅层上方的中间部分，其宽度为22-30nm，厚度为2-6nm；轻掺杂源漏区16位于条形栅氧化层的下方两侧，其高斯掺杂有N型离子，其浓度为1.0×1016cm-3-1.0×1017cm-3；源区抬起11和漏区抬起12位于条形栅氧化层的两侧，源极有源区9和漏极有源区10分别位于源区抬起11和漏区抬起12的下方，该源区抬起11和漏区抬起12高斯掺杂有N型离子，其峰值浓度为1.0×1019cm-3-1.0×1020cm-3；第一浅槽隔离区5位于单晶硅层4的最左侧，第二浅槽隔离区6与第三隔离槽7位于埋氧层3的两侧；背栅8位于第一浅槽隔离区5与第二浅槽隔离区6中间。
所述Z字型栅氧化层13，位于单晶硅层4上方，其由两条水平栅氧化层和一条条形栅氧化层构成，其中第一条水平栅氧化层位于源极抬起11后方，其宽度为22-30nm，长度为125-140nm，第二条水平栅氧化层位于漏极抬起12前方，宽度为22-30nm，长度与第一条水平栅氧化层相同；
所述Z字型栅极17位于Z字型栅氧化层13上方，其结构形状与Z字型栅氧化层13对应，即由两条水平金属栅和一条条形栅构成；
所述氮化硅左侧墙14和氮化硅右侧墙15位于Z字型栅氧化层13的两侧。
参照图5，本发明基于22nm工艺的叠层埋氧结合Z型栅结构抗辐照FDSOI场效应管的制备方法，给出如下三种实施例。
实施例1：制备氮化硅牺牲层厚度为15nm，Z字型栅极宽度为22nm的基于22nm工艺的抗辐照FDSOI场效应管。
步骤1，制备FDSOI衬底。
1.1)选取两块完全相同硅片，即第一硅片和第二硅片；
1.2)在第一硅片上生长埋氧层3，即通过干氧工艺设置1100℃的温度，在第一硅片上热氧化生长厚度为15nm薄SiO2层，作为埋氧层3；
1.3)对生长了埋氧层3的第一硅片进行氢或者氦离子注入，使得在硅片内部形成一气泡层，离子的注入剂量为2x1016，将第一硅片含有气泡层的一侧与第二硅片进行键合，对键合后的第一硅片和第二硅片通过两次热处理，第一次热处理在400℃温度下进行，使得第一硅片在气泡层完全断裂，第二次热处理在1100℃温度下进行，用于增强键合化学键以及恢复由注入造成的损伤，制成Si-SiO2-Si结构；
1.4)用退火和化学机械抛光CMP对Si-SiO2-Si结构进行抛光处理，使得硅膜表面微粗糙度小于0.15nm，完成FDSOI衬底制备。
步骤2，对FDSOI衬底进行掺杂处理，形成P型衬底层1。
2.1)在FDSOI衬底上，通过湿法刻蚀工艺去除FDSOI衬底上的单晶硅层；
2.2)对去除单晶硅层的FDSOI衬底的第一硅片进行P型离子注入，形成P型衬底层1。
步骤3，制作氮化硅牺牲层18和单晶硅层4。
3.1)在埋氧层3上利用原子层沉积ALD的方法沉积15nm厚度的氮化硅，以制备出氮化硅牺牲层18。
3.2)通过外延法在氮化硅牺牲层18上生长厚度为5nm的单晶硅层4。
步骤4，在单晶硅层4上制备三个浅槽隔离区，即第一浅槽隔离区5、第二浅槽隔离区6、第三浅槽隔离区7。
4.1)对单晶硅层4进行P型离子注入，形成P沟道，再在1000℃下采用干氧氧化工艺在单晶硅层上生长厚度为5nm的第一SiO2缓冲层；
4.2)在第一SiO2缓冲层上生长20nm厚度的Si3N4保护层；
4.3)在第一Si3N4保护层上涂抹光刻胶，通过曝光和刻蚀去除掉部分单晶硅层、第一SiO2缓冲层、第一Si3N4保护层和光刻胶，以形成两个与沟道方向平行的场区隔离槽、两个与沟道方向垂直的场区隔离槽；
4.4)使用化学汽相淀积CVD的方法在场区隔离槽内生长隔离氧化物SiO2，以填充场区隔离槽，并进行化学机械抛光，抛光完成后清洗光刻胶，再在温度为175℃的热磷酸液中清洗去除第一SiO2缓冲层与第一Si3N4保护层，以制备三个浅槽隔离区，即第一浅槽隔离区5、第二浅槽隔离区6、第三浅槽隔离区7制备。
步骤5，对P型衬底层1进行N型离子注入形成N阱2。
5.1)对P型衬底层1在1100℃的温度下进行热氧化处理，以使P型衬底层1上生长出4nm SiO2层作为缓冲隔离层，该缓冲隔离层即为第二SiO2缓冲层。
5.2)在第二SiO2缓冲层上生长厚度为20nm第二Si3N4保护层。
5.3)在第二Si3N4保护层上旋涂光刻胶。
5.4)采用两步离子注入的方式在第二光刻胶上的注入窗口进行离子注入形成N阱2，即首先通过刻蚀形成注入窗口，接着进行第一步砷离子注入，，注入能量为240keV，剂量为3.0×1013cm-3，之后再进行第二步砷离子注入，注入能量80keV，剂量1×1013cm- 3，最终形成N阱2。
步骤6，在单晶硅层4上制备Z字型栅氧化层13及Z字型虚拟栅。
6.1)利用原子沉积ALD工艺在部分单晶硅层4上沉积高K介质材料，以制备Z字型栅氧化层13：
6.1.1)用磷酸清洗单晶硅层4；
6.1.2)通过干氧工艺在1100℃的温度下热氧化单晶硅层4，产生6nm的第三SiO2牺牲层，再用HF酸去除部分第三SiO2牺牲层，留下厚度为1nm的二氧化硅层。通过抽真空技术以及磁控溅射法在第二浅槽隔离区(6)、第三浅槽隔离区(7)中间部分的二氧化硅层上沉积一层厚度为1nm宽度为22nm的高K介质HfO2材料，完成条形栅高K介质材料沉积，形成条形栅氧化层；
6.1.3)在条形栅氧化层区域的后方至第二浅槽隔离区(6)的部分和条形栅的前方至第三浅槽隔离区(7)的部分沉积一层厚度为1nm宽度为22nm的高K介质材料，形成22nm的两条水平栅高K介质材料沉积，形成两条水平栅氧化层。两条水平栅氧化层和一条条形栅氧化层构成Z字型栅氧化层13；
6.2)在Z字型栅氧化层13上方进行Z字型虚拟栅堆叠：
6.2.1)首先通过ALD工艺在Z字型栅氧化层上沉积一层厚度为3nm盖帽层，以在去除虚拟栅时保护栅堆叠；
6.2.2)在盖帽层上沉积多晶硅作为虚拟栅；
6.2.3)依次在多晶硅上生长氮化硅和氧化硅形成NO型结构，通过光刻在NO型结构上刻蚀出Z字型形貌，再刻蚀多晶硅，形成由两条水平的虚拟栅和一条条形虚拟栅构成的Z字型虚拟栅。
步骤7，在条形虚拟栅两侧的单晶硅层4上制备轻掺杂的源漏区16。
7.1)利用化学气相淀积方法在栅氧化层上沉积厚度10nm多晶硅层；
7.2)在多晶硅层上通过干氧工艺在1100℃的温度下热氧化生长3nm厚度的第四SiO2缓冲层；
7.3)在第四SiO2缓冲层上旋涂光刻胶，通过曝光在Z字型虚拟栅极两侧的光刻胶上刻蚀出轻掺杂源漏区的注入窗口；
7.4)在轻掺杂源漏区的注入窗口内注入浓度为1×1018cm-3砷离子，形成深度为5nm的轻掺杂源漏区16；
7.5)清洗掉光刻胶并保留第四SiO2缓冲层。
步骤8，在轻掺杂源漏区16上制备氮化硅左侧墙14和氮化硅右侧墙15。8.1)在第四SiO2缓冲层上生长10nm厚度的第三Si3N4保护层；
8.2)在第三Si3N4保护层上涂抹光刻胶，通过曝光在第四SiO2缓冲层上刻蚀出注入窗口，该窗口与虚拟栅距离为5nm，在该窗口内对第三Si3N4保护层进行反应离子刻蚀形成左氮化硅左侧墙14和氮化硅右侧墙15。
步骤9，对轻掺杂源漏区16两侧的单晶硅层4外延并进行掺杂，制备源极有源区9，源极抬起11，漏极有源区10，和漏极抬起12。
9.1)对轻掺杂源漏区16两侧的单晶硅层4外延形成5nm的外延单晶硅层。
9.2)在外延单晶硅层上面旋涂光刻胶，在光刻胶的注入窗口采用浓度为1×1019cm-3的砷离子进行离子注入，使Z型金属栅极外侧分别形成深度均为15nm长度均为100nm的漏极有源区9和漏极抬起12，源极有源区10和源极抬起11，最后使用氢氟酸HF溶液除去表面氧化物以及硅膜层。
步骤10，在虚拟栅上制备Z字型金属栅17。
10.1)通过湿法刻蚀的方式去除之前沉积得到Z字型虚拟栅，此时栅介质堆叠沉积得到盖帽层作为刻蚀终止层；
10.2)去除Z字型虚拟栅之后在剩下的高K介质层上沉积底部阻挡金属层BBM作为整个器件的金属功函数层WFM的刻蚀终止层。接着在底部阻挡金属层上沉积顶部阻挡层金属TBM，用以阻挡金属铝扩散进高K介质层，起到粘附层的作用；
10.3)在TBM上沉积金属铝，形成Z字型金属栅极17,并通过退火和化学机械抛光CMP工艺去除多余的铝金属。完成基于22nm工艺的叠层埋氧结合Z型栅结构抗辐照FDSOI场效应管的制作。
实施例2：制备氮化硅牺牲层厚度为20nm，Z字型栅极宽度为25nm的基于22nm工艺的抗辐照FDSOI场效应管。
步骤一，制备FDSOI衬底。
1a)选取两块完全相同硅片，即第一硅片和第二硅片；
1b)在第一硅片上生长埋氧层3，即通过干氧工艺设置1100℃的温度，在第一硅片上热氧化生长厚度为18nm薄SiO2层，作为埋氧层3；
1c)对生长了埋氧层3的第一硅片进行氢或者氦离子注入，使得在硅片内部形成一气泡层，离子的注入剂量为6x1016，将第一硅片含有气泡层的一侧与第二硅片进行键合，对键合后的第一硅片和第二硅片通过两次热处理，第一次热处理在500℃温度下进行，使得第一硅片在气泡层完全断裂，第二次热处理在1200℃温度下进行，用于增强键合化学键以及恢复由注入造成的损伤，制成Si-SiO2-Si结构；
1d)用退火和化学机械抛光CMP对Si-SiO2-Si结构进行抛光处理，使得硅膜表面微粗糙度小于0.15nm，完成FDSOI衬底制备。
步骤二，对FDSOI衬底进行掺杂处理，形成P型衬底层1。
本步骤的具体实现与实施例1的步骤2相同。
步骤三，制作氮化硅牺牲层18和单晶硅层4。
先在埋氧层3上利用原子层沉积ALD的方法沉积20nm厚度的氮化硅，以制备出氮化硅牺牲层18；再通过外延法在氮化硅牺牲层18上生长厚度为8nm的单晶硅层4。
步骤四，在单晶硅层4上制备三个浅槽隔离区，即第一浅槽隔离区5、第二浅槽隔离区6、第三浅槽隔离区7。
4a)对单晶硅层4进行P型离子注入，形成P沟道，再在1000℃下采用干氧氧化工艺在单晶硅层上生长厚度为8nm的第一SiO2缓冲层；
4b)在第一SiO2缓冲层上生长23nm厚度的Si3N4保护层；再在第一Si3N4保护层上涂抹光刻胶，通过曝光和刻蚀去除掉部分单晶硅层、第一SiO2缓冲层、第一Si3N4保护层和光刻胶，以形成两个与沟道方向平行的场区隔离槽、两个与沟道方向垂直的场区隔离槽；
4c)使用化学汽相淀积CVD的方法在场区隔离槽内生长隔离氧化物SiO2，以填充场区隔离槽，并进行化学机械抛光，抛光完成后清洗光刻胶，再在温度为180℃的热磷酸液中清洗去除第一SiO2缓冲层与第一Si3N4保护层，以制备三个浅槽隔离区，即第一浅槽隔离区5、第二浅槽隔离区6、第三浅槽隔离区7制备。
步骤五，对P型衬底层1进行N型离子注入形成N阱2。
5a)对P型衬底层1在1200℃的温度下进行热氧化处理，以使P型衬底层1上生长出5nm SiO2层作为缓冲隔离层，该缓冲隔离层即为第二SiO2缓冲层；再在第二SiO2缓冲层上生长厚度为23nm第二Si3N4保护层，并在该保护层上旋涂光刻胶；
5b)采用两步离子注入的方式在第二光刻胶上的注入窗口进行离子注入形成N阱2，即首先通过刻蚀形成注入窗口，接着进行第一步砷离子注入，，注入能量为243keV，剂量为3.0×1013cm-3，之后再进行第二步砷离子注入，注入能量83keV，剂量1×1013cm- 3，最终形成N阱2。
步骤六，在单晶硅层4上制备Z字型栅氧化层13及Z字型虚拟栅。
6a)利用原子沉积ALD工艺在部分单晶硅层4上沉积高K介质材料，以制备Z字型栅氧化层13：
6a1)用磷酸清洗单晶硅层4；
6a2)通过干氧工艺在1150℃的温度下热氧化单晶硅层4，产生8nm的第三SiO2牺牲层，再用HF酸去除部分第三SiO2牺牲层，留下厚度为2nm的二氧化硅层。通过抽真空技术以及磁控溅射法在第二浅槽隔离区(6)、第三浅槽隔离区(7)中间部分的二氧化硅层上沉积一层厚度为2nm宽度为25nm的高K介质HfO2材料，完成条形栅高K介质材料沉积，形成条形栅氧化层；
6a3)在条形栅氧化层区域的后方至第二浅槽隔离区(6)的部分和条形栅的前方至第三浅槽隔离区(7)的部分沉积一层厚度为2nm宽度为25nm的高K介质材料，形成25nm的两条水平栅高K介质材料沉积，形成两条水平栅氧化层。两条水平栅氧化层和一条条形栅氧化层构成Z字型栅氧化层13；
6b)在Z字型栅氧化层13上方进行Z字型虚拟栅堆叠：
6b1)首先通过ALD工艺在Z字型栅氧化层上沉积一层厚度为5nm盖帽层，以在去除虚拟栅时保护栅堆叠；再在盖帽层上沉积多晶硅作为虚拟栅；
6b2)依次在多晶硅上生长氮化硅和氧化硅形成NO型结构，通过光刻在NO型结构上刻蚀出Z字型形貌，再刻蚀多晶硅，形成由两条水平的虚拟栅和一条条形虚拟栅构成的Z字型虚拟栅。
步骤七，在条形虚拟栅两侧的单晶硅层4上制备轻掺杂的源漏区16。
7a)利用化学气相淀积方法在栅氧化层上沉积厚度15nm多晶硅层；再在多晶硅层上通过干氧工艺在1200℃的温度下热氧化生长4nm厚度的第四SiO2缓冲层；
7b)在第四SiO2缓冲层上旋涂光刻胶，通过曝光在Z字型虚拟栅极两侧的光刻胶上刻蚀出轻掺杂源漏区的注入窗口；再在轻掺杂源漏区的注入窗口内注入浓度为3×1018cm-3砷离子，形成深度为8nm的轻掺杂源漏区16；
7c)清洗掉光刻胶并保留第四SiO2缓冲层。
步骤八，在轻掺杂源漏区16上制备氮化硅左侧墙14和氮化硅右侧墙15。先在第四SiO2缓冲层上生长13nm厚度的第三Si3N4保护层；再在第三
Si3N4保护层上涂抹光刻胶，通过曝光在第四SiO2缓冲层上刻蚀出注入窗口，该窗口与虚拟栅距离为8nm，在该窗口内对第三Si3N4保护层进行反应离子刻蚀形成左氮化硅左侧墙14和氮化硅右侧墙15。
步骤九，对轻掺杂源漏区16两侧的单晶硅层4外延并进行掺杂，制备源极有源区9，源极抬起11，漏极有源区10，和漏极抬起12。
9a)对轻掺杂源漏区16两侧的单晶硅层4外延形成8nm的外延单晶硅层。
9b)在外延单晶硅层上面旋涂光刻胶，在光刻胶的注入窗口采用浓度为5×1019cm-3的砷离子进行离子注入，使Z型金属栅极外侧分别形成深度均为18nm长度均为105nm的漏极有源区9和漏极抬起12，源极有源区10和源极抬起11，最后使用氢氟酸HF溶液除去表面氧化物以及硅膜层。
步骤十，在虚拟栅上制备Z字型金属栅17。
本步骤的具体实现与实施例1的步骤10相同。
实施例3：制备氮化硅牺牲层厚度为25nm，Z字型栅极宽度为28nm的基于22nm工艺的抗辐照FDSOI场效应管。
步骤A，制备FDSOI衬底。
A1)选取两块完全相同硅片，即第一硅片和第二硅片；
A2)在第一硅片上生长埋氧层3，即通过干氧工艺设置1100℃的温度，在第一硅片上热氧化生长厚度为20nm薄SiO2层，作为埋氧层3；
A3)对生长了埋氧层3的第一硅片进行氢或者氦离子注入，使得在硅片内部形成一气泡层，离子的注入剂量为1x1017，将第一硅片含有气泡层的一侧与第二硅片进行键合，对键合后的第一硅片和第二硅片通过两次热处理，第一次热处理在600℃温度下进行，使得第一硅片在气泡层完全断裂，第二次热处理在1300℃温度下进行，用于增强键合化学键以及恢复由注入造成的损伤，制成Si-SiO2-Si结构；
A4)用退火和化学机械抛光CMP对Si-SiO2-Si结构进行抛光处理，使得硅膜表面微粗糙度小于0.15nm，完成FDSOI衬底制备。
步骤B，对FDSOI衬底进行掺杂处理，形成P型衬底层1。
本步骤的具体实现与实施例1的步骤2相同。
步骤C，制作氮化硅牺牲层18和单晶硅层4。
C1)在埋氧层3上利用原子层沉积ALD的方法沉积25nm厚度的氮化硅，以制备出氮化硅牺牲层18。
C2)通过外延法在氮化硅牺牲层18上生长厚度为10nm的单晶硅层4。
步骤D，在单晶硅层4上制备三个浅槽隔离区，即第一浅槽隔离区5、第二浅槽隔离区6、第三浅槽隔离区7。
D1)对单晶硅层4进行P型离子注入，形成P沟道，再在1250℃下采用干氧氧化工艺在单晶硅层上生长厚度为10nm的第一SiO2缓冲层；
D2)在第一SiO2缓冲层上生长25nm厚度的Si3N4保护层；
D3)在第一Si3N4保护层上涂抹光刻胶，通过曝光和刻蚀去除掉部分单晶硅层、第一SiO2缓冲层、第一Si3N4保护层和光刻胶，以形成两个与沟道方向平行的场区隔离槽、两个与沟道方向垂直的场区隔离槽；
D4)使用化学汽相淀积CVD的方法在场区隔离槽内生长隔离氧化物SiO2，以填充场区隔离槽，并进行化学机械抛光，抛光完成后清洗光刻胶，再在温度为180℃的热磷酸液中清洗去除第一SiO2缓冲层与第一Si3N4保护层，以制备三个浅槽隔离区，即第一浅槽隔离区5、第二浅槽隔离区6、第三浅槽隔离区7制备。
步骤E，对P型衬底层1进行N型离子注入形成N阱2。
E1)对P型衬底层1在1250℃的温度下进行热氧化处理，以使P型衬底层1上生长出6nm SiO2层作为缓冲隔离层，该缓冲隔离层即为第二SiO2缓冲层。
E2)在第二SiO2缓冲层上生长厚度为25nm第二Si3N4保护层。
E3)在第二Si3N4保护层上旋涂光刻胶。
E4)采用两步离子注入的方式在第二光刻胶上的注入窗口进行离子注入形成N阱2，即首先通过刻蚀形成注入窗口，接着进行第一步砷离子注入，，注入能量为245keV，剂量为3.0×1013cm-3，之后再进行第二步砷离子注入，注入能量85keV，剂量1×1013cm- 3，最终形成N阱2。
步骤F，在单晶硅层4上制备Z字型栅氧化层13及Z字型虚拟栅。
F1)利用原子沉积ALD工艺在部分单晶硅层4上沉积高K介质材料，以制备Z字型栅氧化层13：
F1.1)用磷酸清洗单晶硅层4，并通过干氧工艺在1150℃的温度下热氧化单晶硅层4，产生10nm的第三SiO2牺牲层，再用HF酸去除部分第三SiO2牺牲层，留下厚度为3nm的二氧化硅层。通过抽真空技术以及磁控溅射法在第二浅槽隔离区(6)、第三浅槽隔离区(7)中间部分的二氧化硅层上沉积一层厚度为3nm宽度为28nm的高K介质HfO2材料，完成条形栅高K介质材料沉积，形成条形栅氧化层；
F1.2)在条形栅氧化层区域的后方至第二浅槽隔离区(6)的部分和条形栅的前方至第三浅槽隔离区(7)的部分沉积一层厚度为3nm宽度为28nm的高K介质材料，形成28nm的两条水平栅高K介质材料沉积，形成两条水平栅氧化层。两条水平栅氧化层和一条条形栅氧化层构成Z字型栅氧化层13；
F.2)在Z字型栅氧化层13上方进行Z字型虚拟栅堆叠：
F2.1)首先通过ALD工艺在Z字型栅氧化层上沉积一层厚度为6nm盖帽层，以在去除虚拟栅时保护栅堆叠；
F2.2)在盖帽层上沉积多晶硅作为虚拟栅；再依次在虚拟栅上生长氮化硅和氧化硅形成NO型结构，通过光刻在NO型结构上刻蚀出Z字型形貌，再刻蚀多晶硅，形成由两条水平的虚拟栅和一条条形虚拟栅构成的Z字型虚拟栅。
步骤G，在条形虚拟栅两侧的单晶硅层4上制备轻掺杂的源漏区16。
G1)利用化学气相淀积方法在栅氧化层上沉积厚度20nm多晶硅层；并在该多晶硅层上通过干氧工艺在1250℃的温度下热氧化生长5nm厚度的第四SiO2缓冲层；
G2)在第四SiO2缓冲层上旋涂光刻胶，通过曝光在Z字型虚拟栅极两侧的光刻胶上刻蚀出轻掺杂源漏区的注入窗口；
G3)在轻掺杂源漏区的注入窗口内注入浓度为5×1018cm-3砷离子，形成深度为10nm的轻掺杂源漏区16，并清洗掉光刻胶并保留第四SiO2缓冲层。
步骤H，在轻掺杂源漏区16上制备氮化硅左侧墙14和氮化硅右侧墙15。H1)在第四SiO2缓冲层上生长15nm厚度的第三Si3N4保护层；
H2)在第三Si3N4保护层上涂抹光刻胶，通过曝光在第四SiO2缓冲层上刻蚀出注入窗口，该窗口与虚拟栅距离为10nm，在该窗口内对第三Si3N4保护层进行反应离子刻蚀形成左氮化硅左侧墙14和氮化硅右侧墙15。
步骤I，对轻掺杂源漏区16两侧的单晶硅层4外延并进行掺杂，制备源极有源区9，源极抬起11，漏极有源区10，和漏极抬起12。
先对轻掺杂源漏区16两侧的单晶硅层4外延形成8nm的外延单晶硅层；再在外延单晶硅层上面旋涂光刻胶，在光刻胶的注入窗口采用浓度为1×1020cm-3的砷离子进行离子注入，使Z型金属栅极外侧分别形成深度均为20nm长度均为110nm的漏极有源区9和漏极抬起12，源极有源区10和源极抬起11，最后使用氢氟酸HF溶液除去表面氧化物以及硅膜层。
步骤J，在虚拟栅上制备Z字型金属栅17。
本步骤的具体实现与实施例1的步骤10相同。
本发明的效果可以通过以下仿真进一步说明：
一、仿真条件
第一组参数：器件处于关态偏置，漏极电压为0.8V，衬底和栅极电压为0V，氧化物陷阱浓度5×1018cm-3，辐照剂量0krad、50krad、100krad、200krad、300krad、400krad、500krad；
转移特性参数：漏极电压为0.05V，源极和衬底电压为0V，栅极电压从0V扫描到0.8V。
第二组参数：器件处于关态偏置，漏极电压为0.8V，衬底和栅极电压为0V，氧化物陷阱浓度5×1018cm-3，辐照剂量0krad、50krad、100krad、200krad、300krad、400krad、500krad；
通过ISE-TCAD软件的器件描述工具SDE生成器件三维模型，仿真物理环境通过器件模拟工具SDEVICE设置。
二、仿真内容
仿真1：利用第一组参数仿真本发明实施例1制作的器件和常规器件的电特性，结果如图6，其中图6(a)是本发明器件与常规器件随总剂量累积，关态漏电流的增长趋势图；图6(b)是本发明器件与常规器件随着总剂量累积，阈值电压漂移量的增长趋势；图6(c)是常规器件的转移特性曲线图；图6(d)是本发明实施例1制作的器件的转移特性曲线。
从图6(a)、图6(c)和6(d)可以看出，常规器件随总剂量累积关态泄露电流迅速增加，泄露电流的数量级从10-11A增加到接近10-7。本发明器件随着辐照剂量增加关态泄露电流增加并不明显，泄露电流的数量级保持在10-11A数量级，远远小于常规器件。
从图6(b)中可以看出，本发明器件相对于常规器件而言，在器件受到辐照时，阈值电压漂移量很小，整个器件的抗辐照性能优于常规器件。
仿真2：利用第二组参数仿真本发明实施例2制作的器件和常规器件的电特性，结果如图7，其中，图7(a)是本发明器件与常规器件随总剂量累积关态漏电流的增长趋势；图7(b)是本发明器件与常规器件随总剂量累积阈值电压漂移量增长趋势；图7(c)是常规器件的转移特性曲线；图7(d)是本发明实施例2制作的器件的转移特性曲线。
从图7(a)结合图7(c)中可以看出，常规器件随总剂量累积关态泄露电流迅速增加，即从10-11数量级增长到10-7数量级，本发明器件随着辐照剂量增加关态泄露电流增加并不明显，基本保持在10-11数量级，其值远远小于常规器件。
从图7(b)、图7(c)中可以看出，本发明器件相对于常规器件而言，在器件受到辐照时关态泄露电流小，阈值电压漂移量小，整个器件的抗辐照性能优于常规器件。
仿真结果表明：本发明器件具有较强的抗总剂量辐照能力，在相同辐照剂量下，相对于常规器件本发明器件的关态泄露电流明显降低，并且随着辐照剂量增大，关态泄露电流增长缓慢。在不同辐照剂量下，本发明器件的阈值电压漂移量低于常规器件，具有较强的抗辐照能力。
以上描述仅是本发明的三个具体实例，并未构成对本发明的任何限制，显然对于本领域的专业人员来说，在了解本发明内容和原理后，都可能在不背离本发明原理、结构的情况下，进行形式和细节上的各种修改和改变，但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。
Claims (10)
1.一种基于22nm工艺的抗辐照FDSOI场效应管，自下而上包括：衬底(1)、N阱(2)、埋氧层(3)、单晶硅层(4)、栅氧化层(13)、栅极(17)，该栅极(17)两侧分别为氮化硅左侧墙(14)和右侧墙(15)，该单晶硅层(4)内的左侧墙(14)和右侧墙(15)下方为两个轻掺杂源漏区(16)，靠近左侧墙(14)的埋氧层(3)上方为源极有源区(9)和源区抬起(11)，靠近右侧墙(15)的埋氧层(3)上方依次为漏极有源区(10)和漏区抬起(12)，该N阱(2)中自左向右依次插有第一浅槽隔离区(5)、第二浅槽隔离区(6)、第三浅槽隔离区(7)，该第二浅槽隔离区(6)和第三浅槽隔离区(7)位于埋氧层(3)的两侧，该第一浅槽隔离区(5)和第二浅槽隔离区(6)之间设有背栅(8)，其特征在于：
所述埋氧层(3)与单晶硅层(4)之间设有氮化硅牺牲层(18)，以在辐照情况下在牺牲层(18)中产生负电荷抵消埋氧层(3)中的正电荷，进而达到抑制阈值电压漂移的作用；
所述栅极(17)采用由两条水平金属栅与一条条形栅极构成的Z字型金属栅结构，以在辐照情况下将沟道和隔离槽隔离开，削弱辐照在槽隔离中产生的正电荷对泄露电流以及阈值电压的影响。
2.根据权利要求1所述的场效应管，其特征在于：所述Z字型结构，是在源极抬起(11)后方和条形栅氧化层后上方设置宽度为22-30nm长度为125-140nm的水平的金属栅，在漏区抬起(12)前方和条形栅上化层上前方设置有宽度为22-30nm长度均为125-140nm的水平的金属栅，在第二浅槽隔离区(6)和第三浅槽隔离区(7)的中间部分设置有宽度为22nm长度为80-100nm的条形金属栅。
3.根据权利要求1所述的场效应管，其特征在于：
所述衬底(1)，其均匀掺杂有浓度为1.0×1015cm-3-1.0×1016cm-3的P型离子；
所述N阱(2)，其均匀掺杂有浓度为1.0×1017cm-3-1.0×1018cm-3的N型离子；
所述轻掺杂源漏区(16)，其高斯掺杂有浓度为1.0×1016cm-3-1.0×1017cm-3的N型离子；
所述源区抬起(11)和漏区抬起(12)，其高斯掺杂有N型离子，其浓度为1.0×1019cm-3-1.0×1020cm-3。
4.根据权利要求1所述的场效应管，其特征在于：
所述埋氧层(3)，其厚度为15-25nm；
所述源区抬起(11)和漏区抬起(12)，其长度为85-100nm；
所述氮化硅牺牲层(18)，其厚度为15-20nm。
5.一种基于22nm工艺的抗辐照FDSOI场效应管的制作方法，其特征在于：
1)选取两块尺寸相同的硅片，利用干氧工艺在第一硅片上生长第一厚度的埋氧层(3)；
2)对氧化处理后的第一硅片进行氢或者氦离子注入，使得在硅片内部形成一气泡层，将第一硅片含有气泡层的一侧和第二硅片进行键合和热处理制备出FDSOI衬底；
3)通过湿法刻蚀去除FDSOI衬底上的单晶硅，对对去除单晶硅后的FDSOI衬底进行P型掺杂制备P型衬底层(1)；
4)在埋氧层(3)上通过淀积的方法生长Si3N4牺牲层(18)；
5)通过外延法在所述Si3N4牺牲层(18)上生长单晶硅层(4)；
6)在单晶硅层(4)上制备三个浅槽隔离区，即第一浅槽隔离区(5)、第二浅槽隔离区(6)、第三浅槽隔离区(7)；
7)对P型衬底层(1)进行N型离子注入形成N阱(2)；
8)在单晶硅层(4)上制备Z字型栅氧化层(13)及Z字型虚拟栅：
8a)利用原子沉积ALD工艺在第二浅槽隔离区(6)、第三浅槽隔离区(7)中间部分的单晶硅层(4)上沉积高K介质材料形成22-28nm的条形栅氧化层，在条形栅的后方至第二浅槽隔离区(6)的部分和条形栅的前方至第三浅槽隔离区(7)的部分沉积高K介质材料形成22-28nm的两条水平栅氧化层，该条形栅氧化层与两条水平栅氧化层组成Z字型栅氧化层(13)；
8b)在Z字型栅氧化层(13)上面沉积盖帽层，在盖帽层上面淀积多晶硅形成Z字型虚拟栅；
9)在条形虚拟栅两侧的单晶硅层(4)上制备轻掺杂的源漏区(17)；
10)在轻掺杂源漏区(16)上制备氮化硅左侧墙(14)和氮化硅右侧墙(15)；
11)对轻掺杂源漏区(16)两侧的单晶硅层(4)外延并进行掺杂，制备源极有源区(9)，源极抬起(11)和漏极有源区(10)，漏极抬起(12)；
12)通过湿法刻蚀的方式去除之前沉积的Z字型虚拟栅，在Z字型栅氧化层上沉积金属铝形成Z字型金属栅极(17)，通过退火和化学机械抛光工艺去除多余的铝金属，完成器件制作。
6.根据权利要求5中所述的方法，其中6)中在单晶硅层(4)上制备三个浅槽隔离区，实现如下：
6a)对单晶硅层(4)进行P型离子注入形成P型沟道，并采用干氧氧化工艺在其上生长第一SiO2缓冲层；
6b)在第一SiO2缓冲层上沉积第一Si3N4牺牲层，并在其上涂抹光刻胶；
6c)通过曝光和刻蚀去除掉部分单晶硅层(4)、第一SiO2缓冲层、第一Si3N4保护层和光刻胶，以形成三个场区隔离槽；
6d)在三个场区隔离槽内分别生长SiO2材料，以制备第一浅槽隔离区(5)、第二浅槽隔离区(6)、第三浅槽隔离区(7)。
7.根据权利要求5中所述的方法，其中7)中对P型衬底层(1)进行N型离子注入形成N阱(2)，实现如下：
7a)对P型衬底层(1)进行热氧化处理，以在P型衬底层(1)的表面形成第二SiO2缓冲层；
7b)在第二SiO2缓冲层上生长第二Si3N4保护层，在该第二Si3N4保护层上旋涂光刻胶，并通过在光刻胶上的注入窗口进行离子注入形成N阱掺杂区(2)。
8.根据权利要求5中所述的方法，其中9)中在条形虚拟栅两侧的单晶硅层(4)上制备轻掺杂的源漏区(17)，实现如下：
9a)利用干氧工艺在条形虚拟栅表面形成第三SiO2缓冲层，在第三SiO2缓冲层上旋涂光刻胶；
9b)通过曝光在条形虚拟栅两侧的单晶硅层(4)上刻蚀出轻掺杂源漏区的注入窗口；
9c)在轻掺杂源漏区的注入窗口进行离子注入，以形成位于条形虚拟栅两侧的轻掺杂源漏区(16)，并去除剩余光刻胶。
9.根据权利要求5中所述的方法，其中10)在轻掺杂源漏区(16)上制备氮化硅左侧墙(14)和氮化硅右侧墙(15)，实现如下：
10a)利用干氧氧化的方法在轻掺杂源漏漏区(17)上方生长第四SiO2缓冲层，在第四SiO2缓冲层上生长第三Si3N4保护层，在第三Si3N4保护层上旋涂光刻胶；
10b)在光刻胶的注入窗口对第三Si3N4保护层进行反应离子刻蚀形成Si3N4左侧墙(14)和Si3N4右侧墙(15)，去除光刻胶。
10.根据权利要求5中所述的方法，其中11)对轻掺杂源漏区(16)两侧的单晶硅层(4)外延并进行离子注入，制备源极有源区(9)，源极抬起(11)和漏极有源区(10)，漏极抬起(12)，实现如下：
11a)通过外延法在轻掺杂源漏区(16)两侧的单晶硅层(4)上再淀积一层单晶硅，利用干氧氧化的方法在该单晶硅层上产生第五SiO2缓冲层，在第五SiO2缓冲层上生长第四Si3N4保护层，在第四Si3N4保护层上旋涂光刻胶；
11b)在第四Si3N4保护层上刻蚀旋涂的光刻胶，并在该光刻胶的注入窗口进行离子注入，分别在位于轻掺杂源漏区(16)的两侧形成漏极有源区(10)、漏极抬起(12)和源极有源区(9)、源极抬起(11)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110907056.5A CN113644115B (zh) | 2021-08-09 | 2021-08-09 | 基于22nm工艺的抗辐照FDSOI场效应管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110907056.5A CN113644115B (zh) | 2021-08-09 | 2021-08-09 | 基于22nm工艺的抗辐照FDSOI场效应管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113644115A true CN113644115A (zh) | 2021-11-12 |
| CN113644115B CN113644115B (zh) | 2023-03-21 |
Family
ID=78420088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110907056.5A Active CN113644115B (zh) | 2021-08-09 | 2021-08-09 | 基于22nm工艺的抗辐照FDSOI场效应管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113644115B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101752420A (zh) * | 2009-12-15 | 2010-06-23 | 北京时代民芯科技有限公司 | 一种总剂量辐射加固工形栅版图结构 |
| CN101859781A (zh) * | 2010-04-30 | 2010-10-13 | 北京大学 | 抗总剂量辐照的soi器件及其制造方法 |
| US20130248931A1 (en) * | 2012-03-23 | 2013-09-26 | Kabushiki Kaisha Toshiba | Nitride semiconductor device |
| CN104124275A (zh) * | 2014-07-24 | 2014-10-29 | 北京大学 | 回形多叉指场效应晶体管及其制备方法 |
| CN106601788A (zh) * | 2016-12-02 | 2017-04-26 | 杭州电子科技大学 | 一种抗总剂量辐射加固的z栅mos晶体管 |
| US20180182795A1 (en) * | 2016-12-28 | 2018-06-28 | Samsung Electronics Co., Ltd. | Semiconductor device and method for fabricating the same |
| CN113035716A (zh) * | 2021-02-08 | 2021-06-25 | 西安电子科技大学 | 基于22nm工艺的SONOS结构抗辐照FDSOI场效应管及其制备方法 |
-
2021
- 2021-08-09 CN CN202110907056.5A patent/CN113644115B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101752420A (zh) * | 2009-12-15 | 2010-06-23 | 北京时代民芯科技有限公司 | 一种总剂量辐射加固工形栅版图结构 |
| CN101859781A (zh) * | 2010-04-30 | 2010-10-13 | 北京大学 | 抗总剂量辐照的soi器件及其制造方法 |
| US20130248931A1 (en) * | 2012-03-23 | 2013-09-26 | Kabushiki Kaisha Toshiba | Nitride semiconductor device |
| CN104124275A (zh) * | 2014-07-24 | 2014-10-29 | 北京大学 | 回形多叉指场效应晶体管及其制备方法 |
| CN106601788A (zh) * | 2016-12-02 | 2017-04-26 | 杭州电子科技大学 | 一种抗总剂量辐射加固的z栅mos晶体管 |
| US20180182795A1 (en) * | 2016-12-28 | 2018-06-28 | Samsung Electronics Co., Ltd. | Semiconductor device and method for fabricating the same |
| CN113035716A (zh) * | 2021-02-08 | 2021-06-25 | 西安电子科技大学 | 基于22nm工艺的SONOS结构抗辐照FDSOI场效应管及其制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| 卓青青等: "三维H形栅SOINMOS器件总剂量条件下的单粒子效应" * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113644115B (zh) | 2023-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9543209B2 (en) | Non-planar transistors with replacement fins and methods of forming the same | |
| US7592209B2 (en) | Integration of a floating body memory on SOI with logic transistors on bulk substrate | |
| CN100411180C (zh) | 半导体结构及制造半导体结构的方法 | |
| TWI436430B (zh) | 具有降低之本體電位之ｓｏｉ電晶體以及形成該ｓｏｉ電晶體之方法 | |
| EP0510380B1 (en) | A thin film field effect device having an LDD structure and a method of manufacturing such a device | |
| US7105413B2 (en) | Methods for forming super-steep diffusion region profiles in MOS devices and resulting semiconductor topographies | |
| CN113035716B (zh) | 基于22nm工艺的SONOS结构抗辐照FDSOI场效应管及其制备方法 | |
| US8460996B2 (en) | Semiconductor devices with different dielectric thicknesses | |
| US6617202B2 (en) | Method for fabricating a full depletion type SOI device | |
| US7410840B2 (en) | Building fully-depleted and bulk transistors on same chip | |
| CN113161240B (zh) | 基于45nm工艺的多金属异质栅介质抗辐照MOS场效应管及方法 | |
| US20070138501A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US9312378B2 (en) | Transistor device | |
| JPH0992729A (ja) | 半導体装置及び半導体装置の製造方法 | |
| TWI665714B (zh) | 用於在ｆｄｓｏｉ技術中形成不同厚度的半導體層的製程 | |
| US6833589B2 (en) | Method for manufacturing field effect transistor | |
| JPH07201892A (ja) | 低濃度ドーピングドレインを有するｍｏｓ型電界効果トランジスタの製造方法 | |
| CN113644115B (zh) | 基于22nm工艺的抗辐照FDSOI场效应管及其制备方法 | |
| TWI429027B (zh) | 具有減輕閘極摻雜之半導體結構及其形成方法 | |
| US7625787B2 (en) | Thin silicon-on-insulator high voltage transistor with body ground | |
| JPH08340104A (ja) | Ｍｉｓ型トランジスタおよびその製造方法 | |
| KR0132507B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR950000152B1 (ko) | 게이트중첩 엘디디(ldd) 구조 씨모스(cmos) 장치의 제조방법 | |
| CN116864396A (zh) | 中压器件的制造方法 | |
| KR20100082574A (ko) | 씨모스 트랜지스터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |