KR20100082574A - 씨모스 트랜지스터의 제조 방법 - Google Patents

씨모스 트랜지스터의 제조 방법 Download PDF

Info

Publication number
KR20100082574A
KR20100082574A KR1020090001940A KR20090001940A KR20100082574A KR 20100082574 A KR20100082574 A KR 20100082574A KR 1020090001940 A KR1020090001940 A KR 1020090001940A KR 20090001940 A KR20090001940 A KR 20090001940A KR 20100082574 A KR20100082574 A KR 20100082574A
Authority
KR
South Korea
Prior art keywords
mos transistor
conductive layer
layer
forming
transistor region
Prior art date
Application number
KR1020090001940A
Other languages
English (en)
Inventor
양준열
윤병문
박철우
이원준
고기형
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090001940A priority Critical patent/KR20100082574A/ko
Priority to US12/479,112 priority patent/US20100178754A1/en
Publication of KR20100082574A publication Critical patent/KR20100082574A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은, 게이트 씨닝과 n-모스 트랜지스터 게이트와 p-모스 트랜지스터 게이트의 단차를 방지할 수 있는 씨모스 트랜지스터의 제조 방법을 제공한다. 본 발명은 n-모스 트랜지스터 영역과 p-모스 트랜지스터 영역이 정의된 반도체 층을 마련하는 단계, 반도체 층 상에 절연층을 형성하는 단계, 절연층 상에 도전층을 형성하는 단계, 도전층 상에 n-모스 트랜지스터 영역을 노출하는 마스크 패턴을 형성하는 단계, 마스크 패턴을 마스크로 이용하여, n-모스 트랜지스터 영역의 도전층에 불순물을 이온주입하여 도전층의 상측 부분에 손상부를 발생시키는 단계, 마스크 패턴을 제거하는 단계, 손상부를 제거하는 단계, 및 도전층을 패터닝하여, n-모스 트랜지스터 게이트와 p-모스 트랜지스터 게이트를 형성하는 단계를 포함한다.
씨모스 트랜지스터, 씨닝, 게이트 단차성 결함

Description

씨모스 트랜지스터의 제조 방법{Method of manufacturing CMOS transistor}
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 더욱 상세하게는, 씨모스 트랜지스터의 제조 방법에 관한 것이다.
최근 들어, 씨모스(CMOS) 트랜지스터의 개발에 있어서, 높은 집적도와 빠른 동작 속도가 요구됨에 따라, 게이트로서 사용되는 폴리실리콘층의 두께는 얇아지며, 이에 따라 폴리실리콘층의 공핍(depletion)의 중요도가 커지고 있다. 특히, 고속의 동작속도를 요구하는 로직 소자에서는 n-모스로 사용되는 폴리실리콘층에 주입되는 이온의 도즈량이 높아지고 있다. 이와 같이, 높은 도즈의 이온 주입에 의하여 폴리실리콘층에는 손상 영역이 발생하고, 후속의 공정에 의하여 게이트가 얇아지는 게이트 씨닝이 발생할 우려가 있다.
본 발명이 이루고자 하는 기술적 과제는, 게이트 씨닝과 n-모스 트랜지스터 게이트와 p-모스 트랜지스터 게이트의 단차를 방지할 수 있는 씨모스 트랜지스터의 제조 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 씨모스 트랜지스터의 제조 방법은, n-모스 트랜지스터 영역과 p-모스 트랜지스터 영역이 정의된 반도체 층을 마련하는 단계; 상기 반도체 층 상에 절연층을 형성하는 단계; 상기 절연층 상에 도전층을 형성하는 단계; 상기 도전층 상에 상기 n-모스 트랜지스터 영역을 노출하는 마스크 패턴을 형성하는 단계; 상기 마스크 패턴을 마스크로 이용하여, 상기 n-모스 트랜지스터 영역의 상기 도전층에 불순물을 이온주입하여 상기 도전층의 상측 부분에 손상부를 발생시키는 단계; 상기 마스크 패턴을 제거하는 단계; 상기 손상부를 제거하는 단계; 및 상기 도전층을 패터닝하여, n-모스 트랜지스터 게이트와 p-모스 트랜지스터 게이트를 형성하는 단계;를 포함한다.
본 발명의 일부 실시예들에 있어서, 상기 손상부를 제거하는 단계는, 상기 n-모스 트랜지스터 영역의 도전층과 상기 p-모스 트랜지스터 영역의 도전층이 동일한 높이를 가지도록 수행될 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 손상부를 제거하는 단계는, 수산화 암모늄(NH4OH), 과산화수소(H2O2), 및 순수(H2O)를 포함하는 혼합 용액을 이용하여 수행할 수 있다. 상기 혼합 용액은, 0.1 내지 15 범위의 중량비(wt%)의 수산화암모늄(NH4OH) 및 0.1 내지 15 범위의 중량비의 과산화수소(H2O2)를 포함할 수 있다. 또한, 상기 손상부를 제거하는 단계는, 50℃ 내지 90℃ 범위의 온도에서 수행될 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 도전층은 폴리실리콘을 포함할 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 n-모스 트랜지스터 게이트와 상기 p-모스 트랜지스터 게이트를 형성하는 단계를 수행한 후에, 상기 n-모스 트랜지스터 게이트와 상기 p-모스 트랜지스터 게이트를 형성된 상기 반도체 층을 불산 용액을 포함하는 세정액을 이용하여 세정하는 세정 단계를 더 포함할 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 n-모스 트랜지스터 게이트와 상기 p-모스 트랜지스터 게이트를 형성하는 단계를 수행하기 전에, 상기 도전층 상에 반사 방지층을 형성하는 단계를 더 포함할 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 절연층 상에 도전층을 형성하는 단계를 수행한 후에, 상기 도전층 상에 버퍼 절연층을 형성하는 단계를 더 포함할 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 씨모스 트랜지스터의 제조 방법은, n-모스 트랜지스터 영역과 p-모스 트랜지스터 영역이 정의된 반도체 층 을 마련하는 단계; 상기 반도체 층 상에 절연층을 형성하는 단계; 상기 절연층 상에 도전층을 형성하는 단계; 상기 도전층 상에 버퍼 절연층을 형성하는 단계; 상기 도전층 상에 상기 n-모스 트랜지스터 영역을 노출하는 마스크 패턴을 형성하는 단계; 상기 마스크 패턴을 마스크로 이용하여, 상기 n-모스 트랜지스터 영역의 상기 도전층에 불순물을 이온주입하여 상기 도전층의 상측 부분에 손상부를 발생시키는 단계; 상기 마스크 패턴 및 상기 버퍼 절연층을 제거하는 단계; 상기 손상부를 제거하는 단계; 상기 도전층 상에 반사 방지층을 형성하는 단계; 및 상기 도전층을 패터닝하여, n-모스 트랜지스터 게이트와 p-모스 트랜지스터 게이트를 형성하는 단계;를 포함한다.
본 발명의 씨모스 트랜지스터의 제조 방법은, n-모스 트랜지스터 영역의 도전층에 주입되는 불순물에 의한 손상부를 수산화암모늄(NH4OH), 과산화수소(H2O2), 및 순수(H2O)를 포함하는 혼합 용액을 이용하여 제거한다. 이에 따라, n-모스 트랜지스터 게이트의 씨닝이 발생하지 않고, p-모스 트랜지스터 게이트와 n-모스 트랜지스터 게이트 간에는 단차가 발생하지 않는다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발 명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이다.
명세서 전체에 걸쳐서 막, 영역, 또는 기판등과 같은 하나의 구성요소가 다른 구성요소 "상에", "연결되어", 또는 "커플링되어" 위치한다고 언급할 때는, 상기 하나의 구성요소가 직접적으로 다른 구성요소 "상에", "연결되어", 또는 "커플링되어" 접촉하거나, 그 사이에 개재되는 또 다른 구성요소들이 존재할 수 있다고 해석될 수 있다. 반면에, 하나의 구성요소가 다른 구성요소 "직접적으로 상에", "직접 연결되어", 또는 "직접 커플링되어" 위치한다고 언급할 때는, 그 사이에 개재되는 다른 구성요소들이 존재하지 않는다고 해석된다. 동일한 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 제 1, 제 2 등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제 1 부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제 2 부재, 부품, 영역, 층 또는 부분을 지 칭할 수 있다.
또한, "상의" 또는 "위의" 및 "하의" 또는 "아래의"와 같은 상대적인 용어들은 도면들에서 도해되는 것처럼 다른 요소들에 대한 어떤 요소들의 관계를 기술하기 위해 여기에서 사용될 수 있다. 상대적 용어들은 도면들에서 묘사되는 방향에 추가하여 소자의 다른 방향들을 포함하는 것을 의도한다고 이해될 수 있다. 예를 들어, 도면들에서 소자가 뒤집어 진다면(turned over), 다른 요소들의 상부의 면 상에 존재하는 것으로 묘사되는 요소들은 상기 다른 요소들의 하부의 면 상에 방향을 가지게 된다. 그러므로, 예로써 든 "상의"라는 용어는, 도면의 특정한 방향에 의존하여 "하의" 및 "상의" 방향 모두를 포함할 수 있다. 소자가 다른 방향으로 향한다면(다른 방향에 대하여 90도 회전), 본 명세서에 사용되는 상대적인 설명들은 이에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/ 또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다.
도 1 내지 도 6은 본 발명의 일부 실시예들에 따른 씨모스 트랜지스터의 제조 방법을 도시하는 단면도들이다.
도 1을 참조하면, n- 모스 트랜지스터를 형성하기 위한 n-모스 트랜지스터 영역(n-MOS TR 영역)과 p-모스(MOS) 트랜지스터를 형성하기 위한 p-모스 트랜지스터 영역(p-MOS TR 영역)이 정의된 반도체 층(100)을 마련한다. 반도체 층(100)은 실리콘, 실리콘-게르마늄 등과 같은 반도체 물질을 포함하는 기판, 에피택셜 층, 실리콘-온-절연체(silicon-on-insulator, SOI)층, 및/또는 반도체-온-절연체(semiconductor-on-insulator, SEOI)층 등을 포함할 수 있다. 또한, 반도체 층(100)은 p-웰, n-웰, 또는 소자분리막을 포함할 수 있다.
반도체 층(100) 상에 절연층(110)을 형성한다. 절연층(110)은 게이트 절연층의 기능을 할 수 있고, 예를 들어 산화물, 질화물, 산질화물 또는 이들의 조합을 포함할 수 있다. 절연층(110) 상에 도전층(120)을 형성한다. 도전층(120)은 게이트 전극의 기능을 할 수 있고, 예를 들어 폴리실리콘을 포함할 수 있다. 도전층(120)은 예를 들어 1000 Å 내지 3000 Å 범위를 높이를 가질 수 있다.
도전층(120) 상에 버퍼 절연층(130)을 선택적으로(optionally) 형성한다. 버퍼 절연층(130)은 도전층(120)을 외부 영향으로부터 보호할 수 있고, 또한 도전층(120)이 후속 공정을 수행하는 중에 소모되는 것을 방지할 수 있다. 버퍼 절연 층(130)은 산화물, 질화물, 산질화물 또는 이들의 조합을 포함할 수 있다. 절연층(110), 도전층(120), 및 버퍼 절연층(130)은 통상적인 증착 방법을 이용하여 형성할 수 있고, 예를 들어 화학 기상 증착법(chemical vapor deposition, CVD), 플라즈마 강화 CVD(plasma enhanced CVD, PECVD), 원자층 증착법(Atomic layer deposition, ALD), 스퍼터링(sputtering), 또는 이들의 변형된 모든 증착 방법을 이용할 수 있다.
도 2를 참조하면, 도전층(120) 또는 버퍼 절연층(130) 상에 상기 n-모스 트랜지스터 영역을 노출하는 마스크 패턴(140)을 형성한다. 마스크 패턴(140)은 통상적인 포토레지스트 패턴이거나 실리콘 질화막 또는 실리콘 산질화막과 같은 하드 마스크 패턴일 수 있다. 이어서 마스크 패턴(140)을 마스크로 사용하여 노출된 n-모스 트랜지스터 영역의 도전층(120)에 필요한 양의 불순물, 예를 들어 n-형 불순물, 예를 들어 인(P), 비소(As), 또는 안티몬(Sn)을 이온주입한다. 상기 주입된 불순물은 n-모스 트랜지스터 게이트의 전류특성을 향상시킬 수 있다. 이때에, n-모스 트랜지스터 영역의 도전층(120)에 주입되는 불순물 이온 주입량(도즈, dose)이 많기 때문에, 버퍼 절연층(130)이 존재하는 경우에도 n-MOS 트랜지스터 영역의 도전층(120)의 상측에는 손상부(150, damage region)가 형성된다. 손상부(150)는 상기 이온의 도즈양, 주입에너지, 및 주입 깊이에 따라 다른 높이를 가질 수 있고, 예를 들어 100Å 내지 500Å의 높이를 가질 수 있다.
도 3을 참조하면, 마스크 패턴(140)과 버퍼 절연층(130)을 통상의 방법을 이용하여 제거한다. 이어서, 손상부(150)를 제거하는 단계를 수행한다. 상기 손상 부(150)를 제거하는 단계는 수산화암모늄(NH4OH)을 포함하는 용액을 이용하여 수행될 수 있고, 예를 들어 수산화암모늄(NH4OH), 과산화수소(H2O2), 및 순수(H2O)를 포함하는 혼합 용액을 이용하여 수행될 수 있다. 상기 혼합 용액은, 0.1 내지 15 범위의 중량비(wt%)의 수산화암모늄(NH4OH) 및 0.1 내지 15 범위의 중량비의 과산화수소(H2O2)를 포함할 수 있다. 또한 상기 혼합 용액의 잔부는 순수(H2O)일 수 있다. 상기 혼합 용액은 통상적인 SC-1 용액 (수산화암모늄:과산화수소:순수=4:1:95)을 이용할 수 있으나, 이는 예시적이며, 본 발명은 이에 한정되는 것은 아니다. 또한, 상기 손상부(150)를 제거하는 단계는, 예를 들어 50℃ 내지 90℃ 범위의 온도에서 수행될 수 있고, 바람직하게는 70℃ 내지 80℃ 범위의 온도에서 수행될 수 있다. 여기에서 상기 혼합 용액에 의하여 도전층(120)의 제거되는 높이는 상술한 손상부(150)의 높이와 적어도 동일할 수 있고, 예를 들어 100Å 내지 500Å의 높이를 가질 수 있다. 또한, 상기 혼합 용액을 이용한 화학적 기계적 연마(chemical mechanical polishing, CMP)를 수행하여 손상부(150)를 제거할 수 있다.
상기 손상부(150)를 제거하는 단계에 있어서, 상기 혼합 용액을 이용하여 상기 n-모스 트랜지스터 영역에서는 손상부(150)를 제거하고, 또한 상기 p-모스 트랜지스터 영역에서는 손상부(150)의 높이에 상응하도록 도전층(120)의 일부를 제거할 수 있다. 이에 따라, 상기 n-모스 트랜지스터 영역의 도전층(120a)과 상기 p-모스 트랜지스터 영역의 도전층(120a)이 동일한 높이를 가질 수 있다. 즉, n-모스 트랜지스터 영역의 도전층(120a)과 상기 p-모스 트랜지스터 영역의 도전층(120a) 사이 에 단차가 발생하지 않을 수 있다.
또한, 이온 주입을 완료한 후, 상기 손상부(150)를 제거하기 전에 또는 제거한 후에, n-형 불순물을 n-모스 트랜지스터 영역 내에 확산시키기 위한 열처리를 선택적으로(optionally) 수행할 수 있다.
도 4를 참조하면, 도전층(120a) 상에 반사 방지층(160)을 형성한다. 반사 방지층(160)은 게이트 식각 시에 이용되고, 실리콘 산질화물(SiON) 또는 실리콘 질화물(SiN)을 포함할 수 있다. 반사 방지층(160)은 통상적인 증착 방법을 이용하여 형성할 수 있고, 예를 들어 화학 기상 증착법(CVD), 플라즈마 강화 CVD(PECVD), 원자층 증착법(ALD), 스퍼터링, 또는 이들의 변형된 모든 방법을 이용할 수 있다. 또한 반사 방지층(160)은 열처리 방법(thermal process), 급속 열처리 방법(rapid thermal annealing, RTA), 또는 코팅(coating) 등의 방법에 의하여 형성될 수 있다.
도 5를 참조하면, 상기 n-모스 트랜지스터의 게이트 형성을 위한 이온주입이 완료된 반도체 층(100)에 상에 게이트 형성을 위한 마스크 패턴(미도시)을 형성한다. 이어서 상기 마스크 패턴(미도시)을 이용하여 식각을 수행하고, 이에 따라 p-모스 트랜지스터 게이트(120p) 및 n-모스 트랜지스터 게이트(120n)를 각각 형성한다. 상기 식각은 통상적인 습식 식각 또는 건식 식각일 수 있다. 건식 식각을 수행하는 경우에는, HBr, Cl2, O2, HeO2, 및 N2 등이 혼합된 가스를 사용할 수 있다.
도 6을 참조하면, 상기 n-모스 트랜지스터 게이트와 상기 p-모스 트랜지스터 게이트를 형성된 반도체 층(100)을 불산 용액을 포함하는 세정액을 이용하여 세정한다. 상기 세정 단계에서 반사 방지층(60)이 제거될 수 있다. 상기 세정액은 과산화수소(H2O2) 및 순수(H2O)를 더 포함할 수 있다. 상기 세정액의 불산의 희석 정도는 전체에 대하여 1/5 내지 1/2000 일 수 있다. 또는, 반도체 층(100)을 플라즈마를 이용하여 건식 세정할 수 있다. 상기 건식 세정 공정은, 예를 들어 500 mTorr 내지 2000 mTorr의 압력, 500W 내지 3000W의 전압, 및 아르곤(Ar) 분위기 하에서 수행될 수 있다. 이어서, 도시되지는 않았지만, 후속의 공정을 수행하여 트랜지스터 구조물을 완성한다.
이상과 같이, 본 발명은 n-모스 트랜지스터 영역에 대하여 설명되었으나, 이는 예시적이며, 본 발명은 이에 한정되는 것은 아니다. 즉, p-모스 트랜지스터 영역이 이온 주입에 의하여 도전층 내에 손상부가 형성되는 경우에 대하여도 본 발명이 적용될 수 있음은 자명하다. 본 발명이 상기 p-모스 트랜지스터 영역에 대하여 적용되는 경우에는, 예를 들어 붕소(B), 알루미늄(Al), 갈륨(Ga), 또는 인듐(In)과 같은 주입 이온의 종류, 손상부 제거를 위한 용액의 종류와 농도, 온도, 및 제거되는 손상부의 높이, 등의 공정 조건들을 변경할 수 있음은 본 기술분야의 당업자에게 자명할 것이다.
또한, 상술한 바와 같이, 본 발명에 따라 제조된 트랜지스터들은 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), 비휘발성(non-volatile) 메모리 소자 및 로직소자 등에 적용될 수 있다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
도 1 내지 도 6은 본 발명의 일부 실시예들에 따른 씨모스 트랜지스터의 제조 방법을 도시하는 단면도들이다.
* 도면의 주요부분에 대한 부호의 설명 *
100: 기판 110: 절연층
120, 120a: 도전층 120p: 도전층 패턴
130: 버퍼 절연층 140: 마스크 패턴
150: 손상부 160: 반사 방지층
160p: 반사 방지층 패턴

Claims (10)

  1. n-모스 트랜지스터 영역과 p-모스 트랜지스터 영역이 정의된 반도체 층을 마련하는 단계;
    상기 반도체 층 상에 절연층을 형성하는 단계;
    상기 절연층 상에 도전층을 형성하는 단계;
    상기 도전층 상에 상기 n-모스 트랜지스터 영역을 노출하는 마스크 패턴을 형성하는 단계;
    상기 마스크 패턴을 마스크로 이용하여, 상기 n-모스 트랜지스터 영역의 상기 도전층에 불순물을 이온주입하여 상기 도전층의 상측 부분에 손상부를 발생시키는 단계;
    상기 마스크 패턴을 제거하는 단계;
    상기 손상부를 제거하는 단계; 및
    상기 도전층을 패터닝하여, n-모스 트랜지스터 게이트와 p-모스 트랜지스터 게이트를 형성하는 단계;
    를 포함하는 씨모스 트랜지스터의 제조 방법.
  2. 제 1 항에 있어서, 상기 손상부를 제거하는 단계는,
    상기 n-모스 트랜지스터 영역의 도전층과 상기 p-모스 트랜지스터 영역의 도전층이 동일한 높이를 가지도록 수행되는 것을 특징으로 하는 씨모스 트랜지스터의 제조 방법.
  3. 제 1 항에 있어서, 상기 손상부를 제거하는 단계는, 수산화암모늄(NH4OH), 과산화수소(H2O2), 및 순수(H2O)를 포함하는 혼합 용액을 이용하여 수행하는 것을 특징으로 하는 씨모스 트랜지스터의 제조 방법.
  4. 제 3 항에 있어서, 상기 혼합 용액은, 0.1 내지 15 범위의 중량비(wt%)의 수산화암모늄(NH4OH) 및 0.1 내지 15 범위의 중량비의 과산화수소(H2O2)를 포함하는 것을 특징으로 하는 씨모스 트랜지스터의 제조 방법.
  5. 제 1 항에 있어서, 상기 손상부를 제거하는 단계는, 50℃ 내지 90℃ 범위의 온도에서 수행되는 것을 특징으로 하는 씨모스 트랜지스터의 제조 방법.
  6. 제 1 항에 있어서, 상기 도전층은 폴리실리콘을 포함하는 것을 특징으로 하는 씨모스 트랜지스터의 제조 방법.
  7. 제 1 항에 있어서, 상기 n-모스 트랜지스터 게이트와 상기 p-모스 트랜지스터 게이트를 형성하는 단계를 수행한 후에,
    상기 n-모스 트랜지스터 게이트와 상기 p-모스 트랜지스터 게이트를 형성된 상기 반도체 층을 불산 용액을 포함하는 세정액을 이용하여 세정하는 세정 단계를 더 포함하는 것을 특징으로 하는 씨모스 트랜지스터의 제조 방법.
  8. 제 1 항에 있어서, 상기 n-모스 트랜지스터 게이트와 상기 p-모스 트랜지스터 게이트를 형성하는 단계를 수행하기 전에,
    상기 도전층 상에 반사 방지층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 씨모스 트랜지스터의 제조 방법.
  9. 제 1 항에 있어서, 상기 절연층 상에 도전층을 형성하는 단계를 수행한 후에,
    상기 도전층 상에 버퍼 절연층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 씨모스 트랜지스터의 제조 방법.
  10. n-모스 트랜지스터 영역과 p-모스 트랜지스터 영역이 정의된 반도체 층을 마련하는 단계;
    상기 반도체 층 상에 절연층을 형성하는 단계;
    상기 절연층 상에 도전층을 형성하는 단계;
    상기 도전층 상에 버퍼 절연층을 형성하는 단계;
    상기 도전층 상에 상기 n-모스 트랜지스터 영역을 노출하는 마스크 패턴을 형성하는 단계;
    상기 마스크 패턴을 마스크로 이용하여, 상기 n-모스 트랜지스터 영역의 상기 도전층에 불순물을 이온주입하여 상기 도전층의 상측 부분에 손상부를 발생시키는 단계;
    상기 마스크 패턴 및 상기 버퍼 절연층을 제거하는 단계;
    상기 손상부를 제거하는 단계;
    상기 도전층 상에 반사 방지층을 형성하는 단계; 및
    상기 도전층을 패터닝하여, n-모스 트랜지스터 게이트와 p-모스 트랜지스터 게이트를 형성하는 단계;
    를 포함하는 씨모스 트랜지스터의 제조 방법.
KR1020090001940A 2009-01-09 2009-01-09 씨모스 트랜지스터의 제조 방법 KR20100082574A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090001940A KR20100082574A (ko) 2009-01-09 2009-01-09 씨모스 트랜지스터의 제조 방법
US12/479,112 US20100178754A1 (en) 2009-01-09 2009-06-05 Method of manufacturing cmos transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090001940A KR20100082574A (ko) 2009-01-09 2009-01-09 씨모스 트랜지스터의 제조 방법

Publications (1)

Publication Number Publication Date
KR20100082574A true KR20100082574A (ko) 2010-07-19

Family

ID=42319362

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090001940A KR20100082574A (ko) 2009-01-09 2009-01-09 씨모스 트랜지스터의 제조 방법

Country Status (2)

Country Link
US (1) US20100178754A1 (ko)
KR (1) KR20100082574A (ko)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037204A (en) * 1998-08-07 2000-03-14 Taiwan Semiconductor Manufacturing Company Silicon and arsenic double implanted pre-amorphization process for salicide technology
US6229184B1 (en) * 1999-02-16 2001-05-08 Advanced Micro Devices, Inc. Semiconductor device with a modulated gate oxide thickness
US6586296B1 (en) * 2001-04-30 2003-07-01 Cypress Semiconductor Corp. Method of doping wells, channels, and gates of dual gate CMOS technology with reduced number of masks
US6451701B1 (en) * 2001-11-14 2002-09-17 Taiwan Semiconductor Manufacturing Company Method for making low-resistance silicide contacts between closely spaced electrically conducting lines for field effect transistors
EP1315200B1 (en) * 2001-11-26 2008-07-09 Interuniversitair Microelektronica Centrum Vzw Methods for CMOS semiconductor devices with selectable gate thicknesses
KR100487525B1 (ko) * 2002-04-25 2005-05-03 삼성전자주식회사 실리콘게르마늄 게이트를 이용한 반도체 소자 및 그 제조방법
US6723658B2 (en) * 2002-07-15 2004-04-20 Texas Instruments Incorporated Gate structure and method
KR100546397B1 (ko) * 2003-11-21 2006-01-26 삼성전자주식회사 게이트 씨닝을 방지할 수 있는 씨모스 트랜지스터의제조방법
US7060568B2 (en) * 2004-06-30 2006-06-13 Intel Corporation Using different gate dielectrics with NMOS and PMOS transistors of a complementary metal oxide semiconductor integrated circuit
US7297588B2 (en) * 2005-01-28 2007-11-20 Freescale Semiconductor, Inc. Electronic device comprising a gate electrode including a metal-containing layer having one or more impurities and a process for forming the same
KR100594324B1 (ko) * 2005-02-19 2006-06-30 삼성전자주식회사 반도체 소자의 듀얼 폴리실리콘 게이트 형성방법
US7132322B1 (en) * 2005-05-11 2006-11-07 International Business Machines Corporation Method for forming a SiGe or SiGeC gate selectively in a complementary MIS/MOS FET device
KR100603512B1 (ko) * 2005-06-09 2006-07-20 삼성전자주식회사 폴리사이드막 형성 방법 및 이를 이용한 반도체 장치 제조방법
KR100792402B1 (ko) * 2005-12-28 2008-01-09 주식회사 하이닉스반도체 듀얼폴리게이트를 갖는 반도체소자의 제조 방법

Also Published As

Publication number Publication date
US20100178754A1 (en) 2010-07-15

Similar Documents

Publication Publication Date Title
US8828814B2 (en) Integrated semiconductor device and fabrication method
US6768179B2 (en) CMOS of semiconductor device and method for manufacturing the same
CN101677088B (zh) 半导体装置的制造方法
KR100642754B1 (ko) 식각 저항성 ｌ형 스페이서를 구비하는 반도체 소자 및이의 제조 방법
US20110034005A1 (en) Method for manufacturing semiconductor device
CN102292811B (zh) 具有外延成长的应力引发源极与漏极区的金氧半导体装置的制造方法
US8030173B2 (en) Silicon nitride hardstop encapsulation layer for STI region
US9508716B2 (en) Methods of manufacturing a semiconductor device
US7785974B2 (en) Methods of employing a thin oxide mask for high dose implants
US20070122981A1 (en) Method of fabricating semiconductor device having multiple gate insulating layer
US10115642B2 (en) Semiconductor devices comprising nitrogen-doped gate dielectric, and methods of forming semiconductor devices
JP2008277587A (ja) 半導体装置及び半導体装置の製造方法
CN101005046A (zh) 形成半导体器件的双栅极的方法
US8610239B2 (en) Semiconductor device and method of manufacturing the same
CN104752228A (zh) 半导体器件结构及其制造方法
CN103855213A (zh) 具有界面层的半导体器件及其制造方法
JP2004071973A (ja) 半導体装置の製造方法
JP4040602B2 (ja) 半導体装置
US20120208334A1 (en) Methods of fabricating a dual polysilicon gate and methods of fabricating a semiconductor device using the same
JP4082280B2 (ja) 半導体装置およびその製造方法
KR20100082574A (ko) 씨모스 트랜지스터의 제조 방법
CN104465378B (zh) 半导体器件的制作方法
CN108206160B (zh) 一种半导体器件及其制造方法和电子装置
JP2002026299A (ja) 半導体基板及びその製造方法、並びに半導体装置及びその製造方法
KR100546397B1 (ko) 게이트 씨닝을 방지할 수 있는 씨모스 트랜지스터의제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid