CN111697934B - 一种具有低失调特点的抗辐照加固比较器电路 - Google Patents

一种具有低失调特点的抗辐照加固比较器电路 Download PDF

Info

Publication number
CN111697934B
CN111697934B CN202010560479.XA CN202010560479A CN111697934B CN 111697934 B CN111697934 B CN 111697934B CN 202010560479 A CN202010560479 A CN 202010560479A CN 111697934 B CN111697934 B CN 111697934B
Authority
CN
China
Prior art keywords
circuit
switch
offset
extractor
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010560479.XA
Other languages
English (en)
Other versions
CN111697934A (zh
Inventor
赵进才
王宗民
张铁良
杨松
薛培帆
王星树
李熙泽
李泽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Microelectronic Technology Institute
Mxtronics Corp
Original Assignee
Beijing Microelectronic Technology Institute
Mxtronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Microelectronic Technology Institute, Mxtronics Corp filed Critical Beijing Microelectronic Technology Institute
Priority to CN202010560479.XA priority Critical patent/CN111697934B/zh
Publication of CN111697934A publication Critical patent/CN111697934A/zh
Application granted granted Critical
Publication of CN111697934B publication Critical patent/CN111697934B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E30/00—Energy generation of nuclear origin
    • Y02E30/30—Nuclear fission reactors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种具有低失调特点的抗辐照加固比较器电路，包括两级比较器、失调校准电路、抗辐照版图加固电路。失调校准电路将Latch锁存器输出的失调码进行提取、转换，与两级比较器形成负反馈不断进行校准调节，消除总剂量效应引起的输入对管阈值电压匹配误差和流片过程中产生的随机失调，同时采用新型工形栅加固技术解决因总剂量辐照环境而导致MOS管阈值电压漂移和开关漏电问题，保证电路的抗总剂量能力同时抵消辐照总剂量效应的影响能力。

Description

一种具有低失调特点的抗辐照加固比较器电路
技术领域
本发明涉及一种具有低失调特点的抗辐照加固比较器电路，属于抗辐照A/D转换器电路设计领域。
背景技术
当航天器和武器型号中所使用的低功耗SAR A/D转换器工作于宇宙空间时，会受到电离总剂量辐射，经常遭遇高能粒子及光子的轰击，从而导致A/D转换器的性能参数和使用寿命恶化，严重时引起航天系统失效，甚至导致不可修复的航天事故。总剂量效应在MOS管的SiO2层中产生陷阱电荷，也会在Si/SiO2界面产生感生界面态，从而导致器件的阈值电压VTH漂移、载流子迁移率降低、MOS管寄生漏电流出现。通常，总剂量辐射效应导致PMOS管的阈值电压增高，而NMOS管的阈值电压降低。当宇宙辐射总剂量超过75MeV·cm2/mg时，场氧层下的P型衬底发生反型；当反型的区域与两个或两个以上的N+注入区相连时，形成寄生晶体管，出现漏电流，改变器件工作状态。寄生晶体管漏电主要来自于NMOS管。
通常，在晶体管电路中存在两种主要的漏电通路。(1)同一器件的多晶硅栅在有源区与场区交界处搭接而导致的边缘漏电。当总剂量辐射效应导致有源区附近的场氧下的衬底反型时，将在器件的源区和漏区之间形成寄生沟道，相当于在本征晶体管的两侧分别形成了一个并联的寄生晶体管，将极大改变器件的特性；实际MOS管的源漏电流包括本征电流和寄生漏电流。(2)相邻的不同器件的N+区之间存在的漏电。电离辐射效应在隔离场氧化层中积累一定数量的正电荷后，衬底将反型，形成导电沟道和漏电流，两个器件间会形成漏电，导致电路的性能下降甚至是彻底失效。
总剂量效应会导致比较器输入对管的阈值电压VTH产生偏差，在预防大器输出端表现为输出失调电压，而在Latch锁存器输出端表现为误码，导致比较器的失调增大，从而影响12位低功耗SAR A/D转换器的性能。总剂量效应也会导致未加抗辐照防护的MOS开关产生漏电，影响电荷定标型DAC的采样精度，改变电容阵列电荷总量，导致输出的模拟信号漂移，影响校准精度。
近年来，抗辐照12位低功耗SAR A/D转换器中比较器的抗辐照加固主要集中于比较器结构改进和版图防护形式变化，对工作于抗辐照环境下的比较器进行动态失调校准的技术较少。
发明内容
本发明解决的技术问题是：针对目前现有技术中，对工作于抗辐照环境下的比较器进行动态失调校准的技术较少的问题，提出了一种具有低失调特点的抗辐照加固比较器电路。
本发明解决上述技术问题是通过如下技术方案予以实现的：
一种具有低失调特点的抗辐照加固比较器电路，包括两级比较器、失调校准电路、抗辐照版图加固电路，所述两级比较器对SAR A/D转换器内采样/保持电路的输出信号进行数字化处理，所得数字信号经过失调校准电路进行调节校准，并通过抗辐照版图加固电路增强抗辐照性能并向外输出。
所述两级比较器包括前置预放大器、第二级再放大器、Latch锁存器，所述失调校准电路包括提取器、5Bits译码器、电荷定标型DAC和控制电路，所述提取器包括VTH提取器、Vos提取器，其中：
所述前置预放大器差分输入端接收模拟信号IN+、模拟信号IN-，前置预放大器差分输出端与第二级再放大器差分输入端相连，第二级再放大器差分输出端与Latch锁存器输入端相连，所述模拟信号IN+、模拟信号IN-经前置预放大器、第二级再放大器放大处理后，经Latch锁存器缓存后输出；
所述VTH提取器、Vos提取器输入端分别与Latch锁存器的输出端Vout+、输出端Vout-相连，VTH提取器、Vos提取器输出端均与5Bits译码器的输入端相连，5Bits译码器输出端与电荷定标型DAC输入端相连，输出端与控制电路输入端相连，控制电路输出端分别与前置预放大器、第二级再放大器、Latch锁存器的输入端连接形成负反馈，所述VTH提取器、Vos提取从Latch锁存器的输出端提取误差码，所述误差码经由5Bits译码器转为数字码并由电荷定标型DAC数字化处理为调节电压，所述控制电路根据调节电压对前置预放大器的衬底电压进行调节校准。
所述电荷定标型DAC包括电容C0～C6、开关S0～S4、开关S5A～S5G、开关S6～S11、电容Cn、放大器Amp，所述电容C0～C6并联，下级板分别与S5A～S5G一端一一对应相连，所述开关S5A～S5E另一端接地或分别与开关S0～S4一端一一对应相连，所述开关S0～S4另一端接地，所述S5G另一端接地或连接于公共端点Z，所述S5F另一端接地或连接于公共端点Z，开关S9一端连接于公共端点Z另一端接地，开关S10一端连接于公共端点Z另一端与电平Vref相连；
所述电容C0～C6上级板、电容Cn上级板、开关S7一端均通过公共端点X与放大器Amp负极相连，所述开关S7另一端、开关S8一端、电容CC上级板均连接于公共端点Y，所述开关S8另一端接地，所述放大器Amp正极与共模电平1/2Vref相连，电容CC下级板与放大器Amp输出端VD相连，电容Cn下级板分别与开关S6、开关S11一端相连，开关S11另一端接地，开关S6另一端与放大器Amp输出端VD相连。
所述抗辐照版图加固电路采用工形栅结构并设置有隔离衬底环。
所述失调校准电路在SAR A/D转换器转换开始前n个时钟周期时间时进行失调电压校准，校准完成后休眠以减小功耗。
所述两级比较器、失调校准电路共同构成负反馈系统，所述失调校准电路中的提取器提取误差码并经由5Bits译码器转为数字码后，通过电荷定标型DAC获取调节电压，经控制电路调节预放大器输入对管的衬底电压后，减小两级比较器输出的误差码，根据输出误差码重复上述步骤直至误差码为0，完成校准。
本发明与现有技术相比的优点在于：
(1)本发明提供的一种具有低失调特点的抗辐照加固比较器电路，在两级比较器结构基础上，增加一个失调校准电路，可以校准因总剂量效应引起的比较器失调；失调电压调节范围大，校准电路简单，从而提高了整个两级比较器和模数转换器的抗辐照性能，同时在版图方面，采用类“梯”形的新型“工形栅”和隔离衬底环版图加固技术，解决输入对管和MOS开关等半导体器件的阈值电压漂移、载流子迁移率下降和寄生漏电等难题，保证比较器的增益和带宽基本保持不变、电荷定标型DAC采样精度不受开关漏电影响，适用于低功耗SAR A/D转换器；
(2)本发明的比较器电路具有抗辐照特点，能够保证电路的抗总剂量能力不小于100k(Si)，同时失调校准技术功耗低、占用芯片面积小，能够根据辐照环境中剂量的变化，实时动态校准失调电压，无需人为手工修调，灵活性大，在转换器的每个转换周期内或电路上电的前若干个时钟周期内进行失调电压校准；校准完成后，校准电路休眠，不会过大增加电路功耗，也不会影响电路正常工作。
(3)本发明采用的比较器校准技术能够在“工形栅”版图加固的基础上，进一步抑制因总剂量效应引起的阈值电压匹配误差和比较器的失调电压，校准后的失调电压仅为校准前的5％。
附图说明
图1为发明提供的两级比较器及失调校准电路结构示意图；
图2为发明提供的电荷定标型DAC电路结构示意图；
图3为发明提供的抗辐照版图工形栅加固电路示意图；
图4为发明提供的SAR A/D转换器工作时序示意图；
图5为发明提供的两级比较器失调电压校准前后对比图；
具体实施方式
一种具有低失调特点的抗辐照加固比较器电路，如图1所示，主要由两级比较器100、失调校准电路200、抗辐照版图加固电路300三部分组成。航天器中的低功耗SAR A/D转换器工作于宇宙空间时，会受到电离总剂量辐射，总剂量效应在MOS管的SiO2层中产生陷阱电荷，也会在Si/SiO2界面产生感生界面态，从而导致器件的阈值电压VTH漂移、载流子迁移率降低、MOS管寄生漏电流出现，为了避免这种情况，需要通过包括上述三个部分的比较器电路实现抗辐照的功能。
两级比较器包括前置预放大器、第二级再放大器、Latch锁存器；当总剂量效应出现时，两级比较器中的前置预放大器输出端会出现失调电压，两级比较器失调增大，输出端会出现误码，而失调校准电路包括提取器、5Bits译码器、电荷定标型DAC和控制电路；提取器包括VTH提取器、Vos提取器，提取器会提取失误码，通过一系列处理获取调节电压，根据调节电压和负反馈系统重新调节前置预放大器的衬底电压，后续提取的失误码会减小，经过若干次调整后，失误码为0后，完成调节校准。
在两级比较器中，前置预放大器差分输入端接收模拟信号IN+、模拟信号IN-，前置预放大器差分输出端与第二级再放大器差分输入端相连，第二级再放大器差分输出端与Latch锁存器输入端相连，模拟信号IN+、模拟信号IN-经前置预放大器、第二级再放大器放大处理后，经Latch锁存器缓存后输出；
在失调校准电路中，VTH提取器、Vos提取器输出端均与5Bits译码器的输入端相连，5Bits译码器输出端与电荷定标型DAC输入端相连，输入端输出端与控制电路输入端相连，控制电路输出端分别与前置预放大器、第二级再放大器、Latch锁存器的输入端连接形成负反馈，VTH提取器、Vos提取器由Latch锁存器的输出端提取误差码，误差码经由5Bits译码器转为数字码并由电荷定标型DAC数字化处理为调节电压，控制电路根据调节电压对前置预放大器的衬底电压进行调节校准。
在电荷定标型DAC中，如图2所示，包括电容C0～C6、开关S0～S4、开关S5A～S5G、开关S6～S11、电容Cn、放大器Amp，电容C0～C6并联，下级板分别与S5A～S5G一端一一对应相连，开关S5A～S5E另一端接地或分别与开关S0～S4一端一一对应相连，开关S0～S4另一端接地，S5G另一端接地或连接于公共端点Z，S5F另一端接地或连接于公共端点Z，开关S9一端连接于公共端点Z另一端接地，开关S10一端连接于公共端点Z另一端与电平Vref相连；
电容C0～C6上级板、电容Cn上级板、开关S7一端均通过公共端点X与放大器Amp负极相连，开关S7另一端、开关S8一端、电容CC上级板均连接于公共端点Y，开关S8另一端接地，放大器Amp正极与共模电平1/2Vref相连，电容CC下级板与放大器Amp输出端VD相连，电容Cn下级板分别与开关S6、开关S11一端相连，开关S11另一端接地，开关S6另一端与放大器Amp输出端VD相连。
在SAR A/D转换器中，当收到的片选信号CS＝1时，A/D转换器完成失调校准，随后通过加固比较器电路完成比较、模拟信号数字化、编码、译码等转换功能；当CS＝0时，电路输出转换好的数字码；
当校准信号Cal＝“1”时，失调校准电路开始工作时，校零开关闭合，两级比较器的差分输入端短接共模电平Vcm，即VIN+＝VIN-＝Vcm，由总剂量效应引起的输入对管阈值电压匹配误差ΔVTH和流片过程中产生的随机失调电压VOS，在若干个SCLK时钟周期内，在两级比较器输出端产生误差码Bk，经VTH提取器和VOS提取器提取后，编译成数字码，再经过5Bits译码器转换成相应的数字码，再经电荷定标型DAC将数字码模拟化，转换成与电容相对应的调节电压VD，最后VD调节前置预放大器差分输入对管的衬底电压，调节前置预放大器中的阈值电压，保证IA和IB匹配，实现比较器失调最小化。在负反馈系统调节下，经控制电路调节后减小两级比较器输出的误差码，根据输出误差码重复获取直至误差码为0，完成校准。
比较器采用两级放大器+Latch锁存器的全差分结构；其中，前置预放大器采用全差分放大器，实现宽带宽和快速通过；第二级再放大器采用“二极管负载”的交叉耦合式放大器，提供较大增益；该种结构可轻松实现比较器的增益AV>80dB，延迟时间小于30nS；同时有利于提高比较器的线性度和抗共模干扰信号能力，抑制失调信号的偶数阶谐波，减小失调数值。
在版图级，该电路采用隔离衬底环和工形栅抗辐照加固方式，解决因总剂量效应引起的器件漏电、阈值电压VTH漂移难题。采用传统保护环可以有效防止器件间的N+衬底形成漏电通道，但是无法解决器件自身的漏电难题；由于电荷定标型DAC采用二进制电荷定标型逐次逼近设计方法，所以需要采用工形栅加固技术，对与电容串联的MOS开关进行低漏电加固，防止MOS开关在电荷再分配期间，即开关导通、关断时，产生漏电注入，改变电荷总量，降低DAC采样精度。因此，对整个比较器电路和电荷定标型DAC中宽长比较小的MOS开关，采用工形栅进行抗辐照低漏电加固。两级比较器的输入MOS对管采用工形栅加固的示意图如图3所示。这种抗辐照加固方式不会引入附加电路所带来的功耗负担，防止衬底反型，避免寄生漏电通道，解决了因总剂量效应引起的器件漏电难题，降低了总剂量效应对MOS管阈值电压VTH的影响。
加固比较器电路整体技术功耗低、占用芯片面积小，能够根据辐照环境中剂量的变化，实时动态校准失调电压，无需人为手工修调，灵活性好，同时在需要校准的时间段后，校准电路休眠，不会过大增加电路功耗。
下面结合具体实施例进行进一步说明：
如图4所示，当校准信号Cal＝“1”时，失调校准电路开始工作时，校零开关闭合，两级比较器的差分输入端短接共模电平Vcm，即VIN+＝VIN-＝Vcm，差分输入电压是0V；由总剂量效应引起的输入对管阈值电压匹配误差ΔVTH和流片过程中产生的随机失调电压VOS，在12个SCLK时钟周期内，两级比较器输出端产生误差码Bk，经VTH提取器和VOS提取器提取后，编译成5Bits“0”、“1”数字码，再经过5Bits译码器转换成相应的数字码，再经电荷定标型DAC将数字码模拟化，转换成与电阻相对应的调节电压VD，最后VD调节前置预放大器差分输入对管的衬底电压，调节前置预放大器中的阈值电压，保证IA和IB匹配，实现比较器失调最小化。在负反馈系统调节下，经控制电路调节后减小两级比较器输出的误差码，根据输出误差码重复获取直至误差码为0，完成校准。
其中，对比较器的前置预放大器内衬底电压MA、MB的值VAB和VBB在4.6V～5.0V实时动态调节，继而改变输入对管阈值电压VTH，抵消总剂量效应的影响，实现比较器的输入对管MA和MB匹配；在保证电路高参数指标前提下，将电路的抗总剂量能力从不小于60Krad(Si)提高至不小于100Krad(Si)。
电荷定标型DAC主要是由电容阵列、转换开关、放大器Amp和相应的控制逻辑组成的开关电容电路，Cn容值为64C，为反相放大电容，Cc为失调补偿电容；采样电容阵列呈现二进制关系：C、C、2C、4C、8C、16C、32C；电容上极板连接公共端X，另外一端接GND或Vref；
开关S5A～S5G串联后，电容上极板连接公共端X，另外一端接GND或Vref。开关S[i]通过与开关S5A～S5G串联后，再与电容下极板相连接。当S5A～S5G接右侧、S7、S11导通，S6、S8、S9断开时，5Bits译码器输出的数据C控制开关S1、S2、S3、S4、S0导通或关闭，基准电压Vref对采样电容[C1～C6]充电；当S5A～S5G接左侧GND时，采样电容下级板全部接地，结点X总电荷守恒，采样电容[C0～C6]的电荷重新分配，运放Amp在输出端产生模拟电压值VDi。为保证VDi实现较精细调节范围，采样电容C5、C6始终采Vref；5Bits译码器输出码C分别与开关S1、S2、S3、S4、S0，5Bits译码器最高位对应S0开关；当5Bits译码器输出码C＝[00001]时，开关S1导通，接Vref，S1、S2、S3、S4断开，接GND，VDi＝((Vref/64)·48+1)V，其余情况同理；经校准电路调节后，预放大器的输入对管MA和MB的衬底电压为：
经调节后，MA的衬底电压是根据电路实际情况可修改所设计的梯度值；MA和MB各有一个相同的衬底调节电路。
当两级比较器的总等效输入失调电压Vos,total增大时，提取器提取的VEX经5Bits译码器、电荷定标型DAC后，快速放大，然后负反馈给预放大器，MA或MB管的衬底电压会快速升高，从而抵消失调输出值BK，减小后的BK码会再次经校准电路负反馈至MA和MB，抑制BK增大，此循环工作过程会快速完成，最终BK＝0，实现“零”校准。
采用该校准技术前、后，比较器的失调电压对比情况如图5所示。由图可知，该校准技术能够有效抑制因总剂量效应引起的阈值电压匹配误差和比较器的失调电压；校准后的失调电压仅为校准前的5％。
需要说明的是，虽然本发明的具体实施方式中对所涉及的具体时钟电路及组成模块进行了描述，但对这些具体电路所进行的描述仅是用来说明本发明的内容。在不脱离本发明原理的前提下，还可以对本发明的实例做出各种有效的变化和修改，但其变型都将落在本发明权利要求范围内。因此本发明是广泛的。
本发明说明书中未作详细描述的内容属本领域技术人员的公知技术。

Claims (5)

1.一种具有低失调特点的抗辐照加固比较器电路，其特征在于：包括两级比较器、失调校准电路、抗辐照版图加固电路，所述两级比较器对SAR A/D转换器内采样/保持电路的输出信号进行数字化处理，所得数字信号经过失调校准电路进行调节校准，并通过抗辐照版图加固电路增强抗辐照性能并向外输出；
所述两级比较器包括前置预放大器、第二级再放大器、Latch锁存器，所述失调校准电路包括提取器、4Bits译码器、电荷定标型DAC和控制电路，所述提取器包括VTH提取器、Vos提取器，其中：
所述前置预放大器差分输入端接收模拟信号IN+、模拟信号IN-，前置预放大器差分输出端与第二级再放大器差分输入端相连，第二级再放大器差分输出端与Latch锁存器输入端相连，所述模拟信号IN+、模拟信号IN-经前置预放大器、第二级再放大器放大处理后，经Latch锁存器缓存后输出；
所述VTH提取器、Vos提取器输入端分别与Latch锁存器的输出端Vout+、输出端Vout-相连，VTH提取器、Vos提取器输出端均与4Bits译码器的输入端相连，4Bits译码器输出端与电荷定标型DAC输入端相连，输出端与控制电路输入端相连，控制电路输出端分别与前置预放大器、第二级再放大器、Latch锁存器的输入端连接形成负反馈，所述VTH提取器、Vos提取器从Latch锁存器的输出端提取误差码，所述误差码经由4Bits译码器转为数字码并由电荷定标型DAC数字化处理为调节电压，所述控制电路根据调节电压对前置预放大器的衬底电压进行调节校准。
2.根据权利要求1所述的一种具有低失调特点的抗辐照加固比较器电路，其特征在于：所述电荷定标型DAC包括电容C0～C6、开关S0～S4、开关S5A～S5G、开关S6～S11、电容Cn、放大器Amp，所述电容C0～C6并联，下级板分别与S5A～S5G一端一一对应相连，所述开关S5A～S5E另一端接地或分别与开关S0～S4一端一一对应相连，所述开关S0～S4另一端接地，所述S5G另一端接地或连接于公共端点Z，所述S5F另一端接地或连接于公共端点Z，开关S9一端连接于公共端点Z另一端接地，开关S10一端连接于公共端点Z另一端与电平Vref相连；
所述电容C0～C6上级板、电容Cn上级板、开关S7一端均通过公共端点X与放大器Amp负极相连，所述开关S7另一端、开关S8一端、电容CC上级板均连接于公共端点Y，所述开关S8另一端接地，所述放大器Amp正极与共模电平1/2Vref相连，电容CC下级板与放大器Amp输出端VD相连，电容Cn下级板分别与开关S6、开关S11一端相连，开关S11另一端接地，开关S6另一端与放大器Amp输出端VD相连。
3.根据权利要求1所述的一种具有低失调特点的抗辐照加固比较器电路，其特征在于：所述抗辐照版图加固电路采用工形栅结构并设置有隔离衬底环。
4.根据权利要求1所述的一种具有低失调特点的抗辐照加固比较器电路，其特征在于：所述失调校准电路在SAR A/D转换器转换开始前n个时钟周期时间时进行失调电压校准，校准完成后休眠以减小功耗。
5.根据权利要求1所述的一种具有低失调特点的抗辐照加固比较器电路，其特征在于：所述两级比较器、失调校准电路共同构成负反馈系统，所述失调校准电路中的提取器提取误差码并经由4Bits译码器转为数字码后，通过电荷定标型DAC获取调节电压，经控制电路调节预放大器输入对管的衬底电压后，减小两级比较器输出的误差码，根据输出误差码重复上述步骤直至误差码为0，完成校准。
CN202010560479.XA 2020-06-18 2020-06-18 一种具有低失调特点的抗辐照加固比较器电路 Active CN111697934B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010560479.XA CN111697934B (zh) 2020-06-18 2020-06-18 一种具有低失调特点的抗辐照加固比较器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010560479.XA CN111697934B (zh) 2020-06-18 2020-06-18 一种具有低失调特点的抗辐照加固比较器电路

Publications (2)

Publication Number Publication Date
CN111697934A CN111697934A (zh) 2020-09-22
CN111697934B true CN111697934B (zh) 2023-08-08

Family

ID=72481724

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010560479.XA Active CN111697934B (zh) 2020-06-18 2020-06-18 一种具有低失调特点的抗辐照加固比较器电路

Country Status (1)

Country Link
CN (1) CN111697934B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116781048B (zh) * 2023-08-24 2023-11-03 无锡英迪芯微电子科技股份有限公司 模拟域自校准高精度比较器及自校准方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752420A (zh) * 2009-12-15 2010-06-23 北京时代民芯科技有限公司 一种总剂量辐射加固工形栅版图结构
CN103208301A (zh) * 2013-03-26 2013-07-17 深圳市国微电子有限公司 一种抗辐照存储器跟随剂量适应性调节装置
CN104283558A (zh) * 2013-07-08 2015-01-14 清华大学 高速比较器直流失调数字辅助自校准系统及控制方法
CN105049043A (zh) * 2015-06-30 2015-11-11 北京时代民芯科技有限公司 一种带有失调校正功能的高速比较器
CN105119602A (zh) * 2015-08-28 2015-12-02 西安启微迭仪半导体科技有限公司 一种模数转换器中开关电容比较器电路
CN106788429A (zh) * 2016-11-30 2017-05-31 黄山学院 基于电荷域信号处理的dac失调误差校准电路
CN110401449A (zh) * 2019-09-04 2019-11-01 福州大学 一种高精度sar adc结构及校准方法
CN110880491A (zh) * 2019-11-12 2020-03-13 北京大学 一种提高mos器件或集成电路抗辐照性能的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7026866B2 (en) * 2003-03-28 2006-04-11 Tripath Technology, Inc. DC offset self-calibration system for a switching amplifier
US8416105B2 (en) * 2011-02-17 2013-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. ADC calibration apparatus
US9571115B1 (en) * 2015-11-13 2017-02-14 International Business Machines Corporation Analog to digital converter with high precision offset calibrated integrating comparators

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752420A (zh) * 2009-12-15 2010-06-23 北京时代民芯科技有限公司 一种总剂量辐射加固工形栅版图结构
CN103208301A (zh) * 2013-03-26 2013-07-17 深圳市国微电子有限公司 一种抗辐照存储器跟随剂量适应性调节装置
CN104283558A (zh) * 2013-07-08 2015-01-14 清华大学 高速比较器直流失调数字辅助自校准系统及控制方法
CN105049043A (zh) * 2015-06-30 2015-11-11 北京时代民芯科技有限公司 一种带有失调校正功能的高速比较器
CN105119602A (zh) * 2015-08-28 2015-12-02 西安启微迭仪半导体科技有限公司 一种模数转换器中开关电容比较器电路
CN106788429A (zh) * 2016-11-30 2017-05-31 黄山学院 基于电荷域信号处理的dac失调误差校准电路
CN110401449A (zh) * 2019-09-04 2019-11-01 福州大学 一种高精度sar adc结构及校准方法
CN110880491A (zh) * 2019-11-12 2020-03-13 北京大学 一种提高mos器件或集成电路抗辐照性能的方法

Also Published As

Publication number Publication date
CN111697934A (zh) 2020-09-22

Similar Documents

Publication Publication Date Title
Zheng et al. A 14-bit 250 MS/s IF sampling pipelined ADC in 180 nm CMOS process
CN106130557B (zh) 一种比较器失调电压自校正电路
Karthikeyan et al. Low-voltage analog circuit design based on biased inverting opamp configuration
Gambini et al. Low-power successive approximation converter with 0.5 V supply in 90 nm CMOS
US8624768B2 (en) Zero-crossing-based analog-to-digital converter having current mismatch correction capability
CN111740739B (zh) 基于高速异步逻辑的pvt自校准方法及其sar adc电路
Zhang et al. A 3-nw 9.1-enob sar adc at 0.7 v and 1 ks/s
Tseng et al. A 10-b 320-MS/s stage-gain-error self-calibration pipeline ADC
CN111697934B (zh) 一种具有低失调特点的抗辐照加固比较器电路
US20100321094A1 (en) Method and circuit implementation for reducing the parameter fluctuations in integrated circuits
CN111030698B (zh) 具有离散增益之电压时间转换器
Ahmadi et al. Comparator power reduction in low-frequency SAR ADC using optimized vote allocation
KR100945873B1 (ko) 디지털-아날로그 변환기에서의 전류 셀 회로
CN106953638B (zh) 一种比较器输入寄生电容的校正电路
Chen et al. A 800 MS/s, 12-bit, ringamp-based SAR assisted pipeline ADC with gain error cancellation
KR102169714B1 (ko) 초 저전력 및 와이드 레인지 입력 방식의 아날로그-디지털 변환기
CN106506006B (zh) 一种生物电传感器的专用采样误差校准电路及其校准方法
CN111211782B (zh) 具有漏电流补偿功能的高速逐次逼近型模数转换器
Kamath et al. Reference voltage buffer for hybrid RC-DAC SAR ADCs in 130 nm CMOS Process
Ahrar et al. A Digital Method for Offset Cancellation of Fully Dynamic Latched Comparators
CN116911235B (zh) 一种过采样自举开关隔离驱动采样保持电路
Xu et al. A system-level correction SAR ADC with noise-tolerant technique
Dai-Guo et al. A 12-bit 100-MS/s 83 dB SFDR SAR ADC with sampling switch linearity enhanced technique
Aghaie et al. Design of a low-power calibratable charge-redistribution SAR ADC
KR102142083B1 (ko) 초 저전력 아날로그-디지털 변환기

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant