CN111030698B - 具有离散增益之电压时间转换器 - Google Patents

具有离散增益之电压时间转换器 Download PDF

Info

Publication number
CN111030698B
CN111030698B CN201911246362.8A CN201911246362A CN111030698B CN 111030698 B CN111030698 B CN 111030698B CN 201911246362 A CN201911246362 A CN 201911246362A CN 111030698 B CN111030698 B CN 111030698B
Authority
CN
China
Prior art keywords
time
voltage
gain
circuit
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911246362.8A
Other languages
English (en)
Other versions
CN111030698A (zh
Inventor
屠于婷
徐荣金
叶大蔚
史传进
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN201911246362.8A priority Critical patent/CN111030698B/zh
Publication of CN111030698A publication Critical patent/CN111030698A/zh
Application granted granted Critical
Publication of CN111030698B publication Critical patent/CN111030698B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)

Abstract

本发明属于集成电路技术领域，具体为具有离散增益之电压时间转换器。本发明的电压时间转换器的核心架构包括动态时间放大器、校正码生成电路、增益校正电路以及反相器；电压时间转换器基本可以实现高线性度且低功耗的特性，其主要根据输入电压的信号产生两条不同大小的电流，使得负载电容以两个不同的速率放电至地，而当放电电压小于反相器的门槛电压后，反相器由0变为1，两反相器输出之间的相位差即为转换后的时间差；增益校正电路根据校正码生成电路的输出打开或关闭调节两输入电压产生的电流大小，扩大增益可调整的范围并减少固定延时的产生，使电压时间转换器得增益保持稳定，且提高电路的转换速率。

Description

具有离散增益之电压时间转换器
技术领域
本发明属于集成电路技术领域，具体为具有离散增益之电压时间转换器。
背景技术
随着工艺的越来越先进，使得电源电压可以降低以或得更低功耗的设计，但低电源电压也使得一些模拟电路的性能受到影响。举例来说，传统的闪存模拟数字转换器其量程(full scale)的范围由电源电压决定，因此如果要实现一个高精度的模拟数字转换器，其电压分辨率可能会到μ量级或更小，导致对于比较器设计的要求变高，否则电压分辨率被比较器的偏差电压淹没。目前许多时间域信号处理电路，例如时间数字转换器，利用于解决上述的问题。举例来说，传统的闪存时间数字转换器的量程范围和操作频率有关，而时间数字转换器的精度主要由延时链中的最小延时决定，而随着工艺进步，晶体管中的延时变小，于是使用不同工艺但相同位数的时间数字转换器，其精度可以做的越来越好。因此闪存时间数字转换器可以实现更高精度的性能。此外，时间域信号处理电路可以使用数字电路来实现，以降低功率消耗。
为了获得时间域信号处理带来的好处，一些设计使用电压时间转换器将处理信号转换到时间域做处理。在文献[1]提出的应用于基于时间域的模拟数字转换器的高线性度电压时间转换器，主要在动态放大器的基础上加入了一对输入差动对调整增益，但使用该差动对增益误差的改善程度有限，且增益对于差动对输入电压的漂移有很大的影响。文献[2]提出一种基于采样的电压时间转换器，其运作原理也是使用电容充放电的方式将电压信号转换为时间信号，和一般传统的动态放大器不同，电路中设计一条额外的路径来决定电容是否放电至地，此电路为有静态电流得产生，因此整体电路消耗功率较大。
因在电压转换为时间信号的过程中会在输出端产生一个固定的延时，所以如果要避免延时的产生，则需要产生一个相对大的电流，但也代表电流随着输入信号变化而变化的程度也会变大，因此本发明基于动态放大器组成的时间电压转换器，来提出一种增益校正电路，以离散增益校正方式提高增益可校正的范围。此外，增益校正电路使用数字控制位进行校正，因此可以进行一些简单的计算得到数字增益误差后直接数入至增益校正电路中，以简化增益校正的电路复杂度。
参考文献
[1] K. Ohhata, "A 2.3-mV, 1-GHz, 8-Bit Fully Time-Based Two-Step ADCUsing a High-Linearity Dynamic VTC," in IEEE Journal of Solid-State Circuits,vol. 54, no. 7, pp. 2038-2048, April 2019.
[2] P. Osheroff, G. S. La Rue, and S. Gupta, "A Highly Linear 4GS/sUncalibrated Voltage-to-Time Converter with Wide Input Range," 2016 IEEEInternational Symposium on Circuits and Systems (ISCAS), Montreal, Canada,2016, pp. 57-60.。
发明内容
为克服上述现有技术的缺点，本发明提供一种具有离散增益之电压时间转换器。
本发明提供的一种具有离散增益之电压时间转换器，由传统的动态放大器、增益校正电路、反相器、负载电容(CL)以及校正码生成电路(CCG)组成；其电路结构如图1所示。其中，动态放大器由3个N型晶体管(MN1- MN 3)和两个P型晶体管(MP1- MP2)组成；增益校正电路(Gain calibration)以及校正码生成电路(CCG)依序连接；增益校正电路由4个N型晶体管(NM4- NM 7) 依序连接组成，而校正码生成电路由温度码-二进制码转换电路(T2B)、找出最大值和最小值电路(max、min)电路以及加法器组成；当控制信号(CKP)为0时，负载电容(CL)被充电到VDD，当控制信号(CKP)为1时，根据两输入电压的信号产生两条不同大小的电流，使得两个负载电容(CL)会以不同速率从VDD放电至地，最后当放电的电压小于反相器的门槛电压时，反相器输出由0转变至1，两个反相器输出时间信号的相位差即为放大的时间信号。其中加入增益校正电路(Gain calibration)产生离散增益，来稳定本发明的电压时间转换器之增益。
本发明中，具有离散增益之电压时间转换器，它主要是藉由电压-时间转换的方式来实现一个放大的效果，因此两输入电压的电压差，经过电压时间转换器后会得到一个对应的时间差。根据电容充放电的特性，当输入的电压差值越小时，输出的时间差会和输入呈现一个稳定增益的放大，因此可以得到一个高线性度的电压时间转换器。
具体的，本发明提供的具有离散增益之电压时间转换器，由于动态放大器中使用一个控制信号(CKP)去决定负载电容(CL)是否充放电，因此只有在控制信号为1时，才产生电流放电至地，所以可以节省静态功率的消耗。
本发明中，所述的增益校正电路，主要由四个N型晶体管依次连接组成，当输入电压产生的电流过大或过小时，增益校正电路会根据校正码生成电路(CCG)的输出(Cali[3:0])打开或关闭四个N型晶体管产生两输入电压产生的电流大小，以维持稳定的转换增益。此外在进行电压时间转换过程中，对于输出的时间信号会产生一个固定的延时，而导致电路的转换速度下降。因此如果需要降低固定的延时，则随着输入电压变化而产生的电流变化也会变大，而导致增益校正的范围变大，于是使用本发明的增益校正电路所产生的离散增益，虽然离散增益的精度随着使用的晶体管数量增加而变高，但可扩展增益校正的范围并减少固定延时的产生，以提高转换速率。
具体的，所述的校正码生成电路，它产生数字控制位进行增益校正，得到数字控制位的方法为将时间数字转换器输出转为二进制码，并藉由两电路max和min找出时间数字转换器输出的最大和最小值，其中最小值代表时间数字转换器中的偏差(offset)，并得到其范围(full range)的大小，最后将输出范围与理想(ideal)的输出范围，相减得到差值，并输入至增益校正电路中。
本发明提供的具有离散增益之电压时间转换器，它主要使用在混合式时间数字转换器以及时间数字转换器的设计中，以电压-时间转换的过程带来的优势，达到一些性能上的提生。举例来说，混合式时间数字转换器架构由仿真时间转换器、上述的电压时间转换器以及时间数字转换器组成；架构中的模拟数字转换器主要为逐次逼近式模拟数字转换器，而时间数字转换器的架构为快闪时间数字架构，当输入电压信号进入模拟数字转换器进行量第一次量化后，余量电压的误差藉由电压时间转换器转成时间信号输入至时间数字转换器进行第二次量化，此架构可以实现高精度的特性，但其线性度由电压时间转换器限制，因此本发明的电压时间转换器藉由校正码生成电路的设计，来实现增益校正，进一步提升混合式时间数字转换器的线性度。
本发明的技术效果为，该具有离散增益之电压时间转换器藉由电压-时间转换来达到一个放大的效果，以动态放大器为基础的电压时间转换器由于使用电容充放电的方式得到时间信号，因此可以实现高精度以及低功耗的特性。增益校正电路以离散增益的方式，并利用数字控制位来进行增益校正，以减少固定延时的产生来提高转换速度和增益可校正的范围，并简化增益校正的电路复杂度。
附图说明
图1是本发明的具有离散增益之电压时间转换器架构图。
图中标号：VOP和VON为TVC的输出信号，CKP为将VOUTP和VOUTN还原至VDD的信号，CL为负载电容，VOUTP和VOUTN为负载电容放电后的电压信号，TOUTP和TOUTN为VTC的输出信号，Gain calibration为增益校正电路，Cali[3:0]为校正电路输出的控制位，T[15:0]为时间数字转换器输出信号，CCG为校正码生成电路，T2B为温度计码转成二进制码电路，max和min为找出最大和最小数字输出，VOP和VON为VTC输入信号，TOUTP和TOUTN为VTC输出时间信号，offset最小的数字输出信号，full range为数字输出信号的最大值以及最小值相减所得的差值，ideal为数字输出的理想值。
具体实施方式
在下文中结合图示在参考实施例中更完全地描述本发明，本发明提供优选实施例，但不应该被认为仅限于在此阐述的实施例。
图1显示了本发明的电路架构图，本发明为一种具有离散增益之电压时间转换器，主要是由动态放大器、增益校正电路、反相器以及校正码生成电路组成。当控制信号CKP为0时，VOUTP和VOUTN被还原至VDD，当CKP为1时，电压时间转换器根据输入电压信号VOP和VON产生不同的电流，因此VOUTP和VOUTN会以不同的速率放电至GND。当VOUTP和VOUTN的电压低于反相器的门槛电压时，反相器的输出TOUTP和TOUTN由0改变至1，而TOUTP和TOUTN两信号之间的时间差即为转换后的结果。其中增益校正电路主要由4个N型晶体管组成，用来调整VOP和VOP产生的电流大小。当产生的电流太大时，代表VOUTP和VOUTN放电太快，转换增益变大；当产生的电流过小时，代表VOUTP和VOUTN放电太慢，转换增益变小，上述两种情况都会造成转换增益的变化，导致TOUTP和TOUTN产生不同程度的时间偏差。因此增益校正电路主要是来控制当电流变化大或小时，透过数字控制位(Cali[3:0])来关闭或开启NMOS来减少或者增加电流，以维持转换增益的稳定。
而校正码生成电路包含温度码-二进制码转换电路(T2B)、找出最大值和最小值电路(max、min)电路以及加法器，它主要产生数字控制位进行增益校正，其运作原理为将时间数字转换器输出转为二进制码，并藉由两电路max和min找出时间数字转换器输出的最大和最小值，其中最小值代表时间数字转换器中的偏差(offset)，并得到其范围(full range)的大小，最后将输出范围与理想(ideal)的输出范围，相减得到差值，并输入至增益校正电路中。举例来说，时间数字转换器为4位闪存时间数字转换器，于是在理想状况下，时间数字转换器最大的输出数字结果为15，最小为0，因此理想输出范围为15，之后将得到的时间数字转换器的实际输出范围与理想输出范围相减得到差值，直接输入至电压时间放大器中的增益校正电路以改善增益误差。
本发明的具有离散增益之电压时间转换器，主要藉由电压-时间转换得到一个转换增益，并实现放大的功能。此外，以动态放大器组成的电压时间转换器可以得到高线性度以及低功耗的特性，而为了减少本发明的电压时间转换器产生的固定的延时以达到更快的转换速度，本发明提高了时间电压转换器产生的电流大小，而导致了电流变化的范围也加大，因此提出了离散增益的增益校正方法来增加电流可以调整的范围，依据电流的变化的最大值来设计N型晶体管的大小。本发明可应用在混合式时间数字转换器以及时间数字转换器的设计中，提高整体电路的线性度。
以上通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

Claims (7)

1.一种具有离散增益之电压时间转换器，其特征在于，由动态放大器、增益校正电路、反相器、负载电容(CL)以及校正码生成电路(CCG)组成；其中，动态放大器由3个N型晶体管(MN1- MN 3)和两个P型晶体管(MP1- MP2)组成；增益校正电路以及校正码生成电路(CCG)依序连接；增益校正电路由4个N型晶体管(NM4- NM 7) 依序连接组成，校正码生成电路由温度码-二进制码转换电路(T2B)、找出最大值和最小值电路电路以及加法器组成；当控制信号(CKP)为0时，负载电容(CL)被充电到VDD；当控制信号(CKP)为1时，根据两输入电压的信号产生两条不同大小的电流，使得两个负载电容(CL)以不同速率从VDD放电至地；最后当放电的电压小于反相器的门槛电压时，反相器输出由0转变至1，两个反相器输出时间信号的相位差即为放大的时间信号；加入的增益校正电路用于产生离散增益，以稳定电压时间转换器之增益。
2.根据权利要求1所述的电压时间转换器，其特征在于，主要藉由电压-时间转换的方式来实现一个放大的效果；两输入电压的电压差，经过电压时间转换器后得到一个对应的时间差；根据电容充放电的特性，当输入的电压差值越小时，输出的时间差和输入呈现一个稳定增益的放大。
3.根据权利要求1所述的电压时间转换器，其特征在于，动态放大器中使用一个控制信号(CKP)决定负载电容(CL)是否充放电，在控制信号为1时，产生电流放电至地，以节省静态功率的消耗。
4.根据权利要求1所述的电压时间转换器，其特征在于，当输入电压产生的电流过大或过小时，增益校正电路根据校正码生成电路(CCG)的输出(Cali[3:0])打开或关闭四个N型晶体管，产生两输入电压产生的电流大小，以维持稳定的转换增益；此外，增益校正电路所产生的离散增益，可扩展增益校正的范围并减少固定延时的产生，以提高转换速率。
5.根据权利要求1所述的电压时间转换器，其特征在于，所述的校正码生成电路通过产生数字控制位进行增益校正；产生数字控制位的方法为将时间数字转换器输出转为二进制码，并藉由电路max和电路min找出时间数字转换器输出的最大和最小值，其中最小值代表时间数字转换器中的偏差，并得到其范围的大小，最后将输出范围与理想的输出范围相减得到差值，并输入至增益校正电路中。
6.如权利要求1-5之一所述的电压时间转换器在混合式时间数字转换器中的应用。
7.如权利要求6所述的应用，所述混合式时间数字转换器架构包括仿真时间转换器、所述的电压时间转换器以及时间数字转换器；架构中的模拟数字转换器主要为逐次逼近式模拟数字转换器，而时间数字转换器的为快闪时间数字架构，当输入电压信号进入模拟数字转换器进行量第一次量化后，余量电压的误差藉由电压时间转换器转成时间信号输入至时间数字转换器进行第二次量化，以实现高精度的特性；电压时间转换器藉由校正码生成电路的设计，实现增益校正，进一步提升混合式时间数字转换器的线性度。
CN201911246362.8A 2019-12-08 2019-12-08 具有离散增益之电压时间转换器 Active CN111030698B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911246362.8A CN111030698B (zh) 2019-12-08 2019-12-08 具有离散增益之电压时间转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911246362.8A CN111030698B (zh) 2019-12-08 2019-12-08 具有离散增益之电压时间转换器

Publications (2)

Publication Number Publication Date
CN111030698A CN111030698A (zh) 2020-04-17
CN111030698B true CN111030698B (zh) 2023-04-07

Family

ID=70204798

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911246362.8A Active CN111030698B (zh) 2019-12-08 2019-12-08 具有离散增益之电压时间转换器

Country Status (1)

Country Link
CN (1) CN111030698B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111565042B (zh) * 2020-05-25 2022-03-29 电子科技大学 一种适用于两步式adc的校正方法
CN112636756B (zh) * 2020-12-07 2023-08-01 东南大学 一种基于双向自举控制的低泄漏单次检测电压时间转换器
CN113162566B (zh) * 2021-05-17 2022-12-06 合肥工业大学 一种可编程高精度高动态范围的时间放大器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101320975A (zh) * 2008-06-06 2008-12-10 清华大学 基于时间域的超低功耗比较器
CN102176676A (zh) * 2011-03-18 2011-09-07 北京工业大学 基于线性脉冲宽度调制的时间域比较器
CN103259509A (zh) * 2012-02-16 2013-08-21 索尼公司 比较器、模拟数字转换器、固态成像器件、相机系统和电子装置
CN103532553A (zh) * 2013-10-22 2014-01-22 天津大学 基于循环时间数字转换器的时域adc
US9383727B1 (en) * 2015-01-06 2016-07-05 Panasonic Corporation Discrete-time analog circuit, transmitting device, and receiving device
JP2019071604A (ja) * 2017-10-10 2019-05-09 国立大学法人 鹿児島大学 電圧・時間変換器及びアナログ・デジタル変換器
CN110325926A (zh) * 2017-03-17 2019-10-11 英特尔公司 时间至数字转换器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101320975A (zh) * 2008-06-06 2008-12-10 清华大学 基于时间域的超低功耗比较器
CN102176676A (zh) * 2011-03-18 2011-09-07 北京工业大学 基于线性脉冲宽度调制的时间域比较器
CN103259509A (zh) * 2012-02-16 2013-08-21 索尼公司 比较器、模拟数字转换器、固态成像器件、相机系统和电子装置
CN103532553A (zh) * 2013-10-22 2014-01-22 天津大学 基于循环时间数字转换器的时域adc
US9383727B1 (en) * 2015-01-06 2016-07-05 Panasonic Corporation Discrete-time analog circuit, transmitting device, and receiving device
CN110325926A (zh) * 2017-03-17 2019-10-11 英特尔公司 时间至数字转换器
JP2019071604A (ja) * 2017-10-10 2019-05-09 国立大学法人 鹿児島大学 電圧・時間変換器及びアナログ・デジタル変換器

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Discrete-Time Voltage Controller for Voltage Source Converters With LC Filter Based on State-Space Models;Hyeon-Sik Kim等;《IEEE》;全文 *
WDM-PON用单片集成光源芯片的理论与实验研究;赵建宜;《中国博士学位论文全文数据库 (信息科技辑)》;全文 *
用于数字电源的基于时间的模数转换器的研究与设计;常学贵;《中国优秀硕士学位论文全文数据库 (信息科技辑)》;全文 *

Also Published As

Publication number Publication date
CN111030698A (zh) 2020-04-17

Similar Documents

Publication Publication Date Title
US9954549B2 (en) Charge-sharing and charge-redistribution DAC and method for successive approximation analog-to-digital converters
Zheng et al. A 14-bit 250 MS/s IF sampling pipelined ADC in 180 nm CMOS process
CN111030698B (zh) 具有离散增益之电压时间转换器
Ahmed et al. A 50-MS/s (35 mW) to 1-kS/s (15/spl mu/W) power scaleable 10-bit pipelined ADC using rapid power-on opamps and minimal bias current variation
TWI470938B (zh) 電容式分壓器
US11239853B1 (en) Hybrid analog-to-digital converter with multi-domain signal processing
JP3182444B2 (ja) Ａｄ変換器
US20210409033A1 (en) Analog-to-digital converter
US9819314B1 (en) Method and circuit for PVT stabilization of dynamic amplifiers
US20220255553A1 (en) Hybrid analog-to-digital converter
JP2023502420A (ja) スイッチトキャパシタ増幅器、及びそれを含むパイプライン型アナログ－デジタル変換器
Kwon et al. A 348-μW 68.8-dB SNDR 20-MS/s pipelined SAR ADC with a closed-loop two-stage dynamic amplifier
Akter et al. A 66-dB SNDR pipelined split-ADC in 40-nm CMOS using a class-AB residue amplifier
US10439572B1 (en) Analog-to-digital converter using discrete time comparator and switched capacitor charge pump
Meng et al. A 1.2-V 2.87-$\mu $ W 94.0-dB SNDR Discrete-Time 2-0 MASH Delta-Sigma ADC
Luu et al. A 12b 61dB SNDR 300MS/s SAR ADC with inverter-based preamplifier and common-mode-regulation DAC in 14nm CMOS FinFET
Yang et al. A 98.6 dB SNDR SAR ADC with a mismatch error shaping technique implemented with double sampling
CN111010186B (zh) 具有高线性度的电压时间转换器
Jung et al. A 12-bit 32MS/s SAR ADC using built-in self calibration technique to minimize capacitor mismatch
Chen et al. A 800 MS/s, 12-bit, ringamp-based SAR assisted pipeline ADC with gain error cancellation
CN115483933A (zh) 一种动态放大器校准电路
Cho A 2.24-mW, 61.8-dB SNDR, 20-MS/s pipelined ADC with charge-pump-based dynamic biasing for power reduction in op amp sharing
Martens et al. A 16nm 69dB SNDR 300MSps ADC with capacitive reference stabilization
CN111025884B (zh) 两步式高速动态时间数字转换器
Wang et al. Design of a rail-to-rail 460 kS/s 10-bit SAR ADC for capacitive sensor interface

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant