CN111010186B - 具有高线性度的电压时间转换器 - Google Patents

具有高线性度的电压时间转换器 Download PDF

Info

Publication number
CN111010186B
CN111010186B CN201911287833.XA CN201911287833A CN111010186B CN 111010186 B CN111010186 B CN 111010186B CN 201911287833 A CN201911287833 A CN 201911287833A CN 111010186 B CN111010186 B CN 111010186B
Authority
CN
China
Prior art keywords
voltage
cks
time converter
time
voutp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911287833.XA
Other languages
English (en)
Other versions
CN111010186A (zh
Inventor
屠于婷
徐荣金
叶大蔚
史传进
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN201911287833.XA priority Critical patent/CN111010186B/zh
Publication of CN111010186A publication Critical patent/CN111010186A/zh
Application granted granted Critical
Publication of CN111010186B publication Critical patent/CN111010186B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/504—Analogue/digital converters with intermediate conversion to time interval using pulse width modulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明属于集成电路技术领域，具体为具有高线性度的电压时间转换器。本发明电压时间转换器，由两条等比速率的充放电路径组成；每条充放电路径都包含控制开关、以晶体管组成的电流源和反相器。本发明将两路径中其中一条的放电电压节点VOUTP提高大于VDD来改善电压时间转换器的线性度，以及得到更大的输出范围，并使另外一条路径的放电电压节点VOUTN小于VDD来缩小电压时间转换器产生的固定延时，以提高转换速率，藉由控制信号CKS1、CKS2和CKS3的运作来避免额外的功率消耗。此外，本发明使用定电流充放电，以实现稳定的转换增益，并设计一个校正信号Vgain，以避免增益不受工艺、温度以及电源电压影响。

Description

具有高线性度的电压时间转换器
技术领域
本发明属于集成电路技术领域，具体涉及电压时间转换器。
背景技术
目前随着工艺越来越先进，许多低功耗的设计可以使用更低的电源电压，但也因此导致一些模拟电路的性能受到影响。以传统的闪存模拟数字转换器以及闪存时间数字转换器为例，传统的闪存模拟数字转换器其量程(full scale)的范围由电源电压决定，所以如果需要实现一个高精度的模拟数字转换器，其电压分辨率可能会到μ量级或更小，导致比较器的设计要求提高；闪存时间数字转换器的量程范围和操作频率有关，其精度主要由延时链中的最小延时决定，而随着工艺进步，晶体管中的最小延时变小，于是对于闪存时间数字转换器来说，其精度以及速度可以得到提升。此外，时间域信号处理电路还可以使用数字电路来实现，以降低功率消耗。
文献[1]中提出的应用于基于时间域的模拟数字转换器的高线性度电压时间转换器，在动态放大器的基础上加入了一对输入差动对来调整增益，但其对增益误差的改善程度有限，且差动对输入电压的漂移对于增益有很大的影响，因此这对于差动对输入电压的设计有很大的挑战。而文献[2]则是提出一种基于采样的电压时间转换器，其运作原理也是使用电容充放电的方式将电压信号转换为时间信号。但和一般传统的动态放大器有些不同的地方，文献[2]的电路中有一条额外的路径来决定电容是否放电至地，此路径上会有静态电流的产生，于是整体电路消耗功率较大。
文献[3]主要提出一个稳定斜率充放电的数字时间转换器，使用数字模拟转换器产生仿真电压信号输入至斜坡产生器，因此斜坡产生器会产生一个以该仿真电压为放电起点的斜坡信号，之后由反相器转换为时间信号。而本发明以文献[3]的原理为基础来实现一个具有高线性度的电压时间转换器，将电压直接输入至电压时间转换器中，并使用两条电流源以输入电压为起点电压进行等比速率充放电。相较于以动态放大器为基础的电压时间放大器，本发明可以达到更稳定的转换增益以及更快的转换速度，并根据控制信号的工作以节省功率消耗。此外，由于定电流的设计，使得转换增益不会随着输入信号改变而改变，但转换增益仍会受到工艺、温度以及电源电压的影响，于是本发明设计一个控制电压信号Vgain，针对其中一个电流源去进行增益校正，以稳定整个电压时间转换器的转换增益。
参考文献
[1] K. Ohhata, "A 2.3-mV, 1-GHz, 8-Bit Fully Time-Based Two-Step ADCUsing a High-Linearity Dynamic VTC," in IEEE Journal of Solid-State Circuits,vol. 54, no. 7, pp. 2038-2048, April 2019.
[2] P. Osheroff, G. S. La Rue, and S. Gupta, "A Highly Linear 4GS/sUncalibrated Voltage-to-Time Converter with Wide Input Range," 2016 IEEEInternational Symposium on Circuits and Systems (ISCAS), Montreal, Canada,2016, pp. 57-60.
[3] P. Chen, F. Zhang, Z. Zong, H. Zheng, T. Siriburanon and R. B.Staszewski, "A 15-μW, 103-fs step, 5-bit Capacitor-DAC-based Constant-SlopeDigital-to-Time Converter in 28nm CMOS," 2017 IEEE Asian Solid-State CircuitsConference, Seoul, Korea, 2017, pp. 93-96.。
发明内容
为克服上述现有技术的缺点，本发明提供一种具有高线性度之电压时间转换器。
本发明提供的具有高线性度之电压时间转换器，由两条等比速率的充放电路径组成；其中，一条路径包含：3个控制开关SW1-SW3、晶体管MN1和反相器INV，三部分依次连接；另一条路径包含：3个控制开关SW1-SW3、晶体管MN2和反相器INV，三部分依次连接；晶体管MN1和MN2作为电流源；在两条路径的3个控制开关SW1-SW3处分别设置一个控制信号，依次记为CKS1、CKS2和CKS3，分别用于控制还原、采样以及转换的过程；设电压时间转换器的输入为VOP和VON，电压时间转换器的输出为TOUTP和TOUTN；两路反相器的输入分别为VOUTP和VOUTN；在晶体管MN1、MN2上分别加有电压信号，记为Vgain和Vbias，分别用于控制在晶体管MN1、MN2的电流大小；两条路径中，有一条路径的VOUTP上额外加入一个电容Ccharge（即两条路径的差别），用于确保该路径中反相器的输入VOUTP的电压大于VDD。见附图1所示。
本发明电压时间转换器的工作流程如下：
在还原阶段，CKS1为1，CKS2以及CKS3为0，因此SW1关闭，SW2和SW3打开，于是，VOUTP和VOUTN充电至VDD；
在采样阶段，CKS2为1，CKS1以及CKS3为0，因此SW2关闭，SW1和SW3打开，于是VOP的电压会累加到VOUTP上，而VON的电压输入至VOUTN上；
在转换阶段，CKS3为1，CKS1以及CKS2为0，因此SW3关闭，SW1和SW2打开，MN1和MN2产生电流流至GND，于是，VOUTP和VOUTN开始放电到GND，当VOUTP和VOUTN电压放电小于反相器的门槛电压时，反相器输出由0变为1。
由于VOUTP和VOUTN在小于反相器的门槛电压时，其放电速率会越来越缓，导致输出非线性，并使得输入范围受限制。本发明将VOUTP电压提高，可以改善电压时间转换器的线性度，以及得到更大的输入范围。
本发明中，使用三个控制信号CKS1、CKS2和CKS3来决定整体电路的工作状态；其中，只有在CKS3关闭时才产生电流，使得VOUTP和VOUTN以等比例的速率放电至地，所以可以节省功率的消耗。
由于在进行电压时间的转换过程中，固定延时的产生与节点开始放电的电压大小以及电流充放电速率相关，而在输出的时间信号会产生一个固定的延时，导致电路的转换速度下降。在本发明的具有高线性度之电压时间转换器中，VOUTN的放电起点小于电源电压，于是与反相器门槛电压的差值缩小，因此可以减少固定延时的产生，以提高转换速率。
本发明中，通过使用两条不同大小但等比例的定电流充放电过程来实现一个时间放大的效果，其转换增益由两电流源的比值决定。此外由于定电流的使用，使得电流的变化范围不会随着输入电压变化，但电流变化仍会受到工艺、温度以及电源电压影响(PVT)，所以相较于以动态放大器为基础的电压时间放大器，本发明可以缩小针增益校正的范围。此外本发明设计一个Vgain控制信号，使得两条充放电路径中有一条路径为可调式电流源，来校正当增益出现误差时的情况。
本发明的技术效果为，该具有高线性度之电压时间转换器藉由两条等比例速率充放电路径达到一个时间放大的效果，实现高线性度、较大的输出范围以及高转换速度的特性，并得到一个稳定的增益。此外为了避免电压时间转换器受到工艺、温度以及电源电压的影响而导致增益出现误差，本发明的其中一条充放电路径作为一个可调式的电流源，并使用电压校正信号Vgain来进行增益校正。
附图说明
图1是本发明的具有高线性度之电压时间转换器结构图。
图2是本发明的具有高线性度之电压时间转换器时序图。
图3是本发明的具有高线性度之电压时间转换器用于两步式时间数字转换器的示意图。
图中标号：VTC为电压时间转换器，TVC为时间电压转换器，INV为反相器，MN1-2作为电流源的晶体管，SW1-SW3为电压时间转换器的控制开关，VOP和VON为VTC的输入信号，CK1，CKS2和CKS3为电压时间转换器的控制信号，Ccharge为VOUTP上的充电电容，VOUTP和VOUTN为充放电路径上的电压节点，TOUTP和TOUTN为VTC的输出信号，Vgain为增益控制信号，Vbias为电流源的偏压，Vth为反相器门槛电压，Tamp为放大后的时间差，VDD为电源电压，GND为电源地，CTDC为粗调时间数字转换器，DTA为动态时间放大器，FTDC为细调时间数字转换器，Decoder为译码器，Calibration circuit为增益校正电路，T2B为温度计码转成二进制电路，DAC为数字模拟转换器，max和min为找FTDC的最大和最小数字输出，START和STOP为输入时间信号，F_START和F_STOP为CTDC输出余量信号，TOUTP和TOUTN为VTC输出时间信号，T[31:0]为CTDC和FTDC输出数字信号，DOUT[7:0]为整体电路的输出信号，offset为FTDC的最小数字输出信号，full range为FTDC数字输出信号的最大值以及最小值相减所得的差值，ideal为FTDC的输出理想值。
具体实施方式
在下文中结合图示在参考实施例中更完全地描述本发明，本发明提供优选实施例，但不应该被认为仅限于在此阐述的实施例。
图1显示了本发明的电压时间转换器电路架构，图2本发明时序图，本发明的具有高线性度之电压时间转换器架构，主要由两条相似的充放电路径组成，每条充放电路径都包含控制开关SW1-SW3、晶体管和反相器INV。当控制信号CKS1为1时，VOUTP和VOUTN被还原至VDD；控制信号CKS2为1时，时间电压转换器的输出至VOUTP和VOUTN，此时因为VOUTP有接上一个额外的电容Ccharge，所以VOUTP上的电压为VDD和VOP的总和，而VOUTN上的电压为VON；CKS3为1时，晶体管NM1-2和GND产生一条通路，因此VOUTP和VOUTN开始以等比的速度放电，直到VOUTP和VOUTN的电压低于反相器的门槛电压，反相器的输出TOUTP和TOUTN由0改变至1，其中TOUTP和TOUTN两信号之间的时间差Tamp即为放大后的结果。其中，Vbias为产生单位电流I的偏压点，而实现转换增益的方法，则是藉由设定Vgain产生电流16I，其中16即为电压时间转换器的转换增益。根据以动态放大器为基础的电压时间转换器，该架构是以输入电压去改变电流的大小来实现电压实现的转换，因此要实现高速以及稳定增益的特性时，电压时间放大器会产生一个很大的电流变化范围，对于做稳定增益以及校正电路的设计上的要求会比较高。由于定电流源充放电的优势，本发明的具有高线性度之电压时间转换器的转换增益不会随着输入改变，但仍受到工艺、温度以及电源电压的影响，所以校正范围相较于以动态放大器为基础的电压时间转换器小，因此可以设计一个校正电路来控制Vgain，以保持转换增益不受到影响。
图3为本发明的具有高线性度之电压时间转换器应用于两步式时间数字转换器的示意图，两步式时间数字转换器的组成为粗调转换器(CTDC)、细调转换器(FTDC)、动态放大器(DTA)、编码器(Decoder)以及校正电路(Calibration circuit)。本示意图中的粗调时间数字转换器以及细调时间数字转换器为传统的闪存时间数字转换器，译码器则是使用Verilog代码综合的数字电路。动态时间放大器由时间电压转换器TVC以及本发明的具有高线性度之电压时间转换器VTC组成，其中时间电压转换器为一个相位频率侦测器以及两条充放电路径。两个输入的时间信号START和STOP输入至CTDC后可以得到输出数字码T[31:16]以及输出余量信号F_START和F_STOP。当F_START和F_STOP进入时间电压转换器时，F_START和F_STOP的时间差为Tin，经过相位频率侦测器时会产生UP和DN输出信号，其中UP信号包含时间差Tin，随着两输入信号UP和DN经过两条充放电路径以等速率放电至一个固定的时间后，时间电压转换器得到输出电压VOP和VON。而当VOP和VON输入至本发明的电压时间转换器得到两个时间信号TOUTP和TOUTN时，两输出信号再次输入至FTDC进行细调转换得到T[15:0]，最后CTDC和FTDC输出数字信号T[31:0]输入至译码器中进行计算得到输出DOUT[7:0]。校正电路包含温度码-二进制码转换电路(T2B)、数字仿真转换器(DAC)，max和min电路，以及一些加法器，由于CTDC和FTDC输出为温度计码形式， FTDC的输出需要经过T2B电路转换成二进制码。校正电路会检测出FTDC输出数字结果的最大值与最小值，并求出FTDC输出的范围，以及和理想输出范围的数字差值，而差值代表的含义为电压时间转换器增益不匹配的程度。举例来说，FTDC为4位闪存时间数字转换器，在理想状况下FTDC最大的输出数字结果为15，最小为0，因此理想的输出范围为15。在FTDC输出范围与理想输出范围相减得到差值后，经过数字模拟转换器将差值转为模拟控制信号Vgain，来校正电压时间转换器增益以改善增益误差。
本发明的具有高线性度之电压时间转换器，主要藉由电压-时间转换得到一个转换增益，而设计的方法则是藉由两条相似的充放电路径以等比例的速率进行放电，并使用反相器将电压转为时间信号。本发明在设计上可以提高电路的线性度、输出范围以及转换速度，此外，电路使用了三个控制信号分别实现了还原、采样以及放电的工作，因此可以节省一些消耗功率。本发明也提供了一种校正方式，来降低工艺、温度以及电源电压对于电压时间放大器转换增益的影响。本发明可应用在两步式或流水线时间数字转换器或以时间域为基础的模拟数字转换器的设计中，提高整体电路的线性度以及转换速度。
以上通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

Claims (5)

1.一种具有高线性度的电压时间转换器，其特征在于，由两条等比速率的充放电路径组成；其中，一条路径包含： 3个控制开关SW1-SW3、晶体管MN1和反相器INV，三部分依次连接；另一条路径包含：3个控制开关SW1-SW3、晶体管MN2和反相器INV，三部分依次连接；晶体管MN1和MN2作为电流源；在两条路径的3个控制开关SW1-SW3处分别设置一个控制信号，依次记为CKS1、CKS2和CKS3，分别用于控制还原、采样以及转换的过程；设电压时间转换器的输入为VOP和VON，电压时间转换器的输出为TOUTP和TOUTN；两路反相器的输入分别为VOUTP和VOUTN；在晶体管MN1、MN2上分别加有电压信号，记为Vgain和Vbias，分别用于控制在晶体管MN1、MN2的电流大小；两条路径中，有一条路径的VOUTP上额外加入一个电容Ccharge，用于确保该路径中反相器的输入VOUTP的电压大于VDD。
2.根据权利要求1所述的具有高线性度的电压时间转换器，其特征在于，其工作流程如下：
在还原阶段，CKS1为1，CKS2以及CKS3为0，因此SW1关闭，SW2和SW3打开，于是，VOUTP和VOUTN充电至VDD；
在采样阶段，CKS2为1，CKS1以及CKS3为0，因此SW2关闭，SW1和SW3打开，于是VOP的电压会累加到VOUTP上，而VON的电压输入至VOUTN上；
在转换阶段，CKS3为1，CKS1以及CKS2为0，因此SW3关闭，SW1和SW2打开，MN1和MN2产生电流流至GND，于是，VOUTP和VOUTN开始放电到GND，当VOUTP和VOUTN电压放电小于反相器的门槛电压时，反相器输出由0变为1。
3.根据权利要求1所述的具有高线性度的电压时间转换器，其特征在于，使用三个控制信号CKS1、CKS2和CKS3来控制整体电路的工作状态；其中，只有在CKS3关闭时才产生电流，使得VOUTP和VOUTN以等比例的速率放电至地，以节省功率的消耗。
4.根据权利要求1所述的具有高线性度的电压时间转换器，其特征在于，VOUTN的放电起点小于电源电压，使与反相器门槛电压的差值缩小，以减少固定延时的产生，提高转换速率。
5.根据权利要求1所述的具有高线性度的电压时间转换器，其特征在于，通过使用两条不同大小但等比例的定电流充放电过程来实现一个时间放大的效果，使其转换增益由两电流源的比值决定；此外使用定电流，使得电流的变化范围不随着输入电压变化，以缩小针对增益校正的范围；此外使用一个Vgain控制信号，使两条充放电路径中有一条路径为可调式电流源，用以校正增益出现的误差。
CN201911287833.XA 2019-12-15 2019-12-15 具有高线性度的电压时间转换器 Active CN111010186B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911287833.XA CN111010186B (zh) 2019-12-15 2019-12-15 具有高线性度的电压时间转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911287833.XA CN111010186B (zh) 2019-12-15 2019-12-15 具有高线性度的电压时间转换器

Publications (2)

Publication Number Publication Date
CN111010186A CN111010186A (zh) 2020-04-14
CN111010186B true CN111010186B (zh) 2023-03-07

Family

ID=70115315

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911287833.XA Active CN111010186B (zh) 2019-12-15 2019-12-15 具有高线性度的电压时间转换器

Country Status (1)

Country Link
CN (1) CN111010186B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112636756B (zh) * 2020-12-07 2023-08-01 东南大学 一种基于双向自举控制的低泄漏单次检测电压时间转换器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103532553A (zh) * 2013-10-22 2014-01-22 天津大学 基于循环时间数字转换器的时域adc
CN103560787A (zh) * 2013-10-22 2014-02-05 天津大学 宽输入范围线性电压时间转换方法及转换器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4564558B2 (ja) * 2008-09-19 2010-10-20 株式会社半導体理工学研究センター 差動演算増幅回路とそれを用いたパイプライン型ａ／ｄ変換装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103532553A (zh) * 2013-10-22 2014-01-22 天津大学 基于循环时间数字转换器的时域adc
CN103560787A (zh) * 2013-10-22 2014-02-05 天津大学 宽输入范围线性电压时间转换方法及转换器

Also Published As

Publication number Publication date
CN111010186A (zh) 2020-04-14

Similar Documents

Publication Publication Date Title
Verbruggen et al. A 70 db sndr 200 ms/s 2.3 mw dynamic pipelined sar adc in 28nm digital cmos
Ahmed et al. A 50-MS/s (35 mW) to 1-kS/s (15/spl mu/W) power scaleable 10-bit pipelined ADC using rapid power-on opamps and minimal bias current variation
US8957794B2 (en) A/D converter and method for calibrating the same
Verbruggen et al. A 2.1 mW 11b 410 MS/s dynamic pipelined SAR ADC with background calibration in 28nm digital CMOS
Ohhata A 2.3-mW, 1-GHz, 8-bit fully time-based two-step ADC using a high-linearity dynamic VTC
Huang et al. 28.4 A 12b 330MS/s pipelined-SAR ADC with PVT-stabilized dynamic amplifier achieving< 1dB SNDR variation
Iizuka et al. A 14-bit digitally self-calibrated pipelined ADC with adaptive bias optimization for arbitrary speeds up to 40 MS/s
CN111030698B (zh) 具有离散增益之电压时间转换器
US11581896B2 (en) Analog-to-digital converter
Lyu et al. A 4-GS/s 39.9-dB SNDR 11.7-mW hybrid voltage-time two-step ADC with feedforward ring oscillator-based TDCs
Su et al. A 280MS/s 12b SAR-assisted hybrid ADC with time domain sub-range quantizer in 45nm CMOS
Ohhata et al. A 900-MHz, 3.5-mW, 8-bit pipelined subranging ADC combining flash ADC and TDC
JP2023502420A (ja) スイッチトキャパシタ増幅器、及びそれを含むパイプライン型アナログ－デジタル変換器
Gandara et al. A 172dB-FoM pipelined SAR ADC using a regenerative amplifier with self-timed gain control and mixed-signal background calibration
Akter et al. A 66-dB SNDR pipelined split-ADC in 40-nm CMOS using a class-AB residue amplifier
CN111010186B (zh) 具有高线性度的电压时间转换器
Su et al. A time-interleaved SAR ADC with signal-independent background timing calibration
Guo et al. A 13b 600-675MS/s Tri-State Pipelined-SAR ADC With Inverter-Based Open-Loop Residue Amplifier
CN111025884B (zh) 两步式高速动态时间数字转换器
Chen et al. A 800 MS/s, 12-bit, ringamp-based SAR assisted pipeline ADC with gain error cancellation
Runge et al. A 0.02-mm2 9-bit 100-MS/s charge-injection cell based SAR-ADC in 65-nm LP CMOS
CN115483933A (zh) 一种动态放大器校准电路
Cho A 2.24-mW, 61.8-dB SNDR, 20-MS/s pipelined ADC with charge-pump-based dynamic biasing for power reduction in op amp sharing
Rubino et al. A 880 nW, 100 kS/s, 13 bit Differential Relaxation-DAC in 180 nm
Nakajima et al. A self-background calibrated 6b 2.7 GS/s ADC with cascade-calibrated folding-interpolating architecture

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant