CN103259509A - 比较器、模拟数字转换器、固态成像器件、相机系统和电子装置 - Google Patents
比较器、模拟数字转换器、固态成像器件、相机系统和电子装置 Download PDFInfo
- Publication number
- CN103259509A CN103259509A CN2013100513722A CN201310051372A CN103259509A CN 103259509 A CN103259509 A CN 103259509A CN 2013100513722 A CN2013100513722 A CN 2013100513722A CN 201310051372 A CN201310051372 A CN 201310051372A CN 103259509 A CN103259509 A CN 103259509A
- Authority
- CN
- China
- Prior art keywords
- output node
- amplifier
- signal
- comparator
- differential pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003384 imaging method Methods 0.000 title claims description 67
- 239000007787 solid Substances 0.000 claims description 51
- 230000008859 change Effects 0.000 claims description 33
- 238000006243 chemical reaction Methods 0.000 claims description 24
- 238000012545 processing Methods 0.000 claims description 23
- 230000000052 comparative effect Effects 0.000 claims description 18
- 238000009434 installation Methods 0.000 claims description 14
- 238000004088 simulation Methods 0.000 claims description 11
- 239000011159 matrix material Substances 0.000 claims description 9
- 230000005693 optoelectronics Effects 0.000 claims description 7
- 230000003287 optical effect Effects 0.000 claims description 6
- 230000003321 amplification Effects 0.000 claims description 4
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 4
- 229920006395 saturated elastomer Polymers 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 description 43
- 239000003990 capacitor Substances 0.000 description 30
- 238000005070 sampling Methods 0.000 description 28
- 230000005540 biological transmission Effects 0.000 description 25
- 238000010586 diagram Methods 0.000 description 22
- 230000000694 effects Effects 0.000 description 17
- 230000004048 modification Effects 0.000 description 13
- 238000012986 modification Methods 0.000 description 13
- 230000006866 deterioration Effects 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 11
- 230000006872 improvement Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 7
- 230000006870 function Effects 0.000 description 6
- 101001018097 Homo sapiens L-selectin Proteins 0.000 description 5
- 102100033467 L-selectin Human genes 0.000 description 5
- 101000984653 Homo sapiens Large subunit GTPase 1 homolog Proteins 0.000 description 4
- 102100027113 Large subunit GTPase 1 homolog Human genes 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000012141 concentrate Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 101100455533 Arabidopsis thaliana LSG1-1 gene Proteins 0.000 description 3
- 101000622137 Homo sapiens P-selectin Proteins 0.000 description 3
- 102100023472 P-selectin Human genes 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 239000000284 extract Substances 0.000 description 3
- 238000011002 quantification Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/0863—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of switching transients, e.g. glitches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/56—Input signal compared with linear ramp
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
- H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
- H04N25/677—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction for reducing the column or line fixed pattern noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/767—Horizontal readout lines, multiplexers or registers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
一种比较器包括第一放大器和电位保持部分。第一放大器包括差分对晶体管，并且从第一输出节点输出对应于比较结果的电位的信号。差分对晶体管用作比较部分，其在所述差分对晶体管的一个的栅极接收基准电压，所述基准电压的信号电位随着斜率改变，在所述差分对晶体管的另一个的栅极接收输入信号，并且比较所述基准电压和所述输入信号的电势。电位保持部分保持所述第一输出节点的电位，使得具有其输出部分连接到所述第一放大器的所述差分对晶体管中的所述第一输出节点的另一个晶体管不落入不满足饱和操作条件的电位。
Description
技术领域。
本公开涉及比较器、单斜率模拟数字（下文中称为AD）转换器、由CMOS图像传感器代表的固态成像器件、相机系统和电子装置。
背景技术
近年来，由于以下原因，已经关注CMOS（互补金属氧化物半导体）图像传感器作为替代CCD（电荷耦合器件）的固态成像器件（图像传感器）。
对于CCD，需要采用专用工艺以制造CCD像素，使用多个电源电压以操作CCD像素，并且结合多个外围IC（集成电路）操作CCD像素。
另一方面，CMOS图像传感器解决了各种问题，诸如CCD的高复杂系统。为此，CMOS图像传感器已经受到关注。
在制造CMOS图像传感器时，可能使用与普通CMOS集成电路的制造工艺相同的制造工艺。此外，可能用单个电源驱动CMOS图像传感器。而且，可能在同一芯片上使用CMOS工艺将模拟电路和逻辑电路混合在一起。
因此，CMOS图像传感器带来许多极大的优点，诸如外围IC数目的减少。
在CCD的输出电路中，使用具有FD层的FD（浮置扩散）放大器的单信道（ch）输出处于主流。
另一方面，CMOS图像传感器具有用于每个像素的FD放大器。作为CMOS图像传感器的输出，列并行输出处于主流，其中CMOS图像传感器选择像素阵列的各行之一，并且同时读取列方向的各行之一。
这是因为由于难以用像素中安排的FD放大器获得足够的驱动性能并且因此需要减少数据速率的事实，所以并行处理是有利的。
作为列并行输出CMOS图像传感器的单个输出电路，已经提出各种类型。
作为读取CMOS图像传感器中像素信号的方法，已知一种方法，其中用作由诸如光电二极管的光电转换器件生成的光信号的信号电荷，经由在光电转换器件附近安排的MOS（金属氧化物半导体）开关，通过电容临时采样，然后读取。
在采样电路中，在采样电容值中通常导致具有反向相关的噪声。
在将信号电荷转移到采样电容器时，像素使用电势斜率来完全转移信号电荷。因此，在采样过程中不导致噪声，而是当之前电容的电压电位重置到特定参考值时导致噪声。
作为消除噪声的一般方法，已知CDS（相关双采样）。在该方法中，处于紧接在其采样之前状态的信号电荷（重置电位）读取和存储一次，然后读取并且从重置电位减去采样之后的信号电位，以便消除噪声。
CDS的具体方法包括各种技术。
此外，作为列并行输出CMOS图像传感器的像素信号读取（输出）电路，已经提出各种类型。在它们中，最先进的类型是这样的电路，其包括用于每列的AD转换器（下文中称为ADC），并且提取作为数字信号的像素信号。
例如，在“An Integrated 800×600CMOS Image system”（ISSCC Digest ofTechnical Papers，第304-305页，1999年2月，W.Yang等人）、日本专利申请公开No.2005-278135、日本专利申请公开No.2005-295346以及日本专利申请公开No.63-209374中公开了具有这种列并行ADC的CMOS图像传感器。
发明内容
如上所述，单斜率AD转换器使得比较器比较来自DAC（或斜坡发生器）的斜波与AD转换器的输入信号，并且控制随后的计数器，从而执行AD转换。
在多个单斜率AD转换器构造为由CMOS图像传感器的列并行单斜率AD转换器表现的情况下，上面的斜波由多个AD转换器共有。
因此，如果响应于AD转换器之一的操作，斜波受比较器的影响而波动，则其他AD转换器遭受该影响，并且导致其他AD转换器在它们的AD转换结构中具有误差。
在CMOS图像传感器中，例如，如果亮区域（或暗区域）存在，那么明亮（或黑暗）在列方向扩散，其导致图像质量的劣化。
注意到，在以下描述中，这样的现象称为条纹现象。
作为改进条纹现象的一般方法，已知添加如由源极跟随器代表的缓冲器电路到每个比较器的输入。
根据该方法，添加缓冲器电路到每个比较器旨在通过缓冲器电路的隔离性能，减少从比较器发送到斜坡的误差的成因。
然而，该方法导致由于缓冲器电路的插入的消耗电流、噪声和芯片面积的增加。
作为另一一般方法，已知减少斜坡发生器的输出阻抗的方法。
作为斜坡发生器，电路通常由电流源和电阻构成。然而，电阻值等于输出阻抗。因此，输出阻抗的减少等于电阻值的减少。
结果，为了生成相同的斜坡波形，需要增加电流源的电流值。因此，这导致消耗电流、噪声和芯片面积的增加。
使用由运算放大器构成的集成电路的斜坡发生器也具有上面的缺点。
已经鉴于上面的情况做出本公开，并且因此希望提供一种比较器、AD转换器、固态成像器件、相机系统和电子装置，其能够减少输入波形中导致的误差，实现系统精度的改进而不出现消耗电流、噪声和面积的增加，并且减少AD转换器中的误差和图像质量的劣化。
根据本公开的第一实施例，提供一种比较器，包括第一放大器和电位保持部分。第一放大器包括差分对晶体管，并且配置为从第一输出节点输出对应于比较结果的电位的信号。差分对晶体管用作比较部分，其配置为在所述差分对晶体管的一个的栅极接收基准电压，所述基准电压的信号电位随着斜率改变，在所述差分对晶体管的另一个的栅极接收输入信号，并且比较所述基准电压和所述输入信号的电势。电位保持部分，配置为保持所述第一放大器的所述第一输出节点的电位，使得具有其输出部分连接到所述第一放大器的所述差分对晶体管中的所述第一输出节点的另一个晶体管不落入不满足饱和操作条件的电位。
根据本公开的第二实施例，提供一种模拟到数字转换器，包括比较器和计数器。比较器配置为比较基准电压与输入信号用于确定，所述基准电压的信号电位随着斜率改变，并且输出确定的信号。计数器配置为计数所述比较器的比较时间以获得数字信号。所述比较器包括第一放大器和电位保持部分。第一放大器具有差分对晶体管，并且配置为从第一输出节点输出对应于比较结果的电位的信号。差分对晶体管用作比较部分，其配置为在所述差分对晶体管的一个的栅极接收基准电压，所述基准电压的信号电位随着斜率改变，在所述差分对晶体管的另一个的栅极接收输入信号，并且比较所述基准电压和所述输入信号的电势。电位保持部分配置为保持所述第一放大器的所述第一输出节点的电位，使得具有其输出部分连接到所述第一放大器的所述差分对晶体管中的所述第一输出节点的另一个晶体管不落入不满足饱和操作条件的电位。
根据本公开的第三实施例，提供一种固态成像器件，包括像素阵列部分和像素信号读取部分。像素阵列部分具有以矩阵形式排列的多个像素。所述像素配置为执行光电转换。像素信号读取部分配置为从所述像素阵列部分以多个像素为单位读取像素信号。所述像素信号读取部分包括模拟到数字转换器，配置为将模拟读取信号转换为数字信号。所述模拟到数字转换器包括比较器和计数器。比较器配置为比较基准电压与输入信号用于确定，所述基准电压的信号电位随着斜率改变，并且输出确定的信号。计数器配置为计数所述比较器的比较时间以获得数字信号。所述比较器包括第一放大器和电位保持部分。第一放大器具有差分对晶体管，并且配置为从第一输出节点输出对应于比较结果的电位的信号。差分对晶体管用作比较部分，其配置为在所述差分对晶体管的一个的栅极接收基准电压，所述基准电压的信号电位随着斜率改变，在所述差分对晶体管的另一个的栅极接收输入信号，并且比较所述基准电压和所述输入信号的电势。电位保持部分配置为保持所述第一放大器的所述第一输出节点的电位，使得具有其输出部分连接到所述第一放大器的所述差分对晶体管中的所述第一输出节点的另一个晶体管不落入不满足饱和操作条件的电位。
根据本公开的第四实施例，提供一种相机系统，包括固态成像器件和光学系统。光学系统配置为在所述固态成像器件上形成被摄体图像。所述固态成像器件包括像素阵列部分和像素信号读取部分。像素阵列部分具有以矩阵形式排列的多个像素。所述像素配置为执行光电转换。像素信号读取部分配置为从所述像素阵列部分以多个像素为单位读取像素信号。所述像素信号读取部分包括模拟到数字转换器，配置为将模拟读取信号转换为数字信号。所述模拟到数字转换器包括比较器和计数器。比较器配置为比较基准电压与输入信号用于确定，所述基准电压的信号电位随着斜率改变，并且输出确定的信号。计数器配置为计数所述比较器的比较时间以获得数字信号。所述比较器包括第一放大器和电位保持部分。第一放大器，具有差分对晶体管，并且配置为从第一输出节点输出对应于比较结果的电位的信号。差分对晶体管用作比较部分，其配置为在所述差分对晶体管的一个的栅极接收基准电压，所述基准电压的信号电位随着斜率改变，在所述差分对晶体管的另一个的栅极接收输入信号，并且比较所述基准电压和所述输入信号的电势。电位保持部分配置为保持所述第一放大器的所述第一输出节点的电位，使得具有其输出部分连接到所述第一放大器的所述差分对晶体管中的所述第一输出节点的另一个晶体管不落入不满足饱和操作条件的电位。
根据本公开的第五实施例，提供一种电子装置，包括至少用于在信号处理系统中使用的比较器。所述比较器包括第一放大器和电位保持部分。第一放大器包括差分对晶体管，并且配置为从第一输出节点输出对应于比较结果的电位的信号。差分对晶体管用作比较部分，其配置为在所述差分对晶体管的一个的栅极接收基准电压，所述基准电压的信号电位随着斜率改变，在所述差分对晶体管的另一个的栅极接收输入信号，并且比较所述基准电压和所述输入信号的电势。电位保持部分配置为保持所述第一放大器的所述第一输出节点的电位，使得具有其输出部分连接到所述第一放大器的所述差分对晶体管中的所述第一输出节点的另一个晶体管不落入不满足饱和操作条件的电位。
根据本公开的实施例，可能减少输入波形中导致的误差，实现系统精度的改进而不引起消耗电流、噪声和面积的增加，并且减少AD转换器中的误差和图像质量的劣化。
如在以下附图图示的，根据本公开的最佳模式实施例的以下详细描述，本公开的这些和其他目的、特征和优点将变得更加明显。
附图说明
图1是示出根据本公开实施例的半导体器件的层压结构示例的图；
图2是示出根据实施例的半导体器件中电路等的第一安排配置示例的图；
图3A到3C是示出根据实施例的半导体器件的信号之间时间关系的图；
图4是示出根据实施例的半导体器件中电路等的第二安排配置示例的图；
图5是示出根据实施例的半导体器件中电路等的第三安排配置示例的图；
图6是示出使用时间轴上的波形的图3所示的半导体器件的操作的图，其表现可以减少来自相邻列的干扰；
图7是示出根据实施例的CMOS图像传感器（固态成像器件）的基本配置示例的图；
图8是示出根据实施例的包括四个晶体管的CMOS图像传感器的像素的示例的图；
图9是示出根据实施例的具有列并行ADC的CMOS图像传感器（固态成像器件）的配置示例的框图；
图10是示出根据实施例的具有列并行ADC的CMOS图像传感器中的电路等的第一安排配置示例的图；
图11是示出这样的示例的图，其中用于发送时间分立的模拟信号的TCV集中，并且与用于发送数字信号的TCV分离；
图12是示出根据实施例的具有列并行ADC的CMOS图像传感器中的电路等的第二安排配置示例的图；
图13是示出根据实施例的具有列并行ADC的CMOS图像传感器中的电路等的第三安排配置示例的图；
图14是示出根据实施例的比较器的第一配置示例的电路图；
图15是用于说明箝位的基本概念的图。
图16A和16B是每个示出箝位电路的最简单配置示例的图；
图17是示出根据实施例的比较器的第一配置示例的电路图；
图18是示出作为与图17所示的比较器比较的示例的不具有箝位电路的比较器的电路图；
图19A和19B是示出图18所示的比较器的操作波形的图；
图20A到20C分别是示出图18所示的比较器的寄生电容、比较器的操作波形、以及在比较器的操作中的等效电容中的改变的图；
图21是示出图18所示的比较器的操作的斜坡波形的图；
图22A和22B是示出图17所示的比较器的操作波形的图；
图23A到23C分别是示出图17所示的比较器的寄生电容、比较器的操作波形、以及在比较器的操作中的等效电容中的改变的图；
图24是示出图17所示的比较器的操作的斜坡波形的图；
图25是示出根据实施例的比较器的第一配置示例的修改的电路图；
图26是示出根据实施例的比较器的第二配置示例的基本概念的图；
图27是示出根据实施例的比较器的第二配置示例的电路图；
图28是示出作为与图27所示比较器比较的示例的不具有箝位电路的比较器的电路图；
图29A到29C是示出图28所示的比较器的操作波形的图；
图30A到30C是示出图27所示的比较器的操作波形的图；
图31是示出根据实施例的比较器的第二配置示例的修改的电路图；
图32是示出根据实施例的比较器的第三配置示例的电路图。
图33是示出根据实施例的比较器的第三配置示例的修改的电路图；
图34是示出对其应用根据实施例的固态成像器件的相机系统的配置示例的图；以及
图35是示出电子装置的信号处理系统的配置示例，对该电子装置应用根据实施例的比较器、AD转换器、固态成像器件和相机系统。
具体实施方式
下文中，将参照附图给出本公开实施例的描述。
注意到，将按以下顺序给出描述。
（1）半导体器件的概述
（1-1）半导体器件中的第一安排配置示例
（1-2）半导体器件中的第二安排配置示例
（1-3）半导体器件中的第三安排配置示例
（2）固态成像器件的概述
（2-1）固态成像器件的基本配置示例
（2-2）具有列并行ADC的固态成像器件的配置示例
（2-3）固态成像器件中的第一安排配置示例
（2-4）固态成像器件中的第二安排配置示例
（2-5）固态成像器件中的第三安排配置示例
（3）比较器的配置示例
（3-1）比较器的第一配置示例的基本概念
（3-2）比较器的第一配置示例的具体电路
（3-3）比较器的第一配置示例的修改
（3-4）比较器的第二配置示例的基本概念
（3-5）比较器的第二配置示例的具体电路
（3-6）比较器的第二配置示例的修改
（3-7）比较器的第三配置示例的具体电路
（3-8）比较器的第三配置示例的修改
（4）相机系统的配置示例
（5）到电子装置的应用
（1）半导体器件的概述
图1是示出根据实施例的半导体器件的层压结构示例的图。
根据实施例的半导体器件100具有以阵列形式安排并且包括光电转换元件等的多个传感器。
下文中，将首先描述具有这样配置的半导体器件的配置示例。然后，将描述用作固态成像器件的CMOS图像传感器的配置示例作为半导体器件的示例。
此外，将给出单斜率AD转换器的具体配置示例的描述，其能够减少输入波形中导致的误差，实现精度的改进而不引起消耗电流、噪声和面积的增加，减少AD转换器中的误差和图像质量的劣化，并且应用于固态成像器件。
如图1所示，半导体器件100具有第一芯片（上部芯片）110和第二芯片（下部芯片）120的层压结构。
层压的第一和第二芯片110和120通过在第一芯片110中形成的导通孔（TC（S）V（贯通接触（硅）通孔））相互电连接。
以这样的方式形成半导体器件100以具有层压结构，使得第一和第二芯片110和120在晶片级接合在一起并且通过切块来切割。
在上部和下部两个芯片的层压结构中，第一芯片110是模拟芯片（传感器芯片），其具有以矩阵形式安排的多个传感器。
第二芯片120是逻辑芯片（数字芯片），包括量化通过TCV从第一芯片110传送的模拟信号的电路和信号处理电路。
第二芯片120具有焊盘BPD和输入/输出电路，并且第一芯片110具有开口OPN，用于在到第二芯片120的线接合中使用。
根据本实施例的两个芯片的层压结构的半导体器件100具有以下特性配置。
例如，通过导通孔（下文中还可以称为TCV）执行第一芯片110和第二芯片120之间的电连接。
TCV安排在芯片末端或盘和电路区域之间。
例如，用于发送控制信号和供电的TCV主要集中在芯片的四角，通过此减少第一芯片110的信号布线区域。
第一芯片110的布线层数目的减少导致电源线的电阻的增加和IR压降的增加。作为对于该问题的对策，TCV的有效安排可以使用第二芯片120的布线，改进第一芯片110中电源的噪声控制、稳定供应等。
（1-1）半导体器件中的第一安排配置示例
图2是图示根据实施例的半导体器件中电路等的第一安排配置示例的图。
在图2所示的半导体器件100A中，第一芯片110A和第二芯片120A二维展开以便于电路（诸如层压结构的第一芯片110A和第二芯片120A）的安排的理解。
第一芯片110A具有以阵列形式安排的多个传感器111（111-0、111-1等）和发送从传感器111（111-0、111-1等）输出的模拟信号（传感器信号）的第一信号线LSG1（LSG1-0、LSG1-1等）。
在第一芯片110A中，在第一时钟CLK11采样传感器111（111-0、111-1等）的传感器信号的采样保持（SH）电路112（112-0、112-1等）安排在第一信号线LSG1（LSG1-0、LSG1-1等）上。
在第一信号线LSG1（LSG-0、LSG-1等）上，安排放大从采样保持（SH）电路112（112-0、112-1等）输出的传感器信号的放大器113（113-0、113-1等）。
此外，第一芯片110A具有TCV114（114-0、114-1等），其将第一信号线LSG1（LSG1-0、LSG1-1等）电连接到第二芯片120A，并且发送传感器信号。
注意到尽管图中未示出，但是第一芯片110A还具有用于供电和发送控制信号的TCV。
第二芯片120A具有连接到在第一芯片110A中形成的各个TCV114的第二信号线LSG2（LSG2-0、LSG2-1等）。
在第二信号线LSG2（LSG2-0、LSG2-1等）上，安排在第二时钟CLK12采样通过TCV114发送的传感器信号的采样开关121（121-0、121-1等）。
在第二信号线LSG2（LSG2-0、LSG2-1等）上，安排量化通过采样开关121（121-0、121-1等）采样的信号的量化器122（122-0、122-1等）。
第二芯片120A具有信号处理电路123，其执行由量化器122（122-0、122-1等）量化的信号的数字计算处理。
在半导体器件100A中，从传感器111输出的信号由SH电路112采样-保持，然后通过放大器113发送到TCV114。
在此，如果从传感器111输出的信号的功率足够大，那么可以不安排放大器113。
通过TCV114发送的信号由用作逻辑芯片（数字芯片）的第二芯片120A的采样开关121采样，然后在电压方向由量化器122量化。如此数字化的数据由信号处理电路123计算。
根据本公开的实施例，通过TCV114发送的信号在时间方向离散。换句话说，通过TCV114发送的信号是连续信号，即电压方向的离散时间模拟信号。
同样在此情况下，在信号中出现来自相邻TCV114的干扰。
然而，对于信号的来自相邻TCV的干扰可以通过适当地控制第一时钟CLK11的定时和第二时钟CLK12避免，在第一时钟CLK11由SH电路112采样保持信号，在第二时钟CLK12在第二芯片120A中采样离散时间模拟信号。
图3A到3C是示出根据实施例的半导体器件的信号之间的时间关系的图。
图3A示出通过TCV114发送的信号提供到的节点ND11的信号波形，图3B示出第一时钟CLK11，并且图3C示出第二时钟CLK12。
现在关注通过TCV114发送的离散时间模拟信号的节点ND11。
因为第一时钟CLK11使用对于连接到所有传感器111的SH电路112公共的定时，节点ND11的信号发送时间和相邻节点ND12的信号过渡时间理想上相互同步。
然而，如果由于例如信号通过布线的延迟，在节点ND11和节点ND12之间用于从传感器111输出信号的定时中出现误差，则如图3A所示在节点ND11的信号中导致源自干扰的晶须（whisker）。
然而，信号已经通过SH电路112以其中发送一个数据的间隔时间离散。因此，信号在间隔中具有固定值，并且在足够时间过去之后稳定在希望的值。
驱动半导体器件，以便在信号完全稳定在该值的定时使用第二时钟CLK12执行采样，从而使得可能将由来自TCV114的干扰导致的误差减小到可忽略的水平。
（1-2）半导体器件中的第二安排配置示例
图4是图示根据实施例的半导体器件中电路等的第二安排配置示例的图。
图4中示出的半导体器件100B与图2中示出的半导体器件100A在以下点上不同。
也就是说，在第二芯片120B中，以相反顺序（相反连接）在第二信号线LSG2（LSG2-0、LSG2-1等）上安排采样开关121（121-0、121-1等）和量化器122（122-0、122-1等）。
根据本公开的实施例，可以以在连续时间上的量化以及通过连接到量化器122的采样开关121的采样的顺序，执行在第二时钟CLK12的采样和量化。
在此情况下，通过对于信号提供触发器电路，实现采样开关121的操作。
图2所示的半导体器件100A的配置可能在采样开关121断开时导致kT/C噪声。然而，图4所示的半导体器件100B的配置没有kT/C噪声。
（1-3）半导体器件中的第三安排配置示例
图5是图示根据实施例的半导体器件中电路等的第三安排配置示例的图。
图5中示出的半导体器件100C与图2和图4中示出的半导体器件100A和100B在以下点上不同。
也就是说，第二芯片120C具有比较器124（124-0、124-1等）和计数器125（125-0、125-1等），替代采样开关和量化器。
在第二芯片120C中，比较器124比较斜坡信号RAMP与通过TCV发送的传感器信号，以执行从电压轴到时间轴的转换，然后计数器125量化时间信息。
图6示出基于与图3所示配置相同的原理，可以减少来自相邻列的干扰。在图5所示的配置中，以这样的方式执行AD转换操作，使得斜坡波RAMP与信号比较，并且通过计数器125将时间转换为数字值。因此，在斜坡波和计数器124不操作的同时，AD转换器不提取信号。
在此，如图6所示，半导体器件在信号LSGO-N的输出基本稳定之后，开始斜坡波的转变和计数器125的操作，从而使得可能减少如图3所示的半导体器件的情况下来自相邻TCV的干扰导致的误差。
（2）固态成像器件的概述
将给出作为根据实施例的半导体器件的示例的用作固态成像器件的CMOS图像传感器的配置示例的描述。
（2-1）固态成像器件的基本配置
图7是示出根据实施例的CMOS图像传感器（固态成像器件）的基本配置示例的图。
图7所示的CMOS图像传感器200具有像素阵列部分120、行选择电路（Vdec）220和列读取电路（AFE）230。
行选择电路220和列读取电路230形成像素信号读取部分。
用作半导体器件的CMOS图像传感器200采用图1所示的层压结构。
根据该实施例，基本上配置层压结构，使得第一芯片110具有像素阵列部分210，并且第二芯片120具有形成像素信号读取部分的行选择电路220和列读取电路230。
用于驱动像素的信号、像素（传感器）的模拟读取信号、电源电压等通过在第一芯片110中形成的TCV，在第一芯片110和第二芯片120之间传送。
像素阵列部分210具有以M（行）×N（列）（矩阵）形式二维排列的多个像素电路210A
图8是示出根据实施例的包括四个晶体管的CMOS图像传感器的像素的示例的图。
像素电路210A具有由例如光电二极管（PD）构成的光电转换元件（下文中可以简称为PD）211。
对于一个光电转换元件211，像素电路210A具有用作有源元件的四个晶体管，即，传输晶体管212、重置晶体管213、放大晶体管214和选择晶体管215。
光电转换元件211将入射光光电转换为对应于光量的量的电荷（在此，电子）。
用作传输元件的传输晶体管212连接在光电转换元件211和用作输入节点的浮置扩散FD之间。用作控制信号的传输信号TRG通过传输控制线LTRG提供到传输晶体管212的栅极（传输栅极）。
因此，传输晶体管212将由光电转换元件211转换的电子传输到浮置扩散FD。
重置晶体管213连接在对其提供电源VDD的电源线LVDD和浮置扩散FD之间。用作控制信号的重置信号RST通过重置控制线LRST提供到重置晶体管213的栅极。
因此，用作重置元件的重置晶体管213将浮置扩散FD的电势重置为电源线LVDD的电势。
浮置扩散FD连接到用作放大元件的放大晶体管214的栅极。也就是说，浮置扩散FD作为用作放大元件的放大晶体管214的输入节点。
放大晶体管214和选择晶体管215串联连接在对其提供电源电压VDD的电源线LVDD和信号线LSGN之间。
因此，放大晶体管214通过选择晶体管215连接到信号线LSGN，并且构成像素外的具有恒流源IS的源极跟随器电路。
然后，用作对应于地址信号的控制信号的选择信号SEL通过选择控制线LSEL提供到选择晶体管215的栅极，并且导通选择晶体管215。
当选择晶体管215导通时，放大晶体管214放大浮置扩散FD的电势，并且输出对应于该电势的电压到信号线LSGN。通过信号线LSGN从每个像素输出的电压输出到列读取电路230。
因为传输晶体管212、重置晶体管213和选择晶体管215的各个栅极例如以行为单位连接，所以这些操作通过一行对于每个像素同时执行。
在像素阵列部分210中，重置控制线LRST、传输控制线LTRG和选择控制线LSEL的布线安装为以像素排列的行为单位的组。
控制线LRST、LTRG和LSEL每个具有M根线。
重置控制线LRST、传输控制线LTRG和选择控制线LSEL由行选择电路220驱动。
如上所述，具有这样配置的像素阵列部分210包括信号布线和控制布线，并且在第一芯片110中形成。
此外，根据该实施例，构成具有安排在第一芯片110中的放大晶体管214的源极跟随器电路的恒流源IS安排在第二芯片210中。
行选择电路220控制安排在像素阵列部分210的任何行中的像素的操作。行选择电路220通过控制线LSEL、LRST和LTRG控制像素。
例如，取决于快门模式切换信号，行选择电路220切换曝光系统到其中对每行执行曝光的卷帘快门系统或其中对于所有像素同时执行曝光的全局快门系统，从而执行图像驱动控制。
列读取电路230通过信号线LSGN接收由行选择电路220读取和控制的像素行的数据，然后将接收的数据传输到随后级信号处理电路。
列读取电路230包括CDS电路和ADC（模拟到数字转换器）。
（2-2）具有列并行ADC的固态成像器件的配置示例
注意到，根据实施例的CMOS图像传感器不特别限于，但是可以配置为具有例如列并行AD转换器（下文中简称为ADC）的CMOS图像传感器。
图9是示出根据实施例的具有列并行ADC的CMOS图像传感器（固态成像器件）的配置示例的框图。
如图9所示，固态成像器件300具有用作成像部分的像素阵列部分310、用作像素驱动部分的行选择电路320、水平传输扫描电路330和定时控制电路340。
此外，固态成像器件300具有ADC组350、用作斜坡信号发生器的数字模拟转换器（下文中简称为DAC）360、放大电路（S/A）370、信号处理电路380和水平传输线390。
像素阵列部分310具有例如以矩阵形式排列的图8所示的多个像素，每个像素具有光电转换元件（光电二极管）和像素内放大器。
此外，固态成像器件300具有用作连续读取从像素阵列部分310传输的信号的控制电路的以下电路。
也就是说，固态成像器件300具有作为控制电路的生成内部时钟的定时控制电路340、控制行地址和行扫描的行选择电路320和控制列地址和列扫描的水平传输扫描电路330，作为控制电路。
在ADC组350中，安排多列单斜坡ADC，每个单斜坡ADC具有比较器351、计数器352和锁存器353。
比较器351对于每行线比较基准电压Vslop与通过垂直信号线LSGN从像素获得的模拟信号，基准电压Vslop具有通过以楼梯图案改变由DAC360生成的基准电压获得的斜坡波形（RAMP）。
计数器352计数比较器351的比较时间。
ADC组350具有n位数字信号转换功能，并且为每条垂直信号线（列线）安排以构成列并行ADC块。
锁存器353的输出连接到具有例如2n位宽度的水平传输线390。
此外，安排对应于水平传输线390的2n个放大电路370和信号处理电路380。
在ADC组350中，为每列安排的比较器351比较读取到信号线LSGN的模拟信号（电势VSL）与基准电压Vslop（具有特定斜率并线性变化的斜坡波形）。
此时，为每列安排的计数器352如比较器操作的情况。信号线（LSGN）的电势（模拟信号）VSL以这样的方式转换为数字信号，使得斜坡波形RAMP的特定电势Vslop对应于计数器352的计数值变化。
为了改变基准电压Vslop，电压的变化转换为时间的变化，并且在特定周期（时钟）计数时间以便将电势转换为数字值。
然后，当模拟电信号VSL跨越基准电压Vslop时，比较器351的输出反转以停止计数器352的输出时钟，从而完成AD转换。
在上述AD转换完成之后，水平传输扫描电路330通过水平传输线390将由锁存器353保持的数据输入到信号处理电路380和放大电路370，从而生成二维图像。
如此执行列并行输出处理。
注意到，在此采用的比较器351的具体配置将在下面详细描述。
用作半导体器件的CMOS图像传感器300也采用图1所示的层压结构。
在根据实施例的层压结构中，第一芯片110主要地具有像素阵列部分310。
第二芯片120具有行选择电路320、水平传输扫描电路330、定时控制电路340、ADC组350、DAC（斜坡信号发生器）360、放大电路（S/A）370、信号处理电路380和水平传输线390。
用于驱动像素的信号、像素（传感器）的模拟读取信号、电源电压等通过在第一芯片110中形成的TCV，在第一芯片110和第二芯片120之间传输。
（2-3）固态成像器件中的第一安排配置示例
在此，将给出以下配置示例的描述，其中在层压结构的第一芯片和第二芯片中安排具有图9所示的列并行ADC的CMOS图像传感器的构成。
图10是示出根据实施例的具有列并行ADC的CMOS图像传感器中的电路等的第一安排配置示例的图。
同样在图10中，第一芯片110D和第二芯片120D二维展开以便于诸如层压结构的第一芯片110D和第二芯片120D的电路等的安排的理解。
此外，在图10中，省略定时控制电路340、放大电路370和信号处理电路380。第二芯片120D也具有这些电路。
如上所述，在层压结构中，第一芯片110D主要地具有像素阵列部分310。
第二芯片120D具有行选择电路320、水平传输扫描电路330、定时控制电路340、ADC组350的比较器351、计数器352、锁存器353和DAC（斜坡信号发生器）360。
用于驱动像素的信号、像素（传感器）的模拟读取信号、电源电压等通过在第一芯片110D中形成的TCV114，在第一芯片110D和第二芯片120D之间传输。
注意到，根据该实施例，构成具有安排在第一芯片110D中的像素的放大晶体管等的源极跟随器电路的电流源IS安排在第二芯片120D中。
图10所示的构成的安排以与图5所示的安排相同的方式执行。
在图10所示的CMOS图像传感器300A中，从列选择电路320输出并且用于控制传输晶体管（传输开关）的导通/截止的传输控制信号TRG具有与图5所示的第一时钟CLK11的功能相同的功能。
控制用于生成斜坡波的定时，以便充分稳定模拟信号VSL（m），从而使得可能传送信号同时减少由如图6所示的源自相邻TCV的干扰导致的误差。
图11是示出这样的示例的图，其中用于发送时间分立的模拟信号的TCV集中，并且与用于发送数字信号的TCV分离。
该配置可以减少来自相邻TCV的干扰。
然而，例如在图10所示的系统中，行选择电路320输出普通数字信号用于接通/关断开关。因此，不容易基于这些信号减少与信号线LSGN（n）的干扰。
根据本公开的实施例，如图11所示，有效的是集中用于发送时间分立的模拟信号的TCV，并且将这样的TCV与用于发送数字信号的TCV分离。
在图11所示的示例中，第一芯片110E具有区域410和420，其中用于发送数字信号的TCV安排在像素阵列部分310的右和左两侧。
此外，在图11中，第一芯片110E具有区域430，其中用于发送模拟信号的TCV安排在像素阵列部分310的下侧。
（2-4）固态成像器件中的第二安排配置示例
图12是示出根据实施例的具有列并行ADC的CMOS图像传感器中的电路等的第二安排配置示例的图。
图12所示的CMOS图像传感器300B示出这样的情况，其中一个浮置扩散FD由像素阵列部分310B中的多个像素共享。
在图12所示的示例中，浮置扩散FD、重置晶体管213、放大晶体管214和选择晶体管215由两个像素共享。
每个像素包括光电转换元件（光电二极管211）和传输晶体管212。
同样在此情况下，第一芯片110F主要地具有像素阵列部分310B，并且CMOS图像传感器300B的其他配置与图10所示的CMOS图像传感器300A的那些配置相同。
（2-5）固态成像器件中的第三安排配置示例
图13是示出根据实施例的具有列并行ADC的CMOS图像传感器中的电路等的第三安排配置示例的图。
如在图12所示的CMOS图像传感器300B的情况下，图13所示的CMOS图像传感器300C示出这样的情况，其中一个浮置扩散FD由像素阵列部分310C中的多个像素共享。
同样在此情况下，第一芯片110G主要地具有像素阵列部分310C。
在该示例中，TCV114G接近共享区域形成。
以此方式形成TCV114G，使得在第一芯片110G和第二芯片120G中形成的由金属（例如，Cu）制造的连接电极通过金属相互连接。输出到信号线LSGN的像素信号通过TCV114G提供到第二芯片120G的比较器351。
（3）比较器的配置示例
接下来，将给出应用到ADC组并且形成列ADC的比较器351的具体配置示例的描述。
首先，根据该实施例的比较器351减少输入阻抗的改变，从而使得可能减少输入信号中的误差，并且改进条纹现象。
第二，根据实施例的比较器351减少电流源电路的电流值的波动，从而使得可能减少电源电压的波动，减少比较结果中的误差，并且减少由与包括比较器的装置系统中的其他电路的干扰导致的误差。
在第二配置的情况下，还可能改进条纹现象。
此外，根据本公开实施例的比较器可以具有第三配置，其中第一和第二配置组合在一起。
在执行上述本公开的实施例时，存在对于在用作数字芯片的第二芯片中安排的量化器和比较器的噪声变得大于模拟芯片中安排的量化器和比较器的噪声的担心。
根据实施例的比较器包括对于噪声有效的配置。
下文中，将给出图9到13所示的CMOS图像传感器中的比较器的配置示例的描述。
在以下描述中，将由符号500表示比较器。
（3-1）比较器的第一配置示例的基本概念
图14是示出根据实施例的比较器的第一配置示例的基本概念的图。
图15是用于说明箝位的基本概念的图。
第一配置示例的比较器500主要地具有第一放大器510、第二放大器520和用作电位保持部分的箝位电路530，第一放大器510和第二放大器520相互级联连接。
也就是说，比较器500具有两级放大器配置，并且还包括连接到第一级的第一放大器510的第一输出节点A和第二级的第二放大器520的第二输出节点B的箝位电路530。
如图15所示，箝位电路530检测输出节点A和B的电压，并且接通电流源I1以便在检测到输出节点B已经变得高于（或已经变得低于）输出节点A恒定电压Vth之后，将来自电源（地）的电流馈送到输出节点A（或从输出节点A馈出电流）。
因此，箝位电路530避免节点A和B的电势的进一步改变。
图16A和16B是每个示出箝位电路的最简单配置示例的图。
如图16A和16B所示，上述箝位电路530可以以最简单的方式由n沟道MOS（NMOS）晶体管NT1或p沟道MOS（PMOS）晶体管PT1构成。
在箝位电路530由NMOS晶体管NT1构成的情况下，箝位电路530在检测到输出节点B已经变得高于输出节点A MOS的阈值电压Vthn之后，将来自电源的电流馈送到输出节点A。
因此，箝位电路530避免输出节点A的电势的进一步减少，并且箝位节点A和B的电势。
在箝位电路530由PMOS晶体管PT1构成的情况下，箝位电路530在检测到输出节点B已经变得低于输出节点A MOS的阈值电压|Vthp|之后，从输出节点A提取电流到地GND。
因此，箝位电路530避免输出节点A的电势的进一步增加，并且箝位节点A和B的电势。
（3-2）比较器的第一配置示例的具体电路
图17是示出根据实施例的比较器的第一配置示例的电路图。
图17示出了使用镜像电容极好地限制频带以减少噪声的比较器的配置示例。在这样配置的情况下，使得比较器输出小噪声功率。因此，可能补偿当比较器安排在用作数字芯片的第二芯片中时导致的缺点。
如图17所示，为每列安排的比较器500具有第一放大器510、第二放大器520、箝位电路530和用作用于呈现镜像效果的电容的电容器C530，第一放大器510和第二放大器520相互级联连接。
此外，电容连接在第二级的第二放大器520的源极接地放大器的输入和输出之间。该电容成像镜像效果，并且因此等价于连接到源极接地输入的增益倍增电容。
因此，用小电容极大地缩窄比较器500的频带。
为了在开始行操作处确定用于每列的操作点，比较器500具有初始化（自动归零：AZ）和采样功能。
注意到，根据该实施例，第一导电类型是p沟道或n沟道，并且第二导电类型是n沟道或p沟道。
第一放大器510具有PMOS晶体管PT511到PT514和NMOS晶体管NT511到NT513，作为饱和栅极类型场效应晶体管。
第一放大器510具有第一和第二电容器C511和C512作为AZ电位的采样电容（输入电容）。
PMOS晶体管PT511的源极和PMOS晶体管PT512的源极连接到电源电势源VDD。
PMOS晶体管PT511的漏极连接到NMOS晶体管NT511的漏极，并且在PMOS晶体管PT511的漏极和NMOS晶体管NT511的漏极之间的连接点形成节点ND511。此外，PMOS晶体管PT511的漏极和栅极相互连接，并且PMOS晶体管PT511的漏极和栅极之间的连接点连接到PMOS晶体管512的栅极。
PMOS晶体管PT512的漏极连接到NMOS晶体管NT512的漏极，并且在PMOS晶体管PT512的漏极和NMOS晶体管NT512的漏极之间的连接点形成输出节点ND512。
NMOS晶体管NT511的源极和NMOS晶体管512的源极相互连接，并且NMOS晶体管NT511的源极和NMOS晶体管NT512的源极之间的连接点连接到NMOS晶体管NT513的漏极。NMOS晶体管NT513的源极连接到基准电势源（例如，地电势）GND。
NMOS晶体管NT511的栅极连接到电容器C511的第一电极，并且在NMOS晶体管NT511的栅极和电容器C511的第一电极之间的连接点形成节点ND513。此外，电容器C511的第二电极连接到斜坡信号RAMP的输入端子TRAMP。
NMOS晶体管NT512的栅极连接到电容器C512的第一电极，并且在NMOS晶体管NT512的栅极和电容器C512的第一电极之间的连接点形成节点ND514。此外，电容器C512的第二电极连接到模拟信号VSL的输入端子TVSL。
此外，NMOS晶体管NT513的栅极连接到偏置信号BIAS的输入端子TBIAS。
PMOS晶体管PT513的源极连接到节点ND511，并且其漏极连接到节点ND513。PMOS晶体管PT514的源极连接到输出节点ND512，并且其漏极连接到节点ND514。
此外，PMOS晶体管PT513和PT514的栅极共同地连接到低电位和有源第一AZ信号PSEL的输入端子TPSEL。
在具有这样配置的第一放大器510中，PMOS晶体管PT511和PT512构成电流镜电路。
此外，NMOS晶体管NT511和NT512构成差分比较部分（跨导放大器（Gm放大器））511，其使用NMOS晶体管NT513作为电源源。
此外，PMOS晶体管PT513和PT514用作AZ（自动归零：初始化）开关，并且电容器C511和C512用作AZ电位的采样电容。
然后，第一放大器510的输出信号1st comp从输出节点ND512输出到第二放大器520。
第二放大器520具有PMOS晶体管PT521、NMOS晶体管NT521和NT522、以及用作AZ电位的采样电容的第三电容器C521。
PMOS晶体管PT521的源极连接到电源电势源VDD，并且其栅极连接到第一放大器510的输出节点ND512。
PMOS晶体管PT521的漏极连接到NMOS晶体管NT521的漏极，并且在PMOS晶体管PT521的漏极和NMOS晶体管NT521的漏极之间的连接点形成输出节点ND521。
NMOS晶体管NT521的源极连接到地电势GND，并且其栅极连接到电容器C521的第一电极。在NMOS晶体管NT521的源极和电容器C521的第一电极之间的连接点形成节点ND522。电容器C521的第二电极连接到地电势GND。
NMOS晶体管NT522的漏极连接到节点ND521，并且其源极连接到节点ND522。
此外，NMOS晶体管NT522的栅极连接到高电位和有源第二AZ信号NSEL的输入端子TNSEL。
第二AZ信号NSEL具有与提供到第一放大器510的第一AZ信号PSEL的电位互补的电位。
在具有这样配置的第二放大器520中，PMOS晶体管PT521构成输入和放大电路。
此外，NMOS晶体管NT522用作AZ开关，并且电容器C521用作AZ电位的采样电容。
此外，第二放大器520的输出节点ND521连接到比较器500的输出端子TOUT。
箝位电路530具有NMOS晶体管NT531。也就是说，箝位电路530采用图16A所示的配置。
NMOS晶体管NT531的漏极连接到电源电压源VDD，其源极连接到第一放大器510的输出节点ND512（节点A），并且其栅极连接到第二放大器520的输出节点ND521。
电容器C530的第一电极连接到作为源极接地放大器的PMOS晶体管PT521的栅极（输入），并且其第二电极连接到PMOS晶体管PT521的漏极（输出）。
电容器C530成像镜像效果，并且因此等价于连接到源极接地输入的增益倍增电容。
假设PMOS晶体管PT521的增益是Av2，并且电容器C530的电容是C，那么第一放大器510的输出的电容是像{C×(1+Av2)}的增益倍增。因此，电容器C530的电容值可以小。
因此，用小电容极大地缩窄比较器500的频带。
如上所述，箝位电路530连接在比较器500中第一放大器510的输出节点ND512（A）和第二放大器520的输出节点ND521（B）之间。
箝位电路530检测第一放大器510的输出节点ND512（A）的电压和第二放大器520的输出节点ND521（B）的电压。
在此情况下，箝位电路530检测到第二放大器520的输出节点ND521（B）已经变得高于第一放大器（510）的输出节点ND512（A）恒定电压Vth。
具体地，在第二放大器520的输出节点ND521（B）高于第一放大器510的输出节点ND512（A）恒定电压Vth的情况下，箝位电路530导通NMOS晶体管NT531，以便将来自电源的电流馈送到输出节点ND512（A）。
在此情况下，第一放大器510的NMOS晶体管NT513用作电流源。
然后，箝位电路530执行箝位处理，使得第一放大器510的输出节点ND512（A）的电势不变得低于形成差分对晶体管的NMOS晶体管NT512的阈值电压Vthn，NMOS晶体管NT512的漏极连接到输出节点ND512。
换句话说，箝位电路530箝位输出节点ND512（A）的电势，使得差分对晶体管NT512（M2）满足并且保持其饱和操作状态。
因此，箝位电路530避免输出节点ND512（A）的电势低于恒定电势，并且箝位节点ND512（A）和ND521（B）的电势。
利用上述箝位电路530的功能，可能实现条纹现象的改进。
接下来，将给出为何可以改进条纹现象的原因的描述。
在描述之前，将首先给出使用没有箝位电路的图18所示的比较器为何出现条纹现象的原因的描述，作为比较示例。
（条纹现象为何出现的原因）
首先，将给出条纹现象为何出现的原因（即，从比较器500A发送到斜坡的误差（比较器的输入阻抗的改变）的原因）的描述。注意到，如下面将描述的对于该机制的解决方案本身是新颖的，并且因此由本公开实施例呈现的效果原理上基于对于该机制的新颖解决方案。
图18是示出作为与图17所示的比较器比较的示例的不具有箝位电路的比较器的电路图。
图19A和19B是示出图18所示的比较器的操作波形的图。
图20A到20C分别是示出图18所示的比较器的寄生电容、比较器的操作波形、以及在比较器的操作的等效电容中的改变的图。图20A示出寄生电容，图20B示出在差分对状态和在源极跟随器状态下二者的操作波形，并且图20C示出在比较器操作时等效电容的改变。
图21是示出图18所示的比较器的操作的斜坡波形的图。
当斜坡波形RAMP输入到比较器500A时，构成比较器的第一放大器510操作。
因此，如图19A和19B所示，在第一级的第一放大器510的输出节点ND512（A）呈现这样的斜坡波形，其具有比输入斜坡波形RAMP尖锐对应于第一放大器510的放大增益的量的斜率。
因为输入斜坡波形RAMP在第一放大器510的输出反转之后继续，所以输出节点ND512（A）的电势继续下降。然后，NMOS晶体管NT512（M2）的漏极电压继续下降。
因此，NMOS晶体管NT512（M2）不满足其饱和操作条件，并且进入三极管操作状态。结果，NMOS晶体管NT512（M2）的驱动力极大地减少。
当差分对晶体管NT511（M1）和NT512（M2）都满足饱和操作条件时，即，当它们处于普通差分对状态时，节点TAIL的电势显示具有斜坡波形的一半斜率的斜率的斜坡波形。
另一方面，当NMOS晶体管NT512（M2）不满足饱和条件并且损失其驱动力时，差分对电路变为等价于由用作电流源的NMOS晶体管NT511（M1）和NMOS晶体管NT513构成的源极跟随器电路。
因为节点TAIL是源极跟随器电路的输出节点，所以此时节点TAIL的电势示出具有与斜坡波形的斜率相同斜率的斜坡波形，如图20B所示。
在比较器500A的第一放大器510中，寄生电容Cgs存在于差分对晶体管M1（NT511）的栅极和源极之间。
通过米勒效应，如图20C所示，在其中节点TAIL显示具有斜坡波形的一半斜率的斜率的斜坡波形的差分对状态下，由如从斜坡波形的输入侧看到的电容等效的电容变为0.5Cgs。此外，在其中节点TAIL显示具有与斜坡波形的斜率相同斜率的斜坡波形的源极跟随器状态下，等效电容变为0Cgs。
也就是说，当NMOS晶体管NT512（M2）禁用（不满足饱和操作条件）时，如从斜坡波形的输入侧看到的等效电容下降。
当斜坡波形的节点的等效电容下降时，由斜坡发生器的输出阻抗及其等效电容形成的斜坡波形的节点的时间常数下降。
结果，斜坡波形本身的斜率恒定，但是其时间发送延迟变小。在斜坡波形中，在特定定时的小发送延迟等价于该定时之后的波形经历电压电位偏移的状态，如图21所示。
因此，当特定差分比较器部分的输出反转，并且NMOS晶体管NT512（M2）因此被禁用时，影响施加于要反转的比较部分。
更具体地，因为临时使得斜坡波形更早，所以也使得受影响的比较部分的反转时间更早。
当使用单斜率AD转换器的固态成像器件具有其中信号的亮度例如由反转时间的长度表示的系统配置时，出现条纹现象，其中在列中存在的暗信号使得其他列的AD转换结果被引导到暗侧。
（根据本公开实施例的条纹现象的改进）
图22A和22B是示出图17所示的比较器的操作波形的图。
图23A到23C分别是示出图17所示的比较器的寄生电容、比较器的操作波形、以及在比较器的操作的等效电容中的改变的图。图23A示出寄生电容，图23B示出在差分对状态和在源极跟随器状态下二者的操作波形，并且图23C示出在比较器操作时等效电容的改变。
图24是示出图17所示的比较器的操作的斜坡波形的图。
图17所示的比较器500在比较部分的输出的反转之后，在禁用NMOS晶体管NT512（M2）之前（在NMOS晶体管NT512（M2）不满足饱和操作条件之前），箝位输出节点ND512（A）和输出节点ND521（B）的电势。
结果，如图22A和22B所示，NMOS晶体管NT512（M2）免于其禁用（即，免于NMOS晶体管NT512（M2）不满足饱和操作条件的状态）。
因此，源极跟随器状态不出现。此外，如图23C所示，如从斜坡波形的输入侧看到的等效电容在第一放大器510的输出反转之后不改变。
因此，如图24所示，如上所述的斜坡波形的时间常数的改变和由于斜坡波形的时间常数的改变的电位偏移不出现。
因此，通过图17所示的比较器500极大地改进了条纹现象。
（消耗电流）
当箝位电路530操作时要馈送的电流由用于差分对晶体管的TAIL电流源（NMOS晶体管NT513）覆盖。
也就是说，由比较示例的比较器500A馈送以减小输出节点ND512（A）的电势的电流部分馈送到NMOS晶体管NT531（M3）。
因此，避免消耗电流的增加。
（噪声和比较器延迟）
如图22A和22B所示，箝位电路530在第一放大器510的输出反转之后开始其操作，但是在第一放大器510的输出反转之前完全不操作。
因此，箝位电路530对于比较器500的反转定时不施加影响。
结果，根据实施例的箝位电路530不增加比较器500的噪声，并且不增加延迟时间直到第一放大器510的输出反转。
（3-3）比较器的第一配置示例的修改
图25是示出根据实施例的比较器的第一配置示例的修改的电路图。
图25所示的比较器500B具有与图17所示的比较器500的晶体管的极性相反的极性。因此，连接到比较器500B的电源电势和地电势也相反地安排在电路上。
注意到在图25中，节点和电容器由与图17的那些符号相同的符号表示，以便于电路安排的理解。
在第一放大器510B中，替代图17所示的NMOS晶体管NT511到NT513，PMOS晶体管PT515到PT517构成差分比较部分和电流源。此外，用作电流源的PMOS晶体管PT517的源极连接到电源电压源VDD。
此外，替代图17所示的PMOS晶体管PT511和PT512，NMOS晶体管NT514和NT515构成电流镜电路，并且NMOS晶体管NT514和NT515的源极连接到地电势GND。
此外，替代图17所示的PMOS晶体管PT513和PT514，NMOS晶体管NT516和NT517构成AZ开关。在此情况下，第二AZ信号NSEL提供到第一放大器510B中的NMOS晶体管NT516和NT517的栅极。
在第二放大器520B中，替代图17所示的PMOS晶体管PT521，NMOS晶体管NT523构成输入和放大电路。NMOS晶体管NT523的源极连接到地电势GND。
替代图17所示的NMOS晶体管NT521，PMOS晶体管PT522构成形成镜像电路的晶体管。此外，PMOS晶体管PT522的源极连接到电源电势VDD。此外，电容器C521的第一电极连接到节点ND522，该节点ND522连接到PMOS晶体管PT522的栅极，并且电容器C521的第二电极连接到电源电压源VDD。
此外，替代图17所示的NMOS晶体管NT522，PMOS晶体管PT523构成AZ开关。在此情况下，第一AZ信号PSEL提供到第二放大器520A中PMOS晶体管PT523的栅极。
替代图17所示的NMOS晶体管NT531，PMOS晶体管PT531构成箝位电路530B。在此情况下，PMOS晶体管PT531的漏极连接到用作基准电势的地电势GND。
电容器C530B的第一电极连接到作为源极接地放大器的NMOS晶体管NT523的栅极（输入），并且其第二电极连接到NMOS晶体管NT523的漏极（输出）。
电容器C530B呈现镜像效应，并且因此等价于连接到源极接地输入的增益倍增电容。
假设NMOS晶体管NT523的增益是Av2，并且电容器C530B的电容是C，那么第一放大器510B的输出的电容是像{C×(1+Av2)}的增益倍增。因此，电容器C530B的电容值可以小。
因此，用小电容极大地缩窄比较器500B的频带。
具有这样配置的图25所示的比较器500B基本上以与图17所示的比较器500相同的方式操作。然而，RAMP、第一比较器和第二放大器的波形变得相反。
此外，图25所示的比较器500B可以获得与图17所示的比较器500的效果相同的效果。
根据上述第一配置示例，减少比较器的输入阻抗的改变，从而使得可能减少输入信号中的误差。
此外，在使用比较器的单斜率AD转换器中，特别地，在使用每个具有共同斜率的许多比较器的多个并行单斜率AD转换器中，可以减少比较器的输入阻抗的改变，从而使得可能减少经由斜坡波形由AD转换器之间的干扰导致的误差。
在使用列并行单斜率AD转换器的固态成像器件中，减少比较器的输入阻抗的改变，从而使得可能减少经由斜坡波形由AD转换器之间的干扰导致的误差，并且减少图像质量的劣化。
因此，根据第一配置示例，变得可能对于比较器减少输入波形中导致的误差，改进系统的精度，并且减少由于AD转换器之间的干扰和列之间的干扰的AD转换中的误差和图像质量的劣化。
（3-4）比较器的第二配置示例的基本概念
图26是示出根据实施例的比较器的第二配置示例的基本概念的图。
第二配置示例的比较器500C主要地具有第一放大器510、第二放大器520和用作第二电位保持部分的箝位电路540，第一放大器510和第二放大器520相互级联连接。第二放大器520的输出连接到用作数字电路600的逻辑门610。
此外，箝位电路540连接到比较器500C的输出（即，第二级的第二放大器520的第二输出节点B），并且连接到逻辑门610的第一级反转栅极的第三输出节点C。
箝位电路540的基本概念与结合图15描述的概念相同。
如图15所示，箝位电路540检测输出节点B和C的电压，并且在检测到输出节点C已经变得高于（或者已经变得低于）输出节点B恒定电压Vth之后，接通电流源I1以便将电流从电源（地）馈送到输出节点B（或者从输出节点B馈出电流）。
因此，箝位电路540避免输出节点B的电势的进一步改变。
第二配置示例的比较器500C可以减少在其电源中导致的噪声（误差）。因此，变得可能改进系统的精度并且减少由于AD转换器之间和各列之间干扰的AD转换的误差和图像质量的劣化。
如结合图16所述，箝位电路540可以由单个NMOS晶体管NT1或PMOS晶体管PT1构成。
在箝位电路540由NMOS晶体管NT1构成的情况下，箝位电路540在检测到输出节点C已经变得高于输出节点B MOS的阈值电压Vthn之后，箝位电路540将电流从电源馈送到输出节点B。
因此，箝位电路540避免输出节点B的电势的进一步减小，并且箝位节点B和C的电势。
在箝位电路540由PMOS晶体管PT1构成的情况下，箝位电路540在检测到输出节点C已经变得低于输出节点B MOS的阈值电压|Vthp|之后，从输出节点B提取电流到地GND。
因此，箝位电路540避免输出节点B的电势的进一步增加，并且箝位节点B和C的电势。
（3-5）比较器的第二配置示例的具体电路
图27是示出根据实施例的比较器的第二配置示例的电路图
图27所示的比较器500C基本上与图17所示的比较器500在配置上相同，除了箝位电路540的连接位置，并且因此将省略其详细描述。
注意到在图27中，简单的反相器用作数字电路600的第一级逻辑门610，但是本公开实施例的配置不限于此。
逻辑门610具有在数字电源电压源VDDD和用作基准电势的地电势GND之间串联连接的PMOS晶体管PT611和NMOS晶体管NT611。
PMOS晶体管PT611和NMOS晶体管NT611的栅极共同地连接到比较器500C的第二放大器520的输出节点ND521（B）。
此外，在PMOS晶体管PT611的漏极和NMOS晶体管NT611的漏极之间的连接点形成输出节点ND611（C）。
箝位电路540具有NMOS晶体管NT541。也就是说，箝位电路540采用图16A所示的配置。
NMOS晶体管NT541的漏极连接到用于比较器500C的模拟电源电压源VDDA，并且其源极连接到第二放大器520的输出节点ND521（B）。
NMOS晶体管NT541的栅极连接到逻辑门610的输出节点ND611（C）。
如上所述，箝位电路540连接到第二放大器520的输出节点ND521（B）和比较器500C的逻辑门610的输出节点ND611（C）。
箝位电路540检测第二放大器520的输出节点ND521（B）的电压和逻辑门610的输出节点ND611（C）的电压。
在此情况下，箝位电路540检测到逻辑门610的输出节点ND611（C）已经变得高于第二放大器520的输出节点ND521（B）恒定电压Vth。
具体地，在逻辑门610的输出节点ND611（C）已经变得高于第二放大器520的输出节点ND521（B）恒定电压Vth的情况下，箝位电路540导通NMOS晶体管NT541，并且将电流从电源馈送到第二放大器520的输出节点ND521（B）。
在此情况下，第二放大器520的NMOS晶体管NT521用作电流源。
然后，箝位电路540执行箝位处理，使得第二放大器520的输出节点ND521（B）的电势不变得低于NMOS晶体管NT521的阈值电压Vthn，NMOS晶体管NT521的漏极连接到节点ND521。换句话说，箝位电路540箝位节点ND521（B）的电势，使得用作电流源的NMOS晶体管NT521（M3）满足并且保持其饱和操作条件。
因此，箝位电路540避免节点ND521（B）的电势低于恒定电势，并且箝位节点ND521（B）和ND611（C）的电势。
利用上述这种箝位电路540的功能，可以实现条纹现象的改进。
接下来，将给出为何可以改进条纹现象的原因的描述。
在描述之前，将首先给出使用没有箝位电路的图28所示的比较器为何出现条纹现象的原因的描述，作为比较示例。
（条纹现象为何出现的原因）
首先，将给出条纹现象为何出现的原因（即，当比较器500D反转时在消耗电流中的波动的原因）的描述。
图28是示出作为与图27所示的比较器比较的示例的不具有箝位电路的比较器的电路图。
图29A到29C是示出图28所示的比较器的操作波形的图。
因为比较器500D等价于是具有高增益的放大器，所以在比较器500D的输出前后，比较器500D的输出节点ND521（B）的电压在地电势GND和模拟电源电压VDDA之间极大地改变。
如果第二放大器520的输出节点ND521（B）的电压低于恒定值，那么不允许晶体管NT521（M3）操作为电流源，并且因此难以馈送电流。
因此，如图29A到29C所示，用作第二级的第二放大器520的电流源的NMOS晶体管NT521（M3）在比较器500D的输出反转前后从导通状态变为截止状态。结果，出现消耗电流中的波动。
（根据本公开实施例的条纹现象的改进）
图30A到30C是示出图27所示的比较器的操作波形的图。
在图27所示技术的比较器500C中，箝位电路540执行箝位处理，使得输出节点ND521（B）的电势不过分降低。
结果，如图30A到30C所示，NMOS晶体管NT521（M3）免于其禁用（免于NMOS晶体管NT521（M3）不满足饱和操作条件的状态）。
因此，晶体管M3（NT521）一直操作为电流源，并且因此在比较器500C的输出反转前后，不出现第二级的第二放大器520的消耗电流的波动。
因此，不出现经由电源电压的波动与其他比较器的干扰，这导致条纹现象的改进。
（3-6）比较器的第二配置示例的修改
图31是示出根据实施例的比较器的第二配置示例的修改的电路图。
图31所示的比较器500E具有与图27所示的比较器500C的晶体管的极性相反的极性。因此，连接到比较器500E的电源电势和地电势也相反地安排在电路上。
注意到，图31所示的比较器500E与图27所示的比较器500C之间的关系与图25所示的比较器500B与图17所示的比较器500之间的关系相同，并且因此将省略其详细描述。
替代图27所示的NMOS晶体管NT541，PMOS晶体管PT541构成箝位电路540E。在此情况下，PMOS晶体管PT541的漏极连接到地电势GND。
具有这种配置的图31所示的比较器500E基本上以与图27所示的比较器500C相同的方式操作。然而，RAMP、第一比较器和第二放大器的波形变得相反。
此外，图31所示的比较器500E可以获得与图27所示的比较器500C的效果相同的效果。
根据上述第二配置示例，可以减少比较器的电流源电路的电流值的波动，从而使得可能减少电源电压的波动，减少比较结果的误差，并且减少由与包括比较器的系统（电子装置）中的其他电路的干扰导致的误差。
在使用比较器的单斜率AD转换器中，特别地，在使用每个具有共同斜率的许多比较器的多个并行单斜率AD转换器中，可以减少比较器的电流源电路的电流值的波动，从而使得可能减少经由电源电压的波动由AD转换器之间的干扰导致的误差。
在使用列并行单斜率AD转换器的固态成像器件中，利用比较器的电流源电路的电流值的波动的减少，可以减少电源电压的波动，从而使得可能减少经由斜坡波形由AD转换器之间的干扰导致的误差，并且减少图像质量的劣化。
因此，根据第二配置示例，变得可能对于比较器减少电源中导致的噪声（误差），改进系统的精度，并且减少由于AD转换器之间的干扰和列之间的干扰的AD转换中的误差和图像质量的劣化。
（3-7）比较器的第三配置示例的具体电路
图32是示出根据实施例的比较器的第三配置示例的电路图。
图32所示的比较器500F具有作为第一配置的图17所示的比较器500的箝位电路530和作为第二配置的图27所示的比较器500C的箝位电路540二者。
因为分别结合图17和27描述箝位电路530和540的具体配置，所以将省略它们的详细描述。
图32所示的比较器500F具有第一配置的效果和第二配置的效果。
（3-8）比较器的第三配置示例的修改
图33是示出根据实施例的比较器的第三配置示例的修改的电路图。
图33所示的比较器500G具有作为第一配置的图25所示的比较器500B的箝位电路530B和作为第二配置的图31所示的比较器500E的箝位电路540E二者。
因为分别结合图25和31描述箝位电路530B和540E的具体配置，所以将省略它们的详细描述。
图33所示的比较器500G具有第一配置的效果和第二配置的效果。
此外，根据实施例的第一配置的比较器由连接到第一级的第一放大器510的输出节点A的和连接到第二级的第二放大器520的输出节点B的箝位电路530构成。
因此，根据该实施例，对于比较器变得可能减少输入波形中导致的误差，改进系统的精度，并且减少由于AD转换器之间的干扰和各列之间的干扰的AD转换中的误差和图像质量的劣化。
此外，在根据该实施例的第二配置的比较器中，箝位电路540连接到比较器500C的输出（即，第二级的第二放大器520的输出节点B）并且连接到逻辑门610的第一级反转栅极的输出节点C。
因此，根据该实施例，对于比较器变得可能减少电源中导致的噪声（误差），改进系统的精度，并且减少由于AD转换器之间的干扰和各列之间的干扰的AD转换中的误差和图像质量的劣化。
此外，根据该实施例，可以获得以下效果。
根据本公开的实施例，与现有层压结构相比，变得可能减少TCV的数目，而不导致发送信号中的误差。此外，不必在模拟芯片上提供诸如量化器（比较器）的电路。因此，模拟芯片的面积可以在尺寸上减少到仅由传感器确定的水平。
例如，因为由系统的光学尺寸确定图像传感器中的传感器（像素）的面积，所以模拟芯片通常可以减少到接近可以最小化模拟芯片的其极限尺寸。
如上所述，比制造逻辑芯片（数字芯片）花费更多步骤来制造模拟芯片。因此，即使芯片的面积是相同的，模拟芯片也变得比逻辑芯片在制造成本上更高。
此外，根据本公开的实施例，安排在模拟芯片上的电路可以限制到与传感器相关的那些。因此，变得可能消除涉及晶体管的布线和制造的步骤。通常，用于制造诸如比较器的电路的晶体管和用于构成传感器的晶体管以不包括共同步骤的步骤制造。因此，在消除诸如比较器的电路的情况下，可以消除这些步骤。
类似地，因为不必在模拟芯片上安排复杂的布线，所以可以减少总的布线数目。
从上面的两个原因，变得可能极大地减少半导体器件的制造成本，而不劣化从根据本公开的实施例的传感器输出的信号。
注意到，上面的实施例描述作为半导体器件的示例的CMOS图像传感器的配置。此外，上面的配置可以应用于例如背侧照明CMOS图像传感器以实现上面的效果。然而，当配置应用于前侧照明CMOS图像传感器时，也完全可以实现上面的效果。
具有这样配置的固态成像器件可以应用为诸如数字相机和摄像机的成像设备。
（4）相机系统的配置示例
图34是示出对其应用根据实施例的固态成像器件的相机系统的配置示例的图。
如图34所示，相机系统700具有成像设备710，可以对其应用根据实施例的CMOS图像传感器（固态成像器件）200、300和300A到300C。
此外，相机系统700具有光学系统，其将入射光引导到成像设备710的像素区域（在像素区域上形成被摄体图像），例如在成像表面上形成入射光（图像光）的图像的镜头720。
相机系统700具有驱动成像设备710的驱动电路（DRV）730和处理从成像设备710输出的信号的信号处理电路（PRC）740。
驱动电路730具有定时发生器（未示出），其生成包括用于驱动成像设备710内的电路的开始脉冲和时钟脉冲的各种定时信号。基于预定定时信号，驱动电路730驱动成像设备710。
此外，信号处理电路740应用预定信号处理到从成像设备710输出的信号。
由信号处理电路740处理的图像信号记录在例如诸如存储器的记录介质上。记录在记录介质上的图像信息由打印机等打印在纸张（硬拷贝）上。此外，由信号处理电路740处理的图像信号在由液晶显示器等构成的监视器上显示为运动画面。
如上所述，高精度相机可以用安装任何固态成像器件200、300和300A到300C作为诸如数字相机的成像装置中的成像设备710来实现。
此外，根据实施例的比较器、AD转换器、固态成像器件和相机系统（成像装置）可应用于诸如移动电话、个人计算机（PC）和TV机的电子装置。
（5）到电子装置的应用
图35是示出电子装置的信号处理系统的配置示例的图，对该电子装置应用根据实施例的比较器、AD转换器、固态成像器件和相机系统。
图35所示的处理系统800具有模拟信号处理电路810、包括根据实施例的比较器的AD转换器820和数字信号处理电路830。
如上所述，根据实施例的比较器和AD转换器可以应用于电子装置中的信号处理系统。类似地，固态成像器件和相机系统也可以应用于各种电子装置。
注意到，本公开可以采用以下配置。
（1）一种比较器，包括：
第一放大器，包括差分对晶体管，并且配置为从第一输出节点输出对应于比较结果的电位的信号，
用作比较部分的所述差分对晶体管配置为
在所述差分对晶体管的一个的栅极接收基准电压，所述基准电压的信号电位随着斜率改变，
在所述差分对晶体管的另一个的栅极接收输入信号，并且
比较所述基准电压和所述输入信号的电势；以及
电位保持部分，配置为保持所述第一放大器的所述第一输出节点的电位，使得具有其输出部分连接到所述第一放大器的所述差分对晶体管中的所述第一输出节点的另一个晶体管不落入不满足饱和操作条件的电位。
（2）如（1）所述的比较器，还包括：
第二放大器，配置为
增益从所述第一放大器的所述第一输出节点输出的信号，并且
反转并且输出来自第二输出节点的信号，其中
所述电位保持部分包括箝位电路，配置为执行箝位处理，以便在所述第二放大器的所述第二输出节点变得高于或低于所述第一放大器的所述第一输出节点恒定电压时，不改变所述第一输出节点和所述第二输出节点的电势。
（3）如（2）所述的比较器，其中
所述箝位电路以这样的方式执行箝位处理以便不改变所述第一输出节点和所述第二输出节点的电势，使得在检测到所述第二放大器的所述第二输出节点已经变得高于或低于所述第一放大器的所述第一输出节点恒定电压之后，所述箝位电路接通电流源，以便从电源或基准电势源馈送电流到所述第一输出节点，或者从所述第一输出节点馈出电流。
（4）如（2）或（3）所述的比较器，其中
所述箝位电路包括连接在所述第一输出节点和电源或基准电势源之间的晶体管，根据所述晶体管的控制端子的电压，控制所述晶体管的导通状态，并且
所述晶体管的控制端子连接到所述第二输出节点。
（5）如（1）到（4）的任一所述的比较器，其中
所述第二放大器包括
连接在所述第二输出节点和电源或基准电势源之间的用于放大的晶体管，
连接在所述第二输出节点和基准电势源或电源之间的用于电流源的晶体管，以及
第二电位保持部分，配置为保持所述第二放大器的所述第二输出节点的电位，使得所述第二放大器的用于电流源的晶体管不落入不满足饱和操作条件的电位。
（6）如（5）所述的比较器，其中
所述第二电位保持部分包括
箝位电路，配置为执行箝位处理，以便当连接到所述第二放大器的所述第二输出节点的逻辑门的第三输出节点已经变得高于或低于所述第二放大器的所述第二输出节点恒定电压时，不改变所述第三输出节点的电势和所述第二输出节点的电势。
（7）如（1）到（6）的任一所述的比较器，其中
所述第一放大器包括
在所述差分对晶体管的负载侧的一对晶体管以及
用于初始化的开关，连接在所述差分对晶体管的栅极和漏极之间，并且配置为确定开始行操作处的操作点，
所述负载侧的一对晶体管之一连接到所述第一输出节点，并且
所述差分对晶体管之一的输出部分连接到所述第一输出节点。
（8）一种模拟到数字转换器，包括：
比较器配置为
比较基准电压与输入信号用于确定，所述基准电压的信号电位随着斜率改变，并且
输出确定的信号；以及
计数器，配置为计数所述比较器的比较时间以获得数字信号，
所述比较器包括
第一放大器，具有差分对晶体管，并且配置为从第一输出节点输出对应于比较结果的电位的信号，
用作比较部分的所述差分对晶体管配置为
在所述差分对晶体管的一个的栅极接收基准电压，所述基准电压的信号电位随着斜率改变，
在所述差分对晶体管的另一个的栅极接收输入信号，并且
比较所述基准电压和所述输入信号的电势；以及
电位保持部分，配置为保持所述第一放大器的所述第一输出节点的电位，使得具有其输出部分连接到所述第一放大器的所述差分对晶体管中的所述第一输出节点的另一个晶体管不落入不满足饱和操作条件的电位。
（9）如（8）所述的模拟到数字转换器，还包括：
第二放大器，配置为
增益从所述第一放大器的所述第一输出节点输出的信号，并且
反转并且输出来自第二输出节点的信号，其中
所述电位保持部分包括箝位电路，配置为执行箝位处理，以便在所述第二放大器的所述第二输出节点变得高于或低于所述第一放大器的所述第一输出节点恒定电压时，不改变所述第一输出节点和所述第二输出节点的电势。
（10）如（9）所述的模拟到数字转换器，其中
所述箝位电路以这样的方式执行箝位处理以便不改变所述第一输出节点和所述第二输出节点的电势，使得在检测到所述第二放大器的所述第二输出节点已经变得高于或低于所述第一放大器的所述第一输出节点恒定电压之后，所述箝位电路接通电流源，以便从电源或基准电势源馈送电流到所述第一输出节点，或者从所述第一输出节点馈出电流。
（11）如（9）或（10）所述的模拟到数字转换器，其中
所述箝位电路包括连接在所述第一输出节点和电源或基准电势源之间的晶体管，根据所述晶体管的控制端子的电压，控制所述晶体管的导通状态，并且
所述晶体管的控制端子连接到所述第二输出节点。
（12）如（8）到（11）的任一所述的模拟到数字转换器，其中
所述第二放大器包括
连接在所述第二输出节点和电源或基准电势源之间的用于放大的晶体管，
连接在所述第二输出节点和基准电势源或电源之间的用于电流源的晶体管，以及
第二电位保持部分，配置为保持所述第二放大器的所述第二输出节点的电位，使得所述第二放大器的用于电流源的晶体管不落入不满足饱和操作条件的电位。
（13）如（12）所述的模拟到数字转换器，其中
所述第二电位保持部分包括
箝位电路，配置为执行箝位处理，以便当连接到所述第二放大器的所述第二输出节点的逻辑门的第三输出节点已经变得高于或低于所述第二放大器的所述第二输出节点恒定电压时，不改变所述第三输出节点的电势和所述第二输出节点的电势。
（14）如（8）到（13）的任一所述的模拟到数字转换器，其中
所述第一放大器包括
在所述差分对晶体管的负载侧的一对晶体管，以及
用于初始化的开关，连接在所述差分对晶体管的栅极和漏极之间，并且配置为确定开始行操作处的操作点，
所述负载侧的一对晶体管之一连接到所述第一输出节点，并且
所述差分对晶体管之一的输出部分连接到所述第一输出节点。
（15）一种固态成像器件，包括：
具有以矩阵形式排列的多个像素的像素阵列部分，所述像素配置为执行光电转换；以及
像素信号读取部分，配置为从所述像素阵列部分以多个像素为单位读取像素信号，
所述像素信号读取部分包括模拟到数字转换器，配置为将模拟读取信号转换为数字信号，
所述模拟到数字转换器包括
比较器，配置为
比较基准电压与输入信号用于确定，所述基准电压的信号电位随着斜率改变，并且
输出确定的信号，以及
计数器，配置为计数所述比较器的比较时间以获得数字信号，
所述比较器包括
第一放大器，具有差分对晶体管，并且配置从第一输出节点输出对应于比较结果的电位的信号，
用作比较部分的所述差分对晶体管配置为
在所述差分对晶体管的一个的栅极接收基准电压，所述基准电压的信号电位随着斜率改变，
在所述差分对晶体管的另一个的栅极接收输入信号，并且
比较所述基准电压和所述输入信号的电势；以及
电位保持部分，配置为保持所述第一放大器的所述第一输出节点的电位，使得具有其输出部分连接到所述第一放大器的所述差分对晶体管中的所述第一输出节点的另一个晶体管不落入不满足饱和操作条件的电位。
（16）一种相机系统，包括：
固态成像器件；以及
光学系统，配置为在所述固态成像器件上形成被摄体图像，
所述固态成像器件包括
具有以矩阵形式排列的多个像素的像素阵列部分，所述像素配置为执行光电转换，以及
像素信号读取部分，配置为从所述像素阵列部分以多个像素为单位读取像素信号，
所述像素信号读取部分包括模拟到数字转换器，配置为将模拟读取信号转换为数字信号，
所述模拟到数字转换器包括
比较器，配置为
比较基准电压与输入信号用于确定，所述基准电压的信号电位随着斜率改变，并且
输出确定的信号，以及
计数器，配置为计数所述比较器的比较时间以获得数字信号，
所述比较器包括
第一放大器，具有差分对晶体管，并且配置为从第一输出节点输出对应于比较结果的电位的信号，
用作比较部分的所述差分对晶体管配置为
在所述差分对晶体管的一个的栅极接收基准电压，所述基准电压的信号电位随着斜率改变，
在所述差分对晶体管的另一个的栅极接收输入信号，并且
比较所述基准电压和所述输入信号的电势；以及
电位保持部分，配置为保持所述第一放大器的所述第一输出节点的电位，使得具有其输出部分连接到所述第一放大器的所述差分对晶体管中的所述第一输出节点的另一个晶体管不落入不满足饱和操作条件的电位。
（17）一种电子装置，包括：
至少用于在信号处理系统中使用的比较器，
所述比较器，包括
第一放大器，包括差分对晶体管，并且配置为从第一输出节点输出对应于比较结果的电位的信号，
用作比较部分的所述差分对晶体管配置为
在所述差分对晶体管的一个的栅极接收基准电压，所述基准电压的信号电位随着斜率改变，
在所述差分对晶体管的另一个的栅极接收输入信号，并且
比较所述基准电压和所述输入信号的电势；以及
电位保持部分，配置为保持所述第一放大器的所述第一输出节点的电位，使得具有其输出部分连接到所述第一放大器的所述差分对晶体管中的所述第一输出节点的另一个晶体管不落入不满足饱和操作条件的电位。
本公开包含涉及于2012年2月16日在日本专利局提交的日本优先权专利申请JP2012-032032中公开的主题，在此通过引用并入其整个内容。
本领域的技术人员应该理解，取决于设计要求和其他因素，可以出现各种修改、组合、子组合和替换，只要它们在所附权利要求或其等价物的范围内。
Claims (17)
1.一种比较器，包括：
第一放大器，包括差分对晶体管，并且配置为从第一输出节点输出对应于比较结果的电位的信号，
用作比较部分的所述差分对晶体管配置为
在所述差分对晶体管的一个的栅极接收基准电压，所述基准电压的信号电位随着斜率改变，
在所述差分对晶体管的另一个的栅极接收输入信号，并且
比较所述基准电压和所述输入信号的电势；以及
电位保持部分，配置为保持所述第一放大器的所述第一输出节点的电位，使得具有其输出部分连接到所述第一放大器的所述差分对晶体管中的所述第一输出节点的另一个晶体管不落入不满足饱和操作条件的电位。
2.如权利要求1所述的比较器，还包括：
第二放大器，配置为
增益从所述第一放大器的所述第一输出节点输出的信号，并且
反转并且输出来自第二输出节点的信号，其中
所述电位保持部分包括箝位电路，配置为执行箝位处理，以便在所述第二放大器的所述第二输出节点变得高于或低于所述第一放大器的所述第一输出节点恒定电压时，不改变所述第一输出节点和所述第二输出节点的电势。
3.如权利要求2所述的比较器，其中
所述箝位电路以这样的方式执行箝位处理以便不改变所述第一输出节点和所述第二输出节点的电势，使得在检测到所述第二放大器的所述第二输出节点已经变得高于或低于所述第一放大器的所述第一输出节点恒定电压之后，所述箝位电路接通电流源，以便从电源或基准电势源馈送电流到所述第一输出节点，或者从所述第一输出节点馈出电流。
4.如权利要求2所述的比较器，其中
所述箝位电路包括连接在所述第一输出节点和电源或基准电势源之间的晶体管，根据所述晶体管的控制端子的电压，控制所述晶体管的导通状态，以及
所述晶体管的控制端子连接到所述第二输出节点。
5.如权利要求2所述的比较器，其中
所述第二放大器包括
连接在所述第二输出节点和电源或基准电势源之间的用于放大的晶体管，
连接在所述第二输出节点和基准电势源或电源之间的用于电流源的晶体管，以及
第二电位保持部分，配置为保持所述第二放大器的所述第二输出节点的电位，使得所述第二放大器的用于电流源的晶体管不落入不满足饱和操作条件的电位。
6.如权利要求5所述的比较器，其中
所述第二电位保持部分包括
箝位电路，配置为执行箝位处理，以便当连接到所述第二放大器的所述第二输出节点的逻辑门的第三输出节点已经变得高于或低于所述第二放大器的所述第二输出节点恒定电压时，不改变所述第三输出节点的电势和所述第二输出节点的电势。
7.如权利要求1所述的比较器，其中
所述第一放大器包括
在所述差分对晶体管的负载侧的一对晶体管，以及
用于初始化的开关，连接在所述差分对晶体管的栅极和漏极之间，并且配置为确定开始行操作处的操作点，
所述负载侧的一对晶体管之一连接到所述第一输出节点，并且
所述差分对晶体管之一的输出部分连接到所述第一输出节点。
8.一种模拟到数字转换器，包括：
比较器，配置为
比较基准电压与输入信号用于确定，所述基准电压的信号电位随着斜率改变，并且
输出确定的信号；以及
计数器，配置为计数所述比较器的比较时间以获得数字信号，
所述比较器包括
第一放大器，具有差分对晶体管，并且配置为从第一输出节点输出对应于比较结果的电位的信号，
用作比较部分的所述差分对晶体管配置为
在所述差分对晶体管的一个的栅极接收基准电压，所述基准电压的信号电位随着斜率改变，
在所述差分对晶体管的另一个的栅极接收输入信号，并且
比较所述基准电压和所述输入信号的电势；以及
电位保持部分，配置为保持所述第一放大器的所述第一输出节点的电位，使得具有其输出部分连接到所述第一放大器的所述差分对晶体管中的所述第一输出节点的另一个晶体管不落入不满足饱和操作条件的电位。
9.如权利要求8所述的模拟到数字转换器，还包括：
第二放大器，配置为
增益从所述第一放大器的所述第一输出节点输出的信号，并且
反转并且输出来自第二输出节点的信号，其中
所述电位保持部分包括箝位电路，配置为执行箝位处理，以便在所述第二放大器的所述第二输出节点变得高于或低于所述第一放大器的所述第一输出节点恒定电压时，不改变所述第一输出节点和所述第二输出节点的电势。
10.如权利要求9所述的模拟到数字转换器，其中
所述箝位电路以这样的方式执行箝位处理以便不改变所述第一输出节点和所述第二输出节点的电势，使得在检测到所述第二放大器的所述第二输出节点已经变得高于或低于所述第一放大器的所述第一输出节点恒定电压之后，所述箝位电路接通电流源，以便从电源或基准电势源馈送电流到所述第一输出节点，或者从所述第一输出节点馈出电流。
11.如权利要求9所述的模拟到数字转换器，其中
所述箝位电路包括连接在所述第一输出节点和电源或基准电势源之间的晶体管，根据所述晶体管的控制端子的电压，控制所述晶体管的导通状态，以及
所述晶体管的控制端子连接到所述第二输出节点。
12.如权利要求9所述的模拟到数字转换器，其中
所述第二放大器包括
连接在所述第二输出节点和电源或基准电势源之间的用于放大的晶体管，
连接在所述第二输出节点和基准电势源或电源之间的用于电流源的晶体管，以及
第二电位保持部分，配置为保持所述第二放大器的所述第二输出节点的电位，使得所述第二放大器的用于电流源的晶体管不落入不满足饱和操作条件的电位。
13.如权利要求12所述的模拟到数字转换器，其中
所述第二电位保持部分包括
箝位电路，配置为执行箝位处理，以便当连接到所述第二放大器的所述第二输出节点的逻辑门的第三输出节点已经变得高于或低于所述第二放大器的所述第二输出节点恒定电压时，不改变所述第三输出节点的电势和所述第二输出节点的电势。
14.如权利要求8所述的模拟到数字转换器，其中
所述第一放大器包括
在所述差分对晶体管的负载侧的一对晶体管，以及
用于初始化的开关，连接在所述差分对晶体管的栅极和漏极之间，并且配置为确定开始行操作处的操作点，
所述负载侧的一对晶体管之一连接到所述第一输出节点，并且
所述差分对晶体管之一的输出部分连接到所述第一输出节点。
15.一种固态成像器件，包括：
具有以矩阵形式排列的多个像素的像素阵列部分，所述像素配置为执行光电转换；以及
像素信号读取部分，配置为从所述像素阵列部分以多个像素为单位读取像素信号，
所述像素信号读取部分包括模拟到数字转换器，配置为将模拟读取信号转换为数字信号，
所述模拟到数字转换器包括
比较器，配置为
比较基准电压与输入信号用于确定，所述基准电压的信号电位随着斜率改变，并且
输出确定的信号，以及
计数器，配置为计数所述比较器的比较时间以获得数字信号，
所述比较器包括
第一放大器，具有差分对晶体管，并且配置为从第一输出节点输出对应于比较结果的电位的信号，
用作比较部分的所述差分对晶体管配置为
在所述差分对晶体管的一个的栅极接收基准电压，所述基准电压的信号电位随着斜率改变，
在所述差分对晶体管的另一个的栅极接收输入信号，并且
比较所述基准电压和所述输入信号的电势；以及
电位保持部分，配置为保持所述第一放大器的所述第一输出节点的电位，使得具有其输出部分连接到所述第一放大器的所述差分对晶体管中的所述第一输出节点的另一个晶体管不落入不满足饱和操作条件的电位。
16.一种相机系统，包括：
固态成像器件；以及
光学系统，配置为在所述固态成像器件上形成被摄体图像，
所述固态成像器件包括
具有以矩阵形式排列的多个像素的像素阵列部分，所述像素配置为执行光电转换，以及
像素信号读取部分，配置为从所述像素阵列部分以多个像素为单位读取像素信号，
所述像素信号读取部分包括模拟到数字转换器，配置为将模拟读取信号转换为数字信号，
所述模拟到数字转换器包括
比较器，配置为
比较基准电压与输入信号用于确定，所述基准电压的信号电位随着斜率改变，并且
输出确定的信号，以及
计数器，配置为计数所述比较器的比较时间以获得数字信号，
所述比较器包括
第一放大器，具有差分对晶体管，并且配置为从第一输出节点输出对应于比较结果的电位的信号，
用作比较部分的所述差分对晶体管配置为
在所述差分对晶体管的一个的栅极接收基准电压，所述基准电压的信号电位随着斜率改变，
在所述差分对晶体管的另一个的栅极接收输入信号，并且
比较所述基准电压和所述输入信号的电势；以及
电位保持部分，配置为保持所述第一放大器的所述第一输出节点的电位，使得具有其输出部分连接到所述第一放大器的所述差分对晶体管中的所述第一输出节点的另一个晶体管不落入不满足饱和操作条件的电位。
17.一种电子装置，包括：
至少用于在信号处理系统中使用的比较器，
所述比较器，包括
第一放大器，包括差分对晶体管，并且配置为从第一输出节点输出对应于比较结果的电位的信号，
用作比较部分的所述差分对晶体管配置为
在所述差分对晶体管的一个的栅极接收基准电压，所述基准电压的信号电位随着斜率改变，
在所述差分对晶体管的另一个的栅极接收输入信号，并且
比较所述基准电压和所述输入信号的电势；以及
电位保持部分，配置为保持所述第一放大器的所述第一输出节点的电位，使得具有其输出部分连接到所述第一放大器的所述差分对晶体管中的所述第一输出节点的另一个晶体管不落入不满足饱和操作条件的电位。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012032032A JP2013168880A (ja) | 2012-02-16 | 2012-02-16 | 比較器、ａｄ変換器、固体撮像装置、カメラシステム、および電子機器 |
| JP2012-032032 | 2012-02-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103259509A true CN103259509A (zh) | 2013-08-21 |
| CN103259509B CN103259509B (zh) | 2017-07-14 |
Family
ID=48963249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310051372.2A Expired - Fee Related CN103259509B (zh) | 2012-02-16 | 2013-02-16 | 比较器、模拟数字转换器、固态成像器件、相机系统和电子装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8766843B2 (zh) |
| JP (1) | JP2013168880A (zh) |
| CN (1) | CN103259509B (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103259511A (zh) * | 2012-02-20 | 2013-08-21 | 索尼公司 | 比较器、转换器、固态成像器件、相机系统和电子装置 |
| CN106663989A (zh) * | 2014-07-10 | 2017-05-10 | 德州仪器公司 | 具有动态vio移位保护的双比较器电路 |
| CN107277398A (zh) * | 2016-03-31 | 2017-10-20 | 豪威科技股份有限公司 | 成像系统及用于其中的读出电路 |
| CN108064446A (zh) * | 2017-10-20 | 2018-05-22 | 深圳市汇顶科技股份有限公司 | 模拟读取电路及影像传感模块 |
| CN109565559A (zh) * | 2016-08-22 | 2019-04-02 | 索尼半导体解决方案公司 | 固态摄像装置、用于驱动固态摄像装置的方法和电子设备 |
| CN111030698A (zh) * | 2019-12-08 | 2020-04-17 | 复旦大学 | 具有离散增益之电压时间转换器 |
| CN111629161A (zh) * | 2019-02-28 | 2020-09-04 | 爱思开海力士有限公司 | 比较器及包括该比较器的图像感测装置 |
| CN113315936A (zh) * | 2020-02-26 | 2021-08-27 | 佳能株式会社 | 比较器、ad转换器、光电转换设备、成像系统、以及可移动物体 |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9106918B2 (en) | 2012-01-20 | 2015-08-11 | Sony Corporation | Coefficient coding harmonization in HEVC |
| US8730081B2 (en) * | 2012-03-19 | 2014-05-20 | Omnivision Technologies, Inc. | Calibration in multiple slope column parallel analog-to-digital conversion for image sensors |
| JP6176990B2 (ja) * | 2013-04-25 | 2017-08-09 | オリンパス株式会社 | 固体撮像装置および撮像装置 |
| TWI631854B (zh) * | 2013-08-05 | 2018-08-01 | 日商新力股份有限公司 | Conversion device, imaging device, electronic device, conversion method |
| WO2015079597A1 (ja) | 2013-11-29 | 2015-06-04 | パナソニックＩｐマネジメント株式会社 | 固体撮像装置及び撮像装置 |
| JP2015109543A (ja) * | 2013-12-04 | 2015-06-11 | 株式会社東芝 | 半導体集積回路およびイメージセンサ回路 |
| US9578267B2 (en) * | 2013-12-23 | 2017-02-21 | Alexander Krymski | Cameras and methods with data processing, memories, and an image sensor with multiple data ports |
| WO2015111398A1 (ja) * | 2014-01-21 | 2015-07-30 | パナソニックＩｐマネジメント株式会社 | 固体撮像装置 |
| JP6421341B2 (ja) | 2014-01-22 | 2018-11-14 | パナソニックＩｐマネジメント株式会社 | 固体撮像装置及び撮像装置 |
| JP6355387B2 (ja) * | 2014-03-31 | 2018-07-11 | キヤノン株式会社 | 撮像装置及び撮像システム |
| US9325335B1 (en) | 2014-10-24 | 2016-04-26 | Teledyne Scientific & Imaging, Llc | Comparator circuits with local ramp buffering for a column-parallel single slope ADC |
| US10186512B2 (en) | 2015-04-03 | 2019-01-22 | Sony Semiconductor Solutions Corporation | Solid-state image sensor, image capturing device, and electronic device |
| US9716510B2 (en) * | 2015-05-12 | 2017-07-25 | Teledyne Scientific & Imaging, Llc | Comparator circuits with constant input capacitance for a column-parallel single-slope ADC |
| CN113660437A (zh) * | 2016-08-22 | 2021-11-16 | 索尼半导体解决方案公司 | 光检测装置 |
| JP6661498B2 (ja) * | 2016-09-12 | 2020-03-11 | シャープ株式会社 | 放射線検出器、および放射線検出方法 |
| JP7029890B2 (ja) * | 2017-03-02 | 2022-03-04 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子、撮像素子の制御方法、及び、電子機器 |
| KR102324224B1 (ko) | 2017-06-28 | 2021-11-10 | 삼성전자주식회사 | 이미지 센서 및 그것에 포함되는 전자 회로 |
| JP2019027843A (ja) * | 2017-07-27 | 2019-02-21 | セイコーエプソン株式会社 | 回路装置、物理量測定装置、電子機器及び移動体 |
| JP6932056B2 (ja) * | 2017-10-06 | 2021-09-08 | エイブリック株式会社 | スイッチングレギュレータ |
| JP7010652B2 (ja) * | 2017-10-17 | 2022-01-26 | 株式会社ミツバ | ノイズ除去回路およびノイズ除去方法ならびにモータ制御装置 |
| JP7059031B2 (ja) * | 2018-02-09 | 2022-04-25 | キヤノン株式会社 | 撮像装置、撮像システム、移動体 |
| KR102539237B1 (ko) * | 2018-02-09 | 2023-06-05 | 가부시끼가이샤 다쓰노 | 충전장치 |
| JP7118658B2 (ja) * | 2018-02-09 | 2022-08-16 | キヤノン株式会社 | 撮像装置、撮像システム、移動体 |
| CN113382186A (zh) * | 2020-03-09 | 2021-09-10 | 格科微电子（上海）有限公司 | 提高图像传感器性能的方法 |
| JPWO2022168403A1 (zh) * | 2021-02-03 | 2022-08-11 | ||
| CN114422731B (zh) * | 2022-01-17 | 2023-09-22 | 华中科技大学 | 红外读出电路及像素电路 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1630330A (zh) * | 2003-10-16 | 2005-06-22 | 夏普株式会社 | 光束检测装置及印刷设备 |
| CN101072267A (zh) * | 2006-03-01 | 2007-11-14 | 索尼株式会社 | 音频通信系统 |
| CN101437119A (zh) * | 2007-11-15 | 2009-05-20 | 索尼株式会社 | 固态成像装置和相机系统 |
| US20100265374A1 (en) * | 2009-04-17 | 2010-10-21 | Sony Corporation | A/D converter, solid-state imaging device and camera system |
| CN102044303A (zh) * | 2009-10-14 | 2011-05-04 | 无锡华润上华半导体有限公司 | 只读存储器 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0797843B2 (ja) | 1987-02-26 | 1995-10-18 | 株式会社日立製作所 | 固体撮像装置 |
| JP4107269B2 (ja) | 2004-02-23 | 2008-06-25 | ソニー株式会社 | 固体撮像装置 |
| JP4243688B2 (ja) | 2004-04-02 | 2009-03-25 | 国立大学法人静岡大学 | 増幅型固体撮像装置 |
| JP4396655B2 (ja) * | 2006-03-06 | 2010-01-13 | ソニー株式会社 | 固体撮像装置 |
| JP4788532B2 (ja) * | 2006-09-04 | 2011-10-05 | ソニー株式会社 | フォールディング回路およびアナログ−デジタル変換器 |
| JP4349445B2 (ja) * | 2007-07-10 | 2009-10-21 | ソニー株式会社 | フラッシュ型ａｄ変換器 |
| JP5636694B2 (ja) * | 2009-04-03 | 2014-12-10 | ソニー株式会社 | 電子機器、ａｄ変換装置、ａｄ変換方法 |
-
2012
- 2012-02-16 JP JP2012032032A patent/JP2013168880A/ja active Pending
-
2013
- 2013-01-31 US US13/755,798 patent/US8766843B2/en not_active Expired - Fee Related
- 2013-02-16 CN CN201310051372.2A patent/CN103259509B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1630330A (zh) * | 2003-10-16 | 2005-06-22 | 夏普株式会社 | 光束检测装置及印刷设备 |
| CN101072267A (zh) * | 2006-03-01 | 2007-11-14 | 索尼株式会社 | 音频通信系统 |
| CN101437119A (zh) * | 2007-11-15 | 2009-05-20 | 索尼株式会社 | 固态成像装置和相机系统 |
| US20100265374A1 (en) * | 2009-04-17 | 2010-10-21 | Sony Corporation | A/D converter, solid-state imaging device and camera system |
| CN102044303A (zh) * | 2009-10-14 | 2011-05-04 | 无锡华润上华半导体有限公司 | 只读存储器 |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107197176A (zh) * | 2012-02-20 | 2017-09-22 | 索尼公司 | 成像器件和包括其的电子装置 |
| CN103259511A (zh) * | 2012-02-20 | 2013-08-21 | 索尼公司 | 比较器、转换器、固态成像器件、相机系统和电子装置 |
| CN106663989B (zh) * | 2014-07-10 | 2019-05-21 | 德州仪器公司 | 具有动态vio移位保护的双比较器电路 |
| CN106663989A (zh) * | 2014-07-10 | 2017-05-10 | 德州仪器公司 | 具有动态vio移位保护的双比较器电路 |
| CN107277398A (zh) * | 2016-03-31 | 2017-10-20 | 豪威科技股份有限公司 | 成像系统及用于其中的读出电路 |
| CN109565559A (zh) * | 2016-08-22 | 2019-04-02 | 索尼半导体解决方案公司 | 固态摄像装置、用于驱动固态摄像装置的方法和电子设备 |
| CN109565559B (zh) * | 2016-08-22 | 2021-07-20 | 索尼半导体解决方案公司 | 固态摄像装置、用于驱动固态摄像装置的方法和电子设备 |
| CN108064446A (zh) * | 2017-10-20 | 2018-05-22 | 深圳市汇顶科技股份有限公司 | 模拟读取电路及影像传感模块 |
| CN108064446B (zh) * | 2017-10-20 | 2020-11-20 | 深圳市汇顶科技股份有限公司 | 模拟读取电路及影像传感模块 |
| CN111629161A (zh) * | 2019-02-28 | 2020-09-04 | 爱思开海力士有限公司 | 比较器及包括该比较器的图像感测装置 |
| CN111030698A (zh) * | 2019-12-08 | 2020-04-17 | 复旦大学 | 具有离散增益之电压时间转换器 |
| CN111030698B (zh) * | 2019-12-08 | 2023-04-07 | 复旦大学 | 具有离散增益之电压时间转换器 |
| CN113315936A (zh) * | 2020-02-26 | 2021-08-27 | 佳能株式会社 | 比较器、ad转换器、光电转换设备、成像系统、以及可移动物体 |
| CN113315936B (zh) * | 2020-02-26 | 2024-04-19 | 佳能株式会社 | 比较器、ad转换器、光电转换设备、成像系统、以及可移动物体 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013168880A (ja) | 2013-08-29 |
| US20130215302A1 (en) | 2013-08-22 |
| CN103259509B (zh) | 2017-07-14 |
| US8766843B2 (en) | 2014-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103259509A (zh) | 比较器、模拟数字转换器、固态成像器件、相机系统和电子装置 | |
| CN103259511A (zh) | 比较器、转换器、固态成像器件、相机系统和电子装置 | |
| CN104054328B (zh) | 半导体装置、固态图像感测装置和相机系统 | |
| CN103066964B (zh) | 比较器、ad转换器、固态成像装置以及相机系统 | |
| JP6575635B2 (ja) | 半導体装置、固体撮像装置、およびカメラシステム | |
| JP6332420B2 (ja) | 半導体装置、固体撮像装置、およびカメラシステム | |
| JP2017063493A (ja) | 半導体装置、固体撮像装置、およびカメラシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170714 Termination date: 20220216 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |