CN113315936A - 比较器、ad转换器、光电转换设备、成像系统、以及可移动物体 - Google Patents

比较器、ad转换器、光电转换设备、成像系统、以及可移动物体 Download PDF

Info

Publication number
CN113315936A
CN113315936A CN202110202347.4A CN202110202347A CN113315936A CN 113315936 A CN113315936 A CN 113315936A CN 202110202347 A CN202110202347 A CN 202110202347A CN 113315936 A CN113315936 A CN 113315936A
Authority
CN
China
Prior art keywords
node
signal
comparator
voltage
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110202347.4A
Other languages
English (en)
Other versions
CN113315936B (zh
Inventor
小林秀央
长谷川苍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN113315936A publication Critical patent/CN113315936A/zh
Application granted granted Critical
Publication of CN113315936B publication Critical patent/CN113315936B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
    • B60R16/00—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for
    • B60R16/02—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements
    • B60R16/023—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements for transmission of signals between vehicle parts or subsystems
    • B60R16/0231—Circuits relating to the driving or the functioning of the vehicle
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/50—Depth or shape recovery
    • G06T7/55—Depth or shape recovery from multiple images
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H03F3/082—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607—Offset or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0845—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of power supply variations, e.g. ripple
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30248—Vehicle exterior or interior
    • G06T2207/30252—Vehicle exterior; Vicinity of vehicle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45674—Indexing scheme relating to differential amplifiers the LC comprising one current mirror

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Mechanical Engineering (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Analogue/Digital Conversion (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明公开了比较器、AD转换器、光电转换设备、成像系统、以及可移动物体。公开的比较器包括：比较电路，所述比较电路包括差分单元和放大器单元，所述差分单元将输入信号与参考信号进行比较并且根据比较的结果改变输出到第一节点的信号的电平，所述放大器单元包括负载元件并且将根据所述第一节点的电位的信号输出到第二节点；以及正反馈电路，所述正反馈电路连接到所述第二节点和第三节点，并且根据所述第二节点处的信号的电平的变化以高于所述第二节点处的信号的电平的变化速率的速率改变所述第三节点处的信号的电平。

Description

比较器、AD转换器、光电转换设备、成像系统、以及可移动物体
技术领域
本发明涉及比较器、AD转换器、光电转换设备、成像系统、以及可移动物体(movable object)。
背景技术
提出了在其上安装按像素列包括AD转换单元的列并行模数(AD)转换器的成像设备。典型的列并行AD转换器通过使用比较器将像素信号与其电平(level)随时间改变的参考信号进行比较并且对从比较开始到比较器的输出信号反转(invert)的时间进行计数来对像素信号执行AD转换。国际公开No.WO2018/037901公开了一种成像设备，该成像设备包括比较器，该比较器包括用于在输出信号反转时增加转变速率的正反馈电路。
然而，在传统的比较器中，由于元件特性的变化等可能发生故障(malfunction)。因此，当使用这种比较器形成AD转换电路时，可能发生AD转换误差。
发明内容
本发明的目的是要提供可以抑制由于元件特性的变化等而导致的故障的比较器以及使用这种比较器的AD转换器、光电转换设备和成像系统。
根据本发明的一个方面，提供了一种比较器，所述比较器包括：比较电路，所述比较电路包括差分单元和放大器单元，所述差分单元将输入信号与参考信号进行比较并且根据比较的结果改变输出到第一节点的信号的电平，所述放大器单元包括负载元件并且将根据(in accordance with)所述第一节点的电位的信号输出到第二节点；以及正反馈电路，所述正反馈电路连接到所述第二节点和第三节点，并且根据所述第二节点处的信号的电平的变化以高于所述第二节点处的信号的电平的变化速率的速率改变所述第三节点处的信号的电平。
此外，根据本发明的另一方面，提供了一种模数转换器，所述模数转换器包括上述比较器以及计数器电路，所述计数器电路输出根据从所述输入信号和所述参考信号之间的比较开始到输出到所述第一节点的信号的电平改变的时段的长度的计数值，作为所述输入信号的数字数据。
此外，根据本发明的又一方面，提供了一种光电转换设备，所述光电转换设备包括多个像素，所述多个像素被布置为形成多个行和多个列，并且每个像素包括光电转换器；多个输出线，每个输出线被布置在所述多个列中的每一个上，并且每个输出线连接到对应列上的像素；以及多个上述模数转换器，每个模数转换器连接到所述多个输出线中的每一个并且被配置为对从对应列上的像素输出的像素信号执行模数转换。
从以下参考附图对示例性实施例的描述，本发明的其它特征将变得清楚。
附图说明
图1是图示根据本发明的第一实施例的光电转换设备的总体配置的框图。
图2是图示根据本发明的第一实施例的光电转换设备中的像素的配置示例的电路图。
图3是图示根据本发明的第一实施例的光电转换设备中的比较器的配置示例的电路图。
图4A、图4B和图4C是图示根据本发明的第一实施例的光电转换设备的比较电路的放大器单元中的负载元件的配置示例的电路图。
图5是图示根据本发明的第一实施例的光电转换设备中的比较器的操作的定时(timing)图。
图6是图示根据本发明的第二实施例的光电转换设备中的比较器的配置示例的电路图(部分1)。
图7是图示根据本发明的第二实施例的光电转换设备中的比较器的配置示例的电路图(部分2)。
图8是图示根据本发明的第三实施例的光电转换设备的总体配置的框图。
图9是图示根据本发明的第三实施例的光电转换设备中的比较器的配置示例的电路图(部分1)。
图10是图示根据本发明的第三实施例的光电转换设备中的比较器的操作的定时图。
图11是图示根据本发明的第三实施例的光电转换设备中的比较器的配置示例的电路图(部分2)。
图12是图示根据本发明的第四实施例的光电转换设备中的比较器的配置示例的电路图(部分1)。
图13是图示根据本发明的第四实施例的光电转换设备中的比较器的操作的定时图。
图14是图示根据本发明的第四实施例的光电转换设备中的比较器的配置示例的电路图(部分2)。
图15是图示根据本发明的第五实施例的光电转换设备中的比较器的配置示例的电路图(部分1)。
图16是图示根据本发明的第五实施例的光电转换设备中的比较器的配置示例的电路图(部分2)。
图17是图示根据本发明的第五实施例的光电转换设备中的比较器的配置示例的电路图(部分3)。
图18是图示根据本发明的第五实施例的光电转换设备中的比较器的配置示例的电路图(部分4)。
图19是图示根据本发明的第六实施例的光电转换设备中的比较器的配置示例的电路图。
图20是图示根据本发明的第七实施例的光电转换设备中的比较器的配置示例的电路图。
图21是图示根据本发明的第七实施例的光电转换设备中的比较器的操作的定时图。
图22是图示根据本发明的第八实施例的光电转换设备的总体配置的框图(1)。
图23是图示根据本发明的第八实施例的光电转换设备的总体配置的框图(2)。
图24是图示根据本发明的第九实施例的光电转换设备的总体配置的框图。
图25是图示根据本发明的第九实施例的光电转换设备中的像素单元的配置示例的电路图。
图26是图示根据本发明的第九实施例的光电转换设备的操作的定时图。
图27A和图27B是图示根据本发明的第十实施例的光电转换设备的配置示例的示意图。
图28是图示根据本发明的第十一实施例的成像系统的总体配置的框图。
图29A是图示根据本发明的第十二实施例的成像系统的配置示例的图。
图29B是图示根据本发明的第十二实施例的可移动物体的配置示例的图。
具体实施方式
现在将根据附图详细描述本发明的优选实施例。
第一实施例
将参考图1描述根据本发明的第一实施例的光电转换设备的总体配置。图1是图示根据本实施例的光电转换设备的总体配置的框图。
如图1中所示，根据本实施例的光电转换设备100包括像素阵列单元10、垂直扫描电路20、AD转换电路单元30、参考信号生成电路48、存储器单元50、计数器电路54、水平扫描电路60、输出电路70和控制电路80。
在像素阵列单元10中，提供了以矩阵布置在多个行和多个列上的多个像素12。虽然图1图示了形成像素阵列单元10的像素12中的布置在四行四列上的16个像素12，但是形成像素阵列单元10的像素12的数量不被特别限制。
在像素阵列单元10的每一行上，布置有在第一方向(图1中的水平方向)上延伸的控制线14。控制线14中的每一个分别连接到在第一方向上对齐的像素12，以形成这些像素12共用的信号线。控制线14延伸的第一方向可以被称为行方向或水平方向。控制线14连接到垂直扫描电路20。
在像素阵列单元10的每一列上，布置有在与第一方向交叉的第二方向(图1中的垂直方向)上延伸的输出线16。输出线16中的每一个分别连接到在第二方向上对齐的像素12，以形成这些像素12共用的信号线。输出线16延伸的第二方向可以被称为列方向或垂直方向。输出线16连接到AD转换电路单元30。用于向像素12中的读出电路供给偏置电流的电流源18连接到输出线16。
垂直扫描电路20是经由提供在像素阵列单元10的每一行上的控制线14将控制信号供给到像素12的控制电路单元，并且当从像素12读出信号时控制信号用于驱动像素12中的读出电路。垂直扫描电路20可以使用移位寄存器或地址解码器形成。
AD转换电路单元30包括与像素阵列单元10的每一列相关联的多个比较器32和多个脉冲生成器46。多个比较器32中的每一个包括比较电路34和正反馈电路40。比较电路34由例如差分对电路形成，并且具有两个输入节点(非反转输入端子(+)和反转输入端子(-))和一个输出节点。比较电路34的非反转输入端子连接到对应列上的输出线16。比较电路34的反转输入端子经由各列共用的参考信号线48a连接到参考信号生成电路48。比较电路34的输出节点连接到正反馈电路40的输入节点。正反馈电路40的输出节点连接到脉冲生成器46的输入节点。在检测到输入信号的上升沿或下降沿时输出单发脉冲的已知的单发脉冲生成电路可应用于脉冲生成器46。注意的是，稍后将描述比较器32的具体配置和操作。
参考信号生成电路48经由参考信号线48a将具有预定幅度的参考信号供给到每一列上的比较器32。参考信号例如可以是其信号电平(信号的大小)随时间改变的信号。通常，参考信号是斜坡信号。斜坡信号是其信号电平随时间单调地改变的信号，该信号例如是其输出电压随时间单调地降低或单调地增加的信号。注意的是，参考信号不被特别限制，只要它具有可应用于AD转换的幅度即可。参考信号生成电路48的操作由控制电路80控制。
存储器单元50包括与像素阵列单元10的每一列相关联的多个存储器52。多个存储器52中的每一个可以包括保持噪声信号的数字数据的N-存储器(未示出)和保持光检测信号的数字数据的S-存储器(未示出)。多个存储器52的每一个具有两个输入节点、一个输出节点和一个控制节点。存储器52的输入节点中的一个连接到对应列上的脉冲生成器46的输出节点。存储器52的另一个输入节点经由各列共用的计数信号线54a连接到计数器电路54。存储器52的输出节点连接到水平输出线56。存储器52的控制节点连接到水平扫描电路60。
计数器电路54与从参考信号生成电路48输出的参考信号的信号电平的变化开始的定时同步地开始计数操作，并且将指示计数值的计数信号输出到每一列上的存储器52。
水平扫描电路60是按列顺次地向各列上的存储器52供给控制信号的电路单元，并且这些控制信号用于输出存储在各列上的存储器52中的像素信号。与像素阵列单元10的各列相关联地提供的水平扫描电路60的控制线连接到对应列上的存储器52。响应于经由水平扫描电路60的对应列上的控制线接收到控制信号，每一列上的存储器52经由水平输出线56将保持的像素信号输出到输出电路70。
输出电路70是对由水平扫描电路60选择的列上的信号执行预定信号处理并且将该信号输出到光电转换设备100的外部的电路单元。输出电路70包括由缓冲放大器、差分放大器等形成的信号处理单元，并且执行诸如放大处理、数字相关双采样(CDS)处理等的信号处理。数字CDS处理是当存储器52存储两种类型的数字数据(即，噪声信号N和光检测信号S)作为像素信号时执行(S-N)的差分处理的信号处理。此外，输出电路70还包括诸如低电压差分信号(LVDS)的外部接口，并且将信号处理之后获得的数字信号输出到光电转换设备100的外部。
控制电路80是用于向垂直扫描电路20、AD转换电路单元30、参考信号生成电路48、存储器单元50、计数器电路54和水平扫描电路60供给控制信号的电路单元，并且控制信号用于控制以上组件的操作及其定时。供给到垂直扫描电路20、AD转换电路单元30、参考信号生成电路48、存储器单元50、计数器电路54和水平扫描电路60的控制信号中的一些或全部可以从光电转换设备100的外部供给。
接下来，将参考图2描述根据本实施例的光电转换设备中的像素的配置示例。图2是图示根据本实施例的光电转换设备中的像素的配置示例的电路图。
例如，如图2中所示，像素12中的每一个可以由光电转换器PD、传送晶体管M1、复位晶体管M2、放大器晶体管M3和选择晶体管M4形成。
光电转换器PD例如是光电二极管，其阳极连接到参考电压节点，并且其阴极连接到传送晶体管M1的源极。传送晶体管M1的漏极连接到复位晶体管M2的源极和放大器晶体管M3的栅极。传送晶体管M1的漏极、复位晶体管M2的源极和放大器晶体管M3的栅极的连接节点是所谓的浮置扩散部分FD。浮置扩散部分FD包括电容成分(浮置扩散电容)并且具有作为电荷保持部分的功能。
复位晶体管M2的漏极和放大器晶体管M3的漏极连接到被供给电源电压VDD的电源电压节点。放大器晶体管M3的源极连接到选择晶体管M4的漏极。选择晶体管M4的源极连接到输出线16。输出线16连接到电流源18。
注意的是，像素12不是一定需要具有选择晶体管M4，并且可以具有不包括选择晶体管M4的像素配置。在这种情况下，放大器晶体管M3的源极连接到输出线16。
在图2的像素配置的情况下，布置在像素阵列单元10中的每一行上的控制线14包括信号线TX、RES和SEL。信号线TX分别连接到属于对应行的像素12的传送晶体管M1的栅极，以形成这些像素12共用的信号线。信号线RES分别连接到属于对应行的像素12的复位晶体管M2的栅极，以形成这些像素12共用的信号线。信号线SEL分别连接到属于对应行的像素12的选择晶体管M4的栅极，以形成这些像素12共用的信号线。
从垂直扫描电路20向信号线TX供给作为用于控制传送晶体管M1的驱动脉冲的控制信号ΦTX。从垂直扫描电路20向信号线RES供给作为用于控制复位晶体管M2的驱动脉冲的控制信号ΦRES。从垂直扫描电路20向信号线SEL供给作为用于控制选择晶体管M4的驱动脉冲的控制信号ΦSEL。当每个晶体管由n-沟道晶体管形成时，对应的晶体管响应于从垂直扫描电路20供给高电平(在下文中表示为“H电平”)的控制信号而接通。此外，对应的晶体管响应于从垂直扫描电路20供给低电平(在下文中表示为“L电平”)的控制信号而关断。
接下来，将参考图1和图2描述根据本实施例的成像设备的操作的概述。
一旦光进入像素阵列单元10，每个像素12的光电转换器PD就将入射的光转换(光电转换)为根据光量的量的电荷并且蓄积产生的电荷。当接通时，传送晶体管M1将由光电转换器PD保持的电荷传送到浮置扩散部分FD。浮置扩散部分FD保持从光电转换器PD传送的电荷，并且由于浮置扩散部分FD的电容引起的电荷-电压转换而具有根据从光电转换器PD传送的电荷的量的电压。
放大器晶体管M3被配置为使得电源电压VDD被供给到漏极并且偏置电流经由选择晶体管M4从电流源18被供给到源极，并且形成其栅极是输入节点的放大器单元(源极跟随器电路)。因此，放大器晶体管M3将基于浮置扩散部分FD的电压的信号经由选择晶体管M4输出到输出线16。在这个意义上，放大器晶体管M3还用作输出基于由浮置扩散部分FD保持的电荷的像素信号的输出单元。当接通时，复位晶体管M2将浮置扩散部分FD复位到根据电源电压VDD的电压。注意的是，在本说明书中，当浮置扩散部分FD处于复位状态时输出到输出线16的信号被称为噪声信号，并且在浮置扩散部分FD保持信号电荷的状态下输出到输出线16的信号被称为光检测信号。
如上所述，像素12的传送晶体管M1、复位晶体管M2和选择晶体管M4由从垂直扫描电路20供给的控制信号ΦTX、ΦRES和ΦSEL按行进行控制。属于由控制信号ΦSEL选择的行的像素12的像素信号同时输出到各像素12对应的输出线16。
每一列上的比较器32将经由输出线16从对应列上的像素读出的像素信号的电平与从参考信号生成电路48供给的参考信号进行比较，并且将根据比较结果的信号输出到脉冲生成器46。具体地，比较器32将像素信号(信号SIG)的大小与参考信号(参考信号RAMP)的大小进行比较，并且在这些信号之间的电平关系反转的定时改变输出信号的电平。脉冲生成器46响应于比较器32的输出信号的电平的变化而输出单发脉冲。
计数器电路54从像素信号与参考信号的比较开始就开始计数，并且经由计数信号线54a将指示计数值的计数信号输出到每一列上的存储器52。每一列上的存储器52将在从对应列上的脉冲生成器46输出脉冲的定时从计数器电路54输出的计数信号指示的计数值存储为像素信号的数字数据。这个计数值对应于从像素信号与参考信号的比较开始到输出信号的电平改变的时段的长度。以这种方式，可以将从像素12输出的模拟信号数字地转换成数字信号。
水平扫描电路60按列顺次地向存储器单元50的各列上的存储器52供给控制信号。从水平扫描电路60接收控制信号的列上的存储器52将保持的像素信号输出到水平输出线56。输出电路70对从存储器单元50输出的像素信号执行预定的信号处理，并且将像素信号输出到光电转换设备100的外部。
接下来，将参考图3至图4C描述根据本实施例的光电转换设备中的比较器32的配置示例。图3是图示根据本实施例的光电转换设备中的比较器的配置示例的电路图。图4A至图4C是图示比较电路的放大器单元中的负载元件的配置示例的电路图。
如上所述，比较器32被形成为包括比较电路34和正反馈电路40。虽然在本实施例中比较器32和脉冲生成器46被描述为分开的组件，但是脉冲生成器46可以被配置作为比较器32的一部分。
例如，如图3中所示，比较电路34可以由p-沟道晶体管MP1、MP2和MP3、n-沟道晶体管MN1和MN2、尾电流源36、以及电流源38形成。在这些组件中，p-沟道晶体管MP1和MP2、n-沟道晶体管MN1和MN2、以及尾电流源36形成差分单元34a，并且p-沟道晶体管MP3和电流源38形成放大器单元34b。
p-沟道晶体管MP1的源极、p-沟道晶体管MP2的源极和p-沟道晶体管MP3的源极连接到电源电压节点。p-沟道晶体管MP1的漏极连接到n-沟道晶体管MN1的漏极。p-沟道晶体管MP2的漏极连接到n-沟道晶体管MN2的漏极。p-沟道晶体管MP1的栅极和p-沟道晶体管MP2的栅极连接到p-沟道晶体管MP1的漏极和n-沟道晶体管MN1的漏极之间的连接节点。尾电流源36连接在n-沟道晶体管MN1和n-沟道晶体管MN2的每个源极与参考电压节点(例如，接地节点)之间。p-沟道晶体管MP2的漏极和n-沟道晶体管MN2的漏极之间的连接节点连接到p-沟道晶体管MP3的栅极。即，p-沟道晶体管MP2的漏极和n-沟道晶体管MN2的漏极之间的连接节点是差分单元34a的输出节点，并且p-沟道晶体管MP3的栅极是放大器单元34b的输入节点。电流源38连接在p-沟道晶体管MP3的漏极和参考电压节点之间。
因此，n-沟道晶体管MN1和n-沟道晶体管MN2形成差分对，并且p-沟道晶体管MP1和p-沟道晶体管MP2形成电流镜。n-沟道晶体管MN2的栅极是向其供给输出线16的信号SIG的比较电路34的非反转输入端子。n-沟道晶体管MN1的栅极是从参考信号线48a向其供给参考信号RAMP的比较电路34的反转输入端子。p-沟道晶体管MP3的漏极和电流源38之间的连接节点是比较电路34的输出节点(节点FBIN)。
电流源38形成放大器单元34b的负载元件，通常，例如，如图4A中所示，其可以由n-沟道晶体管MN6形成，该n-沟道晶体管MN6形成栅极接地电路并且其栅极被供给有不同于参考电压的偏置电压VB。节点N1是电流源38的端子中的一个，其是图3的电路中连接到p-沟道晶体管MP3的漏极的节点。
替代地，例如，如图4B中所示，电流源38也可以由包括n-沟道晶体管MN6、偏置保持电容器Cbh以及开关SW2和SW3的电路形成。开关SW2连接在n-沟道晶体管MN6和节点N1之间。n-沟道晶体管MN6的源极连接到参考电压节点。n-沟道晶体管的栅极连接到偏置保持电容器Cbh的电极中的一个。偏置保持电容器Cbh的另一个电极连接到参考电压节点。此外，偏置电压VB经由开关SW3被供给到n-沟道晶体管MN6的栅极。开关SW2是其连接状态(导通或非导通)由控制信号PSW控制的开关。开关SW2是用于电力节省的开关。此外，开关SW3是其连接状态(导通或非导通)由控制信号FB2控制的开关。
用于使预定电流I在n-沟道晶体管MN6中流动的偏置电压VB经由开关SW3被供给到n-沟道晶体管MN6的栅极。通过一次接通然后关断开关SW3，可以将偏置电压VB保持在偏置保持电容器Cbh中。利用这种配置，即使参考电压GND波动，也可以将n-沟道晶体管MN6的栅极-源极电压Vgs维持在恒定电压，并且抑制电流I波动。此外，通过关断开关SW2，可以减少不使用时的电力消耗。
替代地，例如，如图4C中所示，作为放大器单元34b的负载元件38a，可以使用诸如电阻器R1的无源负载，而不是诸如电流源38的有源负载。
正反馈电路40具有输入节点和输出节点。正反馈电路40是响应于输入节点的信号电平的变化以高于输入节点的信号电平的变化速率的速率改变输出节点的信号电平的电路。在以下描述中，以高于输入节点的信号电平的变化速率的速率改变输出节点的信号电平可以被表达为“促进”输出节点的信号电平的变化。例如，如图3中所示，正反馈电路40可以由p-沟道晶体管MP4、MP5和MP6以及n-沟道晶体管MN3形成。
p-沟道晶体管MP5的源极和p-沟道晶体管MP6的源极连接到电源电压节点。p-沟道晶体管MP5的漏极连接到p-沟道晶体管MP4的源极。p-沟道晶体管MP6的漏极连接到n-沟道晶体管MN3的漏极。p-沟道晶体管MP4的漏极连接到p-沟道晶体管MP6的栅极和n-沟道晶体管MN3的栅极。n-沟道晶体管MN3的源极连接到参考电压节点。p-沟道晶体管MP4的栅极连接到p-沟道晶体管MP6的漏极和n-沟道晶体管MN3的漏极之间的连接节点。
p-沟道晶体管MP4的漏极、p-沟道晶体管MP6的栅极和n-沟道晶体管MN3的栅极的连接节点(节点FBIN)是正反馈电路40的输入节点。正反馈电路40的输入节点连接到p-沟道晶体管MP3到电流源38的连接节点，即，比较电路34的输出节点。p-沟道晶体管MP4的栅极、p-沟道晶体管MP6的漏极和n-沟道晶体管MN3的漏极的连接节点是正反馈电路40的输出节点(节点OUT)。p-沟道晶体管MP5由从控制电路80供给的控制信号INI控制。
注意的是，晶体管的源极和漏极可以根据其导电类型、关注的功能等称为相反的名称。在本说明书中，源极和漏极可以被表示为主节点而不加以区分，并且栅极可以被表示为控制节点。
接下来，将参考图5描述根据本实施例的光电转换设备中的比较器32的操作。图5是图示根据本实施例的光电转换设备中的比较器的操作的定时图。图5图示了控制信号INI、参考信号RAMP、输出线16的信号SIG、节点FBIN的电位以及节点OUT的电位。
在时间t0，根据像素12的复位电平的信号(噪声信号)作为信号SIG被输出到输出线16。此外，其电位电平的变化尚未开始的参考信号RAMP的参考电平高于根据像素12的复位电平的信号SIG的电平。即，在本实施例中，使用其电位电平随时间逐渐地降低的参考信号RAMP。
首先，在从时间t0到时间t1的时段中，控制电路80将控制信号INI从L电平控制为H电平。由此，p-沟道晶体管MP5关断。此外，在从时间t0到时间t1的同一时段中，参考信号RAMP的电平处于高于信号SIG的电平的状态，p-沟道晶体管MP3的栅极电位为接近电源电压的电平，并且p-沟道晶体管MP3处于关断状态。
因此，作为比较电路34的输出节点并且也作为正反馈电路40的输入节点的节点FBIN的电位由于电流源38引起流动的电流而降低到接近参考电压(GND)的电位。节点FBIN的电位然后降低到参考电压，由此p-沟道晶体管MP6接通，n-沟道晶体管MN3关断，并且作为正反馈电路40的输出节点的节点OUT的电位处于接近电源电压的H电平。此外，响应于节点OUT处于H电平，其栅极接收节点OUT的电位的p-沟道晶体管MP4关断。此外，响应于在时间t1控制信号INI从H电平转变到L电平，p-沟道晶体管MP5接通。
在随后的时间t2，参考信号生成电路48开始改变参考信号RAMP的电位电平。参考信号生成电路48例如输出具有其电位随时间逐渐地降低的斜坡波形的参考信号RAMP。另外，计数器电路54与参考信号RAMP的电位电平的变化开始同步地开始计数，并且向计数信号线54a输出指示计数值的计数信号。
在随后的时间t3，假定参考信号RAMP的电平降低到根据像素12的复位电平的信号SIG的电平以下。作为响应，p-沟道晶体管MP3的栅极电位从时间t3开始逐渐地降低，由此节点FBIN的电位开始逐渐地增加。此外，连接到节点FBIN的p-沟道晶体管MP6的栅极和n-沟道晶体管MN3的栅极的电位开始逐渐地增加，由此节点OUT的电位开始逐渐地降低。
因此，在随后的时间t4，p-沟道晶体管MP4接通。作为响应，节点FBIN和电源电压节点彼此连接，由此正反馈被施加到节点FBIN的电位，并且节点FBIN的电位快速地增加。作为结果，节点OUT的电位快速地降低。
响应于节点OUT的电位的快速变化，脉冲生成器46生成单发脉冲并且将它输出到存储器52。存储器52将在从脉冲生成器46接收到脉冲的定时从计数器电路54输出的计数信号指示的计数值保持为根据像素12的复位电平的信号SIG的数字数据，即，噪声信号的数字数据。
在随后的时间t5，参考信号生成电路48将参考信号RAMP的电位电平复位到参考电平。因此，参考信号RAMP的电平返回到高于信号SIG的电平的状态，p-沟道晶体管MP3的栅极的电位达到接近电源电压的电平，并且p-沟道晶体管MP3关断。此外，在从时间t5到时间t6的时段中，控制电路80将控制信号INI从L电平控制为H电平。由此，p-沟道晶体管MP5关断。
因此，作为比较电路34的输出节点并且也作为正反馈电路40的输入节点的节点FBIN的电位由于电流源38引起流动的电流而降低到接近参考电压的电位，节点FBIN的电位然后降低到参考电压，由此p-沟道晶体管MP6接通，n-沟道晶体管MN3关断，并且作为正反馈电路40的输出节点的节点OUT的电位达到接近电源电压的H电平。此外，响应于节点OUT达到H电平，其栅极接收节点OUT的电位的p-沟道晶体管MP4关断。此外，响应于在时间t6控制信号INI从H电平转变到L电平，p-沟道晶体管MP5接通。
在随后的时间t7，要读出的像素12的信号电荷被传送到浮置扩散部分FD，由此输出作为信号SIG的根据信号电荷的量的信号(光检测信号)，并且输出线16的信号SIG的电平减小。
在随后的时间t8，参考信号生成电路48开始改变参考信号RAMP的电位电平。此外，计数器电路54与参考信号RAMP的电位电平的变化开始同步地新开始计数，并且将指示计数值的计数信号输出到计数信号线54a。
在随后的时间t9，假定参考信号RAMP的电平降低到根据信号电荷的量的信号SIG的电平以下。作为响应，p-沟道晶体管MP3的栅极电位从时间t9开始逐渐地降低，由此节点FBIN的电位开始逐渐地增加。此外，连接到节点FBIN的p-沟道晶体管MP6的栅极和n-沟道晶体管MN3的栅极的电位开始逐渐地增加，由此节点OUT的电位开始逐渐地降低。
因此，在随后的时间t10，p-沟道晶体管MP4接通。作为响应，节点FBIN和电源电压节点彼此连接，由此正反馈被施加到节点FBIN的电位，并且节点FBIN的电位快速地增加。作为结果，节点OUT的电位快速地降低。
响应于节点OUT的电位的快速变化，脉冲生成器46生成单发脉冲并且将它输出到存储器52。存储器52将在从脉冲生成器46接收到脉冲的定时从计数器电路54输出的计数信号指示的计数值保持为根据信号电荷的量的信号SIG的数字数据，即，光检测信号的数字数据。
以这种方式保持在存储器52中的噪声信号的数字数据和光检测信号的数字数据根据来自水平扫描电路60的控制信号被传送到输出电路70。在输出电路70中，噪声信号的数字值与光检测信号的数字值之间的差通过使用所谓的数字CDS处理计算，并且作为最终的AD转换结果被输出到光电转换设备100的外部。
在本实施例的比较器32中，通过在比较电路34的输出级中应用使用电流源38的放大器单元，可以抑制比较器32的故障。下面将描述这个特征。
可以考虑，代替电流源38，向图3中所示的电路中提供电流源38的部分提供用于复位节点FBIN的电位的开关晶体管(例如，参见国际公开No.WO2018/037901)。当这种开关晶体管由控制信号INI控制时，在从控制信号INI变为L电平的时间到参考信号RAMP开始改变其电位的时间的时段期间，节点FBIN处于L电平并且处于浮置状态。这个时段对应于图5的定时图中从时间t1到时间t2的时段和从时间t6到时间t8的时段。
在这些时段期间，开关晶体管和p-沟道晶体管MP3、MP4和MP5处于关断状态。在这种状态下，由于在晶体管处于关断状态时流动的关断漏电流(off-leak current)显著地变化，因此对于每个晶体管的特定关断漏电流，在参考信号RAMP的电位开始改变之前，节点FBIN的电位可能非期望地开始上升。特别地，这种现象可能在其中在p-沟道晶体管MP4和MP5的路径中流动的关断漏电流与在p-沟道晶体管MP3中流动的关断漏电流之和大于开关晶体管的关断漏电流的比较器中发生。作为结果，如果在参考信号RAMP的电位开始改变之前，在输入信号上施加正反馈并且节点OUT的电位反转，那么在参考信号RAMP的电位改变的时段(AD转换时段)中存储器52不能够取入计数值。更详细地，存储器52非期望地取入在计数开始之前发生的计数初始值，这将引起大的AD转换误差。
在这一点上，在本实施例的比较器32中，由于使用电流源38的放大器单元被应用在比较电路34的输出级上，由此在节点FBIN和参考电压节点之间提供电流路径，因此在这个时段期间节点FBIN的电位稳定在接近参考电压的电平。因此，可以抑制由于在p-沟道晶体管MP3、MP4和MP5中流动的关断漏电流的变化而导致的比较器32的故障，并且减小AD转换误差。
作为放大器单元34b的负载元件，如前面所描述的，如图4A和图4B中所示那样配置的电流源38是可应用的。在这种情况下，供给到n-沟道晶体管MN6的栅极的偏置电压VB(栅极-源极电压Vgs)被设置为大于n-沟道晶体管MN6的阈值电压的值，以便不受关断漏电流的变化影响。
此外，不仅在使用诸如电流源38的有源负载的情况下，而且还在使用诸如图4C中所示的电阻器R1的无源负载的情况下，可以抑制比较器32的故障。例如，假定在p-沟道晶体管MP4和MP5的路径中流动的亚阈值电流(sub-threshold current)与在p-沟道晶体管MP3中流动的亚阈值电流之和为1nA，并且电阻器R1的电阻为1MΩ。在这种情况下节点FBIN的电位为1mV，因此n-沟道晶体管MN3将不接通，将不向输出施加正反馈，因此将不发生故障。
然而，在节省面积方面或者在抑制正反馈电路40之间的干扰以减小AD转换误差方面，优选使用电流源负载而不是电阻器作为放大器单元34b的负载元件。
当图4C中所示的电阻器R1用作放大器单元34b的负载元件时，在节点FBIN处于H电平的时段(例如，图5的从时间t4到时间t5的时段)期间，由电源电压VDD和电阻器R1的电阻确定的电流流入电阻器R1中。因此，为了例如在电源电压VDD为1V或3V时将电阻器R1中流动的电流值抑制为10μA，要求电阻器R1具有诸如100kΩ或300kΩ的大电阻，并且这在节省面积方面是不利的。
此外，当因为不能够对电阻器R1确保足够的面积等而使用具有小电阻的电阻器R1时，在时间t4及其之后的电流波动较大，并且存在由于正反馈电路之间的干扰而导致AD转换误差的增加的担忧。虽然在图1中四个比较电路34和四个正反馈电路40被图示为四列的列电路，但是在实际实现中通常提供几百到几千个列电路。因此，由于在时间t4以及之后的电流波动在整个光电转换设备中可能发生显著大的电流波动。此时，由于有限的阻抗被附随到电源电压节点或参考电压节点，因此电流波动可能引起在电源电压VDD或参考电压GND中发生大的电位波动。因此，根据同时反转的正反馈电路40的数量在反转定时上将存在差异，并且在AD转换结果中可能发生大误差。换句话说，因为由于其它正反馈电路40的反转操作而导致的干扰，AD转换的误差可能显著增加。
此外，除了由p-沟道晶体管MP4接通引起的电流波动之外，当正反馈电路40的输出信号反转时在p-沟道晶体管MP6和n-沟道晶体管MN3中流动的贯通电流引起电源电压VDD或参考电压GND的电位波动。在抑制由于电源电压VDD或参考电压GND的电位波动而导致的电流波动方面，图4B中所示的电流源38的配置是特别优选的。利用电流源38的这种配置，即使参考电压GND由于正反馈电路40的反转操作而波动，n-沟道晶体管MN6的栅极-源极电压Vgs也可以维持恒定，并且电流I的波动可以被抑制。此外，因为开关SW2关断，因此可以减小不使用期间的电力消耗。图4C的电路配置不仅可应用于电流源38，而且还可应用于电流源18、尾电流源36以及稍后描述的实施例中示出的电流源42和44。
图3中所示的比较器32的电路配置还具有减小节点FBIN的阻抗的效果，并且因此具有抑制比较器32的故障和因此减小AD转换误差的有利效果。
在提供开关晶体管而不是前面所描述的电流源38的配置中，在控制信号INI处于L电平的时段期间(时间t1至时间t5、时间t6及其之后)，节点FBIN处于L电平并且处于浮置状态。由于浮置状态是高阻抗状态，因此在发生前面所描述的电源电压VDD或参考电压GND的电位波动时，节点FBIN的电位将容易波动。因此，由于其它正反馈电路40的反转操作而导致的干扰可能使AD转换误差显著增加。此外，对于一些情况，当节点FBIN波动时，晶体管MP4暂时接通并且正反馈被施加到输入，并且可能发生故障。
在这一点上，在图3中所示的比较器32的电路配置中，由于提供电流源38或电阻器R1作为放大器单元34b的负载，因此这可以防止节点FBIN处于高阻抗状态。因此，可以抑制节点FBIN的电位波动并且减小AD转换误差。
注意的是，在减小节点FBIN的阻抗方面，图4A和图4B中的偏置电压VB不是一定需要大于或等于阈值电压，并且可以是参考电压和阈值电压之间的电压。同样，在这种情况下，可以获得由减小节点FBIN的阻抗而引起的减小AD转换误差的有利效果。此外，可以期望由抑制流过电流源38的电流I而引起的减小电力消耗的有利效果。然而，在更多地减小AD转换误差方面，如前面所描述的，期望将偏置电压VB设置为大于或等于阈值电压。
如上所述，根据本实施例，可以抑制由于晶体管的关断漏电流的变化而导致的比较器32的故障。因此，可以通过使用这种比较器形成AD转换电路来减小AD转换误差。此外，可以通过使用这种AD转换电路形成光电转换设备来获得具有较小AD转换误差的高质量图像。
第二实施例
将参考图6和图7描述根据本发明的第二实施例的光电转换设备。与根据第一实施例的光电转换设备的组件相同的组件被用相同的标号标记，并且将省略或简化其描述。图6和图7是图示根据本实施例的光电转换设备中的比较器的配置示例的电路图。
在本实施例中，将描述到连接到比较器32的参考电压焊盘(pad)的示例互连(interconnection)布置。虽然这里将利用第一实施例的电路配置提供描述，但是该描述可以应用于稍后描述的其它实施例的电路配置。
在图6和图7中，参考电压焊盘(pad)90(GND焊盘)是连接到参考电压节点的焊盘电极。电源电压焊盘92(VDD焊盘)是连接到电源电压节点的焊盘电极。焊盘电极是用于将光电转换设备100外部的互连连接到光电转换设备100的电极。
在图6中所示的配置示例中，布置在比较电路34中的参考电压节点和布置在正反馈电路40中的参考节点分别经由分开的互连94a和94b连接到参考电压焊盘90。此外，布置在比较电路34中的电源电压节点和布置在正反馈电路40中的电源电压节点分别经由分开的互连96a和96b连接到电源电压焊盘92。利用这种配置，可以抑制由于正反馈电路40中的反转操作而导致的电源电压VDD或参考电压GND的波动引起的对比较电路34的影响，并且进一步减小AD转换误差。
此外，在图7中所示的配置示例中，布置在比较电路34中的参考电压节点和布置在正反馈电路40中的参考节点分别经由分开的互连94a和94b连接到分开的参考电压焊盘90a和90b。此外，布置在比较电路34中的电源电压节点和布置在正反馈电路40中的电源电压节点分别经由分开的互连96a和96b连接到分开的电源电压焊盘92a和92b。利用这种配置，可以抑制由于正反馈电路40中的反转操作而导致的电源电压VDD或参考电压GND的波动引起的对比较电路34的影响，并且进一步减小AD转换误差。
在图7的配置示例中，由于电源电压焊盘92a和92b是分开的，因此可以将供给到布置在比较电路34中的电源电压节点的电源电压和供给到正反馈电路40的电源电压彼此区分。例如，可以将供给到正反馈电路40的电源电压设置为等于或高于供给到正反馈电路40的电源电压。
注意的是，虽然在图7的配置示例中p-沟道晶体管MP5的源极和p-沟道晶体管MP6的源极两者与电源电压焊盘92a和互连96a分开，但是p-沟道晶体管MP5的源极和p-沟道晶体管MP6的源极中的任何一个可以与电源电压焊盘92a和互连96a分开。同样，在这种配置的情况下，可以抑制由于正反馈电路40中的反转操作而导致的电源电压VDD或参考电压GND的波动引起的对比较电路34的影响，尽管与图7的配置示例相比，效果减小。
如上所述，根据本实施例，可以抑制由于正反馈电路40中的反转操作而导致的电源电压VDD或参考电压GND的波动引起的对比较电路34的影响，并且进一步减小AD转换误差。此外，可以以与第一实施例中相同的方式抑制由于晶体管的关断漏电流的变化而导致的比较器32的故障。因此，可以通过使用这种比较器形成AD转换电路来减小AD转换误差。此外，可以通过使用这种AD转换电路形成光电转换设备来获取具有较小AD转换误差的高质量图像。
第三实施例
将参考图8至图11描述根据本发明的第三实施例的光电转换设备。与根据第一和第二实施例的光电转换设备的组件相同的组件被用相同的标号标记，并且将省略或简化其描述。
虽然在前面的实施例中已描述了作为比较器32的配置，其中信号SIG被输入到比较电路34的非反转输入端子并且参考信号RAMP被输入到比较电路34的反转输入端子，但是比较器32的配置不限于此。在本实施例中，作为包括具有另一配置的比较器32的光电转换设备，将描述其中信号SIG被输入到比较电路34的反转输入端子并且参考信号RAMP被输入到比较电路34的非反转输入端子的配置的示例。
图8是图示根据本实施例的光电转换设备的总体配置的框图。如图8中所示，除了输出线16连接到比较电路34的反转输入端子并且参考信号线48a连接到比较电路34的非反转输入端子之外，根据本实施例的光电转换设备100的总体配置与前面的实施例相同。
图9是图示根据本实施例的光电转换设备中的比较器的配置示例的电路图。在本实施例的比较器32中，p-沟道晶体管MP4和p-沟道晶体管MP5被用n-沟道晶体管MN4和n-沟道晶体管MN5替换，以及到非反转输入端子的输入信号与到反转输入端子的输入信号进行交换。即，n-沟道晶体管MN4和MN5形成正反馈电路40的反馈单元。
n-沟道晶体管MN5的漏极连接到正反馈电路40的输入节点(节点FBIN)。n-沟道晶体管MN5的源极连接到n-沟道晶体管MN4的漏极。n-沟道晶体管MN4的源极连接到参考电压节点。n-沟道晶体管MN4的栅极连接到p-沟道晶体管MP6的漏极和n-沟道晶体管MN3的漏极之间的连接节点。n-沟道晶体管MN5由从控制电路80供给的控制信号INI控制。
图10是图示根据本实施例的光电转换设备中的比较器的操作的定时图。图10图示了控制信号INI、参考信号RAMP、输出线16的信号SIG、节点FBIN的电位、以及节点OUT的电位。
在时间t0之前的时段中，控制信号INI处于H电平。此外，根据像素12的复位电平的信号(噪声信号)已作为信号SIG输出到输出线16。此外，在电位电平的变化开始之前的参考信号RAMP的参考电平高于根据像素12的复位电平的信号SIG的电平。
首先，在从时间t0到时间t1的时段中，控制电路80将控制信号INI从H电平控制为L电平。由此，n-沟道晶体管MN5关断。此外，在从时间t0到时间t1的同一时段中，参考信号RAMP的电平处于高于信号SIG的电平的状态，p-沟道晶体管MP3的栅极电位为接近电源电压的电平，并且p-沟道晶体管MP3处于关断状态。因此，作为比较电路34的输出节点并且也作为正反馈电路40的输入节点的节点FBIN的电位处于H电平。
在随后的时间t2，参考信号生成电路48开始改变参考信号RAMP的电位电平。参考信号生成电路48例如输出具有其电位随时间逐渐地降低的斜坡波形的参考信号RAMP。此外，计数器电路54与参考信号RAMP的电位电平的变化开始同步地开始计数，并且将指示计数值的计数信号输出到计数信号线54a。
在随后的时间t3，假定参考信号RAMP的电平降低到根据像素12的复位电平的信号SIG的电平以下。作为响应，p-沟道晶体管MP3的栅极电位从时间t3开始逐渐地增加，由此节点FBIN的电位开始逐渐地降低。此外，连接到节点FBIN的p-沟道晶体管MP6的栅极和n-沟道晶体管MN3的栅极的电位开始逐渐地增加，由此节点OUT的电位开始逐渐地增加。
因此，在随后的时间t4，n-沟道晶体管MN4接通。作为响应，n-沟道晶体管MN4进入接通状态，节点FBIN和参考电压节点彼此连接，由此正反馈被施加到节点FBIN的电位，并且节点FBIN的电位快速地降低。作为结果，节点OUT的电位快速地增加。
响应于节点OUT的电位的快速变化，脉冲生成器46生成单发脉冲并且将它输出到存储器52。存储器52将在从脉冲生成器46接收到脉冲的定时从计数器电路54输出的计数信号指示的计数值保持为根据像素12的复位电平的信号SIG的数字数据，即，噪声信号的数字数据。
在随后的时间t5，参考信号生成电路48将参考信号RAMP的电位电平复位到参考电平。由此，参考信号RAMP的电平返回到高于信号SIG的电平的状态，p-沟道晶体管MP3的栅极的电位达到接近电源电压的电平，并且p-沟道晶体管MP3关断。此外，在从时间t5到时间t6的时段中，控制电路80将控制信号INI从L电平控制为H电平。由此，n-沟道晶体管MN5关断。因此，作为比较电路34的输出节点并且也作为正反馈电路40的输入节点的节点FBIN的电位达到H电平。
在随后的时间t7，要读出的像素12的信号电荷被传送到浮置扩散部分FD，由此输出根据信号电荷的量的信号(光检测信号)作为信号SIG，并且输出线16的信号SIG的电平减小。
在随后的时间t8，参考信号生成电路48开始改变参考信号RAMP的电位电平。此外，计数器电路54与参考信号RAMP的电位电平的变化开始同步地新开始计数，并且将指示计数值的计数信号输出到计数信号线54a。
在随后的时间t9，假定参考信号RAMP的电平降低到根据信号电荷的量的信号SIG的电平以下。作为响应，p-沟道晶体管MP3的栅极电位从时间t9开始逐渐地增加，由此节点FBIN的电位开始逐渐地降低。此外，连接到节点FBIN的p-沟道晶体管MP6的栅极和n-沟道晶体管MN3的栅极的电位开始逐渐地增加，由此节点OUT的电位开始逐渐地增加。
因此，在随后的时间t10，n-沟道晶体管MN4接通。作为响应，n-沟道晶体管MN4进入接通状态，节点FBIN和参考电压节点彼此连接，由此正反馈被施加到节点FBIN的电位，并且节点FBIN的电位快速地降低。作为结果，节点OUT的电位快速地增加。
响应于节点OUT的电位的快速变化，脉冲生成器46生成单发脉冲并且将它输出到存储器52。存储器52将在从脉冲生成器46接收到脉冲的定时从计数器电路54输出的计数信号指示的计数值保持为根据信号电荷的量的信号SIG的数字数据，即，光检测信号的数字数据。
同样，在本实施例的比较器32中，如图11中所示，以与第二实施例中相同的方式，布置在比较电路34中的参考电压节点和布置在正反馈电路40中的参考节点可以分别经由分开的互连94a和94b连接到分开的参考电压焊盘90a和90b。此外，布置在比较电路34中的电源电压节点和布置在正反馈电路40中的电源电压节点可以分别经由分开的互连96a和96b连接到分开的电源电压焊盘92a和92b。利用这种配置，可以抑制由于正反馈电路40中的反转操作而导致的电源电压VDD或参考电压GND的波动引起的对比较电路34的影响，并且进一步减小AD转换误差。
注意的是，虽然在图11的配置示例中n-沟道晶体管MN5的源极和n-沟道晶体管MN3的源极两者与参考电压焊盘90a和互连94a分开，但是n-沟道晶体管MN5的源极和n-沟道晶体管MN3的源极中的任何一个可以与参考电压焊盘90a和互连94a分开。同样，在这种配置的情况下，可以抑制由于正反馈电路40中的反转操作而导致的电源电压VDD或参考电压GND的波动引起的对比较电路34的影响，尽管与图11的配置示例相比，效果减小。
此外，以与图6中所示的配置示例中相同的方式，布置在比较电路34中的参考电压节点和布置在正反馈电路40中的参考节点可以分别经由分开的互连94a和94b连接到同一参考电压焊盘90。此外，布置在比较电路34中的电源电压节点和布置在正反馈电路40中的电源电压节点可以分别经由分开的互连96a和96b连接到同一电源电压焊盘92。
如上所述，根据本实施例，可以抑制由于晶体管的非峰值电流(off-peakcurrent)的变化而导致的比较器32的故障。此外，以与第一实施例中相同的方式，可以抑制由于晶体管的非峰值电流的变化而导致的比较器32的故障。因此，可以通过使用这种比较器形成AD转换电路来减小AD转换误差。此外，可以通过使用这种AD转换电路形成光电转换设备来获取具有较小AD转换误差的高质量图像。
第四实施例
将参考图12至图14描述根据本发明的第四实施例的光电转换设备。与根据第一至第三实施例的光电转换设备的组件相同的组件被用相同的标号标记，并且将省略或简化其描述。图12和图14是图示根据本实施例的光电转换设备中的比较器的配置示例的电路图。图13是图示根据本实施例的光电转换设备中的比较器的操作的定时图。
除了比较器32的配置不同之外，根据本实施例的光电转换设备与根据第三实施例的光电转换设备相同。即，如图12中所示，根据本实施例的光电转换设备的比较器32，比较电路34还包括p-沟道晶体管MP7和电流源42。p-沟道晶体管MP7的源极连接到电源电压节点。电流源42连接在p-沟道晶体管MP7的漏极和参考电压节点之间。p-沟道晶体管MP7的栅极连接到节点FBIN。电流源38和电流源42被设置为具有近似相同的电流值。其它特征与第三实施例的比较器32中相同。
在本实施例的比较器32中，如图13中所示，当节点FBIN的电位从H电平转变到L电平时，形成电流源38的n-沟道晶体管MN6的漏极-源极电压变为近似0V，并且电流源38的电流I1停止流动。另一方面，节点FBIN的电位从H电平转变到L电平，由此p-沟道晶体管MP7接通，并且电流源42的电流I2从电源电压节点流到参考电压节点。即，当节点FBIN的电位从H电平转变到L电平时，代替电流I1在电流源38中停止流动，电流I2在电流源42中开始流动。因此，如果电流源38和电流源42被预先设置为具有近似相同的电流值，那么电流源38和电流源42的电流波动被抵消或减小。因此，可以抑制电源电压VDD或参考电压GND的电位波动并且减小AD转换误差。
同样，在本实施例的比较器32中，如图14中所示，以与第二实施例中相同的方式，布置在比较电路34中的参考电压节点和布置在正反馈电路40中的参考节点可以分别经由分开的互连94a和94b连接到分开的参考电压焊盘90a和90b。此外，布置在比较电路34中的电源电压节点和布置在正反馈电路40中的电源电压节点可以分别经由分开的互连96a和96b连接到分开的电源电压焊盘92a和92b。利用这种配置，可以抑制由于正反馈电路40中的反转操作而导致的电源电压VDD或参考电压GND的波动引起的对比较电路34的影响，并且进一步减小AD转换误差。
注意的是，虽然在图14的配置示例中n-沟道晶体管MN5的源极和n-沟道晶体管MN3的源极两者与参考电压焊盘90a和互连94a分开，但是n-沟道晶体管MN5的源极和n-沟道晶体管MN3的源极中的任何一个可以与参考电压焊盘90a和互连94a分开。同样，在这种配置的情况下，可以抑制由于正反馈电路40中的反转操作而导致的电源电压VDD或参考电压GND的波动引起的对比较电路34的影响，尽管与图14的配置示例相比，效果减小。
此外，以与图6中所示的配置示例中相同的方式，布置在比较电路34中的参考电压节点和布置在正反馈电路40中的参考节点可以分别经由分开的互连94a和94b连接到同一参考电压焊盘90。此外，布置在比较电路34中的电源电压节点和布置在正反馈电路40中的电源电压节点可以分别经由分开的互连96a和96b连接到同一电源电压焊盘92。
如上所述，根据本实施例，可以抑制由于晶体管的非峰值电流的变化而导致的比较器32的故障。此外，以与第一实施例中相同的方式，可以抑制由于晶体管的非峰值电流的变化而导致的比较器32的故障。因此，可以通过使用这种比较器形成AD转换电路来减小AD转换误差。此外，可以通过使用这种AD转换电路形成光电转换设备来获取具有较小AD转换误差的高质量图像。
注意的是，虽然在本实施例中提供在比较电路34的输出级上包括p-沟道晶体管MP7和电流源42的放大器单元，但是可以提供限制节点FBIN的电平的削波(clip)电路。
第五实施例
将参考图15至图18描述根据本发明的第五实施例的光电转换设备。与根据第一至第四实施例的光电转换设备的组件相同的组件被用相同的标号标记，并且将省略或简化其描述。图15至图18是图示根据本实施例的光电转换设备中的比较器的配置示例的电路图。
除了比较器32的配置不同之外，根据本实施例的光电转换设备与根据第一至第四实施例的光电转换设备相同。即，如图15中所示，根据本实施例的光电转换设备的比较器32包括放大器单元，该放大器单元包括p-沟道晶体管MP8和电流源44，而不是第四实施例的比较器32中的正反馈电路40的CMOS反转器(inverter)。即，第五实施例的正反馈电路40由包括p-沟道晶体管MP8和电流源44的放大器单元以及包括n-沟道晶体管MN4和MN5的正反馈单元形成。正反馈电路40的输出节点(节点OUT)与正反馈电路40的输入节点(节点FBIN)连接到同一节点。
当使用诸如MOS反转器的逻辑门形成正反馈电路40时，贯通电流在输入/输出信号电平转变时可以从电源电压节点流到参考电压节点。这种贯通电流通常具有大约几纳秒的半峰全宽和大约几十微安的峰值。虽然图1和图8图示了四个比较电路34和四个正反馈电路40作为四列的列电路，但是在实际实现中通常提供几百到几千个列电路，并且响应于正反馈电路40的反转操作，可能发生显著大的贯通电流。
此时，由于有限的阻抗被附随到电源电压节点或参考电压节点，因此大的贯通电流可能引起在电源电压VDD或参考电压GND中发生大的电位波动。因此，根据同时反转的正反馈电路40的数量在反转定时上将存在差异，并且在AD转换结果中可能发生大误差。换句话说，因为由于其它正反馈电路40的反转操作而导致的干扰，AD转换误差可能显著增加。
在这一点上，在本实施例中，通过利用将电流源负载(电流源44)用于正反馈电路40的放大器，电源电压VDD或参考电压GND的电位波动被抑制。虽然在图13的时间t4处节点FBIN的电位的减小引起p-沟道晶体管MP8从关断状态转变到其中电流源44的电流流动的接通状态，但是电流源44的电流值通常为大约几百纳安至几微安。因此，与使用逻辑门形成正反馈电路的情况相比，可以将电流的峰值减小大约一至两个数位。因此，根据本实施例的比较器32的配置，可以抑制正反馈电路40之间的干扰并且减小AD转换误差。
同样，在本实施例的比较器32中，如图16中所示，以与第二实施例中相同的方式，布置在比较电路34中的参考电压节点和布置在正反馈电路40中的参考节点可以分别经由分开的互连94a和94b连接到分开的参考电压焊盘90a和90b。此外，布置在比较电路34中的电源电压节点和布置在正反馈电路40中的电源电压节点可以分别经由分开的互连96a和96b连接到分开的电源电压焊盘92a和92b。利用这种配置，可以抑制由于正反馈电路40中的反转操作而导致的电源电压VDD或参考电压GND的波动引起的对比较电路34的影响，并且进一步减小AD转换误差。
此外，以与如图6中所示的配置示例中相同的方式，布置在比较电路34中的参考电压节点和布置在正反馈电路40中的参考节点可以分别经由分开的互连94a和94b连接到同一参考电压焊盘90。此外，布置在比较电路34中的电源电压节点和布置在正反馈电路40中的电源电压节点可以分别经由分开的互连96a和96b连接到同一电源电压焊盘92。
在本实施例的比较器32中，通过利用使用p-沟道晶体管MP8和电流源44的放大器，由于正反馈电路40的反转操作而导致的电源电压VDD和参考电压GND的波动被抑制。因此，例如，如图17中所示，比较电路34和正反馈电路40可以被配置为使用共用的参考电压焊盘90。此外，比较电路34和正反馈电路40可以被配置为使用共用的电源电压焊盘92。利用这种配置，可以减小焊盘的数量。替代地，例如，如图18中所示，连接到参考电压节点(其连接到n沟道晶体管MN4的源极)的参考电压焊盘90b与连接到布置在比较电路34和正反馈电路40中的另一个参考电压节点的参考电压焊盘90b可以彼此分开。
如上所述，根据本实施例，可以抑制由于晶体管的非峰值电流的变化而导致的比较器32的故障。因此，可以通过使用这种比较器形成AD转换电路来减小AD转换误差。此外，可以通过使用这种AD转换电路形成光电转换设备来获取具有较小AD转换误差的高质量图像。
第六实施例
将参考图19描述根据本发明的第六实施例的光电转换设备。与根据第一至第五实施例的光电转换设备的组件相同的组件被用相同的标号标记，并且将省略或简化其描述。图19是图示根据本实施例的光电转换设备中的比较器的配置示例的电路图。
除了比较器32的配置不同之外，根据本实施例的光电转换设备与根据第一至第五实施例的光电转换设备相同。即，如图19中所示，在根据本实施例的光电转换设备的比较器32中，正反馈电路40在第五实施例的正反馈电路40中进一步包括p-沟道晶体管MP9和MP10。p-沟道晶体管MP9与p-沟道晶体管MP7和电流源42一起形成比较电路34的放大器单元。此外，p-沟道晶体管MP10与p-沟道晶体管MP8和电流源44一起形成正反馈电路40的放大器单元。
p-沟道晶体管MP9连接在p-沟道晶体管MP7的源极和电源电压节点之间。即，p-沟道晶体管MP9的源极连接到电源电压节点。p-沟道晶体管MP9的栅极和漏极连接到p-沟道晶体管MP7的源极。此外，p-沟道晶体管MP10连接在p-沟道晶体管MP8的源极和电源电压节点之间。即，p-沟道晶体管MP10的源极连接到电源电压节点。p-沟道晶体管MP10的栅极和漏极连接到p-沟道晶体管MP8的源极。
通过在p-沟道晶体管MP7和电源电压节点之间提供p-沟道晶体管MP9，p-沟道晶体管MP7的栅极-源极电压Vgs下降p-沟道晶体管MP9的栅极-源极电压Vgs。类似地，通过在p-沟道晶体管MP8和电源电压节点之间提供p-沟道晶体管MP10，p-沟道晶体管MP8的栅极-源极电压Vgs下降p-沟道晶体管MP10的栅极-源极电压Vgs。因此，可以减小在节点FBIN转变到H电平之后的p-沟道晶体管MP7和MP8的关断漏电流，并且可以减小电力消耗。此外，p-沟道晶体管MP7和MP8的关断漏电流的减小可以抑制电流源38和电流源42之间的电流抵消的关系被损害。作为结果，可以进一步抑制电源电压VDD或参考电压GND的电位波动并且减小AD转换误差。
如上所述，根据本实施例，可以抑制由于晶体管的非峰值电流的变化而导致的比较器32的故障。因此，可以通过使用这种比较器形成AD转换电路来减小AD转换误差。此外，可以通过使用这种AD转换电路形成光电转换设备来获取具有较小AD转换误差的高质量图像。
第七实施例
将参考图20和图21描述根据本发明的第七实施例的光电转换设备。与根据第一至第六实施例的光电转换设备的组件相同的组件被用相同的标号标记，并且将省略或简化其描述。
图20是图示根据本实施例的光电转换设备中的比较器的配置示例的电路图。除了比较电路34的配置不同之外，根据本实施例的光电转换设备与根据第六实施例的光电转换设备相同。
即，如图20中所示，本实施例的光电转换设备中的比较电路34在第六实施例的比较电路34中进一步包括开关SW4和SW5以及箝位(clamp)电容器C1和C2。开关SW4连接在n-沟道晶体管MN1的栅极和漏极之间。信号SIG经由箝位电容器C1被供给到n-沟道晶体管MN1的栅极。开关SW5连接在n-沟道晶体管MN2的栅极和漏极之间。参考信号RAMP经由箝位电容器C2被供给到n-沟道晶体管MN2的栅极。开关SW4和SW5中的每一个是其连接状态(导通或非导通)由从控制电路80供给的控制信号FB1控制的开关。
此外，如图20中所示，本实施例的光电转换设备中的比较电路34的电流源38包括n-沟道晶体管Mn7、偏置保持电容器Cbh和开关SW6。n-沟道晶体管MN7的漏极连接到p-沟道晶体管MP3的漏极。n-沟道晶体管MN7的源极连接到参考电压节点。n-沟道晶体管MN7的栅极连接到偏置保持电容器Cbh的电极中的一个。偏置保持电容器Cbh的另一个电极连接到参考电压节点。此外，开关SW6连接在n-沟道晶体管MN7的栅极与n-沟道晶体管MN7的漏极和p-沟道晶体管MP3的漏极之间的连接节点之间。开关SW6是其连接状态(导通或非导通)由从控制电路80供给的控制信号FB2控制的开关。
利用比较电路34的这种配置，比较电路34可以具有偏移消除功能。
图21是图示根据本实施例的光电转换设备中的比较器的操作的定时图。图21图示了控制信号FB2、FB1和INI、参考信号RAMP、输出线16的信号SIG、以及节点FBIN(节点OUT)的电位。
在时间t0之前的时段中，控制信号FB2和FB1处于L电平，并且控制信号INI处于H电平。此外，根据像素12的复位电平的信号(噪声信号)作为信号SIG被输出到输出线16。
首先，在时间t0，控制电路80将控制信号INI从H电平控制为L电平，以关断n-沟道晶体管MN5。此外，在同一时间t0，控制电路80将控制信号FB1和FB2从L电平控制为H电平，以接通开关SW4、SW5和SW6。因此，如果p-沟道晶体管MP1、MP2和MP3都具有相同的尺寸，那么具有与尾电流源36的电流值的一半相同的电流值的电流在p-沟道晶体管MP3中流动。作为结果，根据电流量的p-沟道晶体管MP3的栅极-源极电压Vgs被保持在偏置保持电容器Cbh中。此外，作为信号SIG和参考信号RAMP的参考的电位被箝位在箝位电容器C1和C2中。
在随后的时间t1，控制电路80将控制信号FB2从H电平控制为L电平。由此，开关SW6从接通状态转变到关断状态。
在随后的时间t2，控制电路80将控制信号FB1从H电平控制为L电平。由此，开关SW4和SW5从接通状态转变到关断状态。
在随后的时间t3，参考信号生成电路48将参考信号RAMP的电位增加预定电压。由此，节点FBIN的电位逐渐地增加。节点FBIN的电位增加，并且由此，在时间t4，p-沟道晶体管MP7和MP8从接通状态转变到关断状态。
接下来，在p-沟道晶体管MP7和MP8关断的时间t4，控制电路80控制控制信号INI从L电平转变到H电平，以接通n-沟道晶体管MN5。
在随后的时间t5，参考信号生成电路48开始改变参考信号RAMP的电位电平。参考信号生成电路48例如输出具有其电位随时间逐渐地降低的斜坡波形的参考信号RAMP。此外，计数器电路54与参考信号RAMP的电位电平的变化开始同步地开始计数，并且将指示计数值的计数信号输出到计数信号线54a。
在随后的时间t6，假定参考信号RAMP的电平降低到根据像素12的复位电平的信号SIG的电平以下。作为响应，p-沟道晶体管MP3的栅极电位从时间t6开始逐渐地增加，由此节点FBIN的电位开始逐渐地降低。
在本实施例中，由于箝位操作，比较电路34的反转操作从参考信号RAMP的电平变得与在时间t3及其之前相同的时间t6开始，而不管n-沟道晶体管MN1、MN2等的阈值的变化(比较电路34的偏移)如何。即，通过使用本实施例的比较器32，可以消除由于比较电路34的偏移而导致的影响。
由于在随后的时间t6及其之后的操作与参考图13描述的第四实施例相同，因此这里将省略其描述。
注意的是，当尾电流源36的电流是晶体管的亚阈值电流并且例如为10nA时，在从时间t0到时间t1的时段中在p-沟道晶体管MP3中流动的电流为大约5nA。此外，保持在偏置保持电容器Cbh中的n-沟道晶体管MN7的栅极-源极电压Vgs变为根据5nA的电流值的阈值电压以下的电位。在本文中，虽然尾电流源36的电流是亚阈值电流并且可能变化，但是在本实施例中由于根据包括变化的电流值的电压被保持在偏置保持电容器Cbh中，因此变化的影响不太可能是明显的。因此，可以抑制受尾电流源36的电流值的变化影响的比较电路34的反转定时的变化等。
如上所述，根据本实施例，可以抑制由于晶体管的非峰值电流的变化而导致的比较器32的故障。因此，可以通过使用这种比较器形成AD转换电路来减小AD转换误差。此外，可以通过使用这种AD转换电路形成光电转换设备来获取具有较小AD转换误差的高质量图像。
第八实施例
将参考图22和图23描述根据本发明的第八实施例的光电转换设备。与根据第一至第七实施例的光电转换设备的组件相同的组件被用相同的标号标记，并且将省略或简化其描述。图22和图23是图示根据本实施例的光电转换设备的总体配置的框图。
虽然在第一至第七实施例中已图示了被配置为使得在每一列上布置单个输出线16并且按行读出像素信号的光电转换设备，但是也可以应用其中在每一列上布置多个输出线16并且同时读出多个行的像素信号的配置。在本实施例中，将描述其中在每一列上布置多个输出线16并且可以同时读出多个行的像素信号的光电转换设备。
在根据本实施例的光电转换设备100中，如图22和图23中所示，两个输出线16a和16b布置在像素阵列单元10的每一列上，并且连接到输出线16a的像素12和连接到输出线16b的像素12按行划分。注意的是，在图22和图23中，省略了水平扫描电路60的图示以简化附图。
在图22中所示的配置示例中，与输出线16a和16b相关联地提供两组读出电路，每一组由AD转换电路单元30、存储器单元50和输出电路70形成。即，连接到输出线16a的读出电路由AD转换电路单元30a、存储器单元50a和输出电路70a形成。此外，连接到输出线16b的读出电路由AD转换电路单元30b、存储器单元50b和输出电路70b形成。通过提供两组读出电路，可以针对两行同时读出像素阵列单元10的像素12的像素信号，并且实现快速读出操作。注意的是，虽然在图22中所示的配置示例中在像素阵列单元10的一侧布置两组读出电路，但是两组读出电路可以被布置以便插入像素阵列单元10。
图23中所示的配置示例在电路方面与图22中所示的配置示例相同。图23中所示的配置示例与图22中所示的配置示例的不同在于属于不同组的读出电路并且具有相同功能的电路块被布置为彼此靠近。即，连接到输出线16a的读出电路的比较电路34和连接到输出线16b的读出电路的比较电路34被布置为彼此靠近。此外，连接到输出线16a的读出电路的正反馈电路40和连接到输出线16b的读出电路的正反馈电路40被布置为彼此靠近。此外，连接到输出线16a的读出电路的脉冲生成器46和连接到输出线16b的读出电路的脉冲生成器46被布置为彼此靠近。此外，连接到输出线16a的读出电路的存储器52和连接到输出线16b的读出电路的存储器52被布置为彼此靠近。被布置为彼此靠近的电路块不是一定需要为形成读出电路的所有电路块，并且仅一些电路块可以被布置为彼此靠近。特别地，由于比较电路34和正反馈电路40大大地影响AD转换误差，因此期望将比较电路34布置为彼此靠近并且将正反馈电路40布置为彼此靠近。通过以这种方式将具有相同功能的电路块布置为彼此靠近，可以增加这些电路块之间的相对精度，并且减小由于属于不同的读出电路而导致的AD转换误差。
注意的是，虽然图23图示了具有相同功能的电路块被布置为彼此靠近的示例，但更优选的是，将具有相同功能的电路块按电路元件(例如按晶体管)布置为彼此靠近。利用这种配置，可以抑制由于元件特性的面内变化而导致的电路特性的变化，并且可以进一步增加具有相同功能的电路块之间的相对精度。
此外，虽然在图22和图23的配置示例中两个输出线16a和16b被布置在像素阵列单元10的每一列上，但是三个或更多个输出线16可以被布置在像素阵列单元10的每一列上以使得能够同时读出三行或更多行。
如上所述，根据本实施例，可以抑制由于晶体管的非峰值电流的变化而导致的比较器32的故障。因此，可以通过使用这种比较器形成AD转换电路来减小AD转换误差。此外，可以通过使用这种AD转换电路形成光电转换设备来获取具有较小AD转换误差的高质量图像。
第九实施例
将参考图24至图26描述根据本发明的第九实施例的光电转换设备。与根据第一至第八实施例的光电转换设备的组件相同的组件被用相同的标号标记，并且将省略或简化其描述。
图24是图示根据本实施例的光电转换设备的总体配置的框图。在根据本实施例的光电转换设备100中，与第一实施例的像素12和比较器32对应的电路单元被定义为一个像素单元22，并且这种像素单元22在像素阵列单元10中以矩阵布置在多个行和多个列上。
在像素阵列单元10的每一行上，控制线14被布置为在第一方向(图24中的水平方向)上延伸。控制线14中的每一个分别连接到在第一方向上对齐的像素单元22，以形成这些像素单元22共用的信号线。
像素单元22的输出节点对应于正反馈电路40的节点OUT，并且连接到每一列上的输出线16。每一列上的输出线16连接到对应列上的脉冲生成器46。脉冲生成器46及其下游级上的电路配置与前面的实施例中相同。
控制信号INI经由控制线80a从控制电路80供给到布置在像素阵列单元10中的多个像素单元22。此外，参考信号RAMP经由参考信号线48a从参考信号生成电路48供给到布置在像素阵列单元10中的多个像素单元22。
图25是图示根据本实施例的光电转换设备中的像素单元的配置示例的电路图。如图25中所示，像素单元22中的每一个包括像素12、比较电路34和正反馈电路40。
例如，如图25中所示，像素12可以由光电转换器PD、传送晶体管M1、复位晶体管M2和溢出(overflow)晶体管M5形成。
光电转换器PD例如是光电二极管，其阳极连接到参考电压节点，并且其阴极连接到传送晶体管M1的源极和溢出晶体管M5的源极。传送晶体管M1的漏极连接到复位晶体管M2的源极。传送晶体管M1的漏极和复位晶体管M2的源极的连接节点是浮置扩散部分FD。浮置扩散部分FD对应于像素12的输出节点，并且连接到作为比较电路34的非反转输入端子的n-沟道晶体管MN2的栅极。复位晶体管M2的漏极连接到p-沟道晶体管MP2的漏极、n-沟道晶体管MN2的漏极以及p-沟道晶体管MP3的栅极的连接节点。溢出晶体管M5的漏极连接到电源电压节点。
在图25的电路配置的情况下，布置在像素阵列单元10中的每一行上的控制线14包括信号线TX、RES和OFG。信号线TX分别连接到属于对应行的像素单元22的传送晶体管M1的栅极，以形成这些像素单元22共用的信号线。信号线RES分别连接到属于对应行的像素单元22的复位晶体管M2的栅极，以形成这些像素单元22共用的信号线。信号线OFG分别连接到属于对应行的像素单元22的溢出晶体管M5的栅极，以形成这些像素单元22共用的信号线。
从垂直扫描电路20向信号线TX供给作为用于控制传送晶体管M1的驱动脉冲的控制信号ΦTX。从垂直扫描电路20向信号线RES供给作为用于控制复位晶体管M2的驱动脉冲的控制信号ΦRES。从垂直扫描电路20向信号线OFG供给作为用于控制溢出晶体管M5的驱动脉冲的控制信号ΦOFG。当每个晶体管由n-沟道晶体管形成时，对应的晶体管响应于从垂直扫描电路20供给H电平的控制信号而接通。此外，对应的晶体管响应于从垂直扫描电路20供给L电平的控制信号而关断。
注意的是，虽然图25图示了其中应用第一实施例的比较电路34和正反馈电路40作为像素单元22的比较电路34和正反馈电路40的示例，但是可以应用另一个实施例的比较电路34和正反馈电路40。此外，像素12的电路配置不限于图25中所示的电路配置。
图26是图示根据本实施例的光电转换设备的操作的定时图。图26图示了控制信号ΦOFG、ΦRES、ΦTX和INI以及参考信号RAMP。
在时间t1之前的时段中，控制信号ΦOFG、ΦRES、ΦTX和INI处于L电平。此外，参考信号RAMP处于预定参考电平。
在从时间t1到时间t2的时段中，垂直扫描电路20将要被读出的行的控制信号ΦOFG从L电平控制为H电平。由此，属于对应行的像素单元22的溢出晶体管M5接通，并且光电转换器PD的电荷被复位。控制信号ΦOFG从H电平转变到L电平的定时是光电转换器PD中的曝光时段的开始定时。
在从时间t3到时间t4的随后时段中，垂直扫描电路20将要被读出的行的控制信号ΦRES从L电平控制为H电平。由此，属于对应行的像素单元22的复位晶体管M2接通，并且浮置扩散部分FD的电荷被复位。控制信号ΦOFG从H电平转变到L电平的定时是光电转换器PD中的曝光时段的开始定时。
此外，在从时间t3到时间t5的时段中，控制电路80将控制信号INI从L电平控制为H电平。由此，p-沟道晶体管MP5关断。此外，在从时间t0到时间t1的同一时段中，参考信号RAMP的电平处于高于信号SIG的电平的状态，p-沟道晶体管MP3的栅极电位为接近电源电压的电平，并且p-沟道晶体管MP3处于关断状态。因此，作为比较电路34的输出节点并且也作为正反馈电路40的输入节点的节点FBIN的电位由于电流源38引起流动的电流而降低到接近参考电压的电位。
在从时间t6到时间t7的随后时段中，参考信号生成电路48逐渐地改变参考信号RAMP的电位电平，并且对根据像素12的复位电平的信号执行AD转换。
在从时间t8到时间t9的随后时段中，垂直扫描电路20将要被读出的行的控制信号ΦTX从L电平控制为H电平。控制信号ΦTX从H电平转变到L电平的定时是光电转换器PD中的曝光时段的结束定时。由此，在曝光时段期间在光电转换器PD中生成和蓄积的电荷被传送到浮置扩散部分FD。也作为比较电路34的反转输入端子的浮置扩散部分FD的电位被降低到根据从光电转换器PD传送的电荷的量的电位。
此外，在从时间t8到时间t9的同一时段中，控制电路80将控制信号INI从L电平控制为H电平。由此，p-沟道晶体管MP5关断。此外，在从时间t8到时间t9的同一时段中，参考信号RAMP的电平处于高于信号SIG的电平的状态，p-沟道晶体管MP3的栅极电位为接近电源电压的电平，并且p-沟道晶体管MP3处于关断状态。因此，作为比较电路34的输出节点并且也作为正反馈电路40的输入节点的节点FBIN的电位由于电流源38引起流动的电流而降低到接近参考电压的电位。
在从时间t10到时间t11的随后时段中，参考信号生成电路48逐渐地改变参考信号RAMP的电位电平，并且对根据信号电荷的量的信号执行AD转换。
注意的是，虽然图26仅图示了单行的控制信号ΦOFG、ΦRES和ΦTX，但是形成像素阵列单元10的多个行的这些控制信号可以按行驱动或者可以对多个行同时驱动。当同时驱动多个行时，例如，如在第九实施例中所描述的，布置与要被同时读出的行的数量对应的多组读出电路。替代地，关于控制信号ΦTX，可以按行执行驱动，并且可以按行以时分方式执行读出。
如上所述，根据本实施例，可以抑制由于晶体管的非峰值电流的变化而导致的比较器的故障。因此，可以通过使用这种比较器形成AD转换电路来减小AD转换误差。此外，可以通过使用这种AD转换电路形成光电转换设备来获取具有较小AD转换误差的高质量图像。
注意的是，虽然在本实施例中像素单元22由像素12、比较电路34和正反馈电路40形成，但是像素单元22还可以包括脉冲生成器46或者还包括脉冲生成器46和存储器52。
第十实施例
将参考图27A和图27B描述根据本发明的第十实施例的光电转换设备。与根据第一至第九实施例的光电转换设备的组件相同的组件被用相同的标号标记，并且将省略或简化其描述。图27A和图27B是图示根据本实施例的光电转换设备的配置示例的示意图。
在第一至第九实施例中描述的光电转换设备可以被配置为使得所有电路块被布置在单个基板上，或者使得多个基板被堆叠(stack)以形成堆叠型设备并且电路块被划分到各基板中。
图27A是其上布置有像素阵列单元10的像素基板110和其上布置有剩余的电路块的电路基板120堆叠的情况的示意图。通过将像素基板110和电路基板120布置为不同的基板，可以在不牺牲像素阵列单元10的面积的情况下减小光电转换设备的尺寸。
图27B是其上布置有像素阵列单元10的像素基板110和其上布置有剩余的电路块的电路基板120和130堆叠的情况的示意图。同样在这种情况下，可以在不牺牲像素阵列单元10的面积的情况下减小光电转换设备的尺寸。
注意的是，形成一个功能块的电路元件不是一定需要布置在同一基板上，而是可以布置在各基板上。例如，在形成比较电路34的电路元件中，形成电流镜的p-沟道晶体管MP1和MP2可以布置在一个电路基板上，并且形成差分对的n-沟道晶体管MN1和MN2可以布置在另一个电路基板上。替代地，形成电流镜的p-沟道晶体管MP1和MP2可以布置在电路基板上，并且形成差分对的n-沟道晶体管MN1和MN2可以布置在像素基板上。
第十一实施例
将参考图28描述根据本发明的第十一实施例的成像系统。图28是图示根据本实施例的成像系统的总体配置的框图。
以上第一至第十实施例中描述的光电转换设备100可以应用于各种成像系统。可应用的成像系统的示例可以包括数字静态相机、数字摄像机、监控相机、复印机、传真机、移动电话、车载相机、观察卫星等。此外，成像系统中还包括包括诸如透镜的光学系统和成像设备的相机模块。图28图示了作为这些示例中的示例的数字静态相机的框图。
在图28中作为示例图示的成像系统200包括成像设备201、将被摄体的光学图像捕获到成像设备201上的透镜202、用于改变通过透镜202的光量的光圈204、以及用于保护透镜202的挡板206。透镜202和光圈204形成光学系统，该光学系统将光收集到成像设备201上。成像设备201是在第一至第十二实施例中的任何一个中描述的光电转换设备100，并且将由透镜202捕获的光学图像转换成图像数据。
此外，成像系统200包括信号处理单元208，该信号处理单元208处理从成像设备201输出的输出信号。信号处理单元208从由成像设备201输出的数字信号生成图像数据。此外，如果需要，信号处理单元208执行执行各种校正或压缩以输出图像数据的操作。
此外，成像系统200包括用于在其中暂时存储图像数据的存储器单元210和用于与外部计算机等通信的外部接口单元(外部I/F单元)212。成像系统200还包括用于执行成像数据的存储或读出的诸如半导体存储器的存储介质214、以及用于对存储介质214执行存储或读出的存储介质控制接口单元(存储介质控制I/F单元)216。注意的是，存储介质214可以被嵌入在成像系统200中或者可以是可移除的。
此外，成像系统200包括执行各种计算并且控制整个数字静态相机的总体控制/操作单元218以及将各种定时信号输出到成像设备201和信号处理单元208的定时生成单元220。这里，可以从外部输入定时信号等，并且成像系统200可以至少包括成像设备201和处理从成像设备201输出的输出信号的信号处理单元208。
成像设备201将成像信号输出到信号处理单元208。信号处理单元208对从成像设备201输出的成像信号执行预定的信号处理并且输出图像数据。信号处理单元208使用成像信号来生成图像。
如上所述，根据本实施例，可以实现根据第一至第十实施例中的任何一个的光电转换设备100被应用到的成像系统。
第十二实施例
将参考图29A和图29B描述根据本发明的第十二实施例的成像系统和可移动物体。图29A是图示根据本实施例的成像系统的配置的图。图29B是图示根据本实施例的可移动物体的配置的图。
图29A图示了与车载相机相关的成像系统的示例。成像系统300包括成像设备310。成像设备310是在以上第一至第十实施例中的任何一个中描述的光电转换设备100。成像系统300包括对由成像设备310获取的多个图像数据执行图像处理的图像处理单元312和从由成像系统300获取的多个图像数据计算视差(视差图像的相位差)的视差获取单元314。此外，成像系统300包括基于计算的视差来计算到物体的距离的距离获取单元316以及基于计算的距离来确定是否存在碰撞可能性的碰撞确定单元318。这里，视差获取单元314和距离获取单元316是获取关于到物体的距离的距离信息的距离信息获取单元的示例。即，距离信息是关于视差、散焦量、到物体的距离等的信息。碰撞确定单元318可以使用任何距离信息来确定碰撞可能性。距离信息获取单元可以由专门设计的硬件来实现，或者可以由软件模块来实现。此外，距离信息获取单元可以通过现场可编程门阵列(FPGA)、专用集成电路(ASIC)等来实现，或者可以通过其组合来实现。
成像系统300连接到车辆信息获取设备320，并且可以获取诸如车辆速度、偏航率、转向角等的车辆信息。此外，成像系统300连接到控制ECU 330，该控制ECU 330是基于碰撞确定单元318的确定结果输出用于使车辆产生制动力的控制信号的控制设备。此外，成像系统300还连接到警告设备340，该警告设备340基于碰撞确定单元318的确定结果向驾驶员发出警告。例如，当作为碰撞确定单元318的确定结果碰撞概率高时，控制ECU 330执行通过施加制动、向后推加速器、抑制发动机功率等来避免碰撞或减小损坏的车辆控制。警告设备340通过发出警告(诸如声音)、在汽车导航系统等的显示器上显示警告信息、向安全带或方向盘提供振动等来警告用户。
在本实施例中，通过使用成像系统300来捕获车辆周围的区域，例如前部区域或后部区域。图29B图示了当捕获车辆的前部区域(捕获区域350)时的成像系统。车辆信息获取设备320向成像系统300或成像设备310发送指令。这种配置还可以提高测距精度。
虽然上面已描述了用于避免与另一车辆碰撞的控制的示例，但是该实施例可应用于用于跟随另一车辆的自动驾驶控制、用于不驶出行车道的自动驾驶控制等。此外，成像系统不限于诸如本主题车辆的车辆，并且可以应用于例如诸如船、飞机或工业机器人的可移动物体(移动装置)。另外，成像系统可以广泛地应用于利用物体识别的设备，诸如智能运输系统(ITS)，而不限于可移动物体。
修改的实施例
本发明不限于上述实施例，并且各种修改是可能的。
例如，其中实施例中的任何一个的配置的一部分被添加到另一个实施例的示例、或者其中实施例中的任何一个的配置的一部分被用另一个实施例的配置的一部分替换的示例也是本发明的实施例中的一个。
此外，图2中所示的像素电路是示例，并且像素12的电路配置不限于此。例如，单个像素12可以包括多个光电转换器PD，或者除了光电转换器PD和浮置扩散部分FD之外还可以包括可以保持电荷的保持部分。
此外，虽然已图示了第一至第十实施例中本发明应用于光电转换设备的示例，但是可以实现应用本发明的比较器、AD转换器等。
此外，在以上第一至第十实施例中的每一个中描述的光电转换设备可以被配置为旨在用于获取图像的设备，即，成像设备。替代地，在如以上第十四实施例中描述的应用于主要旨在用于测距的设备的情况下，不是一定需要输出图像。在这种情况下，可以说这种设备是将光信息转换成预定电信号的光电转换设备。成像设备是光电转换设备中的一个。
此外，在以上第十一和第十二实施例中图示的成像系统是可以应用本发明的光电转换设备的成像系统的示例，并且可以应用本发明的光电转换设备的成像系统不限于图28和图29A中所示的配置。
虽然已参考示例性实施例描述了本发明，但是要理解的是，本发明不限于所公开的示例性实施例。所附权利要求的范围要被赋予最宽泛的解释，以便涵盖所有这样的修改以及等同的结构和功能。

Claims (29)

1.一种比较器，包括：
比较电路，所述比较电路包括差分单元和放大器单元，所述差分单元将输入信号与参考信号进行比较并且根据比较的结果改变输出到第一节点的信号的电平，所述放大器单元包括负载元件并且将根据所述第一节点的电位的信号输出到第二节点；以及
正反馈电路，所述正反馈电路连接到所述第二节点和第三节点，并且根据所述第二节点处的信号的电平的变化以高于所述第二节点处的信号的电平的变化速率的速率改变所述第三节点处的信号的电平。
2.根据权利要求1所述的比较器，其中，所述比较电路的放大器单元包括第一导电类型的第一晶体管和第一电流源负载，所述第一晶体管的第一主节点连接到供给有第一电压的第一电压节点，并且所述第一晶体管的控制节点连接到所述第一节点，所述第一电流源负载连接在供给有第二电压的第二电压节点和所述第一晶体管的第二主节点之间，所述第二电压与所述第一电压不同。
3.根据权利要求2所述的比较器，其中，所述第一电流源负载包括第二晶体管，所述第二晶体管形成栅极接地电路，并且所述第二晶体管的控制节点被供给有与参考电压不同的偏置电压。
4.根据权利要求3所述的比较器，其中，所述第一电流源负载还包括偏置保持电容器，所述偏置保持电容器连接到所述第二晶体管的控制节点。
5.根据权利要求1所述的比较器，其中，所述比较电路的放大器单元包括第一导电类型的第一晶体管和电阻器，所述第一晶体管的第一主节点连接到供给有第一电压的第一电压节点，并且所述第一晶体管的控制节点连接到所述第一节点，所述电阻器连接在供给有第二电压的第二电压节点和所述第一晶体管的第二主节点之间，所述第二电压与所述第一电压不同。
6.根据权利要求2至5中的任一项所述的比较器，其中，所述比较电路的放大器单元还包括第一导电类型的第三晶体管和第二电流源负载，所述第三晶体管的第一主节点连接到所述第一电压节点，并且所述第三晶体管的控制节点连接到所述第二节点，所述第二电流源负载连接在所述第三晶体管的第二主节点和所述第二电压节点之间。
7.根据权利要求6所述的比较器，其中，所述比较电路的放大器单元还包括第一导电类型的第四晶体管，所述第四晶体管连接在所述第三晶体管的第一主节点和所述第一电压节点之间。
8.根据权利要求2至5中的任一项所述的比较器，其中，所述正反馈电路包括反转器和反馈单元，所述反转器使所述第二节点处的信号的电平反转并且将反转的信号的电平输出到所述第三节点，所述反馈单元将根据所述第三节点的电位的信号正反馈回所述第二节点。
9.根据权利要求8所述的比较器，其中，所述第三节点是所述正反馈电路的输出节点。
10.根据权利要求2至5中的任一项所述的比较器，其中，所述正反馈电路包括放大器单元和反馈单元，所述放大器单元将根据所述第二节点的电位的信号输出到所述第三节点，所述反馈单元将根据所述第三节点的电位的信号正反馈回所述第二节点。
11.根据权利要求10所述的比较器，其中，所述第二节点是所述正反馈电路的输出节点。
12.根据权利要求10所述的比较器，其中，所述正反馈电路的放大器单元还包括第一导电类型的第五晶体管和第三电流源负载，所述第五晶体管的第一主节点连接到供给有所述第一电压的第三电压节点，并且所述第五晶体管的控制节点连接到所述第二节点，所述第三电流源负载连接在供给有所述第二电压的第四电压节点和所述第五晶体管的第二主节点之间。
13.根据权利要求12所述的比较器，其中，所述正反馈电路的放大器单元还包括第一导电类型的第六晶体管，所述第六晶体管连接在所述第五晶体管的第一主节点和所述第三电压节点之间。
14.根据权利要求8所述的比较器，其中，所述反馈单元还包括：
第一导电类型的第七晶体管，所述第七晶体管的第一主节点连接到供给有所述第一电压的第三电压节点，以及
第一导电类型的第八晶体管，所述第八晶体管的第一主节点连接到所述第七晶体管的第二主节点，所述第八晶体管的第二主节点连接到所述第二节点，并且所述第八晶体管的控制节点连接到所述第三节点。
15.根据权利要求14所述的比较器，还包括：
用于供给所述第一电压的焊盘电极；
连接在所述焊盘电极和所述第一电压节点之间的第一互连；以及
连接在所述焊盘电极和所述第三电压节点之间的第二互连。
16.根据权利要求14所述的比较器，还包括：
用于供给所述第一电压的第一焊盘电极和第二焊盘电极；
连接在所述第一焊盘电极和所述第一电压节点之间的第一互连；以及
连接在所述第二焊盘电极和所述第三电压节点之间的第二互连。
17.根据权利要求8所述的比较器，其中，所述反馈单元还包括：
第二导电类型的第九晶体管，所述第九晶体管的第一主节点连接到所述第二节点，以及
第二导电类型的第十晶体管，所述第十晶体管的第一主节点连接到所述第九晶体管的第二主节点，所述第十晶体管的第二主节点连接到供给有所述第二电压的第四电压节点，并且所述第十晶体管的控制节点连接到所述第三节点。
18.根据权利要求17所述的比较器，还包括：
用于供给所述第二电压的焊盘电极；
连接在所述焊盘电极和所述第二电压节点之间的第三互连；以及
连接在所述焊盘电极和所述第四电压节点之间的第四互连。
19.根据权利要求17所述的比较器，还包括：
用于供给所述第二电压的第三焊盘电极和第四焊盘电极；
连接在所述第三焊盘电极和所述第四电压节点之间的第三互连；以及
连接在所述第四焊盘电极和所述第二电压节点之间的第四互连。
20.根据权利要求2至5中的任一项所述的比较器，其中，所述第一电压是电源电压，并且所述第二电压是参考电压。
21.根据权利要求1至5中的任一项所述的比较器，其中，所述比较电路包括提供给所述输入信号输入到的节点的箝位电容器和提供给所述参考信号输入到的节点的箝位电容器。
22.一种模数转换器，包括：
根据权利要求1至21中的任一项所述的比较器；以及
计数器电路，所述计数器电路输出根据从所述输入信号和所述参考信号之间的比较开始到输出到所述第一节点的信号的电平改变的时段的长度的计数值，作为所述输入信号的数字数据。
23.一种光电转换设备，包括：
多个像素，所述多个像素被布置为形成多个行和多个列，并且每个像素包括光电转换器；
多个输出线，每个输出线被布置在所述多个列中的每一个上，并且每个输出线连接到对应列上的像素；以及
多个根据权利要求22所述的模数转换器，每个模数转换器连接到所述多个输出线中的每一个并且被配置为对从对应列上的像素输出的像素信号执行模数转换。
24.根据权利要求23所述的光电转换设备，其中，在所述多个列中的每一个上布置所述输出线中的两个或更多个。
25.根据权利要求24所述的光电转换设备，其中，布置在同一列上的所述模数转换器中的两个或更多个的比较电路和正反馈电路对于所述比较电路和所述正反馈电路中的每一个布置为彼此靠近。
26.一种光电转换设备，包括：
多个像素单元，所述多个像素单元被布置为形成多个行和多个列，并且每个像素单元包括像素和根据权利要求1至21中的任一项所述的比较器，所述像素包括光电转换器，在所述比较器中，根据在所述像素的光电转换器中生成的电荷的信号是所述输入信号；
多个输出线，所述多个输出线被布置在所述多个列中的每一个上，并且每个输出线连接到对应列上的像素单元；以及
计数器电路，所述计数器电路与所述多个输出线中的每一个相关联地提供，并且输出根据从所述输入信号和所述参考信号之间的比较开始到从对应列上的像素单元输出的信号的电平改变的时段的长度的计数值，作为所述输入信号的数字数据。
27.根据权利要求23至25中的任一项所述的光电转换设备，包括：
第一基板，在所述第一基板上提供光电转换器；以及
第二基板，所述第二基板堆叠在所述第一基板上并且在所述第二基板上提供比较器的至少一部分。
28.一种成像系统，包括：
根据权利要求23至27中的任一项所述的光电转换设备；以及
信号处理单元，所述信号处理单元对从所述光电转换设备输出的信号进行处理。
29.一种可移动物体，包括：
根据权利要求23至27中的任一项所述的光电转换设备；
距离信息获取单元，所述距离信息获取单元从基于来自所述光电转换设备的信号的视差图像获取关于到物体的距离的距离信息；以及
控制单元，所述控制单元基于所述距离信息控制所述可移动物体。
CN202110202347.4A 2020-02-26 2021-02-23 比较器、ad转换器、光电转换设备、成像系统、以及可移动物体 Active CN113315936B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-030610 2020-02-26
JP2020030610A JP7204695B2 (ja) 2020-02-26 2020-02-26 比較器、ａｄ変換器、光電変換装置及び撮像システム

Publications (2)

Publication Number Publication Date
CN113315936A true CN113315936A (zh) 2021-08-27
CN113315936B CN113315936B (zh) 2024-04-19

Family

ID=77367056

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110202347.4A Active CN113315936B (zh) 2020-02-26 2021-02-23 比较器、ad转换器、光电转换设备、成像系统、以及可移动物体

Country Status (3)

Country Link
US (2) US20210266484A1 (zh)
JP (1) JP7204695B2 (zh)
CN (1) CN113315936B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040046592A1 (en) * 2002-08-23 2004-03-11 Akio Nakajima Comparator circuit
US7191457B2 (en) * 2003-02-28 2007-03-13 Hitachi-Lg Data Storage, Inc. Optical disk apparatus having a structure for vibration attenuation and heat dissipation
JP2010016656A (ja) * 2008-07-03 2010-01-21 Sony Corp 比較器、比較器の校正方法、固体撮像素子、およびカメラシステム
CN102209209A (zh) * 2010-03-30 2011-10-05 索尼公司 固体成像设备和摄像系统
CN102917182A (zh) * 2011-08-05 2013-02-06 佳能株式会社 图像拾取设备
CN103259509A (zh) * 2012-02-16 2013-08-21 索尼公司 比较器、模拟数字转换器、固态成像器件、相机系统和电子装置
WO2016136448A1 (ja) * 2015-02-23 2016-09-01 ソニー株式会社 比較器、ａｄ変換器、固体撮像装置、電子機器、比較器の制御方法、データ書込回路、データ読出回路、およびデータ転送回路
JP2017005443A (ja) * 2015-06-09 2017-01-05 ソニー株式会社 撮像制御装置、撮像装置、及び撮像制御方法
CN106899814A (zh) * 2014-07-14 2017-06-27 索尼公司 比较器、ad转换器、固态成像器件、电子装置及比较器控制方法
US20180262203A1 (en) * 2017-03-09 2018-09-13 Semiconductor Manufacturing International (Shanghai) Corporation Comparator and successive approximation analog-to-digital converter thereof
US20190207596A1 (en) * 2016-08-22 2019-07-04 Sony Semiconductor Solutions Corporation Comparator, ad converter, solid-state imaging apparatus, electronic apparatus, and method of controlling comparator

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5541016A (en) * 1978-09-15 1980-03-22 Mitsubishi Electric Corp Comparison circuit
JPS5775022A (en) * 1980-10-29 1982-05-11 Nec Corp Comparator
JPH06109779A (ja) * 1992-09-28 1994-04-22 Shimadzu Corp 電圧比較器
WO2014038140A1 (ja) * 2012-09-10 2014-03-13 パナソニック株式会社 固体撮像装置及び撮像装置
JP2015211234A (ja) * 2014-04-23 2015-11-24 キヤノン株式会社 固体撮像装置及びカメラ

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040046592A1 (en) * 2002-08-23 2004-03-11 Akio Nakajima Comparator circuit
US7191457B2 (en) * 2003-02-28 2007-03-13 Hitachi-Lg Data Storage, Inc. Optical disk apparatus having a structure for vibration attenuation and heat dissipation
JP2010016656A (ja) * 2008-07-03 2010-01-21 Sony Corp 比較器、比較器の校正方法、固体撮像素子、およびカメラシステム
CN102209209A (zh) * 2010-03-30 2011-10-05 索尼公司 固体成像设备和摄像系统
CN102917182A (zh) * 2011-08-05 2013-02-06 佳能株式会社 图像拾取设备
CN103259509A (zh) * 2012-02-16 2013-08-21 索尼公司 比较器、模拟数字转换器、固态成像器件、相机系统和电子装置
CN106899814A (zh) * 2014-07-14 2017-06-27 索尼公司 比较器、ad转换器、固态成像器件、电子装置及比较器控制方法
WO2016136448A1 (ja) * 2015-02-23 2016-09-01 ソニー株式会社 比較器、ａｄ変換器、固体撮像装置、電子機器、比較器の制御方法、データ書込回路、データ読出回路、およびデータ転送回路
JP2017005443A (ja) * 2015-06-09 2017-01-05 ソニー株式会社 撮像制御装置、撮像装置、及び撮像制御方法
US20190207596A1 (en) * 2016-08-22 2019-07-04 Sony Semiconductor Solutions Corporation Comparator, ad converter, solid-state imaging apparatus, electronic apparatus, and method of controlling comparator
US20180262203A1 (en) * 2017-03-09 2018-09-13 Semiconductor Manufacturing International (Shanghai) Corporation Comparator and successive approximation analog-to-digital converter thereof

Also Published As

Publication number Publication date
JP7204695B2 (ja) 2023-01-16
JP2021136542A (ja) 2021-09-13
US20230132676A1 (en) 2023-05-04
US20210266484A1 (en) 2021-08-26
CN113315936B (zh) 2024-04-19

Similar Documents

Publication Publication Date Title
US11496704B2 (en) Photoelectric conversion device having select circuit with a switch circuit having a plurality of switches, and imaging system
US11653114B2 (en) Photoelectric conversion device and imaging system
CN113315933B (zh) 比较器、ad转换器、光电转换设备、成像系统和可移动体
JP7258629B2 (ja) 撮像装置、撮像システム、および撮像装置の駆動方法
CN110944127B (zh) 光电转换装置和图像感测系统
JP2018113521A (ja) 固体撮像装置及び撮像システム
US20220201233A1 (en) Photoelectric conversion device and imaging system
JP7245074B2 (ja) 光電変換装置、撮像システム及び移動体
JP2021029017A (ja) 光電変換装置、撮像システム、移動体及び露光制御装置
JP2019068382A (ja) 固体撮像装置および撮像システム
CN109906605B (zh) 摄像装置和电子设备
US20240080588A1 (en) Photoelectric conversion device and imaging system
JP6871815B2 (ja) 撮像装置及びその駆動方法
CN113315936B (zh) 比较器、ad转换器、光电转换设备、成像系统、以及可移动物体
JP2022134242A (ja) 比較器、光電変換装置、および機器
JP2022119484A (ja) 光電変換装置
US11552647B2 (en) Ramp signal output circuit and photoelectric conversion apparatus
EP4195683A1 (en) Photoelectric conversion device
US20230282654A1 (en) Photoelectric conversion device
JP2020173691A (ja) 半導体装置、光電変換装置、光電変換システム及び移動体
JP2023042083A (ja) 光電変換装置
JP2023084647A (ja) 光電変換装置
JP2023111095A (ja) 光電変換装置及びその駆動方法
JP2023084272A (ja) 光電変換装置
JP2022069136A (ja) 撮像装置、撮像システム及び撮像装置の駆動方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant