JP2023084647A - 光電変換装置 - Google Patents

Abstract

【課題】より高品質な信号を出力し得る光電変換装置を提供する。【解決手段】複数の画素と、対応する画素から信号が各々出力される複数の出力線と、前記複数の出力線の各々に対応して配され、対応する出力線に出力された信号を増幅する増幅部と、前記複数の出力線の各々に対応して配され、第１入力端子及び第２入力端子を有し、前記第１入力端子に前記増幅部の出力に応じた信号が入力され、前記第２入力端子に参照信号が入力される比較部と、前記複数の出力線のノード間を接続するスイッチと、を有し、オフセットクランプ動作が完了する前の期間において、前記スイッチがオンになる。【選択図】図２

Description

本発明は、光電変換装置に関する。

特許文献１には、画素から出力される画素信号をデジタル信号に変換するアナログデジタル（ＡＤ）変換回路を有する固体撮像装置が開示されている。特許文献１に開示されている固体撮像装置は、垂直信号線を列間でショートすることにより、ＡＤ変換器の動作時に発生し得るストリーキングによる画質劣化を低減する。

特開２０１５－５６８４０号公報

しかしながら、上述の特許文献１に記載されている手法では、適用される光電変換装置の回路構成によっては十分な効果が得られない場合がある。

そこで、本発明は、より高品質な信号を出力し得る光電変換装置を提供することを目的とする。

本発明の一観点によれば、複数の画素と、対応する画素から信号が各々出力される複数の出力線と、前記複数の出力線の各々に対応して配され、対応する出力線に出力された信号を増幅する増幅部と、前記複数の出力線の各々に対応して配され、第１入力端子及び第２入力端子を有し、前記第１入力端子に前記増幅部の出力に応じた信号が入力され、前記第２入力端子に参照信号が入力される比較部と、第１端子及び第２端子を有するスイッチと、を有し、前記複数の出力線は第１出力線及び第２出力線を含み、前記第１端子は、前記第１出力線に対応する増幅部と前記第１出力線に対応する比較部の間のノードに接続されており、前記第２端子は、前記第２出力線に対応する増幅部と前記第２出力線に対応する比較部の間のノードに接続されており、前記比較部は、前記第１入力端子及び前記第２入力端子に入力されている電位に基づいてオフセットを設定するオフセットクランプ動作を行うことが可能であり、前記オフセットクランプ動作が完了する前の期間において、前記スイッチがオンになることを特徴とする光電変換装置が提供される。

本発明の他の一観点によれば、複数の画素と、対応する画素から信号が各々出力される複数の出力線と、前記複数の出力線の各々に対応して配され、対応する出力線に出力された信号を増幅する増幅部と、前記複数の出力線の各々に対応して配され、第１入力端子及び第２入力端子を有し、前記第１入力端子に前記増幅部の出力に応じた信号が入力され、前記第２入力端子に参照信号が入力される比較部と、前記複数の出力線の各々に対応して配された第２入力容量と、第１端子及び第２端子を有するスイッチと、を有し、前記参照信号が前記第２入力容量を介して前記第２入力端子に入力され、前記複数の出力線は第１出力線及び第２出力線を含み、前記第１端子は、前記第１出力線に対応する第２入力容量に接続されており、前記第２端子は、前記第２出力線に対応する第２入力容量に接続されており、前記比較部は、前記第１入力端子及び前記第２入力端子に入力されている電位に基づいてオフセットを設定するオフセットクランプ動作を行うことが可能であり、前記オフセットクランプ動作が完了する前の期間において、前記スイッチがオンになることを特徴とする光電変換装置が提供される。

本発明の他の一観点によれば、複数の画素と、対応する画素から信号が各々出力される複数の出力線と、前記複数の出力線の各々に対応して配され、第１入力端子及び第２入力端子を有し、前記第１入力端子に前記出力線の出力に応じた信号が入力され、前記第２入力端子に参照信号が入力される比較部と、第１端子及び第２端子を有するスイッチと、前記複数の出力線の各々に対応して配された第１入力容量と、を有し、前記出力線の出力に応じた信号が前記第１入力容量を介して前記第１入力端子に入力され、前記複数の出力線は第１出力線及び第２出力線を含み、前記第１端子は、前記第１出力線に対応する第１入力容量に接続されており、前記第２端子は、前記第２出力線に対応する第１入力容量に接続されており、前記比較部は、前記第１入力端子及び前記第２入力端子に入力されている電位に基づいてオフセットを設定するオフセットクランプ動作を行うことが可能であり、前記オフセットクランプ動作が完了する前の期間において、前記スイッチがオンになり、前記オフセットクランプ動作が完了した後に、前記スイッチがオフになることを特徴とする光電変換装置が提供される。

本発明の他の一観点によれば、複数の画素と、対応する画素から信号が各々出力される複数の出力線と、前記複数の出力線の各々に対応して配され、第１入力端子及び第２入力端子を有し、前記第１入力端子に前記出力線の出力に応じた信号が入力され、前記第２入力端子に参照信号が入力される比較部と、前記複数の出力線の各々に対応して配された第２入力容量と、第１端子及び第２端子を有するスイッチと、を有し、前記参照信号が前記第２入力容量を介して前記第２入力端子に入力され、前記複数の出力線は第１出力線及び第２出力線を含み、前記第１端子は、前記第１出力線に対応する第２入力容量に接続されており、前記第２端子は、前記第２出力線に対応する第２入力容量に接続されており、前記比較部は、前記第１入力端子及び前記第２入力端子に入力されている電位に基づいてオフセットを設定するオフセットクランプ動作を行うことが可能であり、前記オフセットクランプ動作が完了する前の期間において、前記スイッチがオンになり、前記オフセットクランプ動作が完了した後に、前記スイッチがオフになることを特徴とする光電変換装置が提供される。

本発明によれば、より高品質な信号を出力し得る光電変換装置が提供される。

第１実施形態に係る光電変換装置の概略構成を示すブロック図である。 第１実施形態に係る画素及び列回路の構成を示す回路図である。 第１実施形態に係る光電変換装置の駆動方法を示すタイミング図である。 第１実施形態に係る光電変換装置の駆動方法を示すタイミング図である。 第２実施形態に係る画素及び列回路の構成を示す回路図である。 第３実施形態に係る画素及び列回路の構成を示す回路図である。 第４実施形態に係る画素及び列回路の構成を示す回路図である。 第４実施形態に係る画素及び列回路の構成を示す回路図である。 第５実施形態に係る画素及び列回路の構成を示す回路図である。 第５実施形態に係る光電変換装置の駆動方法を示すタイミング図である。 第５実施形態に係る画素及び列回路の構成を示す回路図である。 第５実施形態に係る光電変換装置の駆動方法を示すタイミング図である。 第６実施形態に係る機器のブロック図である。 第７実施形態に係る機器のブロック図である。

以下、図面を参照しつつ、本発明の実施形態を説明する。複数の図面にわたって同一の要素又は対応する要素には共通の符号が付されており、その説明は省略又は簡略化されることがある。

以下に述べる第１実施形態乃至第５実施形態では、光電変換装置の一例として、撮像装置を中心に説明する。しかしながら、各実施形態における光電変換装置は撮像装置に限定されるものではなく、他の装置にも適用可能である。他の装置の例としては、測距装置、測光装置が挙げられる。測距装置は、例えば、焦点検出装置、ＴＯＦ（Ｔｉｍｅ－Ｏｆ－Ｆｌｉｇｈｔ）を用いた距離測定装置等であり得る。測光装置は、装置に入射する光の光量を測定する装置であり得る。

［第１実施形態］
図１は、第１実施形態に係る光電変換装置の概略構成を示すブロック図である。光電変換装置は、画素アレイ１０、電流源１３、垂直走査回路１４、タイミングジェネレータ１５、参照信号生成回路１６、カウンタ１７、デジタル信号処理回路１８及び読み出し回路１９を有している。

画素アレイ１０は、複数の行及び複数の列に渡って行列状に配された複数の画素１００を有している。複数の画素１００の各々は、フォトダイオード等の光電変換素子からなる光電変換部を含む。画素１００は、光電変換素子への入射光の光量に応じたアナログ信号である光電変換信号を出力する。また、画素１００は、ノイズレベルのアナログ信号であるノイズ信号を出力する。なお、画素アレイ１０は、光電変換素子が遮光されたオプティカルブラック画素（不図示）を有していてもよく、その出力信号は黒レベルの基準として用いられる。

画素アレイ１０の各行には、第１の方向（図１において横方向）に延在して、複数の制御線１１が配されている。複数の制御線１１の各々は、第１の方向に並ぶ画素１００にそれぞれ接続され、これら画素１００に共通の信号線をなしている。制御線１１が延在する第１の方向は、行方向又は水平方向と呼ぶことがある。制御線１１は、垂直走査回路１４に接続されている。

画素アレイ１０の各列には、第１の方向と交差する第２の方向（図１において縦方向）に延在して、出力線１２が配されている。出力線１２の各々は、第２の方向に並ぶ画素１００にそれぞれ接続され、これら画素１００に共通の信号線をなしている。出力線１２が延在する第２の方向は、列方向又は垂直方向と呼ぶことがある。出力線１２の各々は、読み出し回路１９と各列に対応して配された電流源１３とに接続されている。

垂直走査回路１４は、タイミングジェネレータ１５から出力される制御信号を受け、画素１００を駆動するための制御信号を生成し、制御線１１を介して画素１００に供給する機能を備える制御回路である。垂直走査回路１４には、シフトレジスタ、アドレスデコーダ等の論理回路が用いられ得る。垂直走査回路１４は、画素アレイ１０の画素１００を行単位で駆動する。行単位で画素１００から読み出された信号は、画素アレイ１０の各列に設けられた出力線１２を介して読み出し回路１９に入力される。

図１では、画素１００、制御線１１及び出力線１２について３行及び３列のみが示されているが、実際には数千行及び数千列に渡って画素１００、制御線１１及び出力線１２が配され得る。

読み出し回路１９は各列の出力線１２に対応して設けられた列回路２０と水平走査回路２５とを有している。列回路２０は、画素１００から出力されるノイズ信号及び光電変換信号を読み出してデジタル信号に変換する機能とＡＤ変換後のデジタル信号を保持する機能とを有している。列回路２０は、増幅部２１、アナログ信号保持部２２、ＡＤ変換部２３及びデジタル信号保持部２４を有している。

増幅部２１は、画素１００から出力されたノイズ信号と光電変換信号を増幅してアナログ信号を出力する。アナログ信号保持部２２は、増幅部２１から出力されたアナログ信号を一時的に保持する。また、アナログ信号保持部２２は、保持した信号を出力する。

参照信号生成回路１６は、タイミングジェネレータ１５から出力される制御信号を受け、ＡＤ変換部２３に供給する参照信号を生成する回路である。参照信号は、所定の振幅を有する信号であり、例えば時間の経過にともなって信号レベル（信号の大きさ）が変化する信号を含み得る。参照信号は、典型的にはランプ信号を含む。ランプ信号とは、時間の経過にともなって信号レベルが単調に変化する信号であり、例えば出力電圧が時間の経過とともに単調減少し、又は単調増加する信号である。また、ランプ信号は、階段状に電位が変化する信号も含む。なお、参照信号は、ＡＤ変換に適用可能な振幅を有するものであれば、特に限定されるものではない。

ＡＤ変換部２３は、アナログ信号保持部２２から出力された信号と参照信号生成回路１６から出力される参照信号とを比較し、比較結果に基づくラッチ信号をデジタル信号保持部２４に出力する。

カウンタ１７は、クロック信号のパルスをカウントすることにより、値が時間に応じて変化するカウント信号を生成して、デジタル信号保持部２４に出力する。

デジタル信号保持部２４は、ＡＤ変換部２３から出力されたラッチ信号が変化するタイミングで、カウンタ１７から出力されるカウント信号をデジタル信号として保持する。デジタル信号保持部２４は、ノイズ信号と光電変換信号の各々のデジタル値を保持することができる。

水平走査回路２５は、各列のデジタル信号保持部２４に順次制御信号を供給する走査を行う。これにより、各列のデジタル信号保持部２４に保持されたデジタル信号が、順次デジタル信号処理回路１８に転送される。水平走査回路２５は、シフトレジスタ、アドレスデコーダ等を用いて構成され得る。

デジタル信号処理回路１８は、各列のデジタル信号保持部２４から出力されたデジタル信号を処理し、処理後の信号を光電変換装置の外部に出力する。デジタル信号処理回路１８が行う信号処理としては、例えば、デジタル相関二重サンプリングによる補正処理、増幅処理等が挙げられる。

タイミングジェネレータ１５は、垂直走査回路１４、読み出し回路１９、参照信号生成回路１６及びカウンタ１７に、これらの動作及びタイミングを制御する制御信号を供給するための制御回路である。垂直走査回路１４、読み出し回路１９、参照信号生成回路１６及びカウンタ１７に供給される制御信号の少なくとも一部は、光電変換装置の外部から供給されてもよい。

図２は、本実施形態に係る画素１００及び列回路２０の構成を示す回路図である。図２には、図１の光電変換装置のうち、２つの画素１００の回路構成及び２列分の列回路２０の一部の回路構成が抜き出されてより詳細に示されている。図２に示されている２列は、第ｎ列及び第ｎ＋１列であるものとする（ｎは自然数）。第ｎ列及び第ｎ＋１列は単に第１列及び第２列と呼ばれることもある。図２の一部の要素の符号には、２つの列の要素を区別する必要がある場合には、第ｎ列の要素であることを示す添字「ａ」又は第ｎ＋１列の要素であることを示す添字「ｂ」が付されていることがある。また、第ｎ列の画素１００ａから信号が出力される出力線１２（１２ａ）は第１出力線と呼ばれることがあり、第ｎ＋１列の画素１００ｂから信号が出力される出力線１２（１２ｂ）は第２出力線と呼ばれることがある。第ｎ列の要素と第ｎ＋１列の要素とは、概ね同一の構成を有しているため、第ｎ＋１列の要素についての説明を省略することがある。

図２には、画素１００ａ、１００ｂ、電流源１３、増幅部２１ａ、２１ｂ、アナログ信号保持部２２ａ、２２ｂ、ＡＤ変換部２３ａ、２３ｂ及びスイッチ１９１が図示されている。図１の他の要素については図２では図示が省略されている。

画素１００ａは、光電変換素子ＰＤ、転送トランジスタＭ１、リセットトランジスタＭ２、増幅トランジスタＭ３及び選択トランジスタＭ４を有している。

光電変換素子ＰＤは、例えばフォトダイオードである。光電変換素子ＰＤのアノードは接地ノードに接続されており、光電変換素子ＰＤのカソードは転送トランジスタＭ１のソースに接続されている。転送トランジスタＭ１のドレインは、リセットトランジスタＭ２のソース及び増幅トランジスタＭ３のゲートに接続されている。転送トランジスタＭ１のドレイン、リセットトランジスタＭ２のソース及び増幅トランジスタＭ３のゲートが接続されるノードＦＤは、いわゆる浮遊拡散部である。浮遊拡散部は、容量成分（浮遊拡散容量）を含み、電荷保持部としての機能を備える。浮遊拡散容量には、ＰＮ接合容量、配線容量等が含まれる。

リセットトランジスタＭ２のドレイン及び増幅トランジスタＭ３のドレインは、電圧ＶＤＤが供給される電源電圧ノードに接続されている。増幅トランジスタＭ３のソースは、選択トランジスタＭ４のドレインに接続されている。選択トランジスタＭ４のソースは、出力線１２に接続されている。

図２の画素構成の場合、各行の制御線１１は、転送トランジスタＭ１のゲートに接続された信号線と、リセットトランジスタＭ２のゲートに接続された信号線と、選択トランジスタＭ４のゲートに接続された信号線と、を含む。転送トランジスタＭ１のゲートには、垂直走査回路１４から制御信号ＰＴＸが供給される。リセットトランジスタＭ２のゲートには、垂直走査回路１４から制御信号ＰＲＥＳが供給される。選択トランジスタＭ４のゲートには、垂直走査回路１４から制御信号ＰＳＥＬが供給される。同じ行の複数の画素１００ａ、１００ｂは、共通の信号線に接続されており、共通の制御信号により同時に制御される。

なお、本実施形態では、光入射によって光電変換素子ＰＤで生成される電子正孔対のうち、電子を信号電荷として用いる場合を想定して説明を行う。信号電荷として電子を用いる場合、画素１００ａを構成する各トランジスタは、Ｎ型ＭＯＳトランジスタによって構成され得る。各トランジスタがＮ型ＭＯＳトランジスタで構成される場合、垂直走査回路１４からハイレベルの制御信号が供給されると対応するトランジスタがオンになる。また、垂直走査回路１４からローレベルの制御信号が供給されると対応するトランジスタがオフになる。ただし、信号電荷は電子に限られるものではなく、正孔を信号電荷として用いてもよい。信号電荷として正孔を用いる場合、各トランジスタの導電型は、本実施形態で説明するものとは逆導電型となる。また、ＭＯＳトランジスタのソース及びドレインの呼称はトランジスタの導電型又は着目する機能によって異なることがある。本実施形態において使用するソース及びドレインの名称の一部又は全部は、逆の名称で呼ばれることもある。

光電変換素子ＰＤは、入射光をその光量に応じた量の電荷に変換（光電変換）する。転送トランジスタＭ１は、オンになることにより光電変換素子ＰＤが保持する電荷をノードＦＤに転送する。光電変換素子ＰＤから転送された電荷は、ノードＦＤの容量（浮遊拡散容量）に保持される。その結果、ノードＦＤは、浮遊拡散容量による電荷電圧変換によって、光電変換素子ＰＤから転送された電荷の量に応じた電位となる。

選択トランジスタＭ４は、オンになることにより増幅トランジスタＭ３を出力線１２に接続する。増幅トランジスタＭ３は、ドレインに電圧ＶＤＤが供給され、ソースに選択トランジスタＭ４を介して電流源１３からバイアス電流が供給される構成となっており、ゲートを入力ノードとする増幅回路（ソースフォロワ回路）を構成する。これにより増幅トランジスタＭ３は、ノードＦＤの電圧に基づく信号を、選択トランジスタＭ４を介して出力線１２に出力する。この意味で、増幅トランジスタＭ３及び選択トランジスタＭ４は、ノードＦＤに保持された電荷の量に応じた画素信号を出力する出力部である。

リセットトランジスタＭ２は、電荷保持部としてのノードＦＤをリセットするための電圧（電圧ＶＤＤ）のノードＦＤへの供給を制御する機能を備える。リセットトランジスタＭ２は、オンになることによりノードＦＤを電圧ＶＤＤに応じた電圧にリセットする。

増幅部２１ａは、入力容量２１１、差動増幅器２１２、帰還容量２１３及びスイッチ２１４を有している。入力容量２１１の第１端子は、増幅部２１ａの入力ノードである。入力容量２１１の第１端子は、出力線１２に接続されている。入力容量２１１の第２端子は、差動増幅器２１２の反転入力端子、帰還容量２１３の第１端子及びスイッチ２１４の第１端子に接続されている。差動増幅器２１２の非反転入力端子には、基準電圧Ｖｃ０ｒを有する電源線が接続されている。差動増幅器２１２の出力端子は、増幅部２１ａの出力ノードである。差動増幅器２１２の出力端子は、帰還容量２１３の第２端子及びスイッチ２１４の第２端子に接続されている。

上述の回路構成により、増幅部２１ａは、出力線１２に出力されたアナログ信号の電圧を増幅する反転増幅回路として機能する。スイッチ２１４は、タイミングジェネレータ１５からの制御信号により制御され、オン又はオフに制御される。スイッチ２１４がオンからオフに遷移すると、その時に入力容量２１１に入力されている電位がクランプされる。スイッチ２１４がオフのときの増幅部２１ａの増幅率は、入力容量２１１の容量値と帰還容量２１３の容量値の比により定まる。

アナログ信号保持部２２ａは、スイッチ２２１、保持容量２２２及び増幅器２２３を有している。増幅部２１ａの出力ノードは、スイッチ２２１の第１端子に接続されている。スイッチ２２１の第１端子はアナログ信号保持部２２ａの入力ノードである。スイッチ２２１の第２端子は、保持容量２２２及び増幅器２２３の入力端子に接続されている。増幅器２２３の出力端子は、アナログ信号保持部２２ａの出力ノードである。

スイッチ２２１は、タイミングジェネレータ１５からの制御信号により制御され、オン又はオフに制御される。スイッチ２２１がオンからオフに遷移すると、その時に増幅部２１ａから出力されているアナログ信号が保持容量２２２に保持される。増幅器２２３（第１バッファ）は、ソースフォロワ等のバッファ回路であり、保持容量２２２に保持されている電位に応じたアナログ信号を出力する。このように、アナログ信号保持部２２ａは、増幅部２１ａから出力されたアナログ信号を保持するサンプルホールド回路をなしている。

スイッチ１９１の第１端子は第ｎ列の保持容量２２２が接続されたノードに接続されており、スイッチ１９１の第２端子は第ｎ＋１列の保持容量２２２が接続されたノードに接続されている。スイッチ１９１は、タイミングジェネレータ１５からの制御信号ｓｗにより制御され、オン又はオフに制御される。制御信号ｓｗがハイレベルのとき、スイッチ１９１はオンになり、制御信号ｓｗがローレベルのとき、スイッチ１９１はオフになるものとする。スイッチ１９１がオンのとき、第ｎ列の保持容量２２２に保持されているアナログ信号と、第ｎ＋１列の保持容量２２２に保持されているアナログ信号とが平均化される。第ｎ列のアナログ信号保持部２２ａから出力されるアナログ信号の電位をｃｏｍｐ＿ｉｎ［ｎ］とし、第ｎ＋１列のアナログ信号保持部２２ｂから出力されるアナログ信号の電位をｃｏｍｐ＿ｉｎ［ｎ＋１］とする。

ＡＤ変換部２３ａは、入力容量２３１、２３６、比較器２３２、スイッチ２３３、２３４及び増幅器２３５を有している。比較器２３２は、第１入力端子、第２入力端子、第１出力端子及び第２出力端子を有する全差動型の比較器であり、ＡＤ変換用の比較部として機能する。比較器２３２は、第１入力端子と第２入力端子の電位を比較し、比較結果に基づく信号を第１出力端子及び第２出力端子から出力信号ＯＵＴとして出力する。この出力信号は不図示のラッチ回路に入力される。ラッチ回路はラッチ信号をデジタル信号保持部２４に出力する。

アナログ信号保持部２２ａの出力ノードは、入力容量２３１（第１入力容量）の第１端子に接続されている。入力容量２３１の第１端子はＡＤ変換部２３ａの入力ノードである。入力容量２３１の第２端子は、比較器２３２の第１入力端子及びスイッチ２３３の第１端子に接続されている。スイッチ２３３の第２端子は、比較器２３２の第１出力端子に接続されている。

増幅器２３５の入力端子には、参照信号生成回路１６から参照信号Ｖｒａｍｐが入力される。増幅器２３５（第２バッファ）は、ソースフォロワ等のバッファ回路である。増幅器２３５の出力端子は入力容量２３６（第２入力容量）の第１端子に接続されている。入力容量２３６の第２端子は、比較器２３２の第２入力端子及びスイッチ２３４の第１端子に接続されている。スイッチ２３４の第２端子は、比較器２３２の第２出力端子に接続されている。スイッチ２３３、２３４は、タイミングジェネレータ１５からの制御信号ｃｏｍｐ＿ｒｅｓにより制御され、オン又はオフに制御される。制御信号ｃｏｍｐ＿ｒｅｓがハイレベルのとき、スイッチ２３３、２３４はオンになり、制御信号ｃｏｍｐ＿ｒｅｓがローレベルのとき、スイッチ２３３、２３４はオフになるものとする。

図３（ａ）は、本実施形態に係る光電変換装置の駆動方法を示すタイミング図である。図３（ａ）には、制御信号ｃｏｍｐ＿ｒｅｓ、ｓｗのレベル、参照信号Ｖｒａｍｐの電位及び入力信号ｃｏｍｐ＿ｉｎ［ｎ］、ｃｏｍｐ＿ｉｎ［ｎ＋１］の電位が示されている。また、図３（ａ）の「Ｖａｒ」は、各列の比較器２３２の出力信号のレベルが変化するタイミングのばらつきを模式的に示している。図３（ａ）の時刻ｔ１０から時刻ｔ１７までの期間は、ＡＤ変換部２３において画素１００からのノイズ信号と参照信号Ｖｒａｍｐとの比較を行うことによりノイズ信号のＡＤ変換が行われる期間である。図３（ａ）を参照しつつ、ノイズ信号のＡＤ変換の駆動タイミングについて説明する。

時刻ｔ１０において、制御信号ｃｏｍｐ＿ｒｅｓはハイレベルであり、スイッチ２３３、２３４はオンである。これにより、比較器２３２の第１入力端子、第２入力端子、第１出力端子及び第２出力端子の各々の電位がリセットされている。また、制御信号ｓｗはローレベルであり、スイッチ１９１はオフである。

入力信号ｃｏｍｐ＿ｉｎ［ｎ］、ｃｏｍｐ＿ｉｎ［ｎ＋１］は、画素１００から出力されたノイズ信号に増幅部２１及びアナログ信号保持部２２で生じたノイズが重畳された信号である。増幅部２１にクランプされたノイズ信号には、スイッチ２１４がオンからオフに遷移したときの電荷再注入の成分が含まれている。電荷再注入とは、スイッチ２１４がオンからオフに遷移するときにスイッチ２１４を構成するトランジスタのゲート下にあった電荷が差動増幅器２１２の反転入力端子と出力端子の各々に移動する現象のことである。ノイズ信号に含まれる電荷再注入の成分は、各列の増幅部２１ごとに異なる。そのため、時刻ｔ１０において入力信号ｃｏｍｐ＿ｉｎ［ｎ］と入力信号ｃｏｍｐ＿ｉｎ［ｎ＋１］は、互いに異なる電位である。

時刻ｔ１１において、制御信号ｓｗがハイレベルになる。これにより、スイッチ１９１がオンになり、第ｎ列の保持容量２２２に保持されているアナログ信号と、第ｎ＋１列の保持容量２２２に保持されているアナログ信号とが平均化される。そのため、第ｎ列及び第ｎ＋１列の保持容量２２２に保持された平均化後の信号は、増幅器２２３を介して、ＡＤ変換部２３に入力信号ｃｏｍｐ＿ｉｎ［ｎ］、ｃｏｍｐ＿ｉｎ［ｎ＋１］として入力される。これにより、時刻ｔ１１の後、入力信号ｃｏｍｐ＿ｉｎ［ｎ］と入力信号ｃｏｍｐ＿ｉｎ［ｎ＋１］は同じ電位になる。また、時刻ｔ１１において、参照信号Ｖｒａｍｐはオフセットレベルに設定される。

時刻ｔ１２において、制御信号ｃｏｍｐ＿ｒｅｓはローレベルになる。これにより、スイッチ２３３、２３４がオフになる。時刻ｔ１２における比較器２３２の第２入力端子の電位は、オフセットレベルである参照信号Ｖｒａｍｐに基づくリセット電位である。入力容量２３６には、時刻ｔ１２における参照信号Ｖｒａｍｐのオフセットレベルの電位に基づく電荷がクランプされる。以下、この動作をオフセットクランプ動作と呼ぶことがある。これにより、入力容量２３６のオフセットクランプ動作が完了する。

また、入力容量２３１には時刻ｔ１２における比較器２３２の出力電位に基づく電荷がクランプされる。つまり、入力容量２３１のオフセットクランプ動作が完了する。入力信号ｃｏｍｐ＿ｉｎ［ｎ］と入力信号ｃｏｍｐ＿ｉｎ［ｎ＋１］は同じ電位であるため、入力容量２３１には同じ電位がクランプされる。すなわち、オフセットクランプ動作により第ｎ列及び第ｎ＋１列の入力容量２３１にクランプされる電位は、時刻ｔ１１以前における入力信号の電位と比較して、ΔＶだけ異なる電位である。入力容量２３１に保持されるノイズ信号には、ＡＤ変換部２３のノイズ成分が含まれる。このノイズ成分には、スイッチ２３３がオンからオフに遷移したときの電荷再注入の成分が含まれている。また、入力容量２３６に保持される信号には、スイッチ２３４がオンからオフに遷移したときの電荷再注入の成分が含まれている。

時刻ｔ１３において、参照信号Ｖｒａｍｐのオフセットレベルへの設定が解除される。これにより、参照信号Ｖｒａｍｐの電位は時刻ｔ１０の時点の電位に戻る。

時刻ｔ１４において、制御信号ｓｗがローレベルになる。スイッチ１９１がオフになり、第ｎ列の保持容量２２２に保持されたアナログ信号と、第ｎ＋１列の保持容量２２２に保持されたアナログ信号との平均化が解除される。これにより、入力信号ｃｏｍｐ＿ｉｎ［ｎ］と入力信号ｃｏｍｐ＿ｉｎ［ｎ＋１］とは互いに異なる電位となる。

時刻ｔ１５において、参照信号生成回路１６は、時間に依存して、参照信号Ｖｒａｍｐの電位を変化させる。また時刻ｔ１５において、カウンタ１７はクロック信号の計数動作を開始する。

時刻ｔ１６は、参照信号Ｖｒａｍｐの電位がオフセットレベルを超える時刻である。時刻ｔ１６の付近において、入力信号ｃｏｍｐ＿ｉｎ［ｎ］、ｃｏｍｐ＿ｉｎ［ｎ＋１］と参照信号Ｖｒａｍｐとの大小関係が逆転し、比較器２３２の出力信号のレベルが変化する。これにより、ラッチ回路からラッチ信号がデジタル信号保持部２４に出力される。デジタル信号保持部２４は、ラッチ信号が変化したことを受けて、このその時点のカウント信号を保持する。デジタル信号保持部２４に保持されたカウント信号はノイズ信号に対応するデジタル信号である。

時刻ｔ１７において、参照信号生成回路１６は、参照信号Ｖｒａｍｐの電位の変化を停止させる。そして、参照信号Ｖｒａｍｐの電位は、時刻ｔ１０の時点の電位に戻る。また、時刻ｔ１７において、カウンタ１７はクロック信号の計数動作を停止し、カウント値をリセットする。

時刻ｔ１７の後、ノイズ信号と同様にして光電変換信号のＡＤ変換が行われ、デジタル信号保持部２４に光電変換信号に対応するデジタル信号が保持される。その後、水平走査回路２５は、各列のデジタル信号保持部２４を順次走査し、各列のデジタル信号保持部２４に保持されたデジタル信号をデジタル信号処理回路１８に出力させる。

以上のように、各列の列回路２０から、ノイズ信号に基づくデジタル信号と光電変換信号に基づくデジタル信号とが、デジタル信号処理回路１８に出力される。光電変換信号に基づくデジタル信号には、ノイズ信号の成分が含まれている。したがって、デジタル信号処理回路１８は、光電変換信号に基づくデジタル信号からノイズ信号に基づくデジタル信号を差し引くことによって、ノイズ信号の少ない信号を生成することができる。

図４は、本実施形態の光電変換装置において、スイッチ１９１をオンにしない場合の駆動方法を示すタイミング図である。図３（ａ）及び図４を相互に参照して、本実施形態の効果を説明する。

図３（ａ）の駆動方法においては、時刻ｔ１１から時刻ｔ１４の期間において、制御信号ｓｗがハイレベルであり、スイッチ１９１がオンである。これに対し、図４の駆動方法では、時刻ｔ１１から時刻ｔ１４の期間に相当する時刻ｔ２１から時刻ｔ２４の期間において、制御信号ｓｗがローレベルに維持されている。これにより、スイッチ１９１がオンにならない点が図４における図３（ａ）との相違点である。すなわち、図４は、本実施形態におけるスイッチ１９１が配されていない場合を示していると言い換えることもできる。

図４に示されているように、時刻ｔ２２において、入力信号ｃｏｍｐ＿ｉｎ［ｎ］と入力信号ｃｏｍｐ＿ｉｎ［ｎ＋１］とが互いに異なる電位である。そのため、第ｎ列の入力容量２３１と第ｎ＋１列の入力容量２３１には互いに異なる電位がクランプされる。図４の例では、時刻ｔ２２における入力信号ｃｏｍｐ＿ｉｎ［ｎ］と時刻ｔ１６における入力信号ｃｏｍｐ＿ｉｎ［ｎ］はほぼ同一である。この場合、参照信号Ｖｒａｍｐの電位がオフセットレベルを超える時刻ｔ１６において、第ｎ列の比較器２３２の出力信号のレベルが変化する。また、時刻ｔ２２における入力信号ｃｏｍｐ＿ｉｎ［ｎ＋１］と時刻ｔ１６における入力信号ｃｏｍｐ＿ｉｎ［ｎ＋１］もほぼ同一である。この場合、参照信号Ｖｒａｍｐの電位がオフセットレベルを超える時刻ｔ１６において、第ｎ＋１列の比較器２３２の出力信号のレベルも変化する。したがって、図４のように、オフセットクランプ動作時にスイッチ１９１をオンにする動作が行われない場合には、第ｎ列の比較器２３２の出力信号のレベルと、第ｎ＋１列の比較器２３２の出力信号のレベルは、ほぼ同時に変化する。したがって、図４の「Ｖａｒ」に示されているように、各列の比較器２３２の出力信号のレベルが変化するタイミングのばらつきは小さい。

各列の比較器２３２の出力信号のレベルが変化するタイミングのばらつきが小さいと、複数の比較器２３２の出力信号のレベルが短い時間内に一斉に変化することがある。これにより、ＩＲドロップ、電流変動等の要因によりノイズが生じる場合がある。特に画素１００の列数が多い場合には光電変換装置内に多くの比較器２３２が配されるため、このノイズの影響は顕著である。このノイズは、列間で共通に配されている電源配線又は信号配線によって他の比較器２３２に伝搬し得るため、出力信号の品質を劣化させる要因になることもある。また、比較器２３２よりも後段の回路においても、このノイズは、ＡＤ変換誤差、カウンタ１７におけるクロック信号の計数動作の精度低下等を生じさせることにより、出力信号の品質を劣化させる要因になることもある。

一方、図３（ａ）に示されている駆動方法においては、時刻ｔ１２のオフセットクランプ動作時に、スイッチ１９１がオンである。これにより、時刻ｔ１２のオフセットクランプ動作時における比較器２３２の入力電位と時刻ｔ１６のＡＤ変換時における比較器２３２の入力電位とが互いに異なる電位となる。すなわち、入力信号ｃｏｍｐ＿ｉｎ［ｎ］のＡＤ変換時の電位は、オフセットクランプ時に比してΔＶだけ大きい。また、入力信号ｃｏｍｐ＿ｉｎ［ｎ＋１］のＡＤ変換時の電位は、オフセットクランプ時に比してΔＶだけ小さい。

図３（ａ）に示されている駆動方法においては、図３（ａ）の「Ｖａｒ」に示されているように、各列の比較器２３２の出力信号のレベルが変化するタイミングのばらつきが大きい。そのため、複数の比較器２３２の出力信号のレベルが短時間内に一斉に変化しにくくなり、各列の比較器２３２の出力信号のレベルが変化する際に生じるノイズが低減され得る。

以上のように、本実施形態によれば、より高品質な信号を出力し得る光電変換装置が提供される。

なお、本実施形態では、スイッチ１９１が第ｎ列の信号線と第ｎ＋１列の信号線の間に配され、オフセットクランプ動作時にオンになることで、２列の信号が平均化されている。しかしながら、例えば、第ｎ＋１列の信号線とｎ＋２列の信号線の間にも同様のスイッチ１９１が配される構成であってもよい。この場合、３列の信号が平均化され得る。また、スイッチ１９１が各列の信号線の間に配される構成であってもよい。この場合、画素アレイ１０の全列のうちの一部又は全部の信号を平均化することができる。また、画素アレイ１０の各行を読み出すごとに平均化される列の組み合わせ又は平均化される列数を変えてもよい。この場合、比較器２３２の出力信号のレベルが変化するタイミングのばらつき方が二次元的に不規則化するため、このばらつきに起因する画質への影響を目立ちにくくすることができる。

また、本実施形態では、スイッチ１９１が時刻ｔ１２のオフセットクランプ時にオンであるように制御されている。しかしながら、オフセットクランプ時とＡＤ変換時との間で入力信号ｃｏｍｐ＿ｉｎ［ｎ］の電位が異なっていれば、スイッチ１９１が時刻ｔ１２より前の時刻にオンからオフになってもよい。

スイッチ１９１が時刻ｔ１２より前の時刻にオンからオフになるような変形例について、図３（ｂ）のタイミング図を参照しつつより詳細に説明する。図３（ａ）と共通する部分については適宜説明を省略又は簡略化することがある。

時刻ｔ１１において、制御信号ｓｗがハイレベルになる。これにより、スイッチ１９１がオンになり、第ｎ列の保持容量２２２に保持されているアナログ信号と、第ｎ＋１列の保持容量２２２に保持されているアナログ信号とが平均化される。

時刻ｔ３１において、制御信号ｓｗがローレベルになる。スイッチ１９１がオフになり、第ｎ列の保持容量２２２に保持されたアナログ信号と、第ｎ＋１列の保持容量２２２に保持されたアナログ信号との平均化が解除される。これにより、入力信号ｃｏｍｐ＿ｉｎ［ｎ］と入力信号ｃｏｍｐ＿ｉｎ［ｎ＋１］は時刻ｔ１０の時点の電位に徐々に戻る。

時刻ｔ３２において、制御信号ｃｏｍｐ＿ｒｅｓはローレベルになり、オフセットクランプ動作が完了する。時刻ｔ３２は、入力信号ｃｏｍｐ＿ｉｎ［ｎ］と入力信号ｃｏｍｐ＿ｉｎ［ｎ＋１］が時刻ｔ１０の時点の電位に戻りきる前の時刻である。

時刻ｔ３３において、参照信号Ｖｒａｍｐのオフセットレベルの設定が解除される。これにより、参照信号Ｖｒａｍｐの電位は時刻ｔ１０の時点の電位に戻る。

このように、スイッチ１９１がオフになり平均化が解除された後、入力信号が元の電位に戻る前にオフセットクランプ動作を完了することで、オフセットクランプ時とＡＤ変換時との間で入力信号ｃｏｍｐ＿ｉｎ［ｎ］の電位を異なる電位にすることができる。なお、図３（ｂ）に示されている「ΔＶ」は、オフセットクランプ時とＡＤ変換時との間での入力信号ｃｏｍｐ＿ｉｎ［ｎ］の電位の差を示している。図３（ｂ）の変形例においても、図３（ａ）の説明において述べたものと同様の理由により、各列の比較器２３２の出力信号のレベルが変化する際に生じるノイズが低減され得る。

また、本実施形態の光電変換装置は、増幅部２１の設定又は参照信号Ｖｒａｍｐの電位の単位時間当たりの変化量（傾き）を変化させることにより、ゲインを変えることができる構成であってもよい。この場合、オフセットクランプ時におけるスイッチ１９１の動作をゲインに応じて異ならせてもよい。ゲインに応じて比較器２３２の出力信号のレベルが変化するタイミングのばらつきが変化することがある。あるいは、出力信号のレベルの変化により生じるノイズの程度が光電変換装置のゲインに応じて変化することもある。このように、ゲインに応じて最適な制御方法が変わり得るため、スイッチ１９１の動作を変えることが望ましい場合もある。

また、比較器２３２の出力信号のレベルが変化するタイミングのばらつきは光電変換装置の温度によっても変化し得る。そのため、光電変換装置の温度を温度センサにより計測しておき、オフセットクランプ時におけるスイッチ１９１の動作を温度に応じて異ならせてもよい。

［第２実施形態］
本実施形態に係る光電変換装置について説明する。第１実施形態と同様の構成要素には同一の符号が付されており、これらの構成要素についての説明は省略又は簡略化されることがある。

図５は、本実施形態に係る画素１００及び列回路２０の構成を示す回路図である。本実施形態の光電変換装置には、図２におけるスイッチ１９１に代えて、スイッチ１９２が配されている。

スイッチ１９２の第１端子は第ｎ列のアナログ信号保持部２２ａとＡＤ変換部２３ａの間のノードに接続されており、スイッチ１９２の第２端子は第ｎ＋１列のアナログ信号保持部２２ｂとＡＤ変換部２３ｂの間のノードに接続されている。言い換えると、スイッチ１９２の第１端子は第ｎ列の増幅器２２３と入力容量２３１の間のノードに接続されており、スイッチ１９２の第２端子は第ｎ＋１列の増幅器２２３と入力容量２３１の間のノードに接続されている。スイッチ１９２は、タイミングジェネレータ１５からの制御信号ｓｗにより制御され、オン又はオフに制御される。制御信号ｓｗがハイレベルのとき、スイッチ１９２はオンになり、制御信号ｓｗがローレベルのとき、スイッチ１９２はオフになるものとする。スイッチ１９２がオンのとき、第ｎ列の入力容量２３１に入力されるアナログ信号と、第ｎ＋１列の入力容量２３１に入力されるアナログ信号とが平均化される。その他の回路構成は図２と同様であるため説明を省略する。

本実施形態の光電変換装置の駆動方法は図３（ａ）に示されているものと同様である。すなわち、時刻ｔ１２のオフセットクランプ動作時にスイッチ１９２がオンである。これにより、時刻ｔ１２のオフセットクランプ動作時における比較器２３２の入力電位と時刻ｔ１６のＡＤ変換時における比較器２３２の入力電位とが互いに異なる。すなわち、入力信号ｃｏｍｐ＿ｉｎ［ｎ］のＡＤ変換時の電位は、オフセットクランプ時に比してΔＶだけ大きい。また、入力信号ｃｏｍｐ＿ｉｎ［ｎ＋１］のＡＤ変換時の電位は、オフセットクランプ時に比してΔＶだけ小さい。したがって、第１実施形態と同様に、複数の比較器２３２の出力信号のレベルが短時間内に一斉に変化しにくくなり、各列の比較器２３２の出力信号のレベルが変化する際に生じるノイズが低減され得る。

以上のように、本実施形態によれば、より高品質な信号を出力し得る光電変換装置が提供される。

［第３実施形態］
本実施形態に係る光電変換装置について説明する。第１実施形態と同様の構成要素には同一の符号が付されており、これらの構成要素についての説明は省略又は簡略化されることがある。

図６は、本実施形態に係る画素１００及び列回路２０の構成を示す回路図である。本実施形態の光電変換装置には、図２におけるスイッチ１９１に代えて、スイッチ１９３が配されている。

スイッチ１９３の第１端子は第ｎ列の増幅器２３５と入力容量２３６の間のノードに接続されており、スイッチ１９３の第２端子は第ｎ＋１列の増幅器２３５と入力容量２３６の間のノードに接続されている。スイッチ１９３は、タイミングジェネレータ１５からの制御信号ｓｗにより制御され、オン又はオフに制御される。制御信号ｓｗがハイレベルのとき、スイッチ１９３はオンになり、制御信号ｓｗがローレベルのとき、スイッチ１９３はオフになるものとする。スイッチ１９３がオンのとき、第ｎ列の入力容量２３６に入力されるアナログ信号と、第ｎ＋１列の入力容量２３６に入力されるアナログ信号とが平均化される。その他の回路構成は図２と同様であるため説明を省略する。また、光電変換装置の駆動方法も図３（ａ）と同様であるため説明を省略する。

本実施形態の効果について説明する。参照信号Ｖｒａｍｐは各列に共通の参照信号線を介して増幅器２３５に入力されている。しかしながら、各列の増幅器２３５の性能ばらつき、配線抵抗ばらつき等に起因して、第ｎ列の増幅器２３５の出力ノードと第ｎ＋１列の増幅器２３５の出力ノードとは互いに異なる電位であり得る。図３（ａ）の時刻ｔ１２のオフセットクランプ動作時においては、第ｎ列の入力容量２３６と第ｎ＋１列の入力容量２３６はスイッチ１９３を介して短絡されているため、第ｎ列の入力容量２３６と第ｎ＋１列の入力容量２３６には同じ電位がクランプされる。これに対し、時刻ｔ１３以降の期間においては、スイッチ１９３はオフになっており、第ｎ列の増幅器２３５の出力ノードと第ｎ＋１列の増幅器２３５の出力ノードは、ばらつきに起因して互いに異なる電位となっている。これにより、時刻ｔ１６のＡＤ変換時において第ｎ列と第ｎ＋１列の比較器２３２に入力される参照信号の電位が互いに異なる。したがって、複数の比較器２３２の出力信号のレベルが一斉に変化しにくくなり、各列の比較器２３２の出力信号のレベルが変化する際に生じるノイズが低減され得る。

以上のように、本実施形態によれば、より高品質な信号を出力し得る光電変換装置が提供される。

なお、上述の説明では、ＡＤ変換が行われる期間において、第ｎ列と第ｎ＋１列の参照信号の電位の単位時間当たりの変化量が同一であることを前提としているがこれに限られない。第ｎ列の参照信号の電位の単位時間当たりの変化量と第ｎ＋１列の参照信号の電位の単位時間当たりの変化量とが互いに異なっていてもよい。

［第４実施形態］
本実施形態に係る光電変換装置について説明する。第１実施形態乃至第３実施形態と同様の構成要素には同一の符号が付されており、これらの構成要素についての説明は省略又は簡略化されることがある。

図７は、本実施形態に係る画素１００及び列回路２０の構成を示す回路図である。本実施形態の光電変換装置には増幅部２１とアナログ信号保持部２２が配されていない点が図２と異なる。また、図７では、図２におけるスイッチ１９１に代えて、スイッチ１９４が配されている。

スイッチ１９４は第ｎ列の出力線１２ａと第ｎ＋１列の出力線１２ｂの間に配されている。すなわち、スイッチ１９４の第１端子は第ｎ列の出力線１２ａに接続されており、スイッチ１９４の第２端子は第ｎ＋１列の出力線１２ｂに接続されている。スイッチ１９４は、タイミングジェネレータ１５からの制御信号ｓｗにより制御され、オン又はオフに制御される。制御信号ｓｗがハイレベルのとき、スイッチ１９４はオンになり、制御信号ｓｗがローレベルのとき、スイッチ１９４はオフになるものとする。スイッチ１９４がオンのとき、第ｎ列の入力容量２３１に入力されるアナログ信号と、第ｎ＋１列の入力容量２３１に入力されるアナログ信号とが平均化される。その他の回路構成は、増幅部２１とアナログ信号保持部２２が配されていない点以外は図２と同様であるため説明を省略する。

本実施形態の光電変換装置の駆動方法は図３（ａ）に示されているものと同様である。すなわち、時刻ｔ１２のオフセットクランプ動作時にスイッチ１９４がオンである。これにより、時刻ｔ１２のオフセットクランプ動作時における比較器２３２の入力電位と時刻ｔ１６のＡＤ変換時における比較器２３２の入力電位とが互いに異なる。入力信号ｃｏｍｐ＿ｉｎ［ｎ］のＡＤ変換時の電位は、オフセットクランプ時に比してΔＶだけ大きい。また、入力信号ｃｏｍｐ＿ｉｎ［ｎ＋１］のＡＤ変換時の電位は、オフセットクランプ時に比してΔＶだけ小さい。したがって、第１実施形態と同様に、複数の比較器２３２の出力信号のレベルが短時間内に一斉に変化しにくくなり、各列の比較器２３２の出力信号のレベルが変化する際に生じるノイズが低減され得る。

図７の構成のように、２つの出力線１２の間にスイッチ１９４が配されている場合においても、図３（ｂ）に示されている駆動方法が適用され得る。すなわち、スイッチ１９４がオフになり平均化が解除された後に、平均化時の電位から元の電位へ戻る途中にオフセットクランプ動作が完了するような駆動方法が適用されてもよい。

しかしながら、図３（ａ）のように平均化中にオフセットクランプ動作が完了する方が望ましい場合があり得る。そのような場合の例について説明する。一般的に出力線１２は寄生容量及び負荷抵抗が大きい。例えば、二次元に配置された画素アレイ１０においては、画素１００の出力ノードからＡＤ変換部２３の入力ノードまでの間の抵抗値が画素１００の行によって異なる。そのため、ＡＤ変換時の電位とオフセットクランプ完了時の電位ΔＶが、読み出される画素１００の行に応じて変動することがある。また、光電変換装置の温度及び出力線１２の寄生容量の製造ばらつきによっても、電位ΔＶが変動し得る。以上のことから、２つの出力線１２の間にスイッチ１９４が配置される場合には、平均化中にオフセットクランプ動作が完了することが望ましい場合もある。

また、図７では、２つの出力線１２の間にスイッチ１９４が配されている構成が示されているが、このスイッチは、第３実施形態の図６のスイッチ１９３のように増幅器２３５の出力ノードに接続されていてもよい。図８は、本実施形態に係る画素１００及び列回路２０の変形例を示す回路図である。

図８に示されているように、本変形例では、図７におけるスイッチ１９４に代えてスイッチ１９６が配されている。スイッチ１９６の第１端子は第ｎ列の増幅器２３５と入力容量２３６の間のノードに接続されており、スイッチ１９６の第２端子は第ｎ＋１列の増幅器２３５と入力容量２３６の間のノードに接続されている。スイッチ１９６の動作、効果等は、第３実施形態のスイッチ１９３と同様であるため説明を省略する。本変形例においても同様の理由により、各列の比較器２３２の出力信号のレベルが変化する際に生じるノイズが低減され得る。

また、図７と図８を掛け合わせてもよい。つまり、図７のスイッチ１９４と図８のスイッチ１９６の両方が設けられた構成でもよい。なお、スイッチ１９４とスイッチ１９６は同期して制御されてもよいし、それぞれ別の制御信号で制御されてもよい。

また、本実施形態の光電変換装置は、増幅部２１の設定又は参照信号Ｖｒａｍｐの電位の単位時間当たりの変化量（傾き）を変化させることにより、ゲインを変えることができる構成であってもよい。この場合、例えば、オフセットクランプ動作の完了する時刻ｔ３２を時刻ｔ３１から時刻ｔ３３の間で、ゲインに応じて異ならせてもよい。ゲインに応じて比較器２３２の出力信号のレベルが変化するタイミングのばらつきが変化することがある。あるいは、出力信号のレベルの変化により生じるノイズの程度が光電変換装置のゲインに応じて変化することもある。このように、ゲインに応じて最適な制御方法が変わり得るため、スイッチ１９４、１９６の動作を変えることが望ましい場合もある。

［第５実施形態］
本実施形態に係る光電変換装置について説明する。第１実施形態乃至第４実施形態と同様の構成要素には同一の符号が付されており、これらの構成要素についての説明は省略又は簡略化されることがある。

図９は、本実施形態に係る画素１００及び列回路２０の構成を示す回路図である。本実施形態の光電変換装置には、図５におけるスイッチ１９２に加えて、スイッチ１９５（出力線接続スイッチ）が配されている。

スイッチ１９５は第ｎ列の出力線１２ａと第ｎ＋１列の出力線１２ｂの間に配されている。すなわち、スイッチ１９５の一方の端子（第３端子）は第ｎ列の出力線１２ａに接続されており、スイッチ１９５の他方の端子（第４端子）は第ｎ＋１列の出力線１２ｂに接続されている。スイッチ１９５は、タイミングジェネレータ１５からの制御信号ｖｌ＿ｓｗにより制御され、オン又はオフに制御される。制御信号ｖｌ＿ｓｗがハイレベルのとき、スイッチ１９５はオンになり、制御信号ｖｌ＿ｓｗがローレベルのとき、スイッチ１９５はオフになるものとする。スイッチ１９５がオンのとき、第ｎ列の出力線１２ａのアナログ信号と、第ｎ＋１列の出力線１２ｂのアナログ信号とが平均化される。

また、スイッチ２１４は、タイミングジェネレータ１５からの制御信号ｃａｍｐ＿ｒｅｓにより制御され、オン又はオフに制御される。スイッチ２１４がオンからオフに遷移すると、増幅部２１がリセットから解除されて、その時に入力容量２１１に入力されている電位がクランプされる。その他の回路構成は図５と同様であるため説明を省略する。

図１０は、本実施形態に係る光電変換装置の駆動方法を示すタイミング図である。図１０には、図３（ａ）と同様の信号に加えて、制御信号ｃａｍｐ＿ｒｅｓ、ｖｌ＿ｓｗのレベル、第ｎ列の出力線１２ａの電位ｖｌｉｎｅ［ｎ］、第ｎ＋１列の出力線１２ｂの電位ｖｌｉｎｅ［ｎ＋１］が示されている。図１０における時刻ｔ１１から時刻ｔ１７の動作は図３（ａ）に示されている動作と同様であるため説明を省略する。

時刻ｔ４０において、制御信号ｖｌ＿ｓｗがハイレベルになる。これにより、スイッチ１９５がオンになり、第ｎ列の出力線１２ａのアナログ信号と、第ｎ＋１列の出力線１２ｂのアナログ信号とが平均化される。また、時刻ｔ４０において、制御信号ｃａｍｐ＿ｒｅｓがハイレベルになる。これにより、スイッチ２１４がオンになり、増幅部２１がリセット状態となる。

時刻ｔ４１において、制御信号ｖｌ＿ｓｗがローレベルになる。これにより、スイッチ１９５がオフになり、第ｎ列の出力線１２ａのアナログ信号と、第ｎ＋１列の出力線１２ｂのアナログ信号との平均化が解除される。

時刻ｔ４２において、制御信号ｃａｍｐ＿ｒｅｓがローレベルになり、スイッチ２１４がオフになる。スイッチ２１４がオンからオフに遷移すると、増幅部２１がリセット状態から解除されて、その時に入力容量２１１に入力されている電位がクランプされる。時刻ｔ４２は、第ｎ列の出力線１２ａのアナログ信号と、第ｎ＋１列の出力線１２ｂのアナログ信号との平均化が時刻ｔ４１に解除され、各列の出力線のアナログ信号が元の電位に戻る前の時刻である。この動作では、時刻ｔ４２の時点で入力容量２１１に入力されている電位がクランプされる。

時刻ｔ４２の後、出力線１２ａ、１２ｂの電位は、平均化前の電位に戻る。そのため、入力容量２１１にクランプされる電位とＡＤ変換時の出力線１２ａ、１２ｂの電位の間にはΔＶ´の差が生じる。したがって、第１実施形態と同様に、複数の比較器２３２の出力信号のレベルが短時間内に一斉に反転しにくくなり、各列の比較器２３２の出力信号のレベルが変化する際に生じるノイズが低減され得る。入力容量２１１にクランプされる電位は、画素１００の特性ばらつきに基づいて決まる。そのため、出力信号のレベルが変化するタイミングのばらつき方が画素アレイ１０内の画素１００の座標に対して不規則である。したがって、このばらつきに起因する画質への影響を目立ちにくくすることができる。

また、本実施形態の光電変換装置は、増幅部２１の設定又は参照信号Ｖｒａｍｐの電位の単位時間当たりの変化量（傾き）を変化させることにより、ゲインを変えることができる構成であってもよい。この場合、例えば、時刻ｔ４１から時刻ｔ４２の時間をゲインに応じて異ならせてもよい。また、ゲインに応じて比較器２３２の出力信号のレベルが変化するタイミングのばらつきが変化することがある。あるいは、出力信号のレベルの変化により生じるノイズの程度が光電変換装置のゲインに応じて変化することもある。このように、ゲインに応じて最適な制御方法が変わり得るため、スイッチ１９５の動作を変えることが望ましい場合もある。

また、図９の構成において、オフセットクランプ動作が完了するときの参照信号Ｖｒａｍｐの電位が列によって異なっていてもよく、この構成により比較器２３２の出力信号のレベルが変化するタイミングのばらつきを大きくすることができる。この変形例について、図９及び図１１の回路図と図１２のタイミング図とを参照しつつ説明する。

上述のように、図９には、第ｎ列及び第ｎ＋１列の２列の回路が示されている。また、図１１には、第ｎ＋２列及び第ｎ＋３列の２列の回路が示されている。このように、図９及び図１１の回路図は、連続する４列分の画素１００及び列回路２０の構成を示している。第ｎ＋２列及び第ｎ＋３列は単に第３列及び第４列と呼ばれることもある。図１１の一部の要素の符号には、２つの列の要素を区別する必要がある場合には、第ｎ＋２列の要素であることを示す添字「ｃ」又は第ｎ＋３列の要素であることを示す添字「ｄ」が付されていることがある。また、第ｎ＋２列の画素１００ｃから信号が出力される出力線１２ｃは第３出力線と呼ばれることがあり、第ｎ＋３列の画素１００ｄから信号が出力される出力線１２ｄは第４出力線と呼ばれることがある。第ｎ＋２列の要素及び第ｎ＋３列の要素は、第ｎ列及び第ｎ＋１列の要素に対して、参照信号の電位を除いて概ね同一の構成を有しているため、回路構成についての説明を省略することがある。

図９に示されているように、第ｎ列と第ｎ＋１列の増幅器２３５の入力端子には、参照信号生成回路１６から参照信号Ｖｒａｍｐが入力されている。また、図１１に示されているように、第ｎ＋２列と第ｎ＋３列の増幅器２３５の入力端子には、参照信号生成回路１６から参照信号Ｖｒａｍｐとは異なる参照信号Ｖｒａｍｐ´が入力されている。図１１に示されているその他の要素は、図９に示されている要素と同様であるため説明を省略する。

図１２は、本実施形態に係る光電変換装置の駆動方法の変形例を示すタイミング図である。図１２には、図１０と同様の信号に加えて、参照信号Ｖｒａｍｐ´の電位及び入力信号ｃｏｍｐ＿ｉｎ［ｎ＋２］、ｃｏｍｐ＿ｉｎ［ｎ＋３］の電位が示されている。また、図１２においては、電位ｖｌｉｎｅ［ｎ］、ｖｌｉｎｅ［ｎ＋１］の図示は省略されている。なお、時刻ｔ４０からｔ４２の期間において、参照信号Ｖｒａｍｐと参照信号Ｖｒａｍｐ´は互いに同じ電位にある。なお、時刻ｔ５１、ｔ５２、ｔ５３、ｔ５４以外の期間の動作は、図１０と概ね同様であるため説明を省略又は簡略化することがある。

時刻ｔ５１において、第ｎ列と第ｎ＋１列の参照信号Ｖｒａｍｐは第１オフセットレベルに設定される。第ｎ＋２列と第ｎ＋３列の参照信号Ｖｒａｍｐ´は第２オフセットレベルに設定される。参照信号Ｖｒａｍｐ´の第２オフセットレベルは、参照信号Ｖｒａｍｐの第１オフセットレベルよりも高い電位に設定される。

時刻ｔ５２において、制御信号ｃｏｍｐ＿ｒｅｓはローレベルになる。これにより、スイッチ２３３、２３４がオフになる。時刻ｔ５２における第ｎ列と第ｎ＋１列の比較器２３２の第２入力端子の電位は、第１オフセットレベルである参照信号Ｖｒａｍｐに基づくリセット電位である。時刻ｔ５２における第ｎ＋２列と第ｎ＋３列の比較器２３２の第２入力端子の電位は、第２オフセットレベルである参照信号Ｖｒａｍｐ´に基づくリセット電位である。

時刻ｔ５３において、参照信号Ｖｒａｍｐと参照信号Ｖｒａｍｐ´の第１、第２オフセットレベルへの設定が解除される。これにより、参照信号Ｖｒａｍｐと参照信号Ｖｒａｍｐ´の電位は時刻ｔ５１より前の時点の電位に戻る。

時刻ｔ１６は、参照信号Ｖｒａｍｐの電位が第１オフセットレベルを超える時刻である。時刻ｔ１６の付近において、入力信号ｃｏｍｐ＿ｉｎ［ｎ］、ｃｏｍｐ＿ｉｎ［ｎ＋１］と参照信号Ｖｒａｍｐとの大小関係が逆転し、第ｎ列及び第ｎ＋１列の比較器２３２の出力信号のレベルが変化する。

時刻ｔ５４は、参照信号Ｖｒａｍｐ´の電位が第２オフセットレベルを超える時刻である。時刻ｔ５４の付近において、入力信号ｃｏｍｐ＿ｉｎ［ｎ＋２］、ｃｏｍｐ＿ｉｎ［ｎ＋３］と参照信号Ｖｒａｍｐ´との大小関係が逆転し、第ｎ＋２列及び第ｎ＋３列の比較器２３２の出力信号のレベルが変化する。

以上のように、第ｎ列と第ｎ＋１列の比較器２３２の出力信号のレベルが変化するタイミングと第ｎ＋２列と第ｎ＋３列の比較器２３２の出力信号のレベルが変化するタイミングが異なる。したがって、本変形例によれば、図１２の「Ｖａｒ」に示されているように、各列の比較器２３２の出力信号のレベルが変化するタイミングのばらつきを大きくすることができる。

［第６実施形態］
上述の実施形態における光電変換装置は種々の機器に適用可能である。機器として、デジタルスチルカメラ、デジタルカムコーダ、カメラヘッド、複写機、ファックス、携帯電話、車載カメラ、観測衛星、監視カメラ等があげられる。図１３に、機器の例としてデジタルスチルカメラのブロック図を示す。

図１３に示す機器７０は、バリア７０６、レンズ７０２、絞り７０４、撮像装置７００（光電変換装置の一例）を含む。また、機器７０は、更に、信号処理部（処理装置）７０８、タイミング発生部７２０、全体制御・演算部７１８（制御装置）、メモリ部７１０（記憶装置）、記録媒体制御Ｉ／Ｆ部７１６、記録媒体７１４、外部Ｉ／Ｆ部７１２を含む。バリア７０６、レンズ７０２、絞り７０４の少なくとも１つは、機器に対応する光学装置である。バリア７０６はレンズ７０２を保護し、レンズ７０２は被写体の光学像を撮像装置７００に結像させる。絞り７０４はレンズ７０２を通った光量を可変にする。撮像装置７００は上述の実施形態のように構成され、レンズ７０２により結像された光学像を画像データ（画像信号）に変換する。信号処理部７０８は撮像装置７００より出力された撮像データに対し各種の補正、データ圧縮等を行う。タイミング発生部７２０は撮像装置７００及び信号処理部７０８に、各種タイミング信号を出力する。全体制御・演算部７１８はデジタルスチルカメラ全体を制御し、メモリ部７１０は画像データを一時的に記憶する。記録媒体制御Ｉ／Ｆ部７１６は記録媒体７１４に画像データの記録又は読み出しを行うためのインターフェースであり、記録媒体７１４は撮像データの記録又は読み出しを行うための半導体メモリ等の着脱可能な記録媒体である。外部Ｉ／Ｆ部７１２は外部コンピュータ等と通信するためのインターフェースである。タイミング信号等は機器の外部から入力されてもよい。また、更に機器７０は光電変換装置で得られた情報を表示する表示装置（モニター、電子ビューファインダ等）を備えてもよい。機器は少なくとも光電変換装置を備える。更に、機器７０は、光学装置、制御装置、処理装置、表示装置、記憶装置、及び光電変換装置で得られた情報に基づいて動作する機械装置の少なくともいずれかを備える。機械装置は、光電変換装置の信号を受けて動作する可動部（たとえばロボットアーム）である。

それぞれの画素が、複数の光電変換部（第１の光電変換部と、第２の光電変換部）を含んでもよい。信号処理部７０８は、第１の光電変換部で生じた電荷に基づく画素信号と、第２の光電変換部で生じた電荷に基づく画素信号とを処理し、撮像装置７００から被写体までの距離情報を取得するように構成されてもよい。

［第７実施形態］
図１４（ａ）、図１４（ｂ）は、本実施形態における車載カメラに関する機器のブロック図である。機器８０は、上述した実施形態の撮像装置８００（光電変換装置の一例）と、撮像装置８００からの信号を処理する信号処理装置（処理装置）を有する。機器８０は、撮像装置８００により取得された複数の画像データに対し、画像処理を行う画像処理部８０１と、機器８０より取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差算出部８０２を有する。また、機器８０は、算出された視差に基づいて対象物までの距離を算出する距離計測部８０３と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部８０４とを有する。ここで、視差算出部８０２、距離計測部８０３は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部８０４はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）によって実現されてもよいし、これらの組合せによって実現されてもよい。

機器８０は車両情報取得装置８１０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、機器８０には、衝突判定部８０４での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ８２０が接続されている。また、機器８０は、衝突判定部８０４での判定結果に基づいて、ドライバーへ警報を発する警報装置８３０とも接続されている。例えば、衝突判定部８０４の判定結果として衝突可能性が高い場合、制御ＥＣＵ８２０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置８３０は音等の警報を鳴らす、カーナビゲーションシステム等の画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。機器８０は上述のように車両を制御する動作の制御を行う制御手段として機能する。

本実施形態では車両の周囲、例えば前方又は後方を機器８０で撮像する。図１４（ｂ）は、車両前方（撮像範囲８５０）を撮像する場合の機器を示している。撮像制御手段としての車両情報取得装置８１０が、撮像動作を行うように機器８０又は撮像装置８００に指示を送る。このような構成により、測距の精度をより向上させることができる。

上述では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御、車線からはみ出さないように自動運転する制御等にも適用可能である。更に、機器は、自動車等の車両に限らず、例えば、船舶、航空機、人工衛星、産業用ロボット及び民生用ロボット等の移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）、監視システム等、広く物体認識又は生体認識を利用する機器に適用することができる。

［変形実施形態］
本発明は、上述の実施形態に限らず種々の変形が可能である。例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。なお、本明細書において、画素１列に対して１つの列回路が設けられた例を説明したが、１列の画素に対して複数の出力線が設けられていてもよい。この場合は、複数の出力線の一部には、一部の行の画素が接続され、別の一部の出力線には別の一部の行の画素が接続される。この複数の出力線のそれぞれに、列回路が設けられていてもよい。また、複数列の画素に、１つの列回路が設けられた形態であってもよい。

本明細書の開示内容は、本明細書に記載した概念の補集合を含んでいる。すなわち、本明細書に例えば「ＡはＢである」旨（Ａ＝Ｂ）の記載があれば、「ＡはＢではない」旨（Ａ≠Ｂ）の記載を省略しても、本明細書は「ＡはＢではない」旨を開示又は示唆しているものとする。なぜなら、「ＡはＢである」旨を記載している場合には、「ＡはＢではない」場合を考慮していることが前提だからである。

本明細書の開示内容は、以下の構成を含む。
（構成１）
複数の画素と、
対応する画素から信号が各々出力される複数の出力線と、
前記複数の出力線の各々に対応して配され、対応する出力線に出力された信号を増幅する増幅部と、
前記複数の出力線の各々に対応して配され、第１入力端子及び第２入力端子を有し、前記第１入力端子に前記増幅部の出力に応じた信号が入力され、前記第２入力端子に参照信号が入力される比較部と、
第１端子及び第２端子を有するスイッチと、
を有し、
前記複数の出力線は第１出力線及び第２出力線を含み、
前記第１端子は、前記第１出力線に対応する増幅部と前記第１出力線に対応する比較部の間のノードに接続されており、
前記第２端子は、前記第２出力線に対応する増幅部と前記第２出力線に対応する比較部の間のノードに接続されており、
前記比較部は、前記第１入力端子及び前記第２入力端子に入力されている電位に基づいてオフセットを設定するオフセットクランプ動作を行うことが可能であり、
前記オフセットクランプ動作が完了する前の期間において、前記スイッチがオンになる
ことを特徴とする光電変換装置。
（構成２）
前記複数の出力線の各々に対応して配され、前記増幅部から出力された信号を保持する保持容量を更に有し、
前記第１端子は、前記第１出力線の保持容量に接続されており、
前記第２端子は、前記第２出力線の保持容量に接続されている
ことを特徴とする構成１に記載の光電変換装置。
（構成３）
前記複数の出力線の各々に対応して配された第１入力容量を更に有し、
前記増幅部の出力に応じた信号が前記第１入力容量を介して前記第１入力端子に入力され、
前記第１端子は、前記第１出力線の第１入力容量に接続されており、
前記第２端子は、前記第２出力線の第１入力容量に接続されている
ことを特徴とする構成１に記載の光電変換装置。
（構成４）
前記複数の出力線の各々に対応して配され、前記増幅部から出力された信号が保持される保持容量と、
前記複数の出力線の各々に対応して、前記保持容量と前記第１入力容量の間に配された第１バッファと、
を更に有し、
前記第１端子は、前記第１出力線に対応する第１バッファと前記第１出力線に対応する第１入力容量の間のノードに接続されており、
前記第２端子は、前記第２出力線に対応する第１バッファと前記第２出力線に対応する第１入力容量の間のノードに接続されている
ことを特徴とする構成３に記載の光電変換装置。
（構成５）
複数の画素と、
対応する画素から信号が各々出力される複数の出力線と、
前記複数の出力線の各々に対応して配され、対応する出力線に出力された信号を増幅する増幅部と、
前記複数の出力線の各々に対応して配され、第１入力端子及び第２入力端子を有し、前記第１入力端子に前記増幅部の出力に応じた信号が入力され、前記第２入力端子に参照信号が入力される比較部と、
前記複数の出力線の各々に対応して配された第２入力容量と、
第１端子及び第２端子を有するスイッチと、
を有し、
前記参照信号が前記第２入力容量を介して前記第２入力端子に入力され、
前記複数の出力線は第１出力線及び第２出力線を含み、
前記第１端子は、前記第１出力線に対応する第２入力容量に接続されており、
前記第２端子は、前記第２出力線に対応する第２入力容量に接続されており、
前記比較部は、前記第１入力端子及び前記第２入力端子に入力されている電位に基づいてオフセットを設定するオフセットクランプ動作を行うことが可能であり、
前記オフセットクランプ動作が完了する前の期間において、前記スイッチがオンになる
ことを特徴とする光電変換装置。
（構成６）
前記複数の出力線の各々に対応して、前記参照信号が供給される信号線と前記第２入力容量の間に配された第２バッファを更に有し、
前記第１端子は、前記第１出力線に対応する第２バッファと前記第１出力線に対応する第２入力容量の間のノードに接続されており、
前記第２端子は、前記第２出力線に対応する第２バッファと前記第２出力線に対応する第２入力容量の間のノードに接続されている
ことを特徴とする構成５に記載の光電変換装置。
（構成７）
前記スイッチの動作は、前記増幅部のゲインの設定に応じて異なる
ことを特徴とする構成１乃至６のいずれか１項に記載の光電変換装置。
（構成８）
前記スイッチの動作は、前記比較部のゲインの設定に応じて異なる
ことを特徴とする構成１乃至７のいずれか１項に記載の光電変換装置。
（構成９）
前記スイッチの動作は、前記参照信号の電位の単位時間当たりの変化量に応じて異なる
ことを特徴とする構成１乃至８のいずれか１項に記載の光電変換装置。
（構成１０）
前記スイッチの動作は、前記光電変換装置の温度に応じて異なる
ことを特徴とする構成１乃至９のいずれか１項に記載の光電変換装置。
（構成１１）
前記オフセットクランプ動作が完了した後に、前記スイッチがオフになる
ことを特徴とする構成１乃至１０のいずれか１項に記載の光電変換装置。
（構成１２）
前記スイッチがオンになり、その後にオフになった後に、前記オフセットクランプ動作が完了する
ことを特徴とする構成１乃至１０のいずれか１項に記載の光電変換装置。
（構成１３）
前記スイッチがオフになった後、前記参照信号の電位は時間に依存した変化を開始する
ことを特徴とする構成１２に記載の光電変換装置。
（構成１４）
第３端子及び第４端子を有する出力線接続スイッチを更に有し、
前記第３端子は、前記第１出力線に対応する画素と前記第１出力線に対応する増幅部の間のノードに接続されており、
前記第４端子は、前記第２出力線に対応する画素と前記第２出力線に対応する増幅部の間のノードに接続されている
ことを特徴とする構成１乃至１３のいずれか１項に記載の光電変換装置。
（構成１５）
前記オフセットクランプ動作が完了する前の期間において、前記出力線接続スイッチがオンになる
ことを特徴とする構成１４に記載の光電変換装置。
（構成１６）
前記複数の出力線は第３出力線を更に含み、
前記オフセットクランプ動作が完了する時点において、前記第１出力線に対応する比較部に入力される参照信号の電位と前記第３出力線に対応する比較部に入力される参照信号の電位とが互いに異なる
ことを特徴とする構成１乃至１５のいずれか１項に記載の光電変換装置。
（構成１７）
複数の画素と、
対応する画素から信号が各々出力される複数の出力線と、
前記複数の出力線の各々に対応して配され、第１入力端子及び第２入力端子を有し、前記第１入力端子に前記出力線の出力に応じた信号が入力され、前記第２入力端子に参照信号が入力される比較部と、
第１端子及び第２端子を有するスイッチと、
前記複数の出力線の各々に対応して配された第１入力容量と、
を有し、
前記出力線の出力に応じた信号が前記第１入力容量を介して前記第１入力端子に入力され、
前記複数の出力線は第１出力線及び第２出力線を含み、
前記第１端子は、前記第１出力線に対応する第１入力容量に接続されており、
前記第２端子は、前記第２出力線に対応する第１入力容量に接続されており、
前記比較部は、前記第１入力端子及び前記第２入力端子に入力されている電位に基づいてオフセットを設定するオフセットクランプ動作を行うことが可能であり、
前記オフセットクランプ動作が完了する前の期間において、前記スイッチがオンになり、
前記オフセットクランプ動作が完了した後に、前記スイッチがオフになる
ことを特徴とする光電変換装置。
（構成１８）
複数の画素と、
対応する画素から信号が各々出力される複数の出力線と、
前記複数の出力線の各々に対応して配され、第１入力端子及び第２入力端子を有し、前記第１入力端子に前記出力線の出力に応じた信号が入力され、前記第２入力端子に参照信号が入力される比較部と、
前記複数の出力線の各々に対応して配された第２入力容量と、
第１端子及び第２端子を有するスイッチと、
を有し、
前記参照信号が前記第２入力容量を介して前記第２入力端子に入力され、
前記複数の出力線は第１出力線及び第２出力線を含み、
前記第１端子は、前記第１出力線に対応する第２入力容量に接続されており、
前記第２端子は、前記第２出力線に対応する第２入力容量に接続されており、
前記比較部は、前記第１入力端子及び前記第２入力端子に入力されている電位に基づいてオフセットを設定するオフセットクランプ動作を行うことが可能であり、
前記オフセットクランプ動作が完了する前の期間において、前記スイッチがオンになり、
前記オフセットクランプ動作が完了した後に、前記スイッチがオフになる
ことを特徴とする光電変換装置。
（構成１９）
構成１乃至１８のいずれか１項に記載の光電変換装置と、
前記光電変換装置に対応した光学装置、
前記光電変換装置を制御する制御装置、
前記光電変換装置から出力された信号を処理する処理装置、
前記光電変換装置で得られた情報を表示する表示装置、
前記光電変換装置で得られた情報を記憶する記憶装置、及び
前記光電変換装置で得られた情報に基づいて動作する機械装置、の少なくともいずれかと、を備えることを特徴とする機器。
（構成２０）
前記処理装置は、複数の光電変換部にて生成された画像信号をそれぞれ処理し、前記光電変換装置から被写体までの距離情報を取得することを特徴とする構成１９に記載の機器。

本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサがプログラムを読み出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。

なお、上述の実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

１００、１００ａ、１００ｂ 画素
１２ 出力線
２１、２１ａ、２１ｂ 増幅部
２３、２３ａ、２３ｂ ＡＤ変換部
１９１ スイッチ

Claims (20)

1. 複数の画素と、
   対応する画素から信号が各々出力される複数の出力線と、
   前記複数の出力線の各々に対応して配され、対応する出力線に出力された信号を増幅する増幅部と、
   前記複数の出力線の各々に対応して配され、第１入力端子及び第２入力端子を有し、前記第１入力端子に前記増幅部の出力に応じた信号が入力され、前記第２入力端子に参照信号が入力される比較部と、
   第１端子及び第２端子を有するスイッチと、
   を有し、
   前記複数の出力線は第１出力線及び第２出力線を含み、
   前記第１端子は、前記第１出力線に対応する増幅部と前記第１出力線に対応する比較部の間のノードに接続されており、
   前記第２端子は、前記第２出力線に対応する増幅部と前記第２出力線に対応する比較部の間のノードに接続されており、
   前記比較部は、前記第１入力端子及び前記第２入力端子に入力されている電位に基づいてオフセットを設定するオフセットクランプ動作を行うことが可能であり、
   前記オフセットクランプ動作が完了する前の期間において、前記スイッチがオンになる
   ことを特徴とする光電変換装置。
2. 前記複数の出力線の各々に対応して配され、前記増幅部から出力された信号を保持する保持容量を更に有し、
   前記第１端子は、前記第１出力線の保持容量に接続されており、
   前記第２端子は、前記第２出力線の保持容量に接続されている
   ことを特徴とする請求項１に記載の光電変換装置。
3. 前記複数の出力線の各々に対応して配された第１入力容量を更に有し、
   前記増幅部の出力に応じた信号が前記第１入力容量を介して前記第１入力端子に入力され、
   前記第１端子は、前記第１出力線の第１入力容量に接続されており、
   前記第２端子は、前記第２出力線の第１入力容量に接続されている
   ことを特徴とする請求項１に記載の光電変換装置。
4. 前記複数の出力線の各々に対応して配され、前記増幅部から出力された信号が保持される保持容量と、
   前記複数の出力線の各々に対応して、前記保持容量と前記第１入力容量の間に配された第１バッファと、
   を更に有し、
   前記第１端子は、前記第１出力線に対応する第１バッファと前記第１出力線に対応する第１入力容量の間のノードに接続されており、
   前記第２端子は、前記第２出力線に対応する第１バッファと前記第２出力線に対応する第１入力容量の間のノードに接続されている
   ことを特徴とする請求項３に記載の光電変換装置。
5. 複数の画素と、
   対応する画素から信号が各々出力される複数の出力線と、
   前記複数の出力線の各々に対応して配され、対応する出力線に出力された信号を増幅する増幅部と、
   前記複数の出力線の各々に対応して配され、第１入力端子及び第２入力端子を有し、前記第１入力端子に前記増幅部の出力に応じた信号が入力され、前記第２入力端子に参照信号が入力される比較部と、
   前記複数の出力線の各々に対応して配された第２入力容量と、
   第１端子及び第２端子を有するスイッチと、
   を有し、
   前記参照信号が前記第２入力容量を介して前記第２入力端子に入力され、
   前記複数の出力線は第１出力線及び第２出力線を含み、
   前記第１端子は、前記第１出力線に対応する第２入力容量に接続されており、
   前記第２端子は、前記第２出力線に対応する第２入力容量に接続されており、
   前記比較部は、前記第１入力端子及び前記第２入力端子に入力されている電位に基づいてオフセットを設定するオフセットクランプ動作を行うことが可能であり、
   前記オフセットクランプ動作が完了する前の期間において、前記スイッチがオンになる
   ことを特徴とする光電変換装置。
6. 前記複数の出力線の各々に対応して、前記参照信号が供給される信号線と前記第２入力容量の間に配された第２バッファを更に有し、
   前記第１端子は、前記第１出力線に対応する第２バッファと前記第１出力線に対応する第２入力容量の間のノードに接続されており、
   前記第２端子は、前記第２出力線に対応する第２バッファと前記第２出力線に対応する第２入力容量の間のノードに接続されている
   ことを特徴とする請求項５に記載の光電変換装置。
7. 前記スイッチの動作は、前記増幅部のゲインの設定に応じて異なる
   ことを特徴とする請求項１に記載の光電変換装置。
8. 前記スイッチの動作は、前記比較部のゲインの設定に応じて異なる
   ことを特徴とする請求項１に記載の光電変換装置。
9. 前記スイッチの動作は、前記参照信号の電位の単位時間当たりの変化量に応じて異なる
   ことを特徴とする請求項１に記載の光電変換装置。
10. 前記スイッチの動作は、前記光電変換装置の温度に応じて異なる
    ことを特徴とする請求項１に記載の光電変換装置。
11. 前記オフセットクランプ動作が完了した後に、前記スイッチがオフになる
    ことを特徴とする請求項１に記載の光電変換装置。
12. 前記スイッチがオンになり、その後にオフになった後に、前記オフセットクランプ動作が完了する
    ことを特徴とする請求項１に記載の光電変換装置。
13. 前記スイッチがオフになった後、前記参照信号の電位は時間に依存した変化を開始する
    ことを特徴とする請求項１２に記載の光電変換装置。
14. 第３端子及び第４端子を有する出力線接続スイッチを更に有し、
    前記第３端子は、前記第１出力線に対応する画素と前記第１出力線に対応する増幅部の間のノードに接続されており、
    前記第４端子は、前記第２出力線に対応する画素と前記第２出力線に対応する増幅部の間のノードに接続されている
    ことを特徴とする請求項１に記載の光電変換装置。
15. 前記オフセットクランプ動作が完了する前の期間において、前記出力線接続スイッチがオンになる
    ことを特徴とする請求項１４に記載の光電変換装置。
16. 前記複数の出力線は第３出力線を更に含み、
    前記オフセットクランプ動作が完了する時点において、前記第１出力線に対応する比較部に入力される参照信号の電位と前記第３出力線に対応する比較部に入力される参照信号の電位とが互いに異なる
    ことを特徴とする請求項１に記載の光電変換装置。
17. 複数の画素と、
    対応する画素から信号が各々出力される複数の出力線と、
    前記複数の出力線の各々に対応して配され、第１入力端子及び第２入力端子を有し、前記第１入力端子に前記出力線の出力に応じた信号が入力され、前記第２入力端子に参照信号が入力される比較部と、
    第１端子及び第２端子を有するスイッチと、
    前記複数の出力線の各々に対応して配された第１入力容量と、
    を有し、
    前記出力線の出力に応じた信号が前記第１入力容量を介して前記第１入力端子に入力され、
    前記複数の出力線は第１出力線及び第２出力線を含み、
    前記第１端子は、前記第１出力線に対応する第１入力容量に接続されており、
    前記第２端子は、前記第２出力線に対応する第１入力容量に接続されており、
    前記比較部は、前記第１入力端子及び前記第２入力端子に入力されている電位に基づいてオフセットを設定するオフセットクランプ動作を行うことが可能であり、
    前記オフセットクランプ動作が完了する前の期間において、前記スイッチがオンになり、
    前記オフセットクランプ動作が完了した後に、前記スイッチがオフになる
    ことを特徴とする光電変換装置。
18. 複数の画素と、
    対応する画素から信号が各々出力される複数の出力線と、
    前記複数の出力線の各々に対応して配され、第１入力端子及び第２入力端子を有し、前記第１入力端子に前記出力線の出力に応じた信号が入力され、前記第２入力端子に参照信号が入力される比較部と、
    前記複数の出力線の各々に対応して配された第２入力容量と、
    第１端子及び第２端子を有するスイッチと、
    を有し、
    前記参照信号が前記第２入力容量を介して前記第２入力端子に入力され、
    前記複数の出力線は第１出力線及び第２出力線を含み、
    前記第１端子は、前記第１出力線に対応する第２入力容量に接続されており、
    前記第２端子は、前記第２出力線に対応する第２入力容量に接続されており、
    前記比較部は、前記第１入力端子及び前記第２入力端子に入力されている電位に基づいてオフセットを設定するオフセットクランプ動作を行うことが可能であり、
    前記オフセットクランプ動作が完了する前の期間において、前記スイッチがオンになり、
    前記オフセットクランプ動作が完了した後に、前記スイッチがオフになる
    ことを特徴とする光電変換装置。
19. 請求項１乃至１８のいずれか１項に記載の光電変換装置と、
    前記光電変換装置に対応した光学装置、
    前記光電変換装置を制御する制御装置、
    前記光電変換装置から出力された信号を処理する処理装置、
    前記光電変換装置で得られた情報を表示する表示装置、
    前記光電変換装置で得られた情報を記憶する記憶装置、及び
    前記光電変換装置で得られた情報に基づいて動作する機械装置、の少なくともいずれかと、を備えることを特徴とする機器。
20. 前記処理装置は、複数の光電変換部にて生成された画像信号をそれぞれ処理し、前記光電変換装置から被写体までの距離情報を取得することを特徴とする請求項１９に記載の機器。

Images