JP7258629B2 - 撮像装置、撮像システム、および撮像装置の駆動方法 - Google Patents

Description

本発明は、撮像装置、撮像システム、および撮像装置の駆動方法に関する。

近年、ＡＤ（アナログデジタル）変換回路を備えた撮像装置が用いられている。ＡＤ変換回路は画素部の列毎に設けられ、時間とともに変化する参照信号と画素信号との大小関係が反転するまでのカウント値をデジタル信号として出力する。特許文献１に記載の撮像装置は、単位時間当たりの変化量（傾き）が互いに異なる第１の参照信号および第２の参照信号を入射光量に応じて切り替えている。また、特許文献１に記載の撮像装置は、補正値算出時においてテスト信号をＡＤ変換回路に供給し、補正値を算出（取得）している。読み出し時において、撮像装置は、第１および第２の参照信号を用いて変換されたデジタル信号が同一入射光量時において一致するように、デジタル信号を補正している。

特開２０１４－１４０１５２号公報

しかしながら、補正値算出時と読み出し時とにおいて、参照信号の配線の接続が異なることにより、参照信号の配線に付随する寄生容量が異なり、参照信号の傾きが変化し得る。特に、ＡＤ変換回路が列毎にパワーオンまたはパワーオフ動作可能である場合、参照信号の配線に付随する寄生容量の差が大きくなり易く、補正誤差も大きくなってしまう。

本発明は、上述の課題に鑑みてなされたものであって、補正値算出時および読み出し時における参照信号の傾きの変動を抑え、補正誤差を低減することを目的とする。

本明細書の開示における撮像装置は、行列状に配列され、受光量に応じた画素信号を出力する複数の画素を有する画素部と、時間に依存して電圧が変化する第１の参照信号、および前記第１の参照信号における単位時間あたりの電圧変化量と異なる単位時間あたりの電圧変化量を有する第２の参照信号を出力する参照信号回路と、前記第１の参照信号または前記第２の参照信号のいずれかを選択する選択回路、前記選択回路によって選択された参照信号と前記画素信号との比較の結果を表す比較信号を出力する比較器をそれぞれが含み、前記画素部の各列信号線に設けられた複数の列回路とを備え、前記列回路は、前記選択回路によって選択された前記参照信号と前記画素信号との比較の信号を出力する第１の駆動モード、または前記第１の参照信号の単位時間あたりの電圧変化量と前記第２の参照信号の単位時間あたりの電圧変化量との比の補正値を取得する第２の駆動モードで動作し、複数の前記列回路は、前記比較の動作を実行する第１の列回路と、前記第１の列回路の電流よりも少ない電流によって駆動される第２の列回路とを含み、前記第２の列回路の前記選択回路は、前記第１の駆動モードおよび前記第２の駆動モードにおいて、前記第１の参照信号または前記第２の参照信号のうち同じ参照信号を選択する。

本明細書の他の開示における撮像装置の駆動方法は、行列状に配列され、受光量に応じた画素信号を出力する複数の画素を有する画素部と、時間に依存して電圧が変化する第１の参照信号、および前記第１の参照信号における単位時間あたりの電圧変化量と異なる単位時間あたりの電圧変化量を有する第２の参照信号を出力する参照信号回路と、前記第１の参照信号または前記第２の参照信号のいずれかを選択する選択回路、前記選択回路によって選択された参照信号と前記画素信号との比較の結果を表す比較信号を出力する比較器をそれぞれが含み、前記画素部の各列信号線に設けられた複数の列回路とを備え、複数の前記列回路は、前記比較の動作を実行する第１の列回路と、前記第１の列回路の電流よりも少ない電流によって駆動される第２の列回路とを含む撮像装置の駆動方法であって、前記列回路は、前記選択回路によって選択された前記参照信号と前記画素信号との比較の信号を出力する第１の駆動モード、または前記第１の参照信号の単位時間あたりの電圧変化量と前記第２の参照信号の単位時間あたりの電圧変化量との比の補正値を取得する第２の駆動モードで動作し、前記第２の列回路の前記選択回路は、前記第１の駆動モードおよび前記第２の駆動モードにおいて、前記第１の参照信号または前記第２の参照信号のうちの同じ参照信号を選択する。

本発明によれば、補正値算出時および読み出し時における参照信号の傾きの変動を抑え、補正誤差を低減することが可能となる。

第１実施形態における撮像装置のブロック図である。 第１実施形態における画素の等価回路図である。 第１実施形態における列回路のブロック図である。 第１実施形態におけるテスト信号生成回路の等価回路図である。 第１実施形態における撮像装置の信号読み出し時のタイミングチャートである。 第１実施形態における撮像装置の補正処理を説明するための図である。 第１実施形態における撮像装置の補正値算出時のタイミングチャートである。 参照信号の傾き補正誤差を説明するための比較例の図である。 第１実施形態における撮像装置の動作列およびパワーオフ列を示す図である。 第１実施形態における撮像装置の補正値算出時および画素信号読み出し時のそれぞれにおける、動作列およびパワーオフ列の参照信号の選択状態を示す図である。 第２実施形態における撮像装置の動作列およびパワーオフ列を示す図である。 第２実施形態における撮像装置の補正値算出時および画素信号読み出し時のそれぞれにおける、動作列およびパワーオフ列の参照信号の選択状態を示す図である。 第４実施形態における撮像システムのブロック図である。 第５実施形態における撮像システムのブロック図である。

以下、本発明の実施形態について図面を用いて説明する。本発明は、以下に説明される実施形態に限定されない。例えば、以下のいずれかの実施形態の一部の構成を、他の実施形態に追加し、あるいは他の実施形態の一部の構成と置換してもよい。

［第１実施形態］
図１は本実施形態における撮像装置のブロック図である。撮像装置は、例えばＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサであって、画素部１、垂直走査回路２、列回路３、参照信号回路４、カウンタ回路５、水平走査回路６、信号処理回路７、テスト信号生成回路８、タイミング生成部９を備える。

画素部１は行列状に配列された複数の画素１０を備え、それぞれの画素１０は受光量に応じた信号電荷を生成および蓄積する光電変換部を備える。なお、本明細書において、行方向とは図面における水平方向を示し、列方向とは図面において垂直方向を示すものとする。画素１０上にはマイクロレンズ、カラーフィルタが配置され得る。カラーフィルタは例えば赤、青、緑の原色フィルタであって、ベイヤー配列に従って各画素１０に設けられている。一部の画素１０はＯＢ画素（オプティカル・ブラック画素）として遮光されている。複数の画素１０には、焦点検出用の画素信号を出力する焦点検出画素が配された測距行と、画像を生成するための画素信号を出力する撮像画素が配された複数の撮像行とが設けられ得る。垂直走査回路２はシフトレジスタ、ゲート回路、バッファ回路などから構成され、垂直同期信号、水平同期信号、クロック信号などに基づき制御信号を画素１０に出力し、行毎に画素１０を駆動する。列信号線１０１は画素１０の列毎に設けられ、同一列の画素１０は共通の列信号線１０１に画素信号を出力する。電流源１０２は各列信号線１０１に設けられ、画素１０の負荷回路として機能する。

列回路３は各列信号線１０１に設けられ、列信号線１０１における画素信号（アナログ信号）をデジタル値（デジタル信号）に変換する。列回路３は後述するように、画素信号を増幅する増幅回路、参照信号と画素信号とを比較する比較器、比較結果およびカウント信号ＣＮＴを保持するメモリを備える。

参照信号回路４は、時間に依存して電圧が変化する参照信号（ランプ信号）ＶＲＡＭＰを生成する。参照信号回路４は、容量充放電方式、ＤＡＣ方式、カレントステアリング方式など、様々な方式を用いて構成され得る。参照信号ＶＲＡＭＰは、時間とともに電圧が増大するアップスロープだけでなく、時間とともに電圧が低下するダウンスロープであってもよい。参照信号ＶＲＡＭＰは、第１の参照信号ＶＲＡＭＰ＿Ｌと第２の参照信号ＶＲＡＭＰ＿Ｈとを含み得る。参照信号ＶＲＡＭＰ＿Ｌの単位時間あたりの電圧変化量は参照信号ＶＲＡＭＰ＿Ｈの単位時間あたりの電圧変化量よりも小さい。

カウンタ回路５は参照信号ＶＲＡＭＰに同期してカウント信号ＣＮＴのカウンタのカウントアップまたはカウントダウンを行う。カウンタ回路５は、参照信号回路４の参照信号ＶＲＡＭＰの電圧変化の開始と同時にクロックパルス信号の計数を開始し、カウント信号ＣＮＴを出力する。カウント信号ＣＮＴは、各列回路３に供給される。

水平走査回路６はデコーダ、シフトレジスタを備え、列回路３のメモリに保持されたカウント信号ＣＮＴをデジタル信号として順に読み出し、信号処理回路７に出力する。信号処理回路７はデジタル・シグナル・プロセッサを備え、デジタルゲイン、デジタル相関二重サンプリング、デジタルオフセット、リニアリティ補正などのデジタル信号処理を行う。また、信号処理回路７はＬＶＤＳ（Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ）方式のシリアル出力回路を備え、信号処理されたデジタル信号を高速、低消費電力にて固体撮像装置の外部へと出力する。

テスト信号生成回路８はマルチプレクサを備え、各列信号線１０１に所定電圧のテスト信号を出力する。テスト信号は参照信号ＶＲＡＭＰの傾きの補正値を取得するために用いられる。また、テスト信号生成回路８はクリップ電圧を各列信号線１０１に出力する機能を併せ持つ。画素部１に高輝度の光が入射した場合において、列信号線１０１における電圧がクリップ電圧を越えて変化（低下）するのを防ぎ、スミアを抑制することが可能となる。

タイミング生成部９は、クロック、同期信号に基づき様々な制御信号、駆動信号を生成し、垂直走査回路２、列回路３、参照信号回路４、カウンタ回路５、水平走査回路６、信号処理回路７、テスト信号生成回路８を制御する。

図２は本実施形態における画素１０の等価回路図である。画素１０は、光電変換部ＰＤ、転送トランジスタ１１、浮遊拡散領域ＦＤ（Ｆｌｏａｔｉｎｇ Ｄｉｆｆｕｓｉｏｎ）、リセットトランジスタ１２、増幅トランジスタ１３、選択トランジスタ１４を含む。以下の説明は、画素１０を構成するトランジスタがＮチャネルＭＯＳトランジスタである例を示している。光電変換部ＰＤは例えばフォトダイオードから構成されており、入射光による光電変換および電荷の蓄積を行なう。なお、光電変換部ＰＤはフォトダイオードに限定されず、光電効果を生じさせる材料であれば良い。画素１０あたりの光電変換部ＰＤの数も限定されず、２個、４個またはそれ以上の光電変換部ＰＤが１つのマイクロレンズを共有するように設けられても良い。さらに、埋め込み型のフォトダイオードを構成することで、暗電流ノイズを低減できる。光電変換部ＰＤにはマイクロレンズが設けられており、マイクロレンズにより集光された光が光電変換部ＰＤに入射する。

転送トランジスタ１１は光電変換部ＰＤに対応して設けられ、ゲートには垂直走査回路２から制御信号ＰＴＸが印加される。制御信号ＰＴＸがハイレベルとなると、転送トランジスタ１１がオン状態（導通状態）となり、光電変換部ＰＤに蓄積された信号電荷が増幅トランジスタ１３のゲートに形成された浮遊拡散領域ＦＤに転送される。また、制御信号ＰＴＸがローレベルとなると、転送トランジスタ１１はオフ状態（非導通状態）となる。浮遊拡散領域ＦＤは信号電荷を電圧に変換し、増幅トランジスタ１３はゲート電圧に応じた信号電圧をソースから選択トランジスタ１４を介して列信号線１０１へ出力する。増幅トランジスタ１３のドレインは電源ＳＶＤＤに接続されている。

リセットトランジスタ１２のソースは浮遊拡散領域ＦＤに接続され、ドレインは電源ＳＶＤＤに接続され、ゲートには垂直走査回路２から制御信号ＰＲＥＳが印加される。制御信号ＰＲＥＳがハイレベルとなると、リセットトランジスタ１２はオン状態となり、浮遊拡散領域ＦＤに電源ＳＶＤＤの電圧が供給される。選択トランジスタ１４は増幅トランジスタ１３と列信号線１０１との間に設けられており、選択トランジスタ１４のゲートには垂直走査回路２から制御信号ＰＳＥＬが印加される。制御信号ＰＳＥＬがハイレベルとなると、増幅トランジスタ１３と列信号線１０１とが電気的に導通する。列信号線１０１には電流源１０２が電気的に接続されており、電流源１０２は列信号線１０１を介して増幅トランジスタ１３のソースに一定のバイアス電流を供給する。

図３は本実施形態における列回路３のブロック図である。列回路３は、増幅回路３０、ソースフォロワ回路３１Ｈ、３１Ｌ、参照信号選択部３５、比較器３６、メモリ３７１、３７２、３７３を備える。

増幅回路３０は増幅器３０１、入力容量Ｃ０、帰還容量Ｃ１、Ｃ２、Ｃ３、Ｃ４、スイッチＳ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５を備える。増幅器３０１は差動増幅回路、演算増幅回路などから構成され、入力ノードおよび出力ノードを備える。入力ノードは入力容量Ｃ０を介して列信号線１０１に接続され、入力ノードと出力ノードとの間には帰還容量Ｃ１、Ｃ２、Ｃ３、Ｃ４、スイッチＳ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５が接続されている。帰還容量Ｃ１、Ｃ２、Ｃ３、Ｃ４はそれぞれスイッチＳ１、Ｓ２、Ｓ３、Ｓ４を介して出力ノードに接続されている。スイッチＳ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５はトランジスタから構成され、それぞれのゲートにはタイミング生成部９からの制御信号が印加される。スイッチＳ１、Ｓ２、Ｓ３、Ｓ４をオンまたはオフすることにより、増幅回路３０のゲインを切り換えることができる。増幅器３０１のゲインは入力容量Ｃ０と帰還容量Ｃ１、Ｃ２、Ｃ３、Ｃ４との比で定まり、例えば、スイッチＳ１がオンである場合、ゲインはＣ１／Ｃ０となり、スイッチＳ２およびＳ３がオンである場合、ゲインは（Ｃ２＋Ｃ３）／Ｃ０となる。このように、増幅器３０１は、入力容量Ｃ０と帰還容量Ｃ１、Ｃ２、Ｃ３、Ｃ４との比で定められるゲインで列信号線１０１の信号ＶＩＮを増幅し、信号ＶＯＵＴを出力ノードから出力する。スイッチＳ５は増幅器３０１の入力ノードおよび出力ノードに接続されており、制御信号ＰＣ０Ｒによって駆動される。スイッチＳ５がオンとなると、帰還容量Ｃ１、Ｃ２、Ｃ３、Ｃ４がリセットされるとともに、信号ＶＩＮ入力容量ＣＯにおいてクランプされる。

ソースフォロワ回路（第２のソースフォロワ回路）３１Ｈは参照信号ＶＲＡＭＰ＿Ｈのバッファ回路であって、電流源３１１Ｈ、ＰＭＯＳのトランジスタ３１２Ｈを備える。トランジスタ３１２ＨのドレインはＧＮＤに接続され、トランジスタ３１２Ｈのバックゲートはソースに接続されている。トランジスタ３１２Ｈのソースと電源との間には電流源３１１Ｈが設けられている。電流源３１１Ｈはトランジスタ３１２Ｈの負荷回路、バイアス回路として機能する。電流源３１１Ｈはトランジスタなどから構成され、タイミング生成部９によってオンまたはオフに駆動され得る。参照信号ＶＲＡＭＰ＿Ｈはトランジスタ３１２Ｈのゲートに入力され、ソースから１倍のゲインで出力される。

ソースフォロワ回路（第１のソースフォロワ回路）３１Ｌは参照信号ＶＲＡＭＰ＿Ｌのバッファ回路であって、電流源３１１Ｌ、ＰＭＯＳのトランジスタ３１２Ｌを備える。ソースフォロワ回路３１Ｌはソースフォロワ回路３１Ｈと同様に構成されている。

参照信号選択部３５はスイッチＳ６Ｈ、Ｓ６Ｌ、選択回路３５０を備える。スイッチ（第２のスイッチ）Ｓ６Ｈは、ソースフォロワ回路３１Ｈのソースと比較器３６の第１の入力ノードとの間に設けられている。スイッチ（第１のスイッチ）Ｓ６Ｌはソースフォロワ回路３１Ｌのソースと比較器３６の第１の入力ノードとの間に設けられている。スイッチＳ６Ｈ、Ｓ６Ｌはトランジスタから構成され、それぞれのゲートは選択回路３５０によって駆動される。選択回路３５０は比較器３６の出力ノードの信号に応じて、スイッチＳ６Ｈ、Ｓ６Ｌをオンまたはオフに切り換えることができる。また、選択回路３５０にはタイミング生成部９から制御信号φＳＥＬが入力される。制御信号φＳＥＬがハイレベルである場合、選択回路３５０はスイッチＳ６Ｈをオン、スイッチＳ６Ｌをオフとし、参照信号ＶＲＡＭＰ＿Ｈを選択する。制御信号φＳＥＬがローレベルである場合、選択回路３５０はスイッチＳ６Ｈをオフ、スイッチＳ６Ｌをオンとし、参照信号ＶＲＡＭＰ＿Ｌを選択する。制御信号φＳＥＬは後述する補正値算出（取得）処理において用いられる。

比較器３６は差動増幅回路から構成され、第１の入力ノード、第２の入力ノード、出力ノードを備える。第１の入力ノードは参照信号選択部３５を介してソースフォロワ回路３１Ｈ、３１Ｌに接続されている。第１の入力ノードには、参照信号ＶＲＡＭＰ＿Ｈまたは参照信号ＶＲＡＭＰ＿Ｌのいずれかが入力される。第２の入力ノードには増幅回路３０からの信号ＶＯＵＴが入力される。比較器３６は信号ＶＯＵＴと参照信号ＶＲＡＭＰとの比較結果に応じた比較信号ＣＯＭＰを出力する。比較信号ＣＯＭＰはハイレベルまたはローレベルの２値のデジタル信号である。例えば、参照信号ＶＲＡＭＰの電圧が信号ＶＯＵＴの電圧より低い場合には、比較信号ＣＯＭＰはローレベルとなり、参照信号ＶＲＡＭＰの電圧が信号ＶＯＵＴの電圧より高い場合には、比較信号ＣＯＭＰはハイレベルとなる。また、比較器３６にはタイミング生成部９からリセットのための制御信号が入力され得る。

メモリ３７１、３７２は複数ビットのデジタル信号を保持可能なデジタルメモリである。メモリ３７１、３７２は、比較信号ＣＯＭＰがハイレベルからローレベルに変化したタイミングにおいて、カウント信号ＣＮＴを保持する。メモリ３７１、３７２に保持されたカウント信号ＣＮＴは、信号ＶＯＵＴをＡＤ変換したデジタル信号を表している。

メモリ３７１は、浮遊拡散領域ＦＤのリセットレベルの信号（以下、「Ｎ信号」と称する）をＡＤ変換したデジタル信号を保持する。メモリ３７２は、光電変換部ＰＤの信号にＮ信号が重畳された信号（以下、「Ｓ信号」と称する）をＡＤ変換したデジタル信号を保持する。

メモリ３７３は、ＡＤ変換における判定信号Ｊを保持するために用いられる。判定信号Ｊには、比較器３６における比較結果、すなわち比較信号ＣＯＭＰに対応した信号である。さらに、メモリ３７３は、参照信号ＶＲＡＭＰ＿Ｈ、ＶＲＡＭＰ＿ＬのいずれがＡＤ変換に用いられたかを表す信号を保持してもよい。判定信号Ｊは参照信号選択部３５にも入力され、参照信号選択部３５は判定信号Ｊに基づき参照信号ＶＲＡＭＰ＿Ｈ、ＶＲＡＭＰ＿Ｌのいずれかを選択することができる。

メモリ３７１に保持されたＮ信号、メモリ３７２に保持されたＳ信号、メモリ３７３に保持された判定信号Ｊは、水平走査回路６からの制御信号によって読み出され、信号線１０５を介して信号処理回路７へ出力される。信号処理回路７はＳ信号からＮ信号を差し引く相関二重サンプリング処理を行い、ノイズ成分が除去されたデジタル信号を出力する。

図４はテスト信号生成回路８の等価回路図である。テスト信号生成回路８はマルチプレクサ８０１、８０２、複数のトランジスタ８０３を備える。マルチプレクサ８０１、８０２はそれぞれ第１の入力ノード、第２の入力ノード、制御ノード、出力ノードを備える。マルチプレクサ８０１の第１の入力ノードには電圧Ｖ１が入力され、第２の入力ノードには電圧Ｖ２が入力される。マルチプレクサ８０１の制御ノードには制御信号φＴＳ１が入力される。マルチプレクサ８０１は、制御信号φＴＳ１がローレベルの場合には電圧Ｖ１を出力し、制御信号φＴＳ１がハイレベルの場合には電圧Ｖ２を出力する。マルチプレクサ８０２の第１の入力ノードには、マルチプレクサ８０１の出力ノードの電圧が入力され、第２の入力ノードには電圧Ｖ３が入力される。マルチプレクサ８０２は、制御信号φＴＳ２がハイレベルの場合には、マルチプレクサ８０１の出力ノードの電圧、すなわち電圧Ｖ１または電圧Ｖ２を出力する。マルチプレクサ８０２は、制御信号φＴＳ２がローレベルの場合には、電圧Ｖ３を出力する。すなわち、制御信号φＴＳ１、φＴＳ２に応じて、電圧Ｖ１、Ｖ２、Ｖ３のいずれかが、マルチプレクサ８０２の出力ノードから出力される。

トランジスタ８０３は各列信号線１０１に設けられ、例えばＮＭＯＳトランジスタであり得る。トランジスタ８０３のソースは列信号線１０１に接続され、ドレインは電源ＳＶＤＤに接続される。トランジスタ８０３のゲートはマルチプレクサ８０２の出力ノードに接続される。トランジスタ８０３は、ゲートに供給された電圧Ｖ１、Ｖ２、Ｖ３のいずれかに応じて列信号線１０１の電圧を制御する。トランジスタ８０３のゲートに電圧Ｖ１が供給された場合において、テスト信号生成回路８から列信号線１０１に供給される信号をテスト信号（第１のテスト信号）ＶＳ１と称する。トランジスタ８０３のゲートに電圧Ｖ２が供給された場合において、テスト信号生成回路８から列信号線１０１に供給される信号をテスト信号（第２のテスト信号）ＶＳ２と称する。テスト信号ＶＳ１、ＶＳ２は互いに異なる定電圧であって、参照信号ＶＲＡＭＰ＿Ｈ、ＶＲＡＭＰ＿Ｌのばらつきに起因するＡＤ変換の誤差補正のために用いられる。

トランジスタ８０３のゲートに電圧Ｖ３が供給された場合、列信号線１０１における画素信号は電圧Ｖ３に応じたクリップ電圧でクリップされる。すなわち、高輝度の入射光において、列信号線１０１の電圧がクリップ電圧を超えて低下するのを回避し、スミアを抑制することが可能となる。

図５は、本実施形態における撮像装置の信号読み出し時（第１の駆動モード）のタイミングチャートである。

時刻ｔ１０において、垂直走査回路２は所定行の制御信号ＰＳＥＬをローレベルからハイレベルとする。画素１０の選択トランジスタ１４がオンとなり、画素１０から画素信号の読み出しが可能な状態となる。このとき、制御信号ＰＲＥＳはハイレベルであり、リセットトランジスタ１２がオンとなり、浮遊拡散領域ＦＤの電位は電源電圧にリセットされる。

時刻ｔ１１において、制御信号ＰＲＥＳがハイレベルからローレベルとなり、リセットトランジスタ１２がオンからオフになる。制御信号ＰＲＥＳがローレベルであるとき、画素１０からはノイズ成分を含むＮ信号が信号ＶＩＮとして列回路３に入力される。

時刻ｔ１２おいて、制御信号ＰＣ０Ｒがハイレベルからローレベルとなり、スイッチＳ５がオンからオフとなる。これにより、増幅器３０１、入力容量Ｃ０のリセットが解除され、入力容量Ｃ０にはＮ信号の電圧に基づく電荷が保持される。増幅器３０１は、帰還容量Ｃ１～Ｃ４のうちスイッチＳ１～Ｓ４によって選択された帰還容量によって定められるゲインでＮ信号を増幅し、信号ＶＯＵＴを出力する。

時刻ｔ１３において、制御信号ＣＯＭＰＲＥＳがローレベルからハイレベルとなり、比較器３６がリセットされる。さらに、制御信号ＣＯＭＰＲＥＳがハイレベルからローレベルになり、比較器３６の初期化が完了する。

時刻ｔ１４～ｔ１６において、参照信号回路４は、参照信号ＶＲＡＭＰの電圧を時間の経過に従い初期電圧から上昇させる。参照信号回路４は、参照信号ＶＲＡＭＰ＿Ｌとともに参照信号ＶＲＡＭＰ＿Ｈを同時に列回路３に出力することができる。参照信号選択部３５はスイッチＳ６Ｈをオフ、スイッチＳ６Ｌをオンとし、傾きの小さい参照信号ＶＲＡＭＰ＿Ｌがソースフォロワ回路３１Ｌから比較器３６に入力される。参照信号ＶＲＡＭＰ＿Ｌの単位時間あたりの電圧変化量は、参照信号ＶＲＡＭＰ＿Ｈの単位時間あたりの電圧変化量よりも小さい。このため、分解能の高いＡＤ変換を行うことが可能となる。

時刻ｔ１４において、参照信号ＶＲＡＭＰ＿Ｌの電圧の変化開始とともに、カウンタ回路５はクロックパルス信号の計数を開始し、カウント信号ＣＮＴを各列のメモリ３７１に供給する。

時刻ｔ１５に、参照信号ＶＲＡＭＰ＿Ｌの電圧が信号ＶＯＵＴの電圧よりも高くなると、比較器３６から出力される比較信号ＣＯＭＰはローレベルからハイレベルになる。この時のカウント信号ＣＮＴがメモリ３７１に保持される。メモリ３７１が保持されたカウント信号ＣＮＴの値は、Ｎ信号をＡＤ変換したデジタル信号を表している。

時刻ｔ１６において、参照信号回路４は参照信号ＶＲＡＭＰ＿Ｌを初期電圧にリセットする。カウンタ回路５はクロックパルス信号の計数を停止し、カウント信号ＣＮＴを初期値にリセットする。

時刻ｔ１７～ｔ１８において、垂直走査回路２は制御信号ＰＴＸをハイレベルとし、転送トランジスタ１１がオンとなる。これにより、光電変換部ＰＤに蓄積された信号電荷が浮遊拡散領域ＦＤに転送され、浮遊拡散領域ＦＤの電位は信号電荷に応じて低下する。増幅トランジスタ１３は、浮遊拡散領域ＦＤの電位に基づく電圧を出力する。このとき、増幅トランジスタ１３から出力される信号ＶＩＮはＳ信号に相当する。Ｓ信号は選択トランジスタ１４を介して列信号線１０１に出力される。列回路３における増幅回路３０は、入力容量Ｃ０におけるＮ信号とＳ信号との差分の電位を反転増幅し、信号ＶＯＵＴを出力する。信号ＶＯＵＴは比較器３６の入力ノードに入力される。

時刻ｔ１９～ｔ２０において、参照信号回路４は参照信号ＶＲＡＭＰ＿Ｌの電圧を初期電圧から基準電圧ＶＲＥＦに増大させる。

時刻ｔ２０～ｔ２１において、参照信号回路４は参照信号ＶＲＡＭＰ＿Ｌの電圧を基準電圧ＶＲＥＦに維持する。比較器３６は基準電圧ＶＲＥＦと信号ＶＯＵＴとを比較する。信号ＶＯＵＴが基準電圧ＶＲＥＦよりも低い場合には、比較器３６から出力される比較信号ＣＯＭＰはハイレベルとなる。比較信号ＣＯＭＰは参照信号選択部３５にも入力され、参照信号選択部３５はスイッチＳ６Ｈをオフ、スイッチＳ６Ｌをオンとし、傾きの小さい参照信号ＶＲＡＭＰ＿Ｌがソースフォロワ回路３１Ｌから比較器３６に出力される。一方、信号ＶＯＵＴが基準電圧ＶＲＥＦよりも高い場合には、比較信号ＣＯＭＰはローレベルとなる。参照信号選択部３５はスイッチＳ６Ｈをオン、スイッチＳ６Ｌをオフとし、傾きの大きい参照信号ＶＲＡＭＰ＿Ｈがソースフォロワ回路３１Ｈから比較器３６に出力される。

時刻ｔ２０～ｔ２１において、比較信号ＣＯＭＰは判定信号Ｊとして、参照信号選択部３５に入力されるとともに、メモリ３７３に保持される。時刻ｔ２１において、判定期間が終了し、参照信号回路４は参照信号ＶＲＡＭＰにおいて基準電圧ＶＲＥＦを初期電圧にリセットする。

時刻ｔ２２～ｔ２４において、参照信号回路４は、参照信号ＶＲＡＭＰ＿Ｌ、ＲＡＭＰ＿Ｈの電圧を時間の経過に従い初期電圧から上昇させる。参照信号選択部３５は、判定期間（時刻ｔ２０～ｔ２１）における比較信号ＣＯＭＰに基づき参照信号ＶＲＡＭＰ＿Ｌ、ＶＲＡＭＰ＿Ｈのいずれかを選択する。図５においては、判定期間における信号ＶＯＵＴの電圧は基準電圧ＶＲＥＦよりも高いので、参照信号選択部３５は傾きの大きい参照信号ＶＲＡＭＰ＿Ｈを選択する。一方、判定期間において、信号ＶＯＵＴの電圧が基準電圧ＶＲＥＦよりも低い場合には、参照信号選択部３５は傾きの小さい参照信号ＶＲＡＭＰ＿Ｌを選択する。

時刻ｔ２２において、参照信号ＶＲＡＭＰ＿Ｈまたは参照信号ＶＲＡＭＰ＿Ｌの電圧の変化開始とともに、カウンタ回路５はクロックパルス信号の計数を開始し、カウント信号ＣＮＴを各列のメモリ３７２に供給する。

時刻ｔ２３において、参照信号ＶＲＡＭＰ＿Ｈまたは参照信号ＶＲＡＭＰ＿Ｌの電圧が信号ＶＯＵＴの電圧よりも高くなると、比較器３６から出力される比較信号ＣＯＭＰの信号値が反転する。この時のカウント信号ＣＮＴがメモリ３７２に保持される。メモリ３７２に保持されたカウント信号ＣＮＴの値は、Ｓ信号をＡＤ変換したデジタル信号を表している。

時刻ｔ２４において、参照信号回路４は参照信号ＶＲＡＭＰ＿Ｌ、ＶＲＡＭＰ＿Ｈを初期電圧にリセットする。カウンタ回路５はクロックパルス信号の計数を停止し、カウント信号ＣＮＴを初期値にリセットする。

時刻ｔ２５から、水平走査回路６は、列回路３を順次走査（ＨＳＣＡＮ）しながら、メモリ３７１、３７２、３７３に保持された信号を信号線１０５を介して信号処理回路７に転送する。信号処理回路７は、Ｓ信号からＮ信号を差し引く相関二重サンプリング処理を行い、ノイズ成分が除去された信号を出力する。なお、信号処理回路７は、相関二重サンプリング処理の前に、参照信号ＶＲＡＭＰ＿Ｈを用いてＡＤ変換されたＳ信号のデジタル信号のゲイン処理を行う。

ここで、デジタル信号のゲイン処理について説明する。例えば、参照信号ＶＲＡＭＰ＿Ｈの傾きが参照信号ＶＲＡＭＰ＿Ｌの傾きの４倍であると仮定する。この場合、参照信号ＶＲＡＭＰ＿Ｈにおいてカウント信号ＣＮＴの１カウントに対応する信号振幅はＶＲＡＭＰ＿Ｌにおける信号振幅と比較して４倍になる。信号処理回路７はデジタルゲイン処理によって、参照信号ＶＲＡＭＰ＿Ｈを用いてＡＤ変換されたカウント信号ＣＮＴを４倍する。これにより、同じ入射光量の画素信号に対して異なる参照信号ＶＲＡＭＰ＿Ｈ、ＶＲＡＭＰ＿Ｌを用いてＡＤ変換された２つのデジタル信号のレベルを一致させることが可能となる。

信号処理回路７は判定信号Ｊを参照することで、Ｓ信号に対して補正処理が必要か否かを判断することができる。判定信号Ｊ＝０である場合、信号処理回路７は、Ｓ信号は参照信号ＶＲＡＭＰ＿Ｈを用いてＡＤ変換されていると判断し、Ｓ信号を４倍するデジタルゲイン処理を行なう。判定信号Ｊ＝１である場合、Ｓ信号は参照信号ＶＲＡＭＰ＿Ｌを用いてＡＤ変換されているため、信号処理回路７はデジタルゲイン処理を行わない。

なお、判定信号Ｊを求めるための基準電圧ＶＲＥＦのレベルは任意に設定可能である。但し、参照信号ＶＲＡＭＰ＿Ｈの傾きが参照信号ＶＲＡＭＰ＿Ｌの傾きの４倍である場合、基準電圧ＶＲＥＦは信号ＶＯＵＴの信号振幅の１／４に設定されると良い。例えば、信号ＶＯＵＴの振幅が１［Ｖ］である場合、基準電圧ＶＲＥＦは振幅０．２５［Ｖ］相当に設定されることが好ましい。例えば、ＡＤ変換のカウンタが１２ビット（１０進数で０～４０９５カウント）まで計数可能である場合、参照信号ＶＲＡＭＰ＿Ｌにおいて、４０９５カウントに相当する振幅が０．２５［Ｖ］であることが望ましい。また、参照信号ＶＲＡＭＰ＿Ｈにおいて、４０９５カウントに相当する振幅が１［Ｖ］であることが望ましい。この場合、デジタルゲイン処理後のデジタル信号において、０．２５［Ｖ］以下の小振幅、すなわち低輝度の信号は０から４０９５まで１カウント刻みのデジタル信号に変換される。また、０．２５［Ｖ］より大きく１［Ｖ］以下の大振幅、すなわち高輝度の信号は４０９６から１６３８０まで４カウント刻みのデジタル信号に変換される。このように、高輝度信号の分解能は低輝度信号の分解能より粗くなるものの、１４ビット相当のＡＤ変換を高速に行なうことが可能となる。

ここで、参照信号ＶＲＡＭＰ＿Ｈの傾きが参照信号ＶＲＡＭＰ＿Ｌの傾きの４倍である場合には上述のゲイン処理を行えば足りる。しかしながら、製造上のばらつき等により、参照信号ＶＲＡＭＰ＿Ｈの傾きと参照信号ＶＲＡＭＰ＿Ｌの傾きの比が４倍からずれることがある。このため、本実施形態における撮像装置は、補正処理をデジタル信号において行い、傾きの比の誤差を補正している。以下、補正処理について詳述する。

図６は、本実施形態における撮像装置の補正処理を説明するための図である。図６において、横軸は画素１０の光電変換部ＰＤへの入射光量を示し、縦軸は信号処理回路７から出力されるデジタル信号の信号値を示している。破線で示されたグラフＸは参照信号ＶＲＡＭＰ＿Ｌを用いたＡＤ変換の特性を表し、実線で示されたグラフＹは参照信号ＶＲＡＭＰ＿Ｈを用いたＡＤ変換の特性を表している。領域Ｉ－Ｌは、信号ＶＯＵＴにおいて参照信号ＶＲＡＭＰ＿Ｌと比較される領域を表し、領域Ｉ－Ｈは、信号ＶＯＵＴにおいて参照信号ＶＲＡＭＰ＿Ｈと比較される領域を表している。境界ＩＯは領域Ｉ－Ｌ、領域Ｉ－Ｈとの境界である。グラフＹにおいて、領域Ｉ－Ｌでは参照信号ＶＲＡＭＰ＿Ｌを用いてＡＤ変換がなされ、領域Ｉ－Ｈでは参照信号ＶＲＡＭＰ＿Ｈを用いてＡＤ変換がなされている。グラフＸの領域Ｉ－Ｈにおいて、参照信号ＶＲＡＭＰ＿Ｌを用いてＡＤ変換がなされている。参照信号ＶＲＡＭＰ＿Ｈの参照信号ＶＲＡＭＰ＿Ｌに対する単位時間当たりの電圧の変化量の比が、誤差により４倍よりも小さい場合、領域Ｉ－Ｌと領域Ｉ－Ｈとの境界ＩＯの入射光量においてオフセットが生じ得る。本実施形態における補正処理は、同一の入射光量において、グラフＸとグラフＹとの間で生じるデジタル信号の差（オフセット）を低減している。

図７は本実施形態における撮像装置の補正値算出時（第２の駆動モード）のタイミングチャートである。
時刻ｔ２００において、タイミング生成部９は制御信号φＴＳ１、φＴＳ２をローレベルとし、テスト信号生成回路８はテスト信号ＶＳ１を各列の列信号線１０１に出力する。増幅回路３０は列信号線１０１のテスト信号ＶＳ１を所定のゲインで増幅し、信号ＶＯＵＴを出力する。増幅回路３０のゲインが１である場合、信号ＶＯＵＴの電圧はテスト信号ＶＳ１の電圧に等しい。タイミング生成部９は制御信号φＳＥＬをローレベルとし、参照信号選択部３５は参照信号ＶＲＡＭＰ＿Ｌを選択する。

時刻ｔ２０１において、参照信号回路４は参照信号ＶＲＡＭＰ＿Ｌの電圧を時間の経過に従い初期電圧から上昇させる。参照信号ＶＲＡＭＰ＿Ｌの電圧変化の開始とともに、カウンタ回路５はクロックパルス信号の計数を開始し、カウント信号ＣＮＴを各列のメモリ３７２に供給する。

時刻ｔ２０２において、テスト信号ＶＳ１と参照信号ＶＲＡＭＰ＿Ｌとの大小関係が逆転すると、比較器３６の比較信号ＣＯＭＰの信号値が反転する。この時のカウント信号ＣＮＴがメモリ３７２に保持される。メモリ３７２に保持されたカウント信号ＣＮＴの値を第１のデジタル信号ＤＮ１と表記する。

時刻ｔ２０３において、参照信号回路４は参照信号ＶＲＡＭＰ＿Ｌを初期電圧にリセットする。カウンタ回路５はクロックパルス信号の計数を停止し、カウント信号ＣＮＴを初期値にリセットする。

時刻ｔ２０３～ｔ２０４において、水平走査回路６は、メモリ３７２に保持された第１のデジタル信号ＤＮ１を信号線１０５を介して信号処理回路７に転送する。

時刻ｔ２０４において、タイミング生成部９は制御信号φＳＥＬをローレベルからハイレベルとし、参照信号選択部３５は参照信号ＶＲＡＭＰ＿Ｈを選択する。

時刻ｔ２０５において、参照信号回路４は参照信号ＶＲＡＭＰ＿Ｈの電圧を時間の経過に従い初期電圧から上昇させる。参照信号ＶＲＡＭＰ＿Ｈの電圧変化の開始とともに、カウンタ回路５はクロックパルス信号の計数を開始し、カウント信号ＣＮＴを各列のメモリ３７２に供給する。

時刻ｔ２０６において、テスト信号ＶＳ１と参照信号ＶＲＡＭＰ＿Ｈとの大小関係が逆転すると、比較器３６から出力される比較信号ＣＯＭＰの信号値が反転する。この時のカウント信号ＣＮＴがメモリ３７２に保持される。メモリ３７２に保持されたカウント信号ＣＮＴを第２のデジタル信号ＤＮ２と表記する。

時刻ｔ２０７において、参照信号回路４は参照信号ＶＲＡＭＰ＿Ｈを初期電圧にリセットする。カウンタ回路５はクロックパルス信号の計数を停止し、カウント信号ＣＮＴを初期値にリセットする。

時刻ｔ２０７～ｔ２０８において、水平走査回路６は、メモリ３７２に保持された第２のデジタル信号ＤＮ２を信号線１０５を介して信号処理回路７に転送する。

時刻ｔ２０８において、タイミング生成部９は制御信号φＴＳ１をローレベルからハイレベルとする。テスト信号生成回路８はテスト信号ＶＳ２を各列信号線１０１に出力する。増幅回路３０のゲインが１である場合、信号ＶＯＵＴの電圧はテスト信号ＶＳ２の電圧に等しい。タイミング生成部９は制御信号φＳＥＬをハイレベルからローレベルとし、参照信号選択部３５は参照信号ＶＲＡＭＰ＿Ｌを選択する。

時刻ｔ２０９において、参照信号回路４は参照信号ＶＲＡＭＰ＿Ｌの電圧を時間の経過に従い初期値から上昇させる。参照信号ＶＲＡＭＰ＿Ｌの電圧変化の開始とともに、カウンタ回路５はクロックパルス信号の計数を開始し、カウント信号ＣＮＴを各列のメモリ３７２に供給する。

時刻ｔ２１０において、テスト信号ＶＳ２と参照信号ＶＲＡＭＰ＿Ｌとの大小関係が逆転すると、比較器３６から出力される比較信号ＣＯＭＰの信号値が反転する。この時のカウント信号ＣＮＴがメモリ３７２に保持される。メモリ３７２が保持したカウント信号ＣＮＴの値を第３のデジタル信号ＤＳ１と表記する。

時刻ｔ２１１において、参照信号回路４は参照信号ＶＲＡＭＰ＿Ｌを初期電圧にリセットする。カウンタ回路５はクロックパルス信号の計数を停止し、カウント信号ＣＮＴを初期値にリセットする。

時刻ｔ２１１～ｔ２１２において、水平走査回路６は、メモリ３７２に保持された第３のデジタル信号ＤＳ１を信号線１０５を介して信号処理回路７に転送する。

時刻ｔ２１２において、タイミング生成部９は制御信号φＳＥＬをローレベルからハイレベルとし、参照信号選択部３５は参照信号ＶＲＡＭＰ＿Ｈを選択する。

時刻ｔ２１３において、参照信号回路４は参照信号ＶＲＡＭＰ＿Ｈの電圧を時間の経過に従い初期電圧から上昇させる。参照信号ＶＲＡＭＰ＿Ｈの電圧変化の開始とともに、カウンタ回路５はクロックパルス信号の計数を開始し、カウント信号ＣＮＴを各列のメモリ３７２に供給する。

時刻ｔ２１４において、テスト信号ＶＳ２と参照信号ＶＲＡＭＰ＿Ｈとの大小関係が逆転すると、比較器３６から出力される比較信号ＣＯＭＰの信号値が反転する。この時のカウント信号ＣＮＴがメモリ３７２に保持される。メモリ３７２が保持されたカウント信号ＣＮＴを第４のデジタル信号ＤＳ２と表記する。

時刻ｔ２１５において、参照信号回路４は参照信号ＶＲＡＭＰ＿Ｈを初期電圧にリセットする。カウンタ回路５はクロックパルス信号の計数を停止し、カウント信号ＣＮＴを初期値にリセットする。

時刻ｔ２１５以降、水平走査回路６は、メモリ３７２に保持された第４のデジタル信号ＤＳ２を信号線１０５を介して信号処理回路７に転送する。

以上により、信号処理回路７には第１のデジタル信号ＤＮ１、第２のデジタル信号ＤＮ２、第３のデジタル信号ＤＳ１、第４のデジタル信号ＤＳ２が順に転送される。信号処理回路７は、以下の式（１）により、補正値βを取得する。
β＝（ＤＳ１－ＤＮ１）／（Ｇ×（ＤＳ２－ＤＮ２）） （１）

ここで、比率Ｇは第１の参照信号ＶＲＡＭＰ＿Ｌの単位時間あたりの電圧変化量と第２の参照信号ＶＲＡＭＰ＿Ｈの単位時間あたりの電圧変化量との比を表し、図６の例においては比率Ｇ＝４である。βは参照信号ＶＲＡＭＰ＿Ｈと参照信号ＶＲＡＭＰ＿Ｌとの傾きの比の誤差を表し、図６の例においては４倍のゲインに対する誤差率に相当する。信号処理回路７は、参照信号ＶＲＡＭＰ＿ＨでＡＤ変換されたカウント値（第５のデジタル信号）に対して４×β倍のデジタルゲイン処理を行う。判定信号Ｊ＝０である場合、カウント値は参照信号ＶＲＡＭＰ＿Ｈを用いてＡＤ変換されているため、信号処理回路７はカウント値に対して４×β倍する処理を行う。判定信号Ｊ＝１である場合、カウント値は参照信号ＶＲＡＭＰ＿Ｌを用いてＡＤ変換されているため、信号処理回路７はカウント値に対して４×β倍するデジタルゲイン処理を行わない。

信号処理回路７は上述の補正を行うことで、複数の参照信号ＶＲＡＭＰ＿Ｈ、ＶＲＡＭＰ＿Ｌの単位時間当たりの電位の変化量の比のばらつきに起因するデジタル信号の誤差を低減することができる。

なお、補正値βは、複数列の列回路３のデジタル信号ＤＮ１、ＤＮ２、ＤＳ１、ＤＳ２のそれぞれの平均値から算出されても良い。さらに、補正値βは複数フレームのデジタル信号ＤＮ１、ＤＮ２、ＤＳ１、ＤＳ２のそれぞれの平均値から算出されても良い。複数の補正値βを平均化することにより、補正値βに含まれるランダムノイズが低減され、信号処理回路７は、ランダムノイズの影響を低減したデジタル信号を生成することができる。

さらに、本実施形態の撮像装置は、動作状態の列回路３（以下、「動作列」と称する）と、動作状態の列回路３よりも消費電流が低減された状態の列回路３（以下、「パワーオフ列」と称する）とが混在する駆動モードを実行可能である。例えば、撮像装置が、動画のクロップ読み出しモードにおいて、画素部１の中央部分のみを用いて撮像を行う場合、読み出しを行う列回路３のみを動作させ、読み出しを行わない列回路３の駆動電流を遮断または低減することができる。これにより、撮像装置の消費電力を低減することが可能となる。動作列はタイミング生成部９からパワーオフの信号を受けると、電流源３１１Ｈ、３１１Ｌ、比較器３６への駆動電流を遮断または低減し、パワーオフ列に遷移する。また、パワーオフ列はタイミング生成部９からパワーオンの信号を受けると、電流源３１１Ｈ、３１１Ｌ、比較器３６への駆動電流を供給し、動作列に遷移する。ここで、パワーオフ列と動作列とが混在する場合、参照信号ＶＲＡＭＰの傾き補正誤差が生じ得る。以下、傾き補正誤差が生じる理由について図８を参照しながら説明する。

図８は参照信号の傾き補正誤差を説明するための比較例の図である。図８に示された動作列（第１の列回路）３Ａおよびパワーオフ列（第２の列回路）３Ｂはそれぞれ、列回路３のうちのソースフォロワ回路３１Ｈ、３１Ｌ、参照信号選択部３５、比較器３６を抜粋して示している。

図８（Ａ）は、参照信号ＶＲＡＭＰ＿Ｈを用いた補正値算出時（図７のｔ２０５～ｔ２０７、ｔ２１３～ｔ２１５）における動作列３Ａおよびパワーオフ列３Ｂを表している。参照信号ＶＲＡＭＰ＿Ｌの配線（第１の参照信号配線）は動作列３Ａおよびパワーオフ列３Ｂのソースフォロワ回路３１Ｌのゲートに共通に接続されている。参照信号ＶＲＡＭＰ＿Ｈの配線（第２の参照信号配線）は動作列３Ａおよびパワーオフ列３Ｂのソースフォロワ回路３１Ｈのゲートに共通に接続されている。パワーオフ列３Ｂにおいて、ソースフォロワ回路３１Ｈの電流源３１１Ｈ、ソースフォロワ回路３１Ｌの電流源３１１Ｌ、比較器３６はオフ状態である。動作列３Ａにおいて、ソースフォロワ回路３１Ｈの電流源３１１Ｈ、ソースフォロワ回路３１Ｌの電流源３１１Ｌ、比較器３６はオン状態である。ここで、オン状態は、駆動電流が回路に供給されている状態であり、オフ状態は、回路の駆動電流が遮断または制限されている状態である。補正値算出時は参照信号ＶＲＡＭＰ＿Ｈが選択されるため、動作列３Ａおよびパワーオフ列３ＢのスイッチＳ６Ｈはオンとなっている。

図８（Ｂ）は高輝度の画素信号読み出し時の動作列３Ａおよびパワーオフ列３Ｂを表している。動作列３Ａにおいて、高輝度の画素信号を読み出すためにソースフォロワ回路３１Ｈ側のスイッチＳ６Ｈがオンとなり、参照信号ＶＲＡＭＰ＿Ｈが比較器３６に入力される。パワーオフ列３Ｂにおいて、比較器３６はオフ状態であるため、参照信号選択動作が行われない。このため、ソースフォロワ回路３１Ｌ側のスイッチＳ６Ｌはオンの状態を維持している。

参照信号ＶＲＡＭＰ＿Ｈを用いた傾き補正値算出時（図８（Ａ））と高輝度の画素信号読み出し時（図８（Ｂ））において、パワーオフ列３Ｂのソースフォロワ回路３１Ｈ側のスイッチＳ６Ｈのオン、オフの状態が異なっている。図８（Ａ）において、参照信号ＶＲＡＭＰ＿Ｈを用いた補正値算出時はソースフォロワ回路３１Ｈ側のスイッチＳ６Ｈがオンとなっている。パワーオフ列３Ｂにおいて、電流源３１１Ｈがオフ状態であるため、トランジスタ３１２Ｈの駆動電流が遮断される。トランジスタ３１２Ｈはオフ状態となり、ソースのインピーダンスは高くなる。また、トランジスタ３１２Ｈのソース電圧は約０Ｖになり、ゲート電圧によって変化しなくなる。このため、トランジスタ３１２Ｈのゲートからソースに対する容量が大きくなる。ここで、スイッチＳ６Ｈがオンであるため、トランジスタ３１２Ｈのソースは、ソースからスイッチＳ６Ｈまでの配線Ｗ１と、スイッチＳ６Ｈから比較器３６の入力ノードおよびスイッチＳ６Ｌまでの配線Ｗ２とに電気的に接続される。パワーオフ列３Ｂのトランジスタ３１２Ｈのゲートはソースを介して、配線Ｗ１の寄生容量および配線Ｗ２の寄生容量の影響を受け、トランジスタ３１２Ｈのゲートの見かけ上の寄生容量が大きくなる。パワーオフ列３Ｂに接続された参照信号ＶＲＡＭＰ＿Ｈの配線の負荷容量が大きくなり、参照信号ＶＲＡＭＰ＿Ｈの振幅（傾き）が小さくなる。参照信号ＶＲＡＭＰ＿Ｈの配線は動作列３Ａおよびパワーオフ列３Ｂに共通に接続されているので、傾き誤差を有する参照信号ＶＲＡＭＰ＿Ｈは動作列３ＡのＡＤ変換に影響を及ぼす。傾きが小さい参照信号ＶＲＡＭＰ＿Ｈを用いてＡＤ変換されたデジタル信号のゲインは傾き誤差がない参照信号ＶＲＡＭＰ＿Ｈを用いてＡＤ変換されたデジタル信号のゲインよりも大きくなる。

一方、高輝度の画素信号読み出し時（図８（Ｂ））においては、パワーオフ列３Ｂのソースフォロワ回路３１Ｈ側のスイッチＳ６Ｈがオフとなり、配線Ｗ２は配線Ｗ１から電気的に分離される。このため、トランジスタ３１２Ｈのゲートは配線Ｗ２の寄生容量の影響を受けなくなり、参照信号ＶＲＡＭＰ＿Ｈの配線の負荷容量も小さくなる。参照信号ＶＲＡＭＰ＿Ｈの傾き誤差が小さくなり、図８（Ｂ）における参照信号ＶＲＡＭＰ＿Ｈの傾きは、図８（Ａ）における参照信号ＶＲＡＭＰ＿Ｈの傾きよりも大きくなる。この結果、高輝度の画素信号読み出し時におけるデジタル信号のゲインは傾き補正値算出時のデジタル信号のゲインよりも小さくなってしまう。

なお、動作列３Ａにおいては、ソースフォロワ回路３１Ｈの電流源３１１Ｈ、トランジスタ３１２Ｈはオン状態であるため、トランジスタ３１２Ｈのソース電圧はゲート電圧に略等しくなる。このため、トランジスタ３１２Ｈのゲートはソースの側の配線Ｗ１、Ｗ２の寄生容量の影響を受けない。すなわち、動作列３Ａにおいては、傾き補正値算出時（図８（Ａ））と高輝度の画素信号読み出し時（図８（Ｂ））とにおいて、参照信号ＶＲＡＭＰ＿Ｈの変動は少ない。

上述したように、参照信号ＶＲＡＭＰ＿Ｈの配線は動作列３Ａおよびパワーオフ列３Ｂに共通に接続されているので、参照信号ＶＲＡＭＰ＿Ｈの配線における寄生容量の変動は動作列３ＡのＡＤ変換結果に影響を及ぼす。すなわち、補正値算出時と画素信号読み出し時とにおいて、参照信号ＶＲＡＭＰ＿Ｈのゲインに差が生じる。参照信号の傾き補正は、補正値算出時と画素信号読み出し時とにおいて参照信号ＶＲＡＭＰ＿Ｈの傾きが同じであることを前提としており、両者で傾きが異なると補正誤差が生じてしまう。本実施形態によれば、以下に詳述するように、画素信号の読み出し時および補正値算出時において、パワーオフ列３Ｂは同じ参照信号ＶＲＡＭＰ＿Ｈ、ＶＲＡＭＰ＿Ｌのうち同じ参照信号を選択するため、参照信号配線の接続状態が変ることによる寄生容量の変動を抑えることができる。この結果、参照信号ＶＲＡＭＰ＿Ｈ、ＶＲＡＭＰ＿Ｌのゲインの変動に起因する補正誤差を低減し、高精度の補正を行うことが可能となる。

図９は本実施形態における撮像装置の動作列およびパワーオフ列を示す図である。図９（Ａ）は参照信号ＶＲＡＭＰ＿Ｈを用いた補正値算出時における動作列３Ａおよびパワーオフ列３Ｂを表している。また、図９（Ｂ）は高輝度の画素信号読み出し時における動作列３Ａおよびパワーオフ列３Ｂを表している。

本実施形態において、補正値算出時（図９（Ａ））および画素信号読み出し時（図９（Ｂ））ともにパワーオフ列３Ｂのソースフォロワ回路３１Ｈ側のスイッチＳ６Ｈがオンに制御される。具体的には、タイミング生成部９は、参照信号選択部３５への制御信号φＳＥＬを制御し、列回路３をパワーオフさせる制御信号に同期してスイッチＳ６Ｈをオンとする。また、パワーオフの信号に同期して参照信号選択部３５がスイッチＳ６Ｈをオンとしてもよい。すなわち、動作列３Ａがパワーオフ列３Ｂに遷移する際に、パワーオフの制御信号に同期してスイッチＳ６Ｈ、Ｓ６Ｌを切り換えてもよい。補正値算出時および画素信号読み出し時においてスイッチＳ６Ｈはオンとなり、配線Ｗ１、Ｗ２は導通したままである。補正値算出時、画素信号読み出し時において、トランジスタ３１２Ｈのゲートからソースに対する寄生容量は一定となる。従って、補正値算出時、画素信号読み出し時において、参照信号ＶＲＡＭＰ＿Ｈの配線の負荷容量は変化しないため、参照信号ＶＲＡＭＰ＿Ｈのゲインの差を低減し、傾き補正を高精度に行うことができる。

図１０は本実施形態における撮像装置の補正値算出時および画素信号読み出し時のそれぞれにおける、動作列およびパワーオフ列の参照信号ＶＲＡＭＰ＿Ｈ、ＶＲＡＭＰ＿Ｌの選択状態を示す。図１０において、横欄は、補正値算出時に参照信号ＶＲＡＭＰ＿Ｌを使用する場合（１）、補正値算出時に参照信号ＶＲＡＭＰ＿Ｈを使用する場合（２）、低輝度の画素信号読み出しを行う場合（３）、高輝度の画素信号を読み出す場合（４）を示している。縦欄は、（１）～（４）のそれぞれの場合において、動作列３Ａ、パワーオフ列３Ｂで参照信号ＶＲＡＭＰ＿Ｈ、ＶＲＡＭＰ＿Ｌのいずれが選択されるかを示している。（１）～（４）においてパワーオフ列３Ｂに参照信号ＶＲＡＭＰ＿Ｈが選択される場合、スイッチＳ６Ｈがオン、スイッチＳ６Ｌがオフに制御される。本実施形態においては、パワーオフ列３Ｂは、参照信号ＶＲＡＭＰ＿Ｈを用いた補正値算出時（２）および画素信号読み出し時（４）において、参照信号ＶＲＡＭＰ＿Ｈを選択する。従って、参照信号ＶＲＡＭＰ＿Ｈの配線の接続状態が変ることによる寄生容量の変動を抑え、参照信号のゲインの変動に起因する参照信号の補正誤差を低減し、高精度の補正を行うことが可能となる。なお、参照信号ＶＲＡＭＰ＿Ｌを用いた補正値算出時（１）、低輝度画素信号読み出し時（３）においてもパワーオフ列のスイッチＳ６Ｈがオンに制御されてもよい。

以上述べたように、本実施形態によれば、パワーオフ列は、画素信号の読み出し時および補正値算出時において同じ参照信号を選択するため、参照信号配線の接続状態が変ることによる寄生容量の変動を抑えることができる。この結果、参照信号のゲインの変動に起因する補正誤差を低減し、高精度の補正を行なうことが可能となる。

［第２実施形態］
続いて、第２実施形態における撮像装置について、第１実施形態と異なる構成を中心に説明する。本実施形態における撮像装置において、パワーオフ列３Ｂは補正値算出時、画素信号読み出し時ともに参照信号ＶＲＡＭＰ＿Ｌを選択する。

図１１は本実施形態における撮像装置の動作列およびパワーオフ列を示す図である。図１１（Ａ）は参照信号ＶＲＡＭＰ＿Ｈを用いた補正値算出時における動作列３Ａおよびパワーオフ列３Ｂを表している。また、図１１（Ｂ）は高輝度の画素信号読み出し時における動作列３Ａおよびパワーオフ列３Ｂを表している。

本実施形態においては、補正値算出時（図１１（Ａ））、画素信号読み出し時（図１１（Ｂ））ともにパワーオフ列３Ｂのソースフォロワ回路３１Ｈ側のスイッチＳ６Ｈはオフに制御され、配線Ｗ２はトランジスタ３１２Ｈのソースおよび配線Ｗ１から電気的に分離される。トランジスタ３１２Ｈのゲートはソース側の配線Ｗ１の寄生容量の影響を受けるが、配線Ｗ２の寄生容量の影響を受けなくなる。本実施形態において、パワーオフ列３Ｂは補正値算出時、画素信号読み出し時ともに同じ参照信号ＶＲＡＭＰ＿Ｌを選択するため、参照信号ＶＲＡＭＰ＿Ｈの配線の接続状態は変化しない。これにより、参照信号ＶＲＡＭＰ＿Ｈの配線の寄生容量の変動を抑え、参照信号ＶＲＡＭＰ＿Ｈのゲインの差を低減し、傾き補正を高精度に行うことができる。

なお、補正値算出時において参照信号ＶＲＡＭＰ＿Ｌが用いられた場合においても、補正値算出時、低輝度画素信号読み出し時においてパワーオフ列３ＢのスイッチＳ６Ｈはオフに制御されてもよい。この場合においても、参照信号ＶＲＡＭＰ＿Ｌの配線における寄生容量は一定となり、参照信号ＶＲＡＭＰ＿Ｌのゲインの差を低減することができる。これにより、傾き補正を高精度に行うことができる。

図１２は本実施形態における撮像装置の補正値算出時および画素信号読み出し時のそれぞれにおける、動作列およびパワーオフ列の参照信号ＶＲＡＭＰ＿Ｈ、ＶＲＡＭＰ＿Ｌの選択状態を示す。図１２において、横欄は、補正値算出時に参照信号ＶＲＡＭＰ＿Ｌを使用する場合（１）、補正値算出時に参照信号ＶＲＡＭＰ＿Ｈを使用する場合（２）、低輝度の画素信号読み出しを行う場合（３）、高輝度の画素信号を読み出す場合（４）を示している。縦欄は、（１）～（４）のそれぞれの場合において、動作列、パワーオフ列で参照信号ＶＲＡＭＰ＿Ｈ、ＶＲＡＭＰ＿Ｌのいずれが選択されるかを示している。パワーオフ列３Ｂは、参照信号ＶＲＡＭＰ＿Ｈを用いた補正値算出時（２）および画素信号読み出し時（４）において、参照信号ＶＲＡＭＰ＿Ｌを選択する。従って、参照信号ＶＲＡＭＰ＿Ｈの配線の接続状態が変ることによる寄生容量の変動を抑え、参照信号ＶＲＡＭＰ＿Ｈのゲインの変動に起因する補正誤差を低減し、高精度の補正を行うことが可能となる。なお、参照信号ＶＲＡＭＰ＿Ｌを用いた補正値算出時（１）、低輝度画素信号読み出し時（３）においてもパワーオフ列のスイッチＳ６Ｈがオフに制御されてもよい。この場合においては、参照信号ＶＲＡＭＰ＿Ｌの配線の接続状態が代わることによる寄生容量の変動を抑え、傾き補正を高精度に行うことができる。

以上述べたように、本実施形態においても、パワーオフ列は、画素信号の読み出し時および補正値算出時において同じ参照信号を選択するため、参照信号配線の接続状態が変ることによる寄生容量の変動を抑えることができる。この結果、参照信号のゲインの変動に起因する参照信号の補正誤差を低減し、高精度の補正を行なうことが可能となる。

［第３実施形態］
続いて、本実施形態における撮像装置について、第１実施形態と異なる構成を中心に説明する。本実施形態においては、テスト信号を用いたＡＤ変換時において増幅回路３０のアンプゲインは画素信号読み出し時におけるアンプゲイン以下となるように制御される。

図３において、列回路３の増幅回路３０はカメラＩＳＯ感度設定に応じてアンプゲインを切り換え可能である。例えば、ＩＳＯ１００が列回路のアンプゲイン１倍に相当する場合、ＩＳＯ２００は２倍のアンプゲインに相当し、ＩＳＯ４００は４倍のアンプゲインに相当する。アンプゲインは、列回路３の増幅器３０１の帰還経路に接続される帰還容量Ｃ１、Ｃ２、Ｃ３、Ｃ４の容量値と、入力容量Ｃ０の容量値との比で決定される。本実施形態のＣ１、Ｃ２、Ｃ３、Ｃ４の容量値はそれぞれ入力容量Ｃ０の容量値の１／８倍、１／８倍、１／４倍、１／２倍であるとする。スイッチＳ１、Ｓ２、Ｓ３、Ｓ４がオンとなると、帰還容量Ｃ１、Ｃ２、Ｃ３、Ｃ４が加算され、増幅回路３０のゲインは１／（１／８＋１／８＋１／４＋１／２）＝１倍となる。スイッチＳ１、Ｓ２がオンとなると、帰還容量Ｃ１、Ｃ２が加算され、ゲインは１／（１／８＋１／８）＝４倍となる。

ここで、画素信号読み出し時において、撮像装置がＩＳＯ４００、すなわちアンプゲイン４倍で動作したと仮定する。補正値算出時においてもアンプゲイン４倍で動作すると、テスト信号ＶＳ１、ＶＳ２がアンプゲイン４倍で増幅されてしまい、正しい補正値を算出することができない。そのため、本実施形態における撮像装置は、補正値算出時、画素信号読み出し時において、アンプゲインを切り換えている。例えば、補正値算出時においては、アンプゲインが１倍に設定され、画素信号読み出し時においては、アンプゲインは４倍に設定される。このように、補正値算出時および画素信号読み出し時において、アンプゲインを切り替えることで、補正値算出時においては第１実施形態と同様に高精度の傾き補正値を得ることができる。補正値算出時、画素信号読み出し時において、アンプゲインを切り替えたとしても、参照信号ＶＲＡＭＰ＿Ｌ、ＶＲＡＭＰ＿Ｈの傾き、デジタルゲインは同じである。このため、アンプゲイン１倍で得た傾き補正値を用いて参照信号の傾き補正を精度よく行うことができる。

本実施形態においても、第１および第２実施形態と同様の効果を奏することが可能である。すなわち、パワーオフ列は、画素信号の読み出し時および補正値算出時において、同じ参照信号を選択するため、参照信号配線の接続状態が変ることによる参照信号の配線の寄生容量の変動を抑えることができる。この結果、参照信号のゲインの変動に起因する参照信号の補正誤差を低減することが可能となる。

［第４実施形態］
上述の実施形態における固体撮像装置は種々の撮像システムに適用可能である。撮像システムとして、デジタルスチルカメラ、デジタルカムコーダ、カメラヘッド、複写機、ファックス、携帯電話、車載カメラ、観測衛星、監視カメラなどがあげられる。図１３に、撮像システムの例としてデジタルスチルカメラのブロック図を示す。

図１３に示す撮像システムは、バリア１００１、レンズ１００２、絞り１００３、撮像装置１００４、信号処理装置１００７、タイミング発生部１００８、全体制御・演算部１００９、メモリ部１０１０、記録媒体制御Ｉ／Ｆ部１０１１、記録媒体１０１２、外部Ｉ／Ｆ部１０１３を含む。バリア１００１はレンズ１００２を保護し、レンズ１００２は被写体の光学像を撮像装置１００４に結像させる。絞り１００３はレンズ１００２を通った光量を可変する。撮像装置１００４は上述の実施形態の固体撮像装置を含み、レンズ１００２により結像された光学像を画像データに変換する。信号処理装置１００７は撮像装置１００４より出力された画像データに各種の補正、データ圧縮を行う。タイミング発生部１００８は撮像装置１００４および信号処理装置１００７に、各種タイミング信号を出力する。全体制御・演算部１００９はデジタルスチルカメラ全体を制御し、メモリ部１０１０は画像データを一時的に記憶する。記録媒体制御Ｉ／Ｆ部１０１１は記録媒体１０１２に画像データの記録または読み出しを行うためのインターフェースであり、記録媒体１０１２は撮像データの記録または読み出しを行うための半導体メモリ等の着脱可能な記録媒体である。外部Ｉ／Ｆ部１０１３は外部コンピュータ等と通信するためのインターフェースである。タイミング信号などは撮像システムの外部から入力されてもよく、撮像システムは少なくとも撮像装置１００４と、撮像装置１００４から出力された画像信号を処理する信号処理装置１００７とを有すればよい。

本実施形態では、撮像装置１００４とＡＤ変換部とが同一の半導体基板に設けられた構成を説明した。しかし、撮像装置１００４とＡＤ変換部とが別の半導体基板に形成されていてもよい。また、撮像装置１００４と信号処理装置１００７とが同一の半導体基板に形成されていてもよい。

また、それぞれの画素が第１の光電変換部と、第２の光電変換部を含んでもよい。信号処理装置１００７は、第１の光電変換部で生じた電荷に基づく画素信号と、第２の光電変換部で生じた電荷に基づく画素信号とを処理し、撮像装置１００４から被写体までの距離情報を取得するように構成されてもよい。

［第５実施形態］
図１４（ａ）、図１４（ｂ）は、本発明の第５実施形態における車載カメラに関する撮像システムの一例を示したものである。撮像システム２０００は、上述した実施形態の撮像装置１００４を有する。撮像システム２０００は、撮像装置１００４により取得された複数の画像データに対し、画像処理を行う画像処理部２０３０と、撮像システム２０００より取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差算出部２０４０を有する。また、撮像システム２０００は、算出された視差に基づいて対象物までの距離を算出する距離計測部２０５０と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部２０６０とを有する。ここで、視差算出部２０４０、距離計測部２０５０は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部２０６０はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）によって実現されてもよいし、これらの組合せによって実現されてもよい。

撮像システム２０００は車両情報取得装置２３１０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム２０００には、衝突判定部２０６０での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ２４１０が接続されている。また、撮像システム２０００は、衝突判定部２０６０での判定結果に基づいて、ドライバーへ警報を発する警報装置２４２０とも接続されている。例えば、衝突判定部２０６０の判定結果として衝突可能性が高い場合、制御ＥＣＵ２４１０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置２４２０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。撮像システム２０００は上述のように車両を制御する動作の制御を行う制御手段として機能する。

本実施形態では車両の周囲、例えば前方または後方を撮像システム２０００で撮像する。図１４（ｂ）に、車両前方（撮像範囲２５１０）を撮像する場合の撮像システムを示した。撮像制御手段としての車両情報取得装置２３１０が、上述の第１乃至第５の実施形態に記載した動作を行うように撮像システム２０００ないしは撮像装置１００４に指示を送る。撮像装置１００４の動作は、第１乃至第４の実施形態と同じなので、ここでは説明を省略する。このような構成により、測距の精度をより向上させることができる。

上述では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御、車線からはみ出さないように自動運転する制御などにも適用可能である。さらに、撮像システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。

［他の実施形態］
本発明は、上述の実施形態に限らず種々の変形が可能である。例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。

上述の実施形態においては、参照信号が時間とともに増加する構成を例示したが、参照信号ＶＲＡＭＰ＿Ｈ、ＶＲＡＭＰ＿Ｌが時間とともに低下する構成を採用しても良い。従って、参照信号の変化の方向が逆転しない限り、増加または低下のいずれかの方向が維持される限り、いずれの方向であっても良い。また、列回路におけるゲインの変更は増幅回路のゲインだけでなく、減衰器によって変更されてもよい。

なお、上述の実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならない。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。

１ 画素部
３ 列回路
４ 参照信号回路
５ カウンタ回路
７ 信号処理回路
８ テスト信号生成回路
９ タイミング生成部
３０ 増幅回路
３５ 参照信号選択部
３６ 比較器
１０１ 列信号線
３１Ｈ、３１Ｌ ソースフォロワ回路
３１１Ｈ、３１１Ｌ 電流源
３１２Ｈ、３１２Ｌ トランジスタ

Claims (21)

1. 行列状に配列され、受光量に応じた画素信号を出力する複数の画素を有する画素部と、
   時間に依存して電圧が変化する第１の参照信号、および前記第１の参照信号における単位時間あたりの電圧変化量と異なる単位時間あたりの電圧変化量を有する第２の参照信号を出力する参照信号回路と、
   前記第１の参照信号または前記第２の参照信号のいずれかを選択する選択回路、前記選択回路によって選択された参照信号と前記画素信号との比較の結果を表す比較信号を出力する比較器をそれぞれが含み、前記画素部の各列信号線に設けられた複数の列回路と、を備え、
   前記列回路は、前記選択回路によって選択された前記参照信号と前記画素信号との比較の信号を出力する第１の駆動モード、または、前記第１の参照信号の単位時間あたりの電圧変化量と前記第２の参照信号の単位時間あたりの電圧変化量との比の補正値を取得する第２の駆動モードで動作し、
   複数の前記列回路は、前記比較の動作を実行する第１の列回路と、前記第１の列回路の電流よりも少ない電流によって駆動される第２の列回路とを含み、
   前記第２の列回路の前記選択回路は、前記第１の駆動モードおよび前記第２の駆動モードにおいて、前記第１の参照信号または前記第２の参照信号のうち同じ参照信号を選択することを特徴とする撮像装置。
2. 前記第１の参照信号の単位時間あたりの電圧変化量は前記第２の参照信号の単位時間あたりの電圧変化量よりも小さく、
   前記第２の列回路の前記選択回路は、前記第１の駆動モードよび前記第２の駆動モードにおいて、前記第２の参照信号を選択することを特徴とする請求項１に記載の撮像装置。
3. 前記第１の参照信号の単位時間あたりの電圧変化量は前記第２の参照信号の単位時間あたりの電圧変化量よりも小さく、
   前記第２の列回路の前記選択回路は、前記第１の駆動モードおよび前記第２の駆動モードにおいて、前記第１の参照信号を選択することを特徴とする請求項１に記載の撮像装置。
4. 前記選択回路は、前記画素信号の振幅に応じて、前記第１の参照信号または前記第２の参照信号のいずれかを選択する請求項１～３のいずれか１項に記載の撮像装置。
5. 前記列回路は前記列信号線の信号を増幅する増幅回路を備え、
   前記第２の駆動モードにおける前記増幅回路のゲインは前記第１の駆動モードにおける前記増幅回路のゲイン以下であることを特徴とする請求項１～４のいずれか１項に記載の撮像装置。
6. 前記列回路は、第１のソースフォロワ回路および第２のソースフォロワ回路を備え、前記第１のソースフォロワ回路のゲートには前記第１の参照信号が入力され、前記第２のソースフォロワ回路のゲートには前記第２の参照信号が入力され、
   前記選択回路は、前記第１のソースフォロワ回路のソースと前記比較器の第１の入力ノードの間に設けられた第１のスイッチと、前記第２のソースフォロワ回路のソースと前記比較器の前記第１の入力ノードの間に設けられた第２のスイッチとを備え、
   前記比較器の第２の入力ノードには前記列信号線の信号が入力されることを特徴とする請求項１～５のいずれか１項に記載の撮像装置。
7. 前記第１の列回路における前記第１のソースフォロワ回路の前記ゲートは前記第２の列回路における前記第１のソースフォロワ回路の前記ゲートと第１の参照信号配線を介して接続され、
   前記第１の列回路における前記第２のソースフォロワ回路の前記ゲートは前記第２の列回路における前記第２のソースフォロワ回路の前記ゲートと第２の参照信号配線を介して接続されていることを特徴とする請求項６に記載の撮像装置。
8. 前記第２の列回路の前記選択回路は、前記第１の駆動モードおよび前記第２の駆動モードにおいて、前記第１のスイッチをオフとし、前記第２のスイッチをオンとすることを特徴とする請求項６または７に記載の撮像装置。
9. 前記第２の列回路の前記選択回路は、前記第１の駆動モードおよび前記第２の駆動モードにおいて、前記第１のスイッチをオンとし、前記第２のスイッチをオフとすることを特徴とする請求項６または７に記載の撮像装置。
10. 前記第１のソースフォロワ回路および前記第２のソースフォロワ回路はソースと電源との間にそれぞれ電流源を備え、
    前記第１の列回路において、前記第１のソースフォロワ回路の前記電流源および前記第２のソースフォロワ回路の前記電流源はオン状態であり、
    前記第２の列回路において、前記第１のソースフォロワ回路の前記電流源および前記第２のソースフォロワ回路の前記電流源はオフ状態であることを特徴とする請求項６～９のいずれか１項に記載の撮像装置。
11. 前記第１の列回路における前記比較器はオン状態であり、
    前記第２の列回路における前記比較器はオフ状態であることを特徴とする請求項１０に記載の撮像装置。
12. 前記第１の列回路は、制御信号に応じて前記第２の列回路に遷移するとともに、前記制御信号に同期して前記第１のスイッチおよび前記第２のスイッチを切り換えることを特徴とする請求項６～１１のいずれか１項に記載の撮像装置。
13. 前記列回路からのデジタル信号を処理する信号処理回路を備え、
    前記列回路は、前記参照信号回路が前記第１の参照信号または前記第２の参照信号の電圧の変化を開始してから、前記比較信号が変化するまでのクロックパルスのカウント値を前記デジタル信号として前記信号処理回路に出力することを特徴とする請求項１～１２のいずれか１項に記載の撮像装置。
14. 前記第２の駆動モードにおいてテスト信号を前記列信号線に供給するテスト信号生成回路を備え、
    前記信号処理回路は、前記第２の駆動モードにおいて、前記第１の参照信号と前記テスト信号との比較結果に基づく前記デジタル信号と、前記第２の参照信号と前記テスト信号との比較結果に基づく前記デジタル信号とに基づき前記補正値を取得し、前記第１の駆動モードにおいて、前記画素信号の前記デジタル信号に対して前記補正値を用いて補正を行うことを特徴とする請求項１３に記載の撮像装置。
15. 前記テスト信号生成回路は、前記１の駆動モードにおいて、前記画素信号をクリップするクリップ電圧を前記列信号線に供給することを特徴とする請求項１４に記載の撮像装置。
16. 前記第２の駆動モードにおいて、前記テスト信号生成回路は第１のテスト信号と、前記第１のテスト信号よりも大きな第２のテスト信号を出力し、
    前記第２の駆動モードにおいて、前記列回路は、前記第１の参照信号と前記第１のテスト信号との比較の結果に基づく第１のデジタル信号と、前記第２の参照信号と前記第１のテスト信号との比較の結果に基づく第２のデジタル信号と、前記第１の参照信号と前記第２のテスト信号との比較の結果に基づく第３のデジタル信号と、前記第２の参照信号と前記第２のテスト信号との比較の結果に基づく第４のデジタル信号とを出力し、
    前記第１の参照信号の単位時間あたりの電圧変化量と前記第２の参照信号の単位時間あたりの電圧変化量との比率をＧ、前記第１のデジタル信号をＤＮ１、前記第２のデジタル信号をＤＮ２、前記第３のデジタル信号をＤＳ１、前記第４のデジタル信号をＤＳ２とした場合において、前記信号処理回路は、補正値β＝（ＤＳ１－ＤＮ１）／（Ｇ×（ＤＳ２－ＤＮ２））を取得し、
    前記第１の駆動モードにおいて、前記列回路は、前記第２の参照信号と前記画素信号との比較の結果に基づく第５のデジタル信号を出力し、前記信号処理回路は第５のデジタル信号に対して前記比率Ｇおよび前記補正値βを乗じることを特徴とする請求項１４または１５に記載の撮像装置。
17. 前記信号処理回路は複数列の前記第１のデジタル信号、前記第２のデジタル信号、前記第３のデジタル信号、前記第４のデジタル信号のそれぞれの平均値を用いて前記補正値βを算出することを特徴とする請求項１６に記載の撮像装置。
18. 前記信号処理回路は複数フレームの前記第１のデジタル信号、前記第２のデジタル信号、前記第３のデジタル信号、前記第４のデジタル信号のそれぞれの平均値を用いて前記補正値を算出することを特徴とする請求項１６に記載の撮像装置。
19. 行列状に配列され、受光量に応じた画素信号を出力する複数の画素を有する画素部と、
    時間に依存して電圧が変化する第１の参照信号、および前記第１の参照信号における単位時間あたりの電圧変化量と異なる単位時間あたりの電圧変化量を有する第２の参照信号を出力する参照信号回路と、
    前記第１の参照信号または前記第２の参照信号のいずれかを選択する選択回路、前記選択回路によって選択された参照信号と前記画素信号との比較の結果を表す比較信号を出力する比較器をそれぞれが含み、前記画素部の各列信号線に設けられた複数の列回路とを備え、
    複数の前記列回路は、前記比較の動作を実行する第１の列回路と、前記第１の列回路の電流よりも少ない電流によって駆動される第２の列回路とを含む撮像装置の駆動方法であって、
    前記列回路は、前記選択回路によって選択された前記参照信号と前記画素信号との比較の信号を出力する第１の駆動モード、または、前記第１の参照信号の単位時間あたりの電圧変化量と前記第２の参照信号の単位時間あたりの電圧変化量との比の補正値を取得する第２の駆動モードで動作し、
    前記第２の列回路の前記選択回路は、前記第１の駆動モードおよび前記第２の駆動モードにおいて、前記第１の参照信号または前記第２の参照信号のうちの同じ参照信号を選択することを特徴とする撮像装置の駆動方法。
20. 請求項１～１８のいずれか１項に記載の撮像装置と、
    前記撮像装置から出力された画像信号を処理する信号処理装置と
    を有することを特徴とする撮像システム。
21. 前記画素が複数の光電変換部を含み、
    前記信号処理装置は、前記複数の光電変換部にて生成された前記画像信号をそれぞれ処理し、前記撮像装置から被写体までの距離情報を取得することを特徴とする請求項２０に記載の撮像システム。

Images