JP2013179577A - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
JP2013179577A
JP2013179577A JP2013005708A JP2013005708A JP2013179577A JP 2013179577 A JP2013179577 A JP 2013179577A JP 2013005708 A JP2013005708 A JP 2013005708A JP 2013005708 A JP2013005708 A JP 2013005708A JP 2013179577 A JP2013179577 A JP 2013179577A
Authority
JP
Japan
Prior art keywords
signal
reference signal
pixel
input
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013005708A
Other languages
English (en)
Other versions
JP2013179577A5 (ja
JP5893573B2 (ja
Inventor
Takashi Muto
隆 武藤
Hiroshi Ikeda
泰二 池田
Seiji Hashimoto
誠二 橋本
Yasushi Matsuno
靖司 松野
Daisuke Yoshida
大介 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2013005708A priority Critical patent/JP5893573B2/ja
Priority to RU2013104449/08A priority patent/RU2546554C2/ru
Priority to US13/757,422 priority patent/US9159750B2/en
Priority to IN509CH2013 priority patent/IN2013CH00509A/en
Priority to EP13154150.0A priority patent/EP2627078B1/en
Priority to CN201310049957.0A priority patent/CN103248842B/zh
Publication of JP2013179577A publication Critical patent/JP2013179577A/ja
Publication of JP2013179577A5 publication Critical patent/JP2013179577A5/ja
Application granted granted Critical
Publication of JP5893573B2 publication Critical patent/JP5893573B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/186—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedforward mode, i.e. by determining the range to be selected directly from the input signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Analogue/Digital Conversion (AREA)
  • Facsimile Image Signal Circuits (AREA)

Abstract

【課題】 回路規模の増大を抑えて、異なる参照信号と画素信号を比較し、画素信号をディジタル信号に高精度に変換する。
【解決手段】 撮像素子100は、光電変換により生じた電荷に基づく画素信号を出力する画素部10、および、画素信号をディジタル信号に変換する変換部の組を複数有する。参照信号源12は、複数の参照信号を発生し、発生した複数の参照信号を複数の信号線15を介して複数の変換部に供給する。複数の変換部はそれぞれ、参照信号のレベルと画素信号のレベルを比較する比較器32、その比較に基づきクロックを計数するカウント回路41、複数の信号線15から比較器32の入力に接続すべき信号線を選択する選択回路31、および、選択された信号線を比較器32の入力に接続し、複数の信号線15のうち非選択の信号線に負荷を接続するスイッチを有する。
【選択図】 図1

Description

本発明は、アナログ-ディジタル変換部を有する固体撮像装置に関する。
固体撮像装置として、行列状に配列された単位画素の列ごとにアナログ-ディジタル(A/D)変換を行うA/D変換器（以下、カラムADC）を搭載したCMOSイメージセンサが用いられる。このA/D変換の手法として、複数の比較器を用いて、時間に対する変化率が異なる参照信号と画素信号を比較し、その比較時間に基づきA/D変換を行う方法がある（特許文献1参照）。
また、画素信号のレベル判定結果に基づき、電圧が傾斜状に変換する複数の参照信号の中から画素信号に適した参照信号を選択し、選択した参照信号と画素信号を比較し、その比較時間に基づきA/D変換を行う方法がある（特許文献2参照）。
特開2007-281987号公報 特開2006-352597号公報
しかし、複数の比較器を用いる特許文献1の方法は回路規模が大きくなる。また、電圧が傾斜状に変化する複数の参照信号の中から選択した参照信号と画素信号を比較する場合に、複数の参照信号の供給方法について、特許文献2には記載がない。
本発明は、回路規模の増大を抑えて、異なる参照信号と画素信号を比較し、画素信号をディジタル信号に高精度に変換することを目的とする。
本発明は、前記の目的を達成する一手段として、以下の構成を備える。
本発明にかかる固体撮像装置は、画素信号を出力する画素部、および、前記画素信号をディジタル信号に変換する変換部の組を複数有する固体撮像装置であって、複数の参照信号を発生し、前記複数の参照信号を、複数の信号線のうち対応する信号線を介して前記複数の変換部のそれぞれに供給する、参照信号発生部を有し、前記複数の変換部はそれぞれ、前記参照信号のレベルと前記画素信号のレベルを比較する比較部、前記比較に基づきクロックを計数する計数部、前記複数の信号線から前記比較部の入力に接続すべき信号線を選択する選択部、および、前記選択された信号線を前記比較部の入力に接続し、前記複数の信号線のうち選択されない信号線に負荷を接続する接続部を有することを特徴とする。
本発明によれば、回路規模の増大を抑えて、異なる参照信号と画素信号を比較し、画素信号をディジタル信号に高精度に変換することができる。
実施例の固体撮像装置である撮像素子の構成例を説明するブロック図。 一般的な選択回路の構成例を説明するブロック図。 一般的な比較器の構成例を示す図。 実施例1の選択回路の構成例を示すブロック図。 実施例1の選択回路の動作を説明するタイミングチャート。 実施例2の選択回路の動作を説明するタイミングチャート。 実施例3の選択回路の動作を説明するタイミングチャート。 実施例4の選択回路の構成例を示すブロック図。 実施例5の選択回路の構成例を示すブロック図。 実施例6の選択回路の構成例を示すブロック図。 実施例6の選択回路の動作を説明するタイミングチャート。 実施例7の選択回路の構成例を示すブロック図。 実施例7の選択回路の動作を説明するタイミングチャート。 実施例8の選択回路と比較器の構成例を示すブロック図。 実施例8の選択回路と比較器の動作を説明するタイミングチャート。 実施例9の選択回路の構成例を示すブロック図。 実施例10の選択回路の構成例を示すブロック図。 実施例11の選択回路の構成例を示すブロック図。 実施例12の選択回路の構成例を示すブロック図。 実施例12の選択回路の動作を説明するタイミングチャート。 実施例13の選択回路の構成例を示すブロック図。 実施例14の選択回路の構成例を示すブロック図。 実施例15の選択回路の構成例を示すブロック図。 実施例16の選択回路と比較器の構成例を示すブロック図。 実施例17の選択回路の構成例を示すブロック図。 実施例18の選択回路の構成例を示すブロック図。 実施例19の固体撮像装置である撮像素子の構成例を説明するブロック図。 バックゲート制御部の構成例を示す回路図。 実施例19の選択回路の構成例を示すブロック図。
以下、本発明にかかる実施例の固体撮像装置およびそのアナログ-ディジタル(A/D)変換方法を図面を参照して詳細に説明する。
［装置の構成］
図1のブロック図により実施例の固体撮像装置である撮像素子100の構成例を説明する。撮像素子100は、CMOSイメージセンサと呼称され、受光した被写体像を光電変換し、その電気信号をディジタル信号として出力する。撮像素子100は、次の主要な回路ブロックから構成される。
画素部10は、光電変換領域である。垂直走査回路11は、画素部10を走査する。増幅部20は、画素部10から出力されるアナログの画素信号を増幅する。参照信号源12は、電圧が傾斜状に変化する参照信号などを発生する参照信号発生部である。
比較部30は、画素信号と参照信号を比較する。カウンタ40は、詳細は後述する比較部30の比較期間をカウントする。メモリ部50は、カウント値を保持し、保持データのビットシフトと演算を行う。比較部30、カウンタ40、メモリ部50は、アナログ-ディジタル変換部(ADC)の主要部を構成する。
水平走査回路60は、メモリ部50が保持するデータを出力回路61に転送するためにメモリ部50を走査する。タイミング発生回路(TG)13は、上記の回路ブロックそれぞれの動作タイミングを制御する。
画素部10には複数の単位画素10-1が配置されているが、簡略化して、図1には四画素のみを示す。単位画素10-1の構成は一般的であり、その詳細説明を省略する。なお、単位画素10-1は、光電変換素子、画素アンプ、光電変換素子が発生した光電荷を画素アンプのゲート電極へ転送制御する転送スイッチ、光電変換素子やゲート電極上の残留電荷をリセットするリセットスイッチなどを備える。そして各画素行は垂直走査回路11が出力する駆動パルスX-1、X-2、…によって順次駆動され、各画素のリセット信号と光電変換信号である有効信号は複数の列信号線V-1〜V-nを経て増幅部20へ導かれる。
増幅部20からメモリ部50までは、列信号線ごとに設けられた、列信号線の数に相当する複数の回路を有する。なお、各列信号線に対応する一連の回路を以下では「列」と呼ぶ場合がある。
増幅部20は、列にそれぞれ対応する複数の増幅回路21を有する。増幅回路21は、画素から入力される信号を単に増幅する機能のみでもよいし、有効信号からリセット信号の差分処理を行う相関二重サンプリング(CDS)機能を有していてもよい。なお、増幅部20を設けない場合、CDS処理は、比較部30の入力部において行われる。また、増幅部20は必須ではないが、信号を増幅することによって、比較部30で発生するノイズの影響が低減する効果がある。
参照信号源12は、ディジタル-アナログ変換器(DAC)を有し、電圧が傾斜状に増加する参照信号、または、所定電圧の参照信号（以下、判定基準信号）を生成し、複数の参照信号または判定基準信号を参照信号線15を介して全列に供給する。あるいは、参照信号線15に定電流を供給して、各列の静電容量を充電することにより参照信号や判定基準信号を発生させてもよい。
比較部30は、列それぞれに対応する、選択回路31と比較器32の組を複数有する。比較器32は、対応する列の画素のリセット信号と参照信号を比較処理した後、当該画素の有効信号と参照信号を選択する際の基準になる判定基準信号を比較処理する。この比較処理結果に基づき選択回路31は参照信号を選択する選択部であり、比較器32は当該画素の有効信号と選択された参照信号を比較処理する。
カウンタ40は、TG13から供給されるクロックの計数部である、列それぞれに対応する複数のカウント回路41を有する。カウント回路41は、対応する比較器32による画素の有効信号と選択された参照信号の比較処理の開始からクロックの計数を開始し、当該比較器32の出力信号が反転（比較処理の終了）するとクロックの計数を終了する。
メモリ部50は、列それぞれに対応する複数のメモリ回路51を有する。メモリ回路51は、対応するカウント回路41の計数結果を、A/D変換結果として保持する。メモリ部50は、水平走査回路60から入力される走査パルスに従い、各メモリ回路51が保持するデータ（A/D変換結果）を出力回路61に転送する。
●選択回路
図2のブロック図により選択回路31の構成例を説明する。
選択回路31は、判定回路101、および、スイッチ111、112を有する。判定回路101は、TG13から入力される制御信号に従いスイッチ111と112の開閉状態を制御し、比較器32による画素の有効信号と判定基準信号の比較処理結果に基づきスイッチ111と112を切り替えて参照信号1または2を比較器32に入力する。なお、スイッチの閉状態において信号または電流は当該スイッチを通過することができ、スイッチの開状態において信号または電流は当該スイッチを通過することができない。
比較器32内に記す静電容量201は、参照信号接続ノード103の負荷として働く静電容量（以下、負荷容量）である。つまり、負荷容量201は、比較器32の入力に存在するキャパシタンス（以下、入力キャパシタンス）の静電容量値や配線などの漂遊キャパシタンスの静電容量値を等価的に表す。
図3により比較器32の構成例を示す。参照信号接続ノード103は、MOSトランジスタのゲートに接続される。MOSトランジスタのゲートと他の端子の間には静電容量（ゲート容量）が存在する。さらに、参照信号接続ノード103には漂遊キャパシタンスも存在する。それらキャパシタンスをまとめて参照信号接続ノード103の負荷容量201とする。
図2に示すように選択回路31を構成すると、参照信号線15-1、15-2に接続される負荷容量201の数は、A/D変換周期ごとに、列と参照信号線15-1または15-2の接続数によって変化する。言い換えれば、各参照信号線の負荷は、A/D変換周期ごとに変動する。参照信号線15-1、15-2の負荷が変動すると、各列における参照信号レベルが変化してA/D変換の精度を損う虞がある。
本実施例においては、比較器32に接続されない参照信号線にも接続された場合と同等の負荷を与えて、参照信号線の負荷変動を抑制する。また、二つの参照信号を切り替える例を説明するが、三つ以上の参照信号であっても、比較器32に接続されない参照信号線にも接続された場合と同等の負荷を与えることで、負荷変動を抑制することができる。また、各参照信号の電圧ランプの傾きは同じでも異なっていてもよい。
図4のブロック図により実施例1の選択回路31の構成例を示す。
選択回路31は、判定回路101、および、スイッチ111、112、113、114を有する。判定回路101は、TG13から入力される制御信号に従いスイッチ111〜114の開閉状態を制御し、比較器32による画素の有効信号と判定基準信号の比較処理結果に基づきスイッチ111〜114を切り替えて参照信号1または2を比較器32に入力する。
スイッチ111と112の一端は参照信号接続ノード103に接続され、スイッチ111の他端は参照信号線15-1に接続される。また、スイッチ112の他端は参照信号線15-2に接続される。スイッチ113とスイッチ114の一端は静電容量102を介してグランド電位GNDに接続され、スイッチ113の他端は参照信号線15-2に接続される。また、スイッチ114の他端は参照信号線15-1に接続される。静電容量102は、負荷容量201とほぼ等しい静電容量値を有する。詳細には、参照信号線からみた場合に、比較器32の入力に接続した場合の静電容量値と、静電容量102に接続した場合の静電容量値がほぼ等しくなるように、静電容量102の静電容量値を決定する。
判定回路101は、比較器32の画素の有効信号と判定基準信号の比較処理結果に基づきスイッチ111-114の開閉状態を制御する。それにより、参照信号線15-1または15-2が選択的に参照信号接続ノード103に接続され、非選択の参照信号線が静電容量102を接続される。つまり、スイッチ111-114は、選択された参照信号線を参照信号接続ノード103に接続し、非選択の参照信号線を静電容量102に接続する接続部120として機能する。
図5のタイミングチャートにより実施例1の選択回路31の動作を説明する。
選択回路31は、まず、比較器32に参照信号1を入力するため、スイッチ111を閉状態、スイッチ114を開状態にして、参照信号線15-1を参照信号接続ノード103に接続する。同時に、スイッチ112を開状態、スイッチ113を閉状態にして、参照信号線15-2に静電容量102を接続する。このとき、画素はリセット信号を出力している。ノイズレベルの変換（N変換）期間、比較器32は、電圧が傾斜状に変化する参照信号1と画素のリセット信号を比較し、参照信号1と画素のリセット信号が同レベルになると比較器32の出力が反転する。
画素信号Vxが有効信号に切り替わった後の判定期間において、参照信号1は判定基準信号として判定基準電圧Vrを維持し、列ごとに、比較が行われる。つまり、判定期間、参照信号源12は、電圧が傾斜状に変化する参照信号の代わりに判定基準電圧Vrの判定基準信号を供給する。
画素の有効信号Vxと判定基準信号Vrの比較処理結果が有効信号Vxが判定基準信号Vrより大きい（Vx＞Vr）を示す列においては、スイッチ111と113が開状態になり、スイッチ112と114が閉状態になる。その結果、参照信号線15-2と参照信号接続ノード103が接続され、参照信号線15-1に静電容量102が接続される。言い替えれば、有効信号との比較に参照信号2が選択されたことになる。比較処理結果がVx≦Vrを示す列においては、スイッチの切り替えは行われない（スイッチ111と113が閉状態、スイッチ112と114が開状態のまま）。言い替えれば、有効信号との比較に参照信号1が選択されたことになる。
信号レベルの変換（S変換）期間、比較器32は、電圧が傾斜状に変化する参照信号1または2と画素の有効信号Vxを比較し、参照信号1または2と画素の有効信号Vxが同レベルになると比較器32の出力が反転する。なお、参照信号1と参照信号2は、初期電圧が同レベルVminで、電圧ランプの傾きが異なる信号である。
カウンタ40の各カウント回路41は、N変換期間またはS変換期間の開始から、対応する列の比較器32の出力信号Voutが反転するまでの期間をでカウントし、カウント結果を対応するメモリ回路51に格納する。そして、有効信号との比較に参照信号2が選択された列のメモリ回路51は、カウント結果に、参照信号2と参照信号1の傾きの比に比例したビットシフトを施す。
このように、Vx≦Vrの場合は傾きが小さい参照信号1を用いて高い分解能のA/D変換を行い、Vx＞Vrの場合は傾きが大きい参照信号2を用いて低い分解能のA/D変換を行って変換時間を短縮する。その際、参照信号線の負荷は、当該信号線の参照信号が比較に用いられるか否かにかかわらずほぼ一定であり、画素信号に依存する参照信号線の負荷変動が抑制され、その結果、A/D変換の精度低下を防ぐことができる。
以下、本発明にかかる実施例2の固体撮像装置およびそのA/D変換方法を説明する。なお、実施例2において、実施例1と略同様の構成については、同一符号を付して、その詳細説明を省略する。
図6のタイミングチャートにより実施例2の選択回路31の動作を説明する。
選択回路31は、まず、比較器32に参照信号1を入力するため、スイッチ111を閉状態、スイッチ114を開状態にして、参照信号線15-1を参照信号接続ノード103に接続する。同時に、スイッチ112を開状態、スイッチ113を閉状態にして、参照信号線15-2に静電容量102を接続する。このとき、画素はリセット信号を出力している。N変換期間、比較器32は、電圧が傾斜状に変化する参照信号1と画素のリセット信号を比較し、参照信号1と画素のリセット信号が同レベルになると比較器32の出力が反転する。
画素信号Vxが有効信号に切り替わった後の判定期間において、スイッチ111を開状態、スイッチ114を閉状態にして、参照信号線15-1に静電容量102を接続する。同時に、スイッチ112を閉状態、スイッチ113を開状態にして、参照信号線15-2を参照信号接続ノード103に接続する。参照信号2の初期レベルはVrであり、参照信号1に対してVoff(=Vr-Vmin)分オフセットされた信号である。従って、判定期間において、比較器32は、判定基準信号Vrと画素の有効信号Vxの比較処理を行う。
そして、比較処理結果がVx＞Vrを示す列においては、スイッチの切り替えは行われない（スイッチ111と113が開状態、スイッチ112と114が閉状態のまま）。その結果、有効信号との比較に参照信号2が選択されたことになる。比較処理結果がVx≦Vrを示す列においては、スイッチ111と113が閉状態になり、スイッチ112と114が開状態になる。その結果、参照信号線15-1と参照信号接続ノード103が接続され、参照信号線15-2に静電容量102が接続される。言い替えれば、有効信号との比較に参照信号1が選択されたことになる。
S変換期間、比較器32は、電圧が傾斜状に変化する参照信号1または2と画素の有効信号Vxを比較し、参照信号1または2と画素の有効信号Vxが同レベルになると比較器32の出力が反転する。なお、参照信号1はVminからVrまでランプ状に電圧が遷移する信号であり、参照信号2はVrからVr+Voffまでランプ状に電圧が遷移する信号であり、両参照信号の電圧ランプの傾きは同じである。
カウンタ40の各カウント回路41は、N変換期間またはS変換期間の開始から、対応する列の比較器32の出力信号Voutが反転するまでの期間をでカウントし、カウント結果を対応するメモリ回路51に格納する。そして、有効信号との比較に参照信号2が選択された列のメモリ回路51は、カウント結果に、参照信号1と参照信号2のオフセットVoff分のカウント値を加算する。
このように、有効信号との比較に用いる参照信号を、画素の有効信号に応じて、オフセットされた二つの参照信号から選択することで、一つの参照信号を用いてA/D変換する場合よりも変換期間を短縮することができる。その際、参照信号線の負荷は、当該信号線の参照信号が比較に用いられるか否かにかかわらずほぼ一定であり、画素信号に依存する参照信号線の負荷変動が抑制され、その結果、A/D変換の精度低下を防ぐことができる。
以下、本発明にかかる実施例3の固体撮像装置およびそのA/D変換方法を説明する。なお、実施例3において、実施例1、2と略同様の構成については、同一符号を付して、その詳細説明を省略する。
図7のタイミングチャートにより実施例3の選択回路31の動作を説明する。
選択回路31は、まず、比較器32に参照信号1を入力するため、スイッチ111を閉状態、スイッチ114を開状態にして、参照信号線15-1を参照信号接続ノード103に接続する。同時に、スイッチ112を開状態、スイッチ113を閉状態にして、参照信号線15-2に静電容量102を接続する。このとき、画素はリセット信号を出力している。N変換期間、比較器32は、電圧が傾斜状に変化する参照信号1と画素のリセット信号を比較し、参照信号1と画素のリセット信号が同レベルになると比較器32の出力が反転する。
画素信号Vxが有効信号に切り替わった後の判定期間において、スイッチ111を開状態、スイッチ114を閉状態にして、参照信号線15-1に静電容量102を接続する。同時に、スイッチ112を閉状態、スイッチ113を開状態にして、参照信号線15-2を参照信号接続ノード103に接続する。参照信号2の初期レベルはVrである。従って、判定期間において、比較器32は、判定基準信号Vrと画素の有効信号Vxの比較処理を行う。
そして、Vx＞Vrを示す列においては、スイッチの切り替えは行われない（スイッチ111と113が開状態、スイッチ112と114が閉状態のまま）。言い替えれば、有効信号との比較に参照信号2が選択されたことになる。比較処理結果がVx≦Vrを示す列においては、スイッチ111と113が閉状態になり、スイッチ112と114が開状態になる。その結果、参照信号線15-1と参照信号接続ノード103が接続され、参照信号線15-2に静電容量102が接続される。言い替えれば、有効信号との比較に参照信号1が選択されたことになる。
S変換期間、比較器32は、電圧が傾斜状に変化する参照信号1または2と画素の有効信号Vxを比較し、参照信号1または2と画素の有効信号Vxが同レベルになると比較器32の出力が反転する。なお、参照信号1はVminからVrまでランプ状に電圧が遷移する信号であり、参照信号2はVrからVmaxまでランプ状に電圧が遷移する信号であり、両参照信号の電圧ランプの傾きは異なる。
カウンタ40の各カウント回路41は、N変換期間またはS変換期間の開始から、対応する列の比較器32の出力信号Voutが反転するまでの期間をでカウントし、カウント結果を対応するメモリ回路51に格納する。そして、有効信号との比較に参照信号2が選択された列のメモリ回路51は、カウント結果に、参照信号2と参照信号1の傾きの比に比例したビットシフトを施す。さらに、ビットシフト後のカウント値に、参照信号1と参照信号2のオフセットVoff(=Vr-Vmin)分のカウント値を加算する。
このように、有効信号との比較に用いる参照信号を、画素の有効信号に応じて、オフセットされ、かつ、電圧ランプの傾きが異なる二つの参照信号から選択することで、一つの参照信号を用いてA/D変換する場合よりも変換期間を短縮することができる。その際、参照信号線の負荷は、当該信号線の参照信号が比較に用いられるか否かにかかわらずほぼ一定であり、画素信号に依存する参照信号線の負荷変動が抑制され、その結果、A/D変換の精度低下を防ぐことができる。
以下、本発明にかかる実施例4の固体撮像装置およびそのA/D変換方法を説明する。なお、実施例4において、実施例1〜3と略同様の構成については、同一符号を付して、その詳細説明を省略する。
図8のブロック図により実施例4の選択回路31の構成例を示す。図4に示す実施例1の構成と異なるのは、参照信号線15-1とスイッチ111の間の静電容量104が接続され、参照信号線15-2とスイッチ112の間に静電容量105が接続されている点である。なお、図には示さないが、変換期間や判定期間以外の期間に、各静電容量に蓄えられた電荷を放電するためのスイッチなどの構成が備わる。
実施例3の参照信号源12は、参照信号として定電流を供給する。従って、供給される定電流と参照信号線の負荷容量により参照信号線上の電圧が傾斜状に遷移する。言い替えれば、実施例3において、参照信号の傾きは電流値と参照信号線の負荷容量によって決まる。また、参照信号接続ノード103の電圧は、参照信号線上の電圧を静電容量104の静電容量値と負荷容量201の静電容量値、または、静電容量105の静電容量値と負荷容量201の静電容量値で分圧した値になる。それら静電容量値が等しいとすれば、参照信号接続ノード103の電圧は参照信号線上の電圧の1/2である。
実施例4において、参照信号の電圧と傾が定電流の値、負荷容量、の静電容量値の比によって決まる以外の動作は実施例1〜3と同様であり、それら実施例と同様の効果が得られる。
以下、本発明にかかる実施例5の固体撮像装置およびそのA/D変換方法を説明する。なお、実施例5において、実施例1〜4と略同様の構成については、同一符号を付して、その詳細説明を省略する。
図9のブロック図により実施例5の選択回路31の構成例を示す。なお、実施例5においては、選択回路31の一部構成が比較器32内に含まれる。
比較器32の入力トランジスタM1は、ゲート端が参照信号接続ノード103に、ソース端がトランジスタM3のドレイン端に、ドレイン端がトランジスタM5のドレイン端にそれぞれ接続される。
入力トランジスタM2は、トランジスタM1と等価な特性を有するトランジスタである。トランジスタM2のゲート端はスイッチ113と114の接続部に、ソース端はトランジスタM3のドレイン端にそれぞれ接続され、ドレイン端はフローティングである。従って、トランジスタM2は動作しない、ダミーのトランジスタである。なお、トランジスタM1とM2は、等価な特性を示すように、サイズが同じ（ゲート幅が同じ、かつ、ゲート長が同じ）である。
トランジスタM4のゲート端は画素信号Vxが入力され、ソース端はトランジスタM3のドレイン端に接続され、ドレイン端はトランジスタM6のドレイン端と、比較器32の出力として判定回路101の入力に接続される。
実施例5において、各列における参照信号線の負荷は等価な特性を有するトランジスタM1とM2の何れかであり、負荷は常に同等になり、画素信号に依存する参照信号線の負荷変動が抑制される。つまり、トランジスタM2は実施例1〜3における静電容量102と同様の機能を果たす。従って、判定回路101、接続部120、トランジスタM2は選択回路31を構成する。勿論、等価なトランジスタM1とM2は、複数の参照信号線の電圧変動や負荷のばらつきに対しても同様に振る舞う。
実施例5において、静電容量102の代わりにダミートランジスタM2を用いる以外の動作は実施例1〜3と同様であり、それら実施例と同様の効果が得られる。
以下、本発明にかかる実施例6の固体撮像装置およびそのA/D変換方法を説明する。なお、実施例6において、実施例1〜5と略同様の構成については、同一符号を付して、その詳細説明を省略する。
図10のブロック図により実施例6の選択回路31の構成例を示す。図8に示す実施例4の構成と異なるのは次の点である。第一に、参照信号線が一本である。第二に、スイッチ112と静電容量105の接続点とGNDの間に静電容量106が接続される。第三に、判定回路101がスイッチ111と113の開閉状態とスイッチ112と114の開閉状態を独立に制御することができる。
図11のタイミングチャートにより実施例6の選択回路31の動作を説明する。
まず、判定回路101は、スイッチ111〜114をすべて閉状態にし、参照信号S1と参照信号S2を同レベルにリセットする。次にスイッチ111と113を開状態にして、参照信号S2を参照信号接続ノード103に接続する。この時、画素はリセット信号を出力している。N変換期間、参照信号線15-1からの充電により参照信号S2の電圧は傾斜状に変化し、比較器32は画素のリセット信号と参照信号S2の比較処理を行う。
画素信号Vxが有効信号に切り替わった後の判定期間の開始時、参照信号源12により参照信号S2の電圧は判定基準信号Vrまで増加される。画素の有効信号Vxと判定基準信号Vrの比較処理結果がVx＞Vrを示す列においては、スイッチ111と113が閉状態になり、スイッチ112と114が開状態になる。その結果、参照信号S1が参照信号接続ノード103に接続され、参照信号S2は静電容量102に接続される。比較処理結果がVx≦Vrを示す列においては、スイッチの切り替えは行われない（スイッチ111と113が開状態、スイッチ112と114が閉状態のまま）。
S変換期間、比較器32は、電圧が傾斜状に変化する参照信号S1またはS2と画素の有効信号Vxを比較し、参照信号S1またはS2と画素の有効信号Vxが同レベルになると比較器32の出力が反転する。なお、例えば静電容量102、104、105、106がそれぞれ負荷容量201と同じ静電容量値を有する場合、参照信号S1の分圧比は1/2、参照信号S2の分圧比は1/3になる。従って、参照信号S1と参照信号S2は、初期電圧は同レベルで、電圧ランプの傾きが異なる信号になる。つまり、参照信号S1の傾きは、参照信号S2の傾きより大きい。
カウンタ40の各カウント回路41は、N変換期間またはS変換期間の開始から、対応する列の比較器32の出力信号Voutが反転するまでの期間をでカウントし、カウント結果を対応するメモリ回路51に格納する。そして、有効信号との比較に参照信号2が選択された列のメモリ回路51は、カウント結果に、参照信号2と参照信号1の傾きの比に比例したビットシフトを施す。このように、実施例1と同様の効果が得られる。
以下、本発明にかかる実施例7の固体撮像装置およびそのA/D変換方法を説明する。なお、実施例7において、実施例1〜6と略同様の構成については、同一符号を付して、その詳細説明を省略する。
図12のブロック図により実施例7の選択回路31の構成例を示す。なお、実施例7においては、選択回路31の一部構成が比較器32内に含まれる。
比較器32の入力トランジスタM1は、ゲート端（第一の参照信号入力部）が参照信号線15-1に、ソース端がトランジスタM3のドレイン端に、ドレイン端がスイッチ115を介してトランジスタM5のドレイン端にそれぞれ接続される。入力トランジスタM2は、ゲート端（第二の参照信号入力部）が参照信号線15-2に、ソース端がトランジスタM3のドレイン端に、ドレイン端がスイッチ116を介してトランジスタM5のドレイン端にそれぞれ接続される。トランジスタM1とＭ2は等価な特性を有するトランジスタである。
トランジスタM4のゲート端（画素信号入力部）は画素信号Vxが入力され、ソース端はトランジスタM3のドレイン端に接続され、ドレイン端はトランジスタM6のドレイン端と、比較器32の出力として判定回路101の入力に接続される。
図13のタイミングチャートにより実施例7の選択回路31の動作を説明する。
まず、判定回路101は、スイッチ115を閉状態にし、スイッチ116を開状態にする。従って、トランジスタM1のドレイン端はM5のドレイン端に接続され、トランジスタM1とトランジスタM4は差動対を構成し、比較器32は参照信号1を入力として動作する（トランジスタM1の動作が有効）。一方、トランジスタM2のドレイン端はフローティングされる（トランジスタM2の動作は無効）。この時、画素はリセット信号を出力している。N変換期間、参照信号1の電圧は傾斜状に変化し、比較器32は画素のリセット信号と参照信号1の比較処理を行う。
画素信号Vxが有効信号に切り替わった後の判定期間の開始時、判定回路101は、スイッチ115を開状態にし、スイッチ116を閉状態にする。従って、トランジスタM2のドレイン端はM5のドレイン端に接続され、トランジスタM2とトランジスタM4は差動対を構成し、比較器32は参照信号2を入力として動作する（トランジスタM2の動作が有効）。参照信号2の初期レベルはVrであり、参照信号1に対してVoff(=Vr-Vmin)分オフセットされた信号である。従って、判定期間において、比較器32は、判定基準信号Vrと画素の有効信号Vxの比較処理を行う。
そして、比較処理結果がVx＞Vrを示す列においては、スイッチの切り替えは行われない（スイッチ115が開状態、スイッチ116が閉状態のまま）。その結果、有効信号との比較対象に参照信号2が選択されたことになる。比較処理結果がVx≦Vrを示す列においては、スイッチ115が閉状態になり、スイッチ116が開状態になる。その結果、有効信号との比較対象に参照信号1が選択されたことになる。つまり、判定回路101およびスイッチ115と116は選択回路31を構成する。
S変換期間、比較器32は、傾斜状に変化する参照信号1または2と画素の有効信号Vxを比較し、参照信号1または2と画素の有効信号Vxが同レベルになると比較器32の出力が反転する。なお、参照信号1はVminからVrまでランプ状に電圧が遷移する信号であり、参照信号2はVrからVr+Voffまでランプ状に電圧が遷移する信号であり、両参照信号の電圧ランプの傾きは同じである。
カウンタ40の各カウント回路41は、N変換期間またはS変換期間の開始から、対応する列の比較器32の出力信号Voutが反転するまでの期間をでカウントし、カウント結果を対応するメモリ回路51に格納する。そして、有効信号との比較に参照信号2が選択された列のメモリ回路51は、カウント結果に、参照信号1と参照信号2のオフセットVoff分のカウント値を加算する。
このように、実施例2と同様の効果が得られる。また、参照信号線には常に同一の負荷として等価な特性を有するトランジスタM1とM2が接続され、等価な特性を有するトランジスタM1とM2は、複数の参照信号線の電圧変動や負荷のばらつきに対しても同様に振る舞う。
ここでは、参照信号1と参照信号2として、オフセットが異なる信号を用いて実施例2と同様の効果を得る例を説明した。勿論、傾きが異なる信号、または、傾きとオフセットが異なる信号を用いれば、実施例1または実施例3と同様の効果を得ることができる。
以下、本発明にかかる実施例8の固体撮像装置およびそのA/D変換方法を説明する。なお、実施例8において、実施例1〜7と略同様の構成については、同一符号を付して、その詳細説明を省略する。
図14のブロック図により実施例8の選択回路31と比較器32の構成例を示す。実施例8においては、選択回路31の一部は比較器32と構成を共にする。実施例8において、参照信号線は一本であり、トランジスタM1、M2、M4のゲートの接続先が、図12に示す実施例7の構成と異なる。
トランジスタM1のゲートは、静電容量105を介して参照信号線15-1に接続され、静電容量106を介して接地電位GNDに接続され、スイッチ117を介してトランジスタM5のドレインおよびゲートに接続される。トランジスタM2のゲートは、静電容量104を介して参照信号線15-1に接続され、スイッチ118を介してトランジスタM5のドレインおよびゲートに接続される。トランジスタM1とM2は等価な特性を有するトランジスタである。
トランジスタM4のゲートには、静電容量107を介して増幅器21から画素信号Vxが入力され、さらに、スイッチ119を介してトランジスタM6のドレインに接続される。スイッチ117、118、119は、TG13から出力される信号RS1、RS2、RS3によってそれぞれ開閉状態が制御される。
図15のタイミングチャートにより実施例8の選択回路31と比較器32の動作を説明する。
N変換KI間の前に、次に説明するリセット動作により、トランジスタM1のゲートに入力される参照信号S1と、トランジスタM2のゲートに入力される参照信号S2がリセットされる。リセット動作前、スイッチ115は閉状態にあり、スイッチ116〜119は開状態にある。判定回路101は、スイッチ116を閉状態にし、スイッチ115を開状態にする。この状態で、TG13がスイッチ118と119を一時的に閉状態にする信号RS1とRS3を出力し、トランジスタM2のゲートに入力される参照信号S2がリセットされる。
続いて、判定回路101は、スイッチ116を開状態にし、スイッチ115を閉状態にする。この状態で、TG13がスイッチ117と119を一時的に閉状態にする信号RS2とRS3を出力し、トランジスタM1のゲートに入力される参照信号S1がリセットされる。この時、画素は、画素信号Vxとしてリセット信号を出力している。
リセット動作後に、N変換、有効信号レベル判定、S変換が順次行われる。N変換期間において、画素は画素信号Vxとしてリセット信号を出力したままであり、スイッチ115は閉状態、スイッチ116〜119は開状態である。そして、参照信号線15-1からの充電により参照信号S1の電圧は傾斜状に変化し、比較器32は画素のリセット信号と参照信号S1の比較処理を行う。
画素信号Vxが有効信号に切り替わった後の判定期間の開始時までに、参照信号源12により参照信号S1は判定基準信号Vrまで増加される。画素の有効信号Vxと判定基準信号Vrの比較処理に基づきスイッチ115とスイッチ116の開閉状態が各列独立に制御される。つまり、判定期間の比較結果がVx≦Vrを示す列においてはスイッチ115は閉状態のまま、スイッチ116は開状態のままである。一方、判定期間の比較結果がVx＞Vrを示す列においては、スイッチ115が開状態に、スイッチ116が閉状態になる。
S変換期間に、比較器32は、電圧が傾斜状に変化する参照信号S1またはS2と画素の有効信号Vxを比較処理する。Vx≦Vrを示した列はスイッチ115が閉状態、スイッチ116が開状態であり、参照信号S1と画素の有効信号Vxが比較される。一方、Vx＞Vrを示した列はスイッチ115が開状態、スイッチ116が閉状態であり、参照信号S2と画素の有効信号Vxが比較される。そして、参照信号S1またはS2と画素の有効信号Vxが同レベルになると比較器32の出力が反転する。
例えば静電容量104、105、106がそれぞれ負荷容量201と同じ静電容量値Cxを有する場合、参照信号S1の分圧比はCx/3Cx=1/3であり、参照信号S2の分圧比はCx/2Cx=1/2になる。従って、参照信号S1とS2として、初期電圧が同レベルで、電圧ランプの傾きが異なる参照信号を得ることができ、参照信号S1の電圧の傾きは、参照信号S2の電圧の傾きより小さい。
その際、各列の画素信号レベルに関わらず、参照信号線15-1の負荷はほぼ変動しない。その結果、実施例6と同様の効果が得られる。
以下、本発明にかかる実施例9の固体撮像装置およびそのA/D変換方法を説明する。なお、実施例9において、実施例1〜8と略同様の構成については、同一符号を付して、その詳細説明を省略する。
図16のブロック図により実施例9の選択回路31の構成例を示す。以下では、実施例1〜3と異なる部分を説明する。実施例9の構成は、参照信号線15-1、15-2とスイッチ111、112の間にバッファ回路（以下、バッファ）を配置する点で、実施例1〜3の構成と異なる。
バッファ121は、入力が参照信号線15-1に接続され、出力がスイッチ111を介して参照信号接続ノード103（比較器32の入力）に接続され、参照信号線15-1から供給される参照信号S1をバッファリングする。また、バッファ122は、入力が参照信号線15-2に接続され、出力がスイッチ112を介して参照信号接続ノード103に接続され、参照信号線15-2から供給される参照信号S2をバッファリングする。
このように、選択回路31は、参照信号線15-1、15-2から供給される参照信号S1、S2をバッファ121、122を介して比較器32の入力に供給する。その他の構成要素については、実施例1〜3と同様の動作を行う。
バッファ121と122の入力に存在する入力キャパシタンスや漂遊キャパシタンスを含む静電容量は、バッファ121と122の出力の接続先に関わらずほぼ一定である。従って、各列の画素信号レベルに関わらず、参照信号線15-1、15-2の負荷は変動しない。その結果、実施例1〜3と同様の効果が得られる。
さらに、参照信号線15-1、15-2と比較器32の入力の間にバッファ121、122が介在するため、比較器32が判定結果Voutを出力する際の参照信号源12の出力への影響も抑制され、A/D変換の精度の低下をさらに防ぐ効果が得られる。
また、バッファ121は、少なくとも、比較器32が画素信号Vxと参照信号S1を比較する期間、動作させればよい。同様に、バッファ122は、少なくとも、比較器32が画素信号Vxと参照信号S2を比較する期間、動作させればよい。また、バッファ121と122を同時に動作させる場合、その出力が比較器32の入力に接続されていないバッファの駆動電流は、容量性の負荷が接続されない分、その出力が比較器32の入力に接続されたバッファの駆動電流よりも小さくなる。
以下、本発明にかかる実施例10の固体撮像装置およびそのA/D変換方法を説明する。なお、実施例10において、実施例1〜9と略同様の構成については、同一符号を付して、その詳細説明を省略する。
図17のブロック図により実施例10の選択回路31の構成例を示す。以下では、実施例1〜3と異なる部分を説明する。実施例10の構成は、参照信号接続ノード103と比較器32の入力の間にバッファ123が介在し、静電容量102に代えてバッファ124を配置する点で、実施例1〜3の構成と異なる。
バッファ123は、入力が参照信号接続ノード103に接続され、出力が比較器32の入力に接続されて、参照信号接続ノード103の信号をバッファリングする。また、バッファ124は、入力がスイッチ113と114の接続点に接続され、出力が何処にも接続されないダミー回路である。バッファ124は、バッファ123と同等または略等しい入力特性を有する。その他の構成要素については、実施例1〜3と同様の動作を行う。
バッファ123と124の入力に存在する入力キャパシタンスや漂遊キャパシタンスを含む静電容量は、バッファ121と122の出力の接続先に関わらずほぼ一定である。従って、各列の画素信号レベルに関わらず、参照信号線15-1、15-2の負荷はほぼ変動しない。その結果、実施例1〜3と同様の効果が得られる。
さらに、バッファ124には容量性の負荷が接続されない分、バッファ124の駆動電流は、バッファ123の駆動電流よりも小さくなる。
以下、本発明にかかる実施例11の固体撮像装置およびそのA/D変換方法を説明する。なお、実施例11において、実施例1〜10と略同様の構成については、同一符号を付して、その詳細説明を省略する。
図18のブロック図により実施例11の選択回路31の構成例を示す。実施例11において、参照信号線15-1からスイッチ111、112の間の構成が、図10に示す実施例6の構成と異なる。
増幅器131は、入力が参照信号線15-1に接続され、出力がスイッチ111を介して参照信号接続ノード103に接続され、参照信号線15-1を介して入力される参照信号源12の出力信号をゲインG1で増幅する。一方、増幅器132は、入力が参照信号線15-1に接続され、出力がスイッチ112を介して参照信号接続ノード103に接続され、参照信号線15-1を介して入力される参照信号源12の出力信号をゲインG2で増幅する。その他の構成要素については、実施例6と同様の動作を行う。
ここで、ゲインG1を1倍、ゲインG2を1/2n倍（nは正の整数）に設定する。つまり、増幅器131は、参照信号源12の出力信号のレベルを維持した参照信号S1を出力し、バッファとして機能する。一方、増幅器132は、参照信号源12の出力信号のレベルを1/2n倍に減衰した参照信号S2を出力し、減衰器として機能する。その結果、参照信号S2のレベルは参照信号S1のレベルに対して1/2n倍になり、参照信号源12から電圧が傾斜状に変化する信号が出力されると、参照信号S1とS2として図11に示すような電圧の傾きが異なる傾斜状信号を得ることができる。
増幅器131と132の入力における入力キャパシタンスや漂遊キャパシタンスを含む静電容量は、増幅器131と132の出力の接続先に関わらずほぼ一定である。従って、各列の画素信号レベルに関わらず、参照信号線15-1の負荷はほぼ変動しない。その結果、実施例6と同様の効果が得られる。
さらに、参照信号線15-1と比較器32の入力の間に増幅器131、132が介在するため、比較器32が判定結果Voutを出力する際の参照信号源12の出力への影響も抑制され、A/D変換の精度の低下をさらに防ぐ効果が得られる。
上記では、ゲインG1を1倍、ゲインG2を1/2n倍とする例を説明したが、ゲイン設定はこれに限るものではない。例えば、ゲインG1を2n倍、ゲインG2を1倍として、増幅器131が参照信号源12の出力信号のレベルを2n倍した参照信号S1を出力し、増幅器132が参照信号源12の出力信号のレベルを維持した参照信号S2を出力するようにしてもよい。
以下、本発明にかかる実施例12の固体撮像装置およびそのA/D変換方法を説明する。なお、実施例12において、実施例1〜11と略同様の構成については、同一符号を付して、その詳細説明を省略する。
図19のブロック図により実施例12の選択回路31の構成例を示す。
増幅器126において、非反転入力端子（以下、＋端子）は静電容量141を介して参照信号線15-1に接続され、反転入力端子（以下、−端子）は基準電圧Vrefに接続され、出力端子は参照信号接続ノード103に接続される。増幅器126の＋端子と出力端子の間には、スイッチ151、静電容量142、静電容量143とスイッチ152の直列接続の三つの要素が並列に接続される。
なお、静電容量143とスイッチ152の接続順序に制限はなく、図19に示すように静電容量143を＋端子側に接続してもよいし、スイッチ152を＋端子側に接続してもよい。また、スイッチ151の開閉状態はTG13から出力される信号RS4によって制御され、スイッチ152の開閉状態は判定回路101によって制御される。
図20のタイミングチャートにより実施例12の選択回路31の動作を説明する。
N変換期間の前に、スイッチ152は閉状態にあり、スイッチ151は開状態にある。この状態で、TG13がスイッチ151を一時的に閉状態にする信号RS4を出力し、増幅器126の出力電圧（参照信号）を基準電圧Vrefにリセットする。
リセット動作後に、N変換、有効信号レベル判定、S変換が順次行われる。N変換期間において、画素は画素信号Vxとしてリセット信号を出力したままであり、スイッチ152は閉状態にあり、参照信号線15-1からの充電により参照信号の電圧は傾斜状に変化し、比較器32は画素のリセット信号と参照信号の比較処理を行う。例えば、静電容量141、142、143の静電容量値をCxとすると、静電容量141の充電電圧V141とゲインCx/2Cx=1/2の乗算結果に基準電圧Vrefを加算した電圧が増幅器126から参照信号として出力される。
画素信号Vxが有効信号に切り替わった後の判定期間の開始までに、参照信号源12により参照信号は判定基準信号Vrまで増加される。画素の有効信号Vxと判定基準信号Vrの比較処理に基づきスイッチ152の開閉状態が各列独立に制御される。つまり、判定期間の比較結果がVx≦Vrを示す列はスイッチ152は閉状態のまま、判定期間の比較結果がVx＞Vrを示す列はスイッチ152が開状態になる。
S変換期間に、比較器32は、電圧が傾斜状に変化する参照信号と画素の有効信号Vxを比較処理する。Vx≦Vrを示した列はスイッチ152が閉状態にあり、静電容量141の充電電圧V141とゲイン1/2の乗算結果に基準電圧Vrefを加算した参照信号と画素信号Vxの比較処理が行われる。一方、Vx＞Vrを示した列はスイッチ152が開状態にあり、静電容量141の充電電圧V141とゲインCx/Cx=1の乗算結果に基準電圧Vrefを加算した参照信号と画素信号Vxの比較処理が行われる。そして、参照信号と画素の有効信号Vxが同レベルになると比較器32の出力が反転する。
つまり、静電容量141、142、143が同じ静電容量値Cxを有する場合、ゲインは1または1/2になり、初期電圧は同レベルで、電圧ランプの傾きが異なる参照信号が得られる。なお、参照信号として適切な傾斜状信号を得ることができれば、静電容量141、142、143の静電容量値は同一である必要はない。静電容量141、142、143の静電容量値がそれぞれC1、C2、C3の場合、スイッチ152が閉状態のゲインはC1/(C2+C3)であり、スイッチ152が開状態のゲインはC1/C2である。
静電容量141は、参照信号線15-1に対して並列に設けられているため、各列の静電容量141を充電する充電電流が共通になることから、各列の画素信号レベルに関わらず、参照信号線15-1の負荷は変動しない。その結果、実施例6と同様の効果が得られる。
以下、本発明にかかる実施例13の固体撮像装置およびそのA/D変換方法を説明する。なお、実施例13において、実施例1〜12と略同様の構成については、同一符号を付して、その詳細説明を省略する。
図21のブロック図により実施例13の選択回路31の構成例を示す。実施例13は、参照信号線15-1からスイッチ111、112の間の構成が、図18に示す実施例11の構成と異なる。
バッファ133は、入力が参照信号線15-1に接続され、出力がスイッチ111を介して参照信号接続ノード103に接続されるとともに増幅器132の入力に接続される。バッファ133は、参照信号線15-1から供給される参照信号源12の出力信号をバッファリングして、参照信号S1を出力する。
増幅器132は、入力がバッファ133の出力に接続され、出力がスイッチ112を介して参照信号接続ノード103に接続される。増幅器132は、バッファ133から入力される参照信号S1をゲインG2（例えば1/2n）で増幅した参照信号2を出力する。その他の構成要素については、実施例11と同様の動作を行う。
つまり、バッファ133は参照信号源12の出力信号のレベルを維持した参照信号S1を出力し、増幅器132は参照信号S1のレベルを1/2n倍に減衰した参照信号S2を出力する。その結果、参照信号S2のレベルは参照信号S1のレベルに対して1/2n倍になり、参照信号源12により電圧が傾斜状に変化する信号が出力されると、参照信号S1とS2として図11に示すような電圧の傾きが異なる傾斜状信号を得ることができる。
バッファ133が設けられているため、各列の画素信号レベルに関わらず、参照信号線15-1の負荷は変動しない。その結果、実施例11と同様の効果が得られる。
上記では、増幅器132のゲインG2を1/2n倍とする例を説明したが、ゲイン設定はこれに限るものではない。例えば、ゲインG2を2n倍として、参照信号源12の出力信号のレベルを変更し、スイッチ111と112の開閉状態を反転しても同様の効果を得ることができる。
以下、本発明にかかる実施例14の固体撮像装置およびそのA/D変換方法を説明する。なお、実施例14において、実施例1〜13と略同様の構成については、同一符号を付して、その詳細説明を省略する。
図22のブロック図により実施例14の選択回路31の構成例を示す。実施例14の構成は、バッファ133の出力に増幅器132の代わりに静電容量144、145が接続される点で、図21に示す実施例13と異なる。
バッファ133の出力は、静電容量144を介して参照信号接続ノード103に接続される。参照信号接続ノード103は、スイッチ153を介して接地電位GNDに接続され、スイッチ154を介して静電容量145の一端に接続される。静電容量145の他端は接地電位GNDに接続される。
N変換期間の前に、スイッチ153は開状態にあり、スイッチ154は閉状態にある。この状態で、TG13がスイッチ153を一時的に閉状態にする信号RS5を出力し、参照信号接続ノード103の電位をリセットする。
バッファ133は、参照信号線15-1を介して供給される参照信号源12の出力信号のレベルを維持した信号を出力する。静電容量144と145が負荷容量201と同じ静電容量値を有するとすると、スイッチ154が開状態の参照信号接続ノード103における参照信号のレベルは、バッファ133が出力する信号のレベルの1/2に分圧される。また、スイッチ154が閉状態の参照信号接続ノード103における参照信号のレベルは、バッファ133が出力する信号のレベルの1/3に分圧される。つまり、参照信号として電圧の傾きが異なる傾斜状信号を得ることができる。
なお、参照信号として適切な傾斜状信号を得ることができれば、静電容量144、145と負荷容量201の静電容量値は異なってもよい。静電容量144、145の静電容量値がそれぞれC1、C2、負荷容量201の静電容量値がCxの場合、スイッチ154が開状態の分圧比はC1/Cxであり、スイッチ154が閉状態の分圧比はC1/(C2+Cx)である。
実施例13と同様に、バッファ133が設けられているため、各列の画素信号レベルに関わらず、参照信号線15-1の負荷は変動しない。その結果、実施例11と同様の効果が得られる。
以下、本発明にかかる実施例15の固体撮像装置およびそのA/D変換方法を説明する。なお、実施例15において、実施例1〜14と略同様の構成については、同一符号を付して、その詳細説明を省略する。
図23のブロック図により実施例15の選択回路31の構成例を示す。実施例15の構成は、バッファ133の出力に増幅器132の代わりに静電容量146、147が接続される点で、図21に示す実施例13と異なる。
バッファ133の出力は、静電容量146を介して参照信号接続ノード103に接続され、スイッチ155の一端に接続される。スイッチ155の他端はスイッチ156の一端に接続され、スイッチ156の他端は接地電位GNDに接続される。さらに、参照信号接続ノード103は、静電容量147を介してスイッチ155と156の接続点に接続される。その他の構成要素については実施例13と同様の動作をする。
N変換前に、スイッチ153は開状態、スイッチ155は開状態、スイッチ156は閉状態にある。この状態で、TG13がスイッチ153を一時的に閉状態にする信号RS5を出力し、参照信号接続ノード103の電位をリセットする。
バッファ133は、参照信号線15-1を介して供給される参照信号源12の出力信号のレベルを維持した信号を出力する。静電容量146と147が負荷容量201と同じ静電容量値を有するとすると、スイッチ155が開状態かつスイッチ156が閉状態の参照信号接続ノード103における参照信号のレベルは、バッファ133が出力する信号のレベルの1/3に分圧される。また、スイッチ155が閉状態かつスイッチ156が開状態の参照信号接続ノード103における参照信号のレベルは、バッファ133が出力する信号のレベルの2/3に分圧される。つまり、参照信号として電圧の傾きが異なる傾斜状信号を得ることができる。
なお、参照信号として適切な傾斜状信号を得ることができれば、静電容量146、147と負荷容量201の静電容量値は異なってもよい。静電容量146、147の静電容量値がそれぞれC1、C2、負荷容量201の静電容量値がCxの場合、スイッチ155が開状態かつスイッチ156が閉状態の分圧比はC1/(C1+C2+Cx)である。また、スイッチ155が閉状態かつスイッチ156が開状態の分圧比は(C1+C2)/(C1+C2+Cx)である。
実施例13と同様に、バッファ133が設けられているため、各列の画素信号レベルに関わらず、参照信号線15-1の負荷は変動しない。その結果、実施例11と同様の効果が得られる。
以下、本発明にかかる実施例16の固体撮像装置およびそのA/D変換方法を説明する。なお、実施例16において、実施例1〜15と略同様の構成については、同一符号を付して、その詳細説明を省略する。
図24のブロック図により実施例16の選択回路31と比較器32の構成例を示す。実施例16においては、選択回路31の一部は比較器32と構成を共にする。実施例16の構成は、静電容量104、105の接続点と参照信号線15-1の間にバッファ134が配置されている点で、図14に示す実施例8の構成と異なる。
バッファ134は、参照信号源12の出力信号をバッファリングする。その他の構成要素については実施例8と同様の動作をする。
バッファ134が設けられているため、各列の画素信号レベルに関わらず、参照信号線15-1の負荷は変動しない。その結果、実施例8と同様の効果が得られる。
さらに、参照信号線15-1と比較器32の入力の間にバッファ134が介在するため、比較器32が判定結果Voutを出力する際の参照信号源12の出力への影響も抑制され、A/D変換の精度の低下をさらに防ぐ効果が得られる。
以下、本発明にかかる実施例17の固体撮像装置およびそのA/D変換方法を説明する。なお、実施例17において、実施例1〜16と略同様の構成については、同一符号を付して、その詳細説明を省略する。
図25のブロック図により実施例17の選択回路31の構成例を示す。実施例17は、図16に示す実施例9におけるバッファ121と122の具体的な構成例を示す。以下では、バッファ121と122について説明する。
バッファ121は、トランジスタM7、電流源161、スイッチ162から構成される。トランジスタM7のソースはスイッチ162を介して一端が電源に接続された可変電流源161に接続され、トランジスタM7のドレインは接地電位GNDに接続される。そして、トランジスタM7のゲートはバッファ121の入力端子であり、トランジスタM7のソースはバッファ121の出力端子である。
同様に、バッファ122は、トランジスタM8、電流源163、スイッチ164から構成される。トランジスタM8のソースはスイッチ164を介して一端が電源に接続された可変電流源163に接続され、トランジスタM8のドレインは接地電位GNDに接続される。そして、トランジスタM8のゲートはバッファ122の入力端子であり、トランジスタM7のソースはバッファ122の出力端子である。
スイッチ162と164の開閉状態は、TG13が出力する信号RS6により制御され、リセット期間からS変換が終了するまでの期間に、スイッチ162と164はともに閉状態になる。スイッチ162と164が閉状態の期間に、トランジスタM7とM8はソースフォロアを形成し、バッファ121と122のバッファ機能が有効になる。
リセット期間からS変換が終了するまでの期間を除く期間に、スイッチ162と164はともに開状態になり、バッファ121と122のバッファ機能が無効になる。従って、バッファ121と122分の消費電流が低減される。さらに、スイッチ162と164を独立に制御して、判定期間中に、バッファ122の動作を停止することもできる。
可変電流源161の出力電流I1と、可変電流源162の出力電流I2は、判定回路101により、スイッチ111と112の開閉に同期して制御される。スイッチ111が閉状態かつスイッチ112が開状態の場合、バッファ121の出力は参照信号接続ノード103に接続され、バッファ122の出力は参照信号接続ノード103と未接続になる。その際、バッファ121の出力には静電容量108と負荷容量201が直列接続された容量性負荷が接続されるため、可変電流源161の電流I1を、容量性負荷を充電するのに充分な電流値に設定する。一方、可変電流源163の電流I2は、バッファ122の出力が無負荷であるから電流I1より小さい値に設定する（I1＞I2）。
一方、スイッチ111が開状態かつスイッチ112が閉状態の場合、バッファ121の出力は無負荷、バッファ122の出力の接続先は容量性負荷に切り替わる。従って、電流I2は、容量性負荷を充電するのに充分な電流値に設定し、電流I1は電流I2より小さい値に設定する（I1＜I2）。
ただし、無負荷に対する電流I1、I2を過度に小さな値に設定すると、スイッチ111、112の開閉状態の切り替えによりバッファ121と122の入力の静電容量に大きな変動が生じ、参照信号線15-1、15-2に対する負荷変動として現われる。従って、電流I1、I2の増減は、要求A/D変換精度を満たすように設定する必要がある。
また、スイッチ117と119は、比較器32の入力の電位をリセットするために、N変換前のリセット動作において、TG13の制御により一時的に閉状態にされるスイッチである。
以下、本発明にかかる実施例18の固体撮像装置およびそのA/D変換方法を説明する。なお、実施例18において、実施例1〜17と略同様の構成については、同一符号を付して、その詳細説明を省略する。
図26のブロック図により実施例18の選択回路31の構成例を示す。実施例18は、図17に示す実施例11におけるバッファ123と124の具体的な構成例を示す。以下では、バッファ123と124について説明する。
バッファ123は、トランジスタM9、電流源165、スイッチ166から構成される。トランジスタM9のソースはスイッチ166を介して一端が電源に接続された電流源165に接続され、トランジスタM9のドレインは接地電位GNDに接続される。そして、トランジスタM9のゲートはバッファ123の入力端子であり、トランジスタM9のソースはバッファ123の出力端子である。
同様に、バッファ124は、トランジスタM10、電流源167、スイッチ168から構成される。トランジスタM10のソースはスイッチ168を介して一端が電源に接続された電流源167に接続され、トランジスタM10のドレインは接地電位GNDに接続される。そして、トランジスタM10のゲートはバッファ124の入力端子である。トランジスタM10のソースはスイッチ168以外には接続されず、実施例11で説明したように、バッファ124は、参照信号線15-1、15-2の負荷変動を抑制するためのダミー回路として機能する。
スイッチ166と168の開閉状態は、TG13が出力する信号RS7により制御され、リセット期間からS変換が終了するまでの期間に、スイッチ166と168はともに閉状態になる。スイッチ166が閉状態の期間に、トランジスタM9はソースフォロアを形成し、バッファ123のバッファ機能が有効になる。一方、スイッチ168が閉状態の期間に、トランジスタM10はソースフォロアを形成し、バッファ124のダミー機能が有効になる。
リセット期間からS変換が終了するまでの期間を除く期間に、スイッチ166と168はともに開状態になり、バッファ123と124のバッファ機能が無効になる。従って、バッファ123と124分の消費電流が低減される。さらに、スイッチ166と168を独立に制御して、判定期間中に、バッファ124の動作を停止することもできる。
バッファ123の出力には、静電容量108と負荷容量201が直列接続された容量性負荷が接続されるため、電流源165の電流I3を、容量性負荷を充電するのに充分な電流値に設定する。一方、電流源167の電流I4は、バッファ124の出力には負荷が接続されないため電流I3より小さい値に設定する（I3＞I4）。
ただし、電流I4を過度に小さい値に設定すると、バッファ123の入力の静電容量とバッファ124の入力の静電容量の差が大きくなり、参照信号線15-1、15-2に対する負荷変動として現われる。従って、電流I4の値は、要求A/D変換精度を満たすように設定する必要がある。
以下、本発明にかかる実施例19の固体撮像装置およびそのA/D変換方法を説明する。なお、実施例19において、実施例1〜18と略同様の構成については、同一符号を付して、その詳細説明を省略する。
図27のブロック図により実施例19の固体撮像装置である撮像素子100の構成例を説明する。実施例19の撮像素子100は、参照信号線15-1の信号を入力して信号VBを出力するバックゲート制御部14が配置される点で、図1に示す撮像素子100の構成と異なる。
図28の回路図によりバックゲート制御部14の構成例を示す。
バックゲート制御部14は、トランジスタM11、電流源169、スイッチ170から構成される。トランジスタM11のゲートは、参照信号線15-1に接続され、参照信号1が入力される。トランジスタM11のドレインは、接地電位GNDに接続される。トランジスタM11のソースとバックゲート（またはバルク）は、スイッチ170を介して一端が電源に接続された電流源169に接続される。
スイッチ170の開閉状態は、TG13が出力する信号RS8により制御され、リセット期間からS変換が終了するまでの期間、スイッチ170は閉状態になる。スイッチ170が閉状態の期間、トランジスタM11はソースフォロアを形成し、バックゲート制御部14は、参照信号1をバッファリングした信号VBを出力する。
図29のブロック図により実施例19の選択回路31の構成例を示す。実施例19の選択回路31は、図22に示す実施例14におけるバッファ133の具体的な構成例を示す。以下、バッファ133について説明する。
バッファ133は、トランジスタM12、電流源171、スイッチ172から構成される。トランジスタM12のソースはスイッチ172を介して一端が電源に接続された電流源171に接続され、トランジスタM12のドレインは接地電位GNDに接続される。そして、トランジスタM12のゲートはバッファ133の入力端子であり、トランジスタM12のソースはバッファ133の出力端子である。さらに、トランジスタM12のバックゲートには信号VBが入力される。
スイッチ172の開閉状態は、TG13が出力する信号RS8により制御され、リセット期間からS変換が終了するまでの期間、スイッチ172は閉状態になる。スイッチ172が閉状態の期間、トランジスタM12はソースフォロアを形成し、バッファ133のバッファ機能が有効になる。
バッファ機能が有効の場合、凡そ参照信号1よりもトランジスタM12の閾値電圧分高い電圧がトランジスタM12のソース電圧として出力される。また、トランジスタM12のバックゲートには、凡そ参照信号1よりもバックゲート制御部14のトランジスタM11の閾値電圧分高い電圧が信号VBとして入力される。
ここで、トランジスタM11とM12の閾値電圧を同値に設定する。その結果、トランジスタM12のバックゲート電位とソース電位を同電位に制御することが可能になり、ソースフォロアの基板バイアス効果を避け、バッファ挿入によるリニアリティ劣化を低減することができる。
以上では、図22に示す実施例14のバッファ133について説明したが、実施例13、15、16についても、同様のバッファ構成を用い、バックゲート制御部14を追加することができる。

Claims (10)

  1. 画素信号を出力する画素部、および、前記画素信号をディジタル信号に変換する変換部の組を複数有する固体撮像装置であって、
    複数の参照信号を発生し、前記複数の参照信号を、複数の信号線のうち対応する信号線を介して前記複数の変換部のそれぞれに供給する、参照信号発生部を有し、
    前記複数の変換部はそれぞれ、
    前記参照信号のレベルと前記画素信号のレベルを比較する比較部、
    前記比較に基づきクロックを計数する計数部、
    前記複数の信号線から前記比較部の入力に接続すべき信号線を選択する選択部、および、
    前記選択された信号線を前記比較部の入力に接続し、前記複数の信号線のうち選択されない信号線に負荷を接続する接続部を有する固体撮像装置。
  2. 前記負荷は、前記比較部の入力に存在する静電容量値に等しい静電容量値を有する請求項1に記載された固体撮像装置。
  3. 前記負荷は、前記比較部の入力に設けられたトランジスタとサイズが同じトランジスタである請求項1に記載された固体撮像装置。
  4. さらに、前記選択部が選択した信号線の参照信号はバッファ回路を経て前記比較部に入力される請求項1に記載された固体撮像装置。
  5. 少なくとも、前記比較部が前記参照信号のレベルと前記画素信号のレベルを比較する期間に、前記バッファ回路が動作する請求項4に記載された固体撮像装置。
  6. 前記負荷は前記バッファ回路と略等しいバッファ回路であり、前記比較部に接続されるバッファ回路の駆動電流よりも、前記負荷として機能するバッファ回路の駆動電流が小さい請求項5に記載された固体撮像装置。
  7. 前記選択部は、
    前記画素信号を前記ディジタル信号に変換する期間の前に、前記複数の信号線のうち前記参照信号発生部から前記参照信号の代わりに判定基準電圧が供給される信号線を、前記比較部の入力に接続するように選択し、
    前記期間に、前記比較部による前記判定基準電圧と前記画素信号のレベルの比較の結果に基づき、前記比較部の入力に接続する信号線を選択する請求項1から請求項6の何れか一項に記載された固体撮像装置。
  8. 画素信号を出力する画素部、および、前記画素信号をディジタル信号に変換する変換部の組を複数有する固体撮像装置であって、
    複数の参照信号を発生し、前記複数の参照信号を、前記複数の変換部に供給する参照信号の発生部を有し、
    前記複数の変換部はそれぞれ、前記参照信号のレベルと前記画素信号のレベルを比較する比較部、および、前記比較に基づきクロックを計数する計数部を有し、
    前記比較部は、前記複数の参照信号それぞれを入力する複数の参照信号入力部、および、前記複数の参照信号入力部の何れかの入力の動作を選択的に有効にする選択部を有する固体撮像装置。
  9. 前記比較部は、さらに前記画素信号を入力する画素信号入力部を有し、
    前記複数の参照信号入力部および前記画素信号入力部はそれぞれサイズが同じトランジスタで構成され、前記有効にされた参照信号入力部のトランジスタと前記画素信号入力部のトランジスタは差動対を構成する請求項8に記載された固体撮像装置。
  10. 前記選択部は、前記画素信号をディジタル信号に変換する期間の前に、前記複数の信号線のうち前記発生部から前記参照信号の代わりに判定基準電圧が入力される参照信号入力部の前記入力の動作を有効にし、前記期間に、前記比較部による前記判定基準電圧と前記画素信号のレベルの比較の結果に基づき前記入力の動作を有効にする参照信号入力部を選択する請求項8または請求項9に記載された固体撮像装置。
JP2013005708A 2012-02-09 2013-01-16 固体撮像装置 Active JP5893573B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2013005708A JP5893573B2 (ja) 2012-02-09 2013-01-16 固体撮像装置
US13/757,422 US9159750B2 (en) 2012-02-09 2013-02-01 Solid-state image sensing device
RU2013104449/08A RU2546554C2 (ru) 2012-02-09 2013-02-01 Твердотельное устройство считывания изображений
EP13154150.0A EP2627078B1 (en) 2012-02-09 2013-02-06 Solid-state image sensing device
IN509CH2013 IN2013CH00509A (ja) 2012-02-09 2013-02-06
CN201310049957.0A CN103248842B (zh) 2012-02-09 2013-02-08 固态图像感测装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012026422 2012-02-09
JP2012026422 2012-02-09
JP2013005708A JP5893573B2 (ja) 2012-02-09 2013-01-16 固体撮像装置

Publications (3)

Publication Number Publication Date
JP2013179577A true JP2013179577A (ja) 2013-09-09
JP2013179577A5 JP2013179577A5 (ja) 2015-09-24
JP5893573B2 JP5893573B2 (ja) 2016-03-23

Family

ID=47844061

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013005708A Active JP5893573B2 (ja) 2012-02-09 2013-01-16 固体撮像装置

Country Status (6)

Country Link
US (1) US9159750B2 (ja)
EP (1) EP2627078B1 (ja)
JP (1) JP5893573B2 (ja)
CN (1) CN103248842B (ja)
IN (1) IN2013CH00509A (ja)
RU (1) RU2546554C2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015079597A1 (ja) * 2013-11-29 2015-06-04 パナソニックＩｐマネジメント株式会社 固体撮像装置及び撮像装置
WO2015159729A1 (ja) * 2014-04-16 2015-10-22 ソニー株式会社 撮像素子、制御方法、プログラム、および電子機器
JP2017135347A (ja) * 2016-01-29 2017-08-03 キヤノン株式会社 半導体装置および電子機器
JP2018182458A (ja) * 2017-04-07 2018-11-15 キヤノン株式会社 信号処理装置及び方法、撮像素子、及び撮像装置
JP2019041327A (ja) * 2017-08-28 2019-03-14 キヤノン株式会社 撮像装置、撮像システム、移動体
CN110581967A (zh) * 2018-06-08 2019-12-17 佳能株式会社 成像装置、成像系统、移动体以及用于层压的半导体基板
KR20200013497A (ko) * 2018-07-30 2020-02-07 에스케이하이닉스 주식회사 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서
KR20200097507A (ko) * 2019-02-08 2020-08-19 삼성전자주식회사 이미지 센서
JP2020167544A (ja) * 2019-03-29 2020-10-08 キヤノン株式会社 撮像装置、撮像システム、および撮像装置の駆動方法
CN112150967A (zh) * 2020-10-20 2020-12-29 厦门天马微电子有限公司 一种显示面板、驱动方法及显示装置
WO2021084826A1 (ja) * 2019-10-30 2021-05-06 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5610961B2 (ja) 2010-09-30 2014-10-22 キヤノン株式会社 固体撮像装置及び固体撮像装置の駆動方法
JP5808162B2 (ja) 2011-06-23 2015-11-10 キヤノン株式会社 撮像素子、撮像装置及び撮像素子の駆動方法
JP5893550B2 (ja) 2012-04-12 2016-03-23 キヤノン株式会社 撮像装置及び撮像システム
JP5922997B2 (ja) 2012-06-22 2016-05-24 キヤノン株式会社 固体撮像装置
JP6103934B2 (ja) * 2012-12-28 2017-03-29 キヤノン株式会社 光電変換装置、撮像システム、および光電変換装置の駆動方法
JP6478467B2 (ja) * 2013-03-28 2019-03-06 キヤノン株式会社 撮像装置、撮像装置の駆動方法、撮像システム
JP6319946B2 (ja) 2013-04-18 2018-05-09 キヤノン株式会社 固体撮像装置及び撮像システム
JP6100074B2 (ja) 2013-04-25 2017-03-22 キヤノン株式会社 光電変換装置及び撮像システム
JP6274788B2 (ja) 2013-08-28 2018-02-07 キヤノン株式会社 撮像装置、撮像システム及び撮像装置の駆動方法
JP6239975B2 (ja) 2013-12-27 2017-11-29 キヤノン株式会社 固体撮像装置及びそれを用いた撮像システム
JP6245997B2 (ja) 2014-01-16 2017-12-13 キヤノン株式会社 固体撮像装置及び撮像システム
JP6274898B2 (ja) 2014-02-17 2018-02-07 キヤノン株式会社 固体撮像装置及びカメラ
JP6541347B2 (ja) 2014-03-27 2019-07-10 キヤノン株式会社 固体撮像装置および撮像システム
JP6548391B2 (ja) 2014-03-31 2019-07-24 キヤノン株式会社 光電変換装置および撮像システム
JP6463000B2 (ja) 2014-05-02 2019-01-30 キヤノン株式会社 固体撮像装置及び撮像システム
JP2016005054A (ja) 2014-06-16 2016-01-12 キヤノン株式会社 固体撮像装置
JP6389685B2 (ja) 2014-07-30 2018-09-12 キヤノン株式会社 撮像装置、および、撮像システム
CN104469192B (zh) * 2014-12-11 2017-11-17 昆山锐芯微电子有限公司 补偿电路和图像传感器
US10359312B2 (en) * 2014-12-24 2019-07-23 Pixart Imaging Inc. Pixel transfer rate boosting device
JP2016181736A (ja) * 2015-03-23 2016-10-13 キヤノン株式会社 撮像装置、その駆動方法及び撮像システム
CN104796637B (zh) * 2015-04-17 2018-04-13 昆山锐芯微电子有限公司 图像传感器的读出系统和读出方法
JP6529352B2 (ja) * 2015-06-17 2019-06-12 キヤノン株式会社 撮像装置及び撮像システム
US10003761B2 (en) 2015-09-10 2018-06-19 Canon Kabushiki Kaisha Imaging device having multiple analog-digital conversion circuits that perform multiple ad conversions for a singular one of a pixel signal
US9838637B2 (en) 2015-10-21 2017-12-05 Canon Kabushiki Kaisha Solid-state image sensor, method of controlling the same, image sensing system, and camera
JP6674224B2 (ja) 2015-10-22 2020-04-01 キヤノン株式会社 固体撮像装置
US10340936B2 (en) 2015-11-06 2019-07-02 Ams Sensors Belgium Bvba Analog-to-digital conversion and method of analog-to-digital conversion
US10348323B2 (en) 2015-11-06 2019-07-09 Ams Sensors Belgium Bvba Analog-to-digital conversion and method of analog-to-digital conversion
JP6711634B2 (ja) 2016-02-16 2020-06-17 キヤノン株式会社 撮像装置、撮像装置の駆動方法、及び撮像システム
JP6727938B2 (ja) 2016-06-10 2020-07-22 キヤノン株式会社 撮像装置、撮像装置の制御方法、及び撮像システム
JP6776011B2 (ja) 2016-06-10 2020-10-28 キヤノン株式会社 撮像装置及び撮像システム
JP7193907B2 (ja) 2017-01-23 2022-12-21 キヤノン株式会社 固体撮像装置
US10401942B2 (en) * 2017-02-22 2019-09-03 Ambiq Micro Inc. Reference voltage sub-system allowing fast power up from extended periods of ultra-low power standby mode
JP7089390B2 (ja) 2018-03-30 2022-06-22 キヤノン株式会社 光電変換装置及びその駆動方法
JP7116599B2 (ja) * 2018-06-11 2022-08-10 キヤノン株式会社 撮像装置、半導体装置及びカメラ
JP7365775B2 (ja) 2019-02-21 2023-10-20 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
JP6986046B2 (ja) 2019-05-30 2021-12-22 キヤノン株式会社 光電変換装置および機器
JP7345301B2 (ja) 2019-07-18 2023-09-15 キヤノン株式会社 光電変換装置および機器
EP3806328B1 (en) * 2019-10-08 2022-08-17 Photolitics OOD Comparator device for comparing an analog signal with a reference signal
WO2021127809A1 (en) * 2019-12-23 2021-07-01 Huawei Technologies Co., Ltd. Imaging apparatus and imaging method
KR20210135117A (ko) * 2020-05-04 2021-11-12 에스케이하이닉스 주식회사 이미지 센싱 장치
JP2022130037A (ja) 2021-02-25 2022-09-06 キヤノン株式会社 光電変換装置及び機器
JP2022144242A (ja) 2021-03-18 2022-10-03 キヤノン株式会社 光電変換装置、光電変換システムおよび移動体

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006352597A (ja) * 2005-06-17 2006-12-28 Sony Corp 固体撮像装置、固体撮像装置におけるａｄ変換方法および撮像装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4524652B2 (ja) 2005-07-06 2010-08-18 ソニー株式会社 Ａｄ変換装置並びに半導体装置
JP4744343B2 (ja) 2006-04-10 2011-08-10 ソニー株式会社 固体撮像装置および固体撮像装置の駆動方法
JP2008182516A (ja) 2007-01-25 2008-08-07 Fujitsu Ltd インタフェース回路および半導体集積回路
JP5063234B2 (ja) 2007-07-20 2012-10-31 キヤノン株式会社 撮像装置、撮像システム、及び、撮像装置の動作方法
JP5188292B2 (ja) 2008-06-30 2013-04-24 キヤノン株式会社 撮像システムおよび撮像システムの駆動方法
JP5178458B2 (ja) * 2008-10-31 2013-04-10 キヤノン株式会社 固体撮像装置、撮像システム、および、固体撮像装置の駆動方法
JP5636694B2 (ja) * 2009-04-03 2014-12-10 ソニー株式会社 電子機器、ａｄ変換装置、ａｄ変換方法
JP2010251957A (ja) * 2009-04-14 2010-11-04 Sony Corp Ａｄ変換装置、固体撮像素子、およびカメラシステム
JP2011004390A (ja) 2009-05-18 2011-01-06 Canon Inc 撮像装置、撮像システム、及び撮像装置の駆動方法
JP5218309B2 (ja) * 2009-07-14 2013-06-26 ソニー株式会社 固体撮像素子およびその制御方法、並びにカメラシステム
JP5219962B2 (ja) * 2009-08-13 2013-06-26 キヤノン株式会社 固体撮像素子、その駆動方法、及び撮像システム
JP2011259407A (ja) 2010-05-13 2011-12-22 Sony Corp 信号処理回路、固体撮像素子およびカメラシステム
JP2011259305A (ja) 2010-06-10 2011-12-22 Toshiba Corp 固体撮像装置
JP5632660B2 (ja) 2010-06-18 2014-11-26 キヤノン株式会社 Ａｄ変換器及びそれを複数用いた固体撮像装置
CN101917193B (zh) 2010-08-05 2013-02-06 西安交通大学 一种数字控制开关dc-dc变换器用模数转换器
US8928789B2 (en) 2010-09-30 2015-01-06 Canon Kabushiki Kaisha Solid-state imaging apparatus
JP5791338B2 (ja) 2011-04-07 2015-10-07 キヤノン株式会社 固体撮像装置及びその駆動方法
JP5808162B2 (ja) 2011-06-23 2015-11-10 キヤノン株式会社 撮像素子、撮像装置及び撮像素子の駆動方法
JP5978771B2 (ja) * 2012-05-31 2016-08-24 ソニー株式会社 信号処理装置および方法、撮像素子、並びに、撮像装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006352597A (ja) * 2005-06-17 2006-12-28 Sony Corp 固体撮像装置、固体撮像装置におけるａｄ変換方法および撮像装置

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2015079597A1 (ja) * 2013-11-29 2017-03-16 パナソニックＩｐマネジメント株式会社 固体撮像装置及び撮像装置
US9641774B2 (en) 2013-11-29 2017-05-02 Panasonic Intellectual Property Management Co., Ltd. Solid-state imaging device and imaging device
WO2015079597A1 (ja) * 2013-11-29 2015-06-04 パナソニックＩｐマネジメント株式会社 固体撮像装置及び撮像装置
WO2015159729A1 (ja) * 2014-04-16 2015-10-22 ソニー株式会社 撮像素子、制御方法、プログラム、および電子機器
JPWO2015159729A1 (ja) * 2014-04-16 2017-04-13 ソニー株式会社 撮像素子、制御方法、プログラム、および電子機器
US10009557B2 (en) 2014-04-16 2018-06-26 Sony Corporation Imaging element, control method, program, and electronic device
JP2017135347A (ja) * 2016-01-29 2017-08-03 キヤノン株式会社 半導体装置および電子機器
US10218337B2 (en) 2016-01-29 2019-02-26 Canon Kabushiki Kaisha Semiconductor device and electronic apparatus
JP2018182458A (ja) * 2017-04-07 2018-11-15 キヤノン株式会社 信号処理装置及び方法、撮像素子、及び撮像装置
JP7005231B2 (ja) 2017-08-28 2022-01-21 キヤノン株式会社 撮像装置、撮像システム、移動体
JP2019041327A (ja) * 2017-08-28 2019-03-14 キヤノン株式会社 撮像装置、撮像システム、移動体
CN110581967A (zh) * 2018-06-08 2019-12-17 佳能株式会社 成像装置、成像系统、移动体以及用于层压的半导体基板
CN110581967B (zh) * 2018-06-08 2022-05-13 佳能株式会社 成像装置、成像系统、移动体以及用于层压的半导体基板
KR20200013497A (ko) * 2018-07-30 2020-02-07 에스케이하이닉스 주식회사 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서
KR102506833B1 (ko) * 2018-07-30 2023-03-08 에스케이하이닉스 주식회사 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서
KR20200097507A (ko) * 2019-02-08 2020-08-19 삼성전자주식회사 이미지 센서
KR102656526B1 (ko) 2019-02-08 2024-04-12 삼성전자주식회사 이미지 센서
JP2020167544A (ja) * 2019-03-29 2020-10-08 キヤノン株式会社 撮像装置、撮像システム、および撮像装置の駆動方法
JP7258629B2 (ja) 2019-03-29 2023-04-17 キヤノン株式会社 撮像装置、撮像システム、および撮像装置の駆動方法
WO2021084826A1 (ja) * 2019-10-30 2021-05-06 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
US11924571B2 (en) 2019-10-30 2024-03-05 Sony Semiconductor Solutions Corporation Solid-state imaging element
CN112150967A (zh) * 2020-10-20 2020-12-29 厦门天马微电子有限公司 一种显示面板、驱动方法及显示装置
CN112150967B (zh) * 2020-10-20 2024-03-01 厦门天马微电子有限公司 一种显示面板、驱动方法及显示装置

Also Published As

Publication number Publication date
EP2627078A2 (en) 2013-08-14
CN103248842A (zh) 2013-08-14
RU2546554C2 (ru) 2015-04-10
EP2627078A3 (en) 2016-09-07
EP2627078B1 (en) 2018-11-07
IN2013CH00509A (ja) 2015-07-31
JP5893573B2 (ja) 2016-03-23
CN103248842B (zh) 2016-06-22
US20130206961A1 (en) 2013-08-15
RU2013104449A (ru) 2014-08-10
US9159750B2 (en) 2015-10-13

Similar Documents

Publication Publication Date Title
JP5893573B2 (ja) 固体撮像装置
US8760213B2 (en) Ramp signal output circuit, analog-to-digital conversion circuit, imaging device, method for driving ramp signal output circuit, method for driving analog-to-digital conversion circuit, and method for driving imaging device
US8269872B2 (en) Analog-to-digital converter, analog-to-digital converting method, solid-state image pickup device, and camera system
JP6057931B2 (ja) 光電変換装置及びそれを用いた撮像システム
JP5858695B2 (ja) 固体撮像装置及び固体撮像装置の駆動方法
JP5979896B2 (ja) 固体撮像装置
US6512546B1 (en) Image sensor using multiple array readout lines
WO2017179319A1 (ja) 固体撮像素子、電子機器、および、固体撮像素子の制御方法
JP4677310B2 (ja) イメージセンサの検出回路
US9716510B2 (en) Comparator circuits with constant input capacitance for a column-parallel single-slope ADC
JP2012165168A (ja) 半導体装置、物理情報取得装置、及び、信号読出し方法
JP4474982B2 (ja) 固体撮像装置および固体撮像装置の信号処理方法
JP2013197880A (ja) 固体撮像装置及びその駆動方法
WO2009131018A1 (ja) イメージセンサー用ａ／ｄ変換器
US11528441B2 (en) Solid-state imaging device, AD-converter circuit and current compensation circuit
JP6152992B2 (ja) 固体撮像装置およびカメラ
US20210258532A1 (en) Image sensor
US11611336B2 (en) Comparator for low-banding noise and CMOS image sensor including the same
Wang et al. A 19-bit column-parallel folding-integration/cyclic cascaded ADC with a pre-charging technique for CMOS image sensors
US9807333B2 (en) Imaging apparatus and imaging system

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150731

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150731

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20150731

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20150821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160224

R151 Written notification of patent or utility model registration

Ref document number: 5893573

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151