JP2016181736A - 撮像装置、その駆動方法及び撮像システム - Google Patents

Abstract

【課題】ＡＤ変換の設定を行うための判定信号の伝送をより簡易な構成で行うこと。
【解決手段】撮像装置の駆動方法であって、複数の比較回路のうちの少なくとも一部の比較回路が、光電変換信号の電位と、所定の電位とを比較した結果を示す判定信号を生成する第１ステップと、少なくとも一部の比較回路が生成した判定信号に基づいて、複数の比較回路のうちの２つ以上に入力される参照信号の時間に対する電位の変化量を設定する第２ステップと、複数の比較回路の各々が、第２ステップで設定された参照信号と、光電変換信号とを比較した結果に基づいて、光電変換信号のアナログデジタル変換を行う第３ステップとを備えることを特徴とする。
【選択図】図１

Description

本発明は、撮像装置、その駆動方法及び撮像システムに関する。

特許文献１には、信号のレベルに応じて、比較回路に入力される参照信号（ランプ信号）の電位の時間に対する変化率を切り替えてＡＤ変換を行う技術が開示されている。比較回路は画素部の列ごとに設けられており、参照信号の変化率を変えるために用いられる制御信号（選択信号）も画素部の列ごとに伝送される。

特開２０１３−９０８７号公報

特許文献１に記載の技術では、画素部の列ごとに参照信号の変化率を変えるための制御信号を伝送させる制御信号線が必要となる。そのため、配線数が多くなり回路構成が複雑化する。画素数の増加に伴いＡＤ変換回路の個数が増加すると、これはより顕著となる。

本発明の目的は、ＡＤ変換の設定を行うための判定信号の伝送をより簡易な構成で行うことができる撮像装置、その制御方法及び撮像システムを提供することである。

本発明の一観点によれば、光電変換信号を生成する、行列状に配列された複数の画素と、前記複数の画素の各列に対応して設けられ、前記光電変換信号と参照信号とが入力される複数の比較回路とを備える撮像装置の駆動方法であって、前記複数の比較回路のうちの少なくとも一部の比較回路が、前記光電変換信号の電位と、所定の電位とを比較した結果を示す判定信号を生成する第１ステップと、前記参照信号設定部が、前記少なくとも一部の比較回路が生成した判定信号に基づいて、前記複数の比較回路のうちの２つ以上に入力される参照信号の時間に対する電位の変化量を設定する第２ステップと、前記複数の比較回路の各々が、前記第２ステップで設定された前記参照信号と、前記光電変換信号とを比較した結果に基づいて、前記光電変換信号のアナログデジタル変換を行う第３ステップとを備えることを特徴とする撮像装置の駆動方法が提供される。

ＡＤ変換の設定を行うための判定信号の伝送をより簡易な構成で行うことができる。

第１の実施形態に係る撮像装置の構成例を示す図である。 第１の実施形態に係る画素の回路構成例を示す図である。 第１の実施形態に係る比較器の構成例を示す図である。 第１の実施形態に係るＡＤ変換動作を示す図である。 第１の実施形態に係る信号処理部の構成例を示す図である。 第１の実施形態の一変形例に係る信号処理部の構成例を示す図である。 第１の実施形態の別の変形例に係る信号処理部の構成例を示す図である。 第１の実施形態の別の変形例に係る信号処理部の構成例を示す図である。 第２の実施形態に係る撮像装置の構成例を示す図である。 第２の実施形態に係る信号処理部の構成例を示す図である。 第２の実施形態に係るデジタル信号処理部の動作を示す図である。 第２の実施形態の一変形例に係るデジタル信号処理部の動作を示す図である。 第２の実施形態の別の変形例に係るデジタル信号処理部の動作を示す図である。 第３の実施形態に係る撮像装置の構成例を示す図である。 第３の実施形態に係る増幅器の構成例を示す図である。 第３の実施形態に係るＡＤ変換動作を示す図である。 第３の実施形態の一変形例に係る比較器の構成例を示す図である。 第４の実施形態に係る撮像装置の構成例を示す図である。 第４の実施形態に係る画素の回路構成例を示す図である。 第４の実施形態に係る画素の構造を示す模式図である。 第４の実施形態に係る信号処理部の構成例を示す図である。 第５の実施形態に係る撮像システムのブロック図である。

図面を参照しつつ、本発明の実施形態を説明する。各図面を通じて同一の構成要素には同一の参照符号を付し、重複する構成要素についてはその説明を簡略化、あるいは省略することもある。以下の説明では、光電変換部が入射光に基づいて電子を蓄積する例を説明する。逆に光電変換部が入射光に基づいて正孔を蓄積する場合には、以下に述べる明細書内の電位は適宜変更される。

（第１の実施形態）
図１は、本実施形態に係る撮像装置の構成例を示す図である。撮像装置は、画素アレイ１００、画素駆動部２００、複数の信号処理部３００、参照信号源３２０、カウンタ回路５００、水平走査部６００及びデジタル信号処理部７００を有する。

画素アレイ１００は、行列状に配列された複数の画素１０１を有する。画素アレイ１００内の画素１０１の行数をＮ、列数をＭとする。画素アレイ１００における同一列に配置された画素１０１は、それぞれの列の画素出力線２０２を介して画素アレイ１００の画素１０１の各列の対応して設けられた信号処理部３００に接続される。なお、以下の説明及び各図面において、画素アレイ１００の特定の列に対応する信号処理部３００を指す場合には信号処理部３００−１、３００−２、…３００−Ｍのように列番号を枝番として付して表記する。列を特定しない場合には、信号処理部３００のように枝番を付さずに表記する。他の要素の符号について同様の表記を行うこともある。

画素駆動部２００は、画素アレイ１００の行ごとに配置された画素駆動信号線２０１を介して画素駆動信号を出力して、画素１０１の制御を行う。画素駆動部２００により選択された行に配置された複数の画素１０１は、それぞれの画素出力線２０２に信号を出力する。以下、この出力信号を画素信号と呼ぶ。

信号処理部３００は、少なくともアナログデジタル変換回路（ＡＤ変換回路）とメモリ群４００とを含み、画素出力線２０２を介して入力された画素信号をＡＤ変換してデジタルデータとして出力する部分である。デジタルデータに変換された画素信号は、メモリ群４００に保持される。

水平走査部６００は、メモリ選択信号線６０１を介してメモリ選択信号をメモリ群４００に出力することにより、メモリ群４００から信号を出力させる列を選択する。水平走査部６００により選択された列のメモリ群４００は、画素信号をメモリ出力線４０４を介してデジタル信号処理部７００に転送する。転送された画素信号は、デジタル信号処理部７００により処理され、不図示の出力手段によって撮像装置の外部の装置に出力される。

撮像装置を構成するこれらの複数の要素は同一の半導体基板上に形成されてもよく、複数の半導体基板に分割されて形成されていてもよい。

次に、図１の撮像装置を構成する各要素についてより詳細に説明する。

図２は画素１０１の回路構成例を示す図である。画素１０１は、電源線１０１１、接地線１０１２、光電変換部１０１３、リセットスイッチ１０１４、転送スイッチ１０１５及びソースフォロワトランジスタ１０１６によって構成される。リセットスイッチ１０１４、転送スイッチ１０１５及びソースフォロワトランジスタ１０１６は、ＭＯＳトランジスタ等により構成される。図２には、リセットスイッチ１０１４、転送スイッチ１０１５及びソースフォロワトランジスタ１０１６をＮ型のＭＯＳトランジスタとした例が示されているが、これに限定されるものではない。例えば、Ｐ型のＭＯＳトランジスタであってもよい。

電源線１０１１は、電源電位を供給する配線である。接地線１０１２は、接地電位を供給する配線である。光電変換部１０１３は入射された光量に応じた電荷を生成し、蓄積する光電変換素子であり、一例としてはフォトダイオードにより構成される。リセットスイッチ１０１４及び転送スイッチ１０１５は、画素駆動信号線２０１から入力される画素駆動信号により制御される。

光電変換部１０１３のアノードは接地線１０１２に接続され、光電変換部１０１３のカソードは転送スイッチ１０１５のソースに接続される。転送スイッチ１０１５のドレインはソースフォロワトランジスタ１０１６のゲートノードに接続される。リセットスイッチ１０１４のドレインは電源線１０１１に接続され、リセットスイッチ１０１４のソースはソースフォロワトランジスタ１０１６のゲートノードに接続される。ソースフォロワトランジスタ１０１６のドレインは電源線１０１１に接続され、ソースフォロワトランジスタ１０１６のソースは画素出力線２０２に接続される。

リセットスイッチ１０１４及び転送スイッチ１０１５をオンにすると、光電変換部１０１３が電源線１０１１と接続され、光電変換部１０１３の電位がリセットされる。その後、リセットスイッチ１０１４及び転送スイッチ１０１５がオフになり、リセット状態が解除されると、光電変換部１０１３には電荷が蓄積され始める。その後、転送スイッチ１０１５がオンになると、入射光量に応じた電荷が、転送スイッチ１０１５を介してソースフォロワトランジスタ１０１６のゲートノードに転送される。このとき、画素出力線２０２には転送された電荷に応じた電位が出力される。

画素１０１は、画素信号として、ノイズ信号及び光電変換信号の２種類の信号を出力することができる。ノイズ信号は、光電変換部１０１３からソースフォロワトランジスタ１０１６のゲートノードに電荷が転送される前の出力信号であり、ノイズ量を得るための信号である。光電変換信号は、光電変換部１０１３から光電変換により生成された電荷がソースフォロワトランジスタ１０１６のゲートノードに転送された際に出力される、入射光の光量に応じた電位を有する信号である。光電変換信号とノイズ信号との差分を取得することにより、ノイズが低減された信号を得ることができる。

なお、図２に示している画素１０１の回路構成は、ソースフォロワトランジスタ１０１６を備える増幅型であるが、ソースフォロワトランジスタ１０１６を有しない構成であってもよい。すなわち、画素１０１は、光電変換で生成された電荷を出力するパッシブ型であってもよい。

再び図１を参照して信号処理部３００の構成をより詳細に説明する。信号処理部３００は、参照信号設定部３０１、比較器３０２、ラッチ回路３０３及びメモリ群４００を有する。信号処理部３００は、これらの回路により、ＡＤ変換機能と、ＡＤ変換結果を記憶するメモリ機能とを備える。なお、図１では、簡略化のために信号処理部３００からの出力が１つのみであるように図示されているが、実際には複数のビットのデジタルデータが並列に出力されるように構成される。

参照信号源３２０は、時間に対する電位の変化量が互いに異なる複数の参照信号を各列の参照信号設定部３０１に出力する。本実施形態では、参照信号は、時間に対して電位が所定の傾きで増加又は減少するランプ信号とする。参照信号設定部３０１は、参照信号源３２０から供給される複数のランプ信号から一つを選択して出力する。比較器３０２は、２つの入力端子から入力された信号の電圧を比較して出力端子に出力する比較回路である。比較器３０２の一方の入力端子には参照信号設定部３０１から出力されるランプ信号が入力される。比較器３０２の他方の入力端子には画素出力線２０２から画素信号が入力される。

比較器３０２の出力端子は、ラッチ回路３０３に入力される。ラッチ回路３０３の出力は、比較器３０２の出力がＬｏレベルからＨｉレベルになったことに応答して、Ｌｏレベル（０）からＨｉレベル（１）に一定期間切り替わる。その後、ラッチ回路３０３の出力は再びＬｏレベルとなる。ラッチ回路３０３の出力はラッチ出力線３０５を介してメモリ群４００に入力される。

メモリ群４００は、参照信号設定部３０１の制御に用いられる判定信号を保持する判定用メモリ４０１、ノイズ信号を保持するノイズ信号用メモリ（以下、Ｎメモリ）４０２、光電変換信号を保持する光電変換信号用メモリ（以下、Ｓメモリ）４０３を含む。判定用メモリ４０１は、参照信号設定部３０１の制御に必要なビット数を有していればよく、Ｎメモリ４０２とＳメモリ４０３はＡＤ変換の分解能に応じたビット数を有していればよい。本実施形態では、判定用メモリ４０１のビット数は１ビット、Ｎメモリ４０２のビット数は８ビット、Ｓメモリ４０３のビット数は１０ビットであるものとする。

Ｎメモリ４０２及びＳメモリ４０３には、カウンタ回路５００から比較器３０２の比較動作と同時に開始するカウント信号が入力される。本実施形態ではカウンタ回路５００の最大カウント数は１０２４とする。カウント信号は、ノイズ信号のＡＤ変換時にはＮメモリ４０２に、光電変換信号のＡＤ変換時にはＳメモリ４０３に入力される。ラッチ回路３０３から出力されるラッチ信号についても同様に、各信号のＡＤ変換時に各メモリに入力される。ラッチ信号のレベルがＨｉレベルからＬｏレベルに変化したことに応答して、その時点のカウント信号値がデジタルデータとしてＮメモリ４０２又はＳメモリ４０３に保持される。

判定用メモリ４０１に保持される判定信号は、判定信号線３０４を介して参照信号設定部３０１に入力される。参照信号設定部３０１は、この判定信号に基づいて出力させるランプ信号を選択する。信号処理部３００−１の判定信号線３０４は、共有信号線３１０を介して隣接する信号処理部３００−２にも接続される。これにより、信号処理部３００−１で生成及び保持された判定信号は、信号処理部３００−１だけでなく隣接する信号処理部３００−２の参照信号設定部３０１においても用いられる。同様に信号処理部３００−３と信号処理部３００−４も共有信号線３１０を介して接続されている。以下同様に、本実施形態の撮像装置は、画素アレイ１００の奇数列に対応する信号処理部が、それぞれ隣接する偶数列に対応する信号処理部と共有信号線３１０を介して接続される構成となっている。

判定用メモリ４０１、Ｎメモリ４０２、Ｓメモリ４０３に保持されたデータは、水平走査部６００により選択されると、デジタル信号処理部７００に転送される。水平走査部６００はシフトレジスタ又はデコーダで構成される。デジタル信号処理部７００に転送された各メモリのデータは、所定の演算処理を行った上で合成され、各画素のデータとして撮像装置の外部に出力される。

次に、比較器３０２の構成をより詳細に説明する。図３は比較器３０２の構成例を示す図である。比較器３０２は、トランジスタＭ２１〜Ｍ２５と、比較器の初期化用のスイッチＳＷ２１、ＳＷ２２と、入力容量Ｃ１、Ｃ２とを有する。図３にはトランジスタＭ２１、Ｍ２２、Ｍ２３をＮ型のＭＯＳトランジスタとし、トランジスタＭ２４、Ｍ２５をＰ型のＭＯＳトランジスタとした一例が示されているが、これに限定されるものではない。

比較器３０２の２つの入力端子には、画素出力線２０２と、ランプ信号線３０２３とがそれぞれ接続される。比較器３０２の出力端子はラッチ回路３０３に接続される。比較器３０２には、さらに電源線３０２１と、接地線３０２２と、駆動バイアス線３０２４とが接続される。スイッチＳＷ２１、ＳＷ２２は例えばＭＯＳトランジスタにより構成されるスイッチング素子であり、不図示の制御信号によりオン又はオフに制御される。

画素出力線２０２は入力容量Ｃ１の一端に接続される。入力容量Ｃ１の他端は、ＳＷ２１の一端とトランジスタＭ２２のゲートに接続される。ＳＷ２１の他端は、トランジスタＭ２２のドレイン、トランジスタＭ２４のドレイン、及びトランジスタＭ２４、Ｍ２５のゲートと接続される。トランジスタＭ２４、Ｍ２５のソースは電源線３０２１に接続される。

ランプ信号線３０２３は入力容量Ｃ２の一端に接続される。入力容量Ｃ２の他端は、ＳＷ２２の一端とトランジスタＭ２３のゲートに接続される。ＳＷ２２の他端は、トランジスタＭ２３のドレイン、トランジスタＭ２５のドレイン、及びラッチ回路３０３に接続される。

トランジスタＭ２２、Ｍ２３のソースはトランジスタＭ２１のドレインに接続される。トランジスタＭ２１のゲートは駆動バイアス線３０２４に接続され、トランジスタＭ２１のソースは接地線３０２２に接続される。

比較器３０２は、ＡＤ変換動作の直前にスイッチＳＷ２１、ＳＷ２２をオンにすることにより、リセットされる。不図示の駆動バイアス源は、駆動バイアス線３０２４を介してトランジスタＭ２１のゲートに駆動バイアスを供給することにより、比較器３０２の駆動電流を制御する。画素出力線２０２から入力される画素信号は、入力容量Ｃ１を介して、トランジスタＭ２２のゲートに入力される。ランプ信号線３０２３から入力される参照信号は、入力容量Ｃ２を介してトランジスタＭ２３のゲートに供給される。比較器３０２は、画素出力線２０２から入力される画素信号とランプ信号線３０２３から入力される参照信号とを比較して、これらの電位の大小関係に応じた信号をラッチ回路３０３に出力する。

次に、図１及び図４を用いて、ＡＤ変換動作について説明する。本実施形態で参照信号源３２０が供給する複数のランプ信号は、互いに傾きが異なるランプＨ及びランプＬの２種類とする。ここで、ランプＨ及びランプＬは、時間の経過に対して線形に電位が減少するものとし、ランプＨの傾きはランプＬの４倍とする。

本実施形態のＡＤ変換は、画素１０１から出力されるノイズ信号及び光電変換信号の２つの信号に対して行われる。参照信号設定部３０１は、ノイズ信号のＡＤ変換のための参照信号にはランプＬを選択し、光電変換信号のＡＤ変換のための参照信号にはランプＬ及びランプＨのうちのいずれか一方を選択する。

期間Ｔ１において、ノイズ信号のＡＤ変換が行われる。すなわち、比較器３０２の２つの入力端子にはノイズ信号とランプＬとが入力される。ランプＬの電位がノイズ信号の電位よりも低くなると、ラッチ回路３０３からラッチ出力線３０５を介してメモリ群４００に出力される電位はＬｏレベルからＨｉレベルに一定期間切り替わり、その後、ラッチ回路３０３の出力は再びＬｏレベルとなる。Ｎメモリ４０２は、これに応じてカウンタ回路５００から出力されているカウント値を保持する。この値をカウント値ａとする。

期間Ｔ２において、光電変換信号のＡＤ変換のために用いるランプ信号の選択が行われ、期間Ｔ３において、光電変換信号のＡＤ変換が行われる。これらの動作は、３つのステップを有する。

期間Ｔ２において、第１ステップとして、比較器３０２の２つの入力端子には光電変換信号と所定の閾値電位Ｖｒｅｆとが入力される。比較器３０２は光電変換信号の電位と閾値電位Ｖｒｅｆとを比較して、比較結果を示す信号をラッチ回路３０３に出力する。ラッチ回路３０３は、比較器３０２が出力する信号の電位の変化に応答した信号を出力する。

メモリ群４００の判定用メモリ４０１は、ラッチ回路３０３の出力信号を保持する。判定用メモリ４０１に保持された光電変換信号の電位と閾値電位Ｖｒｅｆとの比較結果を示す信号は、判定信号線３０４を介して参照信号設定部３０１に入力される。この信号は、判定信号線３０４に接続された共有信号線３１０を介して隣接する列の信号処理部３００に含まれる参照信号設定部３０１にも入力される。例えば、信号処理部３００−１の判定用メモリ４０１に保持された比較結果を示す信号は、信号処理部３００−１の参照信号設定部３０１と、隣接する信号処理部３００−２の参照信号設定部３０１の両方に入力される。

上述の第１ステップに続く第２ステップにおいて、参照信号設定部３０１は、判定信号線３０４からの入力信号に基づいて、光電変換信号の電位が閾値電位Ｖｒｅｆより高い場合にはランプＬを選択する。光電変換信号の電位が閾値電位Ｖｒｅｆより低い場合は、参照信号設定部３０１は、ランプＨを選択する。これにより、光電変換信号の電位がＡＤ変換のダイナミックレンジ（許容入力信号範囲）を超えることを抑制できる。

なお、閾値電位Ｖｒｅｆは、ランプＬでＡＤ変換する場合のダイナミックレンジの下限振幅値に設定することが好適である。これにより、ランプＬを用いてＡＤ変換を行うとダイナミックレンジを超えてしまう場合にランプＨが選択されるように設定可能である。

隣接する２列の光電変換信号の振幅が閾値電位Ｖｒｅｆ近傍である場合、一方の列の光電変換信号がランプＬのダイナミックレンジ内であったとしても、他方の列の光電変換信号がランプＬのダイナミックレンジ内に収まらない場合がある。このような２列で判定信号を共有してランプＬが選択された場合には、後者の列の光電変換信号はダイナミックレンジを超えるため、ＡＤ変換の精度が劣化し得る。

このような問題が生じ得る場合、ランプＬによるＡＤ変換のダイナミックレンジを冗長に設定することで上述の問題を防ぐことができる。例えば、閾値電位ＶｒｅｆをランプＬの下限振幅値よりも高めに設定して、ランプＬが選択された場合により確実にＡＤ変換がダイナミックレンジ内に収まるようにすることができる。また、別の方法として、ＡＤ変換の際のビット数を所望のＡＤ変換の分解能よりも１ビット以上多くカウントするようにカウンタ回路５００を制御してもよい。

期間Ｔ３において、第３ステップとして、上述の期間Ｔ２で選択されたランプ信号を用いて、光電変換信号のＡＤ変換が行われる。ランプ信号（ランプＬ又はランプＨ）の電位が光電変換信号の電位よりも低くなると、Ｓメモリ４０３は、この時点においてカウンタ回路５００から出力されているカウント値を保持する。この値をカウント値ｂとする。

以上のようにして、ノイズ信号及び光電変換信号のＡＤ変換が行われ、ノイズ信号及び光電変換信号のデジタルデータがＮメモリ４０２及びＳメモリ４０３にそれぞれ保持される。また、光電変換信号のＡＤ変換に用いた参照信号の種類を示すデジタルデータが判定用メモリ４０１に保持される。これらのデータはデジタル信号処理部７００において処理される。

デジタル信号処理部７００におけるデータ処理の一例として、判定用メモリ４０１、Ｎメモリ４０２及びＳメモリ４０３に保持されたデータに基づいて光電変換信号のノイズ低減を行うことができる。まず、デジタル信号処理部７００は、判定用メモリ４０１のデータに基づき、Ｓメモリ４０３のＡＤ変換に用いた参照信号の種類を特定する。その後、Ｓメモリ４０３のＡＤ変換に用いた参照信号がランプＬである場合には、デジタル信号処理部７００は、カウント値ｂからカウント値ａを減算することによりノイズ低減後のカウント値（ｂ−ａ）を取得する。Ｓメモリ４０３のＡＤ変換に用いた参照信号がランプＨである場合には、デジタル信号処理部７００は、カウント値ｂにランプ信号の傾きの比率である４倍のデジタルゲインをかけた値からカウント値ａを減算する。これにより、ノイズ低減後のカウント値（４×ｂ−ａ）が得られる。

なお、デジタル信号処理部７００は上述のノイズ低減の処理以外に、合成されたデータに対するオフセットの付加、ゲインの調整等の機能をさらに備えてもよい。

本実施形態では、信号処理部３００は画素アレイ１００の列に対応して配置されている。画素アレイ１００で隣接する画素１０１から出力される画素信号のレベルは同程度である場合が多い。この場合、隣接する信号処理部３００の判定用メモリ４０１で用いられるべき判定信号は同一となる。そのため、隣接する２つの信号処理部３００間で共有信号線３１０を介して判定用メモリ４０１に保持された判定信号を共有することができる。

図５は、本実施形態に係る信号処理部３００の構成例を示す図であり、信号処理部３００−１、３００−２を抜き出して示している。この構成例では、信号処理部３００−２の判定用メモリ４０１及び判定信号線３０４が省略されており、信号処理部３００−１の判定信号線３０４が、共有信号線３１０を介して隣接する信号処理部３００−２の参照信号設定部３０１に接続されている。信号処理部３００をこのような構成とすることにより、隣接する信号処理部３００−１、３００−２では同一の判定信号が共有される。

本実施形態では信号処理部３００−２の判定用メモリ４０１及び判定信号線３０４が省略されており、回路が簡略化されている。これに伴い、隣接する信号処理部３００−１、３００−２の間で判定信号が共有されている。この構成のさらなる利点について説明する。

図１に示されているように、判定信号線３０４は参照信号設定部３０１とメモリ群４００とを結ぶ配線である。そのため、判定信号線３０４は、参照信号設定部３０１とメモリ群４００との間に配置される比較器３０２を構成する配線及び素子の近くに配置されるレイアウトとなる場合が多い。この場合、判定信号線３０４と比較器３０２を構成する配線及び素子との間にはカップリング容量が生じる。

判定用メモリ４０１に保持した判定信号により、参照信号設定部３０１を制御する際に、判定信号線３０４の電位は判定信号のレベルに応じて変化する。このとき、判定信号線３０４の電位の変化が、カップリング容量を介して比較器３０２を構成する配線及び素子の電位に影響を与えることがある。これは、比較器３０２において行われるＡＤ変換の誤差要因となり得る。また、判定信号線３０４の電位が変化する際の貫通電流により電源ノイズが生じることもある。

このようなＡＤ変換の誤差及び電源ノイズにより画質の劣化が生じうる。さらに、これらの要因による画質劣化はその影響度合いが撮像対象に応じて変化するため補正が困難である。

本実施形態の一例である図５の構成の場合、判定信号線３０４の数を減らすことができる。これにより、判定信号線３０４と比較器３０２を構成する配線及び素子との間隔を広くすることができ、カップリング容量を低減できる。また、判定信号線３０４の数が少ないため電源ノイズの影響も低減することができる。これにより、画質の劣化が低減され得る。

さらに、上述の構成では、信号処理部３００−２の判定用メモリ４０１及び判定信号線３０４が省略されていることから、回路素子及び配線の個数を削減することができる。これにより、回路面積の削減が可能となる。

さらに、上述の構成では、信号処理部３００−１と信号処理部３００−２の間で判定信号を共有している。したがって、信号処理部３００−２では、期間Ｔ２の第１ステップにおいて行われる光電変換信号と閾値電位Ｖｒｅｆとの比較を行う必要がなく、比較器３０２を動作させる必要がない。すなわち、複数の比較器３０２のうちの一部が判定信号を生成する構成となっている。これにより、期間Ｔ２において、信号処理部３００−２の比較器３０２の電源をオフにしてもよく、消費電力を低減させることもできる。

電源線３０２１及び接地線３０２２は他の列の信号処理部３００にも接続されているため、電源線３０２１及び接地線３０２２の電位変動は、他の列の信号処理部３００に対するクロストークの原因となり得る。例えば、クロストークにより比較器３０２の出力信号レベルが変化するタイミングが理想的なタイミングからずれる場合があり、ＡＤ変換の精度に影響を与え得る。上述の構成では、信号処理部３００−２の比較器３０２は、第１ステップにおいて比較動作を行う必要がないため、出力電位を一定に保つことができる。そのため、出力信号のレベルが変化する比較器３０２の個数が少なくなるため、電源線３０２１及び接地線３０２２の電位変動が低減され、クロストークが低減される。

（第１の実施形態の変形例）
本発明は、上述の回路構成及び駆動方法に限定されず、種々の変形が可能である。変形の一例を説明する。

図５に示した信号処理部３００−２には判定用メモリ４０１が設けられていないが、信号処理部３００−２にも判定用メモリ４０１が設けられていてもよい。すなわち、すべての列の信号処理部３００に判定用メモリ４０１が設けられていてもよい。この場合、信号処理部３００−１、３００−２の判定用メモリ４０１に保持したデータの論理和を演算し、演算結果を信号処理部３００−１の判定信号線３０４に出力する構成とする。すなわち、３００−１、３００−２の判定用メモリ４０１のうちの少なくとも一方がＨｉレベルであるとき、ＡＤ変換に用いられる参照信号はランプＨとなる。この構成によれば、光電変換信号のレベルが閾値電位Ｖｒｅｆ近傍の場合に、信号処理部３００間の判定信号が異なったときに、ＡＤ変換にダイナミックレンジが広いランプＨが用いられることになる。これにより、光電変換信号のＡＤ変換がダイナミックレンジを超える可能性が低減される。

判定信号を共有する信号処理部３００の個数は、任意に変更することができる。図６は、第１の実施形態の一変形例に係る信号処理部３００の構成を示す図である。本変形例では、信号処理部３００−１の判定信号線３０４が、隣接する信号処理部３００−２、３００−３、３００−４の各々の参照信号設定部３０１に共有信号線３１０を介して接続されている。すなわち、隣接する４列の信号処理部３００−１、３００−２、３００−３、３００−４の判定信号が共有されている。このように、判定信号を共有する信号処理部３００の数は、画素のサイズ、画素のピッチ、信号処理部３００のピッチ等に応じて適宜設定することができる。

図６では、信号処理部３００−１で生成された判定信号が判定信号線３０４及び共有信号線３１０を介して隣接する信号処理部３００−２、３００−３、３００−４に共有されている。しかしながら、判定信号を生成する信号処理部３００は、信号処理部３００−１に限定されず、信号処理部３００−２、３００−３、３００−４のいずれであってもよい。

図７は、第１の実施形態の別の変形例に係る信号処理部３００の構成を示す図である。図５の構成では信号処理部３００−１、３００−２の各々に参照信号設定部が設けられている。しかしながら、本変形例では参照信号設定部３０１が信号処理部３００−１、３００−２に共有されている。このような構成であっても同様の効果が得られる。すなわち、参照信号設定部３０１が列ごとに設けられていることは必須ではなく、参照信号設定部３０１は少なくとも１つあればよい。この場合、少なくとも１つの参照信号設定部３０１によって設定された参照信号が複数の列の信号処理部３００に入力される。

図８は、第１の実施形態の別の変形例に係る信号処理部３００の構成を示す図である。本変形例では、図７と同様に参照信号設定部３０１が信号処理部３００−１、３００−２に共有されている。これに加え、信号処理部３００−１の判定信号線３０４が、信号処理部３００−３、３００−４に共有されている参照信号設定部３０１に共有信号線３１０を介して接続される。このような構成であっても、図６に示した変形例と同様に４つの信号処理部３００−１、３００−２、３００−３、３００−４が判定信号を共有することができ、同様の効果が得られる。

（第２の実施形態）
図９は、本発明の第２の実施形態に係る撮像装置の構成例を示す図である。本実施形態の撮像装置は、図１に示した第１の実施形態の構成に加え、判定信号を共有する列を変えるためのスイッチを制御するスイッチ制御部８００と、各スイッチに制御信号を伝送するスイッチ制御線８０１とを有する。

図１０は、本実施形態に係る信号処理部３００の構成例を示す図であり、信号処理部３００−１、３００−２、３００−３、３００−４を抜き出して示している。信号処理部３００−１は、スイッチ３１１−１、３１２−１、３１３−１を有する。スイッチ３１１−１は、判定用メモリ４０１と判定信号線３０４との間に接続される。スイッチ３１２−１は、判定信号線３０４と参照信号設定部３０１との間に接続される。スイッチ３１３−１は、信号処理部３００−１の参照信号設定部３０１と信号処理部３００−２の参照信号設定部３０１との間に接続される。これらの各スイッチはスイッチ制御部８００からスイッチ制御線８０１を介して入力される制御信号によってオン又はオフに制御される。信号処理部３００−２、３００−３、３００−４、…についても同様である。

スイッチ制御部８００によるスイッチ３１１、３１２、３１３の制御について説明する。スイッチ制御部８００は、各信号処理部３００について、任意にスイッチ３１１、３１２、３１３を制御することができる。すなわち、共有する信号処理部３００の数、及びその組み合わせは任意に設定可能である。例えば、全ての信号処理部３００を共有することも可能であり、いずれの信号処理部３００も共有しないという設定も可能である。

一例として、スイッチ３１１−１、３１２−１、３１３−１はオン、スイッチ３１１−２、３１２−２、３１３−２はオフとする。同様に、スイッチ３１１−３、３１２−３、３１３−３はオン、スイッチ３１１−４、３１２−４、３１３−４はオフとする。この場合、信号処理部３００−１と３００−２の判定信号が共有され、信号処理部３００−２と３００−３の判定信号は共有されず、信号処理部３００−３と３００−４の判定信号は共有される回路構成となる。すなわち、図１及び図５に示した第１の実施形態の場合と同様の接続関係となる。なお、スイッチ制御部８００によるスイッチの制御は、ＡＤ変換動作に対して影響がないタイミングで制御することが望ましい。

スイッチ制御部８００の制御は、例えばシリアル通信などによる外部からの信号に基づいて行うことが可能である。

また、デジタル信号処理部７００に転送された判定用メモリ４０１のデータを参照して制御することも可能である。この例についてより詳細に説明する。

図１１は、判定用メモリ４０１からメモリ出力線４０４を介してデジタル信号処理部７００に転送されたデータに基づいてスイッチ３１１、３１２、３１３を制御する際の動作を示す図である。各列の信号処理部３００に設けられた判定用メモリ４０１には、信号処理部３００の列番号に対応するアドレス番号１〜Ｍが付与されている。各判定用メモリ４０１には０又は１のデータが格納されている。上述のように判定用メモリ４０１に保持されるデータは光電変換信号の電位と閾値電位Ｖｒｅｆとの大小関係によって決定される。

各判定用メモリ４０１に保持されたデータはデジタル信号処理部７００に設けられた論理回路に入力される。この論理回路は、入力されたデータがすべて同一の場合に１を出力し、それ以外の場合に０を出力する、一致回路である。

図１１に示された論理回路は、（ｌｏｇ_２Ｍ）個の論理出力を有する。論理出力１は、アドレス１と２、アドレス３と４、…、アドレスＭ−１とＭ、のように２列ごとに上述の一致回路による論理演算を行って出力する。この出力値の１又は０がスイッチ３１１、３１２、３１３のオン又はオフにそれぞれ対応する。以下同様に論理出力２は４列ごと、論理出力３は８列ごとに上述の一致回路による論理演算を行って出力する。なお、（ｌｏｇ_２Ｍ）個目に対応する論理出力（ｌｏｇ_２Ｍ）は、Ｍ列すべての論理値を一致回路により演算して出力する。

図１１のアドレス１〜８を例としてより詳細に説明する。図１１の例では、アドレス１、２、５、６、７、８に格納されているデータが１であり、アドレス３、４に格納されているデータが０である。第１の実施形態で述べたように、判定信号のデータが同じ値であれば、判定信号を他の列と共有してＡＤ変換を行うことができる。しかしながら、同じ値にならない場合は、判定信号を共有すると光電変換信号と参照信号のダイナミックレンジが不一致となるため、共有すべきではない。したがって、図１１の場合では、１列目と２列目はいずれも判定用メモリ４０１に格納された値が１のため、共有可能である。同様に３列目と４列目は共有可能であり、５列目から８列目も共有可能である。しかしながら、例えば２列目と３列目は値が異なるため共有すべきではない。

各論理出力の出力値を演算すると、アドレス１、２に対応する論理出力１の出力値は１である。同様にアドレス３、４に対応する論理出力１の出力値も１である。アドレス５、６、７、８に対応する論理出力２の出力値も１となる。しかしながら、アドレス１、２、３、４に対応する論理出力２の出力値は０となる。これらの出力値は、上述の判定信号の共有可否と対応する。スイッチ制御部８００は、論理出力１から論理出力（ｌｏｇ_２Ｍ）の出力値が１になるアドレスの組み合わせに対応するように各列のスイッチ３１１、３１２、３１３をオンにする。これにより、判定用メモリ４０１に格納された値が同じ値の列が共有されるように制御される。図１１の例では、１、３、５、６、７列目のスイッチ３１１、３１２、３１３がオンになる。

このように、スイッチ制御部８００は、各論理出力を参照し、信号処理部３００のスイッチ３１１、３１２、３１３を制御する。本実施形態では、各論理出力１、２、…（ｌｏｇ_２Ｍ）をシリアルデータとして、デジタル信号処理部７００からスイッチ制御部８００に入力する。

以上のように、本実施形態では判定信号の共有方法をスイッチ３１１、３１２、３１３により制御することで、撮像対象や撮像条件に応じて共有数を変更することができる。そのため、第１の実施形態で述べた効果をより好適に得ることができる。

上述の処理において、ＡＤ変換を行う光電変換信号に基づいてスイッチを制御するためには、光電変換信号をＡＤ変換する前に判定用メモリ４０１のデータを転送し、演算を行ってからスイッチ３１１、３１２、３１３を制御する必要がある。よって、これらの処理のための待機時間を要するため、高速化には限界がある。そのため、例えば、ＡＤ変換を行う光電変換信号の前の行の光電変換信号に基づいて判定用メモリ４０１に保持されたデータを参照してスイッチ３１１、３１２、３１３を制御することが好適である。これにより、処理のための時間を確保することができ、待機時間を低減することができる。この場合、有効画素領域の先頭の１行は無効データとするか、あるいは判定信号線３０４を共有しない設定にしておくことで、最初の１行の処理を適切に行うことができる。

各行ごとに判定用メモリ４０１のデータを参照しながら撮像装置の設定を行うのは撮像システムなどの負荷が大きい。そのため、例えば１フレームごとの設定、あるいは電源投入時のみの設定とすることも好適である。このような設定方法は、撮像対象や使用用途が限られている場合に有効である。例えば、撮像対象の輝度差があまり大きくない場合には、判定信号を全列共有にして、判定信号線３０４に起因する画質劣化を最小限にすることができる。

（第２の実施形態の変形例）
図１１は、論理回路の段数を信号処理部３００の列数Ｍに対して（ｌｏｇ_２Ｍ）個だけ配置した例であるが、論理回路の段数等はこれに限定されない。例えば、図１２及び図１３に示されているように、論理回路の段数を適宜変更してもよく、各論理回路に入力される判定用メモリ４０１のデータの個数を適宜変更してもよい。図１２に示す例は、論理出力１、２、３に対応する共有列数をそれぞれ２列、４列、Ｍ列とした例である。図１３に示す例は、論理出力１、２に対応する共有列数をそれぞれ３列、Ｍ列とした例である。これらの構成においても図１１に示した例と同様の駆動が可能である。

（第３の実施形態）
図１４は、本発明の第３の実施形態に係る撮像装置の構成例を示す図である。本実施形態の撮像装置は、第１の実施形態の参照信号設定部３０１に替えて増幅器３０６を有する。増幅器３０６の入力端子は画素出力線２０２に接続され、増幅器３０６の出力端子は増幅器出力線３０７を介して比較器３０２の入力端子に接続される。また、判定用メモリ４０１に保持される判定信号は、判定信号線３０４を介して増幅器３０６に入力され、増幅器３０６のゲインを変更するために用いられる。すなわち、本実施形態では、第１の実施形態で説明したランプ信号の傾きの切り替えに替えて、光電変換信号のゲインを切り替えるように構成されている。言い換えると、本実施形態の増幅器３０６は増幅部として機能する。なお、本明細書において、ゲインは１以下であってもよいものとし、「増幅」、「増幅器」等の用語はゲインが１以下である場合も含むものとする。

図１５は増幅器３０６の構成例を示す図である。増幅器３０６は、トランジスタＭ６１〜Ｍ６５と、初期化用のスイッチＳＷ６１と、入力容量Ｃ３と、ゲイン切り替え容量Ｃ４とを有する。図１５にはトランジスタＭ６１、Ｍ６２、Ｍ６３をＮ型のＭＯＳトランジスタとし、トランジスタＭ６４、Ｍ６５をＰ型のＭＯＳトランジスタとした一例が示されているが、これに限定されるものではない。

増幅器３０６の入力端子には、画素出力線２０２が接続される。増幅器３０６の基準信号入力端子には、基準信号線３０６３が接続される。増幅器３０６の出力端子は増幅器出力線３０７を介して比較器３０２の入力端子に接続される。増幅器３０６には、さらに電源線３０６１と、接地線３０６２と、駆動バイアス線３０６４とが接続される。スイッチＳＷ６１は例えばＭＯＳトランジスタにより構成されるスイッチング素子であり、不図示の制御信号によりオン又はオフに制御される。ゲイン切り替え容量Ｃ４は、判定信号線３０４から供給される判定信号に応じて容量が変化する可変容量素子である。

画素出力線２０２は入力容量Ｃ３の一端に接続される。入力容量Ｃ３の他端は、ゲイン切り替え容量Ｃ４、ＳＷ６１の一端、及びトランジスタＭ６２のゲートに接続される。ゲイン切り替え容量Ｃ４及びＳＷ６１の他端は、トランジスタＭ６２のドレイン、トランジスタＭ６４のドレイン及び増幅器出力線３０７と接続される。トランジスタＭ６４のゲートは、トランジスタＭ６５のゲート、トランジスタＭ６５のドレイン及びトランジスタＭ６３のドレインと接続される。トランジスタＭ６４、Ｍ６５のソースは電源線３０６１に接続される。

基準信号線３０６３はトランジスタＭ６３のゲートに接続される。トランジスタＭ６２、Ｍ６３のソースはトランジスタＭ６１のドレインに接続される。トランジスタＭ６１のゲートは駆動バイアス線３０６４に接続され、トランジスタＭ６１のソースは接地線３０６２に接続される。

増幅器３０６は、ＡＤ変換動作の直前にスイッチＳＷ６１をオンにすることにより、リセットされる。不図示の駆動バイアス源は、駆動バイアス線３０６４を介してトランジスタＭ６１のゲートに駆動バイアスを供給することにより、増幅器３０６の駆動電流を制御する。

増幅器３０６は、画素出力線２０２から入力された電位をゲイン（−Ｃ３／Ｃ４）で増幅して増幅器出力線３０７に出力する反転増幅回路を構成している。したがって、ゲイン切り替え容量Ｃ４の容量値を変えることにより、増幅器３０６のゲインを変えることができる。

図１６は本実施形態のＡＤ変換動作を説明する図である。第１の実施形態のＡＤ変換動作を示す図４との違いは、期間Ｔ１及びＴ３において用いられるランプ信号の傾きの正負が逆になっている点と、期間Ｔ１及びＴ３においていずれも同じ傾きのランプ信号（ランプＬとする）が用いられる点である。ランプ信号の傾きの正負が第１の実施形態と逆である理由は、比較器３０２の前段に配置された増幅器３０６が反転増幅回路により、入力される画素信号の電位の符号が反転するためである。

期間Ｔ１の動作は、第１の実施形態の場合とランプ信号の傾きが逆である点を除き略同様であるため説明を省略する。

期間Ｔ２において、ＡＤ変換時の光電変換信号のゲインの設定が行われる。この動作は、２つのステップを有する。

第１ステップにおいて、比較器３０２の２つの入力端子には光電変換信号と閾値電位Ｖｒｅｆとが入力される。比較器３０２は光電変換信号と閾値電位Ｖｒｅｆとを比較して、比較結果を示す信号をラッチ回路３０３に出力する。ラッチ回路３０３は、比較器３０２が出力する信号の電位の変化に応答した信号を出力する。

メモリ群４００の判定用メモリ４０１は、ラッチ回路３０３の出力信号を保持する。判定用メモリ４０１に保持された光電変換信号と閾値電位Ｖｒｅｆとの比較結果を示す判定信号は、判定信号線３０４を介して増幅器３０６のゲイン切り替え容量Ｃ４に入力される。第１の実施形態の場合と同様に隣接する列のゲイン切り替え容量Ｃ４にも同じ信号が入力される。判定信号を共有することによる効果は第１の実施形態と同様である。

第２ステップにおいて、ゲイン切り替え容量Ｃ４は、判定信号線３０４からの入力信号に基づいて、ゲイン切り替え容量Ｃ４の容量値を変更して増幅器３０６のゲインを変化させる。具体的には、光電変換信号の電位が閾値電位Ｖｒｅｆよりも小さい場合は、増幅器３０６のゲインを期間Ｔ１のノイズ信号のＡＤ変換時と同じ値に設定する。光電変換信号の電位が閾値電位Ｖｒｅｆよりも大きい場合は、増幅器３０６のゲインを期間Ｔ１のノイズ信号のＡＤ変換時の１／４の値に設定する。この場合、第１の実施形態においてランプ信号の傾きを４倍にした場合（ランプＨを選択）と同様に、光電変換信号の電位がＡＤ変換のダイナミックレンジを超えてしまうことを抑制できる。

期間Ｔ３において、第３ステップとして、上述の期間Ｔ２で選択されたゲインで増幅された光電変換信号のＡＤ変換が行われる。

以上のようにして、本実施形態においては、ランプ信号の傾きの切り替えに替えて、光電変換信号のゲインを切り替えることで第１の実施形態と同様の効果を得ることができる。本実施形態では傾きの異なる複数のランプ信号を伝送させる必要がない。ランプ信号はノイズ、クロストーク等の要因になる場合がある。このような場合には、ランプ信号の数を削減できる本実施形態の構成を用いることがより有効である。なお、第２実施形態と同様にスイッチにより判定信号の共有を制御してもよい。

（第３の実施形態の変形例）
図１７は、第３の実施形態の一変形例に係る比較器の構成例を示す図である。本変形例は、入力される光電変換信号の電位を容量分割により変化させることで、第３の実施形態と同様に光電変換信号の電位レベルを可変とするものである。本変形例の比較器３０２は、図３に示した比較器に入力容量Ｃ５、接地容量Ｃ６及びスイッチ３０２５、３０２６を追加したものである。

画素出力線２０２は入力容量Ｃ１、Ｃ５の一端に接続される。入力容量Ｃ１の他端はスイッチ３０２５の一端に接続される。入力容量Ｃ５の他端は接地容量Ｃ６の一端及びスイッチ３０２６の一端に接続される。接地容量Ｃ６の他端は接地線３０２２に接続される。スイッチ３０２５の他端及びスイッチ３０２６の他端は、スイッチＳＷ２１の一端及びトランジスタＭ２２のゲートに接続される。スイッチ３０２５、３０２６は判定信号線３０４から入力される判定信号により制御される。その他の構成は第１の実施形態と同様である。

スイッチ３０２５をオン、スイッチ３０２６をオフにした場合、画素出力線２０２から入力される光電変換信号はゲイン１でトランジスタＭ２２のゲートに入力される。スイッチ３０２５をオフ、スイッチ３０２６をオンにした場合、画素出力線２０２から入力される光電変換信号は、ゲイン（Ｃ５／（Ｃ５＋Ｃ６））でトランジスタＭ２２のゲートに入力される。例えば入力容量Ｃ５と接地容量Ｃ６の容量比を１：３とした場合、ゲインは１／４となる。すなわち、本変形例の入力容量Ｃ５、接地容量Ｃ６及びスイッチ３０２５、３０２６も増幅部として機能する。このように、本変形例においても容量分割により光電変換信号のゲインを可変とすることができるため、同様にして撮像装置を駆動することができ、同様の効果が得られる。

（第４の実施形態）
図１８は、本発明の第４の実施形態に係る撮像装置の構成例を示す図である。本実施形態が図１に示した第１の実施形態と異なる点は、画素１０１が２つの分割画素１０２−１、１０２−２を有している点と、判定信号が１列おきに配置される２つの信号処理部３００に共有されている点である。

図１９は第４の実施形態に係る画素１０１の回路構成例を示す図である。画素１０１は左側に配された分割画素１０２−１と右側に配された分割画素１０２−２を有する。分割画素１０２−１、１０２−２の回路構成は、図２に示した第１の実施形態の構成と同様である。すなわち、分割画素１０２−１、１０２−２はそれぞれ個別に画素信号を出力する。

図２０は、第４の実施形態に係る画素１０１の構造を示す模式図である。画素１０１上にはカラーフィルタ１０３及びマイクロレンズ１０４が形成される。カラーフィルタ１０３及びマイクロレンズ１０４は、２つの分割画素１０２−１、１０２−２に共有されている。

図２１は、第４の実施形態に係る信号処理部３００の構成例を示す図である。信号処理部３００−１に配された判定信号線３０４は、共有信号線３１０を介して信号処理部３００−３の参照信号設定部３０１に接続される。同様に信号処理部３００−２に配された判定信号線３０４は、共有信号線３１０を介して信号処理部３００−４の参照信号設定部３０１に接続される。すなわち、判定信号が１列おきに配置される２つの信号処理部３００に共有されている。

本実施形態の画素１０１は、光の入射角度の違いにより２つの分割画素１０２−１、１０２−２から得られる画素信号に生じるレベル差を取得することができる。本実施形態の撮像装置は、この画素信号のレベル差に基づいて位相差測距を行うことができる。すなわち、撮像装置の光学系の焦点位置によっては、２つの分割画素１０２−１、１０２−２から出力される画素信号には大きな差が生じる場合がある。よって、本実施形態のように画素１０１が分割されている場合には、同一の画素内の分割画素１０２−１、１０２−２に対応する信号処理部３００−１、３００−２で判定信号を共有しないことが好ましい。

一方、隣接する画素１０１間では、左同士、右同士の分割画素間の画素信号には大きな差は生じない場合が多い。そのため、本実施形態のように画素１０１が分割されている場合には、マイクロレンズに対する位置が同一であって、隣接する画素１０１にそれぞれが含まれる分割画素同士で判定信号を共有すべきである。すなわち、隣接する信号処理部３００ではなく、１列おきに配置された信号処理部３００の間で判定信号を共有する構成が好適となる。

なお、第１の実施形態の変形例のように判定信号は、３列以上の複数列による共有としてもよく、第２の実施形態のように共有信号線３１０の接続関係をスイッチにより制御してもよい。また、本実施形態の１列おきに判定信号線３０４の共有する方法が適用される画素構成は、分割画素を有する画素構成に限られず、画素が分割されていない構成に適用してもよい。

（第５の実施形態）
上記の各実施形態の撮像装置は、種々の撮像システムに適用可能である。撮像システムの一例としては、デジタルスチルカメラ、デジタルカムコーダー、監視カメラなどがあげられる。図２２に、第５の実施形態に係る撮像システムの一例としてデジタルスチルカメラに、上述した実施形態のいずれかの撮像装置を適用した撮像システムのブロック図を示す。

図２２に例示した撮像システムは、撮像装置１５４、レンズ１５２の保護のためのバリア１５１、被写体の光学像を撮像装置１５４に結像させるレンズ１５２、及びレンズ１５２を通過する光量を可変にするための絞り１５３を有する。レンズ１５２及び絞り１５３は撮像装置１５４に光を導く光学系である。撮像装置１５４は、上述した実施形態のいずれかの撮像装置である。また、図２２に例示した撮像システムは、撮像装置１５４より出力される出力信号の処理を行う信号処理部１５５を有する。信号処理部１５５は、撮像装置１５４が出力する信号に基づいて画像を生成する。具体的には、信号処理部１５５は、その他、必要に応じて、各種の補正及び圧縮を行って、画像データを出力する。また、信号処理部１５５は、撮像装置１５４が出力する信号を用いて、焦点検出を行う。

図２２に例示した撮像システムは、さらに、画像データを一時的に記憶するためのバッファメモリ部１５６、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）１５７を有する。さらに、撮像システムは、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体１５９、記録媒体１５９に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）１５８を有する。なお、記録媒体１５９は、撮像システムに内蔵されていてもよく、着脱可能であってもよい。

さらに、撮像システムは、各種演算とデジタルスチルカメラ全体を制御する制御・演算部１５１０、撮像装置１５４と信号処理部１５５に各種タイミング信号を出力するタイミング発生部１５１１を有する。ここで、タイミング信号などは、外部から入力されてもよく、撮像システムは少なくとも撮像装置１５４と、撮像装置１５４から出力された出力信号を処理する信号処理部１５５とを有すればよい。

以上のように、本実施形態の撮像システムは、撮像装置１５４を適用して撮像動作を行うことが可能である。

本発明が適用される実施形態は、上記第１乃至第５の実施形態に限られるものではなく種々の変形が可能である。例えば、第１乃至第４実施形態に示した構成を任意に２つ以上選択して組み合わせてもよい。

また、第５実施形態に示した撮像システムは、本発明の光電変換装置を適用しうる撮像システムの一例を示したものであり、本発明の光電変換装置を適用可能な撮像システムは図２２に示した構成に限定されるものではない。

上記実施形態は、本発明を適用しうる幾つかの態様を例示したものに過ぎず、本発明の趣旨を逸脱しない範囲で適宜修正や変形を行うことを妨げるものではない。

１０１ 画素
３０１ 参照信号設定部
３０２ 比較器（比較回路）
３０４ 判定信号線

Claims (11)

1. 光電変換信号を生成する、行列状に配列された複数の画素と、前記複数の画素の各列に対応して設けられ、前記光電変換信号と参照信号とが入力される複数の比較回路とを備える撮像装置の駆動方法であって、
   前記複数の比較回路のうちの少なくとも一部の比較回路が、前記光電変換信号の電位と、所定の電位とを比較した結果を示す判定信号を生成する第１ステップと、
   前記少なくとも一部の比較回路が生成した判定信号に基づいて、前記複数の比較回路のうちの２つ以上に入力される参照信号の時間に対する電位の変化量を設定する第２ステップと、
   前記複数の比較回路の各々が、前記第２ステップで設定された前記参照信号と、前記光電変換信号とを比較した結果に基づいて、前記光電変換信号のアナログデジタル変換を行う第３ステップと
   を備えることを特徴とする撮像装置の駆動方法。
2. 前記撮像装置は、前記参照信号の電位の時間に対する変化量を設定する参照信号設定部と、前記少なくとも一部の比較回路が生成した判定信号が伝送される判定信号線と、前記判定信号線と前記参照信号設定部との間に接続されたスイッチとをさらに含み、
   前記スイッチを切り替えることにより、前記判定信号線と、前記参照信号設定部との間の接続関係を設定するステップをさらに含むことを特徴とする請求項１に記載の撮像装置の駆動方法。
3. 前記第２ステップにおいて、前記少なくとも一部の比較回路が生成した判定信号に基づいて前記参照信号の電位の時間に対する変化量が設定される２つ以上の比較回路は、前記少なくとも一部の比較回路と、前記少なくとも一部の比較回路に隣接する列の比較回路とを含むことを特徴とする請求項１又は２に記載の撮像装置の駆動方法。
4. 前記複数の画素の各々は、マイクロレンズを共有する複数の分割画素を含み、
   前記複数の比較回路は前記複数の分割画素の各列に対応して設けられており、
   前記少なくとも一部の比較回路が生成した判定信号に基づいて前記参照信号の電位の時間に対する変化量が設定される２つ以上の比較回路は、互いに異なる画素に含まれ、前記マイクロレンズに対する位置が同一の分割画素に対応する比較回路であることを特徴とする請求項１又は２に記載の撮像装置の駆動方法。
5. 光電変換により光電変換信号を生成する、行列状に配列された複数の画素と、前記複数の画素の各列に対応して設けられ、前記光電変換信号と参照信号とが入力される複数の比較回路と、前記複数の比較回路の各々に対応して設けられ、前記比較回路の各々に入力される前記光電変換信号の電位に与えられるゲインを設定する複数の増幅部とを備える撮像装置の駆動方法であって、
   前記複数の比較回路のうちの少なくとも一部の比較回路が、所定のゲインが与えられた光電変換信号の電位と、所定の電位とを比較した結果を示す判定信号を生成する第１ステップと、
   前記複数の増幅部のうちの２つ以上が、前記少なくとも一部の比較回路が生成した判定信号に基づいて、前記光電変換信号の電位に与えるゲインを設定する第２ステップと、
   前記複数の比較回路の各々が、前記参照信号と、前記第２ステップで設定されたゲインが与えられた光電変換信号とを比較した結果に基づいて、前記光電変換信号のアナログデジタル変換を行う第３ステップと
   を備えることを特徴とする撮像装置の駆動方法。
6. 前記撮像装置は、前記少なくとも一部の比較回路が生成した判定信号が伝送される判定信号線と、前記判定信号線と前記増幅部との間に接続されたスイッチとをさらに含み、
   前記スイッチを切り替えることにより、前記判定信号線と、前記増幅部との接続関係を設定するステップをさらに含むことを特徴とする請求項５に記載の撮像装置の駆動方法。
7. 前記第２ステップにおいて、前記少なくとも一部の比較回路が生成した判定信号に基づいて前記光電変換信号の電位に与えるゲインが設定される２つ以上の比較回路は、前記少なくとも一部の比較回路と、前記少なくとも一部の比較回路に隣接する列の比較回路とを含むことを特徴とする請求項５又は６に記載の撮像装置の駆動方法。
8. 前記複数の画素の各々は、マイクロレンズを共有する複数の分割画素を含み、
   前記複数の比較回路は前記複数の分割画素の各列に対応して設けられており、
   前記少なくとも一部の比較回路が生成した判定信号に基づいて前記光電変換信号の電位に与えるゲインが設定される２つ以上の比較回路は、互いに異なる画素に含まれ、前記マイクロレンズに対する位置が同一の分割画素に対応する比較回路であることを特徴とする請求項５又は６に記載の撮像装置の駆動方法。
9. 光電変換により光電変換信号を生成する、行列状に配列された複数の画素と、
   前記複数の画素の各列に対応して設けられ、前記光電変換信号と参照信号とが入力される複数の比較回路と、
   前記参照信号の電位の時間に対する変化量を設定する参照信号設定部と
   を備え、
   前記複数の比較回路のうちの少なくとも一部の比較回路が、前記光電変換信号の電位と、所定の電位とを比較した結果を示す判定信号を生成し、
   前記参照信号設定部が、前記少なくとも一部の比較回路が生成した判定信号に基づいて、前記複数の比較回路のうちの２つ以上に入力される参照信号の時間に対する電位の変化量を設定し、
   前記複数の比較回路の各々が、前記第２ステップで設定された前記参照信号と、前記光電変換信号とを比較した結果に基づいて、前記光電変換信号のアナログデジタル変換を行う
   ことを特徴とする撮像装置。
10. 光電変換により光電変換信号を生成する、行列状に配列された複数の画素と、
    前記複数の画素の各列に対応して設けられ、前記光電変換信号と参照信号とが入力される複数の比較回路と、
    前記複数の比較回路の各々に対応して設けられ、前記比較回路の各々に入力される前記光電変換信号の電位に与えられるゲインを設定する複数の増幅部と
    を備え、
    前記複数の比較回路のうちの少なくとも一部の比較回路が、所定のゲインが与えられた光電変換信号の電位と、所定の電位とを比較した結果を示す判定信号を生成し、
    前記複数の増幅部のうちの２つ以上が、前記少なくとも一部の比較回路が生成した判定信号に基づいて、前記光電変換信号の電位に与えるゲインを設定し、
    前記複数の比較回路の各々が、前記参照信号と、前記第２ステップで設定されたゲインが与えられた光電変換信号とを比較した結果に基づいて、前記光電変換信号のアナログデジタル変換を行う
    ことを特徴とする撮像装置。
11. 請求項９又は１０に記載の撮像装置と、前記撮像装置が出力する信号に基づいて画像を生成する信号処理部とを有することを特徴とする撮像システム。

Images