JP5938105B2 - 固体撮像装置 - Google Patents
固体撮像装置 Download PDFInfo
- Publication number
- JP5938105B2 JP5938105B2 JP2014543274A JP2014543274A JP5938105B2 JP 5938105 B2 JP5938105 B2 JP 5938105B2 JP 2014543274 A JP2014543274 A JP 2014543274A JP 2014543274 A JP2014543274 A JP 2014543274A JP 5938105 B2 JP5938105 B2 JP 5938105B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- light
- period
- state imaging
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003384 imaging method Methods 0.000 title claims description 49
- 238000005070 sampling Methods 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 31
- 238000006243 chemical reaction Methods 0.000 claims description 19
- 230000000875 corresponding effect Effects 0.000 claims description 19
- 238000009792 diffusion process Methods 0.000 claims description 10
- 238000001514 detection method Methods 0.000 claims description 9
- 230000002596 correlated effect Effects 0.000 claims description 5
- 239000011159 matrix material Substances 0.000 claims description 5
- 230000008859 change Effects 0.000 description 39
- 238000010586 diagram Methods 0.000 description 15
- 238000012546 transfer Methods 0.000 description 13
- 230000007423 decrease Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 238000012937 correction Methods 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
- H04N25/627—Detection or reduction of inverted contrast or eclipsing effects
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
本発明は、CMOSイメージセンサに代表される固体撮像装置、及びその駆動方法に関する。
近年、イメージセンサデバイスとして、従来のCCDイメージセンサに対してCMOSイメージセンサが、低電圧・低消費電力かつ周辺回路との融合が容易であるといった利点から、携帯電話用からデジタルカメラまで幅広く普及している。
図12は従来のCMOSイメージセンサ4の構造を説明する図である。従来のCMOSイメージセンサの一般的な構造は、画素回路100が行列上に配置されており、画素回路100に、夫々、画素共通電圧VDが供給される共通電源線113、行走査回路110、列信号線111が接続されている。画素回路100の制御駆動は行走査回路110により行毎に行われる。列信号線111は、定電流源120とAD変換を行うAD変換器130に接続され、列信号線111の電圧をランプ波発生器140が発生するランプ波とAD変換器130内の比較器131で比較した後、メモリ部133にてカウンタ回路135を用いてデジタルコード化され、光量に応じたデジタルコードが記録される。
図2は画素回路100の構成の一例である。光電変換を行うフォトダイオード(PD)部101、転送ゲートトランジスタ102、光に応じて発生した電荷を転送ゲートトランジスタ102を通して一時的に保持するフローティングディフュージョン(FD)部103、FD部103の電圧を列信号線111に電圧として出力するソースフォロア回路を構成するトランジスタ104、及び、FD部103をある電圧にリセットするリセットトランジスタ105を備える。ソースフォロア回路を構成するトランジスタ104のドレイン端は共通電源線113に接続され、画素共通電圧VDが供給される。
電荷量の読み出し方法としては、相関2重サンプリング(Correlated Double Sampling:CDS)方式が一般的に用いられている。かかるCDS方式では、電荷を転送する前のFD部103の電圧を反映した列信号線111の電圧(リセットレベルとする)を読み出し、転送ゲートトランジスタ102に電圧を印加して電荷を転送後、電荷転送により電圧が低下したFD部103の電圧を反映した列信号線111の電圧(シグナルレベルとする)を読み出すことにより、そのリセットレベルとシグナルレベルの差分電圧を光量に反映したデジタルコードとして算出する。
ところで、CMOSイメージセンサに強烈な光、例えば、太陽を撮像した場合などにおいて、太陽の部分がフルコードを出力するべき画像であるにも関わらず、黒化した画像が表示される黒化現象が知られている。その理由の詳細を以下に記載する。
図13は、電荷を読み出す行の制御線(RST配線、VR配線、TX配線)の動作と、画素回路100が通常光を受けた場合と強烈光を受けた場合の列信号線111の電圧VSの変化を示すタイミングチャートである。
期間T1にてFD部103がリセットされた後、期間T2の後半において、リセットレベル電圧Vrstがサンプリングされる。期間T3にてPD部101からFD部103に電荷が転送されると、期間T4において、シグナルレベルVsigがサンプリングされる。そして、光量に相当する電圧Vele=Vrst−Vsigがデジタルコード値に変換される。
ところが、図13の点線に示すように、強烈光をPD部101が受けた場合に、電荷を転送する前のリセットレベルサンプリング時から、列信号線111の電圧VSが低下してしまうことが知られている。この場合、Veleがほぼ0となってしまうため、黒(=暗時状態)であると誤判定してしまう。
この黒化現象を回避するため、現在まで様々な方法が提案されている。
特許文献1は、デジタルCDSにおける方法である。デジタルCDSとは、始めにリセットレベル電圧を一旦AD変換し、シグナルレベル電圧をAD変換することで、リセットレベルとシグナルレベルのデジタル値の差分により、光量に比例するデジタルコードとして算出する方法である。
かかるデジタルCDSでの黒化現象の回避策として、特許文献1では、リセットレベルサンプリング期間において、強烈光判定を行っている。強烈光が入射した場合、リセットレベルサンプリング期間にサンプリングされるべきリセットレベル電圧が低下する。この電圧がAD変換を行うために想定しているランプ波の参照電圧の範囲から外れた場合に、強烈光と判定しその結果をデジタルコードに反映する方法である。
また、特許文献2では、リセットレベル電圧を一旦サンプリング容量に保存し、ラッチ回路にて参照電圧と比較することで、参照電圧より高いか低いかによって、通常光と強烈光の判定を行い、デジタルコードを制御する方法が提案されている。
特許文献3では、リセットレベル電圧およびシグナルレベル電圧のサンプリング期間終了後に、シグナルレベル電圧を補正用バイアス回路により生成される黒つぶれ判定電圧と比較する方法が提案されている。
しかしながら、上記に述べた方法には、以下の課題が存在する。
特許文献1の方法では、リセットレベルサンプリング期間で参照信号との比較を行うため、リセットレベル測定期間の手前において、信号線電圧をサンプリングして参照信号電圧との基準を合わせるオートゼロ期間が存在する。入射する強烈光が強い場合において、このオートゼロ期間でも通常時より信号線電圧が低下してしまった場合、信号線電圧と参照信号電圧とのオートゼロ基準が低電圧側にずれるため、強烈光にも関わらず、その後のリセットレベルサンプリング時における参照信号によるAD変換範囲に入ってしまい、正常であると誤判定してしまう可能性がある。
これを防ぐため、オートゼロ期間において信号線電圧を指定の電圧以下まで低下させないために、ダミー画素トランジスタを列信号線毎に設け、これにより、信号線電圧をオートゼロ期間を含む一定期間クランプする回路手法をとっている。クランプ電圧は、アナログゲイン設定や量子化ビット数の設定に応じて変更できるようになっている。
しかしながら、AD変換のためのオートゼロ期間中に信号線電圧をクランプしているため、リセットレベルのAD変換に対する影響が大きくなる。例えば、クランプ電圧を低くしすぎた場合、黒化現象を完全に解消できなくなる可能性があり、クランプ電圧を高くしすぎた場合は、黒化現象を完全に解消できるが、暗時画像特性を悪化させる可能性がある。
また、アナログゲイン設定を高ゲインに変えた場合においては、リセットレベルサンプリング時における参照信号のAD変換範囲が狭まってしまうため、クランプ電圧をアナログゲインごとに厳密に設定する必要がある。
このため、特許文献1では、補正用バイアス回路を設け、量子化ビット数、アナログゲイン設定値、及び、カウンタ回路の動作周波数を含む傾き決定情報に基づいて設定されるランプ波である参照電圧の傾きに応じて、列信号線をクランプするクランプ電圧を変更できるように構成しているが、補正用バイアス回路の分だけレイアウト面積を消費する。
特許文献2の方法では、リセットレベルサンプリング時の信号線電圧をAD変換に使用するものとは別途サンプリングし、キャパシタに一時的に保存するため、特許文献1のような問題は生じない。しかしながら、ラッチ回路を動作させデジタルコード値を置換するまでに、リセットレベル電圧を保持するためのキャパシタ、及び、リセットレベル電圧と比較するための参照電圧を保持するためのキャパシタが必要となる。これらのキャパシタに割り当てられるレイアウト面積が列毎に必要となってしまい、レイアウト面積が増加する。
特許文献3の手法では、シグナルレベルサンプリング時の電圧と、列毎に配置されたバイアス電圧生成トランジスタから生成されたバイアス電圧との比較を、シグナルレベルサンプリングの終了後に行い、通常光と強烈光を判定しているが、シグナルレベル電圧を保持するためのキャパシタを列毎に必要とし、レイアウト面積が増加する。
また、シグナルレベル電圧に基づいて強烈光の判定を行っているため、画素回路の特性ばらつきに起因したリセットレベル電圧のばらつきに対処できず、リセットレベル電圧の高い画素では強烈光を通常光と、リセット電圧レベルの低い画素では通常光を強烈光と誤判定してしまう虞がある。
本発明は、上記の問題点を鑑み、黒化現象の補正のために列毎に設ける強烈光検知回路によるレイアウト面積の増加を抑え、かつ、暗時画像特性を悪化させず、強烈光による黒化現象を補正することができる固体撮像装置を提供することを目的とする。
上記目的を達成するための本発明に係る固体撮像装置は、
光電変換により蓄えられた電荷量を電圧に変換し、前記変換された電圧を列信号線に出力する複数の画素回路を列及び行方向にマトリクス状に配置し、相関二重サンプリング法を用いて前記蓄えられた電荷量を読み出す固体撮像装置であって、
前記列信号線に出力された出力電圧をデジタル値に変換するAD変換器を備え、
前記AD変換器が、
前記出力電圧をサンプリングするサンプリング期間に、前記出力電圧をランプ波の参照電圧と比較する比較器と、
前記比較器の出力を入力とし、前記出力電圧の電圧レベルを判定する判定回路と、
前記判定回路の出力に基づいて、前記出力電圧に対応したカウント値を前記デジタル値として記憶するメモリ部と、を備え、
前記比較器が、前記画素回路のフローティングディフュージョン部の電圧をリセットするリセット期間の経過後の前記出力電圧の電圧変動を増幅し、
前記リセット期間、及び、前記リセット後の前記出力電圧をサンプリングするリセットレベルサンプリング期間の間の所定の検出期間に、前記判定回路が、前記電圧変動に基づいて前記画素回路が受けた光が強烈光か否かの判定を行うことを第1の特徴とする。
光電変換により蓄えられた電荷量を電圧に変換し、前記変換された電圧を列信号線に出力する複数の画素回路を列及び行方向にマトリクス状に配置し、相関二重サンプリング法を用いて前記蓄えられた電荷量を読み出す固体撮像装置であって、
前記列信号線に出力された出力電圧をデジタル値に変換するAD変換器を備え、
前記AD変換器が、
前記出力電圧をサンプリングするサンプリング期間に、前記出力電圧をランプ波の参照電圧と比較する比較器と、
前記比較器の出力を入力とし、前記出力電圧の電圧レベルを判定する判定回路と、
前記判定回路の出力に基づいて、前記出力電圧に対応したカウント値を前記デジタル値として記憶するメモリ部と、を備え、
前記比較器が、前記画素回路のフローティングディフュージョン部の電圧をリセットするリセット期間の経過後の前記出力電圧の電圧変動を増幅し、
前記リセット期間、及び、前記リセット後の前記出力電圧をサンプリングするリセットレベルサンプリング期間の間の所定の検出期間に、前記判定回路が、前記電圧変動に基づいて前記画素回路が受けた光が強烈光か否かの判定を行うことを第1の特徴とする。
上記第1の特徴の本発明に係る固体撮像装置は、更に、
前記判定回路が、前記強烈光であると判定した場合、
前記画素回路が受光した光量に相当するデジタルコード値を、前記リセット後の前記出力電圧の実際の電圧値と関係なく所定の既定値に設定して、前記メモリ部に記憶する構成とすることができる。
前記判定回路が、前記強烈光であると判定した場合、
前記画素回路が受光した光量に相当するデジタルコード値を、前記リセット後の前記出力電圧の実際の電圧値と関係なく所定の既定値に設定して、前記メモリ部に記憶する構成とすることができる。
上記第1の特徴の本発明に係る固体撮像装置は、更に、
前記電圧変動における電圧変化の傾きが基準値以上の場合に、前記画素回路が受けた光は通常光であると前記判定回路が判定し、
前記電圧変化の傾きが前記基準値より小さい場合に、前記画素回路が受けた光は強烈光であると前記判定回路が判定して、判定結果を前記メモリ部に記録することを第2の特徴とする。
前記電圧変動における電圧変化の傾きが基準値以上の場合に、前記画素回路が受けた光は通常光であると前記判定回路が判定し、
前記電圧変化の傾きが前記基準値より小さい場合に、前記画素回路が受けた光は強烈光であると前記判定回路が判定して、判定結果を前記メモリ部に記録することを第2の特徴とする。
ここで、前記基準値は、ゼロ又は負の値であることが好ましい。
上記第1又は第2の特徴の本発明に係る固体撮像装置は、更に、
前記判定回路は、前記増幅された前記比較器の出力信号、及び、正極性または負極性のパルス信号を入力とする2つの入力端子を有し、前記検出期間中に前記パルス信号が入力されることで、前記強烈光か否かの判定を行い、判定結果を前記メモリ部に記録することが好ましい。
前記判定回路は、前記増幅された前記比較器の出力信号、及び、正極性または負極性のパルス信号を入力とする2つの入力端子を有し、前記検出期間中に前記パルス信号が入力されることで、前記強烈光か否かの判定を行い、判定結果を前記メモリ部に記録することが好ましい。
上記第1又は第2の特徴の本発明に係る固体撮像装置は、更に、
前記検出期間中において、前記カウント値は常に前記デジタル値と同数のビット数の最大値または最小値に設定されていることが好ましい。
前記検出期間中において、前記カウント値は常に前記デジタル値と同数のビット数の最大値または最小値に設定されていることが好ましい。
上記第1又は第2の特徴の本発明に係る固体撮像装置は、更に、
前記リセット期間において、前記出力電圧を所定のクランプ電圧に固定する回路を備えることを第3の特徴とする。
前記リセット期間において、前記出力電圧を所定のクランプ電圧に固定する回路を備えることを第3の特徴とする。
上記第3の特徴の本発明に係る固体撮像装置は、更に、
前記クランプ電圧が、前記画素回路が通常光を受光した場合に、前記リセット後の前記出力電圧がサンプリングされるリセットレベルよりも低電圧であることが好ましい。
前記クランプ電圧が、前記画素回路が通常光を受光した場合に、前記リセット後の前記出力電圧がサンプリングされるリセットレベルよりも低電圧であることが好ましい。
上記第2又は第3の特徴の本発明に係る固体撮像装置は、更に、
前記電圧変動における電圧変化の傾きが前記基準値となる光を受光した場合に、前記リセット後の前記出力電圧がサンプリングされるリセットレベルと、前記蓄えられた電荷を前記フローティングディフュージョン部に転送後の前記出力電圧がサンプリングされるシグナルレベルとの電圧差が、前記AD変換器のフルスケール電圧よりも大きいことが好ましい。
前記電圧変動における電圧変化の傾きが前記基準値となる光を受光した場合に、前記リセット後の前記出力電圧がサンプリングされるリセットレベルと、前記蓄えられた電荷を前記フローティングディフュージョン部に転送後の前記出力電圧がサンプリングされるシグナルレベルとの電圧差が、前記AD変換器のフルスケール電圧よりも大きいことが好ましい。
上記第3の特徴の本発明に係る固体撮像装置は、更に、
前記列信号線の夫々が、前記列信号線毎に設けられたスイッチを介して同じ基準電圧と接続され、
前記リセット期間に前記スイッチがオンされることで、前記リセット期間の前記出力電圧が前記クランプ電圧に固定される構成とすることができる。
前記列信号線の夫々が、前記列信号線毎に設けられたスイッチを介して同じ基準電圧と接続され、
前記リセット期間に前記スイッチがオンされることで、前記リセット期間の前記出力電圧が前記クランプ電圧に固定される構成とすることができる。
上記第3の特徴の本発明に係る固体撮像装置は、更に、
前記列信号線の夫々に同じ制御電圧を生成し供給するバイアス電圧発生回路を備え、
前記制御電圧により、前記列信号線に供給される前記クランプ電圧が調整可能とすることができる。
前記列信号線の夫々に同じ制御電圧を生成し供給するバイアス電圧発生回路を備え、
前記制御電圧により、前記列信号線に供給される前記クランプ電圧が調整可能とすることができる。
本発明によれば、画素回路のフローティングディフュージョン部の電圧をリセット後の列信号線の出力電圧の電圧変動をAD変換に用いる比較器を用いて増幅し、リセット期間と、リセット後の前記出力電圧をサンプリングするリセットレベルサンプリング期間の間の期間で、強烈光が受光された場合に生じる出力電圧の急激な変化を判定回路が検知する。これにより、小規模な回路構成で、且つ、判定する期間も短く、強烈光による黒化現象を補正することができる固体撮像装置を実現することができる。
〈第1実施形態〉
以下において、本発明の一実施形態に係る固体撮像装置(以降、適宜「本発明装置1」と称す)につき、図面を参照して説明する。図1に、本発明装置1の回路構成の一例を示す。
以下において、本発明の一実施形態に係る固体撮像装置(以降、適宜「本発明装置1」と称す)につき、図面を参照して説明する。図1に、本発明装置1の回路構成の一例を示す。
本発明装置1は、CMOSイメージセンサであり、図1に示すように、画素回路100が複数、列及び行方向にマトリクス状に配置されてなる。画素回路100の夫々は、列信号線111、行信号線112、共通電源線113と接続している。同一列に属する画素回路100の夫々が、共通の列信号線111と接続する。一方、同一行に属する画素回路100の夫々が、共通の行信号線112と接続し、かかる行信号線112を介して行走査回路110と接続する。なお、行信号線112は、RST配線112a、TX配線112b、VR配線112cの3本からなり、かかる3本の配線の夫々が行走査回路110と接続しているが、図1では1本の行信号線112で代表させている。
列信号線111は、夫々、列毎に設けられた定電流源120、及び、同じく列毎に設けられたAD変換器130内の比較器131と各別に接続されている。また、列信号線111は、列毎に設けられたスイッチ115を介して共通の基準電圧発生回路116に接続している。各スイッチ115は、夫々、共通の電圧供給制御線SWRにより制御される。
共通電源線113は、全ての画素回路100に共通の電圧VDを供給する。
AD変換器130は、比較器131、判定回路132、及び、メモリ部133を備えている。AD変換器130内において、比較器131の2つの入力端子の一方はランプ波発生器140と接続し、他方は列信号線111と接続している。比較器131の出力は、判定回路132に入力される。判定回路132は、かかる比較器131の出力と、列共通の信号線である強烈光判定信号線PP1の出力を入力とし、画素回路100が受けた光が強烈光か否かの判定を行い、判定結果をメモリ部133に出力する。メモリ部133には、カウンタ回路135が接続されている。
図2は画素回路100の構成例を示す回路図である。画素回路100は、光電変換を行うフォトダイオード(PD)部101、転送ゲートトランジスタ102、フローティングディフュージョン(FD)部103、ソースフォロア回路を構成するソースフォロアトランジスタ104、及び、FD部103を指定の電圧にリセットするリセットトランジスタ105を備える。
転送ゲートトランジスタ102は、その制御端子がTX配線112bに接続され、ドレイン端子がFD部103に接続され、ソース端子がPD部101を構成するフォトダイオードのカソード側に接続され、PD部101により受光した光に応じて発生した電荷のFD部103への転送を、TX配線112bからの信号に基づき制御する。
ソースフォロアトランジスタ104は、そのドレイン端子が画素共通電圧VDが供給される共通電源線113と接続し、制御端子に入力されるFD部103の電圧に応じて、ソース端子の電圧VSを列信号線111に出力する。
リセットトランジスタ105は、その制御端子がRST配線112aに接続され、ドレイン端子がVR配線112cに接続され、ソース端子がFD部103と接続される。RST配線112aから高レベルの制御信号が入力されることで、FD部103の電圧がVR配線112cの電位にリセットされる。なお、上記の画素回路100はソースフォロアトランジスタ104と列信号線111の間にセレクトトランジスタを備えない場合の構成例であり、いうまでもなく、上記の構成に限られるものではない。
以下に、本発明装置1において、画素回路100が光を受光してからFD部103に蓄えられた電荷を読み出すまでの一連の動作について、図3及び図13を参照して説明する。図3は、図1に示す行走査回路110からの3種類の信号線(RST配線112a、TX配線112b、VR配線112c)の各電圧、スイッチ115を制御する電圧供給制御線SWRの電圧、及び、列信号線111の電圧VSの電圧波形の変化を示す波形図(タイミングチャート)である。本発明装置1は、相関二重サンプリング法を用いてFD部103の電圧をサンプリングし、画素回路が受光した光に応じたデジタル値に変換する。
《1.強烈光判定を行わない場合の動作》
先ず、本発明との比較のため、強烈光か否かを判定しない場合の従来の読み出し方法について、図13を参照して説明する。図13は、従来の固体撮像装置4における駆動方法を示すものであるが、本発明装置1において、強烈光の判定を行わないとした場合に、行走査回路110からの3種類の信号線(RST配線112a、TX配線112b、VR配線112c)の各電圧、及び、列信号線111の電圧VSの電圧波形の変化を示す波形図(タイミングチャート)にも相当する。
先ず、本発明との比較のため、強烈光か否かを判定しない場合の従来の読み出し方法について、図13を参照して説明する。図13は、従来の固体撮像装置4における駆動方法を示すものであるが、本発明装置1において、強烈光の判定を行わないとした場合に、行走査回路110からの3種類の信号線(RST配線112a、TX配線112b、VR配線112c)の各電圧、及び、列信号線111の電圧VSの電圧波形の変化を示す波形図(タイミングチャート)にも相当する。
強烈光か否かを判定しない従来方法の場合、先ず、図13に示す期間T1より前において、PD部101で光電変換された電子をFD部103へ転送し、PD部101をリセットする動作期間(後述の期間T3に相当し、シャッター期間と呼ばれる)がある。シャッター期間経過後の任意の期間、PD部101は光電変換を行い、内部に変換された電荷を蓄積し保持している。この期間を露光期間といい、これにより、PD部101は、露光期間に光電変換により蓄積された電荷を期間T1の開始まで保持している。
その後、期間T1において、RST配線112aの電位を高レベルに立ち上げ、リセットトランジスタ105をオン状態とする。このとき、VR配線112cの電圧を指定の電圧にすることで、FD部103の電位は、VR配線112cにより供給される指定のFDリセット電圧にリセットされる。
このとき、ソースフォロアトランジスタ104を介して、FD部103の電圧を反映した電圧が、列信号線111に電圧VSとして出力される。この電圧VSは、共通電源線113を介して供給されるソースフォロアトランジスタ104のドレイン電圧VD、ソースフォロアトランジスタ104の閾値電圧、定電流源120に流れる電流量、及び、FD部103のFDリセット電圧により決まる。
その後、期間T2において、RST配線112aの電位を低レベルに立ち下げ、リセットトランジスタ105をオフ状態とする。FD部103の電圧及び列信号線111の電圧VSは、RST配線112aとFD部103間のカップリング容量、及び、RST配線112aとリセットトランジスタ105間のトランジスタサイズに応じたオーバーラップ容量による電圧フィードスルーを受け変化し、セットリング時間を待って列信号線111の電圧VSはリセットレベル電圧Vrstに安定する。このリセットレベル電圧Vrstが、PD部101の電子を読み出す前のFD部103の状態を示す信号となり、これをサンプリングして、一旦AD変換を行う。
このとき、ランプ波発生器140はランプ波の参照電圧を発生し、AD変換器130内の比較器131は、かかるリセットレベルVrstとなっている列信号線111の電圧VSを、かかる参照電圧と比較する。参照電圧がVS以下となる期間だけ、カウンタ回路135がカウントを行うことにより、列信号線111の電圧VSが、リセットレベル電圧Vrstに対応したカウント値として、デジタル値に変換される。上記のランプ波と比較することによりリセットレベル電圧Vrstのサンプリングを行う期間は、リセットレベルサンプリング期間と呼ばれる。
その後、期間T3において、TX配線112bの電圧を高レベルに立ち上げ、転送ゲートトランジスタ102をオン状態にする。これにより、PD部101に蓄積した電荷(電子)がFD部103に転送されると、FD部103の電圧が低下し、これを受けて列信号線111の電圧VSも低下する。期間T3の最後にTX配線の電圧を低レベルに立ち下げ、転送ゲートトランジスタ102をオフ状態にする。
その後、期間T4において、FD部103に完全転送された電荷に起因してFD部103の電圧がPD部101が受光した光量に応じて決まり、それに応じて列信号線111の電圧VSはセットリング時間を持ってシグナルレベル電圧Vsigに安定する。このとき、ランプ波発生器140はランプ波の参照電圧を発生し、AD変換器130内の比較器131は、かかるシグナルレベルVsigとなっている列信号線111の電圧VSを、参照電圧と比較する。参照電圧がVS以下となる期間だけ、カウンタ回路がカウントを行うことにより、列信号線111の電圧VSが、シグナルレベル電圧Vsigに対応したカウント値として、デジタル値に変換される。上記のランプ波と比較することによりシグナルレベル電圧Vsigのサンプリングを行う期間は、シグナルレベルサンプリング期間と呼ばれる。
そして、先にサンプリングしたリセットレベル電圧Vrstとシグナルレベル電圧Vsigとの差分をとり、電圧差分Vele=Vrst−Vsigに相当するデジタル値を、メモリ部133に書き込む。
しかしながら、この方法では、強烈光を受光した場合に期間T2の経過後に列信号線111の電圧VSが大幅に低下し、図13の点線に示すように、最悪の場合リセットレベル電圧Vrstがシグナルレベル電圧Vsig以下にまで低下してしまう。この場合、光量に相当する電圧差分Vele=Vrst−Vsigはほぼ0となり、暗時状態であると誤判定してしまう問題がある。
そこで、本発明では期間T1からT2にかけて以下に示す動作を行い、PD部101が受光した光が強烈光か否かを判定する。
《2.本発明における強烈光判定動作》
先ず、図3に示すように、期間T1の開始と同時あるいは少し遅れて、電圧供給制御線SWRの電圧を立ち上げ、スイッチ115をオンにする。これにより、基準電圧発生回路116が発生する基準電圧が、全ての列信号線111に供給される。これにより、列信号線111の電圧VSは、かかる基準電圧に応じた所定の電圧Vclampに固定(クランプ)される。この期間は、図3において期間Tclmpとして示されている。ここで、基準電圧発生回路116が発生する基準電圧は、電圧Vclampが、画素回路100が通常光を受光した場合のリセットレベル電圧Vrstよりも低くなるように設定することが好ましい。
先ず、図3に示すように、期間T1の開始と同時あるいは少し遅れて、電圧供給制御線SWRの電圧を立ち上げ、スイッチ115をオンにする。これにより、基準電圧発生回路116が発生する基準電圧が、全ての列信号線111に供給される。これにより、列信号線111の電圧VSは、かかる基準電圧に応じた所定の電圧Vclampに固定(クランプ)される。この期間は、図3において期間Tclmpとして示されている。ここで、基準電圧発生回路116が発生する基準電圧は、電圧Vclampが、画素回路100が通常光を受光した場合のリセットレベル電圧Vrstよりも低くなるように設定することが好ましい。
上述の通り、通常光を受光した場合のリセットレベル電圧Vrstは、定電流源120に流れる電流量、共通電源線113に供給される電圧VD、ソースフォロアトランジスタ104の閾値電圧、FD部103の電圧(FDリセット電圧)、RST配線112aとFD部103間のカップリング容量、及び、RST配線112aとリセットトランジスタ105間のトランジスタサイズに応じたオーバーラップ容量による電圧フィードスルーにより決まる。電流設定や電圧設定は外部より指定の電圧に変更でき、カップリング容量やトランジスタサイズも設計時において指定の値にできるため、全ての列信号線111において、電圧Vclampがリセットレベル電圧Vrstよりも低くなるように、基準電圧発生回路116が発生する基準電圧を設定することができる。プロセスばらつき等も考え、ばらつきを内包するように電流設定と電圧設定を行う。
期間T1の終了と同時、又は、それよりも少し遅れて期間Tclmpを終了する。電圧供給制御線SWRの電圧を立ち下げ、スイッチ115をオフにすると、画素回路100が通常光を受けている状態においては、列信号線111の電圧VSはリセットレベル電圧Vrstに安定しようとするため、電圧上昇を始め、セットリング期間を待ってリセットレベル電圧Vrstに安定する。
一方、画素回路100が強烈光を受けている状態では、PD部101に発生した電荷(電子)がFD部103に流入する等により、列信号線111の電圧VSは低下し始める。この低下の傾きの大きさ(絶対値)は強烈光の強さやFD部103への電子の流入量により決定され、強烈光が強いほど、傾きは急峻になる。
したがって、この電圧変化の傾きを検出することにより、画素回路100が受光した光が強烈光であるか、或いは通常光であるかを判定することができる。
なお、以降の説明において、電圧変化の「傾き」は極性を有し、正の傾きは所定時間経過後の電圧変化が正(上昇)であり、負の傾きは所定時間経過後の電圧変化が負(下降)であることを意味する。また、電圧変化の傾きの大小は、極性を考慮して判断するものとする。つまり、傾きが負の場合、電圧変化が急峻である程傾きは小さく(絶対値は大きくなる)。
図4は、図3と同様、列信号線111の電圧VSの電圧波形の変化を示す波形図であり、特に、画素回路100が3種類の異なる光量の光を受光した場合の列信号線111の電圧VSの変化を示している。
図4に示す列信号線111の電圧波形VS1〜VS3のうち、VS1は通常光の場合であり、デジタルコード値はフルコード(白)となる。
VS3は強烈光の場合であり、リセットレベルサンプリング期間において、シグナルレベル電圧Vsigまで列信号線111の電圧が低下し、デジタル値は本来フルコード(白)であるべきにもかかわらず、黒となる。
VS2は、光量がVS1より多く、VS3よりも少ない光の場合であり、列信号線111の電圧は降下するものの、リセットレベルサンプリング期間におけるリセットレベル電圧Vrstとシグナルレベル電圧Vsigの差Vele2がAD変換器130のフルスケールに相当する電圧Vadよりも大きいため、デジタル値はフルコードとなる。
一方、VS2とVS3の間の光量で、所定の閾値を超える光量の光を受けた場合、デジタル値がフルコードであるべきにもかかわらず、デジタル値が中間コード(=灰色)或いは黒となってしまう。
本発明装置1では、リセット期間の後、リセットレベルサンプリング期間が始まる前の期間に、リセット後の列信号線111の電圧変動を検知し、電圧変化の傾きに基づいて受光した光が強烈光か通常光であるかの判定を行い、デジタル値に反映する。つまり、本発明装置1は、電圧変化の傾きから、光量が上記閾値を超えているかを判定し、強烈光と判定した場合、実際のリセットレベル電圧Vrstにかかわらず、画素回路100が受光した光量に相当するデジタルコード値として所定の予定の既定値(ここでは、フルコード)を出力し、メモリ部に記憶するものである。
図5に、本発明装置1の強烈光の判定方法の詳細を示す。図5に示すように、期間T2において、期間Tclmpが終了すると、列信号線111の電圧VSは、画素回路100のPD部101が受光した光量に応じて、上昇あるいは下降し始める。期間Tclmpの終了後から開始する期間Tjudgeにおいて、列信号線111の電圧VSの電圧変動を検出し、電圧変化の傾きを測定する。
期間Tjudgeにおいて、列信号線111は比較器に接続される。この比較器として、リセットレベル電圧Vrstのサンプリングに使用されるAD変換器130内の比較器131を併用することで、レイアウト面積の縮小を図る。
先ず、期間Tjudgeの開始時又はTclmp期間の途中から、比較器131の入力端子対の列信号線111と接続しない方の一端に所定の比較電圧(例えば、Vclampと同電圧、或いはVclampよりも若干低い電圧が好ましい)を印加し、比較器131の基準を合わせておく。このとき、比較器131の出力は低レベルの信号を出力するように構成する。例えば、比較器131をオートゼロ状態にして、入力端子対の一端をVclampと同電圧にすることができる。
そして、期間Tjudgeにおいて、比較器131の入力端子対の他端に列信号線111の電圧VSを入力することで、比較器131の増幅作用により、列信号線111の電圧VSの電圧変化の傾きに応じて増幅された電圧が比較器131から出力される。図5に示すADOUTがその信号であり、反転増幅されている。
図6は図5の期間TjudgeにおけるADOUT出力と列信号線111の電圧VSの電圧波形を拡大したものである。列信号線111の電圧波形VS1〜VS3に応じて、電圧波形VS1に対応する比較器131の出力ADOUTの電圧波形がAD1、電圧波形VS2に対応する比較器131の出力ADOUTの電圧波形がAD2、電圧波形VS3に対応する比較器131の出力ADOUTの電圧波形がAD3である。
VS1は画素回路100が受光した光が通常光の場合であり、列信号線111の電圧は正の傾きを持って上昇する。このとき、比較器131の出力AD1は、反転増幅されるため、期間Tjudgeの開始後も変わらず、低レベルのまま維持される。
VS3は画素回路100が受光した光が強烈光の場合であり、列信号線111の電圧は絶対値の大きな負の傾きで下降する。これに伴い、比較器131の出力AD3は、期間Tjudgeの開始後増幅され急峻な傾きで高レベルに遷移する。
VS2は、画素回路100が受光した光の光量がVS1より多く、VS3よりも少ない場合であり、列信号線111の電圧は絶対値の小さな穏やかな負の傾きで下降する。これに伴い、比較器131の出力AD2は、増幅されるが、期間Tjudgeの開始後ゆっくりと高レベルに遷移する。
上記比較器131の出力ADOUT(AD1〜AD3)は、判定回路132に入力される。判定回路132は、かかる出力ADOUTが入力される入力端子と、強烈光判定信号線PP1からの正極性または負極性のパルス信号を入力とする2つの入力端子を有し、強烈光判定信号線PP1からパルス信号が入力されると、比較器131の出力ADOUTの電圧レベルに基づいて、受光した光が強烈光であるか否かの判定を行う。したがって、期間Tjudge内でパルス信号が入力されるタイミング、及び、比較器131の比較電圧により、強烈光であると判定する傾きの基準値は調整される。判定回路132は、列信号線111の電圧変化の傾きが基準値以上の場合、画素回路100が受光した光は通常光であると判定し、列信号線111の電圧変化の傾きが基準値より小さい場合に、前記画素回路が受けた光は強烈光であると判定する。
図7は、判定回路132の構成例である。判定回路132は、比較器131の出力ADOUTと強烈光判定線PP1からの正のパルス信号を入力とする論理回路(AND回路)132aで構成することができる。
列信号線111の電圧波形がVS1となる通常光を受光した場合、比較器131の出力AD1は低レベルが維持されているため、強烈光判定線PP1からのパルス信号によらず、AND回路132aの出力JOUTは常に低レベルとなる。この場合は、その後にサンプリングされるリセットレベルVrstとシグナルレベルVsigの電圧差によりデジタルコード値が求められ、それがメモリ部133に記録される。
一方、列信号線111の電圧波形がVS3となる強烈光を受光した場合、図6に示したように強烈光判定信号線PP1からのパルス信号の位置をTlatchに設定すると、パルス信号が入力された時点で比較器131の出力AD3は高レベルに遷移しているため、AND回路132aの出力JOUTには、高レベルのパルス信号が、強烈光判定線PP1からの正パルス信号が出力されている期間だけ出力される。メモリ部133は、期間Tlatchにおいて、かかるAND回路132aの出力のパルス信号JOUTをラッチし、フルコード(AD変換器130が出力するデジタル値と同数のビット数の最大値または最小値)を記憶する。この記憶をリセットレベルサンプリング時およびシグナルサンプリング時にも保持することにより、強烈光の場合にデジタルコード値をフルコードに置換することができる。
このとき、期間Tjudgeにおいて、カウンタ回路135がフルコードに相当するカウント値を出力しておき、パルス信号JOUTが出力されると、カウンタ回路135のカウント値をメモリ部133に書き込む構成とするのが好ましい。
一方、列信号線111の電圧波形がVS2となる強烈光を受光した場合には、強烈光判定線PP1からのパルス信号が入力された時点では未だ比較器131の出力AD2は高レベルに達していないため、AND回路132aの出力JOUTは低レベルを維持している。したがって、強烈光とは判定されず、その後にサンプリングされるリセットレベルVrstとシグナルレベルVsigの電圧差によりデジタルコード値が求められ、メモリ部133に記録される。
このように、強烈光判定信号線PP1からのパルス信号が入力される期間Tlatchを調整することにより、列信号線111の電圧変化が負の傾きであったとしても、その傾きが大きい(絶対値が小さい)場合には強烈光ではないと判定できる。
図5に戻って、期間Tjudgeにおいて強烈光か否かの判定が完了すると、期間T2内のリセットサンプリング期間において、AD変換器130内の比較器131をオートゼロ状態にし、比較器131の一端にランプ波発生器140からの参照電圧を印加し、カウンタ回路135のカウント動作を開始して、リセットレベル電圧Vrstのサンプリングに移行する。その後、期間T3において転送ゲートトランジスタ102をオン状態とし、PD部101に蓄積した電子をFD部103に転送し、期間T4において、シグナルレベル電圧Vsigを同様にサンプリングする。リセットサンプリング期間以降の動作については、上述した強烈光か否かを判定しない場合と同様である。
なお、上記の判定回路132の構成は、通常光の場合に比較器131の出力ADOUTを低レベルとする場合の例であるが、通常光の場合に比較器131の出力ADOUTを高レベルとする場合も考えられる。その場合、判定回路132は、図8に示すように、比較器131の出力ADOUTと強烈光判定線PP1からの負のパルス信号を入力とするOR回路132bで構成するのが好ましい。
また、強烈光と判定する列信号線111の電圧変化の傾きの基準値を負とし、且つ、列信号線111の電圧変化の傾きがかかる基準値に一致する光を受光した場合において、実際のリセットレベルとシグナルレベルとの電圧差(Vrst−Vsig)が、AD変換器130のフルスケール電圧Vadよりも大きくなるように、傾きの基準値を設定し、期間Tjudge内の期間Tlatchの位置、及び、比較器131の比較電圧を調整することが好ましい。
傾きの基準値を負に設定することで、列信号線111の電圧変化の傾きが正であれば通常光と判定することができる。さらに、傾きの基準値は、できるだけ負の大きい(絶対値は小さい)値、つまりはゼロに近づけることで、強烈光であるか否かの判定が容易になる。しかしながら、傾きの基準値を負でゼロに近づけすぎると、画素回路100の特性ばらつきにより、通常光であるにもかかわらず強烈光と誤判定してしまい、正常画像に白点を生じさせる危険性が増加する。このため、傾きの基準値は、画素回路100の特性ばらつきを考慮した負の値に、その上限(絶対値の下限)が設定されると好ましい。これにより、通常光と判定する正の傾き側にマージンを持たせることができる。
一方、列信号線111の電圧変化の傾きが丁度基準値となる光が受光した場合に、リセットレベルとシグナルレベルとの電圧差(Vrst−Vsig)が、フルスケール電圧Vadよりも大きければ、画素回路100の特性ばらつきにより通常光を強烈光と誤判定(或いは、強烈光を通常光と誤判定)しても、結果としてフルコードが出力されるので、問題は生じない。つまり、傾きの基準値は、電圧差(Vrst−Vsig)が丁度フルスケール電圧Vadに一致する場合の電圧変化の傾きよりも、画素回路100の特性ばらつきを考慮した分だけ大きく(傾きの絶対値が小さく)なるように、その下限が設定されると好ましい。
以上、本発明装置1によれば、列信号線111の電圧VSの比較にAD変換器130内の比較器131を用いること、判定回路132は占有面積の小さな論理回路で実現できること、及び、本発明装置1は、判定回路132とスイッチ115及びそれに付随する配線を追加したレイアウトで実現できるため、列毎のレイアウト面積を大幅に抑えながら、画素回路100に受信した光が強烈光か否かの判定を行うことができる。
また、かかる強烈光判定はリセットレベル電圧Vrstのサンプリング期間とは別時間で行うため、暗時特性を悪化させずに強烈光の判定をすることができる。また、AD変換とは関係なく判定するため、高ゲインの場合などのAD変換条件には影響されない。また、強烈光が幾ら強くなっても、負の傾きは小さく(絶対値は大きく)なるので、強烈光と判定する事ができる。
〈第2実施形態〉
以下において、本発明の一実施形態に係る固体撮像装置(以降、適宜「本発明装置2」と称す)につき、図面を参照して説明する。図9に、本発明装置2の回路構成の一例を示す。本発明装置2は、図1に示す本発明装置1において、基準電圧発生回路116に代えて、バイアス電圧発生回路117を備え、更に、クランプ電圧生成トランジスタ118を列毎に備えてなる。
以下において、本発明の一実施形態に係る固体撮像装置(以降、適宜「本発明装置2」と称す)につき、図面を参照して説明する。図9に、本発明装置2の回路構成の一例を示す。本発明装置2は、図1に示す本発明装置1において、基準電圧発生回路116に代えて、バイアス電圧発生回路117を備え、更に、クランプ電圧生成トランジスタ118を列毎に備えてなる。
クランプ電圧生成トランジスタ118は、列毎に設けられ、そのゲート端子がバイアス電圧発生回路に、ドレイン端子が基準電圧に、ソース端子が列信号線111に接続される。したがって、クランプ電圧生成トランジスタは、ソースフォロア回路を構成している。クランプ電圧生成トランジスタ118は、列信号線111の電圧VSをクランプ電圧に固定するスイッチの機能を有し、上述の期間Tclmpにおいて、バイアス電圧発生回路118を介して所定の制御電圧をクランプ電圧生成トランジスタ117のゲート端子に印加することにより、列信号線111の電圧が所望のクランプ電圧Vclampに固定される。本発明装置2の強烈光判定方法については、クランプ電圧の生成方法を除き本発明装置1と同様であり、詳細な説明は割愛する。
上述した本発明装置1では、列毎に共通した基準電圧発生回路116を使用して基準電圧を生成し、スイッチ115を介してクランプ電圧を供給している。このため期間Tclmpが短い場合、基準電圧を供給する配線の抵抗により、基準電圧発生回路116からの距離が近い部分と遠い部分で電圧差が発生し、クランプ電圧が列信号線111毎に異なってしまう場合がある。
しかしながら、本発明装置2では列毎に制御電圧を生成するため、期間Tclampが短い場合であっても、クランプ電圧に配線抵抗による電圧差を生じさせないことが可能である。一方で、クランプ電圧生成トランジスタ118はソースフォロア回路を構成するため、閾値電圧のばらつきを考慮する必要がある。
さらに、クランプ電圧生成トランジスタ118のゲート端子に印加する制御電圧に応じて、列信号線111に供給するクランプ電圧を調整することができる。
図10は本発明装置2の変形例であり、列信号線111へのクランプ電圧の供給制御を列毎に設けられたスイッチ119を介して行う構成としたものである。スイッチ119は電圧制御線SWRにより制御され、この信号を図3に示すように、期間Tclmpのみ高レベルにすることにより、クランプ電圧生成トランジスタ118のドレイン端子に基準電圧が供給され列信号線111の電圧がクランプされる。これにより、バイアス電圧発生回路117は常に一定の制御電圧を生成する電圧源としての機能を有していればよく、回路構成を簡略化することが可能になる。
〈第3実施形態〉
上記第1及び第2実施形態では、期間Tclmpにおいて列信号線111の電圧をクランプし、期間Tclmp経過後の列信号線111の電圧変化の傾きに基づいて画素回路100が受光した光が強烈光か否かを判定する方法を説明した。しかしながら、列信号線111の電圧をクランプしないで強烈光判定を行う方法も可能である。
上記第1及び第2実施形態では、期間Tclmpにおいて列信号線111の電圧をクランプし、期間Tclmp経過後の列信号線111の電圧変化の傾きに基づいて画素回路100が受光した光が強烈光か否かを判定する方法を説明した。しかしながら、列信号線111の電圧をクランプしないで強烈光判定を行う方法も可能である。
図11に、本発明の一実施形態に係る固体撮像装置(以降、適宜「本発明装置3」と称す)の構成例を示す。本発明装置3は、列信号線電圧をクランプするための回路(基準電圧発生回路116又はバイアス電圧発生回路117、及び、それに接続する配線及びスイッチ等)が存在しない点を除き、本発明装置1及び2と同様である。
本発明装置3の強烈光判定動作については、列信号線111の電圧VSをクランプしない点を除き、本発明装置1及び2の判定動作と同様となる。リセット期間T1の経過後の
列信号線111の電圧変動をAD変換器130内の比較器131が増幅し、列信号線111の電圧変化の傾きを検出して、画素回路100が受光した光が強烈光か否かの判定を行うことができる。本発明では、列信号線111の電圧変化の傾きに基づいて、通常光と強烈光の検出を行うため、列信号線111の電圧VSをクランプ電圧に固定せずとも、電圧変化の傾きを精度よく検出できる箇所があるならば通常光と強烈光の判定をすることが可能となる。ただし、本発明装置3の場合、通常光であってもリセット期間経過後の電圧変化の傾きは一般に負となるので、強烈光と判定する傾きの基準値は通常光の場合の傾きよりも小さく(絶対値は大きく)設定する必要がある。
列信号線111の電圧変動をAD変換器130内の比較器131が増幅し、列信号線111の電圧変化の傾きを検出して、画素回路100が受光した光が強烈光か否かの判定を行うことができる。本発明では、列信号線111の電圧変化の傾きに基づいて、通常光と強烈光の検出を行うため、列信号線111の電圧VSをクランプ電圧に固定せずとも、電圧変化の傾きを精度よく検出できる箇所があるならば通常光と強烈光の判定をすることが可能となる。ただし、本発明装置3の場合、通常光であってもリセット期間経過後の電圧変化の傾きは一般に負となるので、強烈光と判定する傾きの基準値は通常光の場合の傾きよりも小さく(絶対値は大きく)設定する必要がある。
これにより、本発明装置3では、列信号線111の電圧VSをクランプするための回路を全て省くことが可能となるため、更にレイアウト面積を縮小することが可能となる。
なお、上記第1乃至第3実施形態では、リセットレベル電圧Vrstとシグナルレベル電圧Vsigの夫々をAD変換し、デジタル値の差分を求めるデジタルCDSの場合を例として説明した。しかしながら、本発明は、リセットレベル電圧とシグナルレベル電圧の差分(Vrst−Vsig)をAD変換してデジタルコード値に変換するアナログCDSの場合であっても、判定回路132による判定結果をメモリ部133が保持していることにより、両方のCDS方式で適用可能である。
〈まとめ〉
以上より、本発明の実施形態に係る固体撮像装置は、例えば以下のように把握され得る。
以上より、本発明の実施形態に係る固体撮像装置は、例えば以下のように把握され得る。
本発明の実施形態に係る固体撮像装置は、光電変換により蓄えられた電荷量を電圧に変換し、変換された電圧を列信号線111に出力する複数の画素回路100を列及び行方向にマトリクス状に配置し、相関二重サンプリング法を用いて蓄えられた電荷量を読み出す固体撮像装置であって、列信号線111に出力された出力電圧VSをデジタル値に変換するAD変換器130を備える。
そして、AD変換器130が、出力電圧をサンプリングするサンプリング期間に出力電圧VSをランプ波の参照電圧と比較する比較器131と、比較器131の出力を入力とし、出力電圧VSの電圧レベルを判定する判定回路132と、判定回路132の出力に基づいて、出力電圧VSに対応したカウント値をデジタル値として記憶するメモリ部133と、を備え、かかる比較器131が、画素回路100のフローティングディフュージョン部103の電圧をリセットするリセット期間の経過後の出力電圧VSの電圧変動を増幅し、リセット期間、及び、リセット後の出力電圧Vrstをサンプリングするリセットレベルサンプリング期間の間の所定の検出期間Tjudgeに、判定回路132が、かかる電圧変動に基づいて画素回路100が受けた光が強烈光か否かの判定を行う。
そして、AD変換器130が、出力電圧をサンプリングするサンプリング期間に出力電圧VSをランプ波の参照電圧と比較する比較器131と、比較器131の出力を入力とし、出力電圧VSの電圧レベルを判定する判定回路132と、判定回路132の出力に基づいて、出力電圧VSに対応したカウント値をデジタル値として記憶するメモリ部133と、を備え、かかる比較器131が、画素回路100のフローティングディフュージョン部103の電圧をリセットするリセット期間の経過後の出力電圧VSの電圧変動を増幅し、リセット期間、及び、リセット後の出力電圧Vrstをサンプリングするリセットレベルサンプリング期間の間の所定の検出期間Tjudgeに、判定回路132が、かかる電圧変動に基づいて画素回路100が受けた光が強烈光か否かの判定を行う。
これにより、レイアウト面積を大幅に抑えながら、画素回路100に受信した光が強烈光か否かの判定を行うことができる。さらに、強烈光か否かの判定はリセットレベル電圧Vrstのサンプリング期間とは別時間で行うため、暗時特性を悪化させることはない。さらに、AD変換とは関係なく判定するため、高ゲインの場合などのAD変換条件には影響されない。
具体的には、電圧変動における電圧変化の傾きが基準値以上の場合に、画素回路100が受けた光は通常光であると判定回路132が判定し、電圧変化の傾きが基準値より小さい場合に、画素回路100が受けた光は強烈光であると判定回路132が判定して、判定結果をメモリ部133に記録する構成とする。このように、電圧変化の傾きに基づいて強烈光か否かを判定できるので、簡易な方法で判定できる。
さらに、判定回路132は、増幅された比較器の出力信号ADOUT、及び、正極性または負極性のパルス信号PP1を入力とする2つの入力端子を有し、検出期間Tjudge中にパルス信号が入力されることで、強烈光か否かの判定を行い、判定結果をメモリ部133に記録する構成とできる。これにより、簡易な論理回路を用いて判定回路132を実現することができ、レイアウト面積を縮小できる。
また、本発明の実施形態に係る固体撮像装置は、リセット期間において、出力電圧VSを所定のクランプ電圧Vclampに固定する回路を備えることで、クランプ電圧印加後の列信号線111の出力電圧VSの変化の傾きを容易に検出可能とする。このとき、かかるクランプ電圧Vclampが、画素回路100が通常光を受光した場合に、リセット後の出力電圧がサンプリングされるリセットレベルVrstよりも低電圧であることが好ましい。このように構成することで、受光した光が通常光であれば、列信号線111の電圧変化の傾きは正となり、判定回路132による強烈光か否かの判定が容易となる。
さらに、電圧変動における電圧変化の傾きが基準値となる光を受光した場合に、リセット後の出力電圧がサンプリングされるリセットレベルVrstと、蓄えられた電荷をフローティングディフュージョン部103に転送後の出力電圧がサンプリングされるシグナルレベルVsigとの電圧差が、AD変換器のフルスケール電圧Vadよりも大きくなる(Vrst−Vsig>Vad)ように設定することで、通常光を強烈光と誤判定し、或いは強烈光を通常光と誤判定してしまうことを防げる。
本発明は、固体撮像装置に利用可能であり、特に強烈光を受光した場合の黒化現象の補正に利用可能である。
1〜3: 本発明の一実施形態にかかる固体撮像装置(本発明装置)
4: 従来構成の固体撮像装置
100: 画素回路
101: フォトダイオード部(PD部)
102: 転送ゲートトランジスタ
103: フローティングディフュージョン部(FD部)
104: ソースフォロアトランジスタ
105: リセットトランジスタ
110: 行走査回路
111: 列信号線
112: 行信号線
112a: RST配線
112b: TX配線
112c: VR配線
113: 共通電源線
115、119: スイッチ
116: 基準電圧発生回路
117: バイアス電圧発生回路
118: クランプ電圧生成トランジスタ
120: 定電流源
130: AD変換器
131: 比較器
132: 判定回路
132a、132b: 論理回路
133: メモリ部
135: カウンタ回路
140: ランプ波発生器
ADOUT: 比較器の出力電圧
JOUT: 判定回路の出力信号
PP1: 強烈光判定信号線
SWR: 電圧供給制御線
Tclmp: クランプ期間
Tjudge: 強烈光か否かの判定期間
Vad: AD変換器のフルスケール電圧
Vclamp: クランプ電圧
VD: 画素共通電圧
Vrst: リセットレベル電圧
Vsig: シグナルレベル電圧
VS、VS1〜VS3: 列信号線に出力される電圧
4: 従来構成の固体撮像装置
100: 画素回路
101: フォトダイオード部(PD部)
102: 転送ゲートトランジスタ
103: フローティングディフュージョン部(FD部)
104: ソースフォロアトランジスタ
105: リセットトランジスタ
110: 行走査回路
111: 列信号線
112: 行信号線
112a: RST配線
112b: TX配線
112c: VR配線
113: 共通電源線
115、119: スイッチ
116: 基準電圧発生回路
117: バイアス電圧発生回路
118: クランプ電圧生成トランジスタ
120: 定電流源
130: AD変換器
131: 比較器
132: 判定回路
132a、132b: 論理回路
133: メモリ部
135: カウンタ回路
140: ランプ波発生器
ADOUT: 比較器の出力電圧
JOUT: 判定回路の出力信号
PP1: 強烈光判定信号線
SWR: 電圧供給制御線
Tclmp: クランプ期間
Tjudge: 強烈光か否かの判定期間
Vad: AD変換器のフルスケール電圧
Vclamp: クランプ電圧
VD: 画素共通電圧
Vrst: リセットレベル電圧
Vsig: シグナルレベル電圧
VS、VS1〜VS3: 列信号線に出力される電圧
Claims (11)
- 光電変換により蓄えられた電荷量を電圧に変換し、前記変換された電圧を列信号線に出力する複数の画素回路を列及び行方向にマトリクス状に配置し、相関二重サンプリング法を用いて前記蓄えられた電荷量を読み出す固体撮像装置であって、
前記列信号線に出力された出力電圧をデジタル値に変換するAD変換器を備え、
前記AD変換器が、
前記出力電圧をサンプリングするサンプリング期間に、前記出力電圧をランプ波の参照電圧と比較する比較器と、
前記比較器の出力を入力とし、前記出力電圧の電圧レベルを判定する判定回路と、
前記判定回路の出力に基づいて、前記出力電圧に対応したカウント値を前記デジタル値として記憶するメモリ部と、を備え、
前記比較器が、前記画素回路のフローティングディフュージョン部の電圧をリセットするリセット期間の経過後の前記出力電圧を所定の比較電圧と比較して、前記出力電圧と前記比較電圧との電圧差を増幅し、
前記リセット期間、及び、前記リセット後の前記出力電圧をリセットレベル電圧としてサンプリングするリセットレベルサンプリング期間の間の所定の検出期間に、前記判定回路が、前記リセット期間直後に前記出力電圧が前記リセットレベル電圧に向かって変化するときの傾きに基づいて前記画素回路が受けた光が強烈光か否かの判定を行うことを特徴とする固体撮像装置。 - 前記判定回路が、前記強烈光であると判定した場合、
前記画素回路が受光した光量に相当するデジタルコード値を、前記リセット後の前記出力電圧の実際の電圧値と関係なく所定の既定値に設定して、前記メモリ部に記憶することを特徴とする請求項1に記載の固体撮像装置。 - 前記傾きが基準値以上の場合に、前記画素回路が受けた光は通常光であると前記判定回路が判定し、
前記傾きが前記基準値より小さい場合に、前記画素回路が受けた光は強烈光であると前記判定回路が判定して、判定結果を前記メモリ部に記録することを特徴とする請求項1又は2に記載の固体撮像装置。 - 前記基準値が、ゼロ又は負の値であることを特徴とする請求項3に記載の固体撮像装置。
- 前記傾きが前記基準値となる光を受光した場合に、前記リセットレベル電圧と、前記蓄えられた電荷を前記フローティングディフュージョン部に転送後の前記出力電圧がサンプリングされるシグナルレベルとの電圧差が、前記A/D変換器のフルスケール電圧よりも大きいことを特徴とする請求項3又は4に記載の固体撮像装置。
- 前記判定回路は、前記増幅された前記比較器の出力信号、及び、正極性または負極性のパルス信号を入力とする2つの入力端子を有し、前記検出期間中に前記パルス信号が入力されることで、前記強烈光か否かの判定を行い、判定結果を前記メモリ部に記録することを特徴とする請求項1〜5の何れか一項に記載の固体撮像装置。
- 前記検出期間中において、前記カウント値は常に前記デジタル値と同数のビット数の最大値または最小値に設定されていることを特徴とする請求項1〜6の何れか一項に記載の固体撮像装置。
- 前記リセット期間において、前記出力電圧を所定のクランプ電圧に固定する回路を備えることを特徴とする請求項1〜7の何れか一項に記載の固体撮像装置。
- 前記クランプ電圧が、前記画素回路が通常光を受光した場合における前記リセットレベル電圧よりも低電圧であることを特徴とする請求項8に記載の固体撮像装置。
- 前記列信号線の夫々が、前記列信号線毎に設けられたスイッチを介して同じ基準電圧と接続され、
前記リセット期間に前記スイッチがオンされることで、前記リセット期間の前記出力電圧が前記クランプ電圧に固定されることを特徴とする請求項8又は9に記載の固体撮像装置。 - 前記列信号線の夫々に同じ制御電圧を生成し供給するバイアス電圧発生回路を備え、
前記制御電圧により、前記列信号線に供給される前記クランプ電圧が調整可能であることを特徴とする請求項10に記載の固体撮像装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012235934 | 2012-10-25 | ||
JP2012235934 | 2012-10-25 | ||
PCT/JP2013/078417 WO2014065223A1 (ja) | 2012-10-25 | 2013-10-21 | 固体撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5938105B2 true JP5938105B2 (ja) | 2016-06-22 |
JPWO2014065223A1 JPWO2014065223A1 (ja) | 2016-09-08 |
Family
ID=50544603
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014543274A Active JP5938105B2 (ja) | 2012-10-25 | 2013-10-21 | 固体撮像装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9635296B2 (ja) |
JP (1) | JP5938105B2 (ja) |
CN (1) | CN104662892B (ja) |
WO (1) | WO2014065223A1 (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014065223A1 (ja) * | 2012-10-25 | 2014-05-01 | シャープ株式会社 | 固体撮像装置 |
WO2016098590A1 (ja) * | 2014-12-15 | 2016-06-23 | ソニー株式会社 | 固体撮像装置および制御方法、並びに電子機器 |
KR20160103302A (ko) * | 2015-02-24 | 2016-09-01 | 에스케이하이닉스 주식회사 | 램프전압 제너레이터 및 그를 포함하는 이미지 센싱 장치 |
JP2016181736A (ja) * | 2015-03-23 | 2016-10-13 | キヤノン株式会社 | 撮像装置、その駆動方法及び撮像システム |
US9712146B2 (en) * | 2015-09-18 | 2017-07-18 | University Of Notre Dame Du Lac | Mixed signal processors |
CN110265416B (zh) | 2015-12-22 | 2020-10-27 | 索尼公司 | 成像器件和电子设备 |
JP2017126833A (ja) * | 2016-01-12 | 2017-07-20 | 株式会社リコー | 光電変換素子、画像読取装置、画像形成装置及び画像読取方法 |
WO2017203873A1 (ja) * | 2016-05-25 | 2017-11-30 | 富士フイルム株式会社 | 固体電子撮像装置およびその制御方法 |
JP6774224B2 (ja) * | 2016-05-26 | 2020-10-21 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
JP2017228885A (ja) * | 2016-06-21 | 2017-12-28 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子及び電子機器 |
US10523885B2 (en) * | 2016-12-20 | 2019-12-31 | Foveon, Inc. | Column line clamp circuit for imaging array |
US10319453B2 (en) * | 2017-03-16 | 2019-06-11 | Intel Corporation | Board level leakage testing for memory interface |
JP6910255B2 (ja) * | 2017-09-14 | 2021-07-28 | シャープ株式会社 | Ad変換器、および固体撮像素子 |
US10498989B1 (en) * | 2018-11-01 | 2019-12-03 | Himax Imaging Limited | Digital double sampling circuit |
US10771723B2 (en) * | 2018-11-06 | 2020-09-08 | Semiconductor Components Industries, Llc | Systems and methods for voltage settling |
JP2020088457A (ja) * | 2018-11-16 | 2020-06-04 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子、撮像装置、および、固体撮像素子の制御方法 |
CN109618114B (zh) * | 2018-12-20 | 2021-05-18 | 上海微阱电子科技有限公司 | 一种适用于图像传感器的太阳黑子校正结构 |
CN109889712B (zh) * | 2019-03-11 | 2020-11-10 | 维沃移动通信(杭州)有限公司 | 一种像素电路、图像传感器、终端设备及信号的控制方法 |
CN110798637A (zh) * | 2019-11-29 | 2020-02-14 | 成都微光集电科技有限公司 | 一种抑制太阳黑子效应的图像传感器读出电路及读出方法 |
CN114982222A (zh) * | 2020-01-08 | 2022-08-30 | 华为技术有限公司 | 一种图像读取电路、图像传感器以及终端设备 |
JP7145989B2 (ja) | 2020-04-01 | 2022-10-03 | シャープ株式会社 | 固体撮像素子 |
KR20220052797A (ko) * | 2020-10-21 | 2022-04-28 | 에스케이하이닉스 주식회사 | 이미지 센서 및 아날로그-디지털 변환기 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007036916A (ja) * | 2005-07-29 | 2007-02-08 | Sony Corp | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 |
JP2007104240A (ja) * | 2005-10-04 | 2007-04-19 | Sony Corp | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 |
JP2007243266A (ja) * | 2006-03-06 | 2007-09-20 | Sony Corp | 固体撮像装置 |
JP2010093698A (ja) * | 2008-10-10 | 2010-04-22 | Panasonic Corp | 固体撮像装置及び撮像装置 |
JP2010245891A (ja) * | 2009-04-07 | 2010-10-28 | Olympus Imaging Corp | 撮像装置および撮像方法 |
JP2011023900A (ja) * | 2009-07-14 | 2011-02-03 | Sony Corp | 固体撮像素子およびその制御方法、並びにカメラシステム |
JP2011223270A (ja) * | 2010-04-08 | 2011-11-04 | Toshiba Corp | 固体撮像装置およびその制御動作 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1770987A1 (en) * | 2005-09-30 | 2007-04-04 | STMicroelectronics (Research & Development) Limited | Improvements in or relating to image sensor artifact elimination |
TWI353774B (en) * | 2006-04-28 | 2011-12-01 | Novatek Microelectronics Corp | Method and related adjustment circuit for compensa |
FR2914499B1 (fr) * | 2007-04-02 | 2009-05-29 | St Microelectronics Sa | Procede et circuit d'obtention d'un echantillon dans un capteur d'images |
JP4281822B2 (ja) * | 2007-05-11 | 2009-06-17 | ソニー株式会社 | 固体撮像装置、撮像装置 |
JP2009177436A (ja) * | 2008-01-23 | 2009-08-06 | Sharp Corp | 固体撮像装置、信号処理装置、および電子情報機器 |
JP2011176762A (ja) | 2010-02-25 | 2011-09-08 | Panasonic Corp | 固体撮像装置およびカメラ |
JP2012010055A (ja) * | 2010-06-24 | 2012-01-12 | Sony Corp | 固体撮像装置 |
KR101965632B1 (ko) * | 2012-09-07 | 2019-04-05 | 삼성전자 주식회사 | 아날로그-디지털 변환 회로, 이를 포함하는 이미지 센서, 및 그 동작 방법 |
WO2014065223A1 (ja) * | 2012-10-25 | 2014-05-01 | シャープ株式会社 | 固体撮像装置 |
JP2014165845A (ja) * | 2013-02-27 | 2014-09-08 | Sony Corp | 電子機器、制御方法、及び、イメージセンサ |
-
2013
- 2013-10-21 WO PCT/JP2013/078417 patent/WO2014065223A1/ja active Application Filing
- 2013-10-21 JP JP2014543274A patent/JP5938105B2/ja active Active
- 2013-10-21 US US14/428,386 patent/US9635296B2/en active Active
- 2013-10-21 CN CN201380048931.2A patent/CN104662892B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007036916A (ja) * | 2005-07-29 | 2007-02-08 | Sony Corp | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 |
JP2007104240A (ja) * | 2005-10-04 | 2007-04-19 | Sony Corp | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 |
JP2007243266A (ja) * | 2006-03-06 | 2007-09-20 | Sony Corp | 固体撮像装置 |
JP2010093698A (ja) * | 2008-10-10 | 2010-04-22 | Panasonic Corp | 固体撮像装置及び撮像装置 |
JP2010245891A (ja) * | 2009-04-07 | 2010-10-28 | Olympus Imaging Corp | 撮像装置および撮像方法 |
JP2011023900A (ja) * | 2009-07-14 | 2011-02-03 | Sony Corp | 固体撮像素子およびその制御方法、並びにカメラシステム |
JP2011223270A (ja) * | 2010-04-08 | 2011-11-04 | Toshiba Corp | 固体撮像装置およびその制御動作 |
Also Published As
Publication number | Publication date |
---|---|
US9635296B2 (en) | 2017-04-25 |
US20150249797A1 (en) | 2015-09-03 |
CN104662892B (zh) | 2017-11-21 |
JPWO2014065223A1 (ja) | 2016-09-08 |
CN104662892A (zh) | 2015-05-27 |
WO2014065223A1 (ja) | 2014-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5938105B2 (ja) | 固体撮像装置 | |
TWI424742B (zh) | 用於像素單元之高動態運作之方法及裝置 | |
US7586523B2 (en) | Amplification-type CMOS image sensor of wide dynamic range | |
JP5094498B2 (ja) | 固体撮像装置及び撮像システム | |
US8068155B2 (en) | Solid-state image sensor and driving method thereof, and image sensor | |
JP4065380B2 (ja) | Cmosイメージセンサ | |
US8373782B2 (en) | Image sensor including noise removing unit, image pickup device having the image sensor, and image sensing method performed in the image sensor | |
JP2011223270A (ja) | 固体撮像装置およびその制御動作 | |
TW201204031A (en) | Solid-state imaging device | |
US10785423B2 (en) | Image sensor, image capturing apparatus, and image capturing method | |
JP2009177797A (ja) | 固体撮像装置及びその駆動方法 | |
US9826185B2 (en) | High signal to noise ratio of image based on signals with different sensitivities | |
TW200803472A (en) | Solid-state imaging device, method of driving solid-state imaging device and camera | |
US8130294B2 (en) | Imaging array with non-linear light response | |
US9137465B2 (en) | Image pickup device without a light shielding device and defect detecting method thereof | |
US9967499B2 (en) | Readout circuit for image sensors | |
US20130147997A1 (en) | Solid-state image capture device, drive method therefor, and electronic apparatus | |
US20120249851A1 (en) | Eclipse detection using double reset sampling for column parallel adc | |
JP2010187317A (ja) | 固体撮像装置及び撮像装置 | |
US10560653B2 (en) | Image sensing apparatus and control method for performing analog-to-digital conversion | |
US10277855B2 (en) | Image sensing device and control method thereof with switchable analog-to-digital conversion modes based on the amount of dark current generated in pixels | |
US11558575B2 (en) | Analog-to-digital converter having reference signal, image sensor, and image capturing apparatus | |
JP2003259223A (ja) | 撮像システム | |
JP2006197229A (ja) | 撮像装置およびカメラ | |
US20110043675A1 (en) | Solid-state image sensing device and method of driving the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160419 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160513 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5938105 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |