JP2010093698A - 固体撮像装置及び撮像装置 - Google Patents

Abstract

【課題】黒潰れ補正および縦筋ノイズ低減を行うことができる固体撮像装置を提供する。
【解決手段】
垂直信号線１９０に有効画素と黒潰れ判定電圧生成回路２３０とが接続され、黒潰れ判定電圧生成回路２３０と垂直信号線１９０とを接続する経路には、有効画素の信号読出期間にオフとなり、その後の黒潰れ判定期間中にオフからオンになるトランジスタ２３３が挿入されている。さらに、垂直信号線１９０には、有効画素の信号読出期間に有効画素から出力された信号を読み出し、黒潰れ判定期間に有効画素の出力信号のレベルと黒潰れ判定電圧生成回路２３０の出力信号のレベルとを比較する信号増幅回路兼黒潰れ判定回路２４０とを備える。
【選択図】図２

Description

本発明は、固体撮像装置および撮像装置に関し、特に、ＣＭＯＳイメージセンサ等のＭＯＳ型の固体撮像装置に関する。

ＣＭＯＳイメージセンサは、太陽光など非常に大きな光が入射された際に出力信号が急激に低下し、その部分が黒く見えるという黒潰れ現象がある。この現象の発生を抑制するために、画素内にフォトダイオードを持たないアンプ（以下、画素ダミー増幅トランジスタという）を形成するとともに、画素から出力されるリセットレベルが超大光量入射を示す異常値であることを検知する手段を設け、超大光量入射検出時に、リセットレベルを画素ダミー増幅トランジスタの出力レベルで置き換えるようにする方法が提案されている（特許文献１参照）。

図９は従来の固体撮像装置（ＣＭＯＳイメージセンサ）の概略構成を示すブロック図である。
従来のＣＭＯＳイメージセンサは、複数の画素を２次元方向に配列した画素領域１００と、画素を選択する垂直走査回路１１０と、黒潰れ補正部及び縦筋補正部を共通化した補正部１２０と、画素信号読み出し回路１３０と、水平走査回路１４０と、アナログフロントエンド（ＡＦＥ）１５０と、Ａ／Ｄコンバータ（ＡＤＣ）１６０と、出力処理部１７０と、タイミング制御部１８０とを有する。

このような構成において、画素領域１００の各画素には、光電変換を行うフォトダイオード１０１と、転送トランジスタ１０２、増幅トランジスタ１０３、リセットトランジスタ１０４、及び選択トランジスタ１０５といった画素トランジスタが設けられている。
また、垂直走査回路１１０は、各画素トランジスタに対し、転送パルス（ＴＲＧ）、選択パルス（ＳＥＬ）、リセットパルス（ＲＳＥ）等を供給し、フォトダイオード１０１によって得られた信号電荷を画素信号（ＳＩＧ）に変換して垂直信号線１９０に出力するよう制御する。なお、垂直信号線１９０は画素列毎に設けられ、それぞれ電流源回路１９１が接続され、出力端が画素信号読み出し回路１３０に接続されている。

また、補正部１２０は、１ライン分の画素ダミー増幅トランジスタ１２１、及び画素ダミー選択トランジスタ１２２と、各画素ダミー増幅トランジスタ１２１に共通のバイアス電圧を印加するバイアス回路１２３等より構成され、縦筋補正と黒潰れ補正の動作を行う。なお、画素ダミー増幅トランジスタ１２１と画素ダミー選択トランジスタ１２２をまとめて画素ダミーまたは画素ダミートランジスタという。

また、画素信号読み出し回路１３０は、垂直走査回路１１０から出力される１ライン分の画素信号を保持し、水平走査回路１４０の制御によって１ライン分の画素信号を順次水平方向に転送し、アナログフロントエンド（ＡＦＥ）１５０に出力する。
図１０、図１１はゲイン性の縦筋を補正する場合の水平期間タイミングを示している。
まず、画素ダミー選択トランジスタ１２２により画素ダミー行が選択された後、リセット信号（ＲＳＴ）が入り、無信号期間となる。このとき、無信号時でのバイアス設定値（Ｖ_ＤＤ付近）が画素ダミー増幅トランジスタ１２１のゲートに入力される。

次に転送ゲートがオンすることで信号出力期間になる。このとき、補正対象である明時でのバイアス設定値が画素ダミー増幅トランジスタ１２１のゲートに入力される。
図１０は従来の実施形態の有効期間での黒潰れ補正としての水平期間タイミングを示している。無信号期間にのみクランプ動作するため、画素ダミー増幅トランジスタ１２１のゲートレベルに画素信号ＳＩＧでのクランプレベル＋ソースフォロアによる電圧落ち分（約Ｖｔｈ）のレベルが印加される。電圧落ち分は画素ダミー増幅トランジスタ１２１の基板バイアスによるＶｔｈ変化であるため、約Ｖｔｈレベルとする。また、信号出力期間では、この黒潰れ補正部をオフするために図１０では画素ダミー増幅トランジスタ１２１のゲートレベルとしてトランジスタがオフするようなレベル（例えばＧＮＤレベル）がかかる。

太陽光のような巨大光が入射されると、ＳＩＧレベルは破線のように電圧降下するが、黒潰れ補正部により無信号時のＳＩＧレベルがクランプされ、黒潰れ現象を防ぐことができる。
特開２００８−１２４５２７号公報

特許文献１に示されたイメージセンサは、有効な縦筋補正や太陽黒化補正（黒潰れ補正手段）を可能とし、高画質で、小型かつ低コストのカメラ装置を実現することができ、高品位の撮像装置を提供できるとしている。
しかし、従来技術の構成では、各画素列に黒潰れ補正部を設けたことに起因して、画素列毎に異なる固定ノイズ（いわゆる縦筋ノイズ）が発生する場合があるという課題を有していた。

そこで、本発明は、黒潰れ補正および縦筋ノイズ低減を行うことができる固体撮像装置及び撮像装置を提供することを目的とする。

本発明に係る固体撮像装置は、複数の垂直信号線を備え、各垂直信号線に有効画素と黒潰れ判定電圧生成回路とが接続され、前記有効画素は、光電変換部、転送トランジスタ、リセットトランジスタ、及び第１の増幅トランジスタを備え、前記第１の増幅トランジスタのゲートは前記転送トランジスタを介して前記光電変換部に接続されると共に前記リセットトランジスタを介して電源に接続され、前記第１の増幅トランジスタのドレインは電源に接続され、前記第１の増幅トランジスタのソースは前記垂直信号線に接続され、前記黒潰れ判定電圧生成回路は、第２の増幅トランジスタを備え、前記第２の増幅トランジスタのゲートは黒潰れ判定の基準となるバイアス電圧を出力するバイアス回路に接続され、前記第２の増幅トランジスタのドレインは電源に接続され、前記第２の増幅トランジスタのソースは前記垂直信号線に接続され、前記第２の増幅トランジスタのソースと前記垂直信号線とを接続する経路には、有効画素の信号読出期間にオフとなり、その後の黒潰れ判定期間中にオフからオンになるスイッチトランジスタが挿入され、各垂直信号線には、さらに、有効画素の信号読出期間に前記有効画素から出力された信号を読み出し、黒潰れ判定期間に前記有効画素から出力された信号のレベルと前記黒潰れ判定電圧生成回路から出力された信号のレベルとを比較する比較部が接続されている。

本発明に係る撮像装置は、被写体の撮像を行うための固体撮像装置と、前記固体撮像装置の画素領域に被写体像を結像させる光学系と、前記光学系を駆動する駆動制御部と、前記固体撮像装置からの出力信号を信号処理し、映像データを生成する信号処理部と、前記信号処理部によって生成された映像データを記録する記録部と、前記信号処理部によって生成された映像データを出力する出力部と、撮像動作を制御するための各種入力信号を入力する操作部とを有し、前記固体撮像装置は、複数の垂直信号線を備え、各垂直信号線に有効画素と黒潰れ判定電圧生成回路とが接続され、前記有効画素は、光電変換部、転送トランジスタ、リセットトランジスタ、及び第１の増幅トランジスタを備え、前記第１の増幅トランジスタのゲートは前記転送トランジスタを介して前記光電変換部に接続されると共に前記リセットトランジスタを介して電源に接続され、前記第１の増幅トランジスタのドレインは電源に接続され、前記第１の増幅トランジスタのソースは前記垂直信号線に接続され、前記黒潰れ判定電圧生成回路は、第２の増幅トランジスタを備え、前記第２の増幅トランジスタのゲートは黒潰れ判定の基準となるバイアス電圧を出力するバイアス回路に接続され、前記第２の増幅トランジスタのドレインは電源に接続され、前記第２の増幅トランジスタのソースは前記垂直信号線に接続され、前記第２の増幅トランジスタのソースと前記垂直信号線とを接続する経路には、有効画素の信号読出期間にオフとなり、その後の黒潰れ判定期間中にオフからオンになるスイッチトランジスタが挿入され、各垂直信号線には、さらに、有効画素の信号読出期間に前記有効画素から出力された信号を読み出し、黒潰れ判定期間に前記有効画素から出力された信号のレベルと前記黒潰れ判定電圧生成回路から出力された信号のレベルとを大小比較する比較部が接続されている。

上記構成によれば、従来技術の固体撮像装置では対応できていない黒潰れ補正手段のトランジスタばらつきによる縦筋ノイズを低減することができ、画質の向上を実現することができる。縦筋ノイズを低減することで、別途縦筋補正回路を設けることが不要になり、面積の縮小化、回路削減による低消費電力を実現することができる。

（第１の実施形態）
＜概略構成＞
以下、図面を参照しながら、本発明の実施形態に係る固体撮像装置について説明する。
図１は、本発明の第１の実施形態に係る固体撮像装置の概略構成図である。
図１より、固体撮像装置は、複数の画素を行列状に配列した画素領域１００と、画素行を選択する垂直走査回路１１０と、有効画素切り離しトランジスタ２２０と、黒潰れ判定電圧生成回路２３０と、ダミー画素切り離しトランジスタ２３３と、電流源回路１９１と、信号増幅回路兼黒潰れ判定回路２４０と、信号処理回路２５０と、水平走査回路１４０と、アナログフロントエンド、Ａ／Ｄコンバータ（ＡＤＣ）、出力処理部等から構成される出力回路２００と、黒潰れ判定電圧生成回路に基準電圧を供給するバイアス回路１２３と、タイミング制御部１８０を有する。有効画素切り離しトランジスタ２２０、黒潰れ判定電圧生成回路２３０、ダミー画素切り離しトランジスタ２３３、電流源回路１９１、信号増幅回路兼黒潰れ判定回路２４０、信号処理回路２５０は、それぞれ画素列毎に設けられている。
＜詳細構成＞
次に、図２を用いて、図１の詳細構成を説明する。

図２より、画素領域１００の各画素には、光電変換を行うフォトダイオード１０１と、転送トランジスタ１０２、増幅トランジスタ１０３、リセットトランジスタ１０４、及び選択トランジスタ１０５といった画素トランジスタが設けられる。
また、垂直走査回路１１０は、各画素トランジスタに対し、転送信号（ＴＲＧ）、選択信号（ＳＥＬ）、リセット信号（ＲＳＴ）等を供給し、フォトダイオード１０１によって得られた信号電荷を画素信号（ＳＩＧ）に変換して垂直信号線１９０に出力するよう制御する。なお、垂直信号線１９０は画素列毎に設けられ、それぞれ有効画素切り離しトランジスタ２２０が接続される。有効画素切り離しトランジスタ２２０の出力端は黒潰れ判定電圧生成回路２３０、電流源回路１９１、信号増幅回路兼黒潰れ判定回路２４０に接続される。信号増幅回路兼黒潰れ判定回路２４０により増幅された信号は信号処理回路２５０に入力される。

信号処理回路２５０は、垂直走査回路１１０から出力される１ライン分の画素信号を信号保持容量２５１に保持し、水平走査回路１４０の制御によって水平選択トランジスタ２５７を開閉することで、１ライン分の画素信号を水平信号線２５６へ順次水平方向に転送し、出力回路２００に出力する。
黒潰れ判定電圧生成回路２３０（以下、「ダミー画素」と称する場合がある）は、画素ダミー増幅トランジスタ２３１及び画素ダミー選択トランジスタ２３２から構成される。画素ダミー増幅トランジスタ２３１のゲートにはバイアス回路１２３が接続されており、各画素列に共通にバイアス電圧Ｖ_ＢＩＡＳが入力される。画素ダミー選択トランジスタ２３２のゲートには選択パルス（ＤｕｍｍｙＳＥＬ）が供給される。ダミー画素は、ダミー画素切り離しトランジスタ２３３を介して垂直信号線１９０に接続される。

信号増幅回路兼黒潰れ判定回路２４０は、反転増幅器２４１と、アンプ入力容量２４２と、フィードバック容量２４３と、アンプリセットスイッチ２４４と、ゲイン切り替えスイッチ２４５とで構成される。
また、信号増幅回路兼黒潰れ判定回路２４０の出力端となるノード１９３は、アンプ負荷カットトランジスタ２４６及び黒潰れ信号置換回路２５２に接続される。アンプ負荷カットトランジスタ２４６及び黒潰れ信号置換回路２５２の出力端は共に信号保持容量２５１に接続される。信号保持容量２５１に保持された信号のレベルは、水平選択トランジスタ２５７を介して水平信号線２５６に順次読み出される。

信号増幅回路兼黒潰れ判定回路２４０において、信号読出期間では、ゲイン切り替えスイッチ２４５が常にオンとなり、まずアンプリセットスイッチ２４４をオンし、有効画素から出力されたリセット信号のレベルをサンプリングし、その後、アンプリセットスイッチ２４４をオフしてから有効画素から出力された画素信号のレベルをサンプリングする。これにより、リセット信号のレベルと画素信号のレベルの差分（Ｖ_ＳＩＧ）にアンプゲインを乗じて得られるレベルを出力することができる。これは、ＣＤＳ回路として一般に用いられる回路である。アンプ入力容量２４２をＣ_１、フィードバック容量２４３の容量をＣ_２とすると、アンプゲインはＣ_１／Ｃ_２として表すことができる。一般的に用いられるゲインとしては１倍〜１６倍程度である。

一方、信号読出期間に引き続く黒潰れ判定期間では、ゲイン切り替えスイッチ２４５がオフとなり、まずアンプリセットスイッチ２４４をオンし、有効画素から出力された画素信号のレベルをサンプリングし、その後、アンプリセットスイッチ２４４をオフしてからダミー画素から出力されたバイアス信号のレベルをサンプリングする。これにより、画素信号のレベルとバイアス信号のレベルの差分（Ｖ_ＳＩＧ−Ｖ_ＢＩＡＳ）にアンプゲインを乗じて得られるレベルを出力することができる。このとき、ゲイン切り替えスイッチ２４５がオフとなっているので、アンプゲインはＣ_１／０となる。

ただし、現実にはアンプゲインは無限大ではなく、反転増幅器２４１のオープンループゲイン以上の値をとることは原理的に不可能であるが、一般的には数十倍〜数百倍の非常に高いゲインを得ることができる。つまり黒潰れ判定として（Ｖ_ＳＩＧ−Ｖ_ＢＩＡＳ）にわずかな差が発生したとしてもそれを数十倍〜数百倍に増幅することで、黒潰れ現象が発生していない状態（Ｖ_ＳＩＧ−Ｖ_ＢＩＡＳ）＜０と、黒潰れ現象が発生している状態（Ｖ_ＳＩＧ−Ｖ_ＢＩＡＳ）＞０とを精度よく判定することができる。

次に、黒潰れ信号置換回路２５２について説明する。
黒潰れ信号置換回路２５２は黒潰れ判定回路２４０が黒潰れと判定した場合に信号保持容量２５１に保持された信号レベルをフォトダイオード１０１の飽和信号Ｖ_ＳＡＴ以上のレベルＶ_ＣＬＩＰに置き換える回路である。
トランジスタ２５３およびトランジスタ２５４は黒潰れ信号置換回路２５２の動作／非動作を制御するトランジスタである。トランジスタ２５４はリセットトランジスタであり、置換動作を行うときにのみトランジスタをオフする。置換動作を行わないときはトランジスタ２５４をオンし、かつトランジスタ２５３をオフすることでトランジスタ２５５を常にオフし、置換動作が行われないようにする。

トランジスタ２５５は、ゲートレベルに応じて置換信号Ｖ_ＣＬＩＰを信号保持容量２５１に出力するか否かを判定する。置換動作を行わないときはトランジスタ２５４によりオフするよう制御される。一方、置換動作を行うときは、トランジスタ２５３をオンし、黒潰れ判定回路２４０の判定信号をゲートに入力する。黒潰れ現象が発生している場合、黒潰れ判定回路２４０での判定が（Ｖ_ＳＩＧ−Ｖ_ＢＩＡＳ）＞０となる。このとき、ノード１９３はＧＮＤレベルに近い値となる。すると、トランジスタ２５５はオンし、信号保持容量２５１に保持された画素信号の信号レベルを飽和信号Ｖ_ＳＡＴ以上のレベルＶＣＬＰに置き換える。黒潰れ現象が発生していない状況では、（Ｖ_ＳＩＧ−Ｖ_ＢＩＡＳ）＜０となる。このとき、ノード１９３はＶ_ＤＤレベル付近になるため、トランジスタ２５５はオフした状態であり、置換動作は行われない。

なお、黒潰れ信号置換回路２５２は本発明の一例であるが、とくにこの回路構成に限定するわけではない。例えば信号保持容量２５１の信号を置き換えるのではなく、黒潰れ判定信号を別の信号保持手段に保持してもよい。また保持する手段としてはアナログ信号として容量に保持してもよいし、デジタル信号に変換して黒潰れ判定情報を保持してもよい。例えば、画素信号をＡＤ変換した後に黒潰れ判定情報を用いて、画素信号のデジタル信号を置き換えるような構成をとってもよい。

また、アンプ負荷カットトランジスタ２４６は信号読出期間にオンし、黒潰れ判定期間にオフとなる。こうすることで黒潰れ判定期間中にアンプの負荷容量を低減することが可能となり、黒潰れ判定期間を短縮することができる。また、本構成によれば黒潰れ判定を行う時点ですでに画素信号は信号保持容量２５１に保持され、画素信号の読み出し動作は完了していることから、画素信号の水平読み出しと黒潰れ判定動作を同時並行して行うこととしてもよい。

特に、図３に示す近年見られる列毎にＡＤ変換回路を設け、同一行の信号を同時にＡＤ変換するような回路構成に本発明の黒潰れ補正回路を搭載した場合、その効果は大きく、信号保持容量２５１に保持された信号をＡＤ変換しつつ、黒潰れ判定を行うようなこともできる。
図４は、図３に示した固体撮像装置に本実施形態の構成を追加した回路構成を示すものである。図４より、垂直信号線１９０と電流源回路１９１の間に有効画素切り離しトランジスタ２２０、黒潰れ判定電圧生成回路２３０、及びダミー画素切り離しトランジスタ２３３を設け、電流源回路１９１とカラム処理部３２６との間に信号増幅兼黒潰れ判定回路２４０を設けることで黒潰れ判定を行うことができる。

カラムＡＤ変換部３２５は、信号保持容量２５１を内蔵した比較器３５２、比較器３５２の出力が反転するまでアップカウントまたはダウンカウントを行うアップダウンカウンタ３５７、アップダウンカウンタ３５７に保持されたカウント値を記憶するメモリ３５６、及びスイッチ３５８から構成される。
有効画素の信号読出期間には、信号増幅回路兼黒潰れ判定回路２４０から有効画素の信号レベルが出力される。比較器３５２は有効画素の信号レベルを保持する。

引き続く黒潰れ判定期間には、参照信号生成部３２７がランプ波形の参照信号ＲＡＭＰを生成する。比較器３５２は、有効画素の信号レベルと参照信号の信号レベルとを比較し、その比較結果を出力する。アップダウンカウンタ３５７は、参照信号生成部３２７が参照信号ＲＡＭＰの出力を開始してから、比較器３５２の比較結果が反転するまで、カウントを進める。このときのカウント値が信号保持容量２５１に保持されている信号レベルに相当する。カウント値は、メモリ３５６に書き込まれる。なお、黒潰れ判定期間には、上記のＡＤ変換動作に並行して、信号増幅回路兼黒潰れ判定回路２４０では黒潰れ判定動作が実行され、その結果である黒潰れ判定信号が出力される。なお、黒潰れ判定信号が黒潰れを示す場合には、アップダウンカウンタ３５７により得られたカウント値に代えて、全ビットが「１」のデジタル値をメモリ３５６に書き込むこととしてもよいし、黒潰れ判定信号を１ビットの情報としてカウント値に付加してメモリ３５６に書き込むこととしてもよい。
＜動作＞
次に、本実施形態に係る固体撮像装置の動作を説明する。

図５は、本発明の実施形態の水平期間を示すタイミングチャートである。
ダミー選択信号（ＤｕｍｍｙＳＥＬ）は選択信号（ＳＥＬ）と同様にパルス印加してもよいが、本実施例ではハイレベルで固定とする。
まず、黒潰れ現象が発生していない状態について説明する。
時刻ｔ０１からｔ０２の期間では、有効画素にリセット信号（ＲＳＴ）が印加され、増幅トランジスタ１０３のゲートのレベルはＶ_ＤＤとなる。増幅トランジスタ１０３はソースフォロア回路になっているため、増幅トランジスタ１０３のソースレベルはゲートレベルＶＧより約トランジスタの閾値Ｖｔｈ分降下したレベルになり、ソースフォロワの出力端となるノード１９２に出力される信号としてはさらに選択トランジスタ１０５及び有効画素切り離しトランジスタ２２０のＶ_ＤＳをさらに差し引いたレベルとなる（Ｖ_ＤＤ−Ｖ_ＴＨ−Ｖ_ＤＳ）。ここでは、電源電圧をＶ_ＤＤ、信号をＶ_ＳＩＧ、選択トランジスタ１０５および有効画素切り離しトランジスタ２２０での電圧降下をまとめてＶ_ＤＳとし、式を簡略化するためトランジスタの基板バイアス効果を無視し、ソースフォロア動作による増幅トランジスタ１０３のゲート、ソース間の電圧落ちをＶ_ＴＨ（Ｖ_ＴＨはおよそトランジスタの閾値電圧Ｖｔｈとなる）で定義する。なお、この期間はアンプクランプ信号（ＡＭＰＣＬ）が印加されていることから、ノード１９３の信号レベルは反転増幅器２４１のリセットレベルにクランプされている。

時刻ｔ０２からｔ０３の期間では、有効画素に読み出し信号（ＴＲＧ）が印加され、フォトダイオード１０１に蓄積された電荷量に相当する信号レベル分Ｖ_ＳＩＧ、ノード１９２の信号レベルが下がり、（Ｖ_ＤＤ−Ｖ_ＴＨ−Ｖ_ＤＳ−Ｖ_ＳＩＧ）となる。一方、反転増幅器２４１は、リセット信号の読み出し時にリセットレベルにクランプされていることから、ノード１９３の信号レベルは反転増幅器２４１のリセットレベルに対してＶ_ＳＩＧにアンプゲインを乗じたＶ_ＳＩＧ＊ＧＡＩＮ＝Ｖ_ＳＩＧＯ分高いレベルとなる。

ノード１９３の信号レベルはアンプ負荷カットトランジスタ２４６を介して信号保持容量２５１に保持される。
時刻ｔ０３からｔ０５の期間は黒潰れ判定期間である。信号（ＲＳ２）をローレベルにすることで、ゲイン切り替えスイッチ２４５がオフし、反転増幅器２４１は数十から数百倍の高いゲインとなる。この状態でアンプクランプ信号（ＡＭＰＣＬ）を印加することで、ノード１９２のＶ_ＳＩＧのレベルをクランプし、ノード１９３のレベルは再び反転増幅器２４１のリセットレベルにクランプされる。

次に、時刻ｔ０４のタイミングで信号（ＳＥＬＡ）をローレベルにすることで、有効画素切り離しトランジスタ２２０をオフする。こうすることで、黒潰れ判定電圧生成回路２３０の負荷容量を低減し、短期間で黒潰れ判定出力をノード１９２に出力することが可能となる。
信号（ＳＥＬＡ）をローレベルにするとほぼ同時に信号（ＳＥＬＢ）をハイレベルにすることで、ダミー画素切り離しトランジスタ２３３をオンにする。ダミー画素切り離しトランジスタ２３３をオンすることで、黒潰れ判定電圧（Ｖ_ＤＤ−Ｖ_ＢＩＡＳ−Ｖ_ＴＨ−Ｖ_ＤＳ）のレベルがノード１９２に読み出される。ここで、画素ダミー増幅トランジスタ２３１のゲートには、（Ｖ_ＤＤ−Ｖ_ＢＩＡＳ）のレベルがバイアス回路から供給されているものとする。

時刻ｔ０３からｔ０４の期間では信号レベル（Ｖ_ＤＤ−Ｖ_ＴＨ−Ｖ_ＤＳ−Ｖ_ＳＩＧ）がクランプされていることから、信号レベル（Ｖ_ＤＤ−Ｖ_ＴＨ−Ｖ_ＤＳ−Ｖ_ＳＩＧ）と信号レベル（Ｖ_ＤＤ−Ｖ_ＢＩＡＳ−Ｖ_ＴＨ−Ｖ_ＤＳ）の差分（Ｖ_ＳＩＧ−Ｖ_ＢＩＡＳ）の電圧振幅に反転増幅器２４１のゲインを乗じた信号レベルが出力される。ノード１９２の信号レベルは反転増幅器２４１のリセットレベルに（Ｖ_ＳＩＧ−Ｖ_ＢＩＡＳ）＊ＧＡＩＮ２が付与されたレベルとなる。ＧＡＩＮ２は数十から数百倍の高いゲインをとる。

黒潰れ現象が発生していない状態では（Ｖ_ＳＩＧ−Ｖ_ＢＩＡＳ）＜０より、反転増幅器２４１で数十倍から数百倍増幅されてノード１９３に出力される。ノード１９３の信号レベルは電源電圧Ｖ_ＤＤに近いレベルとなる。
次に、信号（ＲＳ１）をハイレベルにすることで、黒潰れ信号置換回路２５２を動作させる。

ノード１９３の信号レベルはＶ_ＤＤに近いレベルをとることから、Ｐｃｈトランジスタのトランジスタ２５５はオフしたままであり、信号保持容量２５１の信号レベルについては黒潰れ信号置換回路２５２による置換動作が行われない。
また、黒潰れ判定期間ｔ０３からｔ０５の期間、信号（ＳＥＬＣ）はローレベルになることから、アンプ負荷カットトランジスタ２４６はオフ状態である。アンプ負荷カットトランジスタ２４６がオフであることから、反転増幅器２４１の負荷容量が低減され、短期間で反転増幅器２４１から黒潰れ信号置換回路２５２に黒潰れ判定信号を出力することができる。

時刻ｔ０５からｔ０６の期間では信号保持容量２５１に保持された信号レベルが順次水平転送され、出力回路２００へＶ_ＳＩＧにアンプゲインを乗じたＶＳＩＯに相当する信号が出力される。
次に、黒潰れ現象が発生する状態について説明する。
時刻ｔ１１からｔ１２の期間ではリセット信号の読み出し動作が行われるが、黒潰れ現象により、信号（ＲＳＴ）印加後に大量の信号電荷がフォトダイオード１０１からあふれることで、増幅トランジスタ１０３のゲートのレベルが大幅に下がる。リセット信号の読み出し動作が終わるｔ１２の時点でノード１９２の信号レベルはＧＮＤ近くまで下がる。

時刻ｔ１２からｔ１３の期間では画素読み出し動作がおこなわれるが、ノード１９２の信号レベルはＧＮＤ近くに下がっていることから、ノード１９２の信号レベルはほとんど変化しない。これが黒潰れ現象を示すものであり、ノード１９２の信号レベルがほとんど変化しないため、ノード１９３の信号レベルは反転増幅器２４１のリセットレベルからほとんど変化しない。そのため、黒信号に相当する反転増幅器２４１のリセットレベルが信号保持容量２５１に保持される。

時刻ｔ１３からｔ１５の期間で黒潰れ判定が行われる。
時刻ｔ１３からｔ１４の期間では信号レベル（Ｖ_ＤＤ−Ｖ_ＴＨ−Ｖ_ＤＳ−Ｖ_ＳＩＧ）がクランプされていることから、信号レベル（Ｖ_ＤＤ−Ｖ_ＴＨ−Ｖ_ＤＳ−Ｖ_ＳＩＧ）と信号レベル（Ｖ_ＤＤ−Ｖ_ＢＩＡＳ−Ｖ_ＴＨ−Ｖ_ＤＳ）の差分（Ｖ_ＳＩＧ−Ｖ_ＢＩＡＳ）の電圧振幅に反転増幅器２４１のゲインを乗じた信号レベルが出力される。ノード１９２の信号レベルは反転増幅器２４１のリセットレベルに（Ｖ_ＳＩＧ−Ｖ_ＢＩＡＳ）＊ＧＡＩＮ２が付与されたレベルとなる。上述の通りＧＡＩＮ２は数十から数百倍の高いゲインをとる。

黒潰れ現象が発生している状態では（Ｖ_ＳＩＧ−Ｖ_ＢＩＡＳ）＞０より、その差分（Ｖ_ＳＩＧ−Ｖ_ＢＩＡＳ）は反転増幅器２４１で数十倍から数百倍増幅されてノード１９３に出力され、ノード１９３の信号レベルはＧＮＤに近いレベルとなる。
次に、信号（ＲＳ１）をハイレベルにすることで、黒潰れ信号置換回路２５２を動作させる。

ノード１９３の信号レベルはＧＮＤに近いレベルをとることから、Ｐｃｈトランジスタのトランジスタ２５５はオンとなり、飽和レベルＶ_ＳＡＴ以上の信号レベルに相当する信号レベルＶ_ＣＬＩＰへの信号置換動作が行われる。つまり、信号保持容量２５１に保持された黒信号に相当する信号レベルが信号レベルＶ_ＣＬＩＰに置き換えられる。
時刻ｔ０５からｔ０６の期間では信号保持容量２５１に保持された信号レベルＶ_ＣＬＩＰが順次水平転送され、出力回路２００へ信号レベルＶ_ＣＬＩＰが出力される。このようにして黒潰れ補正を行うことができる。
＜対比＞
従来の固体撮像装置では、各画素列の画素ダミー増幅トランジスタ１２１の特性にばらつきがあれば、同じ列の画素信号に共通のノイズが重畳し、いわゆる縦筋ノイズと呼ばれる固体パターンノイズが生じてしまう。一方、本発明の固体撮像装置では、各画素列の画素ダミー増幅トランジスタ２３１の特性にばらつきがあっても、縦筋ノイズを低減することができ、画質の向上を実現することができる。以下に、その理由を説明する。

まず、従来の固体撮像装置（図９〜図１１）は、無信号期間には、画素ダミー増幅トランジスタ１２１のゲートにＶ_ＤＤに近いレベルのバイアス電圧が入力される。一方、信号読出期間には、画素ダミー増幅トランジスタ１２１のゲートに補正対象である明時でのバイアス電圧が入力される。このような駆動方法では、画素ダミー増幅トランジスタ１２１の影響により、無信号期間と信号読出期間とで、垂直信号線１９０に電位差が生じる。

例えば、有効画素の増幅トランジスタ１０３のオン抵抗をＲ_１（ｔ）、画素ダミー増幅トランジスタ１２１のオン抵抗をＲ_２（ｔ）とする。（ｔ）と示しているのは、無信号期間と信号読出期間とで画素ダミー増幅トランジスタ１２１のゲートレベルが異なるためであり、無信号期間における各トランジスタのオン抵抗をＲ_１（ｔ_１）、Ｒ_２（ｔ_１）、信号読出期間における各トランジスタのオン抵抗をＲ_１（ｔ_２）、Ｒ_２（ｔ_２）でそれぞれ定義する。有効画素の増幅トランジスタ１０３もフォトダイオード１０１から読み出される信号の有無によって抵抗値は変わるが、本課題の説明においては無信号時（暗時）を例にとり、有効画素のオン抵抗Ｒ_１（ｔ_１）、Ｒ_１（ｔ_２）は無信号期間と信号出力期間で一定としＲ（ｔ_１）として表す。

無信号期間での画素ソースフォロア回路の増幅トランジスタの合成抵抗はＲ_１（ｔ_１）、Ｒ_２（ｔ_１）の並列抵抗で表すことができるため、Ｒ_１（ｔ_１）／／Ｒ_２（ｔ_１）となり、画素ソースフォロア回路の電流をＩｏ、画素ソースフォロアの電源電圧をＶ_ＤＤと定義すると、垂直信号線１９０の信号レベルはＶ_ＤＤ−Ｒ_１（ｔ_１）／／Ｒ_２（ｔ_１）×Ｉｏと表すことができる。一方、信号読出期間での合成抵抗はＲ_１（ｔ_２）／／Ｒ_２（ｔ_２）となるため、垂直信号線１９０の信号レベルはＶ_ＤＤ−Ｒ_１（ｔ_２）／／Ｒ_２（ｔ_２）×Ｉｏとなる。

それぞれの垂直信号線１９０の出力信号は画素信号読み出し回路１３０またはＡＦＥ１５０または出力処理部１７０でＣＤＳされ無信号期間と信号読出期間との垂直信号線の電位差が画素信号として出力される。上式より無信号期間と信号読出期間との垂直信号線の電位差は｛Ｒ_２（ｔ_２）−Ｒ_２（ｔ_１）｝／｛１＋Ｒ_２（ｔ_２）／Ｒ_１（ｔ_１）｝／｛１＋Ｒ_２（ｔ_１）／Ｒ_１（ｔ_１）｝×Ｉｏと表すことができるが、式を簡略化するために、Ｒ_２（ｔ_１）／Ｒ_１（ｔ_１）＝１、Ｒ_２（ｔ_１）／Ｒ_１（ｔ_１）＝１で近似すると垂直信号線の電位差は｛Ｒ_２（ｔ_２）−Ｒ_２（ｔ_１）｝／４×Ｉｏと表すことができる。

プロセスばらつきの影響により画素列毎に設けられる画素ダミー増幅トランジスタ１２１のオン抵抗がばらつき、｛Ｒ_２（ｔ_２）−Ｒ_２（ｔ_１）｝／４×Ｉｏの値が列毎にばらつくと、縦筋ノイズが発生する。
次に、本発明が画素ダミー増幅トランジスタの特性のばらつきよる縦筋ノイズを低減することができる理由を、黒潰れ判定電圧生成回路２３０の構成を用いて説明する。

まず、垂直信号線１９０と電流源回路１９１との間に接続され、有効画素の画素ソースフォロア回路を動作させ、有効画素の信号をノード１９２に出力する有効画素切り離しトランジスタ２２０を設ける。有効画素切り離しトランジスタ２２０は信号読出期間にオンとなり、有効画素から出力された信号をノード１９２に出力される。具体的には、フォトダイオード１０１で蓄積された信号は、転送トランジスタ１０２を介して増幅トランジスタ１０３のゲートに入力される。この増幅トランジスタ１０３はソースフォロア回路になっているため、増幅トランジスタ１０３のソースレベルはゲートレベルＶＧよりトランジスタの閾値Ｖｔｈ分降下したレベルになり、ノード１９２に出力される信号レベルとしてはさらに選択トランジスタ１０５および有効画素切り離しトランジスタ２２０のＶ_ＤＳをさらに差し引いたレベルとなる。

このとき、ノード１９２のレベルは、以下のように表すことができる。

Ｖ_ＤＤ−Ｖ_ＳＩＧ−Ｖ_ＴＨ−Ｖ_ＤＳ （式１）

一方、黒潰れ判定期間では有効画素切り離しトランジスタ２２０をオフして、垂直信号線１９０とノード１９２を電気的に切り離すことで、ノード１９２の負荷容量を低減する。

バイアス回路１２３から画素ダミー増幅トランジスタ２３１に供給されるレベルを（Ｖ_ＤＤ−Ｖ_ＢＩＡＳ）、ソースフォロア動作による画素ダミー増幅トランジスタ２３１のゲート、ソース間の電圧落ちをＶ_ＴＨ２（Ｖ_ＴＨ２はおよそ画素ダミー増幅トランジスタ２３１の閾値電圧Ｖｔｈとなる）、画素ダミー選択トランジスタ２３２およびダミー画素切り離しトランジスタ２３３での電圧降下をまとめてＶ_ＤＳ２と定義すると、上記と同様に黒潰れ判定電圧生成回路２３０からノード１９２に出力される信号レベルは、以下のように表すことができる。

Ｖ_ＤＤ−Ｖ_ＢＩＡＳ−Ｖ_ＴＨ２−Ｖ_ＤＳ２ （式２）

本発明の黒潰れ判定は有効画素からノード１９２に出力される画素信号の信号レベルと、ダミー画素からノード１９２に出力される黒潰れ判定レベルを時系列的に比較することで、有効画素の黒潰れの有無を判定する。

具体的に、（式２）と（式１）の信号レベルの差分をとると、以下のように表される。

Ｖ_ＳＩＧ＋Ｖ_ＴＨ＋Ｖ_ＤＳ−（Ｖ_ＢＩＡＳ＋Ｖ_ＴＨ２＋Ｖ_ＤＳ２） （式３）

なお、（式３）から分かるとおり、画素信号Ｖ_ＳＩＧと黒つぶれ判定レベルＶ_ＢＩＡＳを精度よく比較するためには、トランジスタの閾値Ｖ_ＴＨとＶ_ＴＨ２およびトランジスタのＶ_ＤＳ、Ｖ_ＤＳ２は一致した方がよい。

具体的には、画素ダミー増幅トランジスタ２３１と有効画素の増幅トランジスタ１０３との組、画素ダミー選択トランジスタ２３２と有効画素の選択トランジスタ１０５との組、ダミー画素切り離しトランジスタ２３３と有効画素切り離しトランジスタ２２０との組は、それぞれ同種のトランジスタを用いた方がよい。
なお、「同種」とは、プロセス工程が同一であることであり、例えばイオン種などが同一であるようなトランジスタを意味する。また、チャネルの幅（Ｗ）と長さ（Ｌ）のサイズ比を同じにすることによって、Ｖ_ＴＨ、Ｖ_ＤＳも同じにすることができる。

また、画素ダミー増幅トランジスタ２３１及びダミー画素切り離しトランジスタ２３３はそれぞれ有効画素のトランジスタとＷ／Ｌの比を一定にしつつ、１列内に複数個設けてもよい。そうすることでトランジスタの特性のばらつきを抑制することができる。（式３）でＶ_ＴＨ＝Ｖ_ＴＨ２、Ｖ_ＤＳ＝Ｖ_ＤＳ２とすると、（式３）は次のように表すことができる。

Ｖ_ＳＩＧ−Ｖ_ＢＩＡＳ （式４）

Ｖ_ＳＩＧは有効画素から出力された信号のレベルを表すものであるが、フォトダイオード１０１から出力される最大信号（飽和信号）をＶ_ＳＡＴと定義すると黒潰れが発生していない状態のＶ_ＳＩＧの範囲は０≦Ｖ_ＳＩＧ≦Ｖ_ＳＡＴと表すことができる。

一方、黒潰れが発生している状況ではＶ_ＳＡＴに加えて高輝度光入射による信号が付与されるため黒潰れ現象による信号付与分をＶ_{ＢＬＡＣＫ}と定義すると、黒潰れが発生している状況ではＶ_ＳＩＧ＝Ｖ_ＳＡＴ＋Ｖ_{ＢＬＡＣＫ}と表すことができる。
つまり、黒潰れ判定電圧Ｖ_ＢＩＡＳをＶ_ＳＡＴ＜Ｖ_ＢＩＡＳ＜Ｖ_ＳＡＴ＋Ｖ_{ＢＬＡＣＫ}の範囲に設定することで、黒潰れ判定を行うことができる。

例えば、黒潰れ現象が発生していない状況ではＶ_ＳＩＧ＜Ｖ_ＢＩＡＳとなるため、（式４）の判定電圧はＶ_ＳＩＧ−Ｖ_ＢＩＡＳ＜０となる。一方、黒潰れ現象が発生している状況ではＶ_ＳＩＧ＞Ｖ_ＢＩＡＳとなるため、Ｖ_ＳＩＧ−Ｖ_ＢＩＡＳ＞０となる。
すなわち、本発明の実施形態に係る固体撮像装置は、黒潰れ判定は有効画素からノード１９２に出力される画素信号の信号レベルと、黒潰れ判定電圧生成回路２３０からノード１９２に出力される黒潰れ判定電圧を時系列的に比較することで、有効画素の黒潰れの有無を判定することができる。

また、黒潰れ判定期間には有効画素切り離しトランジスタ２２０をオフすることで、垂直信号線１９０の負荷容量を電気的にカットすることができるため、黒潰れの判定を短い期間で行うことができる。
また、本実施形態では、有効画素の読み出し動作と黒潰れ判定の動作とを時系列に行うことで、従来技術で課題となる無信号時および信号読出時の垂直信号線の電位差を発生させることなく黒潰れ判定を行うことができる。そのため、垂直信号線の電位変動に起因する縦筋ノイズの発生を抑制することができる。

以上が、本発明の固体撮像装置では、各画素列の画素ダミー増幅トランジスタ２３１の特性にばらつきがあっても、縦筋ノイズを低減することができる理由である。
このように、本発明の第１の実施形態に係る固体撮像装置は、従来技術の固体撮像装置では対処できない黒潰れ補正手段のトランジスタばらつきよる縦筋ノイズを低減することができ、画質の向上を実現することができる。さらに、縦筋ノイズを低減することで、別途縦筋補正回路を設けることが不要になり、面積の縮小化、回路削減による低消費電力を実現することができる。
（第２の実施形態）
次に、本発明の第２の実施形態に係る固体撮像装置について説明する。第１の実施形態と同様の構成については説明を省略する。

図６は、本発明の第２の実施形態に係る固体撮像装置を示した回路構成図である。
第１の実施形態と異なるところは、有効画素およびダミー画素の構成である。第１の実施形態では選択トランジスタ１０５，２３２が備えられているが、第２の実施形態では選択トランジスタ１０５，２３２が備えられていない。有効画素は画素電源をパルス駆動することで選択される。

また、第１の実施形態では画素ダミー増幅トランジスタ２３１は有効画素の増幅トランジスタ１０３のチャネルの幅（Ｗ）と長さ（Ｌ）のサイズ比を一定にしつつ、１列内に複数個設けるとよいが、第２の実施形態では画素ダミー増幅トランジスタ２３１は有効画素の増幅トランジスタ１０３のチャネルの幅（Ｗ）と長さ（Ｌ）は同一サイズまたは近いサイズとしつつ、画素ダミー増幅トランジスタ２３１を同一列内に複数設けることを特徴とする。

また、画素ダミー増幅トランジスタ２３１の数は１個以上、垂直信号線に接続される有効画素の数以下とし、極力同一列に接続される有効画素の数に近い数を設けることが好ましい。但し実際にはレイアウト制約があるため、プロセスばらつきによるトランジスタ特性ばらつきを抑制するため数個〜数十個を設けるとよい。
次に、第２の実施形態ではＷ／Ｌサイズは有効画素と同一サイズにし、トランジスタ数を増やす理由について説明する。

第１の実施形態では非選択行の有効画素内の選択トランジスタ１０５がオフになるため、垂直信号線は非選択行の有効画素内の増幅トランジスタ１０３から電気的影響を受けることはない。ところが、第２の実施形態では有効画素内に選択トランジスタが設けられないため、垂直信号線は非選択行の有効画素内の増幅トランジスタ１０３から電気的影響を受けることになる。

具体的には、非選択行の有効画素内の増幅トランジスタ１０３のゲートにはローレベルが印加されるが、仮にＧＮＤレベルの０Ｖを印加することとすると転送トランジスタ１０２などを介してフォトダイオード１０１へ電荷がリークし、白キズなどの特性劣化が生じる。そのため、通常は非選択行の有効画素内の増幅トランジスタ１０３のゲートには０．１Ｖ〜１Ｖ程度のレベルが印加される。

また、黒潰れ現象が発生していない状況においては選択行の有効画素内の増幅トランジスタ１０３のゲートには（Ｖ_ＤＤ−Ｖ_ＳＩＧ）という高いレベルが印加されており、非選択行の有効画素内の増幅トランジスタ１０３の影響は無視できる。ところが、黒潰れ現象が発生するような状況においては選択行であるか非選択行であるかにかかわらず、増幅トランジスタ１０３のゲートには（Ｖ_ＤＤ−Ｖ_ＳＩＧ−Ｖ_{ＢＬＡＣＫ}）というＧＮＤレベルに近い低いレベルが印加されることとなる。このように選択行と非選択行とで増幅トランジスタ１０３のゲートレベルに差がないので、選択行と非選択行とで増幅トランジスタ１０３が同じように動作する。ここで、電源電圧をＶ_ＤＤ、信号をＶ_ＳＩＧ、有効画素切り離しトランジスタ２２０での電圧降下をＶ_ＤＳで定義し、さらにソースフォロア動作における選択行の増幅トランジスタ１０３のゲートソース間の電圧落ち分をＶ_ＴＨ、非選択行の増幅トランジスタ１０３のゲートソース間の電圧落ち分をＶ_ＴＨＢとすると、ノード１９２の信号レベルは、以下の式となる。

Ｖ_ＤＤ−Ｖ_ＳＩＧ−（Ｖ_ＴＨ＋Ｖ_ＴＨＢ）−Ｖ_ＤＳ （式５）

上記のとおり、黒潰れ現象が発生していない状況では、選択行の増幅トランジスタ１０３には高いレベルが印加され、非選択行の増幅トランジスタ１０３には０．１Ｖ〜１Ｖ程度の低いレベルが印加される。つまり、非選択行の増幅トランジスタ１０３はトランジスタの弱反転領域で動作しており、選択行の増幅トランジスタ１０３に対してオン抵抗が非常に高くなり、Ｖ_ＴＨ＞＞Ｖ_ＴＨＢとなり、Ｖ_ＴＨＢの項は無視することができる。

一方、黒潰れ現象が発生している状況では、選択行の増幅トランジスタ１０３のゲートには（Ｖ_ＤＤ−Ｖ_ＳＩＧ−Ｖ_{ＢＬＡＣＫ}）というレベルが印加され、非選択行の増幅トランジスタ１０３のゲートレベルに近い値をとる。この場合、選択行の増幅トランジスタ１０３のオン抵抗が高くなり、非選択行の増幅トランジスタ１０３に電流が流れるようになる。

また、非選択行の増幅トランジスタ１０３に電流が流れるようになると、同じ垂直信号線に接続される有効画素数は数百〜数千の増幅トランジスタが接続されるため、非選択行の増幅トランジスタによるゲートソース間の電圧降下Ｖ_ＴＨＢが支配的になり、Ｖ_ＴＨ＜＜Ｖ_ＴＨＢとなる。
以上まで説明したことをまとめると、ノード１９２の信号レベルは黒潰れ現象が発生しない状態では、以下のように表される。

Ｖ_ＤＤ−Ｖ_ＳＩＧ−Ｖ_ＴＨ−Ｖ_ＤＳ （式６）

また、黒潰れ現象が発生する状態では、以下のように表される。

Ｖ_ＤＤ−Ｖ_ＳＩＧ−Ｖ_ＴＨＢ−Ｖ_ＤＳ （式７）

第１の実施形態でも説明したとおり、画素信号Ｖ_ＳＩＧと黒潰れ判定電圧Ｖ_ＢＩＡＳを精度よく比較するためにはトランジスタの閾値Ｖ_ＴＨＢとＶ_ＴＨ２およびトランジスタのＶ_ＤＳ、Ｖ_ＤＳ２は一致した方がよい。具体的には画素ダミー増幅トランジスタ２３１と全ての有効画素の増幅トランジスタ１０３との組、ダミー画素切り離しトランジスタ２３３と有効画素切り離しトランジスタ２２０との組では、それぞれ同種のトランジスタを用いた方がよい。ここでの同種とは、プロセス工程が同一であることであり、例えばイオン種などが同一であるようなトランジスタを意味する。

一方、第１の実施形態と異なるところは、有効画素の増幅トランジスタ１０３に関しては、画素ダミー増幅トランジスタ２３１が複数並列に接続されていることである。
具体的には、画素ダミー増幅トランジスタ２３１のチャネルの幅（Ｗ）と長さ（Ｌ）のサイズは有効画素の増幅トランジスタ１０３と同じであり、かつトランジスタの数を同一列の有効画素のトランジスタの数に近い数を設けることである。本構成によりＶ_ＴＨＢ、Ｖ_ＤＳも同じにすることができる。

また、画素ダミー増幅トランジスタ２３１の数は１個以上、垂直信号線に接続される有効画素の数以下とし、極力有効画素の数に近い数を設けることが好ましい。但し実際にはレイアウト制約があるため、プロセスばらつきによるトランジスタの特性のばらつきを抑制するのに必要な数個〜数十個を設けるとよい。
なお、画素ダミー増幅トランジスタ２３１の数が十分でない場合、Ｖ_ＴＨＢとＶ_ＴＨ２とは完全には一致しないが、その電位差に相当する電位差ΔＶ_ＴＨＢをＶ_ＢＩＡＳに付与することで黒潰れ判定を行うことができる。

具体的には、Ｖ_ＳＡＴ＋ΔＶ_ＴＨＡ＜Ｖ_ＢＩＡＳ＜Ｖ_ＳＡＴ＋Ｖ_{ＢＬＡＣＫ}−ΔＶ_ＴＨＢの範囲になるようＶ_ＢＩＡＳを設定するとよい。ΔＶ_ＴＨＡは黒潰れ現象が発生していない場合のＶ_ＴＨ、Ｖ_ＴＨ２の差分に相当する値でΔＶ_ＴＨＡ＝Ｖ_ＴＨ２−Ｖ_ＴＨと表すことができる。
また、ΔＶ_ＴＨＡとΔＶ_ＴＨＢは有効画素で構成されるソースフォロア回路出力とダミー増幅トランジスタで構成されるソースフォロア回路出力の差分を検出してバイアス回路１２３にフィードバックしてもよい。また、簡易的にはプロセスばらつきで見込まれるΔＶ_ＴＨＡおよびΔＶ_ＴＨＢの最大値を見積もり、Ｖ_ＢＩＡＳは固定値として設定し、回路規模を縮小してもよい。

以上、本発明に係る固体撮像装置について、実施の形態に基づいて説明したが、本発明はこれらの実施の形態に限られない。例えば、以下のような変形例が考えられる。
（１）第１の実施形態では、有効画素内に選択トランジスタ１０５を設け、ダミー画素内には画素ダミー選択トランジスタ２３２を設けている。しかしながら、本発明はこれに限られない。例えば、有効画素内に選択トランジスタ１０５を設け、その一方でダミー画素内には画素ダミー選択トランジスタ２３２を設けないという構成としてもよい。これは、画素ダミー選択トランジスタ２３２での電圧降下Ｖ_ＤＳは画素ダミー増幅トランジスタ２３１の電圧降下Ｖ_ＴＨに対して小さく、黒潰れ判定の精度に与える影響も小さいからである。画素ダミー選択トランジスタ２３２を省略した分だけ、画素ダミー増幅トランジスタ２３１の面積を大きくとることができる。
（２）実施形態では、有効画素切り離しトランジスタ２２０とダミー画素切り離しトランジスタ２３３とを設けているが、有効画素切り離しトランジスタ２２０については必ずしも設けなくてもよい。ただし、黒潰れ判定期間の長さを短縮したり、黒潰れ判定期間に有効画素からの出力の影響を削減したりするには、実施形態のように有効画素切り離しトランジスタ２２０を設けるほうが有利である。
（３）実施形態では、反転増幅器２４１の構成を明らかにしていないが、これについてはどのような構成でも適用可能である。例えば、図７に示すように、最も簡単なソース接地アンプの構成でも構わない。なお、一般的には、ゲインを高くするためにカスコードを設けられている。また、差動アンプの構成を採用しても構わない。
（４）実施形態では、信号増幅機能と黒潰れ判定機能との両方をサポートする信号増幅回路兼黒潰れ判定回路２４０を採用しているが、このような回路構成とする必要はない。例えば、信号増幅機能が不要であれば、フィードバック容量２４３を持たないアンプにより黒潰れ判定回路を構成してもよいし、差動アンプを用いた比較回路を構成するなど、時系列に画素信号と黒潰れ判定生成信号を比較する回路構成をとればよく、本実施形態で説明した回路構成にとらわれない。
（５）実施形態では、出力回路２００はアナログフロントエンド、Ａ／Ｄコンバータ（ＡＤＣ）、出力処理部等から構成されると説明したが、Ａ／Ｄコンバータを内蔵しない場合はアナログアンプを含む出力処理部のみでもよい。また、図４に示すようにデジタル出力の構成をとってもよい。
（６）以下に、固体撮像装置の応用例として、撮像装置の構成を説明する。撮像装置は、具体的には、固体撮像装置、デジタル信号処理部、光学系がまとめてパッケージ化されたモジュールや、これを備えたカメラ、携帯電話機などである。本明細書では、ＣＭＯＳイメージセンサの機能を単体で有する構成を固体撮像装置といい、固体撮像装置と他の要素（制御回路、操作部、表示部、さらにはデータ蓄積機能、通信機能等）と一体化された構成を撮像装置というものとする。

図８はカメラの構成を示すブロック図である。
図８において、撮像部４１０は、例えば、上記実施形態に示した固体撮像装置である。撮像部４１０は、撮像信号をメイン基板に搭載されたシステムコントロール部４２０に映像データを出力する。すなわち、撮像部４１０では、上述したＣＭＯＳイメージセンサの出力信号に対し、ＡＧＣ（自動利得制御）、ＯＢ（オプティカルブラック）クランプ、ＣＤＳ（相関二重サンプリング）、ＡＤ変換といった処理を行い、デジタル信号である映像データを生成して出力する。

また、光学系４００は、鏡筒内に配置されたズームレンズ４０１や絞り機構４０２等を含み、ＣＭＯＳイメージセンサの撮像部に被写体像を結像させるものであり、システムコントロール部４２０の指示に基づく駆動制御部４３０の制御により、各部を機械的に駆動してオートフォーカス等の制御が行われる。
また、システムコントロール部４２０には、ＣＰＵ４２１、ＲＯＭ４２２、ＲＡＭ４２３、ＤＳＰ４２４、外部インターフェース４２５等が設けられている。

ＣＰＵ４２１は、ＲＯＭ４２２及びＲＡＭ４２３を用いてカメラの各部に指示を送り、システム全体の制御を行う。
ＤＳＰ４２４は、撮像部４１０から出力された映像データに対して各種の信号処理を行うことにより、所定のフォーマットによる静止画または動画の映像データ（例えばＹＵＶ信号等）を生成する。

外部インターフェース４２５には、各種エンコーダやＤ／Ａ変換器が設けられ、システムコントロール部４２０に接続される外部要素（本例では、ディスプレイ４６０、メモリ媒体４４０、操作パネル部４５０）との間で、各種制御信号やデータをやり取りする。
ディスプレイ４６０は、カメラに組み込まれた例えば液晶パネル等の小型表示器であり、撮像した画像を表示する。なお、このようなカメラ装置に組み込まれた小型表示器に加えて、外部の大型表示装置に映像データを伝送し、表示できる構成とすることも勿論可能である。

メモリ媒体４４０は、例えば各種メモリカード等に撮影された画像を適宜保存しておけるものであり、例えばメモリ媒体コントローラ４４１に対してメモリ媒体を交換可能なものとなっている。メモリ媒体４４０としては、各種メモリカードの他に、磁気や光を用いたディスク媒体等を用いることができる。
操作パネル部４５０は、カメラで撮影作業を行うに際し、ユーザが各種の指示を行うための入力キーを設けたものであり、ＣＰＵ４２１は、この操作パネル部４５０からの入力信号を監視し、その入力内容に基づいて各種の動作制御を実行する。

このようなカメラに、縦筋ノイズを抑制しながら黒潰れ補正を行う上記実施形態の固体撮像装置を適用することにより、高画質で小型かつ低コストのカメラを実現することができる。なお、以上の構成において、システムの構成要素となる単位デバイスや単位モジュールの組み合わせ方、セットの規模等については、製品化の実情等に基づいて適宜選択することが可能であり、本発明の撮像装置は、種々の変形を幅広く含むものとする。

また、本発明の固体撮像装置及び撮像装置において、撮像対象（被写体）としては、人や景色等の一般的な映像に限らず、偽札検出器や指紋検出器等の特殊な微細画像パターンの撮像にも適用できるものである。この場合の装置構成としては、図８に示した一般的なカメラではなく、さらに特殊な撮像光学系やパターン解析を含む信号処理系を含むことになり、この場合にも本発明の作用効果を十分発揮して、精密な画像検出を実現することが可能となる。

さらに、遠隔医療や防犯監視、個人認証等のように遠隔システムを構成する場合には、ネットワークと接続した通信モジュールを含む装置構成とすることも可能であり、幅広い応用が実現可能である。

本発明は、デジタルカメラ等に利用することができる。

本発明の第１の実施形態に係る固体撮像装置の概略構成図 本発明の第１の実施形態に係る固体撮像装置の回路構成図 近年見られる列毎にＡＤ変換回路を設けた固体撮像装置の概略構成図 列毎にＡＤ変換回路を設けた固体撮像装置に第１の実施形態の構成を適用した場合の概略構成図 本発明の第１の実施形態に係る水平期間を示すタイミングチャート 本発明の第２の実施形態に係る固体撮像装置の回路構成図 反転増幅器の構成の一例を示す回路図 本発明に係るカメラの構成を示すブロック図 従来の固体撮像装置の概略構成図 従来のゲイン性の縦筋ノイズを補正する場合の水平期間を示すタイミングチャート 従来のゲイン性の縦筋ノイズを補正する場合の水平期間を示すタイミングチャート

符号の説明

３ 画素
１００ 画素領域
１０１ フォトダイオード
１０２ 転送トランジスタ
１０３ 増幅トランジスタ
１０４ リセットトランジスタ
１０５ 選択トランジスタ
１１０ 垂直走査回路
１２０ 補正部
１２１ 画素ダミー増幅トランジスタ
１２２ 画素ダミー選択トランジスタ
１２３ バイアス回路
１３０ 画素信号読み出し回路
１４０ 水平走査回路
１５０ ＡＦＥ
１６０ Ａ／Ｄコンバータ
１７０ 出力処理部
１８０ タイミング制御部
１９０ 垂直信号線
１９１ 電流源回路
１９２ ソースフォロワの出力端となるノード
１９３ 反転増幅器の出力端となるノード
１９４ 信号保持容量の入力端となるノード
２００ 出力回路
２２０ 有効画素切り離しトランジスタ
２３０ 判定電圧生成回路
２３１ 画素ダミー増幅トランジスタ
２３２ 画素ダミー選択トランジスタ
２３３ ダミー画素切り離しトランジスタ
２４０ 黒潰れ判定回路
２４１ 反転増幅器
２４２ アンプ入力容量
２４３ フィードバック容量
２４４ アンプリセットスイッチ
２４５ ゲイン切り替えスイッチ
２４６ アンプ負荷カットトランジスタ
２５０ 信号処理回路
２５１ 信号保持容量
２５２ 黒潰れ信号置換回路
２５３ トランジスタ
２５４ トランジスタ
２５５ トランジスタ
２５６ 水平信号線
２５７ 水平選択トランジスタ
３２５ カラムＡＤ変換部
３２６ カラム処理部
３２７ 参照信号生成部
３５２ 比較器
３５６ メモリ
３５７ アップダウンカウンタ
３５８ スイッチ
４００ 光学系
４０１ ズームレンズ
４０２ 絞り機構
４１０ 撮像部
４２０ システムコントロール部
４２１ ＣＰＵ
４２２ ＲＯＭ
４２３ ＲＡＭ
４２４ ＤＳＰ
４２５ 外部インターフェース
４３０ 駆動制御部
４４０ メモリ媒体
４４１ メモリ媒体コントローラ
４５０ 操作パネル部
４６０ ディスプレイ

Claims (11)

1. 複数の垂直信号線を備え、各垂直信号線に有効画素と黒潰れ判定電圧生成回路とが接続された固体撮像装置であって、
   前記有効画素は、光電変換部、転送トランジスタ、リセットトランジスタ、及び第１の増幅トランジスタを備え、前記第１の増幅トランジスタのゲートは前記転送トランジスタを介して前記光電変換部に接続されると共に前記リセットトランジスタを介して電源に接続され、前記第１の増幅トランジスタのドレインは電源に接続され、前記第１の増幅トランジスタのソースは前記垂直信号線に接続され、
   前記黒潰れ判定電圧生成回路は、第２の増幅トランジスタを備え、前記第２の増幅トランジスタのゲートは黒潰れ判定の基準となるバイアス電圧を出力するバイアス回路に接続され、前記第２の増幅トランジスタのドレインは電源に接続され、前記第２の増幅トランジスタのソースは前記垂直信号線に接続され、
   前記第２の増幅トランジスタのソースと前記垂直信号線とを接続する経路には、有効画素の信号読出期間にオフとなり、その後の黒潰れ判定期間中にオフからオンになるスイッチトランジスタが挿入され、
   各垂直信号線には、さらに、有効画素の信号読出期間に前記有効画素から出力された信号を読み出し、黒潰れ判定期間に前記有効画素から出力された信号のレベルと前記黒潰れ判定電圧生成回路から出力された信号のレベルとを比較する比較部が接続されていること
   を特徴とする固体撮像装置。
2. 有効画素の信号読出期間中の第１のタイミングで前記リセットトランジスタが一時的にオンとなり、その後の第２のタイミングで前記転送トランジスタが一時的にオンとなり、
   前記比較部は、
   有効画素の信号読出期間において、前記第１のタイミングから前記第２のタイミングまでの間に前記有効画素から出力されている信号のレベルをサンプリングし、前記第２のタイミング以降に前記有効画素から出力されている信号のレベルをサンプリングすることにより、有効画素から出力された信号の読み出しを行い、
   その後の黒潰れ判定期間において、前記スイッチトランジスタがオンになるまでに前記有効画素から引き続き出力されている信号のレベルをサンプリングし、前記スイッチトランジスタがオンのときに前記黒潰れ判定電圧生成回路から出力された信号のレベルをサンプリングすることにより比較を行うこと
   を特徴とする請求項１に記載の固体撮像装置。
3. 前記比較部は、前記垂直信号線にクランプ容量を介して接続された反転増幅回路と、前記反転増幅回路のフィードバック経路にフィードバック容量と共に直列に挿入されたスイッチ素子とを備え、前記スイッチ素子は、有効画素から出力された信号を読み出すときにはオンとなり、比較をするときにはオフとなること
   を特徴とする請求項２に記載の固体撮像装置。
4. 各垂直信号線には、前記黒潰れ判定電圧生成回路が前記スイッチトランジスタを介して接続されているノードと前記有効画素が接続されたノードとの間にスイッチ素子が挿入されていること
   を特徴とする請求項１〜３までのいずれかに記載の固体撮像装置。
5. 前記第１の増幅トランジスタと前記第２の増幅トランジスタとが同じ種類のトランジスタであること
   を特徴とする請求項１〜４までのいずれかに記載の固体撮像装置。
6. 前記有効画素は、さらに、前記第１の増幅トランジスタのソースと前記垂直信号線とを接続する経路に挿入された第１の選択トランジスタを備え、
   前記黒潰れ判定電圧生成回路は、さらに、前記第２の増幅トランジスタのソースと前記垂直信号線とを接続する経路に挿入された第２の選択トランジスタを備え、
   前記第１の選択トランジスタと前記第２の選択トランジスタとが同じ種類のトランジスタであること
   を特徴とする請求項１〜５までのいずれかに記載の固体撮像装置。
7. 前記黒潰れ判定電圧生成回路は、さらに、前記第２の増幅トランジスタに並列に接続された、少なくともひとつの第３の増幅トランジスタを備えること
   を特徴とする請求項１〜６までのいずれかに記載の固体撮像装置。
8. さらに、有効画素の信号読出期間に前記比較部により読み出された信号のレベルを保持する信号保持容量と、前記比較部により得られた比較結果が黒潰れを示す場合に前記信号保持容量に保持された信号のレベルを所定のレベルに置き換える置換回路とを備えること
   を特徴とする請求項１〜７までのいずれかに記載の固体撮像装置。
9. さらに、有効画素の信号読出期間に前記比較部により読み出された信号のレベルを保持する信号保持容量と、前記信号保持容量に保持された信号のレベルをアナログデジタル変換するＡＤ変換回路と、前記ＡＤ変換回路により得られたデジタル情報を保持するメモリと、前記比較部により得られた比較結果が黒潰れを示す場合に前記メモリに保持されたデジタル情報を所定値に置き換える置換回路とを備えること
   を特徴とする請求項１〜７までのいずれかに記載の固体撮像装置。
10. 前記比較部は、前記ＡＤ変換回路が前記信号保持容量に保持された信号のレベルをアナログデジタル変換している間に、比較を行うこと
    を特徴とする請求項９に記載の固体撮像装置。
11. 被写体の撮像を行うための固体撮像装置と、前記固体撮像装置の画素領域に被写体像を結像させる光学系と、前記光学系を駆動する駆動制御部と、前記固体撮像装置からの出力信号を信号処理し、映像データを生成する信号処理部と、前記信号処理部によって生成された映像データを記録する記録部と、前記信号処理部によって生成された映像データを出力する出力部と、撮像動作を制御するための各種入力信号を入力する操作部とを有し、
    前記固体撮像装置は、
    複数の垂直信号線を備え、各垂直信号線に有効画素と黒潰れ判定用の黒潰れ判定電圧生成回路とが接続され、
    前記有効画素は、光電変換部、転送トランジスタ、リセットトランジスタ、及び第１の増幅トランジスタを備え、前記第１の増幅トランジスタのゲートは前記転送トランジスタを介して前記光電変換部に接続されると共に前記リセットトランジスタを介して電源に接続され、前記第１の増幅トランジスタのドレインは電源に接続され、前記第１の増幅トランジスタのソースは前記垂直信号線に接続され、
    前記黒潰れ判定電圧生成回路は、第２の増幅トランジスタを備え、前記第２の増幅トランジスタのゲートは黒潰れ判定の基準となるバイアス電圧を出力するバイアス回路に接続され、前記第２の増幅トランジスタのドレインは電源に接続され、前記第２の増幅トランジスタのソースは前記垂直信号線に接続され、
    前記第２の増幅トランジスタのソースと前記垂直信号線とを接続する経路には、有効画素の信号読出期間にオフとなり、その後の黒潰れ判定期間中にオフからオンになるスイッチトランジスタが挿入され、
    各垂直信号線には、さらに、有効画素の信号読出期間に前記有効画素から出力された信号を読み出し、黒潰れ判定期間に前記有効画素から出力された信号のレベルと前記黒潰れ判定電圧生成回路から出力された信号のレベルとを大小比較する比較部が接続されていること
    を特徴とする撮像装置。

Images