JP2014030194A

JP2014030194A - イメージセンサ回路

Info

Publication number: JP2014030194A
Application number: JP2013140162A
Authority: JP
Inventors: Jun Deguchi; 口淳出
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2012-07-03
Filing date: 2013-07-03
Publication date: 2014-02-13
Also published as: US8946615B2; US20140008518A1

Abstract

【課題】消費電力を低減しつつ、回路面積を削減することが可能なイメージセンサ回路を提供する。
【解決手段】イメージセンサ回路の制御回路は、ロウデコーダを制御してアドレス信号により受光セルをアドレス指定して第１のＭＯＳトランジスタをオンするとともに、スイッチ制御信号により前記スイッチ回路をオンし、その後、ロウデコーダを制御して第１のＭＯＳトランジスタをオフした後に、スイッチ制御信号により前記スイッチ回路をオフする。
【選択図】図２

Description

イメージセンサ回路に関する。

従来のイメージセンサ回路には、FD（Floating Diffusion）に入力された画素信号をソースフォロアにより読み出し、この読み出された信号をシングルスロープADCにてAD変換するものがある。

Seunghyun Lim, Jeonghwan Lee, Dongsoo Kim, and Gunhee Han, "A High-Speed CMOS Image Sensor With Column-Parallel Two-Step Single-Slope ADCs", IEEE TRANSACTIONS ON ELECTRON DEVICES, MARCH 2009, VOL. 56, NO. 3, p.393-398.

消費電力を低減しつつ、回路面積を削減することが可能なイメージセンサ回路を提供する。

実施形態に従ったイメージセンサ回路は、サンプルホールド端子に接続されたカラム線を備える。イメージセンサ回路は、電源と前記カラム線との間に接続され且つゲートにアドレス信号が供給される第１のＭＯＳトランジスタと、前記電源と前記カラム線との間で前記第１のＭＯＳトランジスタと直列に接続され且つ受光に応じた電圧がゲートに供給される第２のＭＯＳトランジスタと、を含む受光セルを備える。イメージセンサ回路は、前記受光セルをアドレス指定する前記アドレス信号を生成するロウデコーダを備える。イメージセンサ回路は、前記カラム線と接地との間に接続され且つ定電流を出力する電流源と、前記カラム線と前記接地との間で前記電流源と直列に接続されたスイッチ回路と、を含むサンプルホールド回路を備える。イメージセンサ回路は、前記ロウデコーダおよび前記サンプルホールド回路のスイッチ回路を制御する制御回路を備える。

前記制御回路は、前記ロウデコーダを制御してアドレス信号により前記受光セルをアドレス指定して前記第１のＭＯＳトランジスタをオンするとともに、スイッチ制御信号により前記スイッチ回路をオンし、その後、前記ロウデコーダを制御して前記第１のＭＯＳトランジスタをオフした後に、スイッチ制御信号により前記スイッチ回路をオフする。

図１は、第１の実施形態に係るイメージセンサ回路１００の構成の一例を示すブロック図である。図２は、図１に示す受光セル、サンプルホールド回路、および検出回路に注目した構成の一例を示す回路図である。図３は、図１に示すイメージセンサ回路１００の動作波形の一例を示す波形図である。

以下、実施形態について図面に基づいて説明する。

第１の実施形態

図１は、第１の実施形態に係るイメージセンサ回路１００の構成の一例を示すブロック図である。また、図２は、図１に示す受光セル、サンプルホールド回路、および検出回路に注目した構成の一例を示す回路図である。

図１に示すように、イメージセンサ回路１００は、ピクセルアレイＡｒと、複数のカラム線ＣＬと、複数のサンプルホールド回路ＳＨと、ロウデコーダＲＤと、ランプ電圧生成回路ＲＧと、カウンタＣｏと、複数の検出回路ＤＣと、出力回路ＭＵＸと、制御回路ＣＯＭと、を備える。

ピクセルアレイＡｒは、マトリクス状に配置された複数の受光セルＣｅを含む。

ロウデコーダＲＤは、受光セルＣｅをアドレス指定するアドレス信号Ａｄｄ[０]、Ａｄｄ[１]、・・・、Ａｄｄ[ｎ]を生成するようになっている。

このロウデコーダＲＤは、複数の受光セルＣｅのうち１つをアドレス信号Ａｄｄ[０]、Ａｄｄ[１]、・・・、Ａｄｄ[ｎ]によりアドレス指定する。そして、アドレス指定された受光セルＣｅは、受光に応じた信号をカラム線ＣＬに出力する。

ここで、受光セルＣｅは、例えば、図２に示すように、受光回路ＰＣと、第１のＭＯＳトランジスタＭ１と、第２のＭＯＳトランジスタＭ２と、を含む。なお、後述のように、第１、第２のＭＯＳトランジスタＭ１、Ｍ２は、寄生容量を有する。すなわち、複数の受光セルＣｅを含むピクセルアレイＡｒは、その受光セルＣｅの数が増加する。

受光回路ＰＣは、光を受光し且つこの受光に応じた電圧（画素信号）Ｖｐを第２のＭＯＳトランジスタＭ２のゲートに出力するようになっている。

この受光回路ＰＣは、例えば、図２に示すように、第１のリセットｎＭＯＳトランジスタＭｘと、第２のリセットｎＭＯＳトランジスタＭｙと、フォトダイオードＰＤと、を含む。

第１のリセットｎＭＯＳトランジスタＭｘは、電源ＶＤＤにドレインが接続され、第２のＭＯＳトランジスタＭ２のゲートにソースが接続されている。この第１のリセットｎＭＯＳトランジスタＭｘのゲートには、所定の電圧が印加されている。

第２のリセットｎＭＯＳトランジスタＭｙは、第２のＭＯＳトランジスタＭ２のゲートにドレインが接続されている。この第２のリセットｎＭＯＳトランジスタＭｙのゲートには、所定の電圧が印加されている。

フォトダイオードＰＤは、第２のリセットｎＭＯＳトランジスタＭｙのソースにカソードが接続され、接地にアノードが接続されている。

例えば、第１のリセットｎＭＯＳトランジスタＭｘがオンし、且つ、第２のリセットｎＭＯＳトランジスタＭｙがオフすることにより、電圧Ｖｐの値がリセットされる（電圧Ｖｐの値が電源電圧になる）。

一方、第１のリセットｎＭＯＳトランジスタＭｘがオフし、且つ、第２のリセットｎＭＯＳトランジスタＭｙがオンすることにより、電圧Ｖｐの値が受光に応じた値になる。

また、第１のＭＯＳトランジスタＭ１は、電源ＶＤＤとカラム線ＣＬとの間に接続され且つゲートにアドレス信号（例えば、図２ではアドレス信号Ａｄｄ[０]）が供給されるようになっている。この第１のＭＯＳトランジスタＭ１は、アドレス信号Ａｄｄ[０]によりアドレス指定される（アドレス信号Ａｄｄ[０] が“Ｈｉｇｈ”レベルになる）とオンする。一方、第１のＭＯＳトランジスタＭ１は、アドレス信号Ａｄｄ[０]によりアドレス指定されていない場合（アドレス信号Ａｄｄ[０] が“Ｌｏｗ”レベルになる）、オフしている。

第２のＭＯＳトランジスタＭ２は、電源ＶＤＤとカラム線ＣＬとの間で第１のＭＯＳトランジスタＭ１と直列に接続され且つ受光に応じた電圧Ｖｐがゲートに供給されるようになっている。

なお、第１および第２のＭＯＳトランジスタＭ１、Ｍ２は、例えば、図２に示すように、ｎＭＯＳトランジスタである。

すなわち、受光セルＣｅは、ソースフォロア回路を有する。

また、図１、図２に示すように、カラム線ＣＬは、サンプルホールド端子ＴＳに接続されている。

また、図１に示すように、複数のサンプルホールド回路ＳＨは、複数のカラム線ＣＬに一対一に対応するように設けられている。

サンプルホールド回路ＳＨは、例えば、図２に示すように、電流源Ｉｓと、スイッチ回路ＳＷと、を含む。

電流源Ｉｓは、カラム線ＣＬと接地との間に接続され且つ定電流Ｉｂを出力するようになっている。

スイッチ回路ＳＷは、カラム線ＣＬと接地との間で電流源Ｉｓと直列に接続されている。

なお、スイッチ回路ＳＷは、例えば、制御回路ＣＯＭによりゲート電圧が制御されるＭＯＳトランジスタである。

ここで、サンプルホールド端子ＴＳと受光セルＣｅの第２のＭＯＳトランジスタＭ２との間には寄生容量Ｃｐが存在する。この容量Ｃｐは、サンプルホールド端子ＴＳの電圧Ｖｉｎをサンプルホールドする機能を有する。

したがって、サンプルホールド回路ＳＨは、上記容量Ｃｐも構成要素として含み、この容量Ｃｐにより、サンプルホールド端子ＴＳの電圧Ｖｉｎをサンプルホールドする機能を実現する。

なお、サンプルホールド回路ＳＨは、この容量Ｃｐに加えて、カラム線ＣＬと接地との間に接続された追加の容量をさらに含むようにしてもよい。

また、図１、図２に示すように、検出回路ＤＣは、サンプルホールド端子ＴＳの電圧Ｖｉｎを検出し、この検出結果に基づいた信号（デジタル信号）を出力するようになっている。

この検出回路ＤＣは、例えば、図１に示すように、コンパレータＣｍと、ラッチ回路ＲＣと、有する。

コンパレータＣｍは、サンプルホールド端子ＴＳの電圧Ｖｉｎと、ランプ電圧Ｖｒａｍｐとを比較し、この比較結果に応じた比較結果信号を出力するようになっている。

ラッチ回路ＲＣは、ランプ電圧Ｖｒａｍｐが電圧Ｖｉｎよりも高くなったときのカウンタＣｏのカウンタ値をラッチし出力するようになっている。

ランプ電圧生成回路ＲＧは、制御回路ＣＯＭにより制御され、ランプ電圧Ｖｒａｍｐを生成し出力するようになっている。

カウンタＣｏは、制御回路ＣＯＭにより制御され、ランプ電圧Ｖｒａｍｐの上昇が開始されるとカウントを開始するようになっている。

出力回路ＭＵＸは、ラッチ回路ＲＣが出力したカウンタ値（すなわち、検出回路ＤＣが検出結果に基づいて出力した信号）を外部に出力するようになっている。この出力回路ＭＵＸは、例えば、マルチプレクサである。

また、制御回路ＣＯＭは、ランプ電圧生成回路ＲＧ、カウンタＣｏ、ロウデコーダＲＤ、およびサンプルホールド回路ＳＨのスイッチ回路ＳＷを制御するようになっている。特に、制御回路ＣＯＭは、スイッチ制御信号Ｓ１によりサンプルホールド回路ＳＨのスイッチ回路ＳＷのオン／オフを制御するようになっている（図２）。

次に、以上のような構成を有するイメージセンサ回路１００の動作について説明する。ここで、図３は、図１に示すイメージセンサ回路１００の動作波形の一例を示す波形図である。

図３に示すように、時間ｔ０において、制御回路ＣＯＭは、アドレス信号Ａｄｄ[０] を“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベルにする。これにより、図２に示す受光セルＣｅの第１のＭＯＳトランジスタＭ１がオンする。さらに、制御回路ＣＯＭは、スイッチ制御信号Ｓ１を“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベルにする。これにより、スイッチ回路ＳＷがオンする。特に、制御回路ＣＯＭは、図３に示すように、第１のＭＯＳトランジスタＭ１とスイッチ回路ＳＷとを同期してオンさせるようにしてもよい。

すなわち、制御回路ＣＯＭは、ロウデコーダＲＤを制御してアドレス信号により受光セルＣｅをアドレス指定して第１のＭＯＳトランジスタＭ１をオンするとともに、スイッチ制御信号Ｓ１によりスイッチ回路ＳＷをオンする。

これにより、受光に応じた電圧Ｖｐに応じて容量Ｃｐが充放電され、サンプルホールド端子ＴＳの電圧Ｖｉｎが変化する。

その後、時間ｔ１において、制御回路ＣＯＭは、アドレス信号Ａｄｄ[０] を“Ｈｉｇｈ”レベルから“Ｌｏｗ”レベルにする。これにより、第１のＭＯＳトランジスタＭ１がオフする。これにより、容量Ｃｐに充電された電圧がサンプルホールドされる。

すなわち、制御回路ＣＯＭは、ロウデコーダＲＤを制御して第１のＭＯＳトランジスタＭ１をオフした後に、スイッチ制御信号Ｓ１によりスイッチ回路ＳＷをオフする。

その後、時間ｔ２において、制御回路ＣＯＭは、スイッチ制御信号Ｓ１を“Ｈｉｇｈ”レベルから“Ｌｏｗ”レベルにする。これにより、スイッチ回路ＳＷがオフする。

すなわち、制御回路ＣＯＭは、第１のＭＯＳトランジスタＭ１をオフしてから、予め規定された規定期間Ｘが経過した後、スイッチ回路ＳＷをオフする。

ここで、時間ｔ１から時間ｔ２の間（規定期間Ｘの間）、容量Ｃｐにサンプルホールドされた電荷が定電流Ｉｂによりある一定量だけ抜けていく。

この容量Ｃｐから一定量の電荷が抜けるということは、サンプルホールドした電圧Vinがある一定オフセット電圧だけ下がることに対応する。

すなわち、この一定量のオフセットは、後段の回路で取り除くことが可能であり問題にならない。

その後、時間ｔ３において、制御回路ＣＯＭは、ランプ電圧生成回路ＲＧにランプ電圧Ｖｒａｍｐの出力を開始させるとともに、カウンタＣｏにカウントを開始させる。ランプ電圧Ｖｒａｍｐの上昇が開始されるとともにカウント値が増加する。

そして、コンパレータＣｍは、サンプルホールド端子ＴＳの電圧Ｖｉｎと、ランプ電圧Ｖｒａｍｐとを比較し、この比較結果に応じた比較結果信号を出力する。

その後、時間ｔ４において、サンプルホールド端子ＴＳの電圧Ｖｉｎよりもランプ電圧Ｖｒａｍｐが高くなる。これにより、コンパレータＣｍは、サンプルホールド端子ＴＳの電圧Ｖｉｎよりもランプ電圧Ｖｒａｍｐが高くなったことを示す比較結果信号を出力する。

この比較結果信号を受けて、ラッチ回路ＲＣは、ランプ電圧Ｖｒａｍｐが電圧Ｖｉｎよりも高くなったときのカウンタＣｏのカウンタ値をラッチし出力する。

この出力されたカウンタ値が受光した光（アナログ信号）をＡ／Ｄ変換したデジタル値となる。

そして、出力回路ＭＵＸは、ラッチ回路ＲＣが出力したカウンタ値（すなわち、検出回路ＤＣが検出結果に基づいて出力した信号）をA／D変換値として外部に出力する。

以上のように、画素出力段ソースフォロアに定電流Ibを流すのは画素信号である電圧Ｖｉの読み出し時のみである。従来はAD変換期間（t２〜t4）でも画素出力段ソースフォロアに定電流Ibを流す必要があった。したがって、消費電力を削減することができる。

さらに、サンプルホールド用の容量として、寄生容量を含む容量Ｃｐを使用することで面積増加することなくサンプルホールド用の容量を確保することができる。

つまり、従来存在していたカラムにおける消費電力/面積のトレードオフを取り除くことができる。

なお、既述のように、スイッチ回路ＳＷが第１のＭＯＳトランジスタＭ１よりも後にオフする（図３の時間ｔ１〜時間ｔ２）ことが重要である。

例えば、第１のＭＯＳトランジスタＭ１よりも先にスイッチ回路ＳＷをオフしても容量Ｃｐに電圧Vinをサンプルホールドすることは可能である。

しかし、スイッチ回路ＳＷをオフした後、第１のＭＯＳトランジスタＭ１がオフするまでの間、画素信号である電圧Ｖｐの大きさに依存した電荷が容量Ｃｐにチャージされてしまう。

容量Ｃｐに電荷がチャージされるということは、サンプルホールドした電圧Vinがあるオフセット電圧だけ上がることに対応する。

そして、容量Ｃｐにチャージされる電荷は画素信号である電圧Ｖｐの依存があるため、オフセット電圧も画素信号の大きさに依存して変化してしまう。

したがって、上述のように、スイッチ回路ＳＷが第１のＭＯＳトランジスタＭ１よりも後にオフする（図３の時間ｔ１〜時間ｔ２）ことが重要である。

また、イメージセンサ回路の画素（受光セル）数は増加していくと考えられる。画素（受光セル）数は増加に伴い、ピクセルアレイＡｒの面積は大きくなり、容量Ｃｐも大きくなっていく。つまり、画素数が増加すればするほど、サンプルホールド雑音も低下することとなる。

以上のように、本実施形態に係るイメージセンサ回路によれば、消費電力を低減しつつ、回路面積を削減することができる。

なお、実施形態は例示であり、発明の範囲はそれらに限定されない。

１００イメージセンサ回路
Ａｒピクセルアレイ
ＣＬカラム線
ＳＨサンプルホールド回路
ＲＤロウデコーダ
ＲＧランプ電圧生成回路
Ｃｏカウンタ
ＤＣ検出回路
ＭＵＸ出力回路
ＣＯＭ制御回路

Claims

サンプルホールド端子に接続されたカラム線と、
電源と前記カラム線との間に接続され且つゲートにアドレス信号が供給される第１のＭＯＳトランジスタと、前記電源と前記カラム線との間で前記第１のＭＯＳトランジスタと直列に接続され且つ受光に応じた電圧がゲートに供給される第２のＭＯＳトランジスタと、を含む受光セルと、
前記受光セルをアドレス指定する前記アドレス信号を生成するロウデコーダと、
前記カラム線と接地との間に接続され且つ定電流を出力する電流源と、前記カラム線と前記接地との間で前記電流源と直列に接続されたスイッチ回路と、を含むサンプルホールド回路と、
前記ロウデコーダおよび前記サンプルホールド回路のスイッチ回路を制御する制御回路と、を備え、
前記制御回路は、
前記ロウデコーダを制御してアドレス信号により前記受光セルをアドレス指定して前記第１のＭＯＳトランジスタをオンするとともに、スイッチ制御信号により前記スイッチ回路をオンし、
その後、前記ロウデコーダを制御して前記第１のＭＯＳトランジスタをオフした後に、スイッチ制御信号により前記スイッチ回路をオフする
ことを特徴とするイメージセンサ回路。
前記制御回路は、
前記第１のＭＯＳトランジスタをオフしてから、予め規定された規定期間が経過した後、前記スイッチ回路をオフする
ことを特徴とする請求項１に記載のイメージセンサ回路。
前記制御回路は、
前記第１のＭＯＳトランジスタと前記スイッチ回路とを同期してオンさせることを特徴とする請求項１または２に記載のイメージセンサ回路。
前記サンプルホールド端子と前記接地との間には、前記受光セルの第１、第２のＭＯＳトランジスタの寄生容量、および、カラム線の寄生容量を含む容量が存在する
ことを特徴とする請求項１から３のいずれか一項に記載のイメージセンサ回路。
前記サンプルホールド端子の電圧を検出し、この検出結果に基づいた信号を出力する検出回路をさらに備えることを特徴とする請求項１に記載のイメージセンサ回路。
前記制御回路により制御され、ランプ電圧を生成し出力するランプ電圧生成回路と、
前記制御回路により制御され、前記ランプ電圧の上昇が開始されるとカウントを開始するカウンタと、をさらに備え、
前記検出回路は、
前記サンプルホールド端子の電圧と、前記ランプ電圧とを比較し、この比較結果に応じた比較結果信号を出力するコンパレータと、
前記ランプ電圧が前記電圧よりも高くなったときの前記カウンタのカウンタ値をラッチし出力するラッチ回路と、有する
ことを特徴とする請求項５に記載のイメージセンサ回路。