TWI771302B - 影像感測器及影像處理方法 - Google Patents

影像感測器及影像處理方法 Download PDF

Info

Publication number
TWI771302B
TWI771302B TW106119386A TW106119386A TWI771302B TW I771302 B TWI771302 B TW I771302B TW 106119386 A TW106119386 A TW 106119386A TW 106119386 A TW106119386 A TW 106119386A TW I771302 B TWI771302 B TW I771302B
Authority
TW
Taiwan
Prior art keywords
reset
transistor
pixel
signal
level
Prior art date
Application number
TW106119386A
Other languages
English (en)
Other versions
TW201811020A (zh
Inventor
湯瑪士 理查 亞爾斯
松本靜德
Original Assignee
日商索尼股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商索尼股份有限公司 filed Critical 日商索尼股份有限公司
Publication of TW201811020A publication Critical patent/TW201811020A/zh
Application granted granted Critical
Publication of TWI771302B publication Critical patent/TWI771302B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/74—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters

Abstract

一種影像感測器包括：一像素電路，其包含一重設電晶體且經組態以輸出一像素信號；及一差分比較器，其包含一像素輸入、一參考輸入及一比較器輸出，其中該重設電晶體之一源極或一汲極之一者連接至該比較器輸出。以此方式，一主動重設方法可併入該影像感測器中。

Description

影像感測器及影像處理方法
本申請案大體上係關於影像感測器。更特定言之，本申請案係關於影像感測器中之重設擴展減少。
影像感測裝置通常由一影像感測器、一般言之像素電路之一陣列以及信號處理電路及任何相關聯控制或時序電路構成。在影像感測器本身內，由於光之照射而將電荷收集於像素電路之一光電轉換裝置中。現代影像感測器通常包含數千萬個像素(「百萬像素」或「MP」)。
接著，將經累積之電荷轉換為一數位值。此一轉換通常需要若干電路組件，諸如取樣保持(S/H)電路、類比至數位轉換器(ADC)及時序及控制電路，其中各電路組件在轉換中用於一目的。例如，S/H電路之目的可為對來自光電轉換裝置操作之不同時間相位的類比信號進行取樣，此後可藉由ADC將類比信號轉換為數位形式。為在具有大量像素電路之一陣列中將類比信號有效地轉換為數位形式，一ADC集合並行工作，其中由許多像素共用一單一ADC。特定共用配置取決於影像感測器之架構。例如，配置可為：一基於行之配置，藉此陣列之一行中之所有像素電路共用一單一ADC；一共用行配置，藉此像素電路之若干行共用一單一ADC；一基於區塊之配 置，藉此像素電路之一矩形區塊共用一單一ADC；及類似物。
為減少一影像感測器中之雜訊，經常使用一相關雙重取樣(CDS)方法。在CDS中，對影像感測器中之各像素電路進行兩次取樣。在第一量測中，重設像素電路且量測來自像素電路之重設電壓。此稱為重設或「P相」信號。在第一量測之後，將像素電路曝露於光，使得光電轉換裝置根據入射光之位準來收集電荷。在一第二量測中量測此等電荷，此給出等於曝光值加重設值之一類比信號。此稱為資料或「D相」信號。兩個量測之間的差異對應於像素電路之曝光信號。
然而，為使CDS方法有效地工作，最小化重設信號之變化係有幫助的。在一實際CMOS影像感測器電路中，尤其當在一高類比增益下操作感測器時，必須藉由增益放大器及ADC函數兩者適應影像感測器中之所有像素之重設值之總變化。
例如，在ADC具有1V之一輸入電壓範圍且重設電壓信號之變化係100mV之一情況中，分配給光電二極體信號之電壓範圍係900mV，此係因為ADC必須重現包含重設變化及光電二極體變化兩者之資料信號。隨著放大器之增益增大，重設電壓值及資料電壓值兩者被放大，使得8倍(或18dB)之一增益導致ADC輸入處之重設信號之800mV之一電壓變化，因此僅為光電二極體信號變化留下200mV。然而，在此實例中，諸如16倍(24dB)之一增益位準係不可能的，此係因為所允許ADC輸入電壓範圍內將不允許重設加光電二極體信號變化。
此可允許光電二極體信號範圍稱為「動態範圍」且係影像感測器設計中之一重要參數。為在任何增益位準下達成更高動態範圍且增大影像感測器之最大可用動態範圍，需要減少ADC電路中之重設信號變化。
本發明之各種態樣係關於一種影像感測器，其可使用一單斜率類比至數位轉換器(ADC)來實施一主動重設方法。
在本發明之一個態樣中，一種影像感測器包括：一像素電路，其包含一重設電晶體且經組態以輸出一像素信號；及一差分比較器，其包含一像素輸入、一參考輸入及一比較器輸出，其中該重設電晶體之一源極或一汲極之一者連接至該比較器輸出。
在本發明之另一態樣中，一種影像處理方法包括：自包含一重設電晶體之一像素電路輸出一像素信號；及自包含一像素輸入、一參考輸入及一比較器輸出之一差分比較器輸出一差分信號，其中該重設電晶體之一源極或一汲極之一者連接至該比較器輸出。
在本發明之上述態樣中，亦提供一數位至類比轉換器，其經組態以輸出具有一斜坡波形之一參考信號。該數位至類比轉換器可經組態以初始化至一初始信號位準且接著輸出該斜坡波形，此時，該差分比較器經組態以執行對應於該像素電路之一重設位準之一P相量測，且該數位至類比轉換器可經組態以在隨後重新初始化至該初始信號位準且接著輸出該斜坡波形，此時，該差分比較器經組態以執行對應於該像素電路之一資料位準之一D相量測。
本發明可以各種形式來體現，包含由電腦實施方法控制之硬體或電路、電腦程式產品、電腦系統及網路、使用者介面及應用程式設計介面以及硬體實施方法、信號處理電路、影像感測器電路、特定應用積體電路、場可程式化閘陣列及類似物。前述發明內容僅意欲給出本發明之各種態樣之一大致理念，且並不以任何方式限制本發明之範疇。
100:影像感測器
110:像素陣列
111:像素電路
112:水平信號線
113:垂直信號線
120:垂直驅動電路
130:行電路
131:相關雙重取樣(CDS)電路
140:水平驅動電路
150:控制器
160:輸出電路
201a:光電轉換裝置/光電二極體
201b:光電二極體
202a:重設電晶體
202b:轉移電晶體
203a:源極隨耦器電晶體
203b:重設電晶體
204a:選擇電晶體
204b:源極隨耦器電晶體
205a:垂直信號線
210a:像素電路/像素
210b:像素電路/像素
301:光電轉換裝置
302:轉移電晶體
303:重設電晶體
304:源極隨耦器電晶體
305:選擇電晶體
306:垂直信號線
310:像素電路
400a:處理鏈
400b:處理鏈
410:像素
420:開關
430:類比放大器
440a:類比CDS減法電路
440b:數位CDS減法電路
450:類比至數位轉換器(ADC)
500:主動重設電路
501:光電二極體
502:轉移電晶體
503:重設電晶體
504:源極隨耦器電晶體
505:選擇電晶體
506:行信號線
508:保持電容器
510:像素電路
521:電晶體
522:電晶體
523:電晶體
524:電晶體
525:電晶體
601:光電二極體
602:轉移電晶體
603:重設電晶體
604:源極隨耦器電晶體
605:選擇電晶體
606:信號線
607:電流源
608:保持電容器
610:像素電路
620:差分比較器
621:電晶體
622:電晶體
623:電晶體
624:電晶體
625:電晶體
626:電晶體
627:電晶體
628:電晶體
629:電晶體
630:DAC
641:第一耦合電容器
642:第二耦合電容器
800:主動重設電路
801:光電二極體
802:轉移電晶體
803:重設電晶體
804:源極隨耦器電晶體
805:選擇電晶體
806:信號線
807:電流源
808:保持電容器
810:像素電路
820:差分比較器
821:電晶體
823:電晶體
824:電晶體
825:電晶體
827:電晶體
828:電晶體
829:電晶體
830:DAC
FD:浮動擴散
RST:重設信號
RST2:主動重設信號
RST3:FD電壓重設信號
SEL:選擇信號
TRG:信號
Vdd:像素電源電壓
Vdd2:電源電壓
Vrst:重設電壓
Vr:重設電壓
在已參考隨附圖式的情況下，在以下描述中更充分揭示各種實施例之此等及其他更詳細且具體特徵，其中：圖1繪示根據本發明之各種態樣之一例示性影像感測器。
圖2A繪示根據本發明之各種態樣之一例示性像素電路。
圖2B繪示根據本發明之各種態樣之另一例示性像素電路。
圖3繪示根據本發明之各種態樣之另一例示性像素電路。
圖4A繪示使用類比CDS操作之根據本發明之各種態樣之一影像感測器中之一例示性處理鏈。
圖4B繪示使用數位CDS操作之根據本發明之各種態樣之一影像感測器中之一例示性處理鏈。
圖5繪示根據本發明之各種態樣之具有一匹配比較器電路之一例示性像素電路。
圖6繪示根據本發明之各種態樣之具有一單斜率ADC之一例示性像素電路。
圖7A繪示根據圖6之例示性像素電路之一例示性信號波形圖。
圖7B繪示根據圖6之例示性像素電路之一例示性信號波形圖，其包含信號漂移。
圖8繪示根據本發明之各種態樣之一單斜率ADC之一例示性主動重設電路。
圖9繪示根據圖8之例示性主動重設電路之一例示性信號波形圖。
在以下描述中，闡述許多細節，諸如流程圖、資料表及系統組態。熟 習此項技術者將容易地明白，此等具體細節僅係例示性的且不意欲限制本申請案之範疇。
再者，雖然本發明主要側重於在影像感測器中使用ADC電路之實例，但將理解，此僅係一實施方案之一個實例。將進一步理解，所揭示S/H電路可用於其中需要將一信號自類比轉換為數位及/或比較兩個電壓之任何裝置中，例如，一音訊信號處理電路、工業量測及控制電路等。
以此方式，本發明提供信號處理之技術領域之改良以及影像感測及影像處理之相關技術領域之改良。
[影像感測器]
圖1繪示一例示性影像感測器100，其在一行共用結構中實施模式切換，其中像素電路之各行共用一CDS電路。影像感測器100包含像素電路111之一陣列110。將在下文更詳細描述像素電路111。像素電路111定位於水平信號線112與垂直信號線113彼此交叉之交叉點處。水平信號線112可操作地連接至像素陣列外部之一點處之一垂直驅動電路120(亦稱為一「列掃描電路」)，且將信號自垂直驅動電路120攜載至像素電路111之一特定列。一特定行中之像素電路111輸出對應於至垂直信號線113之一入射光量之一類比信號。出於繪示目的，實際上僅在圖1中展示少量像素電路111；然而，實際上，影像感測器100可具有多達數千萬個像素電路(「百萬像素」或MP)或更多。
垂直信號線113將一特定行之類比信號傳導至一行電路130。雖然圖1繪示針對像素陣列110中之各行之一個垂直信號線113，但本發明不限於此。例如，可針對各行提供一個以上垂直信號線113，或各垂直信號線113可對應於一個以上行。在任何情況中，行電路130較佳地包含複數個CDS 電路131。將在下文更詳細描述個別CDS電路131。出於簡明目的，自圖1之繪示省略行電路130之其他可能電路組件，諸如S/H電路、電壓至電流(V2I)電路、計數器及類似物。
藉由一水平驅動電路140(亦稱為一「行掃描電路」)控制行電路130。垂直驅動電路120、行電路130及水平驅動電路140之各者自一控制器150接收一或多個時脈信號。控制器150控制各種影像感測器組件之時序及操作，使得經由一輸出電路160輸出來自像素陣列110之類比信號(已在行電路130中轉換為數位信號)以進行信號處理、儲存、傳輸及類似物。
在讀出程序期間，一起讀取各列中之像素電路111，且依逐列循序基礎讀取不同列中之像素電路111。在處理週期開始時，像素電路111之一列經由垂直信號線113連接至CDS電路131。CDS電路131對像素電路111之一列進行取樣且將其轉換為數位形式。在已處理像素電路111之一列之後，影像感測器100轉向像素電路111之下一列且重複程序。此持續直至讀出整個訊框。
像素電路111之兩個實例係如在圖2A至圖2B中繪示之像素電路210a及210b，其等係所謂的3T型像素電路。如在圖2A中展示，像素電路210a包含一光電轉換裝置201a(例如，一光電二極體)、一浮動擴散FD、一重設電晶體202a、一源極隨耦器電晶體203a(有時稱為一「放大器電晶體」)、一選擇電晶體204a及一垂直信號線205a。重設電晶體202a及選擇電晶體204a之閘極電極分別接收信號RST及SEL。例如，可藉由控制或時序電路(諸如上文描述之垂直驅動電路120)提供此等信號。藉由首先施加信號RST之一值，其導致光電二極體201a清除電荷且不斷重設而操作像素電路210a。然而，當信號RST返回至接地時，若干效應可導致源極隨耦器電晶 體203a之一閘極終端處之值具有不同於重設電壓Vrst之一值。如藉由垂直信號線205a量測之重設電壓位準變化之主要來源包含來自像素210a內及來自像素210a外部之變化。
來自像素210a內之變化包含：kTC雜訊，其由重設電晶體202a之通道電阻結合源極隨耦器電晶體203a之閘極終端處之電容之隨機變化而導致；重設電荷注入，其由透過重設電晶體202a之閘極終端與源極終端之間的一寄生電容Cgs之信號RST耦合之高-低轉變導致；電晶體之程序變化，包含源極隨耦器電晶體203a之臨限值電壓Vt及重設電晶體202a之汲極-源極電壓Vds；及額外寄生電容耦合效應，諸如RST信號線與光電二極體201a或與連接至源極隨耦器電晶體204之一感測節點相關聯之金屬佈線之間的寄生電容耦合效應。來自像素210a外部之變化包含：功率及信號分佈效應，諸如與像素電壓相關聯之IR壓降及跨大像素陣列之控制信號；及發生於處理垂直信號線205a之輸出之讀出電路中之偏移及隨機雜訊。
圖2B將3T型之另一組態繪示為像素電路210b。在此電路中，至源極隨耦器電晶體204b及重設電晶體203b之各自電源電壓係不同的。未使用圖2A之選擇電晶體204a，而將一轉移電晶體202b安置於光電二極體201b與浮動擴散FD之間。在操作中，藉由在重設電晶體203b及轉移電晶體202b處施加一高電壓而重設光電二極體201b。接著關斷轉移電晶體202b，且其後重設浮動擴散FD，在此時量測重設電壓。在像素已曝露於光之後，接通轉移電晶體202b以將電荷自光電二極體201b移動至浮動擴散FD。接著量測來自光電二極體201b之重設加曝光值。
雖然圖2A至圖2B繪示具有呈一特定組態之三個電晶體之像素電路，但本發明不限於此且可應用於具有更少或更多電晶體以及其他元件(諸如 電容器、電阻器及類似物)之一像素電路。另外，本發明可擴展至其中在多個光電轉換裝置中共用一或多個電晶體之組態。
具有不同數目個電晶體之像素電路111之另一實例係如在圖3中繪示之像素電路310。如在圖3中展示，所謂的4T型像素電路310包含一光電轉換裝置301(例如，一光電二極體)、一浮動擴散FD、一轉移電晶體302、一重設電晶體303、一源極隨耦器電晶體304(有時稱為一「放大器電晶體」)、一選擇電晶體305及一垂直信號線306。轉移電晶體302、重設電晶體303及選擇電晶體305之閘極電極分別接收信號TRG、RST及SEL。例如，可由控制或時序電路(諸如上文描述之垂直驅動電路120)提供此等信號。
在操作中，藉由確立及撤銷確立重設電晶體303之閘極處之信號RST而重設浮動擴散FD。在重設之後，完成一第一量測以藉由確立信號SEL且將一重設信號變化儲存於像素外部而擷取該重設信號變化。接著，確立信號TRG，從而允許光電二極體上之經收集信號添加至重設信號。接著，完成一第二量測以藉由確立信號SEL而擷取重設加光電二極體信號變化。最後，在類比或數位電路中使用一減法而自第二量測減去先前獲得之重設信號。
圖4A至圖4B分別繪示用以在類比或數位電路中實施減法之例示性處理鏈400a及400b。如在圖4A中繪示，處理鏈400a包含：一像素410，其可為像素210a/b、像素310或另一像素；一開關420；一類比放大器430，其經組態以提供增益至類比信號；一類比CDS減法電路440a，其經組態以提供一差分信號；及一ADC 450，其經組態以產生一輸出像素值。因此，可在類比域中執行CDS減法。
如在圖4B中繪示，處理鏈400b包含：一像素410，其可為像素210a/b、 像素310或另一像素；一開關420；一類比放大器430，其經組態以提供增益至類比信號；一ADC 450，其經組態以自類比值轉換為數位值；及一數位CDS減法電路440b，其經組態以提供一差分信號作為一輸出信號。因此，可在數位域中執行CDS減法。
在實際電路實施方案中，處理鏈400a及400b兩者可由一時序電路(諸如上文描述之控制器150)來控制且可具備記憶體及/或暫存器以儲存任何必要中間值。取決於特定實施方案，記憶體及/或暫存器可經提供用於一單一像素、一像素列、完整影像及類似物。在任一實施方案中，像素輸出在ADC 450中轉換為數位之前經歷一類比增益程序。
[匹配比較器主動重設電路]
圖5繪示包含一主動重設電路500及一像素電路510之一例示性匹配比較器組態。雖然像素電路510經繪示為具有其自身之匹配比較器，但其他組態係可能的。例如，每行可存在一個主動重設電路500，其中一給定行中之各像素電路510共用用於該行之主動重設電路500。像素電路510經繪示為一4T型電路，包含一光電二極體501、一轉移電晶體502、一重設電晶體503、一源極隨耦器電晶體504、一選擇電晶體505及一保持電容器508。如繪示，主動重設電路500與像素電路510共用源極隨耦器電晶體504及選擇電晶體505。主動重設電路500另外包含與像素電路510分開提供之電晶體521至525。
電晶體522、源極隨耦器電晶體504及選擇電晶體505經安置於一電源電壓Vdd2與一行信號線506之間的一第一電流路徑中。電晶體523至525經安置於電源電壓Vdd2與行信號線506之間的一第二電流路徑中。如在上文提及，在多個像素電路510連接至或可連接至一單一主動重設電路500之一情 況中，可存在多個「第一電流路徑」及一個「第二電流路徑」。
如繪示，電晶體522至523之閘極彼此連接，且電晶體523經配置成一二極體組態。電晶體525係藉由其閘極處之一主動重設信號RST2來控制。電晶體524之閘極接收一FD電壓重設信號RST3。電晶體521經安置於一重設電壓Vr與電源線Vdd之間。在操作中，電晶體521及525經控制，以便在相關聯影像感測器之操作期間具有相反導電狀態。如繪示，藉由使電晶體521及525具有一相反通道時間且將相同控制信號RST2同時提供至兩者而完成主動/被動重設選擇。因此，當RST2為高時，電晶體521處於一關斷(OFF)狀態且電晶體525處於一接通(ON)狀態，且當RST2為低時，電晶體521處於一接通狀態且電晶體525處於一關斷狀態。替代性地，電晶體521及525可具有相同通道時間，且替代性地具有供應至其等之相反控制信號。
電晶體521及525用於控制像素電路510是否將執行一被動重設操作或一主動重設操作。當RST2為低時，像素電源電壓Vdd連接至重設電壓Vr，同時由電晶體525切斷通過電晶體523至525之第二電流路徑。此允許藉由控制重設信號RST來執行被動重設操作。另一方面，當RST2為高時，由電晶體521自重設電壓Vr切斷像素電源電壓Vdd，且當選擇信號SEL亦為高時，通過電晶體504至505及522之第一電流路徑及通過電晶體523至525之第二電流路徑兩者經啟用以執行主動重設操作，因此穩定浮動擴散電晶體中之電荷且導致具有較小變化之一重設電壓。
[單斜率ADC]
一單斜率ADC使用由一數位至類比轉換器(DAC)產生之一斜坡信號，且藉由計數斜坡信號與來自光電二極體之類比信號交叉所需之時間而量測來自感測器之類比信號，因此提供類比信號之一數位表示。正如所有 其他類型之ADC，單斜率ADC經受電路雜訊。在感測器操作中，高位準之類比增益可用於放大光電二極體信號超過放大器及ADC電路之電路雜訊位準，藉此允許影像感測器在低光位準及低讀出雜訊下產生一有用影像。因此，讀出雜訊位準係影像感測器實施方案之一重要參數。
圖6繪示一例示性像素電路及單斜率ADC。如在圖6中繪示，一4T像素電路610經由信號線606在一差分比較器620之一個輸入處連接至該差分比較器620，且差分比較器620之另一輸入自一DAC 630接收一斜坡信號。DAC 630及像素電路610分別經由一第一耦合電容器641及一第二耦合電容器642將其等各自信號提供至差分比較器620。
如繪示，像素電路610包含一光電二極體601、一轉移電晶體602、一重設電晶體603、一源極隨耦器電晶體604、一選擇電晶體605、一電流源607及一保持電容器608。其他像素電路設計(諸如3T或5T+組態)可用於一類似配置中。差分比較器620包含電晶體621至629。
當對來自像素電路610之類比信號進行取樣時，DAC 630經操作以發出一斜坡信號。圖7A繪示例示性的一組信號，其中來自像素電路610之類比信號經展示為一實線且由DAC 630產生之斜坡信號經展示為一虛線。由於執行CDS，故針對兩個量測週期操作斜坡信號。在第一量測週期期間，重設像素電路610。緊接在第一量測週期之前，DAC 630經重設至一初始位準，且接著斜坡信號在DAC 630之控制下下降。當斜坡信號與像素信號交叉時，數位比較器620改變狀態。在DAC 630中計數此狀態改變發生之時間提供P相信號之一量測。
其後，像素電路610經曝露於光，且DAC 630自初始位準重新開始，之後再次使斜坡信號下降。計數此後續狀態改變發生之時間提供D相信號 之一量測。D相信號與P相信號之間的差值給出像素電路630之輸出值。
為改良量測之精確性，可執行一自動歸零(AZ)功能。藉由接通電晶體622及626來執行AZ，因此導致差分比較器620之兩個輸入變得相等。因此，電容器641及642變得帶電，使得差分比較器620之兩個側上之任何DC不平衡將導致電容器641及642充電至一適當位準。甚至在關斷電晶體622及626時，仍維持電容器641及642中之電荷。因此，差分比較器620之兩個輸入僅感測歸因於像素信號之一改變或斜坡信號之一改變之差異。
AZ程序可被解釋為儲存歸因於電容器641及642中之電路雜訊或其他參數差異之變化之程序。當儲存及考慮變化信號時，AZ電路有效地執行無雜訊分量(諸如像素電路中之熱雜訊、來自像素電路之穿透分散、源極隨耦器電晶體中之偏移誤差、差分比較器之兩個輸入終端中之非零偏移及類似物)之量測。然而，在影像感測器利用一共用ADC結構(其中多個像素行共用一單一ADC)之一組態中，AZ方法無法移除由不同行中之像素讀出導致之變化。此係因為即使各行可具有不同變化，但共用一單一ADC之行必須使用一單一AZ設定，即，針對變化之一單一儲存值。
可存在AZ電路未移除之額外不精確性來源。例如，來自像素電路610之信號線可在P相量測期間漂移達一非零量△P，如在圖7B中繪示。此漂移可係歸因於諸如AZ開關(電晶體622及626)中之熱雜訊、歸因於非零接通阻抗之切換雜訊、影像感測器內之比較器之間的參數差異、斜坡信號中之不同延遲及類似物之因素。
[使用單斜率ADC之主動重設]
為進一步改良量測精確性，較佳地使用用於一單斜率ADC之一主動重設方法。圖8繪示使用一4T像素電路810及包含一差分比較器820及一DAC 830之一單斜率ADC之一例示性主動重設電路800。如繪示，像素電路810包含一光電二極體801、一轉移電晶體802、一重設電晶體803、一源極隨耦器電晶體804、一選擇電晶體805、一電流源807及一保持電容器808(有時稱為一「電荷至電壓轉換電容器」或一「浮動擴散電容器」)。像素電路810經由一信號線806連接至差分比較器820。如上文，其他像素電路設計(諸如3T或5T+組態)可用於一類似配置中。差分比較器820包含電晶體821、823至825及827至829。即，如與差分比較器620相比，已省略兩個電晶體以及兩個電容器。再者，與圖6相比，主動重設電路800具有自比較器輸出線至重設電晶體803之源極之一連接。由於DAC 830與差分比較器820之輸入之間不存在電容器，故可較佳地重新調整DAC 830之重設位準以匹配差分比較器820之DC操作範圍。
為使用主動重設電路800量測像素信號，DAC 830經初始化至一重設位準，例如，上文描述之初始位準。其後，確立重設信號RST以接通重設電晶體803。此時，一電流自差分比較器820之輸出流動通過重設電晶體803，因此為保持電容器808充電。此持續直至將保持電容器808充電至在差分比較器820處達到一平衡狀態之一位準。當此發生時，差分比較器820已達成一中性起始狀態，此考慮電路之所有雜訊源，包含電路元件之電阻差異及電容差異、寄生電阻及電容之差異、諸如比較器偏移之偏移、時序差異及類似物。特定言之，移除兩個潛在較大雜訊源，其等係源極隨耦器電晶體804之電壓變化及差分比較器820之失配變化。在此步驟之後，撤銷確立重設信號RST以關斷重設電晶體803，且電路現在準備好對光電二極體信號執行量測。
替代性地，可應用一兩步式重設電晶體關斷控制。圖9繪示兩步式重 設電晶體關斷控制之一例示性波形圖。在此組態中，重設DAC 830及接通重設電晶體803之步驟與上文描述相同。此時，重設電晶體803處於接通狀態且重設電晶體803之閘極電壓處於一高位準，如在圖9之第一部分中展示。隨後，重設電晶體803之閘極電壓自高位準減少至一中間位準。此中間位準略低於重設電晶體803之閘極電壓臨限值，使得重設電晶體803處於一「弱接通」狀態中。最後，重設電晶體803之閘極電壓減少至一低位準。此低位準係高於閘極電壓臨限值，使得重設電晶體803處於一關斷狀態中。由於重設電晶體803仍在弱接通狀態中傳導，故使重設電晶體803轉變至關斷狀態之更漸進方法允許保持電容器808充電至更精確表示電路元件之變化之一位準。換言之，兩步式重設電晶體關斷控制減少通過變化，此係因為其減少重設電晶體803之擺動。
在執行兩步式重設電晶體關斷控制之後，可以類似於上文圖7A中繪示之方式之一方式(即藉由自DAC 830起始一斜坡信號且量測斜坡信號與像素輸出信號交叉所需之時間)來量測來自光電二極體801之P相信號及D相信號。由於各特定ADC電路之雜訊變化儲存於對應保持電容器808中，故獲得P相信號及D相信號之一更精確量測。
主動重設電路800具有數個效應。例如，由於在連接至一特定像素電路810時執行主動重設，故主動重設電路800在其中多個像素行共用一單一ADC之一行共用方案中係有效的。在此情況中，當進行量測時，將各行之重設位準儲存於保持電容器803中，且因此克服一傳統AZ方法(藉此僅可針對各ADC儲存一組雜訊變化)之限制。
另外，主動重設電路800允許在影像感測器中更高效地使用矽。特定言之，相較於圖6之電路，每ADC移除兩個電晶體及兩個電容器。在數千 個ADCS並行工作之一影像感測器實施方案中，主動重設電路800導致一更高效設計，其由於減少的電路元件而佔據一較小面積。
再者，主動重設電路800藉由饋送差分比較器820之輸出位準且將其儲存於保持電容器803中而控制像素電路810中之浮動擴散之重設位準。此允許藉由調整DAC 830之重設位準來控制電路之重設位準。以此方式，可藉由將像素電路810重設至在任何給定系統增益下(即，在電路之任何類比增益下)支援所使用動態範圍所需之最低電壓位準而最小化像素電路810中之暗電流。
此外，主動重設電路800允許按實質上與未併入主動重設之一單斜率ADC相同之速度對類比像素信號執行類比至數位轉換，同時仍實現完整CDS且允許使用高類比增益位準。
[結論]
關於本文中描述之程序、系統、方法、啟發等，應理解，儘管此等程序等之步驟已經描述為根據某一有序序列而發生，但可使用依除本文中描述之順序以外的一順序執行之所描述步驟來實踐此等程序。應進一步理解，可同時執行某些步驟，可添加其他步驟或可省略本文中描述之某些步驟。換言之，本文中之程序描述僅出於繪示某些實施例之目的而提供，且決不應解釋為限制發明申請專利範圍。
因此，應理解，上文描述意欲係闡釋性且非限制性的。在閱讀上文描述之後將明白除所提供實例以外的許多實施例及應用。不應參考上文描述來判定範疇，而應取而代之參考隨附發明申請專利範圍連同涵括此等發明申請專利範圍之等效物之全部範疇來判定範疇。可預期及期望，將在本文中論述之技術中發生未來發展，且所揭示系統及方法將併入至此等未來實 施例中。總而言之，應理解，本申請案能夠修改及變化。
如具有本文中描述之技術之知識之人士所理解，發明申請專利範圍中使用之所有術語意欲被賦予其等最廣泛的合理結構及其等之一般含義，除非本文中作出明確的相反指示。特定言之，諸如「一」、「該」、「該等」等之單數冠詞之使用應解讀為敘述所指示元件之一或多者，除非一發明申請專利範圍相反地敘述明確限制。
提供本發明之摘要以允許讀者快速確定本技術發明之本質。應理解為摘要將不用於解釋或限制發明申請專利範圍之範疇或含義。另外，在前述實施方式中，可見，出於簡化本發明之目的而將各種特徵一起分組在各種實施例中。本發明方法不應解釋為反映所主張實施例需要比各發明申請專利範圍中明確敘述之特徵更多的特徵之一意圖。實情係，如以下發明申請專利範圍反映，本發明標的物在於少於一單一所揭示實施例之所有特徵。因此，特此將以下發明申請專利範圍併入實施方式中，其中各發明申請專利範圍獨立地作為一單獨主張標的物。
500:主動重設電路
501:光電二極體
502:轉移電晶體
503:重設電晶體
504:源極隨耦器電晶體
505:選擇電晶體
506:行信號線
508:保持電容器
510:像素電路
521:電晶體
522:電晶體
523:電晶體
524:電晶體
525:電晶體
RST:重設信號
RST2:主動重設信號
RST3:FD電壓重設信號
SEL:選擇信號
TRG:信號
Vdd:像素電源電壓
Vdd2:電源電壓
Vr:重設電壓

Claims (20)

  1. 一種影像感測器，其包括：一像素電路，其包含一重設電晶體且經組態以輸出一像素信號；一差分比較器，其包含一像素輸入、一參考輸入及一比較器輸出；一第一信號線，其連接至該像素電路且連接至該差分比較器；及一第二信號線，其連接至該重設電晶體之一源極或一汲極之一者且連接至該比較器輸出。
  2. 如請求項1之影像感測器，其進一步包括：一數位至類比轉換器，其經組態以輸出具有一斜坡波形之一參考信號。
  3. 如請求項2之影像感測器，其中該差分比較器經組態以接收該像素輸入處之該像素信號及該參考輸入處之該參考信號且輸出一數位信號表示。
  4. 如請求項2之影像感測器，其中：該數位至類比轉換器經組態以初始化至一初始信號位準且接著輸出該斜坡波形，此時該差分比較器經組態以執行對應於該像素電路之一重設位準之一P相量測；且該數位至類比轉換器經組態以隨後重新初始化至該初始信號位準且接著輸出該斜坡波形，此時該差分比較器經組態以執行對應於該像素電路之一資料位準之一D相量測。
  5. 如請求項4之影像感測器，其中該初始信號位準係基於該影像感測器之一系統增益。
  6. 如請求項1之影像感測器，其中該重設電晶體之一閘極經組態以依此順序接收一高重設位準、一中間重設位準及一低重設位準。
  7. 如請求項6之影像感測器，其中該高重設位準及該中間重設位準係高於該重設電晶體之一閘極臨限值，且該低重設位準係低於該重設電晶體之該閘極臨限值。
  8. 如請求項1之影像感測器，其中該像素電路進一步包含一光電二極體、一轉移電晶體、一源極隨耦器電晶體及一保持電容器。
  9. 如請求項8之影像感測器，其中該像素電路進一步包含一選擇電晶體。
  10. 如請求項1之影像感測器，其中該像素電路係配置成一矩陣之複數個像素電路之一者，且該差分比較器對應於該矩陣之複數個行。
  11. 一種影像處理方法，其包括：自包含一重設電晶體之一像素電路經由一第一信號線輸出一像素信號；及 自包含一像素輸入、一參考輸入及一比較器輸出之一差分比較器輸出一差分信號，其中該重設電晶體之一源極或一汲極之一者經由一第二信號線連接至該比較器輸出。
  12. 如請求項11之影像處理方法，其進一步包括：自一數位至類比轉換器輸出具有一斜坡波形之一參考信號。
  13. 如請求項12之影像處理方法，其進一步包括：接收該差分比較器之該參考輸入處之該參考信號；及接收該差分比較器之該像素輸入處之該像素信號。
  14. 如請求項12之影像處理方法，其進一步包括：將該數位至類比轉換器初始化至一初始信號位準，且接著輸出該斜坡波形；其後執行對應於該像素電路之一重設位準之一P相量測；其後將該數位至類比轉換器重新初始化至該初始信號位準，且接著輸出該斜坡波形；其後執行對應於該像素電路之一資料位準之一D相量測。
  15. 如請求項14之影像處理方法，其中該初始信號位準係基於該影像感測器之一系統增益。
  16. 如請求項11之影像處理方法，其進一步包括：在該重設電晶體之一閘極處，依此順序接收一高重設位準、一中間重設位準及一低重設位準。
  17. 如請求項16之影像處理方法，其中該高重設位準及該中間重設位準係高於該重設電晶體之一閘極臨限值，且該低重設位準係低於該重設電晶體之該閘極臨限值。
  18. 如請求項11之影像處理方法，其中該像素電路進一步包含一光電二極體、一轉移電晶體、一源極隨耦器電晶體及一保持電容器。
  19. 如請求項18之影像處理方法，其中該像素電路進一步包含一選擇電晶體。
  20. 如請求項11之影像處理方法，其中該像素電路係配置成一矩陣之複數個像素電路之一者，且該差分比較器對應於該矩陣之複數個行。
TW106119386A 2016-06-30 2017-06-12 影像感測器及影像處理方法 TWI771302B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/198,817 2016-06-30
US15/198,817 US9967496B2 (en) 2016-06-30 2016-06-30 Active reset circuit for reset spread reduction in single-slope ADC

Publications (2)

Publication Number Publication Date
TW201811020A TW201811020A (zh) 2018-03-16
TWI771302B true TWI771302B (zh) 2022-07-21

Family

ID=59501489

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106119386A TWI771302B (zh) 2016-06-30 2017-06-12 影像感測器及影像處理方法

Country Status (6)

Country Link
US (2) US9967496B2 (zh)
EP (1) EP3479566B1 (zh)
KR (2) KR20220043241A (zh)
CN (2) CN113660436A (zh)
TW (1) TWI771302B (zh)
WO (1) WO2018002880A1 (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10686996B2 (en) 2017-06-26 2020-06-16 Facebook Technologies, Llc Digital pixel with extended dynamic range
US10917589B2 (en) 2017-06-26 2021-02-09 Facebook Technologies, Llc Digital pixel with extended dynamic range
US10419701B2 (en) 2017-06-26 2019-09-17 Facebook Technologies, Llc Digital pixel image sensor
US10598546B2 (en) 2017-08-17 2020-03-24 Facebook Technologies, Llc Detecting high intensity light in photo sensor
US11393867B2 (en) 2017-12-06 2022-07-19 Facebook Technologies, Llc Multi-photodiode pixel cell
US10969273B2 (en) 2018-03-19 2021-04-06 Facebook Technologies, Llc Analog-to-digital converter having programmable quantization resolution
US11004881B2 (en) 2018-04-03 2021-05-11 Facebook Technologies, Llc Global shutter image sensor
US10530380B2 (en) * 2018-04-27 2020-01-07 Raytheon Company Massively parallel three dimensional per pixel single slope analog to digital converter
US10834344B2 (en) * 2018-06-09 2020-11-10 Facebook Technologies, Llc Digital pixel with extended dynamic range
US11089210B2 (en) 2018-06-11 2021-08-10 Facebook Technologies, Llc Configurable image sensor
US11906353B2 (en) 2018-06-11 2024-02-20 Meta Platforms Technologies, Llc Digital pixel with extended dynamic range
US11089241B2 (en) 2018-06-11 2021-08-10 Facebook Technologies, Llc Pixel cell with multiple photodiodes
US10903260B2 (en) 2018-06-11 2021-01-26 Facebook Technologies, Llc Multi-photodiode pixel cell
US11463636B2 (en) 2018-06-27 2022-10-04 Facebook Technologies, Llc Pixel sensor having multiple photodiodes
US10897586B2 (en) 2018-06-28 2021-01-19 Facebook Technologies, Llc Global shutter image sensor
US10931884B2 (en) 2018-08-20 2021-02-23 Facebook Technologies, Llc Pixel sensor having adaptive exposure time
US11956413B2 (en) 2018-08-27 2024-04-09 Meta Platforms Technologies, Llc Pixel sensor having multiple photodiodes and shared comparator
US11595602B2 (en) 2018-11-05 2023-02-28 Meta Platforms Technologies, Llc Image sensor post processing
US11102430B2 (en) 2018-12-10 2021-08-24 Facebook Technologies, Llc Pixel sensor having multiple photodiodes
KR20200098802A (ko) 2019-02-12 2020-08-21 삼성전자주식회사 디지털 픽셀을 포함하는 이미지 센서
US11218660B1 (en) 2019-03-26 2022-01-04 Facebook Technologies, Llc Pixel sensor having shared readout structure
US11943561B2 (en) 2019-06-13 2024-03-26 Meta Platforms Technologies, Llc Non-linear quantization at pixel sensor
US10700674B1 (en) 2019-08-15 2020-06-30 Novatek Microelectronics Corp Differential comparator circuit
US11936998B1 (en) 2019-10-17 2024-03-19 Meta Platforms Technologies, Llc Digital pixel sensor having extended dynamic range
US11902685B1 (en) 2020-04-28 2024-02-13 Meta Platforms Technologies, Llc Pixel sensor having hierarchical memory
US11910114B2 (en) 2020-07-17 2024-02-20 Meta Platforms Technologies, Llc Multi-mode image sensor
US11956560B2 (en) 2020-10-09 2024-04-09 Meta Platforms Technologies, Llc Digital pixel sensor having reduced quantization operation
KR20220148631A (ko) * 2021-04-29 2022-11-07 삼성전자주식회사 광 신호 검출 장치 및 방법
CN113365009B (zh) * 2021-06-15 2022-08-26 锐芯微电子股份有限公司 像素阵列的输出电路和图像传感器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9252184B2 (en) * 2011-04-22 2016-02-02 Panasonic Intellectual Property Management Co., Ltd. Solid-state imaging apparatus and method for driving the same

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4603299A (en) * 1982-07-26 1986-07-29 Memory Technology, Inc. Constant duty cycle peak detector
JP2965777B2 (ja) * 1992-01-29 1999-10-18 オリンパス光学工業株式会社 固体撮像装置
EP1301028A1 (en) 2001-10-05 2003-04-09 STMicroelectronics Limited Improvements in or relating to CMOS Image sensors
JP4132850B2 (ja) 2002-02-06 2008-08-13 富士通株式会社 Ｃｍｏｓイメージセンサおよびその制御方法
US7277129B1 (en) * 2002-10-31 2007-10-02 Sensata Technologies, Inc. Pixel design including in-pixel correlated double sampling circuit
WO2004064386A1 (en) * 2003-01-08 2004-07-29 Smal Camera Technologies Precise cmos imager transfer function control for expanded dynamic range imaging using variable-height multiple reset pulses
US6885331B2 (en) * 2003-09-15 2005-04-26 Micron Technology, Inc. Ramp generation with capacitors
US7385636B2 (en) * 2004-04-30 2008-06-10 Eastman Kodak Company Low noise sample and hold circuit for image sensors
JP4497022B2 (ja) * 2005-04-26 2010-07-07 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP4325681B2 (ja) * 2007-02-13 2009-09-02 ソニー株式会社 固体撮像装置、撮像装置
US9609243B2 (en) * 2007-05-25 2017-03-28 Uti Limited Partnership Systems and methods for providing low-noise readout of an optical sensor
JP2009124514A (ja) * 2007-11-15 2009-06-04 Sony Corp 固体撮像素子、およびカメラシステム
JP2010122510A (ja) * 2008-11-20 2010-06-03 Oki Semiconductor Co Ltd オペアンプ及び表示パネルの駆動装置
KR20120058057A (ko) * 2010-11-29 2012-06-07 삼성전자주식회사 오프셋 제거 회로, 샘플링 회로 및 이미지 센서
JP5686765B2 (ja) * 2011-07-21 2015-03-18 キヤノン株式会社 撮像装置およびその制御方法
WO2013018293A1 (ja) 2011-08-04 2013-02-07 パナソニック株式会社 固体撮像装置及びスイッチング回路
JP2013207433A (ja) 2012-03-28 2013-10-07 Sony Corp 固体撮像装置、撮像信号出力方法および電子機器
WO2014038140A1 (ja) * 2012-09-10 2014-03-13 パナソニック株式会社 固体撮像装置及び撮像装置
JP2014165845A (ja) * 2013-02-27 2014-09-08 Sony Corp 電子機器、制御方法、及び、イメージセンサ
JP5880478B2 (ja) * 2013-03-29 2016-03-09 ソニー株式会社 コンパレータ、固体撮像素子、電子機器、および、駆動方法
CN106464819B (zh) * 2014-05-26 2020-01-14 索尼公司 信号处理器件、控制方法、图像传感器件和电子设备
JP2015231051A (ja) * 2014-06-03 2015-12-21 ソニー株式会社 信号処理装置、制御方法、撮像素子、並びに、電子機器
JP6478488B2 (ja) * 2014-06-18 2019-03-06 キヤノン株式会社 Ａｄ変換装置及び固体撮像装置
CN105681692B (zh) * 2016-01-11 2018-10-30 珠海艾思克科技有限公司 Cmos图像传感器及其复位噪声评估方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9252184B2 (en) * 2011-04-22 2016-02-02 Panasonic Intellectual Property Management Co., Ltd. Solid-state imaging apparatus and method for driving the same

Also Published As

Publication number Publication date
CN109314755A (zh) 2019-02-05
KR102383186B1 (ko) 2022-04-06
TW201811020A (zh) 2018-03-16
EP3479566B1 (en) 2021-01-13
US20180007296A1 (en) 2018-01-04
KR20190022494A (ko) 2019-03-06
CN113660436A (zh) 2021-11-16
US9967496B2 (en) 2018-05-08
CN109314755B (zh) 2021-07-16
US20180227522A1 (en) 2018-08-09
WO2018002880A1 (en) 2018-01-04
EP3479566A1 (en) 2019-05-08
KR20220043241A (ko) 2022-04-05

Similar Documents

Publication Publication Date Title
TWI771302B (zh) 影像感測器及影像處理方法
US9159750B2 (en) Solid-state image sensing device
JP5858695B2 (ja) 固体撮像装置及び固体撮像装置の駆動方法
KR101241485B1 (ko) 고체 촬상 장치, 고체 촬상 장치에서의 아날로그-디지털변환 방법 및 촬상 장치
US10998914B2 (en) Multi-stage conversion analog-to-digital converter
US9172951B2 (en) Test circuit for testing signal receiving unit, image pickup apparatus, method of testing signal receiving unit, and method of testing image pickup apparatus
US11330214B2 (en) Comparator and image sensing device including the same
KR101502122B1 (ko) 깊이 정보를 생성하는 이미지 센서
US9374545B2 (en) Amplifier adapted for CMOS imaging sensors
US10257451B2 (en) Comparison device and CMOS image sensor using the same
US9584747B2 (en) Gain-ranging charge amplifier
US11233967B2 (en) AD conversion circuit, imaging device, and endoscope system
EP3496275B1 (en) Multi-stage conversion analog-to-digital converter
US9035229B2 (en) Imaging device
JP7214622B2 (ja) 固体撮像装置、およびそれを用いるカメラシステム
US20150189203A1 (en) Solid state imaging device and method of driving solid state imaging device
US11611336B2 (en) Comparator for low-banding noise and CMOS image sensor including the same
US8946615B2 (en) Image sensor circuit
US9728271B2 (en) Charge injection noise reduction in sample-and-hold circuit
CN101874273A (zh) 用于cmos成像像素检测器的紧凑且精确的模拟存储器