CN101874273A - 用于cmos成像像素检测器的紧凑且精确的模拟存储器 - Google Patents

Abstract

本发明涉及一种模拟存储器电路，即，采样和保持电路，其中，使用晶体管电路使开关晶体管的源极和栅极在采样过程之前和之后保持在相同的电位。模拟存储器电路包括存储电容器(102)，存储电容器(102)的第一端连接至第一端口(104)，第一端口连接基准电位(106)。第一晶体管(108)(开关晶体管)的漏极连接至存储电容器(102)的第二端。第一晶体管(108)的源极连接至第二端口(110)，第二端口(110)连接至用于提供输入信号以存储在存储电容器(102)中的电路(112)，第一晶体管(108)的栅极连接至第三端口(114)，第三端口(114)连接至第一电流宿(116)。第二晶体管(118)的源极连接至第一晶体管(108)的源极，第二晶体管(118)的漏极连接至第一晶体管(108)的栅极。第一晶体管(108)的源极连接至第三晶体管(120)的源极。第三晶体管(120)的栅极和漏极一起连接至第二晶体管(118)的栅极和第四端口(122)，第四端口(122)连接至第二电流宿(124)。根据本发明，馈通误差是恒定的，与输入信号电平无关。

Description

用于CMOS成像像素检测器的紧凑且精确的模拟存储器

技术领域

本发明总体涉及CMOS成像像素检测器领域，更具体地，涉及用于CMOS成像像素检测器的紧凑且精确的模拟存储器。

背景技术

互补金属氧化物半导体(CMOS)成像像素检测器在功能性方面得到了显著改善，并且目前被用来替代电荷耦合器件(CCD)成像检测器。与CCD成像检测器相比，CMOS成像像素检测器具有许多优点：实质性地降低了功耗；减小了图像滞后；以及实质性地降低了制造成本。此外，与CCD成像检测器不同，CMOS成像像素检测器能够将图像采集和图像处理组合在相同的集成电路内。由于这些优点，对于许多消费者应用，最显著地在蜂窝电话摄像机市场中，CCD成像检测器已变成了优选技术，并且越来越多地用在多种成像应用中，例如数字辐射照相、超高速图像采集、以及高分辨率“智能”安全摄像机。

在图像采集期间，由于曝光而导致像素光电检测器释放的电荷存储在像素存储元件-电容器-中，然后使用例如列读出架构来向包括多个像素存储元件在内的像素阵列的外围设备读出所述电荷，以供进一步处理。成像信息的存储通常与相关双重采样(CDS，Correlated DoubleSampling)相结合，以通过对来自像素光电检测器的电荷进行两次采样(在曝光之前和之后)来消除像素阵列的不均匀性。为了实现采样和保持(S/H)的存储功能，通常使用与针对每像素均具有存储元件的模拟存储器等同的电路。通常，像素存储元件包括与电容器相连的MOS开关晶体管。所存储的信息的精确度依赖于像素存储元件的电路，该电路直接影响成像系统的各种参数，如，对比度、分辨率以及图像参数校准。由于图像像素的大小为几十微米，并且希望针对光电检测器使用图像像素区域的最大可能部分，因此像素存储器电路还必须非常小。

在影响CMOS模拟存储元件的精确度的现象当中，将电荷从数字开关注入到存储电容器中是最重要的。在开关晶体管之后跟随电容器的简单存储器电路中，向存储电容器中注入的电荷基本上依赖于模拟信号自身。

为了减小由存储器开关释放的电荷向存储电容器中的注入，已经开发了多种电路架构，例如，如在以下文献中公开的：

K.R.Stafford、P.R.Gray和R.A.Blanchard，IEEE J.of Solid StateCircuits，V.9，N 6，pp.381-387，1974；

K.Sone、Y.Nishida和N.Nakadai，IEEE J.of Solid State Circuits，V.28，N 12，pp.1180-1186，1993；

P.Lim和B.Wooley，IEEE J.of Solid State Circuits，V.26，N 4，pp.643-651，1991；

M.Naybi和B.Wooley，IEEE J.of Solid State Circuits，V.24，N 6，pp.1507-1516，1989；以及

U.Gatti，F.Maloberti和G.Palmisano，IEEE J.of Solid State Circuits，V.27，N 1，pp.120-122，1992。

这些现有方法采用附加的开关、虚存储电容器以及高质量运算放大器。不幸地，实现这些电路所需的面积使得这些电路不适于用作像素内模拟存储器。如J.McGeary和P.Gray，IEEE J.of Solid State Ciscuits，V.10，pp.371-379，1975所公开的，使用适当尺寸的互补开关或额外的虚开关以及时钟和反相时钟的更简单电路架构仅体现出非常有限的性能，并不适于用作高质量像素内模拟存储器。

迫切需要解决这些缺陷并提供一种用于CMOS成像像素检测器的紧凑且精确的模拟存储器。

发明内容

根据本发明，提供了一种模拟存储器电路，其中，使用晶体管电路，使开关晶体管的源极和栅极在采样过程之前和之后保持在相同的电位。模拟存储器电路包括存储电容器，存储电容器的第一端连接至第一端口，第一端口连接基准电位。第一晶体管(开关晶体管)的漏极连接至存储电容器的第二端。第一晶体管的源极连接至第二端口，第二端口连接至用于提供输入信号以存储在存储电容器中的电路，第一晶体管的栅极连接至第三端口，第三端口连接至第一电流宿。

第二晶体管的源极连接至第一晶体管的源极，第二晶体管的漏极连接至第一晶体管的栅极。第三晶体管的源极连接至第一晶体管的源极。第三晶体管的栅极和漏极一起连接至第二晶体管的栅极和第四端口，第四端口用于连接至第二电流宿。

根据本发明，提供了一种用于执行CDS的模拟存储器电路。模拟存储器电路包括：与上述模拟存储器电路的组件相同的组件，以及用于操作第二存储电容器的附加电路。第二存储电容器的第一端连接至第一端口。第四晶体管(开关晶体管)的漏极连接至第二存储电容器的第二端，第四晶体管的源极连接至第二端口，第四晶体管的栅极连接至第五端口，第五端口连接至第三电流宿。第五晶体管的源极连接至第四晶体管的源极，第五晶体管的漏极连接至第四晶体管的栅极。第三晶体管的源极连接至第四晶体管的源极，第五晶体管的栅极与第二晶体管的栅极和第三晶体管的栅极和漏极一起连接至第四端口。

根据本发明，提供了一种用于使用一个存储电容器来执行CDS的模拟存储器电路。模拟存储器电路包括：与上述模拟存储器电路的组件相同的组件，以及用于在不同基准电压下操作存储电容器以在曝光之前和曝光之后对输入信号进行采样的附加电路。第四晶体管的漏极连接至存储电容器的第一端，第四晶体管的源极连接至第五端口，第五端口连接至第二基准电位，第四晶体管的栅极连接至第六端口，第六端口连接至开关驱动，第四晶体管用于根据由电流宿控制的驱动电流，在两个基准电位之间切换存储电容器的第一端，以在光电检测器的曝光之前和之后对源极跟随器电路所提供的输入信号进行采样。

附图说明

现在将结合以下附图来描述本发明的示例实施例，附图中：

图1示出了根据本发明的模拟存储器电路的第一实施例的简化框图；

图2示出了根据本发明的模拟存储器电路的第二实施例的简化框图；

图3示出了根据本发明的模拟存储器电路的第三实施例的简化框图；

图4示出了根据本发明的在使用模拟存储器电路进行采样期间的仿真信号发展的简化图；

图5示出了根据本发明的所存储的信号与提供给模拟存储器电路的信号的偏离的简化图；以及

图6示出了根据本发明的模拟存储器电路与传统模拟存储器电路的精确度比较的简化框图。

具体实施方式

提供了以下描述以使得本领域技术人员能够制造和使用本发明，关于具体应用及其需求来提供以下描述。在不脱离本发明的范围的前提下，对所公开的实施例的各种修改对于本领域技术人员而言将是显而易见的，这里所限定的一般原理可以应用于其他实施例和应用。因此，本发明不旨在限于所公开的实施例，而是符合与本文所公开的原理和特征一致的最宽范围。

尽管将描述本发明与CMOS成像像素检测器一起使用，然而对于本领域技术人员来说显而易见的是，本发明不限于此，本发明还可以应用于各种其他集成电路，在这些其他集成电路中使用模拟存储器的精确信号采样是有利的。

为了能够实现模拟存储器(例如，由光电检测器提供的)中的电信号的精确采样，使用根据本发明的简单且紧凑的晶体管电路，使用于控制采样过程的开关晶体管的源极和栅极在采样过程之前和之后保持在相同的电位。将开关晶体管的源极和栅极保持在相同的电位，这得到信号无关的、从开关晶体管向存储器的电荷释放，从而使得可以实现精确采样，并且避免了校准和非线性校正所需的附加电路。

参考图1，示出了根据本发明的模拟存储器电路100的第一实施例的简化框图。存储电容器102的第一端连接至第一端口104，第一端口104连接至基准电位106。第一晶体管108(开关晶体管)的漏极连接至存储电容器102的第二端。第一晶体管的源极连接至第二端口110，第二端口110连接至电路112，电路112用于提供输入信号以存储在存储电容器102中。第一晶体管108的栅极连接至第三端口114，第三端口114连接至第一电流宿116。用于使第一晶体管108的源极和栅极在采样过程之前和之后保持在相同电位的晶体管电路包括第二晶体管118(电阻器晶体管)和第三晶体管120(偏置晶体管)。第二晶体管118的源极连接至第一晶体管108的源极，第二晶体管118的漏极连接至第一晶体管108的栅极。第三晶体管120的源极连接至第一晶体管108的源极，第三晶体管的栅极和漏极一起连接至第二晶体管118的栅极和第四端口112，第四端口112连接至第二电流宿124。

在操作中，电路112以低阻抗向模拟存储器电路100的第二端口110提供输入信号。在图1中将电路112表示为缓冲器，该缓冲器具有低输出阻抗，用于向模拟存储器电路100提供信号。例如，电路112是由光电检测器(例如，光电二极管或光电门)两端的电压变化来驱动的源极跟随器，光电检测器的具有变化电位的电极连接至源极跟随器输入端口。为了控制采样过程(采样的开始和停止)，由幅度例如在几百纳安培范围内的电流来驱动第一晶体管108(开关晶体管)的栅极，所述电流由电流宿116来控制。第二晶体管118用作电阻器，所述电阻器具有例如几兆欧姆的电阻，连接第一晶体管108的源极和栅极。为了在第二晶体管118的源极和漏极之间维持恒定的电阻，使用第三晶体管120向第二晶体管118的栅极提供适当的栅极偏置电位，所述第三晶体管120例如在尺寸上等于第二晶体管118，所述第三晶体管120的栅极和漏极连接在一起。由例如量级在几百纳安培范围内的电流宿124来偏置第三晶体管，同时第三晶体管120的源极连接至用于接收输入信号的输入端口110。因此，第二晶体管118和第三晶体管120允许第二晶体管118的栅极电位跟随第一晶体管108的源极电位变化，第一晶体管108的源极电位变化表示提供给存储电容器102的输入信号。例如，几百纳安培的驱动电流幅度使得当第二晶体管118具有几兆欧姆的漏极至源极电阻时，可以在采样模式下切换第一晶体管108。

参考图2，示出了根据本发明的模拟存储器电路200的第二实施例的简化框图，其中使用相同的参考数字来表示与图1所示组件相同的组件。模拟存储器电路200设计用于执行CDS，即，在光电检测器曝光之前和光电检测器曝光之后对输入信号进行采样。这里，模拟存储器电路200包括：与图1所示模拟存储器电路100相同的组件，以及用于操作第二存储电容器202的附加电路。第二存储电容器202的第一端连接至第一端口104。

第四晶体管208(开关晶体管)的漏极连接至第二存储电容器202的第二端。第四晶体管208的源极连接至第二端口110，第二端口110连接至电路212，电路212用于提供输入信号以存储在存储电容器102和202中。第四晶体管208的栅极连接至第五端口214，第五端口214连接至第三电流宿216。用于使第四晶体管208的源极和栅极在采样过程之前和之后保持在相同电位的晶体管电路包括第五晶体管218(电阻器晶体管)和第三晶体管120(偏置晶体管)。第五晶体管218的源极连接至第四晶体管208的源极，第五晶体管218的漏极连接至第四晶体管208的栅极。第三晶体管120的源极连接至第四晶体管208的源极，第五晶体管218的栅极与第二晶体管118的栅极以及第三晶体管120的栅极和漏极一起连接至第四端口122。在操作中，用于将第一晶体管108和第四晶体管208的源极和栅极保持在相同电位的晶体管电路采用与如上参考模拟存储器电路100所描述的类似形式来工作。具体地，当使用存储电容器102进行采样时，在采样模式下切换第一晶体管108，并且使用第二晶体管118和第三晶体管120使第一晶体管108的源极和栅极在采样之前和之后保持在相同的电位；当使用第二存储电容器202进行采样时，在采样模式下切换第四晶体管208，并且使用第五晶体管218和第三晶体管120使第四晶体管208的源极和栅极在采样之前和之后保持在相同的电位。

在将源极跟随器212的光电二极管D0重置到基准电位之后，在曝光之前使用第二存储电容器202对输入信号进行采样，在曝光之后使用存储电容器102对输入信号进行采样。在曝光之前经由第三电流宿216来施加采样驱动电流以进行采样，在曝光之后经由第一电流宿116来施加采样驱动电流以进行采样。电路212是成像像素检测器领域公知的典型的源极跟随器电路。

参考图3，示出了根据本发明的模拟存储器电路300的第三实施例的简化框图，其中使用相同的参考数字来表示与图1所示组件相同的组件。同样，模拟存储器电路300设计用于执行CDS，即，在光电检测器曝光之前和光电检测器曝光之后对输入信号进行采样。这里，模拟存储器电路300包括：与图1所示模拟存储器电路100相同的组件；以及附加电路，所述附加电路用于在不同的基准电位处操作第二存储电容器202，以在曝光之前和之后对输入信号进行采样。第四晶体管302的漏极连接至存储电容器102的第一端，第四晶体管302的源极连接至第五端口304，第五端口304连接至第二基准电位306，第四晶体管302的栅极连接至第六端口308，第六端口308连接至时钟驱动310，第四晶体管302用于根据由时钟驱动310控制的驱动电压，在两个基准电位之间切换存储电容器102的第一端，以在光电检测器曝光之前和之后对源极跟随器电路312所提供的输入信号进行采样。

对于系统需求的认知包括但不限于输入阻抗、基准电位以及驱动电流，这使得可以通过执行存储在存储介质上的基于以上描述的命令，在信号处理器上设计出根据本发明的模拟存储器电路的不同实施例。

对于本领域技术人员来说，对本公开实施例的许多修改是显而易见的，在不脱离本发明的范围的前提下，这里所限定的一般原理可以应用于其他实施例和应用，例如，将n阱PMOS晶体管替换成p阱NMOS晶体管时，所述p阱NMOS晶体管是使用n衬底或n阱中生长的p阱来设计的。因此，本发明不旨在限于基于PMOS晶体管来描述的实施例，也可以在与本文所公开的原理和特征一致的不同技术环境下使用NMOS晶体管。

图4示出了对于以0.18μm设计特征的CMOS技术来设计的成像像素，使用根据本发明的模拟存储器电路进行采样的过程中的信号发展。采样持续时间是5μs，在4μs处开始。在导通开关晶体管以进行采样时，将所存储的电压与提供给模拟存储器电路的电压相比较。

图5示出了在900mV信号幅度范围上，所存储的信号与提供给模拟存储器电路的信号的偏离。结果显示，当使用具有11比特转换范围的数字化器时，所存储的信号与提供给模拟存储器电路的信号的偏离小于最低有效位。

图6示出了根据本发明的模拟存储器电路的精确度(上面的虚线曲线)与具有相同的开关晶体管但不具有用于使开关晶体管的源极和栅极在采样过程期间维持在相同电位的晶体管电路的模拟存储器电路的精确度(下面的虚线曲线)的比较。从图6可以看出，根据本发明的模拟存储器的精确度大约高出14倍。

通过允许在没有用于校准和非线性校正的附加电路的情况下，在900mV的信号变化范围上，以11比特分辨率在成像像素检测器中进行相关采样，同时针对每个存储元件将功率耗散保持在大约10nW，根据本发明的模拟存储器电路的以上示例是非常有利的。因此，与现有模拟存储器电路的情形相比，根据本发明的模拟存储器电路具有实质上更优的性能，同时使用简单的NMOS晶体管提供了紧凑的电路设计。在许多应用中，例如，CMOS成像像素检测器和提供高质量信号处理的其他电路，根据本发明实施例的设计方法允许将多个模拟存储器电路与光电检测器和源极跟随器一起集成在单个芯片上，同时使电路可用面积最小化。

在不脱离如所附权利要求所限定的精神和范围的前提下，本发明的许多其他实施例对于本领域技术人员来说是显而易见的。

Claims (16)

1.一种模拟存储器电路，包括：

存储电容器(102)，存储电容器(102)的第一端连接至第一端口(104)，第一端口(104)用于连接至基准电位(106)；

第一晶体管(108)，第一晶体管(108)的漏极连接至存储电容器(102)的第二端，第一晶体管(108)的源极连接至第二端口(110)，第二端口(110)用于连接至提供输入信号以存储在存储电容器(102)中的电路(112)，第一晶体管(108)的栅极连接至第三端口(114)，第三端口(114)用于连接至第一电流宿(116)；

第二晶体管(118)，第二晶体管(118)的源极连接至第一晶体管(108)的源极，第二晶体管(118)的漏极连接至第一晶体管(108)的栅极；以及

第三晶体管(120)，第三晶体管(120)的源极连接至第一晶体管(108)的源极，第三晶体管(120)的栅极和漏极一起连接至第二晶体管(118)的栅极和第四端口(122)，第四端口(122)用于连接至第二电流宿(124)。

2.根据权利要求1所述的模拟存储器电路，包括：

第四晶体管(302)，第四晶体管(302)的漏极连接至存储电容器(102)的第一端，第四晶体管(302)的源极连接至第五端口(304)，第五端口(304)用于连接至第二基准电位(306)，第四晶体管(302)的栅极连接至第六端口(308)，第六端口(308)用于连接至电压时钟驱动(310)。

3.根据权利要求1或2所述的模拟存储器电路，其中，第二晶体管(118)和第三晶体管(120)被设计为使得在操作中，当第一晶体管(108)处于导通状态以接收输入信号并将输入信号提供至存储电容器(102)以存储在存储电容器(102)中时，第一晶体管(108)的源极和栅极基本上处于相等的电位。

4.根据权利要求3所述的模拟存储器电路，其中，第二晶体管(118)和第三晶体管(120)被设计为使得在操作中，第二晶体管(118)的栅极电位跟随第一晶体管(108)的源极电位，所述源极电位根据输入信号而变化。

5.根据权利要求4所述的模拟存储器电路，其中，第二晶体管(118)和第三晶体管(120)被设计为使得在操作中，第二晶体管(118)的漏极至源极电阻基本上保持恒定。

6.根据权利要求5所述的模拟存储器电路，其中，第二晶体管(118)和第三晶体管(120)被设计为使得在操作中，第三晶体管(120)提供栅极偏置电位，以使第二晶体管(118)的漏极至源极电阻基本上保持恒定。

7.根据权利要求6所述的模拟存储器电路，其中，第二晶体管(118)和第三晶体管(120)基本上尺寸相同。

8.根据权利要求1所述的模拟存储器电路，包括：

第二存储电容器(202)，第二存储电容器(202)的第一端连接至第一端口(104)；

第四晶体管(208)，第四晶体管(208)的漏极连接至第二存储电容器(202)的第二端，第四晶体管(208)的源极连接至第二端口(110)，第四晶体管(208)的栅极连接至第五端口(214)，第五端口用于连接至第三电流宿(216)；以及

第五晶体管(218)，第五晶体管(218)的源极连接至第四晶体管(208)的源极，第五晶体管(218)的漏极连接至第四晶体管(208)的栅极，第五晶体管(218)的栅极与第二晶体管(118)的栅极和第三晶体管(120)的漏极一起连接至第四端口(122)。

9.根据权利要求8所述的模拟存储器电路，其中，第二晶体管(118)和第三晶体管(120)被设计为使得在操作中，当第一晶体管(108)处于导通状态以接收输入信号并将输入信号提供至存储电容器(102)以存储在存储电容器(102)中时，第一晶体管(108)的源极和栅极基本上处于相等的电位，

第五晶体管(218)和第三晶体管(120)被设计为使得在操作中，当第四晶体管(208)处于导通状态以接收输入信号并将输入信号提供至第二存储电容器(202)以存储在第二存储电容器(202)中时，第四晶体管(208)的源极和栅极基本上处于相等的电位。

10.根据权利要求9所述的模拟存储器电路，其中，第二端口(110)连接至源极跟随器电路(212)，

在操作中，模拟存储器电路执行相关双重采样。

11.根据权利要求1至10中任一项权利要求所述的模拟存储器电路，其中，模拟存储器电路和源极极跟随器集成在互补金属氧化物半导体芯片上。

12.根据权利要求11所述的模拟存储器电路，其中，模拟存储器电路包括NMOS和PMOS组件之一。

13.根据权利要求11所述的模拟存储器电路，其中，互补金属氧化物半导体芯片是成像像素检测器。

14.一种存储介质，在所述存储介质中存储有用于在处理器上执行的可执行命令，所述可执行命令在被执行时得到模拟存储器电路的集成电路设计，所述模拟存储器电路包括：

存储电容器(102)，存储电容器(102)的第一端连接至第一端口(104)，第一端口(104)用于连接至基准电位(106)；

第一晶体管(108)，第一晶体管(108)的漏极连接至存储电容器(102)的第二端，第一晶体管(108)的源极连接至第二端口(110)，第二端口(110)用于连接至提供输入信号以存储在存储电容器(102)中的电路(112)，第一晶体管(108)的栅极连接至第三端口(114)，第三端口(114)用于连接至第一电流宿(116)；

第二晶体管(118)，第二晶体管(118)的源极连接至第一晶体管(108)的源极，第二晶体管(118)的漏极连接至第一晶体管(108)的栅极；以及

第三晶体管(120)，第三晶体管(120)的源极连接至第一晶体管(108)的源极，第三晶体管(120)的栅极和漏极一起连接至第二晶体管(118)的栅极和第四端口(122)，第四端口(122)用于连接至第二电流宿(124)。

15.根据权利要求14所述的存储介质，在所述存储介质中存储有用于在处理器上执行的可执行命令，所述可执行命令在被执行时得到模拟存储器电路的集成电路设计，所述模拟存储器电路包括：

第二存储电容器(202)，第二存储电容器(202)的第一端连接至第一端口(104)；

第四晶体管(208)，第四晶体管(208)的漏极连接至第二存储电容器(202)的第二端，第四晶体管(208)的源极连接至第二端口(110)，第四晶体管(208)的栅极连接至第五端口(214)，第五端口用于连接至第三电流宿(216)；以及

第五晶体管(218)，第五晶体管(218)的源极连接至第四晶体管(208)的源极，第五晶体管(218)的漏极连接至第四晶体管(208)的栅极，第五晶体管(218)的栅极与第二晶体管(118)的栅极和第三晶体管(120)的漏极一起连接至第四端口(122)。

16.根据权利要求14所述的存储介质，在所述存储介质中存储有用于在处理器上执行的可执行命令，所述可执行命令在被执行时得到模拟存储器电路的集成电路设计，所述模拟存储器电路包括：

第四晶体管(302)，第四晶体管(302)的漏极连接至存储电容器(102)的第一端，第四晶体管(302)的源极连接至第五端口(304)，第五端口(304)用于连接至第二基准电位(306)，第四晶体管(302)的栅极连接至第六端口(308)，第六端口(308)用于连接至电压时钟驱动(310)。

Images