KR20210115064A - 신호 처리 장치, 제어 방법, 촬상 소자 및 전자 기기 - Google Patents

신호 처리 장치, 제어 방법, 촬상 소자 및 전자 기기 Download PDF

Info

Publication number
KR20210115064A
KR20210115064A KR1020217029435A KR20217029435A KR20210115064A KR 20210115064 A KR20210115064 A KR 20210115064A KR 1020217029435 A KR1020217029435 A KR 1020217029435A KR 20217029435 A KR20217029435 A KR 20217029435A KR 20210115064 A KR20210115064 A KR 20210115064A
Authority
KR
South Korea
Prior art keywords
unit
pixel
fbl
connection
signal
Prior art date
Application number
KR1020217029435A
Other languages
English (en)
Inventor
카츠히코 한자와
리층링
Original Assignee
소니그룹주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니그룹주식회사 filed Critical 소니그룹주식회사
Publication of KR20210115064A publication Critical patent/KR20210115064A/ko

Links

Images

Classifications

    • H04N5/374—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H04N5/365—
    • H04N5/369—
    • H04N5/37213—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Abstract

본 기술은, 촬상 화상의 화질의 저감을 억제할 수 있도록 하는 신호 처리 장치, 제어 방법, 촬상 소자 및 전자 기기에 관한 것이다. 본 기술의 신호 처리 장치는, 단위 화소로부터 판독된 신호를 기준 전압과 비교하는 비교부의 출력과 단위 화소의 플로팅 디퓨전을 접속함에 의해, 비교부의 출력을 리셋 레벨로서 플로팅 디퓨전에 피드백시키고, 비교부의 출력과 단위 화소의 플로팅 디퓨전을 절단함에 의해, 플로팅 디퓨전에 리셋 레벨을 유지시킨다. 본 기술은 예를 들면, 촬상 소자나 전자 기기에 적용할 수 있다.

Description

신호 처리 장치, 제어 방법, 촬상 소자 및 전자 기기{SIGNAL-PROCESSING DEVICE, CONTROL METHOD, IMAGE-CAPTURING ELEMENT, AND ELECTRONIC APPARATUS}
본 기술은, 신호 처리 장치, 제어 방법, 촬상 소자 및 전자 기기에 관한 것으로, 특히, 촬상 화상의 화질의 저감을 억제할 수 있도록 한 신호 처리 장치, 제어 방법, 촬상 소자 및 전자 기기에 관한 것이다.
종래, CMOS 이미지 센서에서는, 화소 셀의 회로에 사용되는 MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)의 임계치의 편차에 의해, 촬상 화상에 고정 패턴 노이즈(FPN(fixed-pattern noise))가 생길 우려가 있다.
근래, 이와 같은 임계치의 편차를 억제하는 방법이 고려되었다(예를 들면, 특허 문헌 1 내지 특허 문헌 5 및 비특허 문헌 1 참조). 이들의 방식에서는, 화소 출력이 일정하게 되도록, 화소마다 플로팅 디퓨전(FD)의 전압이 부귀환에 의해 제어되어 있다.
특허 문헌 1 : 일본 특개2012-19167호 공보 특허 문헌 2 : 일본 특개2012-19168호 공보 특허 문헌 3 : 일본 특개2012-114838호 공보 특허 문헌 4 : 일본 특개2012-151369호 공보 특허 문헌 5 : 일본 특개평10-281870호 공보
비특허 문헌 1 : 가가야 료, 이께베 마사유키, 아자이 테쓰야, 아메미야 요시히토, "부귀환 리셋에 의한 CMOS 이미지 센서의 편차 보상", 영상정보 미디어 학회지 Vol. 59, No. 3(2005), 홋카이도대학, 2005년
그러나, 이들 방법의 경우, 1화소열에 대해 하나의 앰프를 배치한 구조에만 대응하고 있고, 그 이외의 구성의 촬상 소자에 적용하는 것은, 곤란하였다.
본 기술은, 이와 같은 상황을 감안하여 제안된 것이고, 촬상 화상의 화질의 저감을 억제할 수 있도록 하는 것을 목적으로 한다.
본 기술의 한 측면은, 단위 화소로부터 판독된 신호를 기준 전압과 비교하는 비교부의 출력과 상기 단위 화소의 플로팅 디퓨전과의 접속을 제어하는 접속 제어부와, 상기 접속 제어부의 제어에 따라, 상기 비교부의 출력과 상기 단위 화소의 플로팅 디퓨전을 접속 또는 절단하는 접속부를 구비하는 신호 처리 장치이다.
상기 접속부는, 상기 접속 제어부로부터 공급되는 제어 신호에 의거하여, 상기 비교부의 출력과 상기 단위 화소의 상기 플로팅 디퓨전을 접속하거나 절단하거나 하는 스위치로서 구동하는 MOSFET를 가질 수가 있다.
상기 접속부는, 상기 접속 제어부의 제어에 따라, 상기 비교부의 출력과, 상기 단위 화소의 상기 플로팅 디퓨전에 접속되는 리셋 트랜지스터를 접속 또는 절단할 수 있다.
상기 접속부는, 복수의 상기 단위 화소가 행렬형상으로 배치되는 화소 어레이에 대해, 상기 단위 화소의 열마다 마련되도록 할 수 있다.
상기 화소 어레이에서, 상기 화소 어레이의 일부의 단위 화소로 이루어지는 단위 화소 유닛이 복수 형성되고, 상기 접속부는, 각 단위 화소 유닛에 대해, 상기 단위 화소의 열마다 마련되도록 할 수 있다.
상기 접속 제어부는, 상기 접속부를 제어하여, 상기 비교부의 출력과 상기 단위 화소의 상기 플로팅 디퓨전을 접속함에 의해, 상기 비교부의 출력을 리셋 레벨로서 상기 플로팅 디퓨전에 피드백시키고, 그 후, 상기 접속부를 제어하여, 상기 비교부의 출력과 상기 단위 화소의 상기 플로팅 디퓨전을 절단함에 의해, 상기 플로팅 디퓨전에 상기 리셋 레벨을 유지시킬 수 있다.
상기 단위 화소의 행마다 상기 리셋 트랜지스터의 동작을 제어하는 리셋 제어부를 또한 구비하고, 상기 리셋 제어부는, 상기 화소 어레이의 처리 대상의 상기 단위 화소의 행의 상기 리셋 트랜지스터를 접속시키고, 상기 접속 제어부는, 그 후, 상기 접속부를 제어하여, 상기 비교부의 출력과 상기 단위 화소의 각 열의 상기 플로팅 디퓨전을 순차적으로 접속함에 의해, 상기 비교부의 출력을 상기 리셋 레벨로서 상기 단위 화소의 각 열의 상기 플로팅 디퓨전에 순차적으로 피드백시키고, 그 후, 상기 접속부를 제어하여, 상기 비교부의 출력과 상기 단위 화소의 상기 플로팅 디퓨전을 절단함에 의해, 상기 플로팅 디퓨전에 상기 리셋 레벨을 유지시키고, 상기 리셋 제어부는, 그 후, 또한, 상기 화소 어레이의 처리 대상의 상기 단위 화소의 행의 상기 리셋 트랜지스터를 절단시킬 수 있다.
상기 단위 화소로부터 판독되는 신호를 전송하는 신호선과, 상기 비교부의 입력과의 접속을 제어하는 신호선 접속 제어부와, 상기 신호선 접속 제어부의 제어에 따라, 상기 신호선과 상기 비교부의 입력을 접속 또는 절단하는 신호선 접속부를 또한 구비할 수 있다.
상기 신호선 접속부는, 복수의 단위 화소가 행렬형상으로 배치되는 화소 어레이에 대해, 상기 단위 화소의 열마다 마련되도록 할 수 있다.
상기 신호선 접속 제어부는, 상기 접속 제어부가 상기 비교부의 출력을 리셋 레벨로서 상기 플로팅 디퓨전에 피드백시킬 때, 당해 단위 화소의 열의 상기 신호선 접속부를 제어하여, 당해 단위 화소의 열의 상기 신호선과 상기 비교부의 입력을 접속시킬 수 있다.
상기 비교부와, 상기 비교부의 비교 결과가 변화할 때까지를 카운트하는 카운터를 또한 구비할 수 있다.
상기 비교부 및 상기 카운터는, 복수의 상기 단위 화소가 행렬형상으로 배치되는 화소 어레이에 복수 형성되는, 상기 화소 어레이의 일부의 단위 화소로 이루어지는 단위 화소 유닛마다 마련되도록 할 수 있다.
복수의 상기 단위 화소로 이루어지는 단위 화소군을 또한 구비할 수 있다.
상기 단위 화소군은, 복수의 상기 단위 화소가 행렬형상으로 배치되는 화소 어레이를 형성하고, 상기 접속부는, 상기 화소 어레이에 대해, 상기 단위 화소의 열마다 마련되도록 할 수 있다.
상기 화소 어레이에서, 상기 화소 어레이의 일부의 단위 화소로 이루어지는 단위 화소 유닛이 복수 형성되고, 상기 접속부는, 각 단위 화소 유닛에 대해, 상기 단위 화소의 열마다 마련되도록 할 수 있다.
본 기술의 한 측면은, 또한, 단위 화소로부터 판독된 신호를 기준 전압과 비교하는 비교부의 출력과 상기 단위 화소의 플로팅 디퓨전을 접속함에 의해, 상기 비교부의 출력을 리셋 레벨로서 상기 플로팅 디퓨전에 피드백시키고, 상기 비교부의 출력과 상기 단위 화소의 상기 플로팅 디퓨전을 절단함에 의해, 상기 플로팅 디퓨전에 상기 리셋 레벨을 유지시키는 제어 방법이다.
본 기술의 다른 측면은, 복수의 단위 화소가 행렬형상으로 배치되는 화소 어레이와, 상기 단위 화소로부터 판독된 신호를 기준 전압과 비교하는 비교부의 출력과 상기 단위 화소의 플로팅 디퓨전과의 접속을 제어하는 접속 제어부와, 상기 화소 어레이에 대해 상기 단위 화소의 열마다 마련되고, 각각이, 상기 접속 제어부의 제어에 따라, 상기 비교부의 출력과 상기 단위 화소의 플로팅 디퓨전을 접속 또는 절단하는 접속부를 구비하는 촬상 소자이다.
상기 비교부와, 상기 비교부의 비교 결과가 변화할 때까지를 카운트하는 카운터를 또한 구비하고, 상기 화소 어레이에서, 상기 화소 어레이의 일부의 단위 화소로 이루어지는 단위 화소 유닛이 복수 형성되고, 상기 비교부 및 상기 카운터는, 상기 단위 화소 유닛마다 마련되고, 상기 접속부는, 각 단위 화소 유닛에 대해, 상기 단위 화소의 열마다 마련되도록 할 수 있다.
복수의 반도체 기판을 가지며, 상기 접속 제어부, 상기 접속부, 상기 비교부, 및 상기 카운터는, 상기 화소 어레이가 형성되는 반도체 기판과 다른 반도체 기판에 형성되도록 할 수 있다.
본 기술의 또 다른 측면은, 피사체를 촬상하는 촬상부와, 상기 촬상부에 의한 촬상에 의해 얻어진 화상 데이터를 화상 처리하는 화상 처리부를 구비하고, 상기 촬상부는, 복수의 단위 화소가 행렬형상으로 배치되는 화소 어레이와, 상기 단위 화소로부터 판독된 신호를 기준 전압과 비교하는 비교부의 출력과 상기 단위 화소의 플로팅 디퓨전과의 접속을 제어하는 접속 제어부와, 상기 화소 어레이에 대해 상기 단위 화소의 열마다 마련되고, 각각이, 상기 접속 제어부의 제어에 따라, 상기 비교부의 출력과 상기 단위 화소의 플로팅 디퓨전을 접속 또는 절단하는 접속부를 구비하는 전자 기기이다.
본 기술의 한 측면에서는, 단위 화소로부터 판독된 신호를 기준 전압과 비교하는 비교부의 출력과 단위 화소의 플로팅 디퓨전이 접속됨에 의해, 비교부의 출력이 리셋 레벨로서 플로팅 디퓨전에 피드백되고, 비교부의 출력과 단위 화소의 플로팅 디퓨전이 절단됨에 의해, 플로팅 디퓨전에 리셋 레벨이 유지된다.
본 기술의 다른 측면에서는, 복수의 단위 화소가 행렬형상으로 배치되는 화소 어레이를 구비하는 촬상 소자에서, 단위 화소로부터 판독된 신호를 기준 전압과 비교하는 비교부의 출력과 화소 어레이의 소망하는 단위 화소의 플로팅 디퓨전이 접속됨에 의해, 비교부의 출력이 리셋 레벨로서 그 단위 화소의 플로팅 디퓨전에 피드백되고, 비교부의 출력과 화소 어레이의 소망하는 단위 화소의 플로팅 디퓨전이 절단됨에 의해, 그 단위 화소의 플로팅 디퓨전에 리셋 레벨이 유지된다.
본 기술의 또 다른 측면에서는, 전자 기기의, 복수의 단위 화소가 행렬형상으로 배치되는 화소 어레이를 구비하는 촬상 소자에서, 단위 화소로부터 판독된 신호를 기준 전압과 비교하는 비교부의 출력과 화소 어레이의 소망하는 단위 화소의 플로팅 디퓨전이 접속됨에 의해, 비교부의 출력이 리셋 레벨로서 그 단위 화소의 플로팅 디퓨전에 피드백되고, 비교부의 출력과 화소 어레이의 소망하는 단위 화소의 플로팅 디퓨전이 절단됨에 의해, 그 단위 화소의 플로팅 디퓨전에 리셋 레벨이 유지되고, 피사체가 촬상되고, 얻어진 화상 데이터가 화상 처리된다.
본 기술에 의하면, 촬상 화상을 얻을 수 있다. 또 본 기술에 의하면, 촬상 화상의 화질의 저감을 억제할 수 있다.
도 1은 이미지 센서의 주된 구성예를 도시하는 도면.
도 2는 화소 유닛의 예를 설명하는 도면.
도 3은 단위 화소의 주된 구성예를 도시하는 도면.
도 4는 이미지 센서의 각 부분의 주된 구성예를 도시하는 도면.
도 5는 이미지 센서의 주된 구성예를 도시하는 도면.
도 6은 이미지 센서의 주된 구성예를 도시하는 도면.
도 7은 1화소 유닛분의 주된 구성예를 도시하는 도면.
도 8은 촬상 제어 처리의 흐름의 예를 설명하는 플로 차트.
도 9는 촬상의 양상의 예를 도시하는 타이밍 차트.
도 10은 피드백 페이즈 처리의 흐름의 예를 설명하는 플로 차트.
도 11은 피드백 페이즈의 양상의 예를 도시하는 타이밍 차트.
도 12는 시각(T1)의 상태의 예를 도시하는 도면.
도 13은 시각(T2)의 상태의 예를 도시하는 도면.
도 14는 시각(T3)의 상태의 예를 도시하는 도면.
도 15는 시각(T4)의 상태의 예를 도시하는 도면.
도 16은 시각(T8)의 상태의 예를 도시하는 도면.
도 17은 시각(T9)의 상태의 예를 도시하는 도면.
도 18은 피드백 페이즈의 양상의 예를 도시하는 타이밍 차트.
도 19는 시각(T11)의 상태의 예를 도시하는 도면.
도 20은 시각(T18)의 상태의 예를 도시하는 도면.
도 21은 시각(T19)의 상태의 예를 도시하는 도면.
도 22는 프리셋 리드 페이즈 처리의 흐름의 예를 설명하는 플로 차트.
도 23은 프리셋 리드 페이즈의 양상의 예를 도시하는 타이밍 차트.
도 24는 시각(T21)의 상태의 예를 도시하는 도면.
도 25는 시각(T22)의 상태의 예를 도시하는 도면.
도 26은 시각(T23)의 상태의 예를 도시하는 도면.
도 27은 시각(T24)의 상태의 예를 도시하는 도면.
도 28은 시각(T27)의 상태의 예를 도시하는 도면.
도 29는 시각(T28)의 상태의 예를 도시하는 도면.
도 30은 프리셋 리드 페이즈의 양상의 예를 도시하는 타이밍 차트.
도 31은 프리셋 리드 페이즈의 양상의 예를 도시하는 타이밍 차트.
도 32는 프리셋 리드 페이즈의 양상의 예를 도시하는 타이밍 차트.
도 33은 전송의 양상의 예를 도시하는 타이밍 차트.
도 34는 시각(T61)의 상태의 예를 도시하는 도면.
도 35는 데이터 리드 페이즈 처리의 흐름의 예를 설명하는 플로 차트.
도 36은 데이터 리드 페이즈의 양상의 예를 도시하는 타이밍 차트.
도 37은 시각(T72)의 상태의 예를 도시하는 도면.
도 38은 시각(T73)의 상태의 예를 도시하는 도면.
도 39는 시각(T74)의 상태의 예를 도시하는 도면.
도 40은 데이터 리드 페이즈의 양상의 예를 도시하는 타이밍 차트.
도 41은 데이터 리드 페이즈의 양상의 예를 도시하는 타이밍 차트.
도 42는 데이터 리드 페이즈의 양상의 예를 도시하는 타이밍 차트.
도 43은 촬상 장치의 주된 구성예를 도시하는 도면.
이하, 본 개시를 실시하기 위한 형태(이하 실시의 형태라고 한다)에 관해 설명한다. 또한, 설명은 이하의 순서로 행한다.
1. 제1의 실시의 형태(이미지 센서)
2. 제2의 실시의 형태(촬상 장치)
<1. 제1의 실시의 형태>
<MOSFET의 임계치의 편차>
종래, CMOS 이미지 센서에서는, 화소 셀의 회로에 사용되는 MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)의 임계치(후술하는 증폭 트랜지스터의 임계치(Vth))의 편차에 따라, 촬상 화상에 고정 패턴 노이즈(FPN(fixed-pattern noise))가 생길 우려가 있다.
그래서, 예를 들면, 특허 문헌 1 내지 특허 문헌 5 및 비특허 문헌 1에 기재와 같이, 이와 같은 임계치의 편차를 억제하는 방법이 고려되었다. 이들의 방식에서는, 화소 출력이 일정하게 되도록, 화소마다 플로팅 디퓨전(FD)의 전압이 부귀환에 의해 제어되어 있다.
그러나, 이들 방법의 경우, 1화소열에 대해 하나의 앰프를 배치한 구조에만 대응하고 있고, 그 이외의 구성의 촬상 소자에 적용하는 것은, 곤란하였다. 예를 들면, 리셋 제어 신호가 공유되는 복수의 화소열에 하나의 앰프를 배치한 에어리어 A/D 변환부를 이용하는 이미지 센서인 경우, 화소로부터 신호를 판독하기 전에, 그 모든 화소열의 플로팅 디퓨전(FD)에 앰프 출력을 피드백시킬 필요가 있지만, 상술한 문헌에 기재된 방법에서는, 각 화소열의 플로팅 디퓨전에서 피드백시킨 앰프 출력을 유지할 수가 없기 때문에, 적용하는 것이 곤란하였었다.
이와 같은 에어리어 A/D 변환부를 이용하는 이미지 센서에 상술한 문헌에 기재된 방법을 적용하기 위해서는, 예를 들면, 리셋 트랜지스터의 구동을 1화소 단위로 제어할 수 있도록 하면 좋다. 그 경우, 리셋 제어 신호는, 이른바 「XY 어드레스」 방식으로, 각 화소에 대해 독립적으로 공급할 수 있도록 할 필요가 있다. 즉, 화소마다 독립한 리셋 제어 신호 전송용의 신호선(리셋 제어선)을 준비하든지, 리셋 제어선을 X방향과 Y방향의 2방향으로 배선하고, 각 방향의 리셋 제어선에 대해 리셋 트랜지스터를 준비할 필요가 있다. 따라서 화소 구성이나 배선수가 증대하고, 비용이 증대할 우려가 있다.
<피드백의 접속 제어>
그래서, 단위 화소로부터 판독된 신호를 기준 전압과 비교하는 비교부의 출력과 단위 화소의 플로팅 디퓨전(FD)과의 접속을 제어하는 접속 제어부와, 그 접속 제어부의 제어에 따라, 비교부의 출력과 단위 화소의 플로팅 디퓨전(FD)을 접속 또는 절단하는 접속부를 구비하도록 한다.
그리고, 접속 제어부가, 접속부를 제어하여, 단위 화소로부터 판독된 신호를 기준 전압과 비교하는 비교부의 출력과 단위 화소의 플로팅 디퓨전(FD)을 접속함에 의해, 비교부의 출력을 리셋 레벨로서 플로팅 디퓨전(FD)에 피드백시키고, 비교부의 출력과 단위 화소의 플로팅 디퓨전(FD)을 절단함에 의해, 플로팅 디퓨전(FD)에 리셋 레벨을 유지시키도록 하여도 좋다.
이와 같은 구성으로 함에 의해, 접속부를 절단함에 의해, 그 단위 화소의 플로팅 디퓨전에 신호 레벨을 유지시킬 수 있다. 즉, 각 단위 화소에 피드백한 앰프 출력을 유지시킬 수 있다. 따라서 리셋 제어 신호가 공유되는 복수의 화소열에 하나의 앰프를 배치한 에어리어 A/D 변환부를 이용하는 이미지 센서라도, 화소 사이의 MOSFET의 임계치의 편차를 억제할 수 있다. 즉, 촬상 화상의 화질의 저감을 억제할 수 있다.
또한, 접속부는, 접속 제어부로부터 공급되는 제어 신호에 의거하여, 비교부의 출력과 단위 화소의 플로팅 디퓨전(FD)을 접속하거나 절단하거나 하는 스위치로서 구동하는 MOSFET를 갖도록 하여도 좋다. 이와 같이, 접속부는, 적은 소자로 실현할 수가 있어서, 회로 규모의 증대를 억제할 수 있다.
또한, 접속부는, 접속 제어부의 제어에 따라, 비교부의 출력과, 단위 화소의 플로팅 디퓨전(FD)에 접속되는 리셋 트랜지스터를 접속 또는 절단하도록 하여도 좋다. 즉, 비교부의 출력을 플로팅 디퓨전(FD)의 리셋 레벨로서 피드백시키도록 하여도 좋다.
또한, 접속부는, 복수의 단위 화소가 행렬형상으로 배치되는 화소 어레이에 대해, 단위 화소의 열마다 마련되도록 하여도 좋다. 이와 같은 구성으로 함에 의해, 리셋 제어선이 단위 화소의 행마다 마련되는 경우에도, 각 열의 단위 화소의 플로팅 디퓨전(FD)에 앰프 출력(리셋 레벨)을 유지시킬 수 있다. 따라서 앰프가 단위 화소의 복수열에서 공유되는 경우라도, 촬상 화상의 화질의 저감을 억제할 수 있다.
물론, 화소 어레이에서, 그 화소 어레이의 일부의 단위 화소로 이루어지는 단위 화소 유닛이 복수 형성되는 경우에, 접속부가, 각 단위 화소 유닛에 대해, 단위 화소의 열마다 마련되도록 하여도 좋다. 즉, 단위 화소 유닛마다 앰프가 마련되는 경우라도, 촬상 화상의 화질의 저감을 억제할 수 있다.
또한, 접속 제어부가, 접속부를 제어하여, 비교부의 출력과 단위 화소의 플로팅 디퓨전(FD)을 접속함에 의해, 비교부의 출력을 리셋 레벨로서 플로팅 디퓨전(FD)에 피드백시키고, 그 후, 접속부를 제어하여, 비교부의 출력과 단위 화소의 플로팅 디퓨전(FD)을 절단함에 의해, 플로팅 디퓨전에 리셋 레벨을 유지시키도록 하여도 좋다.
또한, 단위 화소의 행마다 리셋 트랜지스터의 동작을 제어하는 리셋 제어부를 또한 구비하도록 하여도 좋다. 그리고, 리셋 제어부가, 화소 어레이의 처리 대상의 단위 화소의 행의 리셋 트랜지스터를 접속시키고, 접속 제어부가, 그 후, 접속부를 제어하여, 비교부의 출력과 단위 화소의 각 열의 플로팅 디퓨전(FD)을 순차적으로 접속함에 의해, 비교부의 출력을 리셋 레벨로서 단위 화소의 각 열의 플로팅 디퓨전(FD)에 순차적으로 피드백시키고, 그 후, 접속부를 제어하여, 비교부의 출력과 단위 화소의 플로팅 디퓨전(FD)을 절단함에 의해, 플로팅 디퓨전(FD)에 리셋 레벨을 유지시키고, 리셋 제어부가, 그 후, 또한, 화소 어레이의 처리 대상의 단위 화소의 행의 리셋 트랜지스터를 절단시키도록 하여도 좋다.
또한, 단위 화소로부터 판독되는 신호를 전송하는 신호선과, 비교부의 입력과의 접속을 제어하는 신호선 접속 제어부와, 신호선 접속 제어부의 제어에 따라, 신호선과 비교부의 입력을 접속 또는 절단하는 신호선 접속부를 또한 구비하도록 하여도 좋다.
그리고, 신호선 접속부가, 복수의 단위 화소가 행렬형상으로 배치되는 화소 어레이에 대해, 단위 화소의 열마다 마련되도록 하여도 좋다.
또한, 신호선 접속 제어부가, 접속 제어부가 비교부의 출력을 리셋 레벨로서 플로팅 디퓨전(FD)에 피드백시킬 때, 당해 단위 화소의 열의 신호선 접속부를 제어하여, 당해 단위 화소의 열의 신호선과 비교부의 입력을 접속시키도록 하여도 좋다.
또한, 상술한 비교부와, 그 비교부의 비교 결과가 변화할 때까지를 카운트하는 카운터를 또한 구비하도록 하여도 좋다. 즉, 화소로부터 판독된 신호를 A/D 변환하는 A/D 변환부를 마련하도록 하여도 좋다.
그리고 그 비교부 및 카운터(즉, A/D 변환부)가, 복수의 단위 화소가 행렬형상으로 배치되는 화소 어레이에 복수 형성되는, 화소 어레이의 일부의 단위 화소로 이루어지는 단위 화소 유닛마다 마련되도록 하여도 좋다. 즉, 이른바 에어리어 A/D 변환부를 마련하도록 하여도 좋다.
또한, 복수의 상기 단위 화소로 이루어지는 단위 화소군을 또한 구비하도록 하여도 좋다.
그 단위 화소군이, 복수의 단위 화소가 행렬형상으로 배치되는 화소 어레이를 형성하고, 접속부가, 그 화소 어레이에 대해, 단위 화소의 열마다 마련되도록 하여도 좋다.
또한, 그 화소 어레이에서, 그 화소 어레이의 일부의 단위 화소로 이루어지는 단위 화소 유닛이 복수 형성되고, 접속부가, 각 단위 화소 유닛에 대해, 단위 화소의 열마다 마련되도록 하여도 좋다.
<이미지 센서>
이와 같은 본 기술을 적용한 촬상 소자의 한 실시의 형태인 이미지 센서의 주된 구성예를, 도 1에 도시한다. 도 1에 도시되는 이미지 센서(100)는, 피사체로부터의 광을 광전 변환하여 화상 데이터로서 출력하는 디바이스이다. 예를 들면, 이미지 센서(100)는, CMOS(Complementary Metal Oxide Semiconductor)를 이용한 CMOS 이미지 센서, CCD(Charge Coupled Device)를 이용한 CCD 이미지 센서 등으로서 구성된다.
도 1에 도시되는 바와 같이, 이미지 센서(100)는, 화소 어레이(101), VSL 접속부(102), A/D 변환부(103), 수평 전송부(104), FBL 접속부(105), 제어부(110), 에어리어 주사부(111), VSL 접속 제어부(112), A/D 변환 제어부(113), 수평 주사부(114), 및 FBL 접속 제어부(115)를 갖는다.
화소 어레이(101)는, 포토 다이오드 등의 광전 변환 소자를 갖는 화소 구성(단위 화소(111))이 평면형상 또는 곡면형상으로 배치되는 화소 영역이다.
VSL 접속부(102)는, VSL 접속 제어부(112)에 제어되어, 화소 어레이(101)의 각 단위 화소로부터 판독되는 신호를 전송하는 수직 신호선(VSL)과 A/D 변환부(103)를 접속하거나, 절단하거나 한다.
A/D 변환부(103)는, A/D 변환 제어부(113)에 제어되어, 화소 어레이(101)의 각 단위 화소로부터 판독되고, 수직 신호선(VSL)을 통하여 전송되는 아날로그 신호를 A/D 변환하고, 그 디지털 데이터를 수평 전송부(104)에 출력한다.
수평 전송부(104)는, 수평 주사부(114)에 제어되어, A/D 변환부(103)로부터 공급되는 디지털 데이터를 전송하고, 예를 들면, 후단의 처리부나 이미지 센서(100)의 외부 등에 출력한다.
FBL 접속부(105)는, FBL 접속 제어부(115)에 제어되어, A/D 변환부(103)가 갖는 앰프(후술하는 비교부)의 출력과 화소 어레이(101)의 단위 화소의 플로팅 디퓨전(FD)을 접속하거나, 절단하거나 한다.
제어부(110)는, 에어리어 주사부(111) 내지 FBL 접속 제어부(115)를 제어함에 의해, 이미지 센서(100) 전체의 동작(각 부분의 동작)을 제어한다.
에어리어 주사부(111)는, 제어부(110)에 제어되어, 화소 어레이(101)의 각 단위 화소의 트랜지스터의 동작을 제어한다. VSL 접속 제어부(112)는, 제어부(110)에 제어되어, VSL 접속부(102)를 구성하는 각 부분의 동작을 제어한다. A/D 변환 제어부(113)는, 제어부(110)에 제어되어, A/D 변환부(103)를 구성하는 각 부분의 동작을 제어한다. 수평 주사부(114)는, 제어부(110)에 제어되어, 수평 전송부(104)를 구성하는 각 부분의 동작을 제어한다. FBL 접속 제어부(115)는, 제어부(110)에 제어되어, FBL 접속부(105)를 구성하는 각 부분의 동작을 제어한다.
<화소 어레이>
화소 어레이(101)의 구성예를 도 2에 도시한다. 도 2에 도시되는 바와 같이, 화소 어레이(101)는, 포토 다이오드 등의 광전 변환 소자를 갖는 화소 구성(단위 화소(121))이 어레이형상으로 배치된 영역이다. 도면 중, 단위 화소(121)의 수평 방향의 나열이 행을 나타내고, 수직 방향의 나열이 열을 나타낸다.
각 단위 화소(121)는, 피사체로부터의 광을 수광하고, 그 입사광을 광전 변환하여 전하를 축적하고, 소정의 타이밍에서, 그 전하를 화소 신호로서 출력한다.
또한, 도 2에 도시되는 바와 같이, 화소 어레이(101)에는, 복수의 단위 화소(121)로 이루어지는 화소 유닛(120)이 복수 형성된다. 즉, 화소 유닛(120)은, 화소 어레이(101)로 이루어지는 화소 영역을 복수로 분할한 부분 영역에 포함되는 단위 화소군이다. 화소 유닛(120)의 사이즈(화소 유닛(120)에 포함되는 단위 화소(121)의 수)나 형상은 임의이다. 또한, 각 화소 유닛(120)의 사이즈(단위 화소(121)의 수)나 형상이 서로 동일하지 않아도 좋다.
예를 들면, 도 2의 경우, 화소 유닛(120)은, 4x4(4행4열)의 단위 화소(121)에 의해 구성되어 있지만, 1x8, 2x2, 2x4, 4x2, 4x8, 8x4, 8x8, 8x1, 16x16 등의 단위 화소(121)에 의해 구성되도록 하여도 좋다. 물론, 화소 유닛(120)의 사이즈는 이 예로 한하지 않는다. 또한, 도 2에서는, 화소 유닛(120)을 하나만 나타내고 있지만, 실제로는, 화소 유닛(120)은, 화소 어레이(101) 전체에 형성된다. 즉, 각 단위 화소(121)는, 어느 하나의 화소 유닛(120)에 속한다.
또한, 도 2에서는, 각 단위 화소(121)가 서로 같은 크기의 정방형으로서 도시되어 있지만, 각 단위 화소(121)의 사이즈나 형상은 임의이고, 정방형이 아니라도 좋고, 서로 동일한 사이즈 및 형상이 아니라도 좋다.
<단위 화소 구성>
도 3은, 단위 화소(121)의 회로 구성의 주된 구성의 예를 도시하는 도면이다. 도 3에 도시되는 예의 경우, 단위 화소(121)는, 포토 다이오드(PD)(131), 전송 트랜지스터(132), 리셋 트랜지스터(133), 증폭 트랜지스터(134), 및 셀렉트 트랜지스터(135)를 갖는다.
포토 다이오드(PD)(131)는, 수광한 광을 그 광량에 응한 전하량의 광전하(여기에서는, 광전자)로 광전 변환하여 그 광전하를 축적한다. 포토 다이오드(PD)(131)의 애노드 전극은 화소 영역의 그라운드(화소 그라운드)에 접속되고, 캐소드 전극은 전송 트랜지스터(132)를 통하여 플로팅 디퓨전(FD)에 접속된다. 물론, 포토 다이오드(PD)(131)의 캐소드 전극이 화소 영역의 전원(화소 전원)에 접속되고, 애노드 전극이 전송 트랜지스터(132)를 통하여 플로팅 디퓨전(FD)에 접속되고, 광전하를 광정공(光正孔)으로서 판독하는 방식으로 하여도 좋다.
전송 트랜지스터(132)는, 포토 다이오드(PD)(131)로부터의 광전하의 판독을 제어한다. 전송 트랜지스터(132)는, 드레인 전극이 플로팅 디퓨전에 접속되고, 소스 전극이 포토 다이오드(PD)(131)의 캐소드 전극에 접속된다. 또한, 전송 트랜지스터(132)의 게이트 전극에는, 에어리어 주사부(111)(도 1)로부터 공급되는 전송 제어 신호를 전송하는 전송 제어선(TRG)이 접속된다. 전송 제어선(TRG)(즉, 전송 트랜지스터(132)의 게이트 전위)가 오프 상태일 때, 포토 다이오드(PD)(131)로부터의 광전하의 전송이 행하여지지 않는다(포토 다이오드(PD)(131)에서 광전하가 축적된다). 전송 제어선(TRG)(즉, 전송 트랜지스터(132)의 게이트 전위)이 온 상태일 때, 포토 다이오드(PD)(131)에 축적된 광전하가 플로팅 디퓨전(FD)에 전송된다.
리셋 트랜지스터(133)는, 플로팅 디퓨전(FD)의 전위를 리셋한다. 리셋 트랜지스터(133)는, 소스 전극이 플로팅 디퓨전(FD)에 접속된다. 또한, 리셋 트랜지스터(133)의 게이트 전극에는, 에어리어 주사부(111)(도 1)로부터 공급되는 리셋 제어 신호를 전송하는 리셋 제어선(RST)이 접속된다. 그리고, 리셋 트랜지스터(133)의 드레인 전극에는, A/D 변환부(103)를 구성한 앰프(비교부)의 출력 신호를 FBL 접속부(105)를 통하여 전송하는 피드백 신호선(FBL)이 접속된다. 리셋 제어 신호(RST)(즉, 리셋 트랜지스터(133)의 게이트 전위)가 오프 상태일 때, 플로팅 디퓨전(FD)은 피드백 신호선(FBL)과 분리되어 있다. 즉, 플로팅 디퓨전(FD)에는, A/D 변환부(103)의 앰프 출력(비교부의 출력)이 피드백되지 않는다. 리셋 제어 신호(RST)(즉, 리셋 트랜지스터(133)의 게이트 전위)가 온 상태일 때, 플로팅 디퓨전(FD)에 A/D 변환부(103)의 앰프 출력(비교부의 출력)이 공급 가능해지고, 앰프 출력(전위)을 이용한 플로팅 디퓨전(FD)의 리셋을 행할 수가 있다.
증폭 트랜지스터(134)는, 플로팅 디퓨전(FD)의 전위 변화를 증폭하고, 전기 신호(아날로그 신호)로서 출력한다. 증폭 트랜지스터(134)는, 게이트 전극이 플로팅 디퓨전(FD)에 접속되고, 드레인 전극이 소스 팔로워 전원 전압에 접속되고, 소스 전극이 셀렉트 트랜지스터(135)의 드레인 전극에 접속되어 있다. 예를 들면, 증폭 트랜지스터(134)는, 리셋 트랜지스터(133)에 의해 리셋된 플로팅 디퓨전(FD)의 전위를 리셋 신호(리셋 레벨)로서 셀렉트 트랜지스터(135)에 출력한다. 또한, 증폭 트랜지스터(134)는, 전송 트랜지스터(132)에 의해 광전하가 전송된 플로팅 디퓨전(FD)의 전위를 광 축적 신호(신호 레벨)로서 셀렉트 트랜지스터(135)에 출력한다.
셀렉트 트랜지스터(135)는, 증폭 트랜지스터(134)로부터 공급되는 전기 신호의 수직 신호선(VSL)(즉, A/D 변환부(103))에의 출력을 제어한다. 셀렉트 트랜지스터(135)는, 드레인 전극이 증폭 트랜지스터(134)의 소스 전극에 접속되고, 소스 전극이 수직 신호선(VSL)에 접속되어 있다. 또한, 셀렉트 트랜지스터(135)의 게이트 전극에는, 에어리어 주사부(111)(도 1)로부터 공급되는 셀렉트 제어 신호를 전송하는 셀렉트 제어선(SEL)이 접속된다. 셀렉트 제어 신호(SEL)(즉, 셀렉트 트랜지스터(135)의 게이트 전위)가 오프 상태일 때, 증폭 트랜지스터(134)와 수직 신호선(VSL)은 전기적으로 절리되어 있다. 따라서 이 상태일 때, 당해 단위 화소(121)로부터 리셋 신호나 화소 신호 등이 출력되지 않는다. 셀렉트 제어 신호(SEL)(즉, 셀렉트 트랜지스터(135)의 게이트 전위)가 온 상태일 때, 당해 단위 화소(121)가 선택 상태가 된다. 즉, 증폭 트랜지스터(134)와 수직 신호선(VSL)이 전기적으로 접속되고, 증폭 트랜지스터(134)로부터 출력되는 신호가, 당해 단위 화소(121)의 화소 신호로서, 수직 신호선(VSL)에 공급된다. 즉, 당해 단위 화소(121)로부터 리셋 신호나 화소 신호 등이 판독된다.
<VSL 접속부, A/D 변환부, FBL 접속부>
도 4는, VSL 접속부(102), A/D 변환부(103), 및 FBL 접속부(105)의 주된 구성예를 도시하는 블록도이다. 또한, 이하에서는, 화소 어레이(101)에 N(N은 임의의 자연수)개의 화소 유닛(120)이 형성되어 있는 것으로 하여 설명한다.
도 4에 도시되는 바와 같이, VSL 접속부(102)는, 에어리어 VSL 접속부(142-1) 내지 에어리어 VSL 접속부(142-N)를 갖는다. 에어리어 VSL 접속부(142-1) 내지 에어리어 VSL 접속부(142-N)를 서로 구별하여 설명할 필요가 없는 경우, 에어리어 VSL 접속부(142)라고 칭한다.
마찬가지로, A/D 변환부(103)는, 에어리어 A/D 변환부(143-1) 내지 에어리어 A/D 변환부(143-N)를 갖는다. 에어리어 A/D 변환부(143-1) 내지 에어리어 A/D 변환부(143-N)를 서로 구별하여 설명할 필요가 없는 경우, 에어리어 A/D 변환부(143)라고 칭한다. 또한, A/D 변환부(103)는, 또한, 기준 전압으로서 램프파를 생성하는 D/A 변환부(DAC)(144)를 갖는다. 이 D/A 변환부(DAC)(144)는, 그 생성한 램프파를 기준 전압으로서 각 에어리어 A/D 변환부(143)에 공급한다.
또한, 마찬가지로, FBL 접속부(105)는, 에어리어 FBL 접속부(141-1) 내지 에어리어 FBL 접속부(141-N)를 갖는다. 에어리어 FBL 접속부(141-1) 내지 에어리어 FBL 접속부(141-N)를 서로 구별하여 설명할 필요가 없는 경우, 에어리어 FBL 접속부(141)라고 칭한다.
에어리어 VSL 접속부(142-1) 내지 에어리어 VSL 접속부(142-N), 에어리어 A/D 변환부(143-1) 내지 에어리어 A/D 변환부(143-N) 및 에어리어 FBL 접속부(141-1) 내지 에어리어 FBL 접속부(141-N)는, 각각, 화소 어레이(101)의 서로 다른 화소 유닛(120)(화소 유닛(120-1) 내지 화소 유닛(120-N))에 대응시켜져 있고, 자신이 대응하는 화소 유닛(120)에 관한 처리를 행한다.
즉, 화소 어레이의 각 화소 유닛(120)의 수직 신호선(VSL)은, 자신에게 대응하는 에어리어 VSL 접속부(142)를 통하여, 자신에게 대응하는 에어리어 A/D 변환부(143)에 접속된다. 또한, 각 에어리어 A/D 변환부(143)의 피드백 신호선(FBL)은, 자신에게 대응하는 에어리어 FBL 접속부(141)를 통하여, 자신에게 대응하는 화소 유닛(120)에 접속된다.
각 에어리어 FBL 접속부(141)는, FBL 접속 제어부(115)(도 1)의 제어에 따라, 자신이 대응하는 에어리어 A/D 변환부(143)가 갖는 앰프(후술하는 비교부)의 출력을 전송하는 피드백선(FBL)과 화소 어레이(101)의 자신이 대응하는 화소 유닛(120)의 단위 화소(121)의 플로팅 디퓨전(FD)을 접속하거나, 절단하거나 한다.
각 에어리어 VSL 접속부(142)는, VSL 접속 제어부(112)(도 1)의 제어에 따라, 화소 어레이(101)의 자신이 대응하는 화소 유닛(120)의 단위 화소(121)의 수직 신호선(VSL)과, 자신이 대응하는 에어리어 A/D 변환부(143)를 접속하거나, 절단하거나 한다.
각 에어리어 A/D 변환부(143)는, A/D 변환 제어부(113)(도 1)의 제어에 따라, 수직 신호선(VSL)을 통하여 전송되는, 자신이 대응하는 화소 유닛(120)의 단위 화소(121)로부터 판독된 신호의 신호 레벨을, D/A 변환부(DAC)(144)로부터 공급되는 램프파(기준 전압)를 비교한다. 각 에어리어 A/D 변환부(143)는, 그 비교 결과를 디지털 데이터로서 수평 전송부(104)에 공급한다. 또한, 각 에어리어 A/D 변환부(143)는, 그 비교 결과를, 자신이 대응하는 에어리어 FBL 접속부(141-1)를 통하여, 자신이 대응하는 화소 유닛(120)의 단위 화소(121)의 플로팅 디퓨전(FD)에 공급한다.
예를 들면, 에어리어 FBL 접속부(141-1), 에어리어 VSL 접속부(142-1), 및 에어리어 A/D 변환부(143-1)는, 화소 유닛(120-1)(도시 생략)에 관해 처리를 행한다. 또한, 예를 들면, 에어리어 FBL 접속부(141-2), 에어리어 VSL 접속부(142-2), 및 에어리어 A/D 변환부(143-2)는, 화소 유닛(120-2)(도시 생략)에 관해 처리를 행한다. 마찬가지로, 예를 들면, 에어리어 FBL 접속부(141-N), 에어리어 VSL 접속부(142-N), 및 에어리어 A/D 변환부(143-N)는, 화소 유닛(120-N)(도시 생략)에 관해 처리를 행한다.
이상과 같이, 화소 어레이(101)나 그 판독 회로는, 화소 유닛(120)마다 구성되어 있고, 화소 유닛(120)마다 병행하여 처리가 행하여진다.
<기판 구성>
도 1에 도시되는 바와 같은 이미지 센서(100)의 구성은, 예를 들면, 도 5에 도시되는 바와 같이 단수의 반도체 기판에 형성되도록 하여도 좋다. 즉, A/D 변환부(103) 등의 판독 회로를, 화소 어레이(101)(즉, 화소 영역의 구성)와 동일한 반도체 기판에 형성하도록 하여도 좋다. 또한, 도 5에서는, VSL 접속부(102)나 FBL 접속부(105) 등, 도 1에 도시되는 그 밖의 구성의 도시를 생략하고 있지만, 실제로는, 이들의 구성도 동일한 반도체 기판에 형성된다. 물론, 도 1에 도시되는 이외의 구성이, 그 동일한 반도체 기판에 형성되도록 하여도 좋다.
또한, 이미지 센서(100)는, 예를 들면, 도 6에 도시되는 바와 같이, 서로 중첩되는 2장의 반도체 기판(적층 칩(화소 기판(151) 및 회로 기판(152)))에, 그 회로 구성이 형성되도록 하여도 좋다.
즉, 도 1에 도시되는 바와 같은 이미지 센서(100)의 구성이, 복수의 반도체 기판에 형성되도록 하여도 좋다. 예를 들면, 이미지 센서(100)가, 예를 들면 도 6에 도시되는 바와 같이, 서로 중첩되는 2장의 반도체 기판(적층 칩(화소 기판(151) 및 회로 기판(152)))을 가지며, 그들의 반도체 기판에, 도 1에 도시되는 바와 같은 회로 구성이 형성되도록 하여도 좋다.
예를 들면, 화소 기판(151)에는, 화소 영역(즉, 화소 어레이(101))가 형성되고, 회로 기판(152)에는, A/D 변환부(103) 등의 판독 회로가 형성되도록 하여도 좋다. 도 6의 예인 경우, N개의 화소 유닛(120)(화소 유닛(120-1) 내지 화소 유닛(120-N))이 형성된다. 회로 기판(152)에는, 각 화소 유닛(120)에 대응하는 에어리어 A/D 변환부(143)가 형성된다. 또한, 도 6에서는, VSL 접속부(102)나 FBL 접속부(105) 등, 도 1에 도시되는 그 밖의 구성의 도시를 생략하고 있지만, 실제로는, 이들의 구성도, 화소 기판(151) 또는 회로 기판(152)에 형성된다. 이들의 구성이 화소 기판(151) 또는 회로 기판(152)의 어느쪽에 형성되도록 하여도 좋지만, 가능한 한 많은 구성을 회로 기판(152)에 형성하도록 함에 의해, 화소 기판(151)에서 화소 영역(화소 어레이(101))을 보다 넓게 형성할 수 있다. 이에 의해 화소의 감도를 향상시킬 수 있다.
즉, 예를 들면, FBL 접속 제어부(115), FBL 접속부(105) 및 후술하는 비교부(171) 및 카운터(172)가, 화소 어레이(101)가 형성된 화소 기판(151)과 다른 회로 기판(152)에 형성되도록 하여도 좋다.
또한, 화소 기판(151)과 회로 기판(152)은, 서로 동일한 크기가 아니라도 좋고, 동일한 형상이 아니라도 좋고, 서로 중첩하지 않는 부분이 존재하여도 좋다. 단, 화소 유닛(120)과 그에 대응하는 에어리어 A/D 변환부(143) 등의 판독 회로와의 거리를 가능한 한 가까워지도록 배치함에 의해, 배선 거리를 보다 단축할 수 있다. 이에 의해, 배선이나 소자의 레이아웃이 보다 용이해진다. 또한, 비용의 증대를 보다 억제할 수 있다.
또한, 도 6의 예와 같이 단위 화소(121)의 복수 행, 복수 열로 이루어지는 화소 유닛(120)마다 A/D 변환부(에어리어 A/D 변환부(143))를 마련함에 의해, 기판 사이의 접속(마이크로 범프나 TSV 등)수를 하나 또는 복수개로 억제할 수 있다. 따라서 접속에 필요한 면적을 화소 피치에 맞출 필요는 없고, 또한 접속수가 적기 때문에 수율의 향상을 기대할 수 있다.
또한, 이 반도체 기판(적층 칩)의 수(층수)는 임의이고, 3층 이상이라도 좋다. 그 경우, FBL 접속부(105)를, 화소 어레이(101) 내지 수평 전송부(104)와는 다른 반도체 기판에 형성하도록 하여도 좋다. 또한, FBL 접속 제어부(115)를 FBL 접속부(105)와 동일한 반도체 기판에 형성하도록 하여도 좋다. 또한, VSL 접속부(102)나 VSL 접속 제어부(112)를, FBL 접속부(105)와 동일한 반도체 기판에 형성하도록 하여도 좋다. 또한, A/D 변환부(103)나 A/D 변환 제어부(113)를, FBL 접속부(105)와 동일한 반도체 기판에 형성하도록 하여도 좋다. 또한, 수평 전송부(104)나 수평 주사부(114)도 FBL 접속부(105)와 동일한 반도체 기판에 형성하도록 하여도 좋다. 또한, 화소 어레이(101)나 에어리어 주사부(111)를 FBL 접속부(105)와 동일한 반도체 기판에 형성하도록 하여도 좋다. 또한, 제어부(110)를 FBL 접속부(105)와 동일한 반도체 기판에 형성하도록 하여도 좋다.
즉, FBL 접속부(105)는, 도 1에 도시되는 그 밖의 구성의 어느것과 동일한 반도체 기판에 형성되도록 하여도 좋고, 그들과는 다른 반도체 기판에 형성되도록 하여도 좋다.
<화소 유닛 단위 구성>
도 7은, 1화소 유닛분의 화소 어레이(101)의 구성과, 그 화소 유닛(120)에 대응하는 판독 회로의 구성의 예를 도시하는 도면이다.
도 7의 예에서는, 화소 유닛(120)은, 2행4열의 단위 화소(121)(단위 화소(121-11), 단위 화소(121-21), 단위 화소(121-31), 단위 화소(121-41), 단위 화소(121-12), 단위 화소(121-22), 단위 화소(121-32), 및 단위 화소(121-42))에 의해 구성된다. 상술한 바와 같이 화소 유닛(120)의 단위 화소수는 임의이지만, 이하에서는, 이 예를 이용하여 설명한다.
각 단위 화소(121)는, 도 3을 참조하여 설명한 예와 같은 구성을 갖는다. 에어리어 주사부(111)와 각 단위 화소(121)가 전송 제어선(TRG), 리셋 제어선(RST), 및 셀렉트 제어선(SEL)을 통하여 접속된다. 이들의 제어선은 단위 화소의 행마다 배선되어 있다. 예를 들면, 단위 화소(121-11) 내지 단위 화소(121-41)는, 전송 제어선(TRG1), 리셋 제어선(RST1), 및 셀렉트 제어선(SEL1)에 접속되어 있다. 또한, 예를 들면, 단위 화소(121-12) 내지 단위 화소(121-42)는, 전송 제어선(TRG2), 리셋 제어선(RST2), 및 셀렉트 제어선(SEL2)에 접속되어 있다.
에어리어 주사부(111)는, 전송 제어 신호(TRG1)를, 전송 제어선(TRG1)을 통하여 단위 화소(121-11) 내지 단위 화소(121-41)의 전송 트랜지스터(132)의 게이트 전극에 공급한다. 마찬가지로, 에어리어 주사부(111)는, 전송 제어 신호(TRG2)를, 전송 제어선(TRG2)을 통하여 단위 화소(121-12) 내지 단위 화소(121-42)의 전송 트랜지스터(132)의 게이트 전극에 공급한다.
또한, 에어리어 주사부(111)는, 리셋 제어 신호(RST1)를, 리셋 제어선(RST1)을 통하여 단위 화소(121-11) 내지 단위 화소(121-41)의 리셋 트랜지스터(133)의 게이트 전극에 공급한다. 마찬가지로, 에어리어 주사부(111)는, 리셋 제어 신호(RST2)를, 리셋 제어선(RST2)을 통하여 단위 화소(121-12) 내지 단위 화소(121-42)의 리셋 트랜지스터(133)의 게이트 전극에 공급한다.
또한, 에어리어 주사부(111)는, 셀렉트 제어 신호(SEL1)를, 셀렉트 제어선(SEL1)을 통하여 단위 화소(121-11) 내지 단위 화소(121-41)의 셀렉트 트랜지스터(135)의 게이트 전극에 공급한다. 마찬가지로, 에어리어 주사부(111)는, 셀렉트 제어 신호(SEL2)를, 셀렉트 제어선(SEL2)을 통하여 단위 화소(121-12) 내지 단위 화소(121-42)의 셀렉트 트랜지스터(135)의 게이트 전극에 공급한다.
또한, 도 7에 도시되는 바와 같이, 이미지 센서(100)는, 에어리어 VSL 접속부(142)(도 4)의 구성으로서, VSL 스위치(161-1) 내지 VSL 스위치(161-4)를 갖는다. VSL 스위치(161-1) 내지 VSL 스위치(161-4)를 서로 구별하여 설명할 필요가 없는 경우, VSL 스위치(161)라고 칭한다. VSL 스위치(161)의 구성은 임의이지만, 예를 들면, MOSFET에 의해 구성된다. 그 경우, 게이트 전극에 VSL 접속 제어부(112)로부터 VSL 접속 제어 신호(VSL)가 공급된다. VSL 스위치(161)는, 그 VSL 접속 제어 신호(VSL)의 값에 의거하여, 단위 화소(121)에 접속되는 수직 신호선(VSL)과, 후술하는 비교부(171)의 입력에 접속되는 수직 신호선(VSL)을 접속하거나, 절단하거나 한다.
도 7의 예인 경우, VSL 스위치(161)는, 단위 화소(121)의 열마다 마련되어 있다. 즉, VSL 스위치(161-1)는, 단위 화소(121-11) 및 단위 화소(121-12)와, 비교부(171)의 입력과의 사이(보다 구체적으로는 커패시터(182))를 잇는 수직 신호선(VSL1)에 형성된다. VSL 스위치(161-1)의 게이트 전극에는, VSL 접속 제어부(112)로부터 VSL 접속 제어 신호(VSL1)가 공급된다. 예를 들면, VSL 접속 제어 신호(VSL1)가 온인 경우, VSL 스위치(161-1)는, 단위 화소(121-11) 또는 단위 화소(121-12) 중, 에어리어 주사부(111)에 의해 선택된 쪽(셀렉트 제어 신호(SEL)가 온으로 된 쪽)의 증폭 트랜지스터(134)의 소스 전극과, 커패시터(182)를 접속한다. 역으로, VSL 접속 제어 신호(VSL1)가 오프인 경우, VSL 스위치(161-1)는, 그들의 접속을 절단한다.
VSL 스위치(161-2)는, 단위 화소(121-21) 및 단위 화소(121-22)와, 비교부(171)의 입력과의 사이(보다 구체적으로는 커패시터(182))를 잇는 수직 신호선(VSL2)에 형성된다. VSL 스위치(161-2)의 게이트 전극에는, VSL 접속 제어부(112)로부터 VSL 접속 제어 신호(VSL2)가 공급된다. 예를 들면, VSL 접속 제어 신호(VSL2)가 온인 경우, VSL 스위치(161-2)는, 단위 화소(121-21) 또는 단위 화소(121-22) 중, 에어리어 주사부(111)에 의해 선택된 쪽(셀렉트 제어 신호(SEL)가 온으로 된 쪽)의 증폭 트랜지스터(134)의 소스 전극과, 커패시터(182)를 접속한다. 역으로, VSL 접속 제어 신호(VSL2)가 오프인 경우, VSL 스위치(161-2)는, 그들의 접속을 절단한다.
VSL 스위치(161-3)는, 단위 화소(121-31) 및 단위 화소(121-32)와, 비교부(171)의 입력과의 사이(보다 구체적으로는 커패시터(182))를 잇는 수직 신호선(VSL3)에 형성된다. VSL 스위치(161-3)의 게이트 전극에는, VSL 접속 제어부(112)로부터 VSL 접속 제어 신호(VSL3)가 공급된다. 예를 들면, VSL 접속 제어 신호(VSL3)가 온인 경우, VSL 스위치(161-3)는, 단위 화소(121-31) 또는 단위 화소(121-32) 중, 에어리어 주사부(111)에 의해 선택된 쪽(셀렉트 제어 신호(SEL)가 온으로 된 쪽)의 증폭 트랜지스터(134)의 소스 전극과, 커패시터(182)를 접속한다. 역으로, VSL 접속 제어 신호(VSL3)가 오프인 경우, VSL 스위치(161-3)는, 그들의 접속을 절단한다.
VSL 스위치(161-4)는, 단위 화소(121-41) 및 단위 화소(121-42)와, 비교부(171)의 입력과의 사이(보다 구체적으로는 커패시터(182))를 잇는 수직 신호선(VSL4)에 형성된다. VSL 스위치(161-4)의 게이트 전극에는, VSL 접속 제어부(112)로부터 VSL 접속 제어 신호(VSL4)가 공급된다. 예를 들면, VSL 접속 제어 신호(VSL4)가 온인 경우, VSL 스위치(161-4)는, 단위 화소(121-41) 또는 단위 화소(121-42) 중, 에어리어 주사부(111)에 의해 선택된 쪽(셀렉트 제어 신호(SEL)가 온으로 된 쪽)의 증폭 트랜지스터(134)의 소스 전극과, 커패시터(182)를 접속한다. 역으로, VSL 접속 제어 신호(VSL4)가 오프인 경우, VSL 스위치(161-4)는, 그들의 접속을 절단한다.
또한, 도 7에 도시되는 바와 같이, 이미지 센서(100)는, 에어리어 FBL 접속부(141)(도 4)의 구성으로서, FBL 스위치(162-1) 내지 FBL 스위치(162-4)를 갖는다. FBL 스위치(162-1) 내지 FBL 스위치(162-4)를 서로 구별하여 설명할 필요가 없는 경우, FBL 스위치(162)라고 칭한다. FBL 스위치(162)의 구성은 임의이지만, 예를 들면, MOSFET에 의해 구성된다. 그 경우, 게이트 전극에 FBL 접속 제어부(115)로부터 FBL 접속 제어 신호(FBL)가 공급된다. FBL 스위치(162)는, 그 FBL 접속 제어 신호(FBL)의 값에 의거하여, 단위 화소(121)에 접속되는 피드백선(FBL)과, 후술하는 비교부(171)의 출력에 접속되는 피드백선(FBL)을 접속하거나, 절단하거나 한다.
도 7의 예인 경우, FBL 스위치(162)는, 단위 화소(121)의 열마다 마련되어 있다. 즉, FBL 스위치(162-1)는, 단위 화소(121-11) 및 단위 화소(121-12)와, 비교부(171)의 출력과의 사이(보다 구체적으로는 FBEN 스위치(188))를 잇는 피드백선(FBL1)에 형성된다. FBL 스위치(162-1)의 게이트 전극에는, FBL 접속 제어부(115)로부터 FBL 접속 제어 신호(FBL1)가 공급된다. 예를 들면, FBL 접속 제어 신호(FBL1)가 온인 경우, FBL 스위치(162-1)는, 단위 화소(121-11) 또는 단위 화소(121-12) 중, 에어리어 주사부(111)에 의해 선택된 쪽(셀렉트 제어 신호(SEL)가 온으로 된 쪽)의 리셋 트랜지스터(133)의 드레인 전극과, FBEN 스위치(188)를 접속한다. 역으로, FBL 접속 제어 신호(FBL1)가 오프인 경우, FBL 스위치(162-1)는, 그들의 접속을 절단한다.
FBL 스위치(162-2)는, 단위 화소(121-21) 및 단위 화소(121-22)와, 비교부(171)의 출력과의 사이(보다 구체적으로는 FBEN 스위치(188))를 잇는 피드백선(FBL2)에 형성된다. FBL 스위치(162-2)의 게이트 전극에는, FBL 접속 제어부(115)로부터 FBL 접속 제어 신호(FBL2)가 공급된다. 예를 들면, FBL 접속 제어 신호(FBL2)가 온인 경우, FBL 스위치(162-2)는, 단위 화소(121-21) 또는 단위 화소(121-22) 중, 에어리어 주사부(111)에 의해 선택된 쪽(셀렉트 제어 신호(SEL)가 온으로 된 쪽)의 리셋 트랜지스터(133)의 드레인 전극과, FBEN 스위치(188)를 접속한다. 역으로, FBL 접속 제어 신호(FBL2)가 오프인 경우, FBL 스위치(162-2)는, 그들의 접속을 절단한다.
FBL 스위치(162-3)는, 단위 화소(121-31) 및 단위 화소(121-32)와, 비교부(171)의 출력과의 사이(보다 구체적으로는 FBEN 스위치(188))를 잇는 피드백선(FBL3)에 형성된다. FBL 스위치(162-3)의 게이트 전극에는, FBL 접속 제어부(115)로부터 FBL 접속 제어 신호(FBL3)가 공급된다. 예를 들면, FBL 접속 제어 신호(FBL3)가 온인 경우, FBL 스위치(162-3)는, 단위 화소(121-31) 또는 단위 화소(121-32) 중, 에어리어 주사부(111)에 의해 선택된 쪽(셀렉트 제어 신호(SEL)가 온으로 된 쪽)의 리셋 트랜지스터(133)의 드레인 전극과, FBEN 스위치(188)를 접속한다. 역으로, FBL 접속 제어 신호(FBL3)가 오프인 경우, FBL 스위치(162-3)는, 그들의 접속을 절단한다.
FBL 스위치(162-4)는, 단위 화소(121-41) 및 단위 화소(121-42)와, 비교부(171)의 출력과의 사이(보다 구체적으로는 FBEN 스위치(188))를 잇는 피드백선(FBL4)에 형성된다. FBL 스위치(162-4)의 게이트 전극에는, FBL 접속 제어부(115)로부터 FBL 접속 제어 신호(FBL4)가 공급된다. 예를 들면, FBL 접속 제어 신호(FBL4)가 온인 경우, FBL 스위치(162-4)는, 단위 화소(121-41) 또는 단위 화소(121-42) 중, 에어리어 주사부(111)에 의해 선택된 쪽(셀렉트 제어 신호(SEL)가 온으로 된 쪽)의 리셋 트랜지스터(133)의 드레인 전극과, FBEN 스위치(188)를 접속한다. 역으로, FBL 접속 제어 신호(FBL4)가 오프인 경우, FBL 스위치(162-4)는, 그들의 접속을 절단한다.
또한, 도 7에 도시되는 바와 같이, 이미지 센서(100)는, 에어리어 A/D 변환부(143)(도 4)의 구성으로서, 비교부(171), 카운터(172), 커패시터(181), 커패시터(182), VRST 스위치(183), XOFFLM 스위치(184), 전류원(185), AZ 스위치(186), AZ 스위치(187), FBEN 스위치(188), 및 VROL 스위치(189)를 갖는다.
비교부(171)는, 단위 화소(121)로부터 판독된 신호의 신호 레벨과, D/A 변환부(DAC)(144)가 공급하는 기준 전압(램프파)을 비교하여, 큰 쪽의 값을 나타내는 정보(비교 결과)를 출력한다. 비교부(171)가 갖는 2입력의 일방에는, D/A 변환부(DAC)(144)로부터 기준 전압(램프파)이 입력된다. 또한, 타방에는, 화소 유닛(120)의 어느 하나의 단위 화소(121)(단위 화소(121-11) 내지 단위 화소(121-42) 중, 에어리어 주사부(111)에 의해 선택된 것)로부터 판독된(수직 신호선(VSL)을 통하여 전송된) 신호가 입력된다. 비교부(171)는, 그 비교 결과를 카운터(172)에 공급한다.
카운터(172)는, 비교부(171)의 비교가 시작되고 나서, 비교부(171)로부터 공급되는 비교 결과가 변화할 때까지를 카운트한다. 입력되는 비교 결과가 변화하면, 카운터(172)는, 거기까지의 카운트값(디지털 데이터)을 수평 전송부(104)(도 1)에 출력한다. 이 카운트값이, 단위 화소(121)로부터 판독된 신호의 신호 레벨을 나타낸다. 즉, 아날로그 신호가 디지털 데이터로 변환된다.
또한, 이하에서, 비교부(171)의 기준 전압(램프파)이 입력되는 입력단자를 DAC측의 입력단자(또는 DAC측 입력단자)라고 칭하고, 단위 화소(121)로부터 판독된 신호가 입력되는 입력단자를 VSL측의 입력단자(또는 VSL측 입력단자)라고 칭한다.
커패시터(181)는, 예를 들면 오프셋 오차를 캔슬하기 위해, DAC측 입력단자의 앞에 직렬 접속되는 용량이다. 즉, D/A 변환부(DAC)(144)로부터 공급되는 기준 전압(램프파)은, 이 커패시터(181)를 통하여 비교부(171)의 DAC측 입력단자에 입력된다.
커패시터(182)는, 예를 들면 오프셋 오차를 캔슬하기 위해, VSL측 입력단자의 앞에 직렬 접속되는 용량이다. 즉, 단위 화소(121)로부터 판독된 신호는, 이 커패시터(182)를 통하여 비교부(171)의 VSL측 입력단자에 입력된다.
VRST 스위치(183)는, A/D 변환 제어부(113)의 제어에 의거하여, 소정의 전원 전위(VRST)를 비교부(171)의 VSL측 입력단자에 접속시키거나, 절단시키거나 한다. VRST 스위치(183)의 구성은 임의이지만, 예를 들면, MOSFET에 의해 구성된다. 그 경우, 게이트 전극에 A/D 변환 제어부(113)로부터 VRST 접속 제어 신호(VRST)가 공급된다.
예를 들면, VRST 접속 제어 신호(VRST)가 온인 경우, VRST 스위치(183)는, 전원 전위(VRST)와 커패시터(182)를 접속하고, 전원 전위(VRST)를 비교부(171)의 VSL측 입력단자에 인가한다. 역으로, VRST 접속 제어 신호(VRST)가 오프인 경우, VRST 스위치(183)는, 그들의 접속을 절단한다.
XOFFLM 스위치(184)는, A/D 변환 제어부(113)의 제어에 의거하여, 수직 신호선(VSL)과, 부하로서 형성된 전류원(185)를 접속하거나, 절단하거나 한다. XOFFLM 스위치(184)의 구성은 임의이지만, 예를 들면, MOSFET에 의해 구성된다. 그 경우, 게이트 전극에 A/D 변환 제어부(113)로부터 XOFFLM 접속 제어 신호(XOFFLM)가 공급된다.
AZ 스위치(186)는, A/D 변환 제어부(113)의 제어에 의거하여, 비교부(171)의 출력 단자와 DAC측 입력단자를 접속하거나, 절단하거나 한다. AZ 스위치(187)는, A/D 변환 제어부(113)의 제어에 의거하여, 비교부(171)의 출력 단자와 VSL측 입력단자를 접속하거나, 절단하거나 한다. AZ 스위치(186)와 AZ 스위치(187)의 구성은 각각 임의이지만, 예를 들면, MOSFET에 의해 구성된다. 그 경우, 그들의 게이트 전극에 A/D 변환 제어부(113)로부터 AZ 접속 제어 신호(AZ)가 공급된다.
예를 들면, 오토 제로(Auto Zero)를 실행하는 경우, A/D 변환 제어부(113)는, AZ 접속 제어 신호(AZ)를 온으로 한다. 이에 의해, AZ 스위치(186)와 AZ 스위치(187)는, 비교부(171)의 입력과 출력을 단락시킨다.
FBEN 스위치(188)는, 피드백선(FBL)에 형성되고, A/D 변환 제어부(113)의 제어에 의거하여, 비교부(171)의 출력 단자와 FBL 스위치(162)를 접속하거나, 절단하거나 한다. FBEN 스위치(188)의 구성은 각각 임의이지만, 예를 들면, MOSFET에 의해 구성된다. 그 경우, 그 게이트 전극에 A/D 변환 제어부(113)로부터 FBEN 접속 제어 신호(FBEN)가 공급된다.
예를 들면, FBEN 접속 제어 신호(FBEN)가 온인 경우, FBEN 스위치(188)가 단락하고, 비교부(171)의 출력(비교 결과)이 각 FBL 스위치(162)에 공급된다. FBL 스위치(162)가 단락하고 있는 경우, 그 비교 결과가, 그 FBL 스위치(162)가 대응하는 단위 화소열의, 에어리어 주사부(111)에 선택된 행의 단위 화소(121)의 플로팅 디퓨전(FD)에 공급된다. 역으로, FBEN 접속 제어 신호(FBEN)가 오프인 경우, FBEN 스위치(188)는, 비교부(171)의 출력 단자와 FBL 스위치(162)와의 접속을 절단한다.
VROL 스위치(189)는, A/D 변환 제어부(113)의 제어에 의거하여, 소정의 전원 전위(VDD)를 피드백선(FBL)에 접속시키거나, 절단시키거나 한다. VROL 스위치(189)의 구성은 임의이지만, 예를 들면, MOSFET에 의해 구성된다. 그 경우, 게이트 전극에 A/D 변환 제어부(113)로부터 VROL 접속 제어 신호(VROL)가 공급된다.
또한, 에어리어 주사부(111), VSL 접속 제어부(112), A/D 변환 제어부(113), 및 FBL 접속 제어부(115)는, 제어부(110)에 제어되어 동작한다.
이미지 센서(100)는, 화소 유닛(120)마다, 이와 같은 구성을 갖다. 또한, 에어리어 주사부(111), VSL 접속 제어부(112), A/D 변환 제어부(113), FBL 접속 제어부(115), 및 D/A 변환부(DAC)(144)는, 화소 유닛(120)마다 마련되도록 하고, 자신이 할당된 화소 유닛(120)의 구성을 제어하도록 하여도 좋고, 복수의 화소 유닛(120)에 할당되고, 그 복수의 화소 유닛(120)의 구성을 제어하도록 하여도 좋다. 예를 들면, 에어리어 주사부(111), VSL 접속 제어부(112), A/D 변환 제어부(113), FBL 접속 제어부(115), 및 D/A 변환부(DAC)(144)가 이미지 센서(100)에 하나씩 마련되도록 하고, 그들이 모든 화소 유닛의 구성을 제어하도록 하여도 좋다.
<촬상 제어 처리의 흐름>
이상과 같은 구성의 이미지 센서(100)가 실행하는 처리의 흐름에 관해 설명한다. 도 8의 플로 차트를 참조하여, 이미지 센서(100)가, 예를 들면 촬상 화상을 얻을 때 등에 실행하는 촬상 제어 처리의 흐름의 예를 도 8의 플로 차트를 참조하여 설명한다.
촬상 제어 처리가 시작되면, 제어부(110)는, 에어리어 주사부(111)를 제어하여, 스텝 S101에서, 미처리의 화소 유닛(120)을 선택한다.
스텝 S102에서, 제어부(110)는, 스텝 S101에서 선택된 화소 유닛(120)에 관해, 증폭 트랜지스터(134)의 임계치의 편차를 억제하기 위해 피드백 페이즈 처리를 행한다.
이미지 센서(100)는, 화소 신호의 판독에서, 상관 2중 샘플링(CDS(Correlated Double Sampling))을 행한다. 즉, 스텝 S103에서, 제어부(110)는, 스텝 S101에서 선택된 화소 유닛(120)에 관해, 암전류 노이즈 등을 억제하기 위해 프리셋 리드 페이즈 처리를 행한다.
스텝 S104에서, 제어부(110)는, 에어리어 주사부(111)를 제어하여, 스텝 S101에서 선택된 화소 유닛(120)의 각 단위 화소(121)의 포토 다이오드(PD)(131)에 축적된 전하를, 플로팅 디퓨전(FD)에 전송시킨다.
스텝 S105에서, 제어부(110)는, 스텝 S101에서 선택된 화소 유닛(120)에 관해, 화소 신호를 판독한 데이터 리드 페이즈 처리를 행한다.
스텝 S106에서, 제어부(110)는, 화소 어레이(101)의 모든 화소 유닛(120)을
처리하였는지의 여부를 판정한다. 미처리의 화소 유닛(120)이 존재한다고 판정된 경우, 처리를 스텝 S101로 되돌아와, 그 이후의 처리를 반복한다.
또한, 스텝 S106에서, 화소 어레이(101)의 모든 화소 유닛(120)을 처리하였다고 판정된 경우, 촬상 제어 처리가 종료된다.
즉, 도 9에 도시되는 바와 같이, 화소 유닛(120)마다, 피드백 페이즈 처리(FB phase), 프리셋 리드 페이즈 처리(PreSet Read phase), 전하 전송(Transfer), 데이터 리드 페이즈 처리(Data Read phase)가 행하여진다.
또한, 도 9에 도시되는 바와 같이, 피드백 페이즈 처리(FB phase), 프리셋 리드 페이즈 처리(PreSet Read phase), 및 데이터 리드 페이즈 처리(Data Read phase)는, 각각, 화소 유닛(120) 내의 모든 단위 화소(121)에 관해 실행된다. 또한, 각 단위 화소에 관한 그들의 처리의 사이에, 오토 제로 처리(AZ)가 실행된다.
<피드백 페이즈 처리의 흐름>
다음에, 도 10의 플로 차트를 참조하여, 도 8의 스텝 S102에서 실행되는 피드백 페이즈 처리의 흐름의 예를 설명한다. 상술한 바와 같이, 이 피드백 페이즈 처리는, 화소 유닛(120)마다 실행된다.
피드백 페이즈 처리가 시작되면, 제어부(110)는, 에어리어 주사부(111)를 제어하여, 스텝 S121에서, 처리 대상의 화소 유닛(120)의, 미처리의 단위 화소행(단위 화소(121)의 행)을 처리 대상으로서 선택한다. 예를 들면, 에어리어 주사부(111)는, 아직 처리가 행하여지지 않은 단위 화소행 중의 어느 하나의 행의 셀렉트 제어 신호(SEL)를 온으로 한다.
스텝 S122에서, 제어부(110)는, 에어리어 주사부(111)를 제어하여, 스텝 S121에서 선택된 처리 대상의 단위 화소행의 리셋 제어 신호(RST)를 온으로 한다.
스텝 S123에서, 제어부(110)는, A/D 변환 제어부(113) 등을 제어하여, 오토 제로 처리(AZ)를 실행시킨다. 예를 들면, A/D 변환 제어부(113)는, 처리 대상의 화소 유닛(120)에 대응하는 에어리어 A/D 변환부(143)에 대해, AZ 접속 제어 신호(AZ)를 온으로 한다. 또한, A/D 변환 제어부(113)는, 그 에어리어 A/D 변환부(143)의 VRST 접속 제어 신호(VRST)를 온으로 한다.
스텝 S124에서, 제어부(110)는, VSL 접속 제어부(112)를 제어하여, 미처리의 단위 화소열(단위 화소(121)의 열)을 처리 대상으로서 선택한다. 예를 들면, VSL 접속 제어부(112)는, 처리 대상의 화소 유닛(120)의 어느 하나의 VSL 접속 제어 신호(VSL)를 온으로 한다. 이에 의해, 처리 대상의 단위 화소행 중의 하나의 단위 화소(121)가 처리 대상으로서 선택된다.
스텝 S125에서, 제어부(110)는, A/D 변환 제어부(113)나 FBL 접속 제어부(115)를 제어하여, 비교부(171)의 출력을 처리 대상의 단위 화소(121)에 리셋 레벨로서 피드백시키고, 그것을 이용하여, 플로팅 디퓨전(FD)을 리셋시킨다. 예를 들면, A/D 변환 제어부(113)는, FBEN 접속 제어 신호(FBEN)를 온으로 한다. 또한, FBL 접속 제어부(115)는, VSL 접속 제어 신호(VSL)가 온으로 된 열의 FBL 접속 제어 신호(FBL)를 온으로 한다.
스텝 S126에서, 제어부(110)는, VSL 접속 제어부(112), A/D 변환 제어부(113), FBL 접속 제어부(115)를 제어하여, 처리 대상의 단위 화소(121)의 플로팅 디퓨전(FD)에 리셋 레벨을 유지시킨다. 예를 들면, VSL 접속 제어부(112)는, 스텝 S124에서 온으로 한 VSL 접속 제어 신호(VSL)를 오프로 한다. 또한, 예를 들면, A/D 변환 제어부(113)는, 스텝 S125에서 온으로 한 FBEN 접속 제어 신호(FBEN)를 오프로 한다. 또한, 예를 들면, FBL 접속 제어부(115)는, 스텝 S125에서 온으로 한 FBL 접속 제어 신호(FBL)를 오프로 한다.
스텝 S127에서, 제어부(110)는, 처리 대상의 화소 유닛(120)의, 처리 대상의 단위 화소행의 모든 단위 화소열을 처리하였는지의 여부를 판정한다. 미처리의 단위 화소열이 존재한다고 판정된 경우, 처리는 스텝 S123으로 되돌아와, 그 이후의 처리가 반복된다. 또한, 스텝 S127에서, 처리 대상의 단위 화소행의 모든 단위 화소열이 처리되었다고 판정된 경우, 처리는 스텝 S128로 진행한다.
즉, 스텝 S123 내지 스텝 S127의 각 처리가, 처리 대상의 화소 유닛(120)의, 처리 대상의 단위 화소행의 모든 단위 화소(121)에 관해 실행된다. 그리고 1단위 화소행이 처리되면, 다음의 단위 화소행으로 처리가 진행한다.
스텝 S128에서, 제어부(110)는, 에어리어 주사부(111)를 제어하여, 스텝 S121에서 행하여진 처리 대상 행의 선택을 해제한다. 예를 들면, 에어리어 주사부(111)는, 스텝 S121에서 온으로 된 셀렉트 제어 신호(SEL)를 오프로 한다.
스텝 S129에서, 제어부(110)는, 에어리어 주사부(111)를 제어하여, 스텝 S122에서 온으로 된 리셋 제어 신호(RST)를 오프로 한다.
스텝 S130에서, 제어부(110)는, 처리 대상의 화소 유닛(120)에 관해, 모든 단위 화소행을 처리하였는지의 여부를 판정한다. 미처리의 단위 화소행이 존재한다고 판정된 경우, 처리는 스텝 S121로 되돌아와, 그 이후의 처리가 반복된다. 또한, 스텝 S130에서, 처리 대상의 화소 유닛(120)의 모든 단위 화소행(즉, 처리 대상의 화소 유닛(120)의 모든 단위 화소(121))가 처리되었다고 판정된 경우, 피드백 페이즈 처리가 종료되고, 처리는, 도 8로 되돌아온다.
즉, 스텝 S121 내지 스텝 S130의 각 처리가, 처리 대상의 화소 유닛(120)의 각 단위 화소행에 관해 행하여진다. 그리고 모든 단위 화소행이 처리되면, 다음의 페이즈(프리셋 리드 페이즈 처리)로 처리가 진행한다.
<피드백 페이즈의 타이밍 차트>
도 11은, 화소 유닛(120)상의 단위 화소행에 대한 피드백 페이즈 처리의 흐름의 예를 도시하는 타이밍 차트이다.
이 경우, 도 11에 도시되는 바와 같이, 셀렉트 제어 신호(ΦSEL1)가 온으로 되고(스텝 S121), 리셋 제어 신호(ΦRST1)가 온으로 된다(스텝 S122).
그 후, 시각(T1)에서 오토 제로 처리(AZ)가 행하여진다(스텝 S123). 그 때, AZ 접속 제어 신호(ΦAZ)와, VRST 접속 제어 신호(ΦVRST)가 온으로 된다.
이에 의해, 도 12에 도시되는 바와 같이, 비교부(171)의 입력과 출력이 단락되고, 수직 신호선(VSL)의 VSL 스위치(161)와 커패시터(182)와의 사이에는, 전원 전위(VRST)가 인가된다.
시각(T2)에서, 단위 화소(121-11)에 대한 처리가 행하여진다(스텝 S124 내지 스텝 S126). 그 때, FBEN 접속 제어 신호(ΦFBEN)가 온으로 되고, 또한, 단위 화소(121-11)에 대응하는 VSL 접속 제어 신호(ΦVSL1)와 FBL 접속 제어 신호(ΦFBL1)가 온으로 된다.
이에 의해, 도 13에 도시되는 바와 같이, 비교부(171)의 출력이 단위 화소(121-11)의 플로팅 디퓨전(FD)에 리셋 레벨로서 피드백된다. 또한, 그 리셋 레벨이 판독되고, 비교부(171)의 VSL측 입력단자에 공급된다.
이 때, 단위 화소(121-11)로부터 판독되는 신호의 신호 레벨은, VRST+ΔVOUT*GSF로 나타낼 수 있다. 또한, 비교부(171)의 출력(비교 결과)의 신호 레벨(VOUT)은, 이하의 식(1)으로 나타낼 수 있다.
VOUT=VRST+Vgs(amp)+ΔVOUT …(1)
ΔVOUT는, 비교부(171)의 출력(비교 결과)의 신호 레벨(VOUT)의 오차를 나타내고, 이하의 식(2)과 같이 구할 수 있다.
ΔVOUT=ΔVth/(1+GSF×GCM) …(2)
예를 들면, 증폭 트랜지스터(134)의 임계치 전압(Vth)의 오차(ΔVth)가 100[㎷]이고, GCM가 30이고, GSF 0.85라고 하면, ΔVOUT는, 3.8[㎷]이다.
그 후, FBEN 접속 제어 신호(ΦFBEN), VSL 접속 제어 신호(ΦVSL1), 및 FBL 접속 제어 신호(ΦFBL1)가 오프로 된다. 특히, FBL 접속 제어 신호(ΦFBL1)가 오프로 됨에 의해, 도 14에 도시되는 바와 같이, 단위 화소(121-11)의 플로팅 디퓨전(FD) 및 그 플로팅 디퓨전(FD)으로부터 FBL 스위치(162-1)까지의 피드백선(FBL1)에, 전위[VOUT+ΔVnoise(FBL1)]가 리셋 레벨로서 유지된다. 이 ΔVnoise(FBL1)에는, FBL 스위치(162-1)의 피드 스루와 kTC 노이즈가 포함된다. 이하에서, 특히 각 FBL 스위치(162)(피드백선(FBL))를 구별하여 설명할 필요가 없는 경우, ΔVnoise(FBL)라고 칭한다. 환언하면, ΔVnoise(FBLn)는, n번째의 피드백선(FBLn)에 대응하는 전위이고, FBL 스위치(162-n)의 피드 스루와 kTC 노이즈를 포함한다. 그리고, ΔVnoise(FBL)를 이용한 설명은, 어느 ΔVnoise(FBLn)에도 적용할 수 있다.
다음에, 단위 화소(121-21)에 대해 같은 처리가 반복된다. 즉, 우선, 시각(T3)에서 오토 제로 처리(AZ)가, 시각(T1)의 경우와 마찬가지로 행하여진다.
이에 의해, 도 14에 도시되는 바와 같이, 비교부(171)의 입력과 출력이 단락되고, 수직 신호선(VSL)의 VSL 스위치(161)와 커패시터(182)와의 사이에는, 전원 전위(VRST)가 인가된다.
다음에, 시각(T4)에서, 단위 화소(121-21)에 대한 처리가 행하여진다(스텝 S124 내지 스텝 S126). 그 때, FBEN 접속 제어 신호(ΦFBEN)가 온으로 되고, 또한, 단위 화소(121-21)에 대응하는 VSL 접속 제어 신호(ΦVSL2)와 FBL 접속 제어 신호(ΦFBL2)가 온으로 된다.
이에 의해, 도 15에 도시되는 바와 같이, 비교부(171)의 출력이 단위 화소(121-21)의 플로팅 디퓨전(FD)에 리셋 레벨로서 피드백된다. 또한, 그 리셋 레벨이 판독되고, 비교부(171)의 VSL측 입력단자에 공급된다.
또한, 시각(T5) 내지 시각(T8)에서, 단위 화소(121-31) 및 단위 화소(121-41)의 각각에 대해 같은 처리가 반복된다. 도 16은, 시각(T8)의 상태를 나타낸다. 이 때, 단위 화소(121-41)의 플로팅 디퓨전(FD)에 비교부(171)의 출력(VOUT)(즉, 전위[VRST+Vgs(amp)+ΔVOUT])가 피드백되어 있다. 또한, 단위 화소(121-11) 내지 단위 화소(121-31)의 각각에서, 플로팅 디퓨전(FD) 및 그 플로팅 디퓨전(FD)으로부터 FBL 스위치(162)까지의 피드백선(FBL)에, 전위[VOUT+ΔVnoise(FBL)]가 리셋 레벨로서 유지되어 있다. 이 ΔVnoise(FBL)의 값은, 상술한 바와 같이 FBL 스위치(162)의 피드 스루나 kTC 노이즈를 포함하기 때문에, 단위 화소(121)(피드백선(FBL))마다 독립하여 있다. 즉, 각 단위 화소(121)(피드백선(FBL))에는, 그 단위 화소(피드백선(FBL))에 대응하는 FBL 스위치(162)에 응한 값의 전위[VOUT+ΔVnoise(FBL)]가 유지된다.
단위 화소(121-41)에 대해서도, 이 후, FBL 접속 제어 신호(ΦFBL1)가 오프로 됨에 의해(FBL 스위치(162-4)가 오프됨에 의해), 플로팅 디퓨전(FD) 및 그 플로팅 디퓨전(FD)으로부터 FBL 스위치(162-4)까지의 피드백선(FBL4)에, 전위[VOUT+ΔVnoise(FBL4)]가 리셋 레벨로서 유지된다.
이와 같이 하여, 단위 화소(121-11) 내지 단위 화소(121-41)의 각각에서, 플로팅 디퓨전(FD) 및 그 플로팅 디퓨전(FD)으로부터 FBL 스위치(162)까지의 피드백선(FBL)에, 전위[VOUT+ΔV noise(FBL)]가 리셋 레벨로서 유지된다.
이상과 같이, 처리 대상 행의 모든 단위 화소(121)에 비교부(171)의 출력이 피드백되면, 리셋 제어 신호(ΦRST1)가 오프로 된다(시각(T9), 스텝 S129). 이에 의해, 단위 화소(121-11) 내지 단위 화소(121-41)의 각 플로팅 디퓨전(FD)이 리셋된다.
이에 의해, 도 17에 도시되는 바와 같이, 각 단위 화소(121)의 리셋 트랜지스터(133)가 오프 상태가 되고, 단위 화소(121-11) 내지 단위 화소(121-41)의 각 플로팅 디퓨전(FD)에 전위[VOUT+ΔVnoise(FBL)+ΔVnoise(RST)]가 유지된다. 이 ΔVnoise(RST)에는, 리셋 트랜지스터(133)의 피드 스루와 kTC 노이즈가 포함된다. 따라서 이 ΔVnoise(RST)의 값도, 단위 화소(121)(피드백선(FBL))마다 독립하고 있다. 즉, 각 단위 화소(121)의 플로팅 디퓨전(FD)에는, 그 단위 화소(피드백선(FBL))에 대응하는 FBL 스위치(162)나 리셋 트랜지스터(133)에 응한 값의 전위[VOUT+ΔVnoise(FBL)+ΔVnoise(RST)]가 유지된다. 이에 의해, 단위 화소(121) 사이의 증폭 트랜지스터(134)의 임계치 전압(Vth)의 편차가 저감된다.
도 18은, 화소 유닛(120)의 아래의 단위 화소행에 대한 피드백 페이즈 처리의 흐름의 예를 도시하는 타이밍 차트이다.
이 경우, 도 18에 도시되는 바와 같이, 셀렉트 제어 신호(SEL2)가 온으로 되고(스텝 S121), 리셋 제어 신호(RST2)가 온으로 된다(스텝 S122). 즉, 단위 화소(121-12) 내지 단위 화소(121-42)의 단위 화소행이 처리 대상으로 된다. 이 경우도, 오토 제로 처리나 각 단위 화소(121)에 대한 처리가, 도 11을 참조하여 설명한 경우와 마찬가지로 행하여진다.
도 19에 도시되는 바와 같이, 시각(T11)에서 오토 제로 처리가 행하여질 때, 그보다 전에 처리가 행하여진 단위 화소(121-11) 내지 단위 화소(121-41)의 각 플로팅 디퓨전(FD)에는, 전위[VOUT+ΔVnoise(FBL)+ΔVnoise(RST)]가 유지되어 있다.
그리고, 시각(T11) 내지 시각(T18)의 각 처리가 행하여짐에 의해, 도 20에 도시되는 바와 같이, 단위 화소(121-12) 내지 단위 화소(121-42)의 각 플로팅 디퓨전(FD) 및 그 플로팅 디퓨전(FD)으로부터 FBL 스위치(162)까지의 피드백선(FBL)에, 전위[VOUT+ΔVnoise(FBL)]가 리셋 레벨로서 유지된다.
이상과 같이, 처리 대상 행의 모든 단위 화소(121)에 비교부(171)의 출력이 피드백되면, 리셋 제어 신호(ΦRST2)가 오프로 된다(시각(T19), 스텝 S129). 이에 의해, 단위 화소(121-12) 내지 단위 화소(121-42)의 각 플로팅 디퓨전(FD)이 리셋된다.
이에 의해, 도 21에 도시되는 바와 같이, 각 단위 화소(121)의 리셋 트랜지스터가 오프 상태가 되고, 단위 화소(121-12) 내지 단위 화소(121-42)의 각 플로팅 디퓨전(FD)에 전위[VOUT+ΔVnoise(FBL)+ΔVnoise(RST)]가 유지된다. 이에 의해, 단위 화소(121) 사이의 증폭 트랜지스터의 임계치 전압(Vth)의 편차가 저감된다.
따라서 이미지 센서(100)는, 화소 사이의 증폭 트랜지스터(134)의 임계치 전압(Vth)의 편차를 억제할 수 있다. 이에 의해, 이미지 센서(100)는, 촬상 화상의 화질의 저감을 억제할 수 있다. 즉, 본 기술은, 에어리어 A/D 변환부를 갖는 이미지 센서에도 적용할 수 있다.
또한, FBL 스위치(162)를 마련함에 의해, 리셋 제어선(RST)을 화소 열만큼 준비할 필요가 없어지기 때문에, 하나의 앰프(비교부(171))에 대한 피드백하는 화소 열수를 자유롭게 설정할 수 있도록 된다. 즉, 배선수가 매우 적어지기 때문에, 배선층의 레이아웃의 자유도를 증대시킬 수 있다.
또한, 본 기술은, 상술한 바와 같이 FBL 스위치(162)를 마련하고, 상술한 바와 같이 그것을 구동시킴으로써 실현할 수 있기 때문에, 회로 규모의 증대를 억제할 수 있다. 또한, 도 7에 도시되는 바와 같이, FBL 스위치(162)는, 화소 영역(화소 어레이(101))의 밖에 배치할 수 있다. 따라서 화소 내의 트랜지스터 수를 변화시키지 않고서, 본 기술을 실현할 수 있다. 따라서 보다 용이하게 본 기술을 적용할 수 있고, 비용의 증대를 억제할 수 있다.
또한, 본 기술을 적용함에 의해, 각 수직 신호선(VSL)의 전위의 편차가 억제되기 때문에, 전류원인 부하 MOS의 D 레인지를 보다 좁게 할 수 있다.
<프리셋 리드 페이즈 처리의 흐름>
다음에, 도 22의 플로 차트를 참조하여, 도 8의 스텝 S103에서 실행되는 프리셋 리드 페이즈 처리의 흐름의 예를 설명한다.
프리셋 리드 페이즈 처리가 시작되면, 제어부(110)는, 스텝 S151에서, 에어리어 주사부(111)를 제어하여, 처리 대상의 화소 유닛(120)의, 미처리의 단위 화소행(단위 화소(121)의 행)을 처리 대상으로서 선택한다. 예를 들면, 에어리어 주사부(111)는, 처리가 행하여지지 않은 단위 화소행 중의 어느 하나의 행의 셀렉트 제어 신호(SEL)를 온으로 한다.
스텝 S152에서, 제어부(110)는, A/D 변환 제어부(113) 등을 제어하여, 오토 제로 처리(AZ)를 실행시킨다. 예를 들면, A/D 변환 제어부(113)는, 처리 대상의 화소 유닛(120)에 대응하는 에어리어 A/D 변환부(143)에 대해, AZ 접속 제어 신호(AZ)를 온으로 한다. 또한, A/D 변환 제어부(113)는, 그 에어리어 A/D 변환부(143)의 VRST 접속 제어 신호(VRST)를 온으로 한다.
스텝 S153에서, 제어부(110)는, A/D 변환 제어부(113)를 제어하여, kTC 노이즈를 판독시킨다. 예를 들면, A/D 변환 제어부(113)는, VRST 접속 제어 신호(VRST)를 온으로 한 채로, D/A 변환부(DAC)(144)가 생성하는 램프파(RAMP)를 비교부(171)의 DAC측 입력단자에 입력하고, 전원 전위(VRST)와의 비교를 행하게 한다.
그 비교가 종료되면, 스텝 S154에서, 제어부(110)는, VSL 접속 제어부(112)를 제어하여, 미처리의 단위 화소열(단위 화소(121)의 열)을 처리 대상으로서 선택한다. 예를 들면, VSL 접속 제어부(112)는, 처리 대상의 화소 유닛(120)의 어느 하나의 VSL 접속 제어 신호(VSL)를 온으로 한다. 이에 의해, 처리 대상의 단위 화소행 중의 하나의 단위 화소(121)가 처리 대상으로서 선택된다.
스텝 S155에서, 제어부(110)는, VSL 접속 제어부(112)나 A/D 변환 제어부(113)를 제어하여, 처리 대상의 단위 화소(121)로부터 리셋 레벨을 판독시킨다. 예를 들면, A/D 변환 제어부(113)는, D/A 변환부(DAC)(144)가 생성하는 램프파(RAMP)를 비교부(171)의 DAC측 입력단자에 기준 전압으로서 입력시키고, 처리 대상의 단위 화소(121)로부터 판독한 리셋 레벨과 기준 전압(램프파(RAMP))과의 비교를 행하게 한다.
그 비교가 종료되면, 스텝 S156에서, 제어부(110)는, 처리 대상의 화소 유닛(120)의, 처리 대상의 단위 화소행의 모든 단위 화소열을 처리하였는지의 여부를 판정한다. 미처리의 단위 화소열이 존재한다고 판정된 경우, 처리는 스텝 S152로 되돌아와, 그 이후의 처리가 반복된다. 또한, 스텝 S156에서, 처리 대상의 단위 화소행의 모든 단위 화소열이 처리되었다고 판정된 경우, 처리는 스텝 S157로 진행한다.
스텝 S157에서, 제어부(110)는, 에어리어 주사부(111)를 제어하여, 스텝 S151에서 행하여진 처리 대상 행의 선택을 해제한다. 예를 들면, 에어리어 주사부(111)는, 스텝 S151에서 온으로 된 셀렉트 제어 신호(SEL)를 오프로 한다.
스텝 S158에서, 제어부(110)는, 처리 대상의 화소 유닛(120)에 관해, 모든 단위 화소행을 처리하였는지의 여부를 판정한다. 미처리의 단위 화소행이 존재한다고 판정된 경우, 처리는 스텝 S151로 되돌아와, 그 이후의 처리가 반복된다. 또한, 스텝 S158에서, 처리 대상의 화소 유닛(120)의 모든 단위 화소행(즉, 처리 대상의 화소 유닛(120)의 모든 단위 화소(121))가 처리되었다고 판정된 경우, 프리셋 리드 페이즈 처리가 종료되고, 처리는, 도 8로 되돌아온다.
즉, 스텝 S151 내지 스텝 S158의 각 처리가, 처리 대상의 화소 유닛(120)의 각 단위 화소행에 관해 행하여진다. 그리고 모든 단위 화소행이 처리되면, 다음의 페이즈(전하 전송)에 처리가 진행한다.
<프리셋 리드 페이즈의 타이밍 차트>
도 23은, 화소 유닛(120)의 단위 화소(121-11) 및 단위 화소(121-21)에 대한 프리셋 리드 페이즈 처리의 흐름의 예를 도시하는 타이밍 차트이다.
이 경우, 도 23에 도시되는 바와 같이, 셀렉트 제어 신호(ΦSEL1)가 온으로 된다(스텝 S151).
그 후, 시각(T21)에서 오토 제로 처리(AZ)가 행하여진다(스텝 S152). 그 때, AZ 접속 제어 신호(ΦAZ)와, VRST 접속 제어 신호(ΦVRST)가 온으로 된다.
이에 의해, 도 24에 도시되는 바와 같이, 비교부(171)의 입력과 출력이 단락되고, 수직 신호선(VSL)의 VSL 스위치(161)와 커패시터(182)와의 사이에는(즉 비교부(171)의 VSL측 입력단자에는), 전원 전위(VRST)가 인가된다.
시각(T22)에서, kTC 노이즈의 판독이 행하여진다(스텝 S153). 그 때, VRST 접속 제어 신호(ΦVRST)가 온으로 된 채로, 즉, 도 25에 도시되는 바와 같이, 비교부(171)의 VSL측 입력단자에 전원 전위(VRST)가 인가된 채로, D/A 변환부(DAC)(144)로부터 공급되는 램프파(기준 전압)가, 비교부(171)의 DAC측 입력단자에 입력된다. 즉, 전원 전위(VRST)와 기준 전위(램프파)와의 비교가 행하여진다. 이에 의해, kTC 노이즈(ΔVnoise(CM))가 판독된다.
다음에, 시각(T23)에서, 처리 대상으로 하는 단위 화소열이 선택된다(스텝 S154). 그 때, VRST 접속 제어 신호(ΦVRST)가 오프로 되고, 처리 대상의 단위 화소(121-11)에 대응하는 VSL 접속 제어 신호(ΦVSL1)가 온으로 된다. 즉, 도 26에 도시되는 바와 같이, 단위 화소(121-11)의 플로팅 디퓨전(FD)에 유지되어 있던 리셋 레벨이, 비교부(171)의 VSL측 입력단자에 전송된다. 따라서 비교부(171)의 VSL측 입력단자의 전압은, [ΔVnoise(CM)+[ΔVOUT+ΔVnoise(FBL)+ΔVnoise(RST)]*GSF]가 된다. 또한, 커패시터(182)를 통하기 때문에 용량비가 승산되지만, 이 용량비는 충분히 「1」에 가깝기 때문에 생략할 수 있다.
시각(T24)에서, 처리 대상 단위 화소로부터의 리셋 레벨의 판독이 행하여진다(스텝 S155). 즉, 도 27에 도시되는 바와 같이, D/A 변환부(DAC)(144)로부터 공급되는 램프파(기준 전압)가, 비교부(171)의 DAC측 입력단자에 입력되고, 단위 화소(121-11)의 리셋 레벨과 기준 전위(램프파)와의 비교가 행하여진다.
그 때의 비교부(171)의 VSL측 입력단자의 전압은, [ΔVnoise(CM)+[ΔVOUT+ΔVnoise(FBL)+ΔV noise(RST)]*GSF]가 된다. 따라서 단위 화소(121-11)로부터 판독된 신호의 신호 레벨(Signal(P))은, 이하의 식(3)과 같이 된다.
Signal(P)=[ΔVnoise(CM)+[ΔVOUT+ΔVnoise(FBL)+ΔVnoise(RST)]*GSF]-[ΔVnoise (CM)]
=[ΔVOUT+ΔVnoise(FBL)+ΔVnoise(RST)]*GSF …(3)
다음에, 시각(T25) 내지 시각(T28)에서, 단위 화소(121-21)에 대해 같은 처리가 반복된다. 예를 들면, 시각(T27)에서는, 도 28에 도시되는 바와 같이, VSL 접속 제어 신호(ΦVSL2)가 온으로 되고, 단위 화소(121-21)의 플로팅 디퓨전(FD)에 유지되어 있던 리셋 레벨이, 비교부(171)의 VSL측 입력단자에 전송된다.
그리고, 시각(T28)에서는, 도 29에 도시되는 바와 같이, D/A 변환부(DAC)(144)로부터 공급되는 램프파(기준 전압)가, 비교부(171)의 DAC측 입력단자에 입력되고, 단위 화소(121-21)의 리셋 레벨과 기준 전위(램프파)와의 비교가 행하여진다.
도 30은, 화소 유닛(120)의 단위 화소(121-31) 및 단위 화소(121-41)에 대한 프리셋 리드 페이즈 처리의 흐름의 예를 도시하는 타이밍 차트이다. 도 30에 도시되는 바와 같이, 단위 화소(121-31) 및 단위 화소(121-41)의 각각에 대해, 단위 화소(121-11)의 경우와 같은 처리가 반복된다.
도 31은, 화소 유닛(120)의 단위 화소(121-12) 및 단위 화소(121-22)에 대한 프리셋 리드 페이즈 처리의 흐름의 예를 도시하는 타이밍 차트이다. 도 31에 도시되는 바와 같이, 단위 화소(121-12) 및 단위 화소(121-22)의 각각에 대해, 단위 화소(121-11)의 경우와 같은 처리가 반복된다. 단, 이 경우, 셀렉트 제어 신호(ΦSEL2)가 온으로 된다(스텝 S151).
도 32는, 화소 유닛(120)의 단위 화소(121-32) 및 단위 화소(121-42)에 대한 프리셋 리드 페이즈 처리의 흐름의 예를 도시하는 타이밍 차트이다. 도 32에 도시되는 바와 같이, 단위 화소(121-32) 및 단위 화소(121-42)의 각각에 대해, 단위 화소(121-12)의 경우와 같은 처리가 반복된다.
<전하 전송>
도 33은, 도 8의 스텝 S104에서 행하여지는 전하 전송의 양상의 예를 도시하는 타이밍 차트이다.
도 33에 도시되는 바와 같이, 시각(T61)에서, 에어리어 주사부(111)는, 처리 대상의 화소 유닛(120)의 각 단위 화소행의 전송 제어 신호(ΦTRG1, 2)를 온으로 하고, 그 이외의 제어 신호를 오프로 한다. 이에 의해, 도 34에 도시되는 바와 같이, 처리 대상의 화소 유닛(120)의 모든 단위 화소(121)에서, 포토 다이오드(PD)(131)에 축적된 전하가, 플로팅 디퓨전(FD)에 전송된다.
<데이터 리드 페이즈 처리의 흐름>
다음에, 도 35의 플로 차트를 참조하여, 도 8의 스텝 S105에서 실행되는 데이터 리드 페이즈 처리의 흐름의 예를 설명한다.
도 35에 도시되는 바와 같이, 제어부(110)는, 데이터 리드 페이즈 처리의 각 처리(스텝 S171 내지 스텝 S178)를, 프리셋 리드 페이즈 처리(도 22)의 각 처리(스텝 S151 내지 스텝 S158)와 마찬가지로 실행한다.
단, 스텝 S175에서, 제어부(110)는, 처리 대상의 단위 화소(121)로부터, 리셋 레벨이 아니라, 도 8의 스텝 S104의 처리에 의해 포토 다이오드(PD)(131)로부터 플로팅 디퓨전(FD)에 전송된 전하에 상당하는 화소 신호가 판독되고, 기준 전압(램프파)과 비교된다.
<데이터 리드 페이즈의 타이밍 차트>
도 36은, 화소 유닛(120)의 단위 화소(121-11) 및 단위 화소(121-21)에 대한 데이터 리드 페이즈 처리의 흐름의 예를 도시하는 타이밍 차트이다.
도 36에 도시되는 바와 같이, 이 경우, 도 23에 도시되는 프리셋 리드 페이즈 처리의 경우와 마찬가지로 각 처리가 실행된다.
예를 들면, 셀렉트 제어 신호(ΦSEL1)가 온으로 되고(스텝 S171), 시각(T71)에서 오토 제로 처리(AZ)가 행하여진다(스텝 S172). 그 때, AZ 접속 제어 신호(ΦAZ)와, VRST 접속 제어 신호(ΦVRST)가 온으로 된다.
그리고, 예를 들면, 시각(T72)에서는, 도 37에 도시되는 바와 같이, kTC 노이즈의 판독이 행하여진다(스텝 S173). 즉, 전원 전위(VRST)와 기준 전위(램프파)와의 비교가 행하여진다. 이에 의해, kTC 노이즈(ΔVnoise'(CM))가 판독된다.
또한 예를 들면, 시각(T73)에서, 처리 대상으로 하는 단위 화소열이 선택된다(스텝 S174). 그 때, VRST 접속 제어 신호(ΦVRST)가 오프로 되고, 처리 대상의 단위 화소(121-11)에 대응하는 VSL 접속 제어 신호(ΦVSL1)가 온으로 된다. 즉, 도 38에 도시되는 바와 같이, 단위 화소(121-11)의 플로팅 디퓨전(FD)에 유지되어 있던 전하에 상당하는 화소 신호가, 비교부(171)의 VSL측 입력단자에 전송된다. 따라서 비교부(171)의 VSL측 입력단자의 전압은, [Vsig+ΔVnoise'(CM)+[ΔVOUT+ΔVnoise(FBL)+ΔVnoise(RST)]*GSF]가 된다.
시각(T74)에서, 처리 대상 단위 화소로부터의 리셋 레벨의 판독이 행하여진다(스텝 S175). 즉, 도 39에 도시되는 바와 같이, D/A 변환부(DAC)(144)로부터 공급되는 램프파(기준 전압)가, 비교부(171)의 DAC측 입력단자에 입력되고, 단위 화소(121-11)의 화소 신호의 신호 레벨과 기준 전위(램프파)와의 비교가 행하여진다.
그 때의 비교부(171)의 VSL측 입력단자의 전압은, [Vsig+ΔVnoise'(CM)+[ΔVOUT+ΔVnoise(FBL)+ΔVnoise(RST)]*GSF]가 된다. 따라서 단위 화소(121-11)로부터 판독된 화소 신호의 신호 레벨(Signal(D))은, 이하의 식(4)과 같이 된다.
Signal(D)=[Vsig+ΔVnoise'(CM)+[ΔVOUT+ΔVnoise(FBL)+ΔVnoise(RST)]*GSF]-[ΔVnoise'(CM)]
=Vsig+[ΔVOUT+ΔVnoise(FBL)+ΔVnoise(RST)]*GSF …(4)
시각(T75) 내지 시각(T78)에서, 단위 화소(121-21)에 대해 같은 처리가 반복된다.
도 40은, 화소 유닛(120)의 단위 화소(121-31) 및 단위 화소(121-41)에 대한 데이터 리드 페이즈 처리의 흐름의 예를 도시하는 타이밍 차트이다. 도 40에 도시되는 바와 같이, 단위 화소(121-31) 및 단위 화소(121-41)의 각각에 대해, 단위 화소(121-11)의 경우와 같은 처리가 반복된다.
도 41은, 화소 유닛(120)의 단위 화소(121-12) 및 단위 화소(121-22)에 대한 데이터 리드 페이즈 처리의 흐름의 예를 도시하는 타이밍 차트이다. 도 41에 도시되는 바와 같이, 단위 화소(121-12) 및 단위 화소(121-22)의 각각에 대해, 단위 화소(121-11)의 경우와 같은 처리가 반복된다. 단, 이 경우, 셀렉트 제어 신호(ΦSEL2)가 온으로 된다(스텝 S171).
도 42는, 화소 유닛(120)의 단위 화소(121-32) 및 단위 화소(121-42)에 대한 데이터 리드 페이즈 처리의 흐름의 예를 도시하는 타이밍 차트이다. 도 42에 도시되는 바와 같이, 단위 화소(121-32) 및 단위 화소(121-42)의 각각에 대해, 단위 화소(121-12)의 경우와 같은 처리가 반복된다.
이상과 같이 각 처리를 행함에 의해, 이미지 센서(100)는, 촬상 화상의 화질의 저감을 억제할 수 있다.
<2. 제2의 실시의 형태>
<촬상 장치>
또한, 본 기술은, 촬상 소자 이외에도 적용할 수 있다. 예를 들면, 촬상 장치와 같은, 촬상 소자를 갖는 장치(전자 기기 등)에 본 기술을 적용하도록 하여도 좋다. 도 43은, 본 기술을 적용한 전자 기기의 한 예로서의 촬상 장치의 주된 구성예를 도시하는 블록도이다. 도 43에 도시되는 촬상 장치(600)는, 피사체를 촬상하고, 그 피사체의 화상을 전기 신호로서 출력하는 장치이다.
도 43에 도시되는 바와 같이 촬상 장치(600)는, 광학부(611), CMOS 이미지 센서(612), 화상 처리부(613), 표시부(614), 코덱 처리부(615), 기억부(616), 출력부(617), 통신부(618), 제어부(621), 조작부(622), 및 드라이브(623)를 갖는다.
광학부(611)는, 피사체까지의 초점을 조정하고, 초점이 맞는 위치로부터의 광을 집광하는 렌즈, 노출을 조정하는 조리개 및 촬상의 타이밍을 제어하는 셔터 등으로 이루어진다. 광학부(611)는, 피사체로부터의 광(입사광)을 투과하고, CMOS 이미지 센서(612)에 공급한다.
CMOS 이미지 센서(612)는, 입사광을 광전 변환하여 화소마다의 신호(화소 신호)를 A/D 변환하고, CDS 등의 신호 처리를 행하고, 처리 후의 촬상 화상 데이터를 화상 처리부(613)에 공급한다.
화상 처리부(613)는, CMOS 이미지 센서(612)에 의해 얻어진 촬상 화상 데이터를 화상 처리한다. 보다 구체적으로는, 화상 처리부(613)는, CMOS 이미지 센서(612)로부터 공급된 촬상 화상 데이터에 대해, 예를 들면, 혼색 보정이나, 흑 레벨 보정, 화이트 밸런스 조정, 디모자이크 처리, 매트릭스 처리, 감마 보정, 및 YC 변환 등의 각종 화상 처리를 시행한다. 화상 처리부(613)는, 화상 처리를 시행한 촬상 화상 데이터를 표시부(614)에 공급한다.
표시부(614)는, 예를 들면, 액정 디스플레이 등으로서 구성되고, 화상 처리부(613)로부터 공급된 촬상 화상 데이터의 화상(예를 들면, 피사체의 화상)을 표시한다.
화상 처리부(613)는, 또한, 화상 처리를 시행한 촬상 화상 데이터를, 필요에 응하여, 코덱 처리부(615)에 공급한다.
코덱 처리부(615)는, 화상 처리부(613)로부터 공급된 촬상 화상 데이터에 대해, 소정의 방식의 부호화 처리를 시행하고, 얻어진 부호화 데이터를 기억부(616)에 공급한다. 또한, 코덱 처리부(615)는, 기억부(616)에 기록되어 있는 부호화 데이터를 판독하고, 복호하여 복호 화상 데이터를 생성하고, 그 복호 화상 데이터를 화상 처리부(613)에 공급한다.
화상 처리부(613)는, 코덱 처리부(615)로부터 공급되는 복호 화상 데이터에 대해 소정의 화상 처리를 시행한다. 화상 처리부(613)는, 화상 처리를 시행한 복호 화상 데이터를 표시부(614)에 공급한다. 표시부(614)는, 예를 들면, 액정 디스플레이 등으로서 구성되고, 화상 처리부(613)로부터 공급된 복호 화상 데이터의 화상을 표시한다.
또한, 코덱 처리부(615)는, 화상 처리부(613)로부터 공급된 촬상 화상 데이터를 부호화한 부호화 데이터, 또는, 기억부(616)로부터 판독한 촬상 화상 데이터의 부호화 데이터를 출력부(617)에 공급하고, 촬상 장치(600)의 외부에 출력시키도록 하여도 좋다. 또한, 코덱 처리부(615)는, 부호화 전의 촬상 화상 데이터, 또는, 기억부(616)로부터 판독한 부호화 데이터를 복호하여 얻어진 복호 화상 데이터를 출력부(617)에 공급하고, 촬상 장치(600)의 외부에 출력시키도록 하여도 좋다.
또한, 코덱 처리부(615)는, 촬상 화상 데이터, 촬상 화상 데이터의 부호화 데이터, 또는, 복호 화상 데이터를, 통신부(618)를 통하여 다른 장치에 전송시키도록 하여도 좋다. 또한, 코덱 처리부(615)는, 촬상 화상 데이터나 화상 데이터의 부호화 데이터를, 통신부(618)를 통하여 취득하도록 하여도 좋다. 코덱 처리부(615)는, 통신부(618)를 통하여 취득한 촬상 화상 데이터나 화상 데이터의 부호화 데이터에 대해, 적절히, 부호화나 복호 등을 행한다. 코덱 처리부(615)는, 얻어진 화상 데이터 또는 부호화 데이터를, 상술한 바와 같이, 화상 처리부(613)에 공급하거나, 기억부(616), 출력부(617), 및 통신부(618)에 출력하도록 하여도 좋다.
기억부(616)는, 코덱 처리부(615)로부터 공급되는 부호화 데이터 등을 기억한다. 기억부(616)에 격납된 부호화 데이터는, 필요에 응하여 코덱 처리부(615)에 판독되어 복호된다. 복호 처리에 의해 얻어진 촬상 화상 데이터는, 표시부(614)에 공급되고, 그 촬상 화상 데이터에 대응하는 촬상 화상이 표시된다.
출력부(617)는, 외부 출력 단자 등 외부 출력 인터페이스를 가지며, 코덱 처리부(615)를 통하여 공급되는 각종 데이터를, 그 외부 출력 인터페이스를 통하여 촬상 장치(600)의 외부에 출력한다.
통신부(618)는, 코덱 처리부(615)로부터 공급되는 화상 데이터나 부호화 데이터 등의 각종 정보를, 소정의 통신(유선 통신 또는 무선 통신)의 통신 상대인 다른 장치에 공급한다. 또한, 통신부(618)는, 소정의 통신(유선 통신 또는 무선 통신)의 통신 상대인 다른 장치로부터, 화상 데이터나 부호화 데이터 등의 각종 정보를 취득하고, 그것을 코덱 처리부(615)에 공급한다.
제어부(621)는, 촬상 장치(600)의 각 처리부(점선(620) 내에 도시되는 각 처리부, 조작부(622) 및 드라이브(623))의 동작을 제어한다.
조작부(622)는, 예를 들면, 조그다이얼(상표), 키, 버튼, 또는 터치 패널 등의 임의의 입력 디바이스에 의해 구성되고, 예를 들면 유저 등에 의한 조작 입력을 받고, 그 조작 입력에 대응하는 신호를 제어부(621)에 공급한다.
드라이브(623)는, 자신에게 장착된, 예를 들면, 자기 디스크, 광디스크, 광자기 디스크, 또는 반도체 메모리 등의 리무버블 미디어(624)에 기억되어 있는 정보를 판독한다. 드라이브(623)는, 리무버블 미디어(624)로부터 프로그램이나 데이터 등의 각종 정보를 판독하고, 그것을 제어부(621)에 공급한다. 또한, 드라이브(623)는, 기록 가능한 리무버블 미디어(624)가 자신에게 장착된 경우, 제어부(621)를 통하여 공급되는, 예를 들면 화상 데이터나 부호화 데이터 등의 각종 정보를, 그 리무버블 미디어(624)에 기억시킨다.
이상과 같은 촬상 장치(600)의 CMOS 이미지 센서(612)로서, 각 실시의 형태에서 상술한 본 기술을 적용한다. 즉, CMOS 이미지 센서(612)로서, 상술한 이미지 센서(100)가 사용된다. 이에 의해, CMOS 이미지 센서(612)는, 촬상 화상의 화질의 저감을 억제할 수 있다. 따라서 촬상 장치(600)는, 피사체를 촬상함에 의해, 보다 고화질의 촬상 화상을 얻을 수 있다.
상술한 일련의 처리는, 하드웨어에 의해 실행시킬 수도 있고, 소프트웨어에 의해 실행시킬 수도 있다. 상술한 일련의 처리를 소프트웨어에 의해 실행시키는 경우에는, 그 소프트웨어를 구성하는 프로그램이, 네트워크나 기록 매체로부터 인스톨된다.
이 기록 매체는, 예를 들면, 도 43에 도시되는 바와 같이, 장치 본체와는 별개로, 유저에게 프로그램을 배신하기 위해 배포되는, 프로그램이 기록되어 있는 리무버블 미디어(624)에 의해 구성된다. 이 리무버블 미디어(624)로는, 자기 디스크(플렉시블 디스크를 포함한다)나 광디스크(CD-ROM이나 DVD를 포함한다)가 포함된다. 또한, 광자기 디스크(MD(Mini Disc)를 포함한다)나 반도체 메모리 등도 포함된다.
그 경우, 프로그램은, 그 리무버블 미디어(624)를 드라이브(623)에 장착함에 의해, 기억부(616)에 인스톨할 수 있다.
또한, 이 프로그램은, 로컬 에어리어 네트워크, 인터넷, 디지털 위성 방송이라고 하는, 유선 또는 무선의 전송 매체를 통하여 제공할 수도 있다. 그 경우, 프로그램은, 통신부(618)에서 수신하고, 기억부(616)에 인스톨할 수 있다.
그 밖에, 이 프로그램은, 기억부(616)나 제어부(621) 내의 ROM(Read Only Memory) 등에, 미리 인스톨하여 둘 수 있다.
또한, 컴퓨터가 실행하는 프로그램은, 본 명세서에서 설명하는 순서에 따라 시계열적으로 처리가 행하여지는 프로그램이라도 좋고, 병렬로, 또는 호출이 행하여진 때 등의 필요한 타이밍에서 처리가 행하여지는 프로그램이라도 좋다.
또한, 본 명세서에서, 기록 매체에 기록된 프로그램을 기술하는 스텝은, 기재된 순서에 따라 시계열적으로 행하여지는 처리는 물론, 반드시 시계열적으로 처리되지 않더라도, 병렬적 또는 개별적으로 실행되는 처리도 포함하는 것이다.
또한, 상술한 각 스텝의 처리는, 상술한 각 장치, 또는, 상술한 각 장치 이외의 임의의 장치에서, 실행할 수 있다. 그 경우, 그 처리를 실행하는 장치가, 상술한, 그 처리를 실행하는데 필요한 기능(기능 블록 등)을 갖도록 하면 좋다. 또한, 처리에 필요한 정보를, 적절히, 그 장치에 전송하도록 하면 좋다.
또한, 본 명세서에서, 시스템이란, 복수의 구성 요소(장치, 모듈(부품) 등)의 집합을 의미하고, 모든 구성 요소가 동일 몸체 중에 있는지의 여부는 묻지 않는다. 따라서 별개의 몸체에 수납되고, 네트워크를 통하여 접속되어 있는 복수의 장치 및 하나의 몸체의 중에 복수의 모듈이 수납되어 있는 하나의 장치는, 모두, 시스템이다.
또한, 이상에서, 하나의 장치(또는 처리부)로서 설명한 구성을 분할하여, 복수의 장치(또는 처리부)로서 구성하도록 하여도 좋다. 역으로, 이상에서 복수의 장치(또는 처리부)로서 설명한 구성을 통합하여 하나의 장치(또는 처리부)로서 구성되도록 하여도 좋다. 또한, 각 장치(또는 각 처리부)의 구성에 상술한 이외의 구성을 부가하도록 하여도 물론 좋다. 또한, 시스템 전체로서의 구성이나 동작이 실질적으로 같으면, 어느 장치(또는 처리부)의 구성의 일부를 다른 장치(또는 다른 처리부)의 구성에 포함하도록 하여도 좋다.
이상, 첨부 도면을 참조하면서 본 개시의 알맞은 실시 형태에 관해 상세히 설명하였지만, 본 개시의 기술적 범위는 이러한 예로 한정되지 않는다. 본 개시의 기술 분야에서의 통상의 지식을 갖는 자라면, 청구의 범위에 기재된 기술적 사상의 범주 내에서, 각종의 변경예 또는 수정예에 상도할 수 있음은 분명하고, 이들에 대해서도, 당연히 본 개시의 기술적 범위에 속하는 것으로 이해된다.
예를 들면, 본 기술은, 하나의 기능을, 네트워크를 통하여 복수의 장치에서 분담, 공동하여 처리하는 클라우드 컴퓨팅의 구성을 취할 수 있다.
또한, 상술의 플로 차트에서 설명한 각 스텝은, 하나의 장치에서 실행하는 외에, 복수의 장치에서 분담하여 실행할 수 있다.
또한, 1개의 스텝에 복수의 처리가 포함되는 경우에는, 그 하나의 스텝에 포함되는 복수의 처리는, 하나의 장치에서 실행하는 외에, 복수의 장치에서 분담하여 실행할 수 있다.
또한, 본 기술은, 이것으로 한하지 않고, 이와 같은 장치 또는 시스템을 구성하는 장치에 탑재하는 모든 구성, 예를 들면, 시스템 LSI(Large Scale Integration) 등으로서의 프로세서, 복수의 프로세서 등을 이용하는 모듈, 복수의 모듈 등을 이용하는 유닛, 유닛에 또한 그 밖의 기능을 부가한 세트 등(즉, 장치의 일부의 구성)으로서 실시할 수도 있다.
또한, 본 기술은 이하와 같은 구성도 취할 수 있다.
(1) 단위 화소로부터 판독된 신호를 기준 전압과 비교하는 비교부의 출력과 상기 단위 화소의 플로팅 디퓨전과의 접속을 제어하는 접속 제어부와,
상기 접속 제어부의 제어에 따라, 상기 비교부의 출력과 상기 단위 화소의 플로팅 디퓨전을 접속 또는 절단하는 접속부를 구비하는 신호 처리 장치.
(2) 상기 접속부는, 상기 접속 제어부로부터 공급되는 제어 신호에 의거하여, 상기 비교부의 출력과 상기 단위 화소의 상기 플로팅 디퓨전을 접속하거나 절단하거나 하는 스위치로서 구동하는 MOSFET를 갖는 (1)에 기재된 신호 처리 장치.
(3) 상기 접속부는, 상기 접속 제어부의 제어에 따라, 상기 비교부의 출력과, 상기 단위 화소의 상기 플로팅 디퓨전에 접속되는 리셋 트랜지스터를 접속 또는 절단하는 (1) 또는 (2)에 기재된 신호 처리 장치.
(4) 상기 접속부는, 복수의 상기 단위 화소가 행렬형상으로 배치되는 화소 어레이에 대해, 상기 단위 화소의 열마다 마련되는 (1) 내지 (3)의 어느 하나에 기재된 신호 처리 장치.
(5) 상기 화소 어레이에서, 상기 화소 어레이의 일부의 단위 화소로 이루어지는 단위 화소 유닛이 복수 형성되고, 상기 접속부는, 각 단위 화소 유닛에 대해, 상기 단위 화소의 열마다 마련되는 (1) 내지 (4)의 어느 하나에 기재된 신호 처리 장치.
(6) 상기 접속 제어부는, 상기 접속부를 제어하여, 상기 비교부의 출력과 상기 단위 화소의 상기 플로팅 디퓨전을 접속함에 의해, 상기 비교부의 출력을 리셋 레벨로서 상기 플로팅 디퓨전에 피드백시키고, 그 후, 상기 접속부를 제어하여, 상기 비교부의 출력과 상기 단위 화소의 상기 플로팅 디퓨전을 절단함에 의해, 상기 플로팅 디퓨전에 상기 리셋 레벨을 유지시키는 (1) 내지 (5)의 어느 하나에 기재된 신호 처리 장치.
(7) 상기 단위 화소의 행마다 상기 리셋 트랜지스터의 동작을 제어하는 리셋 제어부를 또한 구비하고, 상기 리셋 제어부는, 상기 화소 어레이의 처리 대상의 상기 단위 화소의 행의 상기 리셋 트랜지스터를 접속시키고, 상기 접속 제어부는, 그 후, 상기 접속부를 제어하여, 상기 비교부의 출력과 상기 단위 화소의 각 열의 상기 플로팅 디퓨전을 순차적으로 접속함에 의해, 상기 비교부의 출력을 상기 리셋 레벨로서 상기 단위 화소의 각 열의 상기 플로팅 디퓨전에 순차적으로 피드백시키고, 그 후, 상기 접속부를 제어하여, 상기 비교부의 출력과 상기 단위 화소의 상기 플로팅 디퓨전을 절단함에 의해, 상기 플로팅 디퓨전에 상기 리셋 레벨을 유지시키고, 상기 리셋 제어부는, 그 후, 또한, 상기 화소 어레이의 처리 대상의 상기 단위 화소의 행의 상기 리셋 트랜지스터를 절단시키는 (1) 내지 (6)의 어느 하나에 기재된 신호 처리 장치.
(8) 상기 단위 화소로부터 판독되는 신호를 전송하는 신호선과, 상기 비교부의 입력과의 접속을 제어하는 신호선 접속 제어부와, 상기 신호선 접속 제어부의 제어에 따라, 상기 신호선과 상기 비교부의 입력을 접속 또는 절단하는 신호선 접속부를 더 구비하는 (1) 내지 (7)의 어느 하나에 기재된 신호 처리 장치.
(9) 상기 신호선 접속부는, 복수의 단위 화소가 행렬형상으로 배치되는 화소 어레이에 대해, 상기 단위 화소의 열마다 마련되는 (1) 내지 (8)의 어느 하나에 기재된 신호 처리 장치.
(10) 상기 신호선 접속 제어부는, 상기 접속 제어부가 상기 비교부의 출력을 리셋 레벨로서 상기 플로팅 디퓨전에 피드백시킬 때, 당해 단위 화소의 열의 상기 신호선 접속부를 제어하여, 당해 단위 화소의 열의 상기 신호선과 상기 비교부의 입력을 접속시키는 (1) 내지 (9)의 어느 하나에 기재된 신호 처리 장치.
(11) 상기 비교부와, 상기 비교부의 비교 결과가 변화할 때까지를 카운트하는 카운터를 더 구비하는 (1) 내지 (10)의 어느 하나에 기재된 신호 처리 장치.
(12) 상기 비교부 및 상기 카운터는, 복수의 상기 단위 화소가 행렬형상으로 배치되는 화소 어레이에 복수 형성되는, 상기 화소 어레이의 일부의 단위 화소로 이루어지는 단위 화소 유닛마다 마련되는 (1) 내지 (11)의 어느 하나에 기재된 신호 처리 장치.
(13) 복수의 상기 단위 화소로 이루어지는 단위 화소군을 더 구비하는 (1) 내지 (12)의 어느 하나에 기재된 신호 처리 장치.
(14) 상기 단위 화소군은, 복수의 상기 단위 화소가 행렬형상으로 배치되는 화소 어레이를 형성하고, 상기 접속부는, 상기 화소 어레이에 대해, 상기 단위 화소의 열마다 마련되는 (1) 내지 (13)의 어느 하나에 기재된 신호 처리 장치.
(15) 상기 화소 어레이에서, 상기 화소 어레이의 일부의 단위 화소로 이루어지는 단위 화소 유닛이 복수 형성되고, 상기 접속부는, 각 단위 화소 유닛에 대해, 상기 단위 화소의 열마다 마련되는 (1) 내지 (14)의 어느 하나에 기재된 신호 처리 장치.
(16) 단위 화소로부터 판독된 신호를 기준 전압과 비교하는 비교부의 출력과 상기 단위 화소의 플로팅 디퓨전을 접속함에 의해, 상기 비교부의 출력을 리셋 레벨로서 상기 플로팅 디퓨전에 피드백시키고, 상기 비교부의 출력과 상기 단위 화소의 상기 플로팅 디퓨전을 절단함에 의해, 상기 플로팅 디퓨전에 상기 리셋 레벨을 유지시키는 제어 방법.
(17) 복수의 단위 화소가 행렬형상으로 배치되는 화소 어레이와, 상기 단위 화소로부터 판독된 신호를 기준 전압과 비교하는 비교부의 출력과 상기 단위 화소의 플로팅 디퓨전과의 접속을 제어하는 접속 제어부와, 상기 화소 어레이에 대해 상기 단위 화소의 열마다 마련되고, 각각이, 상기 접속 제어부의 제어에 따라, 상기 비교부의 출력과 상기 단위 화소의 플로팅 디퓨전을 접속 또는 절단하는 접속부를 구비하는 촬상 소자.
(18) 상기 비교부와, 상기 비교부의 비교 결과가 변화할 때까지를 카운트하는 카운터를 또한 구비하고, 상기 화소 어레이에서, 상기 화소 어레이의 일부의 단위 화소로 이루어지는 단위 화소 유닛이 복수 형성되고, 상기 비교부 및 상기 카운터는, 상기 단위 화소 유닛마다 마련되고, 상기 접속부는, 각 단위 화소 유닛에 대해, 상기 단위 화소의 열마다 마련되는 (17)에 기재된 촬상 소자.
(19) 복수의 반도체 기판을 가지며, 상기 접속 제어부, 상기 접속부, 상기 비교부, 및 상기 카운터는, 상기 화소 어레이가 형성되는 반도체 기판과 다른 반도체 기판에 형성되는 (17) 또는 (18)에 기재된 촬상 소자.
(20) 피사체를 촬상하는 촬상부와, 상기 촬상부에 의한 촬상에 의해 얻어진 화상 데이터를 화상 처리하는 화상 처리부를 구비하고, 상기 촬상부는, 복수의 단위 화소가 행렬형상으로 배치되는 화소 어레이와, 상기 단위 화소로부터 판독된 신호를 기준 전압과 비교하는 비교부의 출력과 상기 단위 화소의 플로팅 디퓨전과의 접속을 제어하는 접속 제어부와, 상기 화소 어레이에 대해 상기 단위 화소의 열마다 마련되고, 각각이, 상기 접속 제어부의 제어에 따라, 상기 비교부의 출력과 상기 단위 화소의 플로팅 디퓨전을 접속 또는 절단하는 접속부를 구비하는 전자 기기.
100 : 이미지 센서 101 : 화소 어레이
102 : VSL 접속부 103 : A/D 변환부
104 : 수평 전송부 105 : FBL 접속부
110 : 제어부 111 : 에어리어 주사부
112 : VSL 접속 제어부 113 : A/D 변환부
114 : 수평 주사부 115 : FBL 접속 제어부
120 : 화소 유닛 121 : 단위 화소
141 : 에어리어 FBL 접속부 142 : 에어리어 VSL 접속부
143 : 에어리어 A/D 변환부 144 : D/A 변환부
151 : 화소 기판 152 : 회로 기판
161 : VSL 스위치 162 : FBL 스위치
171 : 비교부 172 : 카운터
181 및 182 : 커패시터 183 : VRST 스위치
184 : XOFFLM 스위치 185 : 전류원
186 및 187 : AZ 스위치 188 : FBEN 스위치
189 : VROL 스위치 600 : 촬상 장치
612 : CMOS 이미지 센서

Claims (2)

  1. 광검출 장치에 있어서,
    제1 광전 변환 영역과,
    상기 제1 광전 변환 영역에 접속하는 제1 리셋 트랜지스터와,
    제2의 광전 변환 영역과,
    상기 제1 광전 변환 영역에 접속되고, 화소 신호를 전송하는 제1 신호선을 포함하는 제1 기판과;
    상기 제1 기판에 적층되며,
    기준 전압 생성기와,
    상기 기준 전압 생성기에 접속되어, 기준 신호를 전송하는 제2 신호 전송선과,
    ADC의 적어도 일부를 포함하는 제2 기판과;
    비교기의 제1 입력과 제1 신호선이 제1 커패시터를 통하여 접속되며,
    비교기의 제2 입력과 제2 신호선이 제2 커패시터를 통하여 접속되며,
    상기 제1 신호선과 상기 비교기의 제1 출력이 제1 오토 제로 스위치를 통하여 선택적으로 접속되며,
    상기 제2 신호선과 상기 비교기의 제2 출력이 제2 오토 제로 스위치를 통하여 선택적으로 접속하는 비교기를 포함하는 ADC를 포함하고,
    상기 제1 광전 변환 영역과 상기 제2 광전 변환 영역은 비교기를 공유하는 것을 특징으로 하는 광검출 장치.
  2. 제1항에 있어서,
    제1의 화소 유닛이 상기 제1의 광전 변환 영역과 상기 제2의 광전 변환 영역을 포함하고,
    제1 기판에 배치된 제1의 화소 유닛과, 제2 기판에 배치된 상기 ADC가, 적어도 일부 오버랩하는 것을 특징으로 하는 광검출 장치.
KR1020217029435A 2014-05-26 2015-05-14 신호 처리 장치, 제어 방법, 촬상 소자 및 전자 기기 KR20210115064A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2014107809 2014-05-26
JPJP-P-2014-107809 2014-05-26
PCT/JP2015/063862 WO2015182390A1 (ja) 2014-05-26 2015-05-14 信号処理装置、制御方法、撮像素子、並びに、電子機器
KR1020167030591A KR102303870B1 (ko) 2014-05-26 2015-05-14 신호 처리 장치, 제어 방법, 촬상 소자 및 전자 기기

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020167030591A Division KR102303870B1 (ko) 2014-05-26 2015-05-14 신호 처리 장치, 제어 방법, 촬상 소자 및 전자 기기

Publications (1)

Publication Number Publication Date
KR20210115064A true KR20210115064A (ko) 2021-09-24

Family

ID=54698727

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020167030591A KR102303870B1 (ko) 2014-05-26 2015-05-14 신호 처리 장치, 제어 방법, 촬상 소자 및 전자 기기
KR1020217029435A KR20210115064A (ko) 2014-05-26 2015-05-14 신호 처리 장치, 제어 방법, 촬상 소자 및 전자 기기

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020167030591A KR102303870B1 (ko) 2014-05-26 2015-05-14 신호 처리 장치, 제어 방법, 촬상 소자 및 전자 기기

Country Status (5)

Country Link
US (2) US10044955B2 (ko)
JP (1) JP6607187B2 (ko)
KR (2) KR102303870B1 (ko)
CN (1) CN106464819B (ko)
WO (1) WO2015182390A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023033391A1 (ko) 2021-08-30 2023-03-09 주식회사 엘지에너지솔루션 원통형 배터리 셀 및 이를 포함하는 배터리 팩 및 자동차

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10044955B2 (en) * 2014-05-26 2018-08-07 Sony Corporation Signal processing device, controlling method, image sensing device, and electronic device
US10547806B2 (en) 2016-04-14 2020-01-28 Sony Corporation Solid-state imaging element, method for operating solid-state imaging element, imaging device, and electronic equipment
US10910430B2 (en) * 2016-06-08 2021-02-02 Sony Corporation Imaging device with opening parts for power and signal paths
US9967496B2 (en) * 2016-06-30 2018-05-08 Sony Corporation Active reset circuit for reset spread reduction in single-slope ADC
JP2018007035A (ja) 2016-07-01 2018-01-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP6661498B2 (ja) * 2016-09-12 2020-03-11 シャープ株式会社 放射線検出器、および放射線検出方法
JP7074128B2 (ja) * 2017-03-29 2022-05-24 株式会社ニコン 撮像素子および電子カメラ
US10686996B2 (en) 2017-06-26 2020-06-16 Facebook Technologies, Llc Digital pixel with extended dynamic range
US10917589B2 (en) * 2017-06-26 2021-02-09 Facebook Technologies, Llc Digital pixel with extended dynamic range
US10598546B2 (en) 2017-08-17 2020-03-24 Facebook Technologies, Llc Detecting high intensity light in photo sensor
US11906353B2 (en) 2018-06-11 2024-02-20 Meta Platforms Technologies, Llc Digital pixel with extended dynamic range
US10897586B2 (en) 2018-06-28 2021-01-19 Facebook Technologies, Llc Global shutter image sensor
US11943561B2 (en) 2019-06-13 2024-03-26 Meta Platforms Technologies, Llc Non-linear quantization at pixel sensor
US11936998B1 (en) 2019-10-17 2024-03-19 Meta Platforms Technologies, Llc Digital pixel sensor having extended dynamic range
US11902685B1 (en) 2020-04-28 2024-02-13 Meta Platforms Technologies, Llc Pixel sensor having hierarchical memory
US11956560B2 (en) 2020-10-09 2024-04-09 Meta Platforms Technologies, Llc Digital pixel sensor having reduced quantization operation

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10281870A (ja) 1997-02-04 1998-10-23 Matsushita Electron Corp 物理量分布検知半導体装置およびその駆動方法
JP2012019167A (ja) 2010-07-09 2012-01-26 Panasonic Corp 固体撮像装置およびその駆動方法
JP2012019168A (ja) 2010-07-09 2012-01-26 Panasonic Corp 固体撮像装置
JP2012114838A (ja) 2010-11-26 2012-06-14 Panasonic Corp 固体撮像装置およびカメラシステム
JP2012151369A (ja) 2011-01-20 2012-08-09 Panasonic Corp 固体撮像装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6535247B1 (en) * 1998-05-19 2003-03-18 Pictos Technologies, Inc. Active pixel sensor with capacitorless correlated double sampling
WO2003024091A1 (en) * 2000-11-16 2003-03-20 California Institute Of Technology Photodiode cmos imager with column-feedback soft-reset
US6777660B1 (en) * 2002-02-04 2004-08-17 Smal Technologies CMOS active pixel with reset noise reduction
US7277129B1 (en) * 2002-10-31 2007-10-02 Sensata Technologies, Inc. Pixel design including in-pixel correlated double sampling circuit
US7417678B2 (en) * 2003-01-08 2008-08-26 Sensata Technologies, Inc. Precise CMOS imager transfer function control for expanded dynamic range imaging using variable-height multiple reset pulses
KR20050077434A (ko) * 2004-01-28 2005-08-02 삼성전자주식회사 소비 전력을 줄일 수 있는 고체 촬상 장치
JP4747781B2 (ja) * 2005-10-27 2011-08-17 船井電機株式会社 撮像装置
US9609243B2 (en) * 2007-05-25 2017-03-28 Uti Limited Partnership Systems and methods for providing low-noise readout of an optical sensor
KR101512737B1 (ko) * 2008-11-06 2015-04-22 삼성전자주식회사 픽셀 센서 어레이 및 이를 이용한 이미지 센서
JP5620693B2 (ja) * 2010-02-26 2014-11-05 パナソニック株式会社 固体撮像装置およびその駆動方法、カメラ
KR20120015702A (ko) * 2010-08-13 2012-02-22 삼성전자주식회사 단위 화소 및 이를 포함하는 화소 어레이
JP5868049B2 (ja) * 2011-07-19 2016-02-24 キヤノン株式会社 撮像装置
CN103703760B (zh) * 2011-08-04 2017-08-25 松下知识产权经营株式会社 固体摄像装置以及开关电路
US9191598B2 (en) * 2011-08-09 2015-11-17 Altasens, Inc. Front-end pixel fixed pattern noise correction in imaging arrays having wide dynamic range
JP5862126B2 (ja) * 2011-09-06 2016-02-16 ソニー株式会社 撮像素子および方法、並びに、撮像装置
WO2015038569A2 (en) * 2013-09-10 2015-03-19 Rambus Inc. Oversampled image sensor with conditional pixel readout
US20150172573A1 (en) * 2013-12-16 2015-06-18 Yibing Michelle Wang Reset noise reduction with feedback
US10044955B2 (en) * 2014-05-26 2018-08-07 Sony Corporation Signal processing device, controlling method, image sensing device, and electronic device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10281870A (ja) 1997-02-04 1998-10-23 Matsushita Electron Corp 物理量分布検知半導体装置およびその駆動方法
JP2012019167A (ja) 2010-07-09 2012-01-26 Panasonic Corp 固体撮像装置およびその駆動方法
JP2012019168A (ja) 2010-07-09 2012-01-26 Panasonic Corp 固体撮像装置
JP2012114838A (ja) 2010-11-26 2012-06-14 Panasonic Corp 固体撮像装置およびカメラシステム
JP2012151369A (ja) 2011-01-20 2012-08-09 Panasonic Corp 固体撮像装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
비특허 문헌 1 : 가가야 료, 이께베 마사유키, 아자이 테쓰야, 아메미야 요시히토, "부귀환 리셋에 의한 CMOS 이미지 센서의 편차 보상", 영상정보 미디어 학회지 Vol. 59, No. 3(2005), 홋카이도대학, 2005년

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023033391A1 (ko) 2021-08-30 2023-03-09 주식회사 엘지에너지솔루션 원통형 배터리 셀 및 이를 포함하는 배터리 팩 및 자동차

Also Published As

Publication number Publication date
US10389958B2 (en) 2019-08-20
US20170264841A1 (en) 2017-09-14
CN106464819A (zh) 2017-02-22
KR20170008732A (ko) 2017-01-24
WO2015182390A1 (ja) 2015-12-03
CN106464819B (zh) 2020-01-14
KR102303870B1 (ko) 2021-09-23
JPWO2015182390A1 (ja) 2017-04-20
US10044955B2 (en) 2018-08-07
JP6607187B2 (ja) 2019-11-20
US20190014279A1 (en) 2019-01-10

Similar Documents

Publication Publication Date Title
KR102303870B1 (ko) 신호 처리 장치, 제어 방법, 촬상 소자 및 전자 기기
JP7029683B2 (ja) 撮像装置
CN110771155B (zh) 固态摄像装置、固态摄像装置的驱动方法、以及电子设备
US10368019B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
US9153616B2 (en) Solid-state imaging device and imaging device with circuit elements distributed on multiple substrates, method of controlling solid-state imaging device, and imaging device with circuit elements distributed on multiple substrates
US9338381B2 (en) Solid-state image-pickup device, image-pickup device, and signal reading method
US9906746B2 (en) Solid-state image pickup device and image pickup apparatus
US10154210B2 (en) Global shutter imaging pixels
JP2012248953A (ja) 固体撮像装置、撮像装置、および信号読み出し方法
US11044432B2 (en) Imaging element and electronic device
JP2015211259A (ja) 撮像素子、制御方法、並びに、撮像装置
JP2013009301A (ja) 固体撮像装置、撮像装置、および信号読み出し方法
WO2015186509A1 (ja) 信号処理装置、制御方法、撮像素子、並びに、電子機器
US9036066B2 (en) Solid-state image pickup device, method of controlling solid-state image pickup device, and image pickup device
US10602088B2 (en) Solid-state imaging device and imaging apparatus
JP2016058763A (ja) 信号処理装置、制御方法、撮像素子、並びに、電子機器
US11425319B2 (en) Solid-state imaging device and imaging system
WO2018110302A1 (en) Imaging element and electronic device
JP2022184314A (ja) 撮像素子、及び、撮像装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application