KR101512737B1 - 픽셀 센서 어레이 및 이를 이용한 이미지 센서 - Google Patents

픽셀 센서 어레이 및 이를 이용한 이미지 센서 Download PDF

Info

Publication number
KR101512737B1
KR101512737B1 KR1020080110029A KR20080110029A KR101512737B1 KR 101512737 B1 KR101512737 B1 KR 101512737B1 KR 1020080110029 A KR1020080110029 A KR 1020080110029A KR 20080110029 A KR20080110029 A KR 20080110029A KR 101512737 B1 KR101512737 B1 KR 101512737B1
Authority
KR
South Korea
Prior art keywords
signal line
signal
node
comparator
control signal
Prior art date
Application number
KR1020080110029A
Other languages
English (en)
Other versions
KR20100050909A (ko
Inventor
정운기
함석헌
이동훈
유귀성
권민호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080110029A priority Critical patent/KR101512737B1/ko
Priority to US12/591,039 priority patent/US8379127B2/en
Publication of KR20100050909A publication Critical patent/KR20100050909A/ko
Application granted granted Critical
Publication of KR101512737B1 publication Critical patent/KR101512737B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
    • H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
    • H04N3/155—Control of the image-sensor operation, e.g. image processing within the image-sensor

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 CMOS 이미지 센서에 관한 것이다.
본 발명에 따른 픽셀 센서 어레이는 입사된 광에 응답하여 전하를 발생시키는 광전변환소자, 상기 광전변환소자에 집적된 전하를 제1제어신호에 따라 제1노드로 전송하고, 제2제어신호에 따라 상기 제1노드의 전위를 제2신호선의 전위로 천이시키고, 상기 제1노드에서 감지된 신호를 제3제어신호에 따라 제1신호선으로 전달하는 신호 전달 회로, 제4제어신호에 따라 상기 제2신호선에 공급 전원 단자를 접속시키거나 차단시키는 스위칭 수단 및, 상기 제1신호선 및 상기 제2신호선에 접속되어, 상기 제1노드에서 감지된 신호의 전압과 기준신호의 전압을 비교하는 비교기를 포함함을 특징으로 한다.

Description

픽셀 센서 어레이 및 이를 이용한 이미지 센서{Pixel sensor array and image sensor using the same}
본 발명은 이미지 센서에 관한 것으로서, 특히 CMOS 이미지 센서에 관한 것이다.
이미지 센서는 광학 영상을 전기적인 신호로 변환시키는 모듈로서 디지털 카메라, 카메라 내장형 휴대폰 등에 널리 사용되고 있다.
이미지 센서 중의 하나인 COMS 이미지 센서는 포토다이오드와 CMOS 트랜지스터들을 이용하여 광학 영상을 전기적인 신호로 변환시키는 소자로서, COMS 이미지 센서는 반도체 제조 기술로 생산이 가능하다.
CMOS 이미지 센서를 반도체 제조 기술로 생산하기 때문에, 전력 소모, 신호의 사용 범위 및 노이즈 특성 등의 일반적인 성능뿐만 아니라, 반도체 제조 공정상의 집적도 향상 및 제조 공정 품질을 향상시키기 위한 부품 배치 및 배선 설계에 대한 연구 개발이 필요하게 되었다.
본 발명이 해결하고자 하는 과제는 이미지를 감지하는 전기적인 성능 및 배선이 간소화된 픽셀 센서 어레이를 제공하는데 있다.
본 발명이 해결하고자 하는 다른 과제는 이미지를 감지하는 전기적인 성능 및 배선이 간소화된 이미지 센서를 제공하는데 있다.
상기 과제를 달성하기 위한 본 발명의 바람직한 실시 예에 따른 픽셀 센서 어레이는 입사된 광에 응답하여 전하를 발생시키는 광전변환소자, 상기 광전변환소자에 집적된 전하를 제1제어신호에 따라 제1노드로 전송하고, 제2제어신호에 따라 상기 제1노드의 전위를 제2신호선의 전위로 천이시키고, 상기 제1노드에서 감지된 신호를 제3제어신호에 따라 제1신호선으로 전달하는 신호 전달 회로, 제4제어신호에 따라 상기 제2신호선에 공급 전원 단자를 접속시키거나 차단시키는 스위칭 수단 및, 상기 제1신호선 및 상기 제2신호선에 접속되어, 상기 제1노드에서 감지된 신호의 전압과 기준신호의 전압을 비교하는 비교기를 포함함을 특징으로 한다.
상기 광전변환소자는 포토다이오드를 포함하는 것이 바람직하다.
상기 신호 전달 회로는 상기 광전변환소자 및 상기 제1노드에 접속되어, 상기 광전변환 소자에 집적된 전하를 제1제어신호에 따라 상기 제1노드로 전송하는 제1트랜지스터, 상기 제1노드 및 상기 제2신호선에 접속되어, 상기 제1노드의 전위를 제2제어신호에 따라 제2신호선의 전위로 천이시키는 제2트랜지스터, 상기 제1노 드 및 상기 제2신호선에 접속되어, 상기 제1노드에서 감지된 신호를 제2노드로 전달하는 제3트랜지스터 및, 상기 제2노드와 상기 제1신호선에 접속되어, 제3제어신호에 따라 상기 제2노드의 신호를 상기 제1신호선으로 전달하는 제4트랜지스터를 포함함을 특징으로 한다.
상기 스위칭 수단은 상기 제2신호선 및 공급 전원 단자에 접속되어, 게이트 단자에 연결된 상기 제4제어신호에 따라 상기 제2신호선과 공급 전원 단자를 도통시키거나 차단시키는 트랜지스터를 포함하는 것이 바람직하다.
상기 스위칭 수단은 상기 제2신호선에 드레인 단자를 연결하고, 상기 공급 전원 단자에 소오스 단자를 연결하고, 상기 제4제어신호의 출력 단자를 게이트 단자에 연결시키는 PMOS 트랜지스터를 포함하는 것이 바람직하다.
상기 비교기는 상기 제1신호선과 상기 제2신호선 사이에 접속된 트랜지스터들과 디퍼렌셜 페어 구조를 갖는 트랜지스터들을 각각 전류 미러 회로 및 바이어스 전류원 사이에 병렬로 배치하고, 상기 전류 미러 회로 및 바이어스 전류원 사이에 병렬로 배치된 트랜지스터들 중에서 상기 제1노드에 접속된 제1입력 트랜지스터와 디퍼렌셜 페어 관계를 갖는 제2입력 트랜지스터의 게이트 단자로 상기 기준신호를 인가하는 구조를 갖도록 설계하는 것이 바람직하다.
상기 다른 기술적 과제를 해결하기 위하여 본 발명의 바람직한 실시 예에 따른 이미지 센서는 광학 영상을 감지하여 디지털 영상 데이터로 변환시키는데 필요한 제어신호들을 생성시키는 타이밍 컨트롤러, 상기 타이밍 컨트롤러에서 생성된 제어신호들에 따라 픽셀 단위로 배치된 광전변환소자에서 집적된 전하를 제1노드로 전송하고, 상기 제1노드의 전위를 제2컬럼 신호선의 전위로 천이시키고, 상기 제1노드에서 감지된 신호를 제1컬럼 신호선으로 전달하는 픽셀 어레이, 상기 타이밍 컨트롤러에서 생성된 제어신호들에 따라 상기 제2컬럼 신호선에 공급 전원 단자를 접속시키거나 차단시키는 스위칭 수단, 상기 제1컬럼 신호선 및 상기 제2컬럼 신호선에 접속되어, 상기 픽셀 어레이의 제1노드에서 감지된 신호의 전압과 기준신호의 전압을 비교하는 비교기 어레이 및 상기 비교기 어레이에서 출력되는 신호를 이용하여 상기 픽셀 어레이의 제1노드에서 감지되는 아날로그 신호를 디지털 데이터로 변환시키는 아날로그/디지털 변환기를 포함함을 특징으로 한다.
상기 픽셀 어레이는 픽셀 단위로 배치된 광전변환소자와 상기 광전변환소자에 집적된 전하를 제1제어신호에 따라 제1노드로 전송하고, 제2제어신호에 따라 상기 제1노드의 전위를 제2컬럼 신호선의 전위로 천이시키고, 상기 제1노드에서 감지된 신호를 제3제어신호에 따라 제1컬럼 신호선으로 전달하는 신호 전달 회로를 포함하고, 상기 스위칭 수단은 제4제어신호에 따라 상기 제2컬럼 신호선에 공급 전원 단자를 접속시키거나 차단시키는 트랜지스터를 포함하고, 상기 제1,2,3,4제어신호들은 타이밍 컨트롤러에서 발생됨을 특징으로 한다.
상기 타이밍 컨트롤러는 픽셀 리세트 구간 동안은 상기 제2컬럼 신호선에 공급 전원 단자를 접속시키고, 상기 픽셀 어레이의 제1노드에서 감지된 신호를 디지털 신호로 변환시키기 위하여 상기 비교기 어레이가 동작되는 구간 동안은 상기 제2컬럼 신호선에 공급 전원 단자를 차단시키는 논리 값을 갖는 제4제어신호를 생성시키도록 설계하는 것이 바람직하다.
상기 타이밍 컨트롤러는 상기 광전변환소자에서의 전하 집적 시간을 조절하기 위하여 상기 제2컬럼 신호선에 공급 전원 단자를 접속시키기 위한 논리 값을 갖는 제4제어신호, 상기 제1노드의 전위를 제2컬럼 신호선의 전위로 천이시키기 위한 논리 값을 제2제어신호 및 상기 광전변환소자에 집적된 전하를 상기 제1노드로 전송시키기 위한 논리 값을 제1제어신호를 함께 1 프레임 주기로 픽셀 어레이의 동일 컬럼에서 상기 비교기 어레이가 동작되는 구간 이외에서 초기 설정된 타이밍에 근거하여 발생시키도록 설계하는 것이 바람직하다.
본 발명에 의하면 픽셀 어레이의 전원 배선과 신호 배선을 공유하도록 설계하고, 단위 픽셀에 포함된 일부 회로 소자들을 비교기의 디퍼렌셜 페어 형태의 일부 회로로 전환되도록 설계함으로써, 픽셀 어레이에서 사용하는 배선 수를 줄이면서 전력 소모, 신호의 사용 범위(dynamic range), 노이즈 특성 및 속도를 향상시킬 수 있게 효과가 발생된다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세히 설명하기로 한다.
도 1은 본 발명의 일실시 예에 따른 CMOS 이미지 센서의 블록 구성도이다.
도 1에 도시된 바와 같이, 본 발명의 일실시 예에 따른 CMOS 이미지 센서는 타이밍 컨트롤러(10), 픽셀 어레이(20), 아날로그/디지털 변환기(30) 및 버퍼(40)로 구성된다. 참고적으로, 픽셀 어레이(20)는 픽셀 센서 어레이라고도 칭하기도 한다.
세부적으로, 아날로그/디지털 변환기(30)는 비교기 어레이(31), 카운터 어레이(32) 및 램프 전압 발생기(33)로 구성된다.
타이밍 컨트롤러(10)는 광학 영상을 감지하여 디지털 영상 데이터로 변환시키는데 필요한 제어신호들을 생성시킨다.
픽셀 어레이(20)는 타이밍 컨트롤러(10)의 제어신호들에 응답하여 픽셀의 광전변환소자에서 집적된 전하에 근거하여 발생되는 아날로그 신호(FD)를 컬럼(column) 신호선을 통하여 비교기 어레이(31)로 출력한다. 비교기 어레이(31)는 픽셀 어레이(20)의 플로팅 확산 노드(FD)에서 감지되는 신호와 램프 전압 발생기(33)에서 발생되는 램프 신호(VRAMP)를 비교하여, 양 신호의 차에 상응하는 출력신호(Vout)를 발생시킨다. 램프 전압 발생기(33)는 비교기 어레이(31)가 동작할 시점에 제어신호(CTL_EN)에 의하여 램프 전압을 발생시키도록 설계할 수 있다.
카운터 어레이(32)는 비교기 어레이(31)에서 출력되는 신호(Vout)에 따라서 카운팅을 실행한다. 카운터 어레이(32)는 비교기 어레이(31)에서 출력되는 신호(Vout)가 제1논리 값에서 제2논리 값으로 천이되는 시점에 인에이블되고, 신호(Vout)가 제2논리 값에서 제1논리 값으로 천이되는 시점에 카운팅을 정지한다.
다시 말하면, 카운터 어레이(32)는 램프 신호(VRAMP)가 발생되는 시점에 해당되는 시점부터 카운팅을 시작하여, 픽셀 어레이(20)의 플로팅 확산 노드(FD)에서 감지되는 신호의 전압보다 램프 신호(VRAMP)의 전압이 작아지는 시점에 발생되는 제1논리 값을 갖는 출력신호(Vout)가 발생될 때 카운팅을 정지한다.
카운터 어레이(32)에서 카운팅된 값(Qi)들은 버퍼(40)에 일시 저장된다.
타이밍 컨트롤러(10)는 버퍼(40)에 저장된 값들을 읽어내어 픽셀에서 감지된 광학 영상에 상응하는 디지털 데이터를 생성시킨다.
그러면, 픽셀 어레이(20)의 픽셀 구조에 대하여 상세히 설명하기로 한다.
도 2에 도시된 바와 같이, 본 발명의 제1실시 예에 따른 픽셀 어레이(20)는 하나의 포토다이오드(PD)와 4개의 트랜지스터(NM1 ~ NM4)로 구성된 단위 픽셀(20-1)들과 컬럼 단위로 하나씩 배치된 전류원(Ib)으로 구성된다.
픽셀 어레이(20)를 구성하는 단위 픽셀(20-1)들은 각각 공급 전원이 필요하므로 컬럼 단위로 전원을 공급하기 위한 신호선(CL0)이 필요하다.
4개의 NMOS 트랜지스터 중 트랜지스터(NM1)는 플로팅 확산 노드(FD)를 공급 전원 레벨로 리세트시켜 플로팅 확산 노드(FD)에 저장된 전하를 배출하는 역할을 하고, 트랜지스터(NM2)는 포토다이오드(PD)에서 집적된 광전하를 플로팅 확산 노드(FD)로 전송하는 역할을 한다. 트랜지스터(NM3)는 소스 팔로우(source follow)로서의 역할을 하며, 트랜지스터(NM4)는 스위칭 및 어드레싱을 위한 스위치로서 픽셀 신호를 컬럼 신호선(CL1)으로 전송하는 역할을 한다.
트랜지스터(NM3), 트랜지스터(NM4) 및 전류원(Ib)은 소스 팔로우를 구성하며, 버퍼로서 동작한다. 따라서, 트랜지스터(NM3)의 게이트 단자로 입력되는 플로팅 확산 노드(FD)의 동적 대역(dynamic range)에서 제한을 받게 된다. 즉, 플로팅 확산 노드(FD)의 전압이 전원 전압이라면, 비교기 어레이(31)로 전송되는 아날로그 신호(Va)는 전원 전압에서 트랜지스터(NM3)의 문턱 전압을 뺀 값에 해당된다.
또한, 플로팅 확산 노드(FD)에서 감지된 신호는 트랜지스터(NM3)와 트랜지스터(NM4)를 거쳐서 비교기 어레이(31)로 전달되므로, 비교기 어레이(31)로 전송되는 아날로그 신호(Va)에는 트랜지스터(NM3)와 트랜지스터(NM4)에 의한 노이즈가 혼입되는 결과를 초래한다.
이와 같은 도 2에 도시된 픽셀 어레이(20)의 구조적인 단점을 보완하기 위하여 도 3과 같은 제2실시 예를 다음과 같이 제안한다.
도 3에 도시된 바와 같이, 본 발명의 제2실시 예에 따른 픽셀 어레이(20)는 하나의 포토다이오드(PD)와 4개의 트랜지스터(NM1 ~ NM4)로 구성된 단위 픽셀(20-1)에서 소스 팔로우를 구성하는 트랜지스터(NM3, NM4)를 비교기 어레이(31)를 구성하는 비교기(31-1)의 일부로 구성 요소로 전환되도록 회로를 변경하였다.
단위 픽셀(20-1)의 구조는 제1실시 예와 동일하게 하나의 포토다이오드(PD)와 4개의 트랜지스터(NM1 ~ NM4)로 구성된다.
4개의 NMOS 트랜지스터 중 트랜지스터(NM1)는 플로팅 확산 노드(FD)를 공급 전원 레벨로 리세트시켜 플로팅 확산 노드(FD)에 저장된 전하를 배출하는 역할을 하고, 트랜지스터(NM2)는 포토다이오드(PD)에서 집적된 광전하를 플로팅 확산 노 드(FD)로 전송하는 역할을 한다.
그러나, 트랜지스터(NM3) 및 트랜지스터(NM4)는 소스 팔로우(source follow)로서의 역할하지 않고, 비교기(31-1)의 일부 회로로 동작된다.
비교기(31-1)는 단위 픽셀(20-1)에 포함된 트랜지스터(NM3) 및 트랜지스터(NM4)를 포함하여 4개의 NMOS 트랜지스터(NM3~NM6), 2개의 PMOS 트랜지스터(PM1, PM2) 및 바이어스 전류원(Ib)으로 구성된다.
트랜지스터(PM1, PM2)로 구성된 회로는 전류 미러 회로로서 능동 부하 역할을 한다. 그리고, 트랜지스터(NM3, NM4)와 트랜지스터(NM5, NM6)는 전류 미러 회로와 바이어스 전류원(Ib) 사이에 병렬로 배치되어, 디퍼렌셜 페어(differential pair) 형태의 구조를 갖는다.
비교기(31-1)는 제어신호(SEL)가 논리 하이 상태인 구간 동안에 트랜지스터(NM3)로 입력되는 플로팅 확산 노드(FD)의 전압과 트랜지스터(NM5)로 입력되는 램프 신호(VRAMP)의 전압을 비교하여 전압 차에 상응하는 신호(Vout)를 출력한다.
픽셀 어레이(20)에서 비교기(31-1)는 컬럼 단위로 하나씩 배치되므로 각 픽셀에는 전원 및 접지 컬럼 신호선들 이외에 비교기(31-1)와 접속되기 위한 2개의 컬럼 신호선(CL1, CL2)이 필요하게 된다.
참고적으로, 도 2에 도시된 바와 같은 제1실시 예에 따른 픽셀 어레이(20)의 구조에서는 전원 및 접지 컬럼 신호선들 이외에 비교기 어레이(31)로 픽셀 신호를 전송하기 위한 하나의 컬럼 신호선(CL1)만이 필요하였다.
따라서, 도 3에 도시된 제2실시 예에 따른 픽셀 어레이(20) 구조에서는 전력 소모, 신호의 사용 범위(dynamic range), 노이즈 특성 및 속도 면에서는 제1실시 예에 따른 픽셀 어레이(20) 구조에 비하여 개선되는 효과가 있으나, 픽셀 어레이(20)의 각 단위 픽셀(20-1)에 신호 배선을 새로 추가하여야 하는 단점이 존재한다.
이와 같은 도 3에 도시된 픽셀 어레이(20)의 구조적인 단점을 보완하기 위하여 도 4와 같은 제3실시 예를 다음과 같이 제안한다.
도 4에 도시된 바와 같이, 본 발명의 제3실시 예에 따른 픽셀 어레이(20)는 하나의 포토다이오드(PD)와 4개의 트랜지스터(NM1 ~ NM4)로 구성된 단위 픽셀(20-1)에서 소스 팔로우를 구성하는 트랜지스터(NM3, NM4)를 비교기의 일부로 전환되는 구조는 도 3에 도시된 제2실시 예에 동일하다.
그러나, 각 픽셀에 공급 전원을 전달하는 컬럼 신호선을 신호를 전달하는 컬럼 신호선과 공유하도록 설계하였다.
이를 위하여 컬럼 신호선(CL2')에 공급 전원을 공급하는 구간과 비교기의 신호를 전달하는 구간으로 나누어 동작하도록 스위치(SW)를 추가하였다.
플로팅 확산 노드(FD)에 저장된 전하를 배출시키기 위하여 플로팅 확산 노드(FD)를 공급 전원 레벨로 리세트시키는 구간 동안에는 컬럼 신호선(CL2')과 공급 전원 단자가 접속되도록 스위치(SW)를 동작시킨다. 그리고, 비교기가 동작하는 구간동안에는 컬럼 신호선(CL2')과 공급 전원 단자가 차단되고, 컬럼 신호선(CL2')과 비교기의 신호선이 접속되도록 스위치(SW)를 동작시킨다.
도 5는 도 4에 도시된 스위치(SW)를 트랜지스터로 구현한 구체적인 예를 보여준다.
도 5에 도시된 바와 같이 본 발명의 제3실시 예에 따른 픽셀 어레이(20)는 하나의 포토다이오드(PD)와 4개의 트랜지스터(NM1 ~ NM4)로 구성된 단위 픽셀(20-1)과 단위 픽셀에 포함된 트랜지스터(NM3, NM4), NMOS 트랜지스터(NM5, NM6), PMOS 트랜지스터(PM1, PM2) 및 바이어스 전류원(Ib)으로 구성된 비교기와 스위칭 소자인 PMOS 트랜지스터(PM3)로 구성된다.
그러면, 도 6에 도시된 타이밍도를 참조하여 도 5의 피셀 어레이(20)의 동작을 상세히 설명하기로 한다.
도 1을 참조하면, 타이밍 컨트롤러(10)는 픽셀 어레이(20)의 동작을 제어하기 위하여 제1,2,3,4제어신호(TG, RG, SEL, gRGb)를 생성시킨다.
도 6을 참조하면, 첫 번째 구간(T1)에서 타이밍 컨트롤러(10)는 논리 로우(LOW) 상태인 제1제어신호(TG), 논리 하이(HIGH) 상태인 제2제어신호(RG)와 논리 로우 상태인 제4제어신호(gRGb)를 발생시킨다. 이 구간 동안에는 비교기가 동작하지 않으므로 제3제어신호(SEL)의 논리 상태는 어떤 논리 상태이어도 상관없다.
제1제어신호(TG)가 논리 로우 상태이므로 트랜지스터(NM2)는 차단(turn off)되어 포토다이오드(PD)에는 광전하 집적이 계속된다.
제4제어신호(gRGb)가 논리 로우 상태이므로 트랜지스터(PM3)는 도통되어 제2신호선(CL2')으로 공급 전원이 인가된다. 제2신호선(CL2')으로 공급 전원이 인가되면 비교기의 PMOS 트랜지스터(PM1, PM2)가 차단(turn off)되어 비교기는 동작되지 않는다.
그리고, 제2제어신호(RG)와 논리 하이 상태이므로 트랜지스터(NM1)가 도통(turn on)되어, 플로팅 확산 노드(FD)를 공급 전원 레벨로 리세트시켜 플로팅 확산 노드(FD)에 저장된 전하를 배출시킨다.
두 번째 구간(T2)에서 타이밍 컨트롤러(10)는 논리 로우 상태인 제1제어신호(TG), 논리 로우 상태인 제2제어신호(RG), 논리 하이 상태인 제3제어신호(SEL)와 논리 하이 상태인 제4제어신호(gRGb)를 발생시킨다.
제1제어신호(TG)와 제2제어신호(RG)가 모두 논리 로우 상태이므로 트랜지스터(NM1, NM2)는 모두 차단되어, 플로팅 확산 노드(FD)는 T1 구간에서의 전위를 그대로 유지한다.
그리고, 제4제어신호(gRGb)가 논리 상태 하이이므로 트랜지스터(PM3)가 차단되어 제2신호선(CL2')와 공급 전원 단자는 차단된다. 그리고, 제3제어신호(SEL)가 논리 상태 하이이므로 트랜지스터(NM4)는 도통된다. 그리고, 램프 신호(VRAMP)가 발생되어 트랜지스터(NM5)의 게이트 단자로 입력되어 비교기가 동작된다.
따라서, 두 번째 구간(T2)에서는 트랜지스터(NM3)의 게이트 단자로 입력되는 플로팅 확산 노드(FD)의 전압과 트랜지스터(NM5)의 게이트 단자로 입력되는 램프 신호(VRAMP)의 전압을 비교하고, 양 입력 전압의 비교 결과에 상응하는 출력 전압(Vout)을 발생시킨다.
세 번째 구간(T3)에서 타이밍 컨트롤러(10)는 논리 하이 상태인 제1제어신 호(TG), 논리 로우 상태인 제2제어신호(RG), 논리 하이 상태인 제3제어신호(SEL)와 논리 하이 상태인 제4제어신호(gRGb)를 발생시킨다.
제1제어신호(TG)가 논리 하이 상태이고, 제2제어신호(RG)가 논리 로우 상태이므로 트랜지스터(NM2)는 도통되고, 트랜지스터(NM1)는 차단된다. 이에 따라서, 포토다이오드(PD)에서 집적된 광전하는 플로팅 확산 노드(FD)로 전송된다.
그리고, 제4제어신호(gRGb)가 논리 상태 하이이므로 트랜지스터(PM3)가 차단되어 제2신호선(CL2')와 공급 전원 단자는 차단된다. 그리고, 제3제어신호(SEL)가 논리 상태 하이이므로 트랜지스터(NM4)는 도통된다. 따라서, 비교기는 정상적으로 동작되나, 비교기 입력 단자(NM5의 게이트 단자)로 인가될 램프 신호(VRAMP)는 발생되지 않는다.
네 번째 구간(T4)에서 타이밍 컨트롤러(10)는 논리 로우 상태인 제1제어신호(TG), 논리 로우 상태인 제2제어신호(RG), 논리 하이 상태인 제3제어신호(SEL)와 논리 하이 상태인 제4제어신호(gRGb)를 발생시킨다.
제1제어신호(TG)와 제2제어신호(RG)가 모두 논리 로우 상태이므로 트랜지스터(NM1, NM2)는 모두 차단되어, 플로팅 확산 노드(FD)는 T3 구간에서의 전위를 그대로 유지한다.
그리고, 제4제어신호(gRGb)가 논리 상태 하이이므로 트랜지스터(PM3)가 차단되어 제2신호선(CL2')와 공급 전원 단자는 차단된다. 그리고, 제3제어신호(SEL)가 논리 상태 하이이므로 트랜지스터(NM4)는 도통된다. 그리고, 램프 신호(VRAMP)가 발 생되어 트랜지스터(NM5)의 게이트 단자로 입력된다.
따라서, 네 번째 구간(T4)에서는 트랜지스터(NM3)의 게이트 단자로 입력되는 플로팅 확산 노드(FD)의 전압과 트랜지스터(NM5)의 게이트 단자로 입력되는 램프 신호(VRAMP)의 전압을 비교하고, 양 입력 전압의 비교 결과에 상응하는 출력 전압(Vout)을 발생시킨다.
이와 같은 방식으로 전원 배선과 신호 배선을 공유하도록 설계하여, 단위 픽셀(20-1)에 포함된 소스 팔로우 트랜지스터(NM3, NM4)들을 비교기의 디퍼렌셜 페어 형태의 일부 회로로 전환되도록 픽셀 어레이를 설계할 수 있게 되었다. 이에 따라서, 도 2의 실시 예와 동일한 개수의 배선을 사용하면서, 전력 소모, 신호의 사용 범위(dynamic range), 노이즈 특성 및 속도를 향상시킬 수 있게 된다.
이와 같이 픽셀 어레이(20)의 비교기 어레이(31)에서 발생되는 출력 신호(Vout)를 이용하여 단위 픽셀의 제1노드에서 감지되는 아날로그 신호를 도 1의 아날로그/디지털 변환기(30)에서 디지털 데이터로 변환시킬 수 있다.
즉, 램프 신호(VRAMP)가 발생되는 구간인 구간 T2 시작과 함께 카운터(32)에서 카운팅을 시작하고, 픽셀 어레이(20)에서 감지된 신호(FD)의 전압보다 램프 신호(VRAMP)의 전압이 작아지는 시점에 발생되는 제1논리 값을 갖는 출력신호(Vout)가 발생되는 시점까지 카운팅된 제1카운팅 값을 버퍼(40)에 저장한다.
그리고, 출력신호(Vout)가 제2논리 값을 갖는 램프 신호(VRAMP)가 발생되는 구간인 구간 T4 시작과 함께 카운터(32)에서 카운팅을 새로 시작하고, 픽셀 어레 이(20)에서 감지된 신호(FD)의 전압보다 램프 신호(VRAMP)의 전압이 작아지는 시점에 발생되는 제1논리 값을 갖는 출력신호(Vout)가 발생되는 시점까지 카운팅된 제2카운팅 값을 버퍼(40)에 저장한다.
최종적으로, 버퍼(40)에 저장된 제2카운팅 값과 제1카운팅 값의 차를 연산하면 디지털 픽셀 데이터를 생성시킬 수 있게 된다.
도 6을 참조하면, 픽셀 어레이(20)에서 각 픽셀의 포토다이오드(PD)에 집적된 전하는 프레임 주기로 1회 구간 T3에서 플로팅 확산 노드(FD)로 전달된다. 이와 같이 1 프레임 시간 단위로 포토다이오드(PD)에서 광신호를 집적하게 되면, 포화 상태가 발생될 수 있다.
이를 개선하기 위하여 본 발명에서 타이밍 컨트롤러(10)는 포토다이오드(PD)에서의 광신호 집적 시간을 조절하기 위하여 프레임 단위로 주기적으로 포토다이오드 방전을 위한 제어신호들을 발생시킨다.
즉, 논리 하이 상태의 제1제어신호(TG), 논리 하이 상태의 제2제어신호(RG) 및 논리 로우 상태의 제4제어신호(gRGb)를 함께 1 프레임 주기로 픽셀 어레이의 동일 컬럼에서 비교기가 동작되는 구간 이외에서 초기 설정된 포토다이오드 방전 타이밍에 근거하여 발생시킨다.
제1제어신호(TG)와 제2제어신호(RG)가 모두 논리 하이 상태이므로 트랜지스터(NM1, NM2)가 도통된다. 그리고, 제4제어신호(gRGb)가 논리 로우 상태이므로 컬럼 신호선(CL2')으로 공급 전원이 인가된다. 이에 따라서, 포토다이오드(PD)에서 집적된 전하는 플로팅 확산 노드(FD)로 방전된다. 포토다이오드 방전 구간 동안에 컬럼 신호선(CL2')으로 공급 전원이 인가되어 비교가 동작되지 않으므로, 포토다이오드 방전 구간은 비교기가 동작되지 않는 구간에 설정한다.
참고적으로, 포토다이오드 방전 종료 시점부터 도 6의 구간 T3 시작 시점까지의 시간 구간이 포토다이오드(PD)의 집적 구간에 해당된다.
첨부된 도면에 도시되어 설명된 특정의 실시 예들은 단지 본 발명의 예로서 이해되어 지고, 본 발명의 범위를 한정하는 것이 아니며, 본 발명이 속하는 기술 분야에서 본 발명에 기술된 기술적 사상의 범위에서도 다양한 다른 변경이 발생될 수 있으므로, 본 발명은 보여지거나 기술된 특정의 구성 및 배열로 제한되지 않는 것은 자명하다.
도 1은 본 발명의 일실시 예에 따른 CMOS 이미지 센서의 블록 구성도이다.
도 2는 도 1에 도시된 픽셀 어레이의 제1실시 예에 따른 구성도이다.
도 3은 도 1에 도시된 픽셀 어레이의 제2실시 예에 따른 구성도이다.
도 4는 도 1에 도시된 픽셀 어레이의 제3실시 예에 따른 구성도이다.
도 5는 도 4에 도시된 스위치(SW)를 PMOS 트랜지스터로 구현한 구성도이다.
도 6은 본 발명의 일실시 예에 따른 픽셀 어레이의 주요 신호들의 타이밍도이다.

Claims (10)

  1. 입사된 광에 응답하여 전하를 발생시키는 광전변환소자;
    상기 광전변환소자에 집적된 전하를 제1제어신호에 따라 제1노드로 전송하고, 제2제어신호에 따라 상기 제1노드의 전위를 제2신호선의 전위로 천이시키고, 상기 제1노드에서 감지된 신호를 제3제어신호에 따라 제1신호선으로 전달하는 신호 전달 회로;
    제4제어신호에 따라 상기 제2신호선에 공급 전원 단자를 접속시키거나 차단시키는 스위칭 수단; 및
    상기 제1신호선 및 상기 제2신호선에 접속되어, 상기 제1노드에서 감지된 신호의 전압과 기준신호의 전압을 비교하는 비교기를 포함하고,
    상기 스위칭 수단은 리세트 구간에서는 상기 제2신호선에 공급 전원 단자를 접속시키고 상기 비교기로부터 상기 제2신호선에 공급되는 전류를 차단시키며, 비교기 동작 구간에서는 상기 제2신호선에 상기 비교기를 접속시키고 상기 제2신호선으로부터 상기 공급 전원 단자를 차단시키도록 동작하는 것을 특징으로 하는 픽셀 센서 어레이.
  2. 제1항에 있어서, 상기 광전변환소자는 포토다이오드를 포함함을 특징으로 하는 픽셀 센서 어레이.
  3. 제1항에 있어서, 상기 신호 전달 회로는
    상기 광전변환소자 및 상기 제1노드에 접속되어, 상기 광전변환 소자에 집적된 전하를 제1제어신호에 따라 상기 제1노드로 전송하는 제1트랜지스터;
    상기 제1노드 및 상기 제2신호선에 접속되어, 상기 제1노드의 전위를 제2제 어신호에 따라 제2신호선의 전위로 천이시키는 제2트랜지스터;
    상기 제1노드 및 상기 제2신호선에 접속되어, 상기 제1노드에서 감지된 신호를 제2노드로 전달하는 제3트랜지스터; 및
    상기 제2노드와 상기 제1신호선에 접속되어, 제3제어신호에 따라 상기 제2노드의 신호를 상기 제1신호선으로 전달하는 제4트랜지스터를 포함함을 특징으로 하는 픽셀 센서 어레이.
  4. 제1항에 있어서, 상기 스위칭 수단은 상기 제2신호선 및 공급 전원 단자에 접속되어, 게이트 단자에 연결된 상기 제4제어신호에 따라 상기 제2신호선과 공급 전원 단자를 도통시키거나 차단시키는 트랜지스터를 포함함을 특징으로 하는 픽셀 센서 어레이.
  5. 제1항에 있어서, 상기 스위칭 수단은 상기 제2신호선에 드레인 단자를 연결하고, 상기 공급 전원 단자에 소오스 단자를 연결하고, 상기 제4제어신호의 출력 단자를 게이트 단자에 연결시키는 PMOS 트랜지스터를 포함함을 특징으로 하는 픽셀 센서 어레이.
  6. 제1항에 있어서, 상기 비교기는
    상기 제1신호선과 상기 제2신호선 사이에 접속된 트랜지스터들과 디퍼렌셜 페어 구조를 갖는 트랜지스터들을 각각 전류 미러 회로 및 바이어스 전류원 사이에 병렬로 배치하고, 상기 전류 미러 회로 및 바이어스 전류원 사이에 병렬로 배치된 트랜지스터들 중에서 상기 제1노드에 접속된 제1입력 트랜지스터와 디퍼렌셜 페어 관계를 갖는 제2입력 트랜지스터의 게이트 단자로 상기 기준신호를 인가함을 특징으로 하는 픽셀 센서 어레이.
  7. 광학 영상을 감지하여 디지털 영상 데이터로 변환시키는데 필요한 제어신호들을 생성시키는 타이밍 컨트롤러;
    상기 타이밍 컨트롤러에서 생성된 제어신호들에 따라 픽셀 단위로 배치된 광전변환소자에서 집적된 전하를 제1노드로 전송하고, 상기 제1노드의 전위를 제2컬럼 신호선의 전위로 천이시키고, 상기 제1노드에서 감지된 신호를 제1컬럼 신호선으로 전달하는 픽셀 어레이;
    상기 타이밍 컨트롤러에서 생성된 제어신호들에 따라 상기 제2컬럼 신호선에 공급 전원 단자를 접속시키거나 차단시키는 스위칭 수단;
    상기 제1컬럼 신호선 및 상기 제2컬럼 신호선에 접속되어, 상기 픽셀 어레이의 제1노드에서 감지된 신호의 전압과 기준신호의 전압을 비교하는 비교기; 및
    상기 비교기에서 출력되는 신호를 이용하여 상기 픽셀 어레이의 제1노드에서 감지되는 아날로그 신호를 디지털 데이터로 변환시키는 아날로그/디지털 변환기를 포함하고,
    상기 스위칭 수단은 리세트 구간에서는 상기 제2컬럼 신호선에 공급 전원 단자를 접속시키고 상기 비교기로부터 상기 제2컬럼 신호선에 공급되는 전류를 차단시키며, 비교기 동작 구간에서는 상기 제2컬럼 신호선에 상기 비교기를 접속시키고 상기 제2컬럼 신호선으로부터 상기 공급 전원 단자를 차단시키도록 동작하는 것을 특징으로 하는 이미지 센서.
  8. 제7항에 있어서, 상기 픽셀 어레이는 픽셀 단위로 배치된 광전변환소자와 상기 광전변환소자에 집적된 전하를 제1제어신호에 따라 제1노드로 전송하고, 제2제어신호에 따라 상기 제1노드의 전위를 제2컬럼 신호선의 전위로 천이시키고, 상기 제1노드에서 감지된 신호를 제3제어신호에 따라 제1컬럼 신호선으로 전달하는 신호 전달 회로를 포함하고, 상기 스위칭 수단은 제4제어신호에 따라 상기 제2컬럼 신호선에 공급 전원 단자를 접속시키거나 차단시키는 트랜지스터를 포함하고, 상기 제1,2,3,4제어신호들은 타이밍 컨트롤러에서 발생됨을 특징으로 하는 이미지 센서.
  9. 제8항에 있어서, 상기 타이밍 컨트롤러는 픽셀 리세트 구간 동안은 상기 제2컬럼 신호선에 공급 전원 단자를 접속시키고, 상기 픽셀 어레이의 제1노드에서 감지된 신호를 디지털 신호로 변환시키기 위하여 상기 비교기가 동작되는 구간 동안은 상기 제2컬럼 신호선에 공급 전원 단자를 차단시키는 논리 값을 갖는 제4제어신호를 생성시킴을 특징으로 하는 이미지 센서.
  10. 제7항에 있어서, 상기 타이밍 컨트롤러는 상기 광전변환소자에서의 전하 집적 시간을 조절하기 위하여 상기 제2컬럼 신호선에 공급 전원 단자를 접속시키기 위한 논리 값을 갖는 제4제어신호, 상기 제1노드의 전위를 제2컬럼 신호선의 전위로 천이시키기 위한 논리 값을 제2제어신호 및 상기 광전변환소자에 집적된 전하를 상기 제1노드로 전송시키기 위한 논리 값을 제1제어신호를 함께 1 프레임 주기로 픽셀 어레이의 동일 컬럼에서 상기 비교기가 동작되는 구간 이외에서 초기 설정된 타이밍에 근거하여 발생시킴을 특징으로 하는 이미지 센서.
KR1020080110029A 2008-11-06 2008-11-06 픽셀 센서 어레이 및 이를 이용한 이미지 센서 KR101512737B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080110029A KR101512737B1 (ko) 2008-11-06 2008-11-06 픽셀 센서 어레이 및 이를 이용한 이미지 센서
US12/591,039 US8379127B2 (en) 2008-11-06 2009-11-05 Pixel sensor array including comparator and image sensor including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080110029A KR101512737B1 (ko) 2008-11-06 2008-11-06 픽셀 센서 어레이 및 이를 이용한 이미지 센서

Publications (2)

Publication Number Publication Date
KR20100050909A KR20100050909A (ko) 2010-05-14
KR101512737B1 true KR101512737B1 (ko) 2015-04-22

Family

ID=42130899

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080110029A KR101512737B1 (ko) 2008-11-06 2008-11-06 픽셀 센서 어레이 및 이를 이용한 이미지 센서

Country Status (2)

Country Link
US (1) US8379127B2 (ko)
KR (1) KR101512737B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2962851A1 (fr) * 2010-07-19 2012-01-20 St Microelectronics Grenoble 2 Capteur d'image
KR101926606B1 (ko) 2012-02-06 2019-03-07 삼성전자 주식회사 이미지 센서 및 이를 이용한 이미지 처리 장치
JP5870954B2 (ja) * 2013-03-29 2016-03-01 ソニー株式会社 コンパレータ、固体撮像素子、電子機器、および、駆動方法
KR102210539B1 (ko) 2013-12-26 2021-02-01 삼성전자주식회사 상관 이중 샘플링 회로, 이를 포함하는 아날로그-디지털 컨버터, 및 이미지 센서
US10044955B2 (en) * 2014-05-26 2018-08-07 Sony Corporation Signal processing device, controlling method, image sensing device, and electronic device
JP2016012905A (ja) 2014-06-02 2016-01-21 ソニー株式会社 撮像素子、撮像方法、および電子機器
KR102502955B1 (ko) * 2016-04-12 2023-02-27 에스케이하이닉스 주식회사 단위 픽셀 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서
US9838621B2 (en) * 2016-05-05 2017-12-05 Omnivision Technologies, Inc. Method and system for implementing H-banding cancellation in an image sensor
KR102514403B1 (ko) * 2016-07-13 2023-03-29 에스케이하이닉스 주식회사 픽셀 신호 리드아웃 장치 및 그 방법과 그를 이용한 씨모스 이미지 센서
JP6832649B2 (ja) * 2016-08-17 2021-02-24 ブリルニクス インク 固体撮像装置、固体撮像装置の駆動方法、および電子機器
US10580809B2 (en) * 2016-12-07 2020-03-03 Stmicroelectronics (Grenoble 2) Sas Image sensor with improved settling time
WO2023174655A1 (en) * 2022-03-18 2023-09-21 Sony Semiconductor Solutions Corporation Image sensor array with ramp generator and comparing circuit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206756A (ja) 1992-01-28 1993-08-13 Fujitsu Ltd 差動チョッパ型ｃｍｏｓ比較器
US5654537A (en) 1995-06-30 1997-08-05 Symbios Logic Inc. Image sensor array with picture element sensor testability
KR100359770B1 (ko) 2000-03-02 2002-11-04 주식회사 하이닉스반도체 씨모스 이미지 센서의 액티브 픽셀 회로
EP1301028A1 (en) * 2001-10-05 2003-04-09 STMicroelectronics Limited Improvements in or relating to CMOS Image sensors
DE60234810D1 (de) * 2002-04-02 2010-02-04 St Microelectronics Ltd Bildsensor mit verbesserter Ausleseschaltung
US6919551B2 (en) * 2002-08-29 2005-07-19 Micron Technology Inc. Differential column readout scheme for CMOS APS pixels

Also Published As

Publication number Publication date
KR20100050909A (ko) 2010-05-14
US8379127B2 (en) 2013-02-19
US20100110256A1 (en) 2010-05-06

Similar Documents

Publication Publication Date Title
KR101512737B1 (ko) 픽셀 센서 어레이 및 이를 이용한 이미지 센서
KR101970435B1 (ko) 고체 촬상 장치 및 카메라 시스템
JP4937380B2 (ja) Ｃｍｏｓイメージセンサー
KR100787938B1 (ko) 공유 능동 화소 센서 구조의 씨모스 이미지 센서 및 그구동 방법
CN100515050C (zh) 固态图像拾取装置及其驱动方法和成像设备
KR101241704B1 (ko) 픽셀, 픽셀 어레이, 이를 포함하는 이미지센서 및 그 구동방법
KR101754131B1 (ko) 샘플링 회로와 광감지 장치
JPH11355662A (ja) Ｃｍｏｓイメ―ジセンサ及びその駆動方法
US20130062503A1 (en) Solid-state imaging apparatus and method for driving solid-state imaging apparatus
CN110072068B (zh) 图像传感器
KR101619480B1 (ko) 다중 플로팅 확산 영역을 갖는 단위 픽셀 및 이를 포함한 이미지 센서
KR20130090566A (ko) 이미지 센서 및 이를 이용한 이미지 처리 장치
JP2011119946A (ja) 固体撮像装置
JP2012147339A (ja) 固体撮像装置、固体撮像装置を備えたカメラ及び固体撮像装置の駆動方法
US10574917B2 (en) Pixel output level control device and CMOS image sensor using the same
KR20210037302A (ko) 이미지 센서 및 그 동작 방법
TW201526649A (zh) 影像感測器
KR100660905B1 (ko) Ｃｍｏｓ 이미지 센서
TW201834448A (zh) 具有雜訊消除功能的像素偏移裝置以及包括其的cmos影像感測器
KR20140131593A (ko) 고체 촬상 장치
US20220046202A1 (en) Solid-state imaging device and electronic equipment
KR102469101B1 (ko) 픽셀 전원 노이즈 제거 장치 및 그 방법과, 그를 이용한 씨모스 이미지 센서
JP2008072324A (ja) イメージセンサ、モジュール、および、電子機器
KR20050078024A (ko) 램프신호 발생회로
KR20090117192A (ko) 외부로부터 유입된 노이즈 성분을 제거할 수 있는아날로그-디지털 변환 장치, 및 상기 아날로그-디지털 변환장치를 구비하는 이미지 촬상 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 5