KR20130090566A

KR20130090566A - 이미지 센서 및 이를 이용한 이미지 처리 장치

Info

Publication number: KR20130090566A
Application number: KR1020120011798A
Authority: KR
Inventors: 양한; 이광현
Original assignee: 삼성전자주식회사
Priority date: 2012-02-06
Filing date: 2012-02-06
Publication date: 2013-08-14
Also published as: US20130201361A1; KR101926606B1; US20160037065A1; US9191572B2; US9374527B2

Abstract

본 발명은 피사체 정보를 감지하여 전기적인 신호로 변환하는 이미지 센서 및 이를 이용한 이미지 처리 장치에 관하여 개시한다. 이미지 센서는 복수의 픽셀 센서들의 출력 단자에 접속된 컬럼 신호 라인, 상기 컬럼 신호 라인으로 출력되는 신호와 기준 신호의 비교 결과에 상응하는 신호를 출력하는 비교기 회로, 상기 비교기 회로에서 출력되는 신호에 기초하여 상기 컬럼 신호 라인에 접속된 복수의 픽셀 센서들 중에서 선택된 픽셀 센서에서 감지된 광 신호에 상응하는 아날로그 신호를 디지털 데이터로 변환시키는 아날로그/디지털 변환 회로 및, 상기 컬럼 신호 라인과 접지 단자 사이에 상기 비교기 회로와 직렬로 접속되는 부하 회로를 포함하고, 상기 부하 회로는 상기 컬럼 신호 라인에 접속된 픽셀 센서들과 상기 비교기 회로의 공통된 부하 소자로서 동작하는 것을 특징으로 한다.

Description

이미지 센서 및 이를 이용한 이미지 처리 장치{Image sensor and image processing apparatus using the same}

본 발명은 신호를 감지하는 센서에 관한 것으로서, 자세하게는 피사체 정보를 감지하여 전기적인 신호로 변환하는 이미지 센서 및 이를 이용한 이미지 처리 장치에 관한 것이다.

이미지 센서의 예로서 씨모스(Complementary Metal Oxide Semiconductor; CMOS) 이미지 센서가 있다. CMOS 이미지 센서는 광학 영상을 전기적인 신호로 변환시키는 소자로서, 디지털 카메라, 휴대폰 등과 같은 전자 제품에 적용될 수 있다. 전자 제품이 슬림화되면서 CMOS 이미지 센서에 대한 소형화 및 소비 전력을 줄이는 연구가 필요하게 되었다.

본 발명의 목적은 제품의 사이즈 및 소비 전력을 줄이기 위한 이미지 센서를 제공하는데 있다.

본 발명의 다른 목적은 제품의 사이즈 및 소비 전력을 줄이기 위한 이미지 센서를 이용한 이미지 처리 장치를 제공하는데 있다.

본 발명의 기술적 사상의 일면에 따른 일실시 예에 의한 이미지 센서는 복수의 픽셀 센서들의 출력 단자에 접속된 컬럼 신호 라인, 상기 컬럼 신호 라인으로 출력되는 신호와 기준 신호의 비교 결과에 상응하는 신호를 출력하는 비교기 회로, 상기 비교기 회로에서 출력되는 신호에 기초하여 상기 컬럼 신호 라인에 접속된 복수의 픽셀 센서들 중에서 선택된 픽셀 센서에서 감지된 광 신호에 상응하는 아날로그 신호를 디지털 데이터로 변환시키는 아날로그/디지털 변환 회로 및, 상기 컬럼 신호 라인과 접지 단자 사이에 상기 비교기 회로와 직렬로 접속되는 부하 회로를 포함하고, 상기 부하 회로는 상기 컬럼 신호 라인에 접속된 픽셀 센서들과 상기 비교기 회로의 공통된 부하 소자로서 동작하는 것을 특징으로 한다.

본 발명의 일실시 예에 따르면, 상기 비교기 회로는 트랜지스터를 포함하고, 상기 트랜지스터의 게이트 단자에는 상기 기준 신호가 인가되고, 상기 트랜지스터의 제1단자에는 상기 컬럼 신호 라인이 접속되고, 상기 트랜지스터의 제2단자에는 상기 부하 회로가 접속될 수 있다.

본 발명의 일실시 예에 따르면, 상기 트랜지스터는 PMOS 트랜지스터를 포함할 수 있다.

본 발명의 일실시 예에 따르면, 상기 비교기 회로는 트랜지스터, 커패시터 및 스위치를 포함하고, 상기 커패시터의 제1단자에는 상기 기준 신호가 인가되고 상기 커패시터의 제2단자에는 상기 트랜지스터의 게이트 단자 및 상기 스위치의 제1단자가 접속되고, 상기 트랜지스터의 제1단자에는 상기 컬럼 신호 라인이 접속되고, 상기 트랜지스터의 제2단자에는 상기 스위치의 제2단자 및 상기 부하 회로가 접속될 수 있다.

본 발명의 일실시 예에 따르면, 상기 스위치는 상관 이중 샘플링 프로세스를 수행하기 전의 제1구간 동안에 도통되고, 그 외의 구간에서는 차단되도록 동작할 수 있다.

본 발명의 일실시 예에 따르면, 상기 부하 회로는 액티브 부하 회로를 포함할 수 있다.

본 발명의 일실시 예에 따르면, 상기 기준 신호는 램프 파형의 신호를 포함할 수 있다.

본 발명의 일실시 예에 따르면, 상기 아날로그/디지털 변환 회로는 상관 이중 샘플링 프로세스에 기초하여 상기 비교기 회로에서 출력되는 신호에 따라서 결정된 이중 샘플링 구간 길이의 차에 상응하는 카운팅 값으로 상기 디지털 데이터를 생성하는 카운터 회로를 포함할 수 있다.

본 발명의 일실시 예에 따르면, 상기 카운터 회로는 상기 이중 샘플링 구간 중의 하나의 샘플링 구간 동안에는 업 카운팅하고 다른 하나의 샘플링 구간 동안에는 다운 카운팅하거나, 두 샘플링 구간 모두 업 혹은 다운 카운팅하고 두 샘플링 구간 사이에 비트 인버젼을 통해 하나의 샘플링 구간의 디지털 데이터 부호를 바꾸어 상기 디지털 데이터를 생성할 수 있다.

본 발명의 일실시 예에 따르면, 상기 비교기 회로의 출력 단자와 상기 아날로그/디지털 변환 회로 사이에 증폭 회로를 더 포함할 수 있다.

본 발명의 일실시 예에 따르면, 상기 증폭 회로는 인버터 또는 증폭기 중의 어느 하나를 포함할 수 있다.

본 발명의 일실시 예에 따르면, 상기 복수의 픽셀 센서들 각각은 입사되는 광에 상응하는 전하를 생성하는 광전 변환 소자 및, 상기 광전 변환 소자에서 생성된 전하에 상응하는 전기적인 신호를 상기 컬럼 신호 라인으로 전달하는 신호 전달 회로를 포함할 수 있다.

본 발명의 일실시 예에 따르면, 상기 신호 전달 회로는 상기 광전변환소자와 상기 제1노드에 사이에 접속되어, 제1구동 신호에 따라 상기 광전 변환 소자에 집적된 전하를 상기 제1노드로 전송하는 제1트랜지스터, 상기 제1노드와 전원 전압 사이에 접속되어, 제2구동 신호에 따라 상기 제1노드에 충전된 전하를 리세트시키는 제2트랜지스터, 상기 제1노드 및 제2노드 사이에 접속되어, 상기 제1노드에서 감지된 신호를 제2노드로 전달하는 제3트랜지스터 및, 상기 제2노드와 상기 컬럼 신호 라인 사이에 접속되어, 제3구동 신호에 따라 상기 제2노드의 신호를 상기 컬럼 신호 라인으로 전달하는 제4트랜지스터를 포함할 수 있다.

본 발명의 기술적 사상의 다른 면에 따른 이미지 처리 장치는 입사되는 영상신호를 전기적인 신호로 변환하는 이미지 센서 및, 상기 이미지 센서의 동작을 제어하며, 상기 이미지 센서에서 출력되는 신호를 후처리하는 프로세서를 포함하고, 상기 이미지 센서는 복수의 픽셀 센서들의 출력 단자에 접속된 컬럼 신호 라인, 상기 컬럼 신호 라인으로 출력되는 신호와 기준 신호의 비교 결과에 상응하는 신호를 출력하는 비교기 회로, 상기 비교기 회로에서 출력되는 신호에 기초하여 상기 컬럼 신호 라인에 접속된 복수의 픽셀 센서들 중에서 선택된 픽셀 센서에서 감지된 광 신호에 상응하는 아날로그 신호를 디지털 데이터로 변환시키는 아날로그/디지털 변환 회로 및, 상기 컬럼 신호 라인과 접지 단자 사이에 상기 비교기 회로와 직렬로 접속되는 부하 회로를 포함하고, 상기 부하 회로는 상기 컬럼 신호 라인에 접속된 픽셀 센서들과 상기 비교기 회로의 공통된 부하 소자로서 동작하는 것을 특징으로 한다.

본 발명의 일실시 예에 따르면, 상기 비교기 회로는 트랜지스터를 포함하고, 상기 트랜지스터의 게이트 단자에는 상기 램프 파형의 기준 신호가 인가되고, 상기 트랜지스터의 제1단자에는 상기 컬럼 신호 라인이 접속되고, 상기 트랜지스터의 제2단자에는 상기 부하 회로가 접속될 수 있다.

본 발명에 의하면 이미지 센서를 구성하는 픽셀 센서와 상관 이중 샘플링 처리를 위하여 사용되는 비교기 회로의 부하를 단일 부하 회로에 의하여 공통적으로 사용하도록 회로를 구성함으로써, 이미지 센서의 부품 수를 줄일 수 있는 효과가 발생된다.

또한, 이미지 센서의 부품 수를 줄임으로써, 노이즈를 줄이고 소비 전력을 줄일 수 있는 효과가 발생된다. 그리고, 이미지 센서의 부품 수를 줄임으로써, 이미지 센서를 사용하는 전자 제품의 사이즈를 줄일 수 있는 효과가 발생된다.

도 1은 본 발명의 실시 예에 따른 이미지 센서의 구성도이다.
도 2a는 도 1에 도시된 픽셀 센서(11)의 일 예에 따른 회로도이다.
도 2b는 도 1에 도시된 픽셀 센서(11)의 다른 예에 따른 회로도이다.
도 2c는 도 1에 도시된 픽셀 센서(11)의 또 다른 예에 따른 회로도이다.
도 3은 도 1에 도시된 픽셀 센서(11)의 하나의 컬럼 신호 라인에 접속된 비교기 회로(21)의 일 예를 보여주는 도면이다.
도 4는 도 1에 도시된 픽셀 센서(11)의 하나의 컬럼 신호 라인에 접속된 비교기 회로(21)의 다른 예를 보여주는 도면이다.
도 5는 도 3에 도시된 픽셀 센서(11)의 하나의 컬럼 신호 라인에 접속된 비교기 회로(21)에 증폭 회로를 추가한 예를 보여주는 도면이다.
도 6a 및 도 6b는 도 5에 도시된 증폭 회로의 다양한 실시 예를 보여주는 도면이다.
도 7은 도 4에 도시된 픽셀 센서(11)의 하나의 컬럼 신호 라인에 접속된 비교기 회로(21)에 증폭 회로를 추가한 예를 보여주는 도면이다.
도 8a 및 도 8b는 도 7에 도시된 증폭 회로의 다양한 실시 예를 보여주는 도면이다.
도 9는 도 1에 도시된 부하 회로(41)의 일 예에 따른 회로 구성도이다.
도 10은 도 1에 도시된 부하 회로(41)의 다른 예에 따른 회로 구성도이다.
도 11은 본 발명의 실시 예에 따른 이미지 센서(100)에서 발생되는 주요 신호들의 타이밍도의 일 예를 보여주는 도면이다.
도 12는 본 발명의 실시 예에 따른 이미지 센서(100)에서 발생되는 주요 신호들의 타이밍도의 다른 예를 보여주는 도면이다.
도 13은 본 발명의 실시 예들에 따른 이미지 처리 장치의 응용 예를 나타내는 블록도이다.

이하, 첨부한 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명한다. 본 발명의 실시 예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용한다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하거나 축소하여 도시한 것이다.

본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

도 1은 본 발명의 실시 예에 따른 이미지 센서의 구성도이다.

도 1에 도시된 바와 같이, 이미지 센서(100)는 픽셀 센서 어레이(10), 비교기 회로 블록(20), 아날로그/디지털 변환 회로 블록(30), 부하 회로 블록(40), 버퍼 메모리 블록(50), 타이밍 컨트롤러(TCON; 60), 로우 드라이버(Row Driver; 70) 및 램프 신호 발생기(80)를 포함한다.

픽셀 센서 어레이(10)는 다수의 픽셀 센서(P; 11)들을 포함하고, 매트릭스 형태로 다수의 컬럼 신호 라인들(12-1 ~ 12-m) 각각에 다수의 픽셀 센서(11)들이 접속된다. 비교기 회로 블록(20)은 다수의 비교기 회로(C; 21)들을 포함하고, 비교기 회로(21)들 각각은 서로 다른 컬럼 신호 라인들(12-1 ~ 12-m)에 접속된다. 아날로그/디지털 변환 회로 블록(30)은 다수의 아날로그/디지털 변환 회로(ADC; 31)들을 포함하고, 컬럼 신호 라인 별로 적어도 하나의 아날로그/디지털 변환 회로(ADC; 31)를 구비한다. 부하 회로 블록(40)은 다수의 부하 회로(L; 41)들을 포함하고, 컬럼 신호 라인 별로 단일의 공통된 부하 회로(L; 41)를 구비한다.

이미지 센서(100)의 세부적인 구성 및 동작에 대하여 설명하기로 한다.

픽셀 센서 어레이(10)는 간략하게 픽셀 어레이(pixel array)라고도 칭하기도 한다. 픽셀 센서 어레이(10)는 다수의 픽셀 센서(11)들을 포함한다. 다수의 픽셀 센서(11)들은 다수의 컬러 픽셀 센서들, 예컨대 적어도 하나의 레드 픽셀 센서(red pixel sensor), 적어도 하나의 그린 픽셀 센서(green pixel sensor) 및 적어도 하나의 블루 픽셀 센서(blue pixel sensor)를 포함할 수 있다.

이미지 센서(100)가 3차원 이미지 센서로 구현될 경우에 다수의 픽셀 센서(11)들은 컬러 픽셀 센서들 이외에 적어도 하나의 깊이(depth) 픽셀 센서를 더 포함할 수 있다. 깊이 픽셀 센서는 적외선 영역의 파장들에 상응하는 광 전하를 생성할 수 있다.

또한, 픽셀 센서 어레이(10)는 다수의 컬럼 신호 라인들(12-1 ~ 12-m; m은 자연수)을 포함할 수 있다. 컬럼 신호 라인들(12-1 ~ 12-m) 각각에는 컬럼 방향으로 배열된 다수의 픽셀 센서(11)들이 접속될 수 있다.

도 2a ~ 도 2c는 도 1에 도시된 픽셀 센서(11)의 예시적인 회로도들이다.

도 2a에 도시된 바와 같이, 본 발명의 일 실시 예에 따른 픽셀 센서(11a)는 하나의 광전 변환 소자(PD)와 4개의 트랜지스터들(M1 ~ M4)로 구현될 수 있다.

광전 변환 소자(PD)는 광 감지 소자로서 포토다이오드(photo diode), 포토트랜지스터(photo transistor), 포토게이트(photo gate) 또는 핀드 포토다이오드(pinned photo diode)로 구현될 수 있다.

광전 변환 소자(PD)는 플로팅 확산 노드 FD와 접지 단자 사이에 접속되어 입사되는 광 신호에 상응하는 전하를 발생시킨다.

트랜지스터 M2는 전원 전압 VDD 단자와 플로팅 확산 노드 FD 사이에 접속되어, 구동 신호 RG에 응답하여 플로팅 확산 노드 FD에 저장된 전하를 배출하는 역할을 한다.

트랜지스터 M1은 광전 변환 소자(PD)의 출력 단자와 플로팅 확산 노드 FD 사이에 접속되어, 구동 신호 TG에 응답하여 광전 변환 소자(PD)에서 생성된 광 전하를 플로팅 확산 노드 FD로 전송하는 역할을 한다.

트랜지스터 M3은 소스 팔로워(source follower) 버퍼 증폭기로서의 역할을 하며, 플로팅 확산 노드 FD에 충전된 전하들에 응답하여 버퍼링 동작을 수행할 수 있다.

트랜지스터 M4의 드레인 단자는 트랜지스터 M3의 소스 단자에 접속되고, 트랜지스터 M4의 소스 단자는 컬럼 신호 라인(12-i)의 노드 P에 접속되어 된다. 그리고, 트랜지스터 M4의 게이트 단자에는 구동 신호 SL이 인가된다.

이에 따라서, 트랜지스터 M4는 구동 신호 SL에 응답하여 트랜지스터 M3에서 출력된 픽셀 신호(PIX_OUT)를 컬럼 신호 라인(12-i)으로 출력할 수 있다.

다음으로, 도 2b에 도시된 바와 같이, 본 발명의 다른 실시 예에 따른 픽셀 센서(11b)는 하나의 광전 변환 소자(PD)와 3개의 트랜지스터들(M2 ~ M4)로 구현될 수 있다.

도 2a 및 도 2b를 참조하면, 도 2b에 도시된 픽셀 센서는 전송 트랜지스터 역할을 하는 트랜지스터 M1이 삭제되는 구조를 갖는다.

다음으로, 도 2c에 도시된 바와 같이, 본 발명의 또 다른 실시 예에 따른 픽셀 센서(11c)는 하나의 광전 변환 소자(PD)와 5개의 트랜지스터들(M1 ~ M5)로 구현될 수 있다. 도 2c를 참조하면, 전송 트랜지스터 역할을 하는 트랜지스터 M1의 동작을 제어하기 위한 구동 신호 TG는 구동 신호 SL에 응답하여 온/오프되는 트랜지스터 M5를 통하여 트랜지스터 M1의 게이트로 공급된다.

도 1을 참조하면, 타이밍 컨트롤러(60)는 픽셀 센서(11)들을 선택하거나 픽셀 센서(11)들에서 감지된 영상 신호들을 출력하는데 필요한 제어신호들을 생성시킨다. 그리고, 타이밍 컨트롤러(60)는 상관 이중 샘플링 프로세스를 수행하는데 필요한 램프 신호의 발생 타이밍을 제어하고, 버퍼 메모리 블록(50)에 저장된 데이터의 출력을 제어할 수 있다.

로우 드라이버(70)는 제어신호들에 응답하여 로우 방향으로 배열된 다수의 픽셀 센서들의 광전 변환 동작을 제어하는데 필요한 다수의 구동 신호들을 픽셀 센서 어레이(10)로 출력한다. 여기에서, 다수의 구동 신호들은 일 예로서 도 11에 도시된 바와 같은 구동 신호 RG, TG, SL 등이 포함될 수 있다. 다수의 구동 신호들은 다른 예로서 도 12에 도시된 바와 같이 구동 신호 RG, TG, SL에 구동 신호 AZP가 더 포함될 수 있다. 구동 신호 AZP에 대해서는 아래에서 상세히 설명될 것이다.

램프 신호 발생기(80)는 제어신호들에 응답하여 램프 신호(RAMP)를 생성시켜 비교기 회로 블록(20)으로 출력한다. 도 11 또는 도 12에 도시된 바와 같이, 램프 신호 발생기(80)는 상관 이중 샘플링 처리를 위하여 구동 신호 TG 펄스가 발생되기 전에 하나의 램프 파형의 신호를 생성시키고, 구동 신호 TG 펄스가 발생되고 나서 하나의 램프 파형의 신호를 생성시킨다.

비교기 회로(21)들 각각은 서로 다른 컬럼 신호 라인에 접속된다. 도 3 및 도 4를 참조하여 비교기 회로(21)의 다양한 실시 예들에 대하여 설명하기로 한다.

도 3은 도 1에 도시된 픽셀 센서(11)의 하나의 컬럼 신호 라인(12-i)에 접속된 비교기 회로(21)의 일 예(21a)를 보여주는 도면이다.

도 3과 같은 비교기 회로(21a)를 포함하는 이미지 센서(100)에서는 예로서 도 11에 도시된 바와 같은 타이밍으로 구동신호 SL, RG, TG를 생성시킬 수 있다.

도 3을 참조하면, 비교기 회로(21a)는 트랜지스터 M6으로 구현할 수 있다. 예로서, 트랜지스터 M6은 PMOS 트랜지스터로 구현할 수 있다.

트랜지스터 M6의 게이트 단자에는 램프 신호 발생기(80)에서 출력된 램프 신호(RAMP)가 인가되고, 트랜지스터 M6의 소스 단자에는 컬럼 신호 라인(12-i)이 연결되고, 트랜지스터 M6의 드레인 단자에는 부하 회로(41)의 제1단자가 연결된다. 그리고, 부하 회로(41)의 제2단자는 접지 단자에 연결된다. 또한, 컬럼 신호 라인(12-i)의 노드 P에는 픽셀 센서(11)의 출력 단자가 연결된다.

트랜지스터 M6의 드레인 단자와 부하 회로(41)의 제1단자가 연결된 신호선 사이의 노드 Q에서 출력되는 신호 COMP_OUT는 아날로그/디지털 변환 회로(31)에 인가된다.

도 2a ~ 도 2c를 참조하면, 픽셀 센서(11a ~ 11c)에 인가되는 구동 신호 SL에 의하여 트랜지스터 M4가 턴 온(turn on)되는 경우에, 컬럼 신호 라인(12-i)에는 소스 팔로워 트랜지스터 M3의 출력 신호가 노드 P를 통하여 컬럼 신호 라인(12-i)에 인가된다. 소스 팔로워 트랜지스터 M3은 부하 회로를 필요로 한다.

그리고, 비교기 회로(21a)를 구성하는 트랜지스터 M6 또한 부하 회로를 필요로 한다.

도 3을 참조하면, 부하 회로(41)는 컬럼 신호 라인(12-i)과 접지 단자 사이에 비교기 회로(21a)와 직렬로 접속되는 회로 구성을 갖는다. 이에 따라서, 부하 회로(41)는 컬럼 신호 라인(12-i)에 접속된 픽셀 센서들의 부하 소자로서 동작하고, 또한 비교기 회로(41)의 부하 소자로서 동작하게 된다. 다시 말해, 부하 회로(41)는 픽셀 센서(11)에 포함된 소스 팔로워 트랜지스터 M3 및 비교기 회로(21a)를 구성하는 트랜지스터 M6의 공통된 부하 소자로서 동작한다.

여기에서, 부하 회로(41)는 액티브 부하(active load) 회로로 구현할 수 있다. 액티브 부하 회로의 구성 예를 도 9에 도시하였다.

도 9를 참조하면, 액티브 부하 회로(41a)는 트랜지스터 M7로 구현할 수 있다. 예로서, 트랜지스터 M7은 NMOS 트랜지스터로 구현할 수 있다. 구체적으로, 트랜지스터 M7의 드레인 단자는 노드 Q에 접속되고, 트랜지스터 M7의 소스 단자는 접지 단자에 접속되고, 트랜지스터 M7의 게이트 단자에는 로드 바이어스(load bias) 전압(또는 전류)이 인가된다. 로드 바이어스 전압(또는 전류)에 따라서 트랜지스터 M7의 드레인-소스 전류는 변화하게 된다. 즉, 로드 바이어스 전압(또는 전류)에 따라서 트랜지스터 M7에 의하여 노드 Q와 접지 사이의 부하 값은 변화하게 된다. 이에 따라서, 트랜지스터 M7은 액티브 부하로서 동작하게 된다.

도 10에는 로드 바이어스를 발생시키는 회로를 포함하는 액티브 부하 회로(41b)의 구체적인 구성 예를 도 10에 도시하였다.

도 10을 참조하면, 예로서 트랜지스터 M7 및 M8은 NMOS 트랜지스터로 구현할 수 있다. 구체적으로, 트랜지스터 M7의 드레인 단자는 노드 Q에 접속되고, 트랜지스터 M7의 소스 단자는 접지 단자에 접속되고, 트랜지스터 M7의 게이트 단자는 노드 R에 접속된다. 트랜지스터 M8의 게이트 단자 및 드레인 단자는 노드 R에 접속되고, 트랜지스터 M8의 소스 단자는 접지 단자에 접속된다. 그리고, 전류원 I1의 제1단자는 전원 전압 단자에 접속되고, 전류원 I1의 제2단자는 노드 R에 접속된다.

트랜지스터 M7의 게이트-소스 전압과 트랜지스터 M8의 게이트-소스 전압이 동일하므로, 트랜지스터 M7의 드레인-소스 전류와 트랜지스터 M8의 드레인-소스 전류는 동일하게 된다. 즉, 전류 미러 회로로 동작한다.

이에 따라서, 전류원 I1의 전류 값의 변화에 의하여 M7의 드레인-소스 전류는 변하게 된다. 이는 전류원 I1의 전류 값에 따라서 트랜지스터 M7에 의하여 노드 Q와 접지 사이의 부하 값은 변화하게 된다. 이에 따라서, 트랜지스터 M7은 액티브 부하로서 동작하게 된다.

다시 도 3을 참조하면, 픽셀 센서(11)를 예로서 도 2a와 같은 회로로 구현하고, 도 11과 같은 타이밍으로 구동 신호 SL, RG, TG가 발생된다고 가정하자. 그리고, 램프 신호 발생기(80)에서 도 11과 같은 타이밍으로 램프 신호(RAMP)가 발생된다고 가정하자.

그러면, 도 2a에 도시된 플로팅 확산 노드 FD의 전압은 도 11과 같이 나타난다. 또한, 컬럼 라인(12-i)의 노드 P에 나타나는 픽셀 센서(11)의 출력 신호 PIX_OUT는 도 11에 도시된 바와 같은 파형을 갖는다.

도 3을 참조하면, 비교기 회로(21a)의 트랜지스터 M6의 게이트 단자에 도 11에 도시된 바와 같은 램프 신호(RAMP)가 인가되면, 트랜지스터 M6의 드레인 단자에 접속된 노드 Q에서는 비교기 회로(21a)의 출력 신호 COMP_OUT가 발생된다. PMOS 트랜지스터 M6은 게이트 단자에 인가되는 전압이 소스 단자에 인가되는 전압에서 문턱 전압(Vth)을 뺀 전압보다 낮은 경우에 도통(turn on)되고, 그렇지 않으면 차단(turn off)된다.

이에 따라서 도 11에 도시된 바와 같이, 비교기 회로(21a)의 출력 신호 COMP_OUT는 트랜지스터 M6의 게이트 단자에 인가되는 램프 신호(RAMP)의 전압이 트랜지스터 M6의 드레인 단자에 인가되는 PIX_OUT 전압에서 문턱 전압(Vth)을 뺀 전압보다 낮은 경우에 논리적 하이(HIGH) 상태가 되고, 그렇지 않으면 논리적 로우(LOW) 상태가 된다. 즉, 트랜지스터 M6은 램프 신호(RAMP)와 픽셀 센서(11)의 출력 신호 PIX_OUT를 비교하는 비교기 회로로서 동작하는 것으로 이해할 수 있다.

이와 같은 비교기 회로(21a)의 출력 신호 COMP_OUT는 아날로그/디지털 변환 회로(ADC; 31)에 인가된다.

도 1을 참조하면, 아날로그/디지털 변환 회로(31)는 예로서 상관 이중 샘플링 프로세스에 기초하여 비교기 회로(21)의 출력 신호 COMP_OUT에 따라서 결정된 이중 샘플링 구간 길이의 차에 상응하는 카운팅 값으로 해당 픽셀에 대한 디지털 데이터를 생성하는 카운터 회로로 구현할 수 있다.

예로서, 도 11을 참조하면 구동 신호 TG 펄스가 발생되기 전의 램프 신호 발생기(80)에서 램프 파형의 신호가 발생되기 시작하는 T1 시점에 업 카운팅(UP COUNTING) 동작을 시작하고, COMP_OUT이 논리적 하이 상태가 되는 T2 시점에 업 카운팅 동작을 정지한다. 그리고, 구동 신호 TG 펄스가 발생된 후의 램프 신호 발생기(80)에서 램프 파형의 신호가 발생되기 시작하는 T3 시점에 다운 카운팅(DOWN COUNTING) 동작을 시작하고, COMP_OUT이 논리적 하이 상태가 되는 T4 시점에 다운 카운팅 동작을 정지하도록 카운터 회로를 동작시키는 방식으로 해당 픽셀에 대한 디지털 데이터를 생성할 수 있다.

다른 예로서, 도 11을 참조하면 구동 신호 TG 펄스가 발생되기 전의 램프 신호 발생기(80)에서 램프 파형의 신호가 발생되기 시작하는 T1 시점에 다운 카운팅(DOWN COUNTING) 동작을 시작하고, COMP_OUT이 논리적 하이 상태가 되는 T2 시점에 다운 카운팅 동작을 정지한다. 그리고, 구동 신호 TG 펄스가 발생된 후의 램프 신호 발생기(80)에서 램프 파형의 신호가 발생되기 시작하는 T3 시점에 업 카운팅(UP COUNTING) 동작을 시작하고, COMP_OUT이 논리적 하이 상태가 되는 T4 시점에 업 카운팅을 정지하도록 카운터 회로를 동작시키는 방식으로 해당 픽셀에 대한 디지털 데이터를 생성할 수도 있다.

또 다른 예로서, 도 11을 참조하면 이중 샘플링 구간의 두 샘플링 구간(T1~T2, T3~T4) 모두 업(up) 혹은 다운(down) 카운팅하고 두 샘플링 구간 사이에 비트 인버젼(bit inversion)을 통해 하나의 샘플링 구간의 디지털 데이터 부호를 바꾸어 해당 픽셀에 대한 디지털 데이터를 생성할 수도 있다.

아날로그/디지털 변환 회로(31)를 구현하는 카운터 회로는 예로서 구동 신호 RG 펄스가 발생되는 시점에 리세트시킬 수 있다.

도 1을 참조하면, 아날로그/디지털 변환 회로 블록(30)에 포함된 다수의 아날로그/디지털 변환 회로(31)들에서 생성되는 픽셀 데이터들은 버퍼 메모리 블록(50)에 저장된다.

타이밍 컨트롤러(60)의 제어에 의하여 버퍼 메모리 블록(50)에 저장된 픽셀 데이터들은 이미지 프로세서(도면에 미도시)로 출력될 수 있다.

도 4는 도 1에 도시된 픽셀 센서(11)의 하나의 컬럼 신호 라인(12-i)에 접속된 비교기 회로(21)의 다른 예(21b)를 보여주는 도면이다.

도 4와 같은 비교기 회로(21b)를 포함하는 이미지 센서(100)에서는 예로서 도 12에 도시된 바와 같은 타이밍으로 구동신호 SL, RG, TG, AZP를 생성시킬 수 있다.

도 4를 참조하면, 비교기 회로(21b)는 트랜지스터 M6, 커패시터 C1 및 스위치 SW1로 구현할 수 있다. 예로서, 트랜지스터 M6은 PMOS 트랜지스터로 구현할 수 있다.

트랜지스터 M6의 게이트 단자는 노드 T에 연결되고, 트랜지스터 M6의 소스 단자에는 컬럼 신호 라인(12-i)의 노드 P에 연결되고, 트랜지스터 M6의 드레인 단자는 노드 Q에 연결된다. 스위치 SW1의 제1단자는 노드 T에 연결되고, 스위치 SW1의 제2단자는 노드 Q에 연결되고, 스위치 SW1의 제어단자에는 구동신호 AZP가 인가된다. 커패시터 C1의 제1단자는 노드 T에 연결되고, 커패시터 C1의 제2단자에는 램프 신호 발생기(80)에서 출력된 램프 신호(RAMP)가 인가된다. 여기에서, 구동신호 AZP는 예로서 상관 이중 샘플링 프로세스를 실행되기 전에 발생시킨다. 예로서, 도 12에 도시된 바와 같이 램프 신호 발생기(80)에서 램프 파형의 신호가 생성되기 전에, 타이밍 컨트롤러(60)의 제어에 의하여 로우 드라이버(70)에서 구동신호 AZP를 발생시킬 수 있다.

그리고, 부하 회로(41)의 제1단자는 노드 Q에 연결되고, 부하 회로(41)의 제2단자는 접지 단자에 연결된다. 또한, 컬럼 신호 라인(12-i)의 노드 P에는 픽셀 센서(11)의 출력 단자가 연결된다.

노드 P에 접속된 픽셀 센서(11)는 예로서 도 2a ~ 도 2c에 도시된 바와 같은 회로로 구현될 수 있다.

픽셀 센서(11) 및 부하 회로(41)에 대해서는 도 3에 도시된 실시 예에서 상세히 설명하였으므로, 중복적인 설명은 피하기로 한다.

도 3에서 설명한 바와 같이, 도 4에 도시된 부하 회로(41)는 픽셀 센서(11)에 포함된 소스 팔로워 트랜지스터 M3 및 비교기 회로(21b)를 구성하는 트랜지스터 M6의 공통된 부하 소자로서 동작한다.

도 4의 실시 예에 따른 비교기 회로(21b)는 도 3의 실시 예에 따른 비교기 회로(21)에 비하여 커패시터 C1 및 스위치 SW1이 추가되었다.

도 4를 참조하면, 커패시터 C1 및 스위치 SW1은 비교기 회로(21b)를 구성하는 트랜지스터 M6의 오프셋을 제거하는 역할을 한다. 즉, 구동신호 AZP가 논리적 하이(HIGH) 상태가 발생되는 구간 동안에 스위치 SW1은 도통된다. 스위치 SW1이 도통되는 구간에서는 커패시터 C1의 양 단자 사이에는 트랜지스터 M6의 문턱 전압의 오프셋이 반영되는 전압이 걸리게 된다. 이후 스위치 SW1이 차단되면 트랜지스터 M6의 문턱 전압의 오프셋이 반영되는 전압이 커패시터 C1의 양 단자 사이에 걸려 있으므로 결과적으로 트랜지스터 M6의 오프셋은 제거된다.

도 5는 도 3에 도시된 픽셀 센서(11)의 하나의 컬럼 신호 라인에 접속된 비교기 회로(21a)에 증폭 회로(22)를 추가한 예를 보여주는 도면이다.

도 5에 도시된 픽셀 센서(11), 비교기 회로(21a) 및 부하 회로(41)에 대해서는 도 3에서 이미 상세히 설명하였으므로, 중복된 설명은 피하기로 한다.

도 5를 참조하면, 증폭 회로(22)의 입력 단자는 비교기 회로(21a)의 출력 단자에 해당되는 노드 Q에 연결되고, 증폭 회로(22)의 출력 단자에서는 아날로그/디지털 변환 회로(31)에 연결된다. 이에 따라서, 노드 Q로 출력되는 비교기 회로(21a)의 출력 신호(COMP_OUT1)는 증폭 회로(22)에 의하여 증폭된다. 그리고, 증폭 회로(22)에서 증폭된 신호(COMP_OUT2)는 아날로그/디지털 변환 회로(31)에 인가된다.

도 6a 및 도 6b는 도 5에 도시된 증폭 회로(22)의 다양한 실시 예를 보여주는 도면이다.

도 6a를 참조하면, 증폭 회로(22)는 예로서 OP AMP(Operational Amplifier)와 같은 증폭기(22a)로 구현할 수 있다. 증폭기(22a)의 제1입력 단자는 비교기 회로(21a)의 출력 단자에 해당되는 노드 Q에 연결되고, 증폭기(22a)의 제2입력 단자는 기준 전압(REF)이 인가된다. 예로서, 증폭기(22a)의 제1입력 단자는 포지티브 단자(+)로 설정하고, 증폭기(22a)의 제2입력 단자는 네거티브 단자(-)로 설정할 수 있다. 다른 예로서, 증폭기(22a)의 제1입력 단자는 네거티브 단자(-)로 설정하고, 증폭기(22a)의 제2입력 단자는 포지티브 단자(+)로 설정할 수도 있다. 그리고, 증폭기(22a)의 출력 단자는 아날로그/디지털 변환 회로(31)에 연결된다.

도 6b를 참조하면, 증폭 회로(22)는 예로서 인버터(22b)로 구현할 수 있다. 인버터(22b)의 입력 단자는 비교기 회로(21a)의 출력 단자에 해당되는 노드 Q에 연결되고, 인버터(22b)의 출력 단자는 아날로그/디지털 변환 회로(31)에 연결된다.

도 7은 도 4에 도시된 픽셀 센서(11)의 하나의 컬럼 신호 라인에 접속된 비교기 회로(21b)에 증폭 회로(22)를 추가한 예를 보여주는 도면이다.

도 7에 도시된 픽셀 센서(11), 비교기 회로(21b) 및 부하 회로(41)에 대해서는 도 4에서 상세히 설명하였으므로, 중복된 설명은 피하기로 한다.

도 7을 참조하면, 증폭 회로(22)의 입력 단자는 비교기 회로(21b)의 출력 단자에 해당되는 노드 Q에 연결되고, 증폭 회로(22)의 출력 단자에서는 아날로그/디지털 변환 회로(31)에 연결된다. 이에 따라서, 노드 Q로 출력되는 비교기 회로(21b)의 출력 신호(COMP_OUT1)는 증폭 회로(22)에 의하여 증폭된다. 그리고, 증폭 회로(22)에서 증폭된 신호(COMP_OUT2)는 아날로그/디지털 변환 회로(31)에 인가된다.

도 8a 및 도 8b는 도 7에 도시된 증폭 회로(AMP)의 다양한 실시 예를 보여주는 도면이다.

도 8a를 참조하면, 증폭 회로(22)는 예로서 OP AMP와 같은 증폭기(22a)로 구현할 수 있다. 증폭기(22a)의 제1입력 단자는 비교기 회로(21b)의 출력 단자에 해당되는 노드 Q에 연결되고, 증폭기(22a)의 제2입력 단자는 기준 전압(REF)이 인가된다. 예로서, 증폭기(22a)의 제1입력 단자는 포지티브 단자(+)로 설정하고, 증폭기(22a)의 제2입력 단자는 네거티브 단자(-)로 설정할 수 있다. 다른 예로서, 증폭기(22a)의 제1입력 단자는 네거티브 단자(-)로 설정하고, 증폭기(22a)의 제2입력 단자는 포지티브 단자(+)로 설정할 수도 있다. 그리고, 증폭기(22a)의 출력 단자는 아날로그/디지털 변환 회로(31)에 연결된다.

도 8b를 참조하면, 증폭 회로(22)는 예로서 인버터(22b)로 구현할 수 있다. 인버터(22b)의 입력 단자는 비교기 회로(21b)의 출력 단자에 해당되는 노드 Q에 연결되고, 인버터(22b)의 출력 단자는 아날로그/디지털 변환 회로(31)에 연결된다.

도 13은 본 발명의 실시 예들에 따른 이미지 처리 장치(1000)의 응용 예를 나타내는 블록도이다. 예로서, 이미지 처리 장치(1000)는 컴퓨터 장치, 카메라 장치, 휴대폰 장치, 스캐너 장치, 네비게이션 장치, 경비 시스템 등에 포함될 수 있다.

도 13을 참조하면, 이미지 처리 장치(1000)는 이미지 센서(100), 프로세서(200), 비휘발성 메모리 장치(300), RAM(400), 입출력 장치(I/O; 500) 및 버스(600)를 포함한다.

도 13에 도시된 이미지 센서(100)에는 도 1에 도시된 이미지 센서(100)가 적용될 수 있다. 그리고, 도 2 ~ 도 10에 도시된 이미지 센서(100)의 다양한 실시 예들이 도 13에도 적용될 수 있다.

프로세서(200)는 이미지 센서(100)의 동작을 제어하고, 이미지 센서(100)에서 출력되는 신호를 사용하고자 하는 용도에 맞게 후처리하는 신호 처리를 수행한다. 그리고, 프로세서(200)를 버스(600)를 통하여 접속된 구성 수단들과 데이터를 주거나 받을 수 있다.

비휘발성 메모리 장치(300)에는 프로세서(200)에서 후처리한 이미지 데이터 또는 이미지 처리 장치(1000)를 제어하는데 필요한 프로그램 및 데이터 등이 저장될 수 있다. 비휘발성 메모리 장치(300)는 비휘발성 반도체 메모리 장치로 구현될 수 있으며, 예로서 플래시 메모리, PRAM(Phase change RAM), FRAM(Ferroelectric RAM), MRAM(Magnetic RAM) 등으로 구현될 수 있다.

RAM(400)에는 이미지 처리 장치(1000)에서 이용되는 데이터가 일시적으로 저장될 수 있다.

입출력 장치(500)에 포함된 입력 장치는 키보드, 마우스, 키패드 등으로 구현될 수 있으며, 출력 장치는 디스플레이, 프린터 등으로 구현될 수 있다.

이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

100 : 이미지 센서 10 : 픽셀 센서 어레이
20 : 비교기 회로 블록 30 : 아날로그/디지털 변환 회로 블록
40 : 부하 회로 블록 50 : 버퍼 메모리 블록
60 : 타이밍 컨트롤러 70 : 로우 드라이버
80 : 램프 신호 발생기 1000 : 이미지 처리 장치
200 : 프로세서 300 : 비휘발성 메모리 장치
400 : RAM 500 : 입출력 장치
600 : 버스

Claims

복수의 픽셀 센서들의 출력 단자에 접속된 컬럼 신호 라인;
상기 컬럼 신호 라인으로 출력되는 신호와 기준 신호의 비교 결과에 상응하는 신호를 출력하는 비교기 회로;
상기 비교기 회로에서 출력되는 신호에 기초하여 상기 컬럼 신호 라인에 접속된 복수의 픽셀 센서들 중에서 선택된 픽셀 센서에서 감지된 광 신호에 상응하는 아날로그 신호를 디지털 데이터로 변환시키는 아날로그/디지털 변환 회로; 및
상기 컬럼 신호 라인과 접지 단자 사이에 상기 비교기 회로와 직렬로 접속되는 부하 회로를 포함하고, 상기 부하 회로는 상기 컬럼 신호 라인에 접속된 픽셀 센서들과 상기 비교기 회로의 공통된 부하 소자로서 동작하는 것을 특징으로 하는 이미지 센서.
제1항에 있어서, 상기 비교기 회로는 트랜지스터를 포함하고, 상기 트랜지스터의 게이트 단자에는 상기 기준 신호가 인가되고, 상기 트랜지스터의 제1단자에는 상기 컬럼 신호 라인이 접속되고, 상기 트랜지스터의 제2단자에는 상기 부하 회로가 접속되는 것을 특징으로 하는 이미지 센서.
제2항에 있어서, 상기 트랜지스터는 PMOS 트랜지스터를 포함함을 특징으로 하는 이미지 센서.
제1항에 있어서, 상기 비교기 회로는 트랜지스터, 커패시터 및 스위치를 포함하고, 상기 커패시터의 제1단자에는 상기 기준 신호가 인가되고 상기 커패시터의 제2단자에는 상기 트랜지스터의 게이트 단자 및 상기 스위치의 제1단자가 접속되고, 상기 트랜지스터의 제1단자에는 상기 컬럼 신호 라인이 접속되고, 상기 트랜지스터의 제2단자에는 상기 스위치의 제2단자 및 상기 부하 회로가 접속되는 것을 특징으로 하는 이미지 센서.
제1항에 있어서, 상기 아날로그/디지털 변환 회로는
상관 이중 샘플링 프로세스에 기초하여 상기 비교기 회로에서 출력되는 신호에 따라서 결정된 이중 샘플링 구간 길이의 차에 상응하는 카운팅 값으로 상기 디지털 데이터를 생성하는 카운터 회로를 포함함을 특징으로 하는 이미지 센서.
제1항에 있어서, 상기 비교기 회로의 출력 단자와 상기 아날로그/디지털 변환 회로 사이에 증폭 회로를 더 포함함을 특징으로 하는 이미지 센서.
제1항에 있어서, 상기 복수의 픽셀 센서들 각각은
입사되는 광에 상응하는 전하를 생성하는 광전 변환 소자; 및
상기 광전 변환 소자에서 생성된 전하에 상응하는 전기적인 신호를 상기 컬럼 신호 라인으로 전달하는 신호 전달 회로를 포함함을 특징으로 하는 이미지 센서.
제7항에 있어서, 상기 신호 전달 회로는
상기 광전변환소자와 상기 제1노드에 사이에 접속되어, 제1구동 신호에 따라 상기 광전 변환 소자에 집적된 전하를 상기 제1노드로 전송하는 제1트랜지스터;
상기 제1노드와 전원 전압 사이에 접속되어, 제2구동 신호에 따라 상기 제1노드에 충전된 전하를 리세트시키는 제2트랜지스터;
상기 제1노드 및 제2노드 사이에 접속되어, 상기 제1노드에서 감지된 신호를 제2노드로 전달하는 제3트랜지스터; 및
상기 제2노드와 상기 컬럼 신호 라인 사이에 접속되어, 제3구동 신호에 따라 상기 제2노드의 신호를 상기 컬럼 신호 라인으로 전달하는 제4트랜지스터를 포함함을 특징으로 하는 이미지 센서.
입사되는 영상신호를 전기적인 신호로 변환하는 이미지 센서; 및
상기 이미지 센서의 동작을 제어하며, 상기 이미지 센서에서 출력되는 신호를 후처리하는 프로세서를 포함하고,
상기 이미지 센서는
복수의 픽셀 센서들의 출력 단자에 접속된 컬럼 신호 라인;
상기 컬럼 신호 라인으로 출력되는 신호와 기준 신호의 비교 결과에 상응하는 신호를 출력하는 비교기 회로;
상기 비교기 회로에서 출력되는 신호에 기초하여 상기 컬럼 신호 라인에 접속된 복수의 픽셀 센서들 중에서 선택된 픽셀 센서에서 감지된 광 신호에 상응하는 아날로그 신호를 디지털 데이터로 변환시키는 아날로그/디지털 변환 회로; 및
상기 컬럼 신호 라인과 접지 단자 사이에 상기 비교기 회로와 직렬로 접속되는 부하 회로를 포함하고, 상기 부하 회로는 상기 컬럼 신호 라인에 접속된 픽셀 센서들과 상기 비교기 회로의 공통된 부하 소자로서 동작하는 것을 특징으로 하는 이미지 처리 장치.
제9항에 있어서, 상기 비교기 회로는 트랜지스터를 포함하고, 상기 트랜지스터의 게이트 단자에는 상기 램프 파형의 기준 신호가 인가되고, 상기 트랜지스터의 제1단자에는 상기 컬럼 신호 라인이 접속되고, 상기 트랜지스터의 제2단자에는 상기 부하 회로가 접속되는 것을 특징으로 하는 이미지 처리 장치.