KR102012767B1 - 이미지 센서 - Google Patents

이미지 센서 Download PDF

Info

Publication number
KR102012767B1
KR102012767B1 KR1020180029828A KR20180029828A KR102012767B1 KR 102012767 B1 KR102012767 B1 KR 102012767B1 KR 1020180029828 A KR1020180029828 A KR 1020180029828A KR 20180029828 A KR20180029828 A KR 20180029828A KR 102012767 B1 KR102012767 B1 KR 102012767B1
Authority
KR
South Korea
Prior art keywords
node
voltage
reset
control signal
floating diffusion
Prior art date
Application number
KR1020180029828A
Other languages
English (en)
Inventor
신현택
Original Assignee
(주) 픽셀플러스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 픽셀플러스 filed Critical (주) 픽셀플러스
Priority to KR1020180029828A priority Critical patent/KR102012767B1/ko
Priority to CN201910193089.0A priority patent/CN110278393A/zh
Application granted granted Critical
Publication of KR102012767B1 publication Critical patent/KR102012767B1/ko

Links

Images

Classifications

    • H04N5/353—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70—Circuitry for compensating brightness variation in the scene
    • H04N23/73—Circuitry for compensating brightness variation in the scene by influencing the exposure time
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/533—Control of the integration time by using differing integration times for different sensor regions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N5/3559—
    • H04N5/3698—

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 이미지 센서에 관한 것으로, 보다 상세하게는 오토 익스포져(Auto Exposure)를 빠르게 제어할 수 있도록 하는 기술이다. 이러한 본 발명의 실시예는 복수의 픽셀을 포함하며, 각 픽셀의 플로팅 확산 영역의 전압값을 합산하여 버텀 노드에 출력하는 픽셀 어레이, 버텀 노드의 전압값과 미리 세팅된 기준전압을 비교하여 노출 제어신호를 제어하는 출력 구동부를 포함한다.

Description

이미지 센서{IMAGE SENSOR}
본 발명은 이미지 센서에 관한 것으로, 보다 상세하게는 오토 익스포져(Auto Exposure)를 빠르게 제어할 수 있도록 하는 기술이다.
이미지 센서는 광학 영상을 전기 신호로 변환시키는 소자이다. 최근 들어, 컴퓨터 산업과 통신 산업의 발달에 따라 디지털 카메라, 캠코더, PCS(Personal Communication System), 게임 기기, 경비용 카메라, 의료용 마이크로 카메라, 로보트 등 다양한 분야에서 성능이 향상된 이미지 센서의 수요가 증대되고 있다.
본 발명의 실시예는 다음과 같은 특징을 갖는다.
첫째, 본 발명의 실시예는 다수의 단위 픽셀을 갖는 픽셀 어레이에서 각 플로팅 확산 영역의 버텀 전압을 합산하여 노출 동작을 제어할 수 있도록 하는데 그 특징이 있다.
둘째, 본 발명의 실시예는 픽셀 어레이의 플로팅 확산 영역의 버텀 전압을 합산하여 미리 설정된 기준 전압과 비교함으로써 한 프레임 내에서 오토 익스포져(Auto Exposure)를 완료할 수 있도록 하는 특징이 있다.
본 발명의 실시예에 따른 이미지 센서는, 복수의 픽셀을 포함하며, 각 픽셀의 플로팅 확산 영역의 전압값을 합산하여 버텀 노드에 출력하는 픽셀 어레이; 버텀 노드의 전압값과 미리 세팅된 기준전압을 비교하여 노출 제어신호를 제어하는 출력 구동부; 및 제어신호에 대응하여 버텀 노드의 전압을 리셋하는 리셋회로를 포함하고, 버텀 노드는 각 픽셀의 상기 플로팅 확산 영역에 포함된 정션 커패시터의 버텀 플레이트와 공통 연결되고, 리셋회로는 제어신호에 대응하여 제 1노드의 로직 레벨을 제어하는 리셋 제어부; 및 제 1노드의 로직 레벨에 대응하여 버텀 노드를 선택적으로 리셋하고, 버텀 노드와 접지전압단 사이에 연결되어 있으며 게이트 단자가 제 1노드에 연결되는 풀다운 구동소자를 포함하는 리셋 구동부를 포함하며, 각 픽셀은 전원전압단과 제 2노드 사이에 연결어 리셋신호에 의해 제어되는 리셋 트랜지스터; 제 2노드와 접지전압단 사이에 연결된 포토 다이오드; 전달제어신호에 대응하여 제 2노드와 제 3노드 사이의 연결을 선택적으로 제어하는 전달 트랜지스터; 제 3노드와 버텀 노드 사이에 연결된 플로팅 확산 영역; 플로팅 확산 영역의 전압에 대응하여 제어되는 변환 트랜지스터; 전원전압단과 변환 트랜지스터 사이에 연결되어 선택 제어신호에 의해 구동되는 선택 트랜지스터; 플로팅 확산 영역에 포함되며 플로팅 확산 영역과 버텀 노드 사이에 연결되는 정션 커패시터; 및 플로팅 확산 영역에 포함되며 플로팅 확산 영역과 상기 버텀 노드 사이에 연결되는 추가 커패시터를 포함하며, 버텀 노드에 인가되는 버텀 전압은 정션 커패시터와 추가 커패시터에 축적된 전하에 대응되는 전압이다.
본 발명의 실시예는 한 프레임 내에서 노출을 완료함으로써 빠르게 오토 익스포져(Auto Exposure)를 제어할 수 있도록 하는 효과를 제공한다.
도 1은 본 발명의 실시예에 따른 픽셀의 구조를 나타내는 도면.
도 2 내지 도 5는 도 1의 구동 신호들의 동작 타이밍도에 관한 실시예들.
도 6은 본 발명의 다른 실시예에 따른 픽셀의 구조를 나타내는 도면.
도 7은 도 6의 아이솔레이션 트랜지스터의 동작을 설명하기 위한 타이밍도.
도 8은 본 발명의 실시예에 따른 포토 다이오드의 구조 및 동작을 나타내는 도면.
도 9는 도 8의 포토 다이오드의 구조에서 축적 시간과 출력 전압의 관계를 나타내는 그래프.
도 10은 본 발명의 실시예에 따른 메탈 월 및 메탈 쉴딩을 나타내는 도면.
도 11은 본 발명의 실시예에 따른 픽셀 구조가 적용된 휴대폰을 나타내는 도면.
도 12는 본 발명의 다른 실시예에 따른 이미지 센서를 나타낸 도면.
도 13은 도 12의 리셋회로에 대한 상세 회로도.
도 14는 도 12의 출력 구동부에 대한 상세 회로도.
도 15는 도 12의 실시예에 따른 이미지 센서의 동작 파형도를 나타낸 도면.
이하, 도면을 참조하여 본 발명의 구체적인 실시예에 대하여 설명한다.
도 1은 본 발명의 실시예에 따른 픽셀(1)의 구조를 나타내는 도면이다.
도 1을 참조하면, 이미지 센서(1)는 포토 다이오드(PD), 리셋 트랜지스터(P1), 전달 트랜지스터(P2), 플로팅 확산 영역(FD), 선택 트랜지스터(P3), 변환 트랜지스터(N1) 및 전류원(Is)을 포함할 수 있다. 포토 다이오드(PD)는 그라운드와 노드 ND1의 사이에 연결되고, 리셋 트랜지스터(P1)는 전원전압 공급라인(VDD)과 노드 ND1의 사이에 연결되고, 전달 트랜지스터(P2)는 노드 ND1와 노드 ND2의 사이에 연결되고, 플로팅 확산 영역(FD)는 노드 ND2와 그라운드 사이에 연결된다. 선택 트랜지스터(P3), 변환 트랜지스터(N1) 및 전류원(Is)는 전원전압 공급라인(VDD)와 그라운드의 사이에 직렬로 연결되고, 변환 트랜지스터(N1)의 게이트는 노드 ND2에 연결된다. 변환 트랜지스터(N1)와 전류원(Is)이 연결되는 노드 ND3의 전압이 출력 전압 Vout이 된다.
포토 다이오드(PD)는 광 신호를 전기 신호로 변환함으로써 영상 신호를 검출한다. 포토 다이오드(PD)는 광전 변환 소자의 예시이며, 포토 트랜지스터(photo transistor), 포토 게이트(photo gate) 및 핀드 포토다이오드(pinned photo diode(PPD) 중에서 적어도 하나로 구성될 수 있다.
플로팅 확산 영역(FD)는 포토 다이오드(PD)에서 발생한 전하를 축적한다. 플로팅 확산 영역(FD)는 도 1에 도시된 바와 같이, 정션(junction) 커패시터(Cj)와 추가 커패시터(Cm)를 포함할 수 있다. 정션 커패시터(Cj)는 PN 정션 구조를 갖는 커패시터를 나타낸다. 추가 커패시터(Cm)는 정션 커패시터(Cj) 외에 추가적으로 연결하는 커패시터로서, 예를 들어 MIM(Metal-Insulator-Metal) 또는 MOS 커패시터일 수 있다.
글로벌 셔터 방식의 경우, 나중에 리드아웃되는 로우, 예를 들어 아래쪽 로우에 해당하는 픽셀일수록 플로팅 확산 영역(FD)에 오랫동안 전하를 저장해야 하기 때문에, 전하 누설이 발생할 가능성이 커진다. 이에 따라, 아래쪽 로우에 해당하는 픽셀의 출력 전압이 떨어져 이미지에 그라데이션이 발생하거나 FPN이 발생할 수 있다. MIM 커패시터는 전하 누설이 적기 때문에 그라데이션 또는 FPN을 감소시킬 수 있다. 또한, MIM 커패시터는 전하 누설이 적기 때문에 프레임 버퍼로서 이용될 수 있다.
리셋 트랜지스터(P1)는 리셋 신호(RX/)에 기초하여 포토 다이오드(PD)의 전압, 즉 노드 ND1의 전압을 초기화하며, 후술하는 전달 트랜지스터(P2)와 함께 플로팅 확산 영역(FD)의 전압, 즉 노드 ND2의 전압을 초기화한다. 본 실시예에서 리셋 트랜지스터(P1)는 PMOS 트랜지스터일 수 있으며, 리셋 신호(RX/)가 로우 레벨일 때 턴온되어 포토 다이오드(PD)의 전압을 전원전압 VDD으로 리셋할 수 있다. 이에 따라, 리셋 트랜지스터(P1)의 게이트-소스 간 전압 강하가 발생하지 않기 때문에, 노드 ND1을 전원전압 VDD로 리셋할 수 있어 FPN을 감소시킬 수 있다.
전달 트랜지스터(P2)는 전달제어신호(TX/)에 기초하여 포토 다이오드(PD)와 플로팅 확산 영역(FD)을 연결한다. 이에 따라, 리셋 동작 시에는 노드 ND2의 전압이, 전원전압 VDD로 리셋된 노드 ND1의 전압과 동일해진다. 또한, 포토 다이오드(PD)에서 전하 축적이 진행되는 동안 또는 전하 축적이 종료한 후에는, 포토 다이오드(PD)와 플로팅 확산 영역(FD) 간에 전하 셰어링이 발생한다. 본 실시예에서 전달 트랜지스터(P2)는 PMOS 트랜지스터일 수 있으며, 전달제어신호(TX/)가 로우 레벨일 때 턴온되어 포토 다이오드(PD)에 축적된 전하를 플로팅 확산 영역(FD)으로 전달할 수 있다. 전달 트랜지스터(P2)의 게이트-소스 간 전압 강하가 발생하지 않기 때문에, 노드 ND1의 전압을 노드 ND2의 전압과 동일하게 할 수 있어, FPN을 감소시킬 수 있다.
선택 트랜지스터(P3)는 선택제어신호(LS/)에 기초하여 변환 트랜지스터(N1)를 구동한다. 본 실시예에서 선택 트랜지스터(P3)는 PMOS 트랜지스터일 수 있으며, 리셋 트랜지스터(P1), 전달 트랜지스터(P2)와 마찬가지로 FPN을 감소시킬 수 있다.
변환 트랜지스터(N1)는 노드 ND2의 전하량에 따라 노드 ND3에서 출력 전압 Vout을 생성한다. 출력 전압 Vout은 CDS(Correlated Double Sampling) 유닛에서 영상 신호로서 출력될 수 있다.
도 2는 도 1의 구동 신호들의 타이밍도의 일 예이다. 도 2에서 구동신호들(RX/, TX/, LS/)의 오른쪽 괄호 안의 값은 구동신호들(RX/, TX/, LS/)이 인가되는 픽셀의 로우를 나타낸다. 예를 들어, RX/(n)은 n번째 로우에 해당하는 픽셀에 인가되는 리셋 신호(RX/)를 나타내고, RX/(n+1)은 n+1번째 로우에 해당하는 픽셀에 인가되는 리셋 신호(RX/)를 나타낸다. 또한, 본 실시예에 따른 리셋 신호(RX/), 전달제어신호(TX/), 선택 신호(LS/)는 로우 레벨일 때 인에이블되는 로우 인에이블 신호인 것으로 가정한다.
먼저 n번째 로우에 해당하는 픽셀에 인가되는 구동신호들에 대해 설명한다.
도 1 및 도 2를 참조하면, T0~T1 동안 n번째 로우의 리셋 신호(RX/(n)) 및 n번째 로우의 전달제어신호(TX/(n))가 로우 레벨이 된다. 이에 따라, 리셋 트랜지스터(P1) 및 전달 트랜지스터(P2)가 턴온되어, 노드 ND1 및 노드 ND2의 전압이 전원전압(VDD)으로 리셋된다.
T2~T3에서 n번째 로우의 리셋 신호(RX/(n)) 및 n번째 로우의 전달제어신호(TX/(n))가 다시 로우 레벨이 된다. T1 이후, 포토 다이오드(PD)에서 전하의 축적이 발생하는 T3까지 시간 간격이 있기 때문에, 노드 ND1 또는 노드 ND2의 전압에 변동이 발생할 수 있다. 노출 시간 T3 이전에 리셋 동작을 한번 더 수행함으로써 노드 ND1 및 노드 ND2의 전압이 전원전압 VDD가 되도록 보장할 수 있다.
T3~T5는 포토 다이오드(PD)의 노출 시간이다. 이에 따라, 포토 다이오드(PD)에서 광전 변환에 따른 전하가 발생하여 포토 다이오드(PD) 내부에 축적된다.
T5에서 포토 다이오드(PD)의 노출이 종료하고, T4~T5 동안 전달제어신호(TX/(n))가 로우 레벨이 된다. 이에 따라, 전달 트랜지스터(P2)가 턴온되어, 포토 다이오드(PD)에 축적된 전하가 플로팅 확산 영역(FD)에 공유된다.
T5에서 전달제어신호(TX/(n))가 하이 레벨로 천이하여 전하 셰어링이 종료된다.
T6에서 선택 신호(LS/(n))가 로우 레벨이 되고, 이에 따라, 선택 트랜지스터(P3) 및 변환 트랜지스터(N1)가 구동되어 출력 전압 Vout이 출력된다. 이때의 출력 전압 Vout을 신호 전압 Vsig라고 표시한다.
T7에서 CDS에 의해 출력 전압 Vout이 리드아웃되며, 이때 리드아웃된 출력 전압 Vout을 신호 전압 Vsig(n)이라고 표시한다.
T8~T9 동안 리셋 신호(RX/(n)) 및 전달제어신호(TX/(n))가 로우 레벨이 되어 노드 ND1 및 노드 ND2의 전압을 전원전압 VDD으로 리셋한다.
T9에서 리셋 신호(RX/(n)) 및 전달제어신호(TX/(n))를 하이 레벨로 천이시켜 리셋 트랜지스터(P1) 및 전달 트랜지스터(P2)을 턴 오프한다.
T10에서 CDS에 의해 출력 전압 Vout이 리드아웃되며, 이때 리드아웃된 출력 전압 Vout을 기준 전압 Vref(n)이라고 표시한다.
도시하지는 않았지만, CDS는 신호 전압 Vsig(n) 및 기준 전압 Vref(n)의 차이에 기초하여 n번째 로우에 대한 영상 신호를 생성한다.
다음으로 n+1번째 로우에 해당하는 픽셀에 인가되는 구동신호들에 대해 설명한다.
T0~T5 동안 인가되는 n+1번째 로우에 해당하는 픽셀에 인가되는 구동신호들의 타이밍도는, n번째 로우에 해당하는 픽셀에 인가되는 구동신호들의 타이밍도와 동일하다.
도 1 및 도 2를 참조하면, T0~T1 및 T2~T3 동안 n+1번째 로우의 리셋 신호(RX/(n+1)) 및 n+1번째 로우의 전달제어신호(TX/(n+1))가 로우 레벨이 되어 리셋 동작이 수행되고, T4~T5 동안 전달제어신호(TX/(n+1))가 로우 레벨이 되어 전하 셰어링 동작이 수행된다.
T6~T11 동안 n번째 로우에 대한 리드 동작이 종료한 후에, T12에서 선택 신호(LS/(n+1))가 로우 레벨이 되고, 이에 따라, n+1번째 로우에 해당하는 픽셀의 선택 트랜지스터(P3) 및 변환 트랜지스터(N1)가 구동되어 출력 전압 Vout이 출력된다.
T13에서 CDS에 의해 n+1번째 로우에 해당하는 픽셀의 출력 전압 Vout이 리드아웃되며, 이때의 출력 전압 Vout을 Vsig(n+1)이라고 표시한다.
T14~T15 동안 n+1번째 로우에 해당하는 픽셀의 리셋 신호(RX/(n+1)) 및 전달제어신호(TX/(n+1))가 로우 레벨이 되어 노드 ND1 및 노드 ND2의 전압이 전원전압 VDD으로 리셋된다.
T15에서 리셋 신호(RX/(n+1)) 및 전달제어신호(TX/(n+1))를 하이 레벨로 천이시켜 n+1번째 로우에 해당하는 픽셀의 리셋 트랜지스터(P1) 및 전달 트랜지스터(P2)을 턴 오프한다.
T16에서 CDS에 의해 출력 전압 Vout이 리드아웃되며, 이때의 출력 전압을 기준 전압 Vref(n+1)이라고 표시한다.
T17에서 선택신호(LS/(n+1))을 하이 레벨로 천이함으로써, n+1번째 로우에 해당하는 픽셀에 대한 리드 동작을 종료한다.
도 2를 참조하면, 본 발명의 실시예에 따른 이미지 센서는 T0~T5 동안의 동작, 즉 포토 다이오드(PD)의 리셋 동작, 포토 다이오드의 노출 동작 및 전하 셰어링 동작은 모든 로우에 대해 동시에 수행된다. 그리고, 각 로우에 대한 리드 동작은 순차적으로 수행된다. 즉, T6~T11 동안 n번째 로우에 대한 리드 동작이 수행되고, T12~T17 동안 n+1번째 로우에 대한 리드 동작이 수행된다. 다시 말해, 본 실시예에 따른 이미지 센서는 글로벌 셔터 방식으로 동작한다.
글로벌 셔터 방식의 경우, 동시에 노출 동작이 수행된 후에, 리드 동작이 앞의 로우부터 뒤의 로우로 순차적으로 수행되기 때문에, 뒤의 로우에 해당하는 픽셀에서는 전하의 누설(leakage)이 발생하여 FPN 및 그라데이션이 발생할 수 있다. 본 발명의 실시예에 의하면, 전하의 누설이 적은 MIM 커패시터를 사용하기 때문에, 글로벌 셔터 방식을 이용하더라도 FPN을 감소시킬 수 있다.
도 3은 도 1의 구동 신호들의 타이밍도의 일 실시예이다.
도 3을 참조하면, T0~T1 동안 리셋 신호 RX/(n), RX/(n+1)와 전달제어신호 TX/(n), TX/(n+1)가 로우 레벨로 되었다가, T1에서 하이 레벨로 천이한 후 리셋 구간 동안 하이 레벨을 유지한다. 즉, 도 2의 T2~T3 동안의 동작이 생략되었다.
도 4는 도 1의 구동 신호들의 타이밍도의 일 실시예이다.
도 4를 참조하면, T0~T3 동안 n번째 로우에 해당하는 픽셀에 인가되는 리셋 신호(RX/(n)), 전달제어신호(TX/(n)) 및 n+1번째 로우에 해당하는 픽셀에 인가되는 리셋 신호(RX/(n)), 전달제어신호(TX/(n))가 로우 레벨이 된다. 즉, 도 3에서 리셋 시간이 T0~T1 이었던 것에 비해 리셋 시간이 T0~T3으로 증가한다.
도 5는 도 1의 구동 신호들의 타이밍도의 일 실시예이다.
도 5를 참조하면, T0~T3의 동작은 도 4와 동일하다.
T3에서 리셋 신호(RX/(n), RX/(n+1))가 하이 레벨로 천이하고, 전달제어신호(TX/(n), TX/(n+1))는 로우 레벨을 유지한다. 이에 따라, T3~T4의 노출 시간 동안, n번째 로우와 n+1번째 로우의 전달 트랜지스터(P2)가 턴온되고, 포토다이오드(PD)와 플로팅 확산 영역(FD)의 사이에 전하 셰어링이 발생한다. 이는 도 4에서 T3~T4 동안 포토 다이오드(PD)의 노출 동작을 수행하고, 그 이후인 T4~T5 동안 전하 셰어링을 수행한 것과 상이하다. 도 5에는 도 4의 리셋 동작을 수행하는 경우에 전달제어신호(TX/(n), TX/(n+1))를 상이하게 하는 것으로 도시하였으나, 도 2 및 도 3의 리셋 동작을 수행하는 경우에도 적용될 수 있다.
도 6은 본 발명의 실시예에 따른 픽셀(2)의 구조를 나타내는 도면이다.
도 6을 참조하면, 픽셀(2)은 도 1의 픽셀(1)에 비해 노드 ND1와 포토 다이오드(PD)가 연결된 노드 ND4의 사이에 아이솔레이션 트랜지스터(N2)를 더 포함한다. 아이솔레이션 트랜지스터(N2)의 게이트는 전원전압 공급라인 VDD이 연결된다. 아이솔레이션 트랜지스터(N2)가 포토 다이오드(PD)와 노드 ND1의 사이에 연결되어 있기 때문에, 예를 들어 포토 다이오드(PD)와 노드 ND1가 메탈라인으로 연결되어 있는 경우와 같이 포토 다이오드(PD)와 노드 ND1 사이의 기생 캐패시턴스를 감소시킬 수 있다.
도 7은 도 6의 아이솔레이션 트랜지스터(N2)의 동작을 설명하기 위한 타이밍도이다. 도 7에서 리셋 신호(RX/) 및 전달제어신호(TX/)는 도 5의 실시예에 따라 인가된다. 도 7에서 V1은 노드 ND1의 전압을 나타내고, V4는 노드 ND4의 전압을 나타낸다.
도 6 및 도 7을 참조하면, T3 이전에 로우 레벨의 리셋 신호(RX/)와 전달제어신호(TX/)가 인가된다. 이에 따라, 리셋 트랜지스터(P1)가 턴온되어 노드 ND1의 전압 V1이 전원전압 VDD으로 리셋된다. 아이솔레이션 트랜지스터(N2)의 게이트-소스간 전압차를 Vth라 할 때, 노드 ND4의 전압 V4은 VDD-Vth가 된다.
T3에서 포토 다이오드(PD)의 노출이 시작됨에 따라 노드 ND4에 전하가 축적된다. 이때, 아이솔레이션 트랜지스터(N2)는 포화 모드로 동작한다. 따라서, 아이솔레이션 트랜지스터(N2)의 소스에 축적된 전하는 아이솔레이션 트랜지스터(N2)의 드레인으로 이동하여 노드 ND1의 전압 V1을 감소시킨다.
Ta에서 노드 ND1의 전압 V1이 VDD-Vth가 되어 노드 ND4의 전압 V4과 동일해지면, 아이솔레이션 트랜지스터(N2)는 리니어 모드로 동작하기 시작한다. 따라서, 노드 ND4에 축적되는 전하에 의해 노드 ND4 및 노드 ND1의 전위가 함께 감소한다.
이후의 리드아웃 동작은 도 5와 동일하므로 생략한다.
이와 같이, 아이솔레이션 트랜지스터(N2)가 삽입되더라도, 노출 시간이 어느 정도 경과하면(즉 Ta 이후) 노드 ND1의 전압 V1은 포토 다이오드(PD)의 전압, 즉 노드 ND4의 전압 V4를 반영한다. 한편, 포토 다이오드(PD)가 연결되는 노드 ND4와, 노드 ND1의 사이가 메탈 라인으로 연결되는 이유 등으로 인하여, 기생 캐패시턴스가 발생할 수 있다. 본 실시예에 의하면, 노드 ND4와 노드 ND1의 사이에 아이솔레이션 트랜지스터(N2)를 삽입함으로써, 이러한 기생 캐패시턴스를 감소시킬 수 있다.
도 8의 (A)는 도 1의 픽셀(1) 또는 도 6의 픽셀(2)의 포토 다이오드(PD)의 단면을 나타내는 도면이다.
도 8의 (A)를 참조하면, 포토 다이오드(PD)는 P형 기판(810), P형 기판(810) 상에 형성되는 제1 PDN(Photo Diode N-type) 영역(820) 및 제2 PDN 영역(830), PDP(Photo Diode P-type) 영역(840) 및 콘택트(850)를 포함할 수 있다. 콘택트(850)는 메탈 라인을 통해 리셋 트랜지스터(P1) 및 전달 트랜지스터(P2)가 연결되는 노드 ND1에 연결될 수 있다.
본 실시예에서, 제2 PDN 영역(830)은 제1 PDN 영역(820)에 비해 도핑 농도가 높은 영역, 즉 n+ 영역일 수 있다. 예를 들어, 제2 PDN 영역(830)의 도핑 농도는 1E15 수준이고, 제1 PDN 영역(820)의 도핑 농도는 1E12 수준일 수 있다. 이와 같이 제1 PDN 영역(820)과 제2 PDN 영역(830)의 도핑 농도를 조절함으로써 제1 PDN 영역(820)과 제2 PDN 영역(830)의 핀 전압을 각각 설정할 수 있다. 예를 들어, 제1 PDN 영역(820)의 핀 전압은 전원전압보다 낮고, 제2 PDN 영역(830)의 핀 전압은 전원전압 VDD이상일 수 있다.
본 실시예에서, 제2 PDN 영역(830)의 면적은 제1 PDN 영역(820)의 면적보다 작을 수 있다. 예를 들어 포토 다이오드(PD)는 50㎛Х50㎛의 면적을 갖고, 제2 PDN 영역(830)은 1㎛Х1㎛의 면적을 가질 수 있다. 이때, 제1 PDN 영역(820)의 면적은 포토 다이오드(PD)의 면적에서 제2 PDN 영역(830)의 면적을 제외한 값이 된다.
도 8의 (B) 및 (C)는 포토 다이오드(PD)의 동작을 설명하기 위한 도면이다. 도 8의 (B) 및 (C)에서 제1 PDN 영역(820)의 핀 전압 Vpin1은 0.5V이고, 전원전압 VDD은 3.0V이고, 제2 PDN 영역(830)의 핀 전압 Vpin2은 3.0V 이상이라고 가정한다.
리셋 상태에서 콘택트(850)에 3.0V의 전원전압 VDD이 인가되면, 제1 PDN 영역(820)의 전압은 핀 전압 Vpin1인 0.5V이고, 제2 PDN 영역(830)의 전압은 전원전압 VDD인 3.0V가 된다.
포토 다이오드(PD)에서 발생한 전하는, 도 8의 (B)의 회색 영역에 표시된 바와 같이, 전압이 높은 제2 PDN 영역(830)에 축적되고, 이에 따라 제2 PDN 영역(830)의 전압이 점차 낮아진다. 제2 PDN 영역(830)의 전압이 제1 PDN 영역(820)의 핀 전압 Vpin1, 즉 0.5V에 도달한 이후, 발생한 전하는 도 8의 (C)의 회색 영역으로 표시된 바와 같이 제1 PDN 영역(820) 및 제2 PDN 영역(830) 전체에 축적된다.
이와 같이, 포토 다이오드(PD)의 출력 전압이 VDD~Vpin1인 구간 (1)에서는 제2 PDN 영역(830)의 면적에 해당하는 커패시턴스로 동작하다가, Vpin1~0V의 구간 (2)에서는 제1 PDN 영역(820) 및 제2 PDN 영역(830)의 면적, 즉 포토 다이오드(PD)의 전체 면적에 해당하는 커패시턴스로 동작한다. 따라서, 본 실시예에 따른 포토 다이오드(PD)는 제1 PDN 영역(820)의 도핑 농도를 조절함으로써 제1 PDN 영역(820)의 핀 전압 Vpin1을 조절하고, 이에 따라 포토 다이오드(PD)의 캐패시턴스를 조절할 수 있다.
도 9는 축적 시간에 따른 출력 전압 Vout을 나타내는 그래프이다. 도 9에서 구간 (1)은 도 8의 (B)의 구간 (1), 즉 포토다이오드의 전압이 3.0~0.5V인 구간에 대응하고, 도 9에서 구간 (2)는 도 8의 (C)의 구간 (2), 즉 포토다이오드의 전압이 0.5~0V인 구간에 대응한다.
도 9를 참조하면, 포토 다이오드(PD)의 출력 전압이 VDD~Vpin1인 구간 (1)의 기울기는 포토 다이오드(PD)의 출력 전압이 Vpin1~0V의 구간 (2)에서의 기울기보다 크다. 즉, 구간 (1)의 커패시턴스는 구간 (2)의 커패시턴스보다 작음을 알 수 있다.
도 10은 본 발명의 실시예에 따른 메탈 월 및 메탈 쉴딩을 나타내는 도면이다.
도 10을 참조하면, 픽셀(3)은 리셋 트랜지스터(P1), 전달 트랜지스터(P2), 플로팅 확산 영역(FD), 선택 트랜지스터(P3), 변환 트랜지스터(N1), 전류원(Is), 포토 다이오드(PD), 메탈 월 및 메탈 쉴딩을 포함한다. 픽셀(3)에서 리셋 트랜지스터(P1), 전달 트랜지스터(P2), 플로팅 확산 영역(FD), 선택 트랜지스터(P3), 변환 트랜지스터(N1) 및 전류원(Is)은 도 1과 동일하고, 포토 다이오드(PD)의 구조는 도 8의 (A)와 동일하므로 이에 대한 설명은 생략한다.
메탈 월은 포토 다이오드(PD)의 주위를 둘러싸는 구조를 갖는다. 이에 의해 측면에서 들어오는 빛을 차단하고, 옵티컬 크로스토크를 개선할 수 있다.
메탈 쉴딩은 포토 다이오드(PD)를 제외한 부분, 즉 리셋 트랜지스터(P1), 전달 트랜지스터(P2), 선택 트랜지스터(P3), 변환 트랜지스터(N1) 및 플로팅 확산 영역(FD)의 측면과 상면을 둘러싸는 구조를 갖는다. 이에 따라 글로벌 셔터 방식으로 동작시 플로팅 확산 영역(FD)에 전하가 저장되어 있는 시간이 길더라도, 트랜지스터들(P1, P2, P3, N1)의 접합 영역이 빛에 반응하지 않도록 함으로써, 데이터의 왜곡을 방지할 수 있다.
본 발명의 실시예에 따른 픽셀(3)은 포토 다이오드(PD)와 노드 ND1을 연결하는 메탈라인을 포함한다. 다시 말해, 픽셀(3)은 메탈라인에 의해 포토 다이오드(PD)와 노드 ND1가 분리되어 있는 구조를 갖는다. 이에 따라, 메탈 월 및, 메탈 쉴딩의 측벽으로 메탈라인이 통과하는 구조를 가질 수 있다.
도 11은 본 발명의 실시예에 따른 픽셀 구조가 적용된 휴대폰을 나타내는 도면이다. 도 11의 (A)는 휴대폰의 측면을, 도 11의 (B)는 휴대폰의 전면을 나타낸다.
도 11을 참조하면, 휴대폰은 본체(1010), 이미지 센서(1020), OLED(Organic Light-Emitting Diode) 패널(1030) 및 유리(1040)를 포함할 수 있다.
본체(1010)는 휴대폰을 지지하는 구조체이다. 이미지 센서(1020)는 도 1의 픽셀(1), 도 6의 픽셀(2) 또는 도 10의 픽셀(3)을 포함한다. OLED 패널(1030)은 휴대폰의 화면을 표시하며, 미세한 구멍이 형성되어 있다. 유리(1040)는 OLED 패널(1030)의 상측에 위치하여 OLED 패널(1030)을 보호한다.
이미지 센서(1020)는 OLED 패널(1030)의 하측에 부착된다. OLED 패널(1030)에는 미세한 구멍이 형성되어 있기 때문에, 지문에서 반사된 빛이 OLED 패널(1030)을 통과하여 이미지 센서(1020)에 도달할 수 있다.
도 12는 본 발명의 다른 실시예에 따른 이미지 센서를 나타낸 도면이다.
도 12의 실시예에 따른 이미지 센서는 픽셀 어레이(Pixel array)(100), 리셋회로(200) 및 출력 구동부(300)를 포함한다.
여기서, 픽셀 어레이(100)는 위의 실시예들에 따른 픽셀(1)(또는, 픽셀 2, 3)이 다수 배열된 어레이 형태로 구현될 수 있다. 각 픽셀(1)의 플로팅 확산 영역(FD)에서 인가된 버텀 전압(OUT)은 그 값이 같거나 서로 다를 수 있다.
픽셀 어레이(100)는 각 픽셀(1)의 플로팅 확산 영역(FD)에서 인가된 픽셀 신호들의 전하가 합산되어 버텀 노드(OUTND)에 출력된다. 여기서, 버텀 노드(OUTND)는 플로팅 확산 영역(FD)의 정션(junction) 커패시터(Cj)와 추가 커패시터(Cm)의 버텀 플레이트와 연결된다. 버텀 노드(OUTND)에 인가되는 버텀 전압(OUT)은 플로팅 확산 영역(FD)의 정션(junction) 커패시터(Cj)와 추가 커패시터(Cm)에 축적된 전하에 대응되는 전압이다.
본 발명의 실시예에서는 각 픽셀(1)의 플로팅 확산 영역(FD)에서 인가된 버텀 전압(OUT)이 평균화되어 버텀 노드(OUTND)에 출력된다. 픽셀 어레이(100)의 상세 구조 및 동작은 도 1~11의 실시예들에서 이미 설명하였으므로, 픽셀 어레이(100)에 대한 상세한 설명은 생략하기로 한다.
본 발명의 실시예에서는 각 픽셀의 구조가 도 1의 픽셀(1), 도 6의 픽셀(2) 또는 도 10의 픽셀(3)과 같은 형태로 이루어진 것을 일 예로 설명하였다. 하지만, 본 발명의 실시예는 이에 한정되는 것이 아니며 플로팅 확산 영역(FD)을 갖는 어떠한 픽셀의 구조에도 충분히 적용이 가능하다.
그리고, 리셋회로(200)는 제어신호(G)에 대응하여 버텀 노드(OUTND)의 버텀 전압(OUT)을 선택적으로 리셋시킨다. 본 발명의 실시예에서는 리셋회로(200)에 의해 버텀 노드(OUTND)의 전압을 리셋시켜 버텀 노드(OUTND)에 포함된 노이즈 소스를 제거할 수 있다.
또한, 출력 구동부(300)는 버텀 노드(OUTND)의 버텀 전압(OUT)을 특정 레벨을 갖는 기준전압(VREF)과 비교하여 노출 제어신호(ECON)를 출력한다. 본 발명의 실시예는 픽셀 어레이(100)의 플로팅 확산 영역(FD)의 커패시턴스에 대응하는 전압값을 합산하고 기 설정된 값을 갖는 기준전압(VREF) 레벨과 비교하여 노출 제어신호(ECON)을 제어한다.
도 13은 도 12의 리셋회로(200)에 대한 상세 회로도이다.
리셋회로(200)는 리셋 제어부(210)와, 리셋 구동부(220)를 포함한다.
여기서, 리셋 제어부(210)는 제어신호(G)에 대응하여 노드 ND10의 로직 레벨을 제어한다. 리셋 제어부(210)는 인버터(IV10)와, 복수의 PMOS 트랜지스터(P10, P11) 및 복수의 NMOS 트랜지스터(N10~N13)를 포함한다.
여기서, PMOS 트랜지스터(P10), NMOS 트랜지스터(N10) 및 NMOS 트랜지스터(N12)는 전원전압단과 접지전압단 사이에 직렬 연결된다. 그리고, PMOS 트랜지스터(P10)와 NMOS 트랜지스터(N10)는 게이트 단자를 통해 제어신호(G)가 인가된다. 그리고, NMOS 트랜지스터(N12)는 게이트 단자가 노드 ND10에 연결된다.
그리고, PMOS 트랜지스터(P11), NMOS 트랜지스터(N11) 및 NMOS 트랜지스터(N13)는 전원전압단과 접지전압단 사이에 직렬 연결된다. 그리고, PMOS 트랜지스터(P11)와 NMOS 트랜지스터(N11)는 게이트 단자를 통해 인버터(IV10)에 의해 반전된 제어신호(G)가 인가된다. 그리고, NMOS 트랜지스터(N13)는 게이트 단자가 노드 ND11에 연결된다.
또한, 리셋 구동부(220)는 리셋 제어부(210)의 출력, 즉, 노드 ND10의 로직 레벨에 대응하여 버텀 노드(OUTND)를 선택적으로 리셋시킨다. 이러한 리셋 구동부(220)는 풀다운 구동소자, 예를 들어, NMOS 트랜지스터(N14)를 포함한다. NMOS 트랜지스터(N14)는 버텀 노드(OUTND)와 접지전압단 사이에 연결되어 있으며, 게이트 단자가 노드 ND10에 연결된다.
NMOS 트랜지스터(N14)는 노드 ND10의 로직 레벨이 제 1로직 레벨(예를 들어, 하이 레벨)인 경우 턴 온 상태가 되어 버텀 노드(OUTND)를 접지전압 레벨로 풀다운 시킨다. 반면에, NMOS 트랜지스터(N14)는 노드 ND10의 로직 레벨이 제 2로직 레벨(예를 들어, 로우 레벨)인 경우 턴 오프 상태가 된다.
도 14는 도 12의 출력 구동부(300)에 대한 상세 회로도이다.
출력 구동부(300)는 기준전압 생성부(310)와 노출 제어부(320)를 포함한다.
여기서, 기준전압 생성부(310)는 목표로 하는 노출값, 즉, 목표로 하는 빛의 밝기를 설정하여 기준전압(VREF)으로 출력한다. 기준전압 생성부(310)는 전류원(311), 복수의 저항(R1~R4) 및 복수의 스위치(SW1~SW4)를 포함한다.
전류원(311)은 전원전압단과 저항(R4) 사이에 연결되어 일정한 정전류를 공급한다. 그리고, 복수의 저항(R1~R4)은 전류원(311)과 접지전압단 사이에 직렬 연결된다. 또한, 복수의 스위치(SW1~SW4)의 일단은 저항(R1~R4)의 각각의 연결 노드 사이에 병렬 연결된다. 복수의 스위치(SW1~SW4)의 타단은 비교기(322)의 입력 노드 NDA에 연결된다. 그리고, 복수의 스위치(SW1~SW4)는 스위칭 제어신호(SC1~SC4)에 의해 스위칭 동작이 제어된다.
기준전압 생성부(310)는 복수의 스위치(SW1~SW4) 중 어느 하나의 스위치가 턴 온 되면, 턴 온 된 스위치와 대응되는 저항(R1~R4)이 다르게 선택되어 노드 NDA에 인가되는 기준전압(VREF)의 레벨이 제어된다.
예를 들어, 스위칭 제어신호(SC1)에 의해 스위치(SW1)가 턴 온 된 경우 하나의 저항(R1)만 선택되어 그 저항값에 대응되는 기준전압(VREF)이 설정될 수 있다. 그리고, 스위칭 제어신호(SC2)에 의해 스위치(SW2)가 턴 온 된 경우 두 개의 저항(R1, R2)이 선택되어 그 저항값에 대응되는 기준전압(VREF)이 설정될 수 있다. 스위칭 제어신호(SC3)에 의해 스위치(SW3)가 턴 온 된 경우 세 개의 저항(R1~R3)이 선택되어 그 저항값에 대응되는 기준전압(VREF)이 설정될 수 있다. 그리고, 스위칭 제어신호(SC4)에 의해 스위치(SW4)가 턴 온 된 경우 모든 저항(R1~R4)이 선택되어 그 저항값에 대응되는 기준전압(VREF)이 설정될 수 있다.
여기서, 복수의 스위치(SW1~SW4)의 스위칭 동작은 스위칭 제어신호(SC1~SC4)에 의해 제어될 수 있다. 목표로 하는 밝기에 따라 스위칭 제어신호(SC1~SC4) 중 어떤 신호를 활성화시킬 것인지를 미리 설정할 수 있다. 즉, 테스트 동작에 의해 원하는 밝기에 대응되도록 스위칭 제어신호(SC1~SC4)를 선택적으로 활성화시켜 복수의 스위치(SW1~SW4) 중 어느 하나를 턴 온 시킨다. 이에 따라, 원하는 밝기에 대응되도록 기준전압(VREF)의 전압 값이 미리 세팅 될 수 있도록 한다.
또한, 노출 제어부(320)는 버텀 노드(OUTND)의 전압을 기준전압(VREF)과 비교하여, 그 비교값에 대응하여 노출 제어신호(ECON)의 로직 레벨을 제어한다. 이러한 노출 제어부(320)는 커패시터(321), 비교기(322), 스위치(SW5) 및 인버터(IV11)를 포함한다.
커패시터(321)는 버텀 노드(OUTND)와 노드 NDB 사이에 연결된다. 그리고, 비교기(322)는 노드 NDB의 전압과 기준전압(VREF)을 비교한다. 또한, 스위치(SW5)는 노드 NDB와 비교기(322)의 출력단 사이에 연결되어 스위칭 신호(S)에 의해 제어된다. 인버터(IV11)는 비교기(322)의 출력신호를 반전하여 노출 제어신호(ECON)의 로직 레벨을 제어한다.
도 15는 도 12의 실시예에 따른 이미지 센서의 동작 파형도를 나타낸 도면이다. 도 15의 동작 파형도를 참조하여 도 12~도 14의 동작 과정을 상세히 설명하기로 한다.
T0 구간에서는 스위칭신호(S)가 로우 레벨이고 제어신호(G)가 하이 레벨인 상태를 유지한다. 그러면, 리셋 제어부(210)의 PMOS 트랜지스터(P11), NMOS 트랜지스터(N10, N12)가 턴 온 되고, PMOS 트랜지스터(P10), NMOS 트랜지스터(N11, N13)가 턴 오프가 된다.
이에 따라, 노드 ND10가 로직 하이 레벨이 되면 NMOS 트랜지스터(N14)가 턴 온 된다. 그러면, 버텀 노드(OUTND)가 풀다운 구동되어 접지전압 레벨로 리셋된다.
버텀 노드(OUTND)는 플로팅 확산 영역(FD)의 정션(junction) 커패시터(Cj)와 추가 커패시터(Cm)에서 인가된 노이즈 성분과, 커패시터(321)의 커패시턴스 노이즈 성분을 포함할 수 있다. 본 발명의 실시예에서는 버텀 노드(OUTND)에 포함된 노이즈 소스를 제거하기 위하여 리셋회로(200)에 의해 버텀 노드(OUTND)를 접지전압 레벨로 리셋시킨다.
이후에, T1 구간에서 제어신호(G)가 로우 레벨로 천이한다. 그러면, 리셋 제어부(210)의 PMOS 트랜지스터(P10), NMOS 트랜지스터(N11, N13)가 턴 온 되고, PMOS 트랜지스터(P11), NMOS 트랜지스터(N10, N12)가 턴 오프가 된다. 이에 따라, 노드 ND10가 로직 로우 레벨로 천이하여 NMOS 트랜지스터(N14)가 턴 오프 상태가 된다.
그리고, T1 구간에서 스위칭 신호(S)가 하이 레벨로 천이하면 스위치(SW5)가 연결되어 도통되는 상태가 된다. 그러면, 비교기(322)의 입출력단의 값이 초기 상태로 리셋된다.
이와 같이, 본 발명의 실시예는 노출 동작이 제어되는 T2 구간 이전에 버텀 노드(OUTND)를 리셋하여 노이즈 성분에 의해 노출 동작이 영향을 받지 않도록 한다.
이어서, T2 구간에서 스위칭 신호(S)가 다시 로우 레벨로 천이하면 스위치(SW5)가 차단된다. 그리고, 비교기(322)는 노드 NDB의 전압과 노드 NDA의 기준전압(VREF)을 비교한다.
비교기(322)는 노드 NDB의 전압이 노드 NDA의 기준전압(VREF) 보다 높은 경우 로직 로우 레벨의 신호를 출력한다. 그러면, 인버터(IV11)에 의해 노출 제어신호(ECON)가 로직 하이 레벨로 출력된다. 이에 따라, 노출 제어부(320)는 T2 구간에서 노출 제어신호(ECON)를 하이 레벨로 출력하여 빛의 노출을 제어하는 LED(Light-Emitting Diode, 발광 다이오드) 소자를 턴 온 시키도록 제어한다.
다음에, T3 구간에서 노드 NDB의 전압이 노드 NDA의 기준전압(VREF)과 같은 경우 비교기(322)의 출력이 로직 하이 레벨로 천이한다. 그러면, 인버터(IV11)에 의해 노출 제어신호(ECON)가 로직 로우 레벨로 출력된다.
이에 따라, 노출 제어부(320)는 T3 구간에서 노출 제어신호(ECON)를 로우 레벨로 출력하여 빛의 노출을 제어하는 LED 소자를 턴 오프 시키도록 제어한다. 그러면, 노출 동작이 종료되어 더 이상 빛에 반응하지 않게 된다.
즉, 노출 동작이 수행되면 픽셀 어레이(100)의 각 플로팅 확산 영역(FD)에서 인가된 버텀 전압(OUT) 레벨이 감소되어 노드 NDB의 전압이 서서히 감소하게 된다. 그리고, 픽셀 어레이(100)의 각 플로팅 확산 영역(FD)에서 인가된 버텀 전압(OUT) 레벨이 목표 값으로 설정된 기준전압(VREF) 레벨에 도달하면 노출 동작이 완료되도록 한다. 노출 동작이 완료 되면 각 픽셀(1)에서 출력 전압 Vout이 출력되어 각 픽셀(1)에 대한 데이터의 리드아웃 동작이 수행된다.
이와 같이, 본 발명의 실시예는 픽셀 어레이(100)의 버텀 전압(OUT) 값을 합산하여 기준전압(VREF) 레벨과 비교하여 노출 제어신호(ECON)을 제어한다. 본 발명의 실시예는 한 프레임 내에서 오토 익스포져(AE; Auto Exposure) 동작이 완료된 최종 데이터가 출력된다.
이에 따라, 본 발명의 실시예는 외부 밝기의 환경 변화에 대응하여 한 프레임 이내에 오토 익스포져(AE; Auto Exposure) 동작을 제어함으로써 적정 밝기의 이미지를 얻기 위한 시간을 최소한으로 단축시킬 수 있다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
참고적으로, 본 발명의 기술적 사상과는 직접 관련이 없는 부분이지만, 본 발명을 보다 자세히 설명하기 위하여 추가적인 구성을 포함할 수 있다. 또한, 신호 및 회로의 활성화 상태를 나타내기 위한 액티브 하이(Active High) 또는 액티브 로우(Active Low)의 구성은 실시예에 따라 달라질 수 있다. 이러한 회로의 변경은 너무 경우의 수가 많고, 이에 대한 변경은 통상의 전문가라면 누구나 쉽게 유추할 수 있기에 그에 대한 열거는 생략하기로 한다.

Claims (14)

  1. 복수의 픽셀을 포함하며, 각 픽셀의 플로팅 확산 영역의 전압값을 합산하여 버텀 노드에 출력하는 픽셀 어레이;
    상기 버텀 노드의 전압값과 미리 세팅된 기준전압을 비교하여 노출 제어신호를 제어하는 출력 구동부; 및
    제어신호에 대응하여 상기 버텀 노드의 전압을 리셋하는 리셋회로를 포함하고,
    상기 버텀 노드는 상기 각 픽셀의 상기 플로팅 확산 영역에 포함된 정션 커패시터의 버텀 플레이트와 공통 연결되고,
    상기 리셋회로는
    상기 제어신호에 대응하여 제 1노드의 로직 레벨을 제어하는 리셋 제어부; 및
    상기 제 1노드의 로직 레벨에 대응하여 상기 버텀 노드를 선택적으로 리셋하고, 상기 버텀 노드와 접지전압단 사이에 연결되어 있으며 게이트 단자가 상기 제 1노드에 연결되는 풀다운 구동소자를 포함하는 리셋 구동부를 포함하며,
    상기 각 픽셀은
    전원전압단과 제 2노드 사이에 연결어 리셋신호에 의해 제어되는 리셋 트랜지스터;
    상기 제 2노드와 접지전압단 사이에 연결된 포토 다이오드;
    전달제어신호에 대응하여 상기 제 2노드와 제 3노드 사이의 연결을 선택적으로 제어하는 전달 트랜지스터;
    상기 제 3노드와 상기 버텀 노드 사이에 연결된 상기 플로팅 확산 영역;
    상기 플로팅 확산 영역의 전압에 대응하여 제어되는 변환 트랜지스터;
    상기 전원전압단과 상기 변환 트랜지스터 사이에 연결되어 선택 제어신호에 의해 구동되는 선택 트랜지스터;
    상기 플로팅 확산 영역에 포함되며 상기 플로팅 확산 영역과 상기 버텀 노드 사이에 연결되는 정션 커패시터; 및
    상기 플로팅 확산 영역에 포함되며 상기 플로팅 확산 영역과 상기 버텀 노드 사이에 연결되는 추가 커패시터를 포함하며,
    상기 버텀 노드에 인가되는 버텀 전압은 상기 정션 커패시터와 추가 커패시터에 축적된 전하에 대응되는 전압인 것을 특징으로 하는 이미지 센서.
  2. 삭제
  3. 제 1항에 있어서, 상기 출력 구동부는
    상기 미리 세팅된 기준전압을 출력하는 기준전압 생성부; 및
    상기 버텀 노드의 전압과 상기 기준전압을 비교하여 노출 제어신호의 로직 레벨을 제어하는 노출 제어부를 포함하는 것을 특징으로 하는 이미지 센서.
  4. 제 3항에 있어서, 상기 기준전압 생성부는
    일정한 정전류를 공급하는 전류원;
    상기 전류원과 접지전압단 사이에 직렬 연결된 복수의 저항; 및
    상기 복수의 저항의 각 연결 노드와 상기 기준전압의 출력단 사이에 병렬 연결되어 스위칭 제어신호에 의해 동작하는 복수의 스위치를 포함하는 것을 특징으로 하는 이미지 센서.
  5. 제 4항에 있어서, 상기 기준전압 생성부는
    상기 복수의 스위치 중 어느 하나의 스위치가 턴 온 되면 상기 복수의 저항의 개수가 다르게 선택되어 상기 기준전압의 레벨이 세팅되는 것을 특징으로 하는 이미지 센서.
  6. 제 3항에 있어서, 상기 노출 제어부는
    상기 버텀 노드의 전압과 상기 기준전압을 비교하는 비교기를 포함하는 것을 특징으로 하는 이미지 센서.
  7. 제 6항에 있어서, 상기 노출 제어부는
    상기 버텀 노드와 상기 비교기 사이에 연결된 커패시터;
    상기 비교기의 입력단과 출력단 사이에 연결되어 스위칭 신호에 의해 제어되는 스위치; 및
    상기 비교기의 출력을 반전하여 상기 노출 제어신호를 출력하는 인버터를 더 포함하는 것을 특징으로 하는 이미지 센서.
  8. 제 7항에 있어서, 상기 스위치는
    상기 비교기의 비교 동작 이전 구간에서 상기 스위칭 신호에 의해 턴 온 되어 상기 비교기를 리셋시키는 것을 특징으로 하는 이미지 센서.
  9. 제 3항에 있어서, 상기 노출 제어부는
    상기 버텀 노드의 전압이 상기 기준전압 보다 높은 경우 상기 노출 제어신호를 제 1로직 레벨로 출력하여 노출 동작이 실행되도록 제어하고,
    상기 버텀 노드의 전압과 상기 기준전압이 같은 경우 상기 노출 제어신호를 제 2로직 레벨로 출력하여 노출 동작이 완료되도록 제어하는 것을 특징으로 하는 이미지 센서.
  10. 삭제
  11. 삭제
  12. 제 1항에 있어서, 상기 리셋 제어부는
    상기 제어신호가 제 1로직 레벨인 경우 상기 제 1노드를 상기 제 1로직 레벨로 제어하고, 상기 제어신호가 제 2로직 레벨인 경우 상기 제 1노드를 상기 제 2로직 레벨로 제어하는 것을 특징으로 하는 이미지 센서.
  13. 삭제
  14. 삭제
KR1020180029828A 2018-03-14 2018-03-14 이미지 센서 KR102012767B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180029828A KR102012767B1 (ko) 2018-03-14 2018-03-14 이미지 센서
CN201910193089.0A CN110278393A (zh) 2018-03-14 2019-03-14 图像感测器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180029828A KR102012767B1 (ko) 2018-03-14 2018-03-14 이미지 센서

Publications (1)

Publication Number Publication Date
KR102012767B1 true KR102012767B1 (ko) 2019-08-21

Family

ID=67808119

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180029828A KR102012767B1 (ko) 2018-03-14 2018-03-14 이미지 센서

Country Status (2)

Country Link
KR (1) KR102012767B1 (ko)
CN (1) CN110278393A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11665445B2 (en) 2021-03-03 2023-05-30 SK Hynix Inc. Image sensing device for cancelling a horizontal banding noise

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970010630B1 (ko) * 1994-10-14 1997-06-28 삼성항공산업 주식회사 전하 결합 소자 카메라 조리개 구동 장치
JP2005122214A (ja) * 2004-12-27 2005-05-12 Seiko Epson Corp 基準電圧発生回路、表示駆動回路及び表示装置
US20050269488A1 (en) * 2004-06-04 2005-12-08 Via Technologies Inc. Image sensor and operating method thereof
US7705900B2 (en) * 2005-06-01 2010-04-27 Eastman Kodak Company CMOS image sensor pixel with selectable binning and conversion gain
KR20110052720A (ko) * 2008-08-26 2011-05-18 이스트맨 코닥 캄파니 전하 영역 합산을 이용하는 이미지 센서 픽셀
KR20150000394A (ko) * 2013-06-24 2015-01-02 가부시끼가이샤 도시바 고체 촬상 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970010630B1 (ko) * 1994-10-14 1997-06-28 삼성항공산업 주식회사 전하 결합 소자 카메라 조리개 구동 장치
US20050269488A1 (en) * 2004-06-04 2005-12-08 Via Technologies Inc. Image sensor and operating method thereof
JP2005122214A (ja) * 2004-12-27 2005-05-12 Seiko Epson Corp 基準電圧発生回路、表示駆動回路及び表示装置
US7705900B2 (en) * 2005-06-01 2010-04-27 Eastman Kodak Company CMOS image sensor pixel with selectable binning and conversion gain
KR20110052720A (ko) * 2008-08-26 2011-05-18 이스트맨 코닥 캄파니 전하 영역 합산을 이용하는 이미지 센서 픽셀
KR20150000394A (ko) * 2013-06-24 2015-01-02 가부시끼가이샤 도시바 고체 촬상 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11665445B2 (en) 2021-03-03 2023-05-30 SK Hynix Inc. Image sensing device for cancelling a horizontal banding noise

Also Published As

Publication number Publication date
CN110278393A (zh) 2019-09-24

Similar Documents

Publication Publication Date Title
JP4937380B2 (ja) Ｃｍｏｓイメージセンサー
US6753912B1 (en) Self compensating correlated double sampling circuit
TWI599226B (zh) 固態影像擷取裝置，用於一固態影像擷取裝置之信號處理方法及電子裝置
US9549138B2 (en) Imaging device, imaging system, and driving method of imaging device using comparator in analog-to-digital converter
JP2011239068A (ja) 固体撮像装置
CN111526306A (zh) 具有单光子雪崩二极管像素的半导体器件
JP2006135997A (ja) Ｃｍｏｓイメージセンサー及びその駆動方法
US11323639B2 (en) Image sensor and operation method thereof
CN108337457B (zh) 图像传感器
JP4654046B2 (ja) Ｃｍｏｓイメージセンサのクランプ回路
CN102256069A (zh) 固态成像设备
KR102088732B1 (ko) 이미지 센서용 픽셀, 포토 다이오드 및 이미지 센서의 구동 방법
KR102012767B1 (ko) 이미지 센서
KR20070016382A (ko) 상관 이중 샘플링 회로 및 이를 구비한 시모스 이미지 센서
US10447954B2 (en) Unit pixel apparatus and operation method thereof
US9774808B2 (en) Driving method for photoelectric conversion apparatus, photoelectric conversion apparatus, and imaging system
US11665445B2 (en) Image sensing device for cancelling a horizontal banding noise
CN106027922B (zh) 光电转换装置、成像系统和用于驱动光电转换装置的方法
KR20170094832A (ko) 단위 픽셀 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서
KR20190114944A (ko) 이미지 센싱 장치
KR20190108374A (ko) 이미지 센싱 장치 및 이를 이용한 디스플레이 장치
JP2017055370A (ja) 固体撮像装置
KR20220105292A (ko) 이미지 센싱 장치 및 그의 동작 방법
JP2015211234A (ja) 固体撮像装置及びカメラ
CN114846785A (zh) 成像装置及成像方法

Legal Events

Date Code Title Description
AMND Amendment
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant