TWI599226B

TWI599226B - 固態影像擷取裝置，用於一固態影像擷取裝置之信號處理方法及電子裝置

Info

Publication number: TWI599226B
Application number: TW106107278A
Authority: TW
Inventors: 榊原雅樹; 田浦忠行; 大池祐輔; 高塚拳文; 加藤昭彦
Original assignee: 新力股份有限公司
Priority date: 2010-03-30
Filing date: 2011-03-18
Publication date: 2017-09-11
Also published as: TW201720138A; CN102209210B; KR20160110322A; KR20160138933A; CN102209210A; US20170359531A1; JP2011229120A; KR101657320B1; TWI511561B; US20160094794A1; KR20110109891A; TWI587702B; US10257452B2; KR101705491B1; TW201143417A; US20140036123A1; US20150237278A1; US9215390B2; TW201601540A; US20160065871A1

Description

固態影像擷取裝置，用於一固態影像擷取裝置之信號處理方法及電子裝置

本發明係關於一種固態影像擷取裝置，一種用於一固態影像擷取裝置之信號處理方法及一種電子裝置。

已知一固態影像擷取裝置，其包括一單位像素，該單位像素又包括一光電轉換區段、一電荷偵測區段及一用於將積聚於該光電轉換區段中之電荷轉移至該電荷偵測區段之轉移閘區段。所描述類型之固態影像擷取裝置通常藉由相關雙重取樣(correlation double sampling)來進行雜訊移除程序，以便在重設操作時移除雜訊。在以下描述中，將電荷偵測區段稱為FD(浮動擴散)區段。作為雜訊移除程序之方法，使用數位信號處理之方法及使用類比信號處理之另一方法係可用的。舉例而言，在日本專利特許公開案第2006-340044號(下文中稱為專利文獻1)中知曉且揭示使用數位信號處理作為雜訊移除程序的固態影像擷取裝置。專利文獻1中所揭示之固態影像擷取裝置併有行並列式(column-parallel)ADC (類比轉數位轉換器；類比轉數位轉換電路)且經組態以使得複數個單位像素排列成列及行且ADC經安置以用於每一行。在併有行並列式ADC之固態影像擷取裝置中，將首先讀出之重設位準V _rst設定為AD轉換電路之參考電壓V _zr，且該參考電壓V _zr用以對重設位準V _rst及信號位準V _sig實行AD轉換。詳言之，使參考電壓V _zr等於重設位準V _rst，使得即使重設位準V _rst因雜訊而波動，由信號電荷產生的像素輸出振幅|V _sig-V _rst|仍可穩定地包括於AD轉換電路之輸入電壓範圍中。大體而言，可僅在關於AD轉換電路之輸入電壓的充分小之範圍內調整AD轉換電路之參考電壓V _zr。因此，AD轉換電路之參考電壓V _zr較佳為波動寬度穩定的信號且限制為重設位準V _rst。相比而言，電壓回應於入射光量而展現大振幅之信號(如同信號位準V _sig)不適合作為AD轉換電路之參考電壓V _zr。現有固態影像擷取裝置之雜訊移除程序的前提為：假定如在併有上文描述之行並列式ADC的固態影像擷取裝置中，首先讀出重設位準V _rst且緊接在重設位準V _rst之後讀出信號位準V _sig。另一方面，在特定單位像素之信號位準V _sig經AD轉換之前，不可緊接在信號位準V _sig之前讀出重設位準V _rst的固態影像擷取裝置不可自同一像素獲取參考電壓V _zr。舉例而言，在日本專利特許公開案第2001-238132號(下文中稱為專利文獻2)中知曉且揭示具有全域曝光功能之互補金氧半導體(CMOS)影像感測器作為不可緊接在信號位準V _sig之前讀出重設位準V _rst的固態影像擷取裝置。在CMOS影像感測器中，為了實施所有像素之同時曝光，關於所有像素而將光電轉換區段中產生之電荷同時轉移至FD區段。接著，在信號電荷保留於FD區段中之狀態中，依次對所有像素進行信號電荷之讀出操作。在日本專利特許公開案第2009-020176號(下文中稱為專利文獻3)中知曉且揭示另一CMOS影像感測器作為不可緊接在信號位準V _sig之前讀出重設位準V _rst的另一固態影像擷取裝置。專利文獻3中揭示之固態影像擷取裝置包括一記憶體區段，其用於保留自與電荷偵測區段分開之光電轉換區段轉移至其之光電荷。舉例而言，在SPIE，2415卷，電荷耦合器件及固態光學感測器V，(1995年)論文第34號(下文中稱為非專利文獻1)之「128×128 CMOS PHOTODIODE-TYPE ACTIVE PIXEL, SENSOR WITH ON-CHIP TIMING CONTROL AND SIGNAL CHAINELECTRONICS」中亦知曉且揭示由放大電晶體直接讀出由PN接面產生之光電荷的CMOS影像感測器。此外，例如，在日本專利特許公開案第2008-228265號(下文中稱為專利文獻4)中知曉且揭示使用有機光電轉換膜之影像感測器。在固態影像擷取裝置中，只要自所有像素同時轉移或開始曝光，便重設FD區段，且因此信號電荷已經以待讀出信號所藉以之時序而積聚或保留於FD區段中。因此，為了移除諸如放大電晶體之臨限值分散等的固定型樣雜訊，必需在讀出信號位準V _sig後將FD區段設定至預定電位且將該預定電位作為如圖44中所見之重設位準V _rst讀出。然而，在於信號電荷保留於FD區段中以用於同時曝光所有像素的狀態中執行信號讀出的固態影像擷取裝置中或在信號電荷直接積聚於FD區段中且進行信號讀出的固態影像擷取裝置中，不可緊接在讀出信號位準V _sig之前將FD區段設定至預定電位。在此例子中，不可獲取待用於信號位準之AD轉換的參考電壓。因此，預定電壓係藉由外部施加或借助於電阻器陣列或其類似者而產生且作為參考電壓供應至AD轉換電路，如(例如)日本專利特許公開案第2006-020176號(下文中稱為專利文獻5)中所揭示。

然而，重設位準不僅經歷由放大電晶體之臨限分散等引起的不同單位像素之間的分散，而且經歷由單位像素之二維陣列中之平面中的特性之大的空間波動引起(亦即，由平面內分佈引起)的差異或經歷由操作時之溫度變化引起的時間相依變化。因此，必需確保重設位準之充分邊限。因此，必需將AD轉換電路之可轉換輸入電壓範圍擴展至藉由將此等變化因素添加至待實際上獲取之信號電荷之像素輸出振幅而判定的電壓範圍。圖45說明在縱向上(亦即，在為像素行中之像素的陣列方向的行方向上)之重設位準之平面內分佈的實例。除鄰近像素之間的重設位準之差異外，還觀察到平面內之特性之大的波動(亦即，平面內分佈)。在如圖46中所見將固定電壓作為參考電壓施加的狀況下，因為大的誤差取決於一像素而出現，所以必需擴展AD轉換電路之輸入電壓範圍。舉例而言，圖47說明關於參考電壓之重設位準及在信號振幅最大為-1 V之狀況下在最大振幅下之信號位準。在此例子中，雖然自重設位準至信號位準之峰值-峰值信號振幅為1 V，但需要大約2 V之AD可轉換輸入電壓範圍。此外，在重設位準因溫度變化而向上或向下波動的狀況下，因為參考電壓為固定的，所以必需如圖48中所見進一步擴展輸入電壓範圍。在預定電壓藉由外部施加或借助於電阻器陣列或其類似者而產生且作為參考電壓供應至AD轉換電路的專利文獻5中揭示之先前技術中，參考電壓與重設位準之間的相關性係低的。因此，先前技術具有如下問題：AD可轉換輸入電壓範圍為小的。先前技術進一步具有如下問題：AD可轉換輸入電壓範圍亦藉由像素分散之平面內分佈及重設位準之溫度相依性而減小。此處應注意，雖然上文描述藉由數位信號處理執行雜訊移除程序的固態影像擷取裝置中之AD轉換電路之參考電壓的設定，但上文描述之問題不限於數位信號處理之狀況。換言之，所描述之問題亦類似地應用於參考電壓用以進行對來自單位像素之類比信號之信號處理的固態影像擷取裝置(下文中描述細節)。因此，需要提供一種固態影像擷取裝置、一種用於一固態影像擷取裝置之信號處理方法及一種電子裝置，該電子裝置具有可有效地消除一特性之平面內波動之一大的差異及取決於寄生電容之量值之一偏移分量的一固態影像擷取裝置。根據本發明之一實施例，存在一種固態影像擷取裝置，其包括：一像素陣列區段，在該像素陣列區段中安置一包括一光電轉換區段及一電荷偵測區段之單位像素，該電荷偵測區段用於偵測藉由該光電轉換區段實行之光電轉換所產生的電荷；一驅動區段，其經調適以進行分兩次將該單位像素之一信號作為一第一信號及一第二信號讀出的驅動；及一信號處理區段，其經調適以將首先自該單位像素讀出之該第一信號設定為該信號處理區段之一可處理輸入電壓範圍的一參考電壓，調整該參考電壓使得該第一信號及該第二信號可包括於該輸入電壓範圍中，且使用該經調整之參考電壓對該第一信號及該第二信號進行信號處理。根據本發明之另一實施例，存在一種用於一固態影像擷取裝置之信號處理方法，在該固態影像擷取裝置中安置一包括一光電轉換區段及一電荷偵測區段之單位像素，該電荷偵測區段用於偵測藉由該光電轉換區段實行之光電轉換所產生之電荷，該信號處理方法包括由一信號處理區段進行之以下步驟：分兩次將該單位像素之一信號作為一第一信號及一第二信號讀出；將首先自該單位像素讀出之該第一信號設定為該信號處理區段之一可處理輸入電壓範圍的一參考電壓；調整該參考電壓，使得該第一信號及該第二信號可包括於該輸入電壓範圍中；及使用該經調整之參考電壓對該第一信號及該第二信號進行信號處理；根據本發明之其他實施例，存在一種電子裝置，其包括：一固態影像擷取裝置，其包括一像素陣列區段，在該像素陣列區段中安置一包括一光電轉換區段及一電荷偵測區段之單位像素，該電荷偵測區段用於偵測藉由該光電轉換區段實行之光電轉換所產生的電荷；一驅動區段，其經調適以進行分兩次將該單位像素之一信號作為一第一信號及一第二信號讀出的驅動；及一信號處理區段，其經調適以將首先自該單位像素讀出之該第一信號設定為該信號處理區段之一可處理輸入電壓範圍的一參考電壓，調整該參考電壓使得該第一信號及該第二信號可包括於該輸入電壓範圍中，且使用該經調整之參考電壓對該第一信號及該第二信號進行信號處理。在該固態影像擷取裝置中，將首先自該單位像素讀出之該第一信號用作該輸入電壓範圍之該參考電壓，在該輸入電壓範圍內該輸入電壓可藉由該信號處理區段來處理。同時，若該第一信號為基於積聚或保留於該電荷偵測區段中之信號電荷(亦即，一信號位準)的一信號，則將該信號位準用作該參考電壓。另一方面，若該第一信號為基於在重設該電荷偵測區段時之該重設電壓(亦即，一重設位準)之一信號，則將該重設位準用作該參考電壓。在將首先讀出之該第一信號設定為該參考電壓後，調整該參考電壓使得該第一信號及該第二信號可包括於該輸入電壓範圍中，在該輸入電壓範圍內該輸入電壓可藉由該信號處理區段來處理。作為該參考電壓之該調整之結果，可在該第一信號及該第二信號包括於該輸入電壓範圍中的狀態中對該第一信號及該第二信號進行信號處理。因此，不管首先讀出之該第一信號為該信號位準或是該重設位準，肯定可在使用該處理物件之該像素的該信號設定該參考電壓後對該第一信號及該第二信號進行信號處理。在使用該固態影像擷取裝置之情況下，因為使用一處理物件之一像素的一信號來設定該電壓，所以可有效地消除如在單獨產生之一預定電壓用以設定一參考電壓之狀況下的特性之平面內波動或平面內分佈之此大的差異及取決於寄生電容之量值的偏移分量。因此，可減少輸入電壓範圍所必需的該像素之一輸出振幅之一邊限，在該輸入電壓範圍內該輸入電壓可藉由該信號處理區段來處理。

在下文中，參看隨附圖式詳細描述本發明之較佳實施例。應注意，按以下次序給出描述。 1.第一實施例(行AD轉換電路之實例) 1-1.系統組態 1-2.像素組態 1-3.藉由相關雙重取樣實行之雜訊移除程序 1-4.先前技術 1-5.第一實施例所基於之組態 1-6.第一實施例之特性 2.第二實施例(行放大電路之實例) 2-1.系統組態 2-2.第二實施例之特性 3.其他像素組態 4.修改 5.電子裝置(影像擷取裝置之實例) ＜1.第一實施例＞ 1-1.系統組態圖1展示根據本發明之第一實施例之固態影像擷取裝置(例如，為一種X-Y位址類型固態影像擷取裝置之互補金氧半導體(CMOS)影像感測器)的一般組態。CMOS影像感測器為應用CMOS製程或部分地使用CMOS製程而產生的影像感測器。參看圖1，根據本發明實施例之CMOS影像感測器10 _A包括具有以二維方式安置成列及行之複數個單位像素11的像素陣列區段12，及用於驅動像素陣列區段12之單位像素11的周邊驅動及信號處理系統。在圖1中所示之CMOS影像感測器10 _A中，提供(例如)列掃描區段13、行處理區段14 _A、參考信號產生區段15、行掃描區段16、水平輸出線17及時序控制區段18作為周邊驅動及信號處理系統。驅動及信號處理系統整合於上面提供有像素陣列區段12之半導體基板或晶片19上。在所描述之系統組態中，時序控制區段18基於主時脈MCK產生用作列掃描區段13、行處理區段14 _A、參考信號產生區段15、行掃描區段16等之操作之參考的時脈信號及控制信號。將由時序控制區段18產生之時脈信號及控制信號作為驅動信號供應至列掃描區段13、行處理區段14 _A、參考信號產生區段15、行掃描區段16等。像素陣列區段12經組態，使得具有用於回應於所接收之光之量而產生且積聚光電荷之光電轉換區段的複數個單位像素11(其下文中有時可僅稱為「像素」)藉此安置於列方向及行方向上，亦即，以二維方式安置成一矩陣。列方向為排列像素列中之像素的方向(亦即，水平方向)，且行方向為排列像素行中之像素的方向(亦即，垂直方向)。在像素陣列區段12中，複數條列控制線21(亦即，21 _-1至21 _-n)在列方向上佈線以用於個別像素列，且複數條行信號線22(亦即，22 _-1至22 _-m)在行方向上佈線於矩陣中之像素陣列上。列控制線21在自單位像素11讀出時傳輸用於控制單位像素11之控制信號。雖然圖1中針對列控制線21中之每一者展示一條導線，但每一列控制線21之導線的數目不限於一。列控制線21 _-1至21 _-n在其一端處連接至列掃描區段13之個別地對應於列之輸出端子。列掃描區段13係由移位暫存器、位址解碼器或其類似者組態且同時或以列為單位或其類似者驅動像素陣列區段12之單位像素11。換言之，列掃描區段13與控制列掃描區段13之時序控制區段18一起組態用於驅動像素陣列區段12之單位像素11的驅動區段。儘管未展示列掃描區段13之特定組態，但列掃描區段13大體上具有包括讀出掃描系統及清除掃描系統之兩個掃描系統。讀出掃描系統以列為單位選擇性地且連續地掃描像素陣列區段12之單位像素11，以便自單位像素11讀出信號。自單位像素11讀出之信號為類比信號。清除掃描系統在讀出掃描之前的快門速度之時間週期對待由讀出掃描系統進行讀出掃描的讀出列進行清除掃描。藉由由清除掃描系統實行之清除掃描，不必要的電荷自讀出列之單位像素11的光電轉換部分清除以藉此重設光電轉換部分。接著，藉由借助於清除掃描系統清除不必要之電荷(亦即，藉由重設光電轉換區段)，進行電子快門操作。電子快門操作為對光電轉換區段之光電荷放電以重新開始曝光之操作，亦即，開始光電荷之積聚的操作。藉由由讀出掃描系統實行的讀出操作而讀出的信號對應於在緊接先前之讀出操作或電子快門操作之後所接收的光之量。接著，在由緊接先前之讀出操作所佔用的讀出時序或由電子快門操作所佔用的清除時序之後直至在當前循環中由讀出操作所佔用之讀出時序的週期變為單位像素11之光電荷的曝光週期。行處理區段14 _A包括AD(類比轉數位)轉換電路23，亦即，(例如)以與像素陣列區段12之像素行(亦即，與行信號線22(亦即，22 _-1至22 _-m))成一一對應關係而提供之23 _-1至23 _-m。AD轉換電路23(亦即，23 _-1至23 _-m)針對每一像素行將自像素陣列區段12之單位像素11輸出的類比信號或像素信號轉換成數位信號。參考信號產生區段15產生斜坡波形或偏斜波形之參考信號V _ref，該參考信號V _ref之電壓值隨時間過去而逐步變化。參考信號產生區段15可使用(例如)DAC(數位轉類比轉換)電路來組態。應注意，參考信號產生區段15不限於使用DAC電路組態之電路。參考信號產生區段15在自時序控制區段18供應至其之控制信號CS ₁的控制下基於自時序控制區段18供應至其之時脈CK而產生斜坡波形之參考信號V _ref。參考信號產生區段15將所產生之參考信號V _ref供應至行處理區段14 _A之AD轉換電路23 _-1至23 _-m。所有AD轉換電路23 _-1至23 _-m皆具有相同組態。此處應注意，採用第m行之AD轉換電路23 _-m作為一實例來給出以下描述。AD轉換電路23 _-m包括一比較器31、一充當計數區段之遞增/遞減計數器(由圖1中之「U/D CNT」表示)32、一轉移開關33及一記憶體器件34。比較器31接收對應於自像素陣列區段12之第n行中之每一單位像素11輸出之像素信號的行信號線22 _-m之信號電壓V _out作為至其之比較輸入。比較器31進一步接收自參考信號產生區段15供應至其的斜坡波形之參考信號V _ref作為至其之參考輸入。比較器31將輸入至其之信號電壓V _out與參考信號V _ref彼此進行比較。接著，比較器31在參考信號V _ref高於信號電壓V _out時輸出(例如)具有第一狀態(諸如，高位準)之輸出V _co，但在參考信號V _ref等於或低於信號電壓V _out時輸出具有第二狀態(諸如，低位準)之輸出V _co。遞增/遞減計數器32為非同步計數器且在自時序控制區段18供應至其之控制信號CS ₂之控制下以與參考信號產生區段15處之時序相同之時序被供應來自時序控制區段18之時脈CK。遞增/遞減計數器32與時脈CK同步而進行遞減計數或遞增計數以量測自比較器31之比較操作開始至結束的比較週期。轉移開關33在自時序控制區段18供應至其之控制信號CS ₃的控制下在遞增/遞減計數器32關於特定像素列中之單位像素11之計數操作完成的時間點處被置於斷開或閉合狀態中。接著，轉移開關33將遞增/遞減計數器32之計數的結果轉移至記憶體器件34。以此方式，首先在AD轉換電路23 _-1至23 _-m中藉由比較器31進行對經由行信號線22 _-1至22 _-m自像素陣列區段12之單位像素11中之每一者供應的每一像素行之類比信號的比較操作。接著，遞增/遞減計數器32在自藉由比較器31實行之比較操作之開始至結束的週期中進行計數操作以將類比信號轉換成數位信號，數位信號儲存至記憶體器件34中。行掃描區段16係由移位暫存器、位址解碼器或其類似者組態且進行對行處理區段14 _A之AD轉換電路23 _-1至23 _-m之行位址或行掃描的控制。在行掃描區段16之控制下將由AD轉換電路23 _-1至23 _-m轉換之數位信號依次讀出至水平輸出線17且經由水平輸出線17將該等數位信號作為擷取之影像資料輸出。應注意，儘管因為與本發明沒有直接關係而未特定地展示，但除上文描述之組件外亦可提供用於對經由水平輸出線17輸出的擷取之影像資料進行各種信號程序之電路等。在此例子中，在上面提供有像素陣列區段12之半導體基板19上是否提供此等電路係無關緊要的。併有上文描述之組態之行並列式ADC的CMOS影像感測器10 _A可對像素陣列區段12之所有像素11進行以相同時序開始及結束曝光的全域曝光。此全域曝光係藉由由列掃描區段13及時序控制區段18組態之驅動區段實行之驅動而進行。實施全域曝光之全域快門功能為適於供以高速移動之影像擷取物件之影像擷取使用或供需要擷取影像之同時性之感測應用使用的快門操作。應注意，雖然在本發明實例中，採用以與行信號線22成一一對應關係提供AD轉換電路23的行處理區段14 _A之組態作為實例，但行處理區段14 _A不限於以彼此一一對應關係提供AD轉換電路23及行信號線22的組態。舉例而言，可採用一AD轉換電路23由複數個像素行共同使用及由該複數個像素行以分時方式使用的組態。 1-2.像素組態圖2為展示單位像素11之組態之實例的電路圖。參看圖2，本發明組態實例之單位像素11包括(例如)作為其光電轉換區段之光電二極體41。除光電二極體41外，單位像素11亦包括(例如)電荷偵測區段42、轉移電晶體或轉移閘區段43、重設電晶體44、放大電晶體45及選擇電晶體46。此處應注意，例如，N通道型MOS電晶體用於轉移電晶體43、重設電晶體44、放大電晶體45及選擇電晶體46。然而，轉移電晶體43、重設電晶體44、放大電晶體45及選擇電晶體46之傳導類型的組合僅為一實例，且組合不限於此。複數條控制線作為列控制線21(亦即，上文描述之21 _-1至21 _-n)經共同地佈線至同一像素列之單位像素11。在圖2中，為簡化說明而未展示複數條控制線。複數條控制線以像素列為單位連接至對應於像素列之列掃描區段13之輸出端子。列掃描區段13將轉移信號TRG、重設信號RST及選擇信號SEL合適地輸出至複數條控制線。光電二極體41在其陽極電極處連接至負極側電源供應器(negative side power supply)(諸如，接地)，且藉此將所接收之光光電轉換成具有對應於所接收光量的電荷量之光電荷(此處，光電子)且積聚光電荷。光電二極體41在其陰極電極處經由轉移電晶體43電連接至放大電晶體45之閘電極。電連接至放大電晶體45之閘電極的區為用於將電荷轉換成電壓的電荷偵測區段42。電荷偵測區段42在下文稱為FD(浮動擴散/浮動擴散區/雜質擴散區)區段42。轉移電晶體43連接於光電二極體41之陰極與FD區段42之間。將高位準(諸如，V _dd位準)為作用位準(在下文稱為高作用)的轉移信號TRG自列掃描區段13供應至轉移電晶體43之閘電極。轉移電晶體43回應於轉移信號TRG而置於導電狀態中以將由光電二極體41光電轉換且積聚於光電二極體41中之光電荷轉移至FD區段42。重設電晶體44在其汲電極處連接至重設電位V _r且在其源電極處連接至FD區段42。將高作用重設信號RST自列掃描區段13供應至重設電晶體44之閘電極。重設電晶體44回應於重設信號RST而置於導電狀態中以將FD區段42之電荷丟棄至重設電位V _r以藉此重設FD區段42。放大電晶體45在其閘電極處連接至FD區段42且在其汲電極處連接至像素電源供應器V _dd。放大電晶體45充當為用於讀出藉由光電二極體41之光電轉換而獲得的信號之讀出電路的源極隨耦器之輸入部分。詳言之，放大電晶體45在其源電極處經由選擇電晶體46連接至行信號線22以與連接至行信號線22之一端的電流源24合作以組態一源極隨耦器。選擇電晶體46(例如)在其汲電極處連接至放大電晶體45之源電極且在其源電極處連接至行信號線22。將高作用選擇信號SEL自列掃描區段13供應至選擇電晶體46之閘電極。選擇電晶體46回應於選擇信號SEL而置於導電狀態中以將單位像素11置於選定狀態中以藉此將自放大電晶體45輸出之信號傳輸至行信號線22。應注意，亦可採用選擇電晶體46連接於像素電源供應器V _dd與放大電晶體45之汲電極之間的另一電路組態。 1-3.藉由相關雙重取樣實行之雜訊移除程序在經組態使得具有上文描述之組態的複數個此等像素11以二維方式安置成列及行的固態影像擷取裝置中，通常進行藉由相關雙重取樣實行之雜訊移除程序，以便在重設操作時移除雜訊。參看圖3，在由選擇信號SEL選定之狀態中的單位像素11回應於重設信號RST而將FD區段42重設至重設電位V _r且將重設電位V _r作為重設位準V _rst讀出。接著，藉由轉移信號TRG驅動轉移電晶體43以將積聚於光電二極體41中之電荷轉移至FD區段42，且將電荷作為信號位準V _sig讀出。當FD區段42經重設至重設電位V _r時，將在每一重設時隨機產生之雜訊(亦即，隨機雜訊，諸如熱雜訊或由寄生電容之耦合而產生之雜訊)施加至重設位準V _rst及信號位準V _sig。每當重設FD區段42時便施加不同雜訊分量。根據首先讀出重設位準V _rst所藉由之讀出方法，因為在重設時產生之隨機雜訊係由FD區段42保持，所以等於重設位準V _rst之雜訊量保持於藉由加至FD區段42處之信號電荷所讀出之信號位準V _sig中。因此，可藉由進行自信號位準V _sig減去重設位準V _rst之相關雙重取樣操作而獲得移除了此雜訊的信號。詳言之，在相關雙重取樣操作中，在將信號電荷轉移至FD區段42之前重設FD區段42且讀出重設位準為使得可移除重設雜訊之條件。亦可移除固定地施加之雜訊(固定型樣之雜訊，諸如，用於讀出一信號之放大電晶體45的臨限值雜訊)。藉由AD轉換電路23將自單位像素11讀出之重設位準V _rst及信號位準V _sig轉換成數位信號。因為可由AD轉換電路23轉換之輸入信號之範圍通常有限，所以必需使用使得待自單位像素11輸出之類比信號包括於AD轉換電路23之輸入電壓範圍之範圍中的設計。換言之，待獲取之自重設位準V _rst至信號位準V _sig之電壓範圍必須包括於AD轉換電路23之輸入電壓範圍中。舉例而言，若重設位準V _rst為3 V且源自信號電荷的輸出之振幅為-1 V，則待獲取之最大信號位準為2 V。在此例子中，用於轉換之AD轉換電路23之輸入電壓範圍可為2 V至3 V。然而，重設位準V _rst歸因於放大電晶體45之臨限分散、由關於行信號線22之寄生電容引起之偏移等而在不同像素間實際上係不同的。舉例而言，即使以二維方式安置之單位像素11之重設位準V _rst的平均值為3 V，仍存在某一單位像素11可輸出3.1 V或2.9 V之重設位準V _rst的可能性。在此例子中，即使信號電荷之振幅之寬度均勻地為-1 V，AD轉換電路23仍必須能夠將1.9 V之輸入電壓轉換成3.1 V。擴展AD轉換電路23之可轉換輸入電壓範圍僅增強AD轉換電路23之基本效能，且此使電源供應電壓、功率消耗、面積等因素增加。自此，較佳地將AD轉換電路23之可轉換輸入電壓範圍的寬度設定為接近源自信號電壓之輸出之振幅。因此，採用調整AD轉換電路23之輸入電壓範圍之參考電壓的方法。藉由使用參考電壓來移位AD轉換電路23之輸入電壓範圍，可移除像素之輸出信號(亦即，至AD轉換電路23之輸入信號)之偏移分量以防止由重設位準V _rst之分散引起的必要之輸入電壓範圍的擴展。 1-4.先前技術在專利文獻1中揭示之先前技術中，將首先自單位像素11讀出之重設位準V _rst設定為AD轉換電路23之參考電壓V _zr且重設位準V _rst及信號位準V _sig被AD轉換，如圖4中所見。藉由以此方式使參考電壓V _zr等於重設位準V _rst，即使重設位準V _rst由於雜訊而波動，仍可將由信號電荷產生的單位像素11之輸出範圍|V _sig-V _rst|穩定地包括在AD轉換電路23之輸入電壓範圍中。如上文所描述，AD轉換電路23之參考電壓V _zr大體上僅可在相對於AD轉換電路23之輸入電壓範圍的充分小之範圍內調整。因此，AD轉換電路23之參考電壓V _zr較佳為分散之寬度關於其為穩定的信號且被限制為重設位準V _rst。相比而言，電壓回應於入射光量而大量變化之信號(如同信號位準V _sig)不適於作為AD轉換電路23之參考電壓V _zr。以此方式，在專利文獻1中揭示之先前技術中，假定在雜訊移除程序時，首先自單位像素11讀出重設位準V _rst，且緊接在重設位準V _rst後讀出信號位準V _sig。 1-5.第一實施例所基於之組態對比而言，根據第一實施例之CMOS影像感測器10 _A採用在信號電荷保持於FD區段42中以用於所有像素同時曝光之狀態中進行信號讀出的組態。換言之，根據第一實施例之CMOS影像感測器10 _A經組態，使得不可緊接在信號位準V _sig之前讀出重設位準V _rst。因此，在上文描述之想法下，參考電壓V _zr不可在同一像素之信號位準V _sig被AD轉換之前自單位像素11獲取。同時，在實施所有像素同時曝光之CMOS影像感測器10 _A中，對於每一列，自單位像素11讀出信號之操作基本上進行兩次。作為在讀出操作進行兩次之狀況下的先決條件，假定單位像素11具有當光電轉換之電荷量超過預定電荷量時將超過預定飽和電荷量之信號電荷積聚於FD區段42中的像素結構。應注意，在本發明說明書中，將在輸入光(藉由該光而光電轉換之電荷量超過預定電荷量)時之光照度稱為「高光照度」。另一方面，將在輸入光(藉由該光而光電轉換之電荷量等於或小於預定電荷量)時之光照度稱為「低光照度」。在兩次讀取操作中之第一次讀出操作中，進行將保留或積聚於FD區段42中之信號電荷作為信號位準讀出且接著將FD區段42重設至預定電位且將該預定電位作為重設位準讀出的驅動(亦即，第一驅動)。在以下描述中，第一次驅動稱為「DDS(雙資料取樣)驅動」。在此DDS驅動中，將首先自單位像素11讀出之信號位準用作AD轉換電路23之可轉換輸入電壓範圍的參考電壓。在第二次讀出操作中，在FD區段42經重設至預定電位且將該預定電位作為重設位準讀出後，進行將積聚於光電二極體41中之信號電荷轉移至FD區段42且將FD區段42之信號電荷作為信號位準讀出的驅動(亦即，第二驅動)。在以下描述中，第二次驅動稱為「CDS(相關雙重取樣)驅動」。在此CDS驅動中，將首先自單位像素11讀出之重設位準用作AD轉換電路23之可轉換輸入電壓範圍的參考電壓。此處，描述為何使用DDS驅動及CDS驅動兩者的原因。如自前述描述顯而易見，與在不使用FD區段42之替代狀況下的信號之動態範圍相比，藉由使用FD區段42作為信號保留或儲存區段，信號之動態範圍可得以擴展。然而，因為DDS驅動涉及介於信號位準之讀出與重設位準之讀出之間的重設操作，所以包括於首先讀出之信號位準中之重設位準與包括於稍後讀出之信號位準中之重設位準之間的相關性係低的。對比而言，在CDS驅動中，因為在進行重設操作之後依次讀出重設位準及信號位準，所以包括於首先讀出之信號位準中之重設位準與包括於稍後讀出之信號位準中之重設位準之間的相關性係高的。因此，因為與DDS驅動相比，CDS驅動可以高準確度進行雜訊移除，所以有利地達成高圖片品質。出於此原因，為了在實施全域曝光的同時達成高圖片品質，使用DDS驅動及CDS驅動兩者之驅動方法比僅使用DDS驅動之驅動方法更佳。順帶而言，在DDS驅動中，將首先自單位像素11讀出之信號位準用作AD轉換電路23之參考電壓。然而，如上文所描述，電壓取決於最初入射光量而大量變化之信號之位準不適於作為AD轉換電路23之參考電壓。在將信號位準用作AD轉換電路23之參考電壓之狀況下，必需消除確保比較器31之操作範圍之問題，比較器31組態AD轉換電路23之輸入級。詳細描述此問題。然而，在描述之前，描述組態AD轉換電路23之輸入級之比較器31的相關組態。組態AD轉換電路之輸入級之比較器之相關組態圖5A及圖5B為展示組態AD轉換電路之輸入級的比較器之相關組態的視圖，且特定言之，圖5A展示比較器之組態的一實例且圖5B說明比較器之操作範圍。如圖5A中所見，具有相關組態之比較器31包括具有共同連接之源電極的差動配對電晶體或比較器電晶體51及52以及連接於差動配對電晶體51及52之源極共同節點與接地之間的電流源53。使用N通道MOS電晶體(下文中稱為「NMOS電晶體」)形成差動配對電晶體51及52。經由電容器54將由參考信號產生區段15產生的斜坡或階梯形波形之參考信號V _refi施加至NMOS電晶體51之閘電極。經由電容器55將經由行信號線22 _-m自單位像素11供應之信號電壓V _out施加至NMOS電晶體52之閘電極。二極體連接組態(亦即，使其閘電極與汲電極共同連接)之P通道MOS電晶體(下文中稱為「PMOS電晶體」)56連接於NMOS電晶體51之汲電極與像素電源供應器V _dd之間。PMOS電晶體57連接於NMOS電晶體52之汲電極與像素電源供應器V _dd之間。PMOS電晶體56及57在其閘電極處共同連接。 PMOS電晶體58連接於NMOS電晶體51之閘電極與汲電極之間。PMOS電晶體59亦連接於NMOS電晶體52之閘電極與汲電極之間。接著，將用於控制設定參考電壓之控制信號Φ _R之反相信號xΦ _R施加至PMOS電晶體58及59之閘極。在具有上文描述之組態的比較器31中，藉由將控制信號Φ _R之反相信號xΦ _R施加至PMOS電晶體58及59之閘極而將AD轉換電路23之參考電壓保留於電容器54及55中。接著，比較器31將參考信號V _ref與行信號線22 _-m之信號電壓V _out彼此作比較。詳言之，比較器31保留一時序，在該時序下將回應於參考信號V _ref之改變的與信號電壓V _out之比較結果或其輸出V _co作為數位信號。當參考信號V _ref及信號電壓V _out之振幅變得等於藉由控制信號Φ _R之反相信號xΦ _R而獲取之參考電壓之振幅時，比較輸出V _co改變。參看圖5B，參考字元V _th表示MOS電晶體之臨限電壓，且ΔV表示單位像素11處之重設位準與信號位準之間的電位差。應注意，應用本發明之AD轉換電路23不必具有剛剛描述之組態，只要其具有用於待用於調整輸入電壓範圍之參考電壓的設定區段即可。圖6說明在比較器31之內部節點處的電壓及在CDS驅動時的操作範圍。同時，圖7及圖8說明比較器31之內部節點處的電壓及在DDS驅動時光照度分別為低及高時的操作範圍。如圖6至圖8中所見，在設定參考電壓之週期內(亦即，在由圖6至圖8中之AZ表示的週期內)的電壓為在圖5之比較器31之輸入及輸出電壓由PMOS電晶體58及59短路時的電壓。參看圖6至圖8，標記○指示至比較器31之兩個輸入彼此一致的點。兩個輸入為回應於像素信號而由行信號線22 _-m之信號電壓V _out替換的在NMOS電晶體52之閘電極側之電壓V _outi及由自參考信號產生區段15供應之斜坡波形之參考信號V _ref替換的在NMOS電晶體51之閘電極側之電壓V _refi。此類似地亦應用於說明操作範圍之彼等圖。在圖6中所說明的CDS驅動之狀況下，參考信號V _ref包括於比較器31之操作範圍中。對比而言，在圖7及圖8中所說明之DDS驅動之狀況下，因為重設位準高於信號位準，所以用於比較之參考信號V _ref必需高於讀取信號位準之狀況下的信號位準。此時，輸入至比較器31之參考信號V _ref之電壓超過比較器31之操作範圍，比較器31不操作。若如圖9A及圖9B中所見將參考信號V _ref之斜坡反相，則參考信號V _ref超過比較器31之操作範圍亦類似地適用。因此，確保比較器31之操作範圍之問題不可從根本上得到解決。注意圖9A說明在光照度為低時的波形，且圖9B說明在照度為高時的波形。此外，亦可想像使用採用如圖10A中所見交換比較器31之NMOS電晶體與PMOS電晶體之電路組態的方法。圖10A說明PMOS電晶體用於輸入的比較器之組態的實例，而圖10B說明圖10A之比較器之操作範圍。然而，圖10A之電路組態不可確保CDS驅動之操作範圍且不可進行CDS驅動。亦可想像預備兩種電路(亦即，圖5A中所示之電路組態的電路及圖10A中所示之電路組態的另一電路)兩者用於比較器31，且選擇性地使用其用於DDS驅動及CDS驅動。因為此方法經由CDS驅動之使用而使電路規模加倍，所以由於使用兩個不同電路而引起成本之增加及特性之分散的問題。 1-6.第一實施例之特性因此，在第一實施例中，包括具有比較器31之AD轉換電路23之CMOS影像感測器10 _A的特徵在於以下組態，比較器31用於將自單位像素11獲得之類比信號與斜坡波形之參考信號V _ref彼此比較。詳言之，當分兩次將單位像素11之信號作為第一信號及第二信號讀出時，將首先讀出之第一信號用作輸入電壓範圍之參考電壓，該輸入電壓範圍內之輸入電壓可由處理第一信號及第二信號之信號處理區段來處理。在本發明實施例之狀況下，AD轉換電路23對應於處理第一信號及第二信號之信號處理區段。同時，參考電壓為作為輸入電壓範圍內之參考的電壓，在該輸入電壓範圍內該輸入電壓可藉由AD轉換電路23來轉換。在本發明實施例中，比較器31之操作範圍為AD轉換電路23之輸入電壓範圍。此時，在第一信號係基於積聚或保留於FD區段42中之信號電荷(亦即，信號位準V _sig)的狀況下，將信號位準V _sig用作參考電壓。另一方面，若第一信號係基於重設FD區段42時之重設電位V _r(亦即，重設位準V _rst)，則將重設位準V _rst用作參考電壓。接著，雖然將首先讀出之第一信號用作AD轉換電路23之參考電壓，但在調整AD轉換電路23之內部參考電壓(亦即，差動配對電晶體51及52之閘電壓V _outi及V _refi的初始值)之狀態中對第一信號及第二信號進行AD轉換程序。藉由以此方式調整第一信號及第二信號使得其可包括於AD轉換電路23之輸入電壓範圍中，AD轉換電路23可在第一信號及第二信號包括於輸入電壓範圍中之狀態中對第一信號及第二信號執行AD轉換程序。因此，無論首先讀出之第一信號為信號位準V _sig還是重設位準V _rst，在使用處理目標之像素的信號設定參考電壓後，肯定可對第一信號及第二信號進行AD轉換程序。因此，可有效地移除平面內特性之波動(亦即，平面內分佈)的此大的差異或依賴如專利文獻5中揭示之先前技術中(亦即，在使用在外部及單獨產生之預定電壓設定參考電壓的狀況下)的寄生電容之量值的偏移分量。結果，可相對於像素之輸出振幅減少AD轉換電路23之可轉換輸入電壓範圍必需的邊限。因為可減少輸入電壓範圍必需的邊限，所以可降低電源供應電壓且減少AD轉換電路23之功率消耗。工作實例1 在下文中，描述本發明之若干工作實例。如上文所描述，在DDS驅動中，進行用於將保留或積聚於FD區段42中之信號電荷作為信號位準V _sig讀出的驅動。接著，進行將FD區段42重設至重設電位V _r且將重設電位V _r作為重設位準V _rst讀出的驅動。接著，將首先自單位像素11讀出之信號位準V _sig用作AD轉換電路23之可轉換輸入電壓範圍的參考電壓。換言之，使用首先讀出之信號位準V _sig設定AD轉換電路23之內部參考電壓V _outi及V _refi。圖11A及圖11B為包括調整AD轉換電路23之內部參考電壓V _outi及V _refi之功能的根據工作實例1之比較器的視圖。詳言之，圖11A展示比較器之組態的實例，且圖11B說明比較器之操作範圍。首先參看圖11A，根據工作實例1之比較器31 _A包括NMOS電晶體51、52、56及57、PMOS電晶體58及59、電流源53及電容器54及55，以及用於設定或調整AD轉換電路23之內部參考電壓V _outi及V _refi的初始電壓設定電路70 _A。初始電壓設定電路70 _A係由NMOS電晶體71及72組態，NMOS電晶體71及72分別連接於線L ₁與NMOS電晶體51及52之閘電極之間，在外部設定的外部設定之初始電壓V _ext施加至線L ₁。經由控制線L ₂將控制信號Φ _ext施加至NMOS電晶體71及72之閘電極。舉例而言，自圖1中所示之時序控制區段18施加此控制信號Φ _ext。換言之，時序控制區段18具有作為用於控制初始電壓設定電路70 _A之控制區段的功能。在具有上文描述之組態的比較器中31 _A中，在CDS驅動時，藉由回應於控制信號Φ _R之反相信號xΦ _R而置於導電狀態中的PMOS電晶體58及59設定之初始電壓藉由NMOS電晶體51及52之閘極側而保留為AD轉換電路23之內部參考電壓V _outi及V _refi。CDS驅動時之初始電壓(亦即，AD轉換電路23之內部參考電壓)實質上等於V _dd-|V _th+ΔV|，其中V _th為MOS電晶體之臨限電壓且ΔV為單位像素11之重設位準V _rst與信號位準V _sig之間的電位差。在DDS驅動時，NMOS電晶體71及72回應於控制信號Φ _ext而置於導電狀態中，使得外部設定之初始電壓V _ext被施加至NMOS電晶體51及52之閘電極。藉由外部設定之初始電壓V _ext，進行AD轉換電路23之內部參考電壓V _outi及V _refi的調整，使得比較器31 _A之操作範圍包括於斜坡波形之參考信號V _ref之傾斜範圍內且比較器31可在傾斜內操作。在DDS驅動時，藉由調整AD轉換電路23之內部參考電壓V _outi及V _refi使得信號位準V _sig及重設位準V _rst藉由初始電壓設定電路70 _A之操作而包括於AD轉換電路23之輸入電壓範圍內，CDS驅動及DDS驅動兩者之使用變為可能。此處，信號位準V _sig及重設位準V _rst包括於AD轉換電路23之輸入電壓範圍內意味比較器31 _A之操作範圍包括於輸入電壓範圍中，在該輸入電壓範圍內可轉換AD轉換電路23之輸入電壓。此外，用於設定參考電壓V _outi及V _refi之初始電壓設定電路70 _A可藉由另外提供兩個NMOS電晶體71及72的非常簡單之電路組態來實施。因此，個別比較器31 _A需要僅增加非常小的佈局面積。換言之，CDS驅動及DDS驅動之相容性可僅藉由比較器31 _A之佈局面積的少許增加而實施。此處，描述在用於一列之讀出週期內交替地進行DDS驅動及CDS驅動之狀況下的操作。圖12及圖13說明在交替地進行DDS驅動及CDS驅動之狀況下在DDS驅動時在光照度分別為低及高時的驅動波形。圖12及圖13說明控制信號之反相信號xΦ _R、控制信號Φ _ext、AD轉換電路23之內部參考電壓V _outi及V _refi的波形。雖然參考信號V _ref經說明使得其電壓關於時間在自高側朝向低側之方向上變化，即使關於時間之電壓變化方向經反轉使得如圖9A中所見電壓自低側至高側變化，若電壓變化仍保持在比較器31 _A之操作範圍內，則不限制本發明實施例中之DDS驅動。此外，在比較器經組態使得如圖10A中所見在其輸入處提供PMOS電晶體的狀況下，如圖14A中所見，初始電壓設定電路70 _A可由PMOS電晶體73及74組態。除圖1、圖2以及圖5A及圖5B外，現亦參看圖15之時序波形圖來描述圖11A中所示之根據工作實例1之比較器31 _A的電路操作。首先，選擇電晶體46回應於選擇信號SEL _i而置於導電狀態中以進行對第i列中之單位像素11的選擇。假定此時信號電荷保留或積聚於FD區段42中。為了偵測在比較器31 _A之操作範圍內的基於FD區段42之信號電荷的信號位準V _sig，使控制信號Φ _ext置於作用狀態中(亦即，置於高電位狀態中)。因此，使初始電壓設定電路70 _A置於操作狀態中。因為初始電壓設定電路70 _A置於操作狀態中(亦即，因為NMOS電晶體71及72置於導電狀態中)，所以外部設定之初始電壓V _ext作為閘極電壓V _outi及V _refi而分別施加至NMOS電晶體51及52。因此，比較器31 _A之輸入側的電位設定為低於由PMOS電晶體58及59設定之電位，使得可在比較器31 _A之操作範圍內獲取信號位準V _sig。由初始電壓設定電路70 _A實行之此操作為用於調整參考電壓V _outi及V _refi使得信號位準V _sig及重設位準V _rst可包括於比較器31 _A之操作範圍中(亦即，AD轉換電路23之輸入電壓範圍中)的操作。此時，由參考信號產生區段15產生之斜坡波形的參考信號V _ref之初始值在時序控制區段18之控制下經設定或移位至對應於比較器31 _A之輸入側電位的低電位。接著，使控制信號Φ _ext置於非作用狀態中(亦即，置於低電位狀態中)，藉此完成用於調整比較器31 _A之輸入側之電位(亦即，AD轉換電路23之可轉換輸入電壓範圍內的參考電壓)的操作。此後，參考信號產生區段15將參考信號V _ref之電位自可取得電路之分散邊限所在之範圍內的初始狀態略微升高，且在時序控制區段18之控制下開始降低在傾斜狀態或斜坡狀態中之電壓的操作。接著，當比較器31 _A之輸入電壓之間的差(亦即，自單位像素11讀出之信號位準V _sig與參考信號V _ref之間的差)變為等於零時反轉比較器31 _A之輸出V _co。另一方面，遞增/遞減計數器32在參考信號V _ref之傾斜開始時開始(例如)遞增計數且回應於比較器31 _A之輸出V _co之反轉而結束計數。換言之，遞增/遞減計數器32對在傾斜開始之時間點後至反轉輸出V _co之時間點的時間週期進行遞增計數。藉由此遞增計數操作，可獲取信號位準V _sig與AD轉換電路23之參考電壓的差。接著，藉由重設脈衝RST _i來重設第i個單位像素11以初始化FD區段42。此時，若在重設之前信號位準V _sig為低(亦即，若像素11發射具有高照度之光)，則在重設後FD區段42之電位上升大的量。此外，即使參考信號V _ref亦具有等於在最高照度時之信號量的信號量，參考信號V _ref仍以諸如繪製傾斜之方式升高。此時，遞增/遞減計數器32自參考信號V _ref之傾斜的開始進行遞減計數。接著，遞增/遞減計數器32回應於反轉比較器31 _A之輸出V _co而結束遞減計數。以此方式，遞增/遞減計數器32之計數操作經進行，使得(例如)第一次進行遞增計數操作且第二次進行反向計數操作(亦即，遞減計數操作)。藉由此計數操作，在遞增/遞減計數器32中自動地進行(第一次比較週期)-(第二次比較週期)之減法程序。接著，當參考信號V _ref及行信號線22 _-1至22 _-m之信號電壓V _out變得彼此相等時，比較器31之輸出V _co的極性反轉，且回應於極性之反轉，遞增/遞減計數器32之計數操作停止。結果，根據(第一次比較週期)-(第二次比較週期)之減法程序的結果之計數值保留於遞增/遞減計數器32中。 (第一次比較週期)-(第二次比較週期)=(信號位準V _sig-i+重設位準V _rst)-(重設位準V _rst)=(淨信號位準V _sig)。藉由兩次讀出操作及上文描述之藉由遞增/遞減計數器32實行的減法程序，移除包括每一單位像素11之分散的重設位準V _rst，且因此可提取根據每一單位像素11之入射光量的信號位準V _sig。應注意，藉由重設位準V _rst之傾斜的梯度及信號位準與重設位準之間的重設位準V _rst電壓之移位量來調整此信號位準V _sig，使得可藉由有限光照度取得較高動態範圍。接著，進入CDS驅動。在CDS驅動中，藉由控制信號Φ _R初始化比較器31 _A之輸入/輸出。藉由此初始化操作，AD轉換電路23之參考電壓係基於首先自單位像素11讀出的重設位準V _rst而獲取且保留至電容器54及55中。接著，參考信號產生區段15在比較器31 _A之操作範圍內使參考信號V _ref升高以開始傾斜。此時，藉由遞增/遞減計數器32來對自參考信號V _ref開始傾斜之時間點至反轉比較器31 _A之輸出V _co之時間點的時間週期進行遞減計數。藉由將參考信號V _ref之電壓返回至傾斜之開始位置以將單位像素11中之轉移電晶體43置於導電狀態中，讀出積聚於光電二極體41中之信號電荷。此時，行信號線22之電位回應於自光電二極體41讀出之信號電荷之電荷量而改變。行信號線22之電位隨光照度增加而降落。參考信號產生區段15開始產生涵蓋在比較器31 _A之操作範圍內的自單位像素11讀出之信號的傾斜之參考信號V _ref。接著，藉由遞增/遞減計數器32來對自參考信號V _ref開始傾斜之時間點至反轉比較器31 _A之輸出V _co之時間點的時間週期進行遞增計數。藉由此遞增計數操作，可偵測在轉移來自光電二極體41之信號電荷後FD區段42之重設位準V _rst與信號位準V _sig之間的差。此處，關於向外讀出遞增/遞減計數器32之計數的結果，可在DDS驅動及CDS驅動中單獨地進行計數且計數值可儲存至記憶體器件34中且接著輸出至外部。或者，可在DDS驅動及CDS驅動中連續地進行計數且計數之結果可儲存至記憶體器件34中且接著輸出至外部。此外，可改變參考信號V _ref之傾斜之梯度以改變時間週期直至比較器31 _A之輸出V _co反轉從而施加增益。此時，可採用在DDS驅動與CDS驅動之間改變傾斜之梯度的技術使得所得計數值可具有應用於其之不同權重。另一方面，關於通常認為是必需的在CDS驅動開始時的重設操作，因為為電荷偵測區段之FD區段42剛被重設，所以不必再次進行重設，且因此省略重設操作。然而，在對FD區段42之干擾(諸如，暗電流)為高的狀況下，較佳在DDS驅動與CDS驅動之間再次進行重設操作以進行重新初始化。此外，亦關於由參考信號產生區段15產生之參考信號V _ref之傾斜方向，可採用諸如使在DDS驅動及CDS驅動時之梯度方向彼此相反的方法。然而，較佳使在DDS驅動及CDS驅動時之傾斜之梯度方向彼此相同，使得可能不出現由在CDS驅動之狀況下及在DDS驅動之狀況下之操作引起的電路之特性位移。順帶而言，在比較器31 _A中，由漏電流引起之電流有時自MOS電晶體58、59、71及72流動至輸入部分(NMOS電晶體51及52之閘極)中以使輸入電位上升或降落，MOS電晶體58、59、71及72為用於進行初始化之開關元件。此時，若比較器31 _A之兩個輸入側的洩漏量彼此相等，則在特性方面沒有問題。然而，在實際器件中，有時由於製造分散或其類似者而失去比較器31 _A之兩個輸入側之間的洩漏量之平衡。此問題可藉由使MOS電晶體58、59、71及72之通道長度L較長來解決，此係因為可抑制電晶體之漏電流。然而，若使通道長度L較長，則當MOS電晶體58、59、71及72進入非導電狀態時出現的時脈饋入及電荷注入也許可增加，從而導致比較器31 _A之特性的惡化。時脈饋入意味藉由時脈控制節點與浮動節點之間的電容比而引起電壓降之減少。同時，電荷注入為在MOS電晶體58、59、71及72之通道正下方之電荷跳躍至浮動節點中。時脈饋入及電荷注入之量與MOS電晶體58、59、71及72之面積成比例地增加。因此，若MOS電晶體58、59、71及72之通道長度L增加，則時脈饋入及電荷注入亦不可避免地增加。處於諸如上文描述之原因，MOS電晶體58、59、71及72之通道長度L不可簡單地增加，以便解決由MOS電晶體58、59、71及72之漏電流引起的輸入電位之上升或降落的問題。因此，製造根據下文描述的工作實例2之比較器以在不增加通道長度L之情況下解決上文描述之問題。工作實例2 圖16為展示根據工作實例2之比較器的組態之實例的電路圖，該比較器包括用於調整AD轉換電路23之內部參考電壓V _outi及V _refi的功能。如自圖11與圖16之間的比較而顯而易見，根據工作實例2之比較器31 _B與根據工作實例1之比較器31 _A在用於進行初始化之開關元件的組態方面不同。詳言之，在根據工作實例1之比較器31 _A中，用於進行初始化之每一開關元件係由單一MOS電晶體(亦即，由MOS電晶體58、59、71或72)組態。對比而言，在根據工作實例2之比較器31 _B中，替代PMOS電晶體58而使用串聯連接之兩個MOS電晶體58 _A及58 _B，且替代PMOS電晶體59而使用串聯連接之兩個MOS電晶體59 _A及59 _B。類似地，替代MOS電晶體71而使用串聯連接之兩個MOS電晶體71 _A及71 _B，且替代MOS電晶體72而使用串聯連接之兩個MOS電晶體72 _A及72 _B。兩個MOS電晶體59 _A及59 _B具有等於PMOS電晶體58之一半長度的通道長度L，且兩個MOS電晶體59 _A及59 _B具有等於PMOS電晶體59之一半長度的通道長度L。類似地，MOS電晶體71 _A及71 _B具有等於MOS電晶體71之一半長度的通道長度L，且兩個MOS電晶體72 _A及72 _B具有等於MOS電晶體72之一半長度的通道長度L。此處應注意，雖然前述描述中串聯連接之MOS電晶體之數目為二，但該數目不限於二，而可串聯連接三個或三個以上MOS電晶體。將控制信號xΦ _R施加至MOS電晶體58 _A及59 _A之閘電極，而將時序後於控制信號xΦ _R且相比控制信號xΦ _R更處於非作用中(在本發明實例中，具有較高位準)之另一控制信號xΦ _Rlk施加至MOS電晶體58 _B及59 _B之閘電極。此外，將另一控制信號Φ _ext施加至MOS電晶體71 _A及72 _A之閘電極，而將時序後於控制信號Φ _ext且相比控制信號Φ _ext更處於非作用中(在本發明實例中，具有較低位準)之又一控制信號Φ _extlk施加至MOS電晶體71 _B及72 _B之閘電極。圖17說明根據工作實例2之比較器31 _B之控制信號xΦ _R、xΦ _Rlk、Φ _ext及Φ _extlk、參考電壓V _refi、V _outi的時序波形。當控制信號xΦ _R置於非作用狀態中且接著控制信號xΦ _Rlk置於非作用狀態中時，在比較器31 _B之輸入側之MOS電晶體58 _A及59 _A首先置於非導電狀態中，且接著MOS電晶體58 _B及59 _B置於非導電狀態中。類似地，當控制信號Φ _ext置於非作用狀態中且接著控制信號Φ _extlk置於非作用狀態中時，MOS電晶體71 _A及72 _A首先置於非導電狀態中，且接著MOS電晶體71 _B及72 _B置於非導電狀態中。此處描述藉由使用串聯連接之複數個(例如，兩個)MOS電晶體作為用於進行初始化之開關元件而提供的工作效應(亦即，根據工作實例2之比較器31 _B的工作效應)。首先，參看圖18A及圖18B描述在將單一MOS電晶體用作用於進行初始化之開關元件的狀況下(亦即，在工作實例1之狀況下)之工作實例。假定MOS電晶體具有通道長度L且處於導電狀態中(圖18A)且因此電荷Q _ch存在於MOS電晶體之通道中。若MOS電晶體自此狀態而置於非導電狀態中(圖18B)，則通道中之電荷Q _ch實質上被分成兩個部分且分佈至通道之相反側的源極及汲極區。因此，在源極及汲極區中之一者中的注入量減少至(1/2)∙Q _ch。對比而言，在串聯連接通道長度等於工作實例1之狀況下的通道長度之1/2的兩個MOS電晶體之狀況下，當兩個MOS電晶體處於導電狀態中(圖18C)時，等於在使用單一MOS電晶體之狀況下之1/2的電荷量(亦即，(1/2)∙Q _ch之電荷)存在於兩個MOS電晶體中之每一者的通道中。接著，若兩個MOS電晶體依次置於非導電狀態中(圖18D)，則在兩個MOS電晶體中之首先置於非導電狀態中之一者的通道中之電荷(1/2)∙Q _ch實質上被分成兩個部分且分佈至該通道之相反側的源極及汲極區。因此，在該一MOS電晶體中，至源極及汲極區中之一者的注入量變為(1/4)∙Q _ch。此類似性亦應用於稍後置於導電狀態中之其他MOS電晶體。以此方式，例如，若通道長度減少至1/2，則注入量減少至通道長度為L時之((1/2)∙Q _ch)的1/2(亦即，變為(1/4)∙Q _ch)。因此，在採用串聯連接通道長度等於工作實例1之狀況下的通道長度之1/2的兩個MOS電晶體之組態的狀況下，至連接至比較器31 _B之兩個輸入端子的MOS電晶體58、59、71及72之源極/汲極區中之一者的注入量可減少至1/2。結果，與工作實例1中之波動相比，可抑制由注入量引起之初始化之值的波動。此處應注意，雖然串聯連接通道長度等於工作實例1之狀況下的通道長度之1/2的兩個MOS電晶體，但若在注入量實質上等於工作實例1中之注入量的狀況下沒有問題，則亦可採用不同組態。詳言之，可採用串聯連接(例如)通道長度等於工作實例1之狀況下的通道長度之兩個MOS電晶體的組態。在使用此組態之情況下，因為組態用於進行初始化之開關元件的MOS電晶體之總通道長度可增加至兩倍，所以儘管總的電晶體大小增加，但與工作實例1之狀況下的漏電流相比，可抑制漏電流。工作實例3 圖19為展示根據工作實例3之比較器的組態之實例的電路圖，該比較器包括用於調整AD轉換電路23之內部參考電壓V _outi及V _refi的功能。參看圖19，根據工作實例3之比較器31 _C具有包括前級電路區段及後級電路區段之兩級電路結構。前級電路區段具有與根據工作實例1之比較器31 _A之電路組態相同的電路組態，亦即，具有比較電路區段81之電路組態。應注意，前級電路區段不限於具有與根據工作實例1之比較器31 _A之電路組態相同的電路組態，而且可具有與根據工作實例2之比較器31 _B之電路組態相同的電路組態。另一方面，後級電路區段為儲存前級上之比較電路區段81之輸出電壓(亦即，基於或對應於取決於對應於流動至PMOS電晶體57之電流的電壓之電流值的電壓值(亦即，偏壓電壓))的儲存電路區段82。儲存電路區段82係(例如)由PMOS電晶體821、NMOS電晶體822及823以及電容器824而組態。 PMOS電晶體821在其閘電極處連接至比較電路區段81之輸出端子(亦即，MOS電晶體52及57之汲極共同連接節點)且在其源電極處連接至像素電源供應器V _dd。NMOS電晶體822在其汲電極處連接至PMOS電晶體821之汲電極且在其源電極處接地。 NMOS電晶體823在其汲電極處連接至PMOS電晶體821之汲電極且在其源電極處連接至NMOS電晶體822之閘電極。電容器824在其一個端子處連接至NMOS電晶體822之閘電極且在其另一端子處接地。此外，MOS電晶體821及822之汲極共同連接節點充當比較器31 _C之輸出端子，且自該汲極共同連接節點輸出比較輸出V _co。將控制信號xΦ _R2施加至NMOS電晶體823之閘電極。此控制信號xΦ _R2係(例如)自圖1中所示的時序控制區段18供應。換言之，時序控制區段18具有作為用於控制根據工作實例3之比較器31 _C的後級電路區段(亦即，儲存電路區段82)之控制區段的功能。 ∙第一驅動實例現參看圖20之時序波形圖來描述根據工作實例3之比較器31 _C的第一驅動實例，該比較器31 _C包括比較電路區段81之後級上的儲存電路區段82。在圖20中，說明控制信號xΦ _R、xΦ _ext及xΦ _R2、參考電壓V _refi、V _outi的時序波形。首先，在CDS驅動時，在比較電路區段81中，在控制信號xΦ _R之控制下將藉由將PMOS電晶體58及59置於導電狀態中而設定之初始電壓作為內部參考電壓V _outi及V _refi保留至NMOS電晶體51及52之閘極側中。在初始化狀態中，在控制信號xΦ _R2之控制下將後級上之儲存電路區段82之NMOS電晶體823置於導電狀態中。當將在後級上之儲存電路區段82中之NMOS電晶體823置於導電狀態中時，對應於取決於前級處之比較電路區段81的初始化值之輸出電壓的電流經由MOS電晶體821及823流動至電容器824。接著，在初始化週期內，基於取決於比較電路區段81之輸出電壓之初始值的電流值之電壓值以在控制信號xΦ _R2之控制下將NMOS電晶體823置於非導電狀態中所藉以的時序儲存或保留至電容器824中。後級上之儲存電路區段82之特性係藉由儲存於電容器824中之電流值來判定。當比較電路區段81之輸出電流(亦即，流動至PMOS電晶體821之電流)變得高於由電容器824之所保留電壓產生之電流值時，反轉後級處之儲存電路區段82之輸出。另一方面，在DDS驅動時，當在控制信號Φ _ext之控制下將前級上之比較電路區段81中之NMOS電晶體71及72置於導電狀態中時，將外部設定之初始電壓V _ext施加至NMOS電晶體51及52之閘電極。此外，在控制信號xΦ _R2之控制下將後級上之儲存電路區段82中之NMOS電晶體823置於導電狀態中。當將後級上之儲存電路區段82中之NMOS電晶體823置於導電狀態中時，當由外部設定之初始電壓V _ext判定輸入時對應於輸出電壓之電流經由MOS電晶體821及823流動至電容器824。接著，基於取決於外部設定之初始電壓V _ext的電流值之電壓值以在控制信號xΦ _R2之控制下將NMOS電晶體823置於非導電狀態中所藉以的時序儲存或保留至電容器824中。如上文所描述，在第一驅動實例之狀況下，在CDS驅動及DDS驅動兩者時，基於取決於在初始化時比較電路區段81之輸出電壓的電流值之電壓值儲存於儲存電路區段82中。然而，如自上文給出之操作的描述而顯而易見，在用於在比較電路區段81之CDS驅動時初始化之輸出電壓與用於在比較電路區段81之DDS驅動時初始化之輸出電壓之間出現一差。若以此方式在用於在CDS驅動與DDS驅動時初始化之輸出電壓之間出現一差，則由儲存電路區段82儲存之電壓值(亦即，反轉儲存電路區段82之輸出所藉以的電壓值)在CDS驅動及DDS驅動時變得不同。因此，在比較器31 _C處未獲得相同之操作點。換言之，用於比較器31 _C之初始化的操作點在CDS驅動及DDS驅動時變得不同。考慮到此而設計下文描述之第二驅動實例。 ∙第二驅動實例隨後，參看圖21之時序波形圖來描述根據工作實例3之比較器31 _C之第二驅動實例。又，在圖21中，如圖20中類似地說明控制信號xΦ _R、xΦ _ext及xΦ _R2、參考電壓V _refi、V _outi的時序波形。第二驅動實例在CDS驅動時在操作中與第一驅動實例相同，但特徵在於DDS驅動時之操作。詳言之，如自圖20之時序波形圖與圖21之時序波形圖之間的比較而顯而易見，在DDS驅動時，在控制信號Φ _ext之控制下進行藉由外部設定之初始電壓V _ext實行的初始化之前，進行與CDS驅動時之操作相同的用於初始化之操作。詳言之，在藉由外部設定之初始電壓V _ext實行初始化之前，在控制信號xΦ _R之控制下，前級上之比較電路區段81將藉由將PMOS電晶體58及59置於導電狀態中而設定之初始電壓設定為內部參考電壓V _outi及V _refi。在此初始化狀態中，藉由儲存電路區段82以在控制信號xΦ _R2之控制下將NMOS電晶體823置於非導電狀態中所藉以的時序將對應於取決於比較電路區段81之輸出電壓的初始值之電流值的電壓值儲存或保留至電容器824中。此時所儲存之電壓值或電流值等於在CDS驅動時在初始化時所儲存之電壓值或電流值。因此，在CDS驅動時及在DDS驅動時比較器31 _C之初始操作點(亦即，在CDS驅動時及在DDS驅動時的特性)變得彼此相同。在DDS驅動時，在進行與CDS驅動時之初始化相同的初始化後再次藉由外部設定之初始電壓V _ext進行初始化以調整內部參考電壓V _outi及V _refi，使得信號位準V _sig及重設位準V _ret可包括於AD轉換電路23之輸入電壓範圍中。如上文所描述，在DDS驅動時，藉由在藉由外部設定之初始電壓V _ext實行的初始化之前進行與在CDS驅動時之初始化相同的初始化及接著進行主要初始化(亦即，藉由外部設定之初始電壓V _ext實行的初始化)，可解決第一驅動實例之問題。換言之，藉由在DDS驅動及CDS驅動兩者時進行相同初始化，可使得在DDS驅動時及在CDS驅動時之輸出的操作點之特性彼此相同。結果，除藉由初始電壓設定電路70 _A之動作而達成的工作效應外，亦可達成可以較高確定程度相容地進行CDS驅動及DDS驅動的工作效應。驅動之加速順帶而言，在根據本發明實施例之CMOS影像感測器10 _A中，簡單地以交替方式進行CDS驅動及DDS驅動以獲取信號。然而，自然需要對應於用於CDS驅動及DDS驅動之時間週期的時間週期以獲取信號。詳言之，若如圖22之波形圖中所見DDS驅動之驅動時間週期由T _dds來表示且CDS驅動之驅動時間週期由T _cds來表示，則由CDS驅動及DDS驅動獲取信號所需之時間週期T _total為T _total=T _dds+T _cds。在本發明之驅動實例中，在AD轉換時使用之斜坡波形之參考信號V _ref的傾斜或偏斜在CDS驅動及DDS驅動兩者時具有相同梯度。相比而言，若使用於CDS驅動及DDS驅動中之一者的斜坡波形之參考信號V _ref的傾斜比用於CDS驅動及DDS驅動中之另一者的斜坡波形之參考信號V _ref的傾斜陡，則AD轉換所需之時間及因此在獲取信號之前的時間可減少。由使傾斜較陡所相關之驅動所獲得之資料(在後級上之信號處理區段中)乘以下文中描述之考慮時間減少量(亦即，參考信號V _ref之傾斜的梯度之增加量)而判定的係數。藉由計算，可獲取由輸入轉換所得的相同資料。大體而言，藉由影像感測器之DDS驅動所獲得之信號在多數狀況下為在高照度側之信號。因此，DDS驅動側之參考信號V _ref之傾斜較佳地經設定至比CDS驅動側之傾斜陡的梯度。圖23說明在DDS驅動側之參考信號V _ref之傾斜具有比CDS驅動側之具有梯度A之傾斜陡的梯度A'狀況下的時序波形。藉由將參考信號V _ref之傾斜設定至較陡梯度A'，AD轉換所需之時間週期變為T _dds'+T _cds。此處，預期T _dds'=T _dds- (t ₁-t ₁') - (t ₂-t ₂')之時間週期的減少。因此，獲取信號所需之時間可減少該減少時間週期以達成驅動之加速。在未達成驅動加速的圖22之驅動狀況下在DDS驅動時的傾斜之偏斜度或梯度由A表示且在達成加速時在DDS驅動時的傾斜之偏斜度由A'表示的狀況下，上文提及之由後級上之信號處理區段使用的係數為A'/A。換言之，藉由將在達成加速情況下由DDS驅動獲得之資料乘以係數A'/A，可獲得與未達成加速情況下的輸出資料相同之輸出資料。應注意，乘以係數之信號程序可在與像素陣列區段12之晶片或半導體基板相同的晶片或半導體基板19中或在晶片外部進行，且就此而言不存在特定限制。此外，在像素陣列區段12之所有像素11不具有待由DDS驅動獲取之信號且信號位準不需要自身之DDS操作的狀況下(例如，在非常暗之環境下之影像擷取狀況下)，亦可在僅進行CDS驅動的同時藉由停止DDS驅動而增強操作速度。在此例子中，作為一實例，此控制可想像到，若偵測到可藉以將DDS驅動時之輸出資料判定為零輸出的輸出結果連續地出現持續固定時間週期，則回應於偵測結果而僅進行CDS驅動。用於計數器之驅動方法如可自前述描述認識到，使用斜坡波形之參考信號V _ref的傾斜類型之AD轉換電路23將展現單調下降或單調增加的斜坡波形之參考信號V _ref與像素之信號電壓V _out彼此作比較。接著，藉由時脈CK對直至反轉比較器31之輸出的時間週期進行計數，且將在比較器31之輸出之反轉時序處的計數值作為轉換資料儲存以實施AD轉換。雖然在實施例之前述描述中，遞增/遞減計數器32用作行AD轉換電路之計數區段，但(例如)在計數區段可由12個位元(在正及負情形下)來計數的狀況下，併有在CDS驅動時遞減計數之計數器。圖24說明時序波形，該等時序波形說明在CDS驅動時之計數區段的操作。在CDS驅動中，反轉時序t經遞減計數直至重設位準V _rst，且在計數結束後，計算值為1之計數值的補數以獲得一值，該值之正或負極性(polarity)經設定至關於零之反轉值-1。接著，亦關於信號位準V _sig，參考此值進行遞減計數。若假定像素11之信號在低光照度(DARK)下僅具有等電位位準且被輸入至比較器31，則計數在如圖25中所見之計數值-1處結束。若像素11之信號為高光照度之信號，則向下進行計數至如圖26中所見之-4096。因此，計算此資料之1補數。因此，在低光照度下獲得資料0且在高照度下獲得資料4095。然而，若試圖使用相同電路(亦即，相同計數器)來獲取在DDS驅動時之資料，則因為在高光照度側，在計數一低值後比較器31之輸出經反轉，所以輸出具有與在CDS驅動時在低光照度下之位準相同之位準的信號。詳言之，因為在DDS驅動時在高光照度下，比較器31之輸出以接近於在CDS驅動時在低光照度下之時序的時序反轉，但在DDS驅動時在低光照度下，比較器31之輸出以接近於在CDS驅動時在高光照度下之時序的時序反轉。因此，使用相同電路或計數器不可達成輸入信號與資料之間的相容性。圖27為說明在DDS驅動時計數器區段之操作的時序波形圖。同時，圖28為說明在DDS驅動時在低光照度下之計數操作的圖解視圖，且圖29為類似視圖但說明在DDS驅動時在高光照度下之計數操作。為了使用相同電路或計數器達成輸入信號與資料之間的相容性，在DDS驅動中，行AD轉換電路之計數區段進行諸如下文描述之驅動。詳言之，(例如)藉由行掃描區段16之掃描而選擇由DDS驅動獲取之信號，且加上接著4096個資料且接著輸出信號。 4096個資料之加法程序可在與像素陣列區段12之晶片或半導體基板相同的晶片或半導體基板19中進行或可作為計算程序之部分而在晶片外進行。此加法處理電路可藉由用於決定每一信號是否為由DDS驅動獲取之信號的電路區段及用於接收電路區段之此決策之結果且在DDS驅動時進行加法程序的加法器實施。以此方式，在DDS驅動中，藉由將對應於計數器之位元之數目的資料(例如，在12個位元狀況下的4096個資料)加至由DDS驅動獲取之信號，可使用相同電路或計數器達成輸入信號與資料之間的相容性。換言之，在藉由CDS驅動及DDS驅動獲取資料後，相同電路或計數器可用作行AD轉換電路之計數區段。＜2.第二實施例＞ 2-1.系統組態圖30為展示根據本發明之第二實施例的CMOS影像感測器之一般組態的系統方塊圖。參看圖30，除像素陣列區段12外，根據本發明實施例之CMOS影像感測器10 _B亦包括(例如)列掃描區段13、行處理區段14 _B、參考信號產生區段15、行掃描區段16、水平輸出線17及時序控制區段18作為像素陣列區段12之周邊電路。在CMOS影像感測器10 _B中，僅行處理區段14 _B在組態方面與第一實施例中之行處理區段14 _A不同，但其他組件(亦即，列掃描區段13、參考信號產生區段15、行掃描區段16、水平輸出線17及時序控制區段18)基本上與第一實施例中之彼等組件相同。行處理區段14 _B具有(例如)以與像素陣列區段12之像素行(亦即，行信號線22(亦即，22 _-1至22 _-m))成一一對應關係而提供的行放大電路25(亦即，25 _-1至25 _-m)。行放大電路25(亦即，25 _-1至25 _-m)對自像素陣列區段12之單位像素11輸出的個別行之類比信號進行放大程序且進行用於計算類比信號之信號位準與重設位準之間的差的相關雙重取樣程序。所有行放大電路25 _-1至25 _-m具有相同組態。此處，作為實例給出第m行之行放大電路25 _-m的描述。行放大電路25 _-m包括一反相放大器61、一輸入電容器62、一回饋電容器63、一控制開關64及一水平選擇開關65。行放大電路25 _-m放大經由行信號線22 _-m自單位像素11供應至其之信號電壓V _out且將該放大之信號電壓V _out作為類比信號V _amp而輸出。應注意，雖然本發明實例中之行處理區段14 _B經組態，使得行放大電路25係以與行信號線22成一一對應關係而提供，但行放大電路25及行信號線22未必需要以一一對應關係而提供。舉例而言，一個行放大電路25可經共同地提供至複數個像素行，使得該行放大電路25由該等像素行以分時方式使用。行放大電路之現有組態使用在行方向上並列安置之行放大電路25作為信號處理區段的現有CMOS影像感測器使用CDS驅動作為其基本驅動方法。詳言之，現有CMOS影像感測器係基於首先自單位像素11讀取重設位準V _rst且接著讀出信號位準V _sig的CDS驅動。此處，描述用於根據現有實例之CMOS影像感測器的行放大電路之組態之實例。圖31為展示行放大電路25之現有組態的電路圖。圖32說明根據現有組態之行放大電路25之輸出信號的操作範圍。首先參看圖31，根據現有組態之行放大電路25包括一反相放大器61、一輸入電容器62、一回饋電容器63及一控制開關64。又，在此行放大電路25中，反相放大器61之輸入端子及輸出端子在控制信號Φ _R之控制下藉由控制開關64短路以獲取用於行放大電路25之參考電壓。在CDS操作中，以重設位準V _rst及信號位準V _sig之此次序讀出該等信號。然而，自電位之觀點來看，以高電位及低電位之此次序讀出該等電位。在行放大電路25中，將輸出電壓設定為低作為初始值，且在輸入信號變為低之狀況下(亦即，在來自單位像素11之信號位準為高之狀況下)，低初始輸出電壓藉由輸入電容器62與回饋電容器63之間的電容比而放大。詳言之，若輸入電容器62之電容值由C _in表示且回饋電容器63之電容值由C _fb表示，則低初始輸出電壓藉由電容比C _in/C _fb放大。若在反相放大器61之輸入端子及輸出端子在控制信號Φ _R之控制下由控制開關64短路時獲得初始電壓或參考電壓，則行放大電路25之類比信號V _amp由下式表示： V _amp=V _b+(C _in/C _fb)ΔV 其中ΔV為重設位準V _rst與信號位準V _sig之間的電位差。行放大電路25之輸出操作範圍為自低於在反相放大器61之輸入端子及輸出端子短路時的初始電壓V _b大約反相放大器61之臨限電壓的電壓至取決於行放大電路25之電路組態的上限操作範圍的範圍。圖33中說明在藉由使用具有現有組態之行放大電路25之CMOS影像感測器進行DDS驅動之狀況下的行放大電路25之輸出波形。在DDS驅動中，信號輸出次序與CDS驅動狀況下之次序相反。換言之，以信號位準V _sig及重設位準V _rst之此次序輸出此等位準。因此，因為行放大電路25之輸出信號變得遠低於低初始電壓之電壓值，所以輸出信號超出電路之操作範圍。為了解決此問題，在第二實施例中採用以下組態。 2-2.第二實施例之特性詳言之，在第二實施例中，使用行放大電路25之CMOS影像感測器10 _B的特徵在於其採用以下組態，該行放大電路25對來自單位像素11之類比信號進行放大程序且進行相關雙重取樣程序來偵測信號位準V _sig與重設位準V _rst之間的差。詳言之，當分兩次將單位像素11之信號作為第一信號及第二信號讀出時，將首先讀出之第一信號用作可由用於處理該第一信號及該第二信號之信號處理區段處理的輸入電壓範圍之參考電壓。在本發明實施例之狀況下，行放大電路25對應於用於處理第一信號及第二信號之信號處理區段。此外，參考電壓為用作輸入電壓範圍之參考的電壓，行放大電路25可在輸入電壓範圍中放大該電壓。此時，在第一信號為基於積聚或保留於FD區段42中之信號電荷(亦即，信號位準V _sig)之信號的狀況下，則將信號位準用作參考電壓。另一方面，若第一信號為基於重設FD區段42時之重設電位V _r(亦即，重設位準V _rst)的信號，則將重設位準用作參考電壓。接著，雖然將首先讀出之第一信號用作行放大電路25之參考電壓，但在調整參考電壓使得第一信號及第二信號可包括於行放大電路25之輸入電壓範圍中之的狀態中對第一信號及第二信號進行放大程序。藉由以此方式調整參考電壓使得第一信號及第二信號可包括於行放大電路25之輸入電壓範圍中，行放大電路25可在第一信號及第二信號包括於輸入電壓範圍中之狀態中對第一信號及第二信號進行放大程序。因此，在首先讀出之第一信號為信號位準V _sig之狀況及在第一信號為重設位準V _rst之狀況兩者下，在使用處理物件之像素的信號設定參考電壓後，肯定可對第一信號及第二信號進行信號放大程序。因此，可有效地移除諸如在專利文獻5中揭示之在現有技術狀況下(亦即，如在外部單獨產生之預定電壓用以設定參考電壓之狀況下)的平面內特性之波動的大的差異或依賴寄生電容之量值的偏移分量。結果，可相對於像素之輸出振幅減少可由行放大電路25放大之輸入電壓範圍必需的邊限。因為可減少輸入電壓範圍所必需之邊限，所以可預期至行放大電路25之電源供應電壓及行放大電路25之功率消耗的減少。工作實例1 在下文中，描述特定工作實例。如上文所描述，在DDS驅動中，進行將保留或積聚於FD區段42中之信號電荷作為信號位準V _sig讀出的驅動。接著，進行將FD區段42重設至重設電位V _r且將重設電位V _r作為重設位準V _rst讀出的驅動。接著，將首先自單位像素11讀出之信號位準V _sig用作行放大電路25之可轉換輸入電壓範圍的參考電壓。換言之，首先讀出之信號位準V _sig用以設定行放大電路25之參考電壓。圖34A及圖34B展示具有用於調整參考電壓之功能的根據工作實例1之行放大電路，且特定言之，圖34A展示行放大電路之組態的實例，且圖34B說明行放大電路之操作範圍。首先參看圖34A，除反相放大器61外，根據工作實例1之行放大電路25 _A亦包括輸入電容器62、回饋電容器63及控制開關64、用於設定或調整行放大電路25 _A之參考電壓的初始電壓設定電路70 _B。初始電壓設定電路70 _B包括串聯連接至回饋電容器63之NMOS電晶體75，及連接於回饋電容器63與NMOS電晶體75之間的連接節點與線L之間的PMOS電晶體76，外部設定之初始電壓V _ext施加至線L。將控制信號Φ _ext之反相信號xΦ _ext施加至NMOS電晶體75及PMOS電晶體76之閘電極。舉例而言，自圖1中所示之時序控制區段18提供控制信號Φ _ext之反相信號xΦ _ext。換言之，時序控制區段18具有作為用於控制初始電壓設定電路70 _B之控制區段的功能。圖35為說明根據工作實例1之行放大電路25 _A之不同部分處的信號波形之波形圖。圖35說明控制信號Φ _ext之反相信號xΦ _ext、控制信號Φ _R、行信號線22之為行放大電路25 _A之輸入電壓的信號電壓V _out及行放大電路25A之類比信號V _amp。在CDS驅動之狀況下，控制信號Φ _ext之反相信號xΦ _ext處於高電位狀態中，且因此，NMOS電晶體75展現導電狀態且將回饋電容器63電連接至行放大電路25 _A之輸出端子。此時電路組態與圖31中所示之行放大電路25之電路組態相同，亦即，與在一般CDS驅動時之電路組態相同。在DDS驅動時，行放大電路25 _A自身之輸入端子及輸出端子短路，且因此，行放大電路25 _A之輸入信號變得等於初始電壓或參考電壓V _b。因此，獲得一輸入信號，藉由該輸入信號可確保輸出振幅且電路藉由該輸入信號而操作。另一方面，當將控制信號Φ _ext之反相信號xΦ _ext置於低電位狀態中時，NMOS電晶體75置於非導電狀態中且回饋電容器63至行放大電路25 _A之輸出端子的電連接被斷開。換言之，反相放大器61之回饋迴路置於斷開狀態中。此時，PMOS電晶體76置於導電狀態中且將外部設定之初始電壓V _ext施加至回饋電容器63之開端。因此，反相放大器61之輸出電壓的初始值變得等於外部設定之初始電壓V _ext。接著，在DDS驅動之狀況下，因為輸入信號自低信號位準變化至高重設位準，所以進行對行放大電路25 _A之參考電壓的調整，使得獲得操作範圍。因為以此方式藉由初始電壓設定電路70 _B之動作而調整在DDS驅動時之參考電壓使得信號位準V _sig及重設位準V _rst可包括於行放大電路25 _A之操作範圍中，所以可達成CDS驅動及DDS驅動兩者之使用。此外，用於調整參考電壓之初始電壓設定電路70 _B可藉由僅包括兩個額外MOS電晶體75及76之非常簡單的電路組態來實施。因此，每一行放大電路25 _A展現非常小之面積之增加。換言之，CDS驅動及DDS驅動兩者的使用可僅藉由行放大電路25 _A之非常小之面積的增加來實施。工作實例2 圖36為展示具有用於調整參考電壓之功能的根據工作實例2之行放大電路之組態之實例的電路圖。根據工作實例2之行放大電路25 _B經組態，使得其以輸入側之電容與輸出側之電容之間的電容比來放大信號。詳言之，四個輸出電容器CN ₁、CS ₁、CN ₂及CS ₂經由開關SW ₁₁至SW ₁₄連接至反相放大器61之輸出端子，且輸出電容器CN ₁、CS ₁、CN ₂及CS ₂保持之電荷分別藉由開關SW ₂₁至SW ₂₄而選擇性地輸出。除輸出側之電容之電路部分之外的其他部分之組態及操作與根據工作實例1之行放大電路25 _A的狀況下之組態及操作相同。在行放大電路25 _B之回饋電容器63之位置處，如在根據工作實例1之行放大電路25 _A的狀況下類似地提供用於設定或調整行放大電路25 _B之參考電壓的初始電壓設定電路70 _B。初始電壓設定電路70 _B具有類似於工作實例1之組態的組態。詳言之，初始電壓設定電路70 _B包括串聯連接至回饋電容器63之NMOS電晶體75，及用於選擇性地將外部設定之初始電壓V _ext施加至回饋電容器63與NMOS電晶體75之間的連接節點的PMOS電晶體76。現參看圖37之時序波形圖描述根據上文描述之組態的工作實例2之行放大電路25 _B的電路操作。類似地，如在第一實施例之狀況下，設定作為初始電壓之外部設定之初始電壓V _ext，使得在DDS驅動時行放大電路25 _B之輸出可不在下側飽和。在設定後，在施加回饋之狀態中的行放大電路25 _B之輸出信號藉由控制信號Φ _S1而取樣至輸出電容器CS ₁中。接著，像素11之重設信號RST置於作用狀態中以藉由控制信號Φ _N1將信號位準取樣至輸出電容器CN ₁中。將控制信號或重設信號Φ _R輸入至行放大電路25 _B中以同時重設像素11之FD區段42。因此，行放大電路25 _B之輸入側經設定為初始電壓V _b。藉由控制信號Φ _R2將在停止施加控制信號Φ _R時之狀態作為初始值取樣至輸出電容器CN ₂中，且接著在藉由轉移信號TRG將信號自光電二極體41轉移至FD區段42後藉由控制信號Φ _S2而取樣至輸出電容器CS ₂中。在DDS驅動時之信號位準差積聚於輸出電容器CN ₁及CS ₁中，且在CDS驅動時之信號位準差積聚於輸出電容器CN ₂及CS ₂中。該等信號藉由水平轉移控制而讀出至輸出側。又，在以此方式按輸入側之電容與輸出側之電容之間的電容比放大信號的組態之行放大電路25 _B中，可藉由初始電壓設定電路70 _B之動作建立適當初始狀態。因此，使得可使用相同電路，使得輸出在CDS驅動及DDS驅動兩者時包括於操作範圍中。此外，用於調整參考電壓之初始電壓設定電路70 _B可藉由僅包括兩個額外MOS電晶體75及76的非常簡單之電路組態來實施。因此，每一行放大電路25 _B展現非常小之面積之增加。換言之，CDS驅動及DDS驅動兩者的使用可僅藉由行放大電路25 _B之非常小之面積的增加來實施。此外，藉由在DDS驅動與CDS驅動之間改變行放大電路25 _B之輸入側與回饋側之間的電容比，可針對DDS驅動及CDS驅動單獨地設定信號增益。另外，亦可將根據第一實施例的單一傾斜類型之AD轉換電路連接至行放大電路25 _B之輸出側，使得AD轉換在由控制信號Φ _N1、Φ _N2、Φ _S1及Φ _S2表示的週期內進行以獲取信號。＜3.其他像素組態＞在第一及第二實施例中，將具有全域曝光功能之CMOS影像感測器10 _A及10 _B描述為不可在信號位準之前讀出重設位準的固體影像擷取裝置之實例。具有此全域曝光功能之CMOS影像感測器10 _A及10 _B關於所有像素在由於光電二極體41中產生之電荷至FD區段42的同時轉移而將信號電荷保持於FD區段42中的狀態中執行連續讀出操作，以便實施所有像素之同時曝光。然而，因為待在重設之前讀出之信號電荷存在於信號偵測區段中而不可在信號位準之前讀出重設位準的固體影像擷取裝置不限於具有全域曝光功能之CMOS影像感測器10 _A及10 _B。在下文中，描述像素之一些其他實例。不同像素實例1 圖38為展示使用有機光電轉換膜之根據不同像素實例1之單位像素的實例之電路圖。參看圖38，在根據不同像素實例1之單位像素11 _A中，藉由上部電極282及下部電極283包夾一有機光電轉換膜281。至少下部電極283被分成多個像素且常常由高透明度之電極形成。將偏壓電壓V _b自偏壓電源供應器284施加至上部電極282。由有機光電轉換膜281之光電轉換所產生的電荷積聚至FD區段42中。經由包括放大電晶體45之讀出電路自行信號線22將FD區段42之電荷作為電壓讀出。藉由重設電晶體44將FD區段42設定至汲極電壓V _r。接著，重設電晶體44之汲極電壓V _r可自低於重設電晶體44上之FD區段42之空乏電位的電壓V _r1改變成高於該電位之另一電壓V _r2。在以此方式使用有機光電轉換膜281的根據不同像素實例1之單位像素11 _A之狀況下，藉由DDS驅動讀出像素之信號。藉由不同驅動自由四個電晶體等組態且可進行CDS操作且不提供有機光電轉換膜或停用有機光電轉換膜之功能的另一像素讀出信號。舉例而言，在不使用有機光電轉換膜281之其他像素具有(例如)上文參看圖2描述之像素組態的狀況下，進行由DDS驅動及CDS驅動之組合或僅由CDS驅動實行的讀出。亦可將關於根據上文描述之第一及第二實施例之信號處理區段的技術類似地應用於使用根據此不同像素實例1之單位像素11 _A的固態影像擷取裝置。換言之，DDS驅動及CDS驅動兩者可藉由相同信號處理區段而應用。不同像素實例2 現將除FD區段42外亦具有電荷積聚區段之單位像素描述為不同像素實例2。此處，在圖39A及39B中展示具有除FD區段42外亦包括電荷積聚區段之像素組態的兩個實例。根據圖39A中所示之像素組態的單位像素11 _B具有將積聚電容器48作為電荷積聚區段經由電容器選擇電晶體47連接至放大電晶體45之閘電極的像素組態。同時，根據圖39B中所示之像素組態的單位像素11 _C具有將電容器選擇電晶體47連接於放大電晶體45與重設電晶體44之間且積聚電容器48連接至接地的另一像素組態。亦可將關於根據上文描述之第一及第二實施例之信號處理區段的技術類似地應用於使用根據上文描述之組態的不同像素實例2之單位像素11 _B或11 _C的固態影像擷取裝置。換言之，可藉由相同信號處理區段進行DDS驅動及CDS驅動兩者。此處，作為實例，參看圖40之時序波形圖將在以CDS驅動→DDS驅動之次序自像素讀出信號之狀況下的操作描述為一實例。在藉由選擇信號SEL將選擇電晶體46置於導電狀態中後，藉由重設信號RST將重設電晶體44置於導電狀態中以重設FD區段42。此時，電容器選擇電晶體47保持於非導電狀態中。接著，將FD區段42在其被重設時的電位作為重設位準讀出，且接著將轉移信號TRG置於作用狀態中以讀出自光電二極體41至FD區段42之信號電荷。該系列操作為CDS驅動。此後，將電容器選擇電晶體47置於導電狀態中以讀出積聚於FD區段42及積聚電容器48中之信號電荷。接著，藉由重設電晶體44重設FD區段42及積聚電容器48，且讀出重設位準。該系列操作為DDS驅動。此處，雖然將以CDS驅動→DDS驅動之次序進行讀出操作的狀況描述為一實例，但亦可將關於根據上文描述之第一及第二實施例的信號處理區段之技術類似地應用於以DDS驅動→CDS驅動之次序進行讀出操作的狀況中。不同像素實例3 現將具有用於信號積聚之類比記憶體且具有中間溢流結構的單位像素描述為不同像素實例3。圖41為展示根據不同像素實例3之單位像素之實例的電路圖，該單位像素具有用於信號積聚之類比記憶體且具有中間溢流結構。根據不同像素實例3之單位像素11 _D經組態，使得其具有像素內積聚電容器(MEM)91且包括安置於像素內積聚電容器91與FD區段42之間的轉移閘區段92，像素內積聚電容器(MEM)91為在轉移電晶體43之後級處提供的用於信號積聚之類比記憶體。單位像素11 _D進一步包括連接於光電二極體41與電荷放電區段(例如，像素電源供應器V _dd)之間的電荷放電閘區段40。若施加至電荷放電閘區段40之閘電極的控制信號OFG置於作用狀態中，則電荷放電閘區段40回應於此信號而置於導電狀態中。接著，單位像素11 _D選擇性地將積聚於光電二極體41中之預定量之光電荷或所有光電荷自光電二極體41放電至電荷放電區段。在根據不同像素實例3之單位像素11 _D中，將待施加至轉移電晶體43之轉移信號TRG之電壓設定至處於高電位與低電位之間的中間電位。因此，若將高光照度信號輸入至像素，則變得等於或高於轉移電晶體43之閘極之電位的電荷溢流至電容器側。因此，待處置之電荷量可增加。參看圖42之時序波形圖描述具有根據不同像素實例3之單位像素11 _D且具有全域快門功能的固態影像擷取裝置之操作。首先，藉由全域重設而進行積聚時間之開始以同時初始化所有像素。在積聚時間過去後，在轉移閘區段92之控制下關於所有像素而將藉由溢流而積聚於像素內積聚電容器91中之電荷同時轉移至FD區段42。此後，關於所有像素而同時將轉移電晶體43置於導電狀態中以將在低光照度側之積聚於光電二極體41中的信號轉移至像素內積聚電容器91。在轉移之前及之後，關於所有像素而將最初存在於光電二極體41及像素內積聚電容器91中之信號同時移動至像素內積聚電容器91及FD區段42。如圖42中所見，藉由DDS驅動讀出FD區段42之信號且藉由CDS驅動讀出像素內積聚電容器91之信號。應注意，因為假定在全域曝光時之選擇信號SEL處於非作用狀態中，所以當輸入在讀出時之重設信號RST時，選擇信號SEL較佳處於非作用狀態中，以便其可具有與像素之狀態的相關性。又，在上文描述之CDS驅動及DDS驅動時以適當時序同時輸入控制信號Φ _ext及控制信號Φ _R。＜4.修改＞在上文描述之實施例中，基本上以DDS驅動→CDS驅動之次序進行DDS驅動及CDS驅動。然而，在CDS驅動中讀出之次數不限於一次。雖然開關有時藉由符號表示，以便簡化圖式之說明，但亦可替代地使用NMOS電晶體或PMOS電晶體。此外，若使用NMOS電晶體或PMOS電晶體使得NMOS電晶體之高位準對應於開關之作用狀態且PMOS電晶體之低位準對應於開關之作用狀態，則上文所描述之操作係可能的。此外，儘管上文描述在一列之讀出週期內針對每一列交替地進行DDS驅動及CDS驅動，但驅動方法不限於此特定驅動方法。舉例而言，亦可採用針對每一圖框交替地進行DDS驅動及CDS驅動之不同驅動方法。根據此驅動方法，因為可在一圖框之週期中進行DDS驅動與CDS驅動之間的轉變，所以與在一行(line)或一列之週期中進行此轉變的替代狀況相比，存在可預期較高速度操作的優點。另一方面，在一圖框之週期中的轉變需要在後級上之信號處理區段中之圖框記憶體。因此，自記憶體容量之觀點來看，一行之週期中的轉變係較好的。此外，雖然在上文描述之實施例中，本發明應用於單位像素安置成列及行之CMOS影像感測器，但本發明之應用不限於CMOS影像感測器。詳言之，本發明可應用於單位像素以二維方式安置成列及行之X-Y位址類型的一般固態影像擷取裝置。此外，本發明不僅可應用於將可見射線之入射光量之分佈偵測且擷取為影像的固態影像擷取裝置，而且可應用於將紅外射線、X射線、粒子或其類似者之入射量的分佈作為影像擷取的一般固態影像擷取裝置。應注意，固態影像擷取裝置可具有其經形成為單晶片器件的形式或可具有具影像擷取功能之模組之形式，影像擷取區段及信號處理區段或光學系統共同地封裝於該模組中。＜5.電子裝置＞本發明不限於至固態影像擷取裝置之應用，而可應用於使用固態影像擷取裝置作為其影像俘獲區段或光電轉換區段的一般電子裝置，諸如數位靜態相機或視訊相機之影像擷取裝置、具有影像擷取裝置之攜帶型終端裝置(諸如，攜帶型電話機)等。使用固態影像擷取裝置作為其影像俘獲區段之電子裝置包括使用固態影像擷取裝置作為其影像讀取台之複印機。應注意，影像擷取裝置可具有上文描述之併入電子裝置中之模組的形式，亦即，影像擷取裝置可具有相機模組之形式。影像擷取裝置圖43為展示根據本發明之電子裝置(例如，影像擷取裝置)之組態的實例之方塊圖。參看圖43，根據本發明之影像擷取裝置100包括一包括透鏡群組101等之光學系統、一影像擷取器件102、一DSP電路103、一圖框記憶體104、一顯示裝置105、一記錄裝置106、一作業系統107、一電源供應系統108等。DSP電路103、圖框記憶體104、顯示裝置105、記錄裝置106、作業系統107及電源供應系統108藉由匯流排線109而彼此連接。透鏡群組101自影像擷取物件中取得入射光或影像光且在影像擷取器件102之影像擷取面上形成影像。影像擷取器件102將藉由透鏡群組101形成於其影像擷取面上之影像的入射光的量轉換成電信號，且將該等電信號作為像素信號輸出。顯示裝置105由諸如液晶顯示單元、有機EL(電致發光)顯示單元或其類似者之面板型顯示單元形成且顯示由影像擷取器件102擷取的移動圖片或靜態圖片。記錄裝置106將由影像擷取器件102擷取的移動圖片或靜態圖片記錄於諸如錄影帶或DVD(數位影音光碟)之記錄媒體上。作業系統107回應於由使用者對其實行之操作而發出關於影像擷取裝置具有的各種功能之操作指令。電源供應系統108合適地將充當至DSP電路103、圖框記憶體104、顯示裝置105、記錄裝置106及作業系統107之操作電源供應器的各種電源供應至電源供應物件。上文描述之組態的影像擷取裝置可用作視訊相機、數位靜態相機、諸如攜帶型電話機之行動裝置之相機模組等的影像擷取裝置。接著，若在影像擷取裝置中，將諸如根據上文描述之實施例的CMOS影像感測器10 _A、10 _B或其類似者的固態影像擷取裝置用作影像擷取器件102，則可達成如下文描述之此等工作效應。詳言之，根據上文描述之實施例的CMOS影像感測器10 _A及10 _B可藉由全域曝光無失真地實施影像之擷取。因此，CMOS影像感測器10 _A及10 _B可實施為可合適地應用於以高速移動且不允許影像失真之影像擷取物件之影像的擷取或用於感測需要同時擷取影像之應用的影像擷取裝置。此外，根據上文描述之實施例的CMOS影像感測器10 _A及10 _B可有效地移除平面內之特性(平面內分佈)之大的波動之差異或取決於寄生電容之量值的偏移分量。因此，因為可相對於像素之輸出振幅減少可由信號處理區段放大的輸入電壓範圍必需之邊限，所以可預期信號處理區段之電源供應電壓及功率消耗的減少。因此，本發明可促成各種電子裝置之電壓及功率消耗的減少。本申請案含有與2011年1月28向日本專利局申請的日本優先權專利申請案JP 2011-015994中揭示之內容相關的標的物，該案之全部內容以引用之方式併入本文中。雖然已使用特定術語描述本發明之較佳實施例，但此描述僅出於說明性目的，且應理解可在不脫離以下申請專利範圍之精神或範疇的情況下進行改變及變化。

10 _ACMOS影像感測器 10 _BCMOS影像感測器 11 單位像素 11 _A單位像素 11 _B單位像素 11 _C單位像素 11 _D單位像素 12 像素陣列區段 13 列掃描區段 14 _A行處理區段 14 _B行處理區段 15 參考信號產生區段 16 行掃描區段 17 水平輸出線 18 時序控制區段 19 半導體基板/晶片 21 列控制線 21 _-1列控制線 21 _-2列控制線 21 _-n列控制線 22 行信號線 22 _-1行信號線 22 _-2行信號線 22 _-m行信號線 23 AD(類比轉數位)轉換電路 23 _-1AD(類比轉數位)轉換電路 23 _-2AD(類比轉數位)轉換電路 23 _-mAD(類比轉數位)轉換電路 24 電流源 25 行放大電路 25 _-1行放大電路 25 _-2行放大電路 25 _-m行放大電路 25 _A行放大電路 25 _B行放大電路 31 比較器 31 _A比較器 31 _B比較器 31 _C比較器 32 遞增/遞減計數器 33 轉移開關 34 記憶體器件 40 電荷放電閘區段 41 光電二極體 42 電荷偵測區段 43 轉移電晶體/轉移閘區段 44 重設電晶體 45 放大電晶體 46 選擇電晶體 47 電容器選擇電晶體 48 積聚電容器 51 NMOS電晶體 52 NMOS電晶體 53 電流源 54 電容器 55 電容器 56 PMOS電晶體 57 PMOS電晶體 58 PMOS電晶體 58 _AMOS電晶體 58 _BMOS電晶體 59 PMOS電晶體 59 _AMOS電晶體 59 _BMOS電晶體 61 反相放大器 62 輸入電容器 63 回饋電容器 64 控制開關 65 水平選擇開關 70 _A初始電壓設定電路 70 _B初始電壓設定電路 71 NMOS電晶體 71 _AMOS電晶體 71 _BMOS電晶體 72 NMOS電晶體 72 _AMOS電晶體 72 _BMOS電晶體 73 PMOS電晶體 74 PMOS電晶體 75 NMOS電晶體 76 PMOS電晶體 81 比較電路區段 82 儲存電路區段 91 像素內積聚電容器 92 轉移閘區段 100 影像擷取裝置 101 透鏡群組 102 影像擷取器件 103 DSP電路 104 圖框記憶體 105 顯示裝置 106 記錄裝置 107 作業系統 108 電源供應系統 109 匯流排線 281 有機光電轉換膜 282 上部電極 283 下部電極 284 偏壓電源供應器 821 PMOS電晶體 822 NMOS電晶體 823 NMOS電晶體 824 電容器 CN ₁輸出電容器 CN ₂輸出電容器 CS ₁輸出電容器 CS ₂輸出電容器 GND 接地 L 線 L ₁線 L ₂控制線 SW ₁₁開關 SW ₁₂開關 SW ₁₃開關 SW ₁₄開關 SW ₂₁開關 SW ₂₂開關 SW ₂₃開關 SW ₂₄開關 V _dd像素電源供應器

圖1為展示根據本發明之第一實施例之CMOS影像感測器的一般組態之系統方塊圖；圖2為展示單位像素之組態之實例的電路圖；圖3為說明在以重設位準及信號位準之此次序讀出該等位準之狀況下的相關雙重取樣操作之時序波形圖；圖4為說明在將首先讀出之重設位準設定為AD轉換電路之參考電壓的狀況下之操作的時序波形圖；圖5A為展示組態AD轉換電路之輸入級的比較器之現有組態之實例的電路圖，且圖5B為說明比較器之操作範圍的圖解視圖；圖6為說明在CDS驅動時內部節點之電壓及圖5A之比較器之操作範圍的圖解視圖；圖7為類似視圖但說明在DDS驅動時在高光照度狀態中內部節點之電壓及圖5A之比較器的操作範圍；圖8為類似視圖但說明在DDS驅動時在低光照度狀態中內部節點之電壓及圖5A之比較器的操作範圍；圖9A及圖9B為說明在反轉參考信號之偏斜狀況下分別在低光照度狀態及高光照度狀態中的圖5A之比較器的操作範圍之圖解視圖；圖10A為展示PMOS輸入組態之比較器的組態之實例的電路圖，且圖10B為說明比較器之操作範圍的圖解視圖；圖11A為展示根據工作實例1之比較器的組態之實例的電路圖且圖11B為說明比較器之操作範圍的圖解視圖，該比較器包括調整AD轉換電路之參考電壓之功能；圖12為說明在交替地進行DDS驅動及CDS驅動之狀況下在DDS驅動時在低照度狀態下之驅動波形的波形圖；圖13為類似視圖但說明在交替地進行DDS驅動及CDS驅動之狀況下在DDS驅動時在高照度狀態中之驅動波形；圖14A為展示在使用PMOS電晶體來組態初始電壓設定電路之狀況下根據工作實例1之比較器的組態之實例的電路圖，且圖14B為說明比較器之操作範圍的圖解視圖；圖15為說明根據本發明之第一實施例的工作實例1之比較器的電路操作之時序波形圖；圖16為展示根據工作實例2之比較器的組態之實例的電路圖，該比較器包括調整AD轉換電路之內部參考電壓之功能；圖17為說明根據工作實例2之比較器中的控制信號、斜坡波形之參考信號及信號電壓之波形的時序波形圖；圖18A至圖18D為說明通道長度及注入量且說明根據工作實例2之比較器之工作效應的示意圖；圖19為展示根據工作實例3之比較器的組態之實例的電路圖，該比較器包括在比較電路區段之後級上的儲存電路區段；圖20為說明根據工作實例3之比較器的第一驅動實例之操作的時序波形圖；圖21為說明根據工作實例3之比較器的第二驅動實例之操作的時序波形圖；圖22為類似視圖但說明在CDS驅動及DDS驅動中之參考信號之傾斜具有相同梯度的狀況下之驅動；圖23為類似視圖但說明在DDS驅動側的參考信號之傾斜經設定為比CDS驅動側陡的梯度之狀況下之驅動；圖24為說明在CDS驅動時之計數器區段之操作的時序波形圖；圖25為說明在CDS驅動時在低光照度狀態中之計數操作的圖解視圖；圖26為一視圖但說明在CDS驅動時在高光照度狀態中之計數操作；圖27為說明在DDS驅動時之計數器區段的操作之時序波形圖；圖28為說明在DDS驅動時在低光照度狀態中之計數操作的圖解視圖；圖29為一視圖但說明在DDS驅動時在高光照度狀態中之計數操作；圖30為展示根據本發明之第二實施例的CMOS影像感測器之一般組態的系統方塊圖；圖31為展示行放大電路之現有組態的電路圖；圖32為說明圖31之行放大電路之輸出信號的操作範圍之圖解視圖；圖33為說明圖31之行放大電路用以進行DDS驅動情況下的輸出波形之波形圖；圖34A為展示根據第二實施例之工作實例1的行放大電路之組態之實例的電路圖，且圖34B為說明圖31之行放大電路之操作範圍的圖解視圖；圖35為說明在圖34A之行放大電路之若干部分處的信號波形的圖解視圖；圖36為展示根據第二實施例之工作實例2的行放大電路之組態之實例的電路圖；圖37為說明包括圖36之行放大電路的CMOS影像感測器之操作的時序波形圖；圖38為展示根據不同像素實例1之單位像素之實例的電路圖；圖39A及圖39B為展示根據不同像素實例2之單位像素之不同實例的電路圖；圖40為說明具有根據不同像素實例2之單位像素且具有全域快門功能的固態影像擷取裝置之操作的時序波形圖；圖41為展示根據不同像素實例3之單位像素之實例的電路圖；圖42為說明具有根據不同像素實例3之單位像素且具有全域快門功能的固態影像擷取裝置之操作的時序波形圖；圖43為展示作為根據本發明之電子裝置的影像擷取裝置之組態之實例的方塊圖；圖44為說明為了移除固定型樣雜訊而必需在讀出信號位準後讀出重設位準的時序波形圖；圖45為說明在垂直方向上之重設位準的平面內分佈之實例的圖解視圖；圖46為說明在將固定電壓作為參考電壓施加之狀況下必需擴展AD轉換電路之輸入電壓範圍的圖解視圖；圖47為說明相對於參考電壓之重設位準及在信號振幅最大為-1 V之狀況下在最大振幅狀態中之信號位準的圖解視圖；及圖48為說明在重設位準藉由溫度變化而向上及向下變化之狀況下必需擴展輸入電壓範圍的圖解視圖。

31 _A比較器 51 NMOS電晶體 52 NMOS電晶體 53 電流源 54 電容器 55 電容器 56 PMOS電晶體 57 PMOS電晶體 58 PMOS電晶體 59 PMOS電晶體 70 _A初始電壓設定電路 71 NMOS電晶體 72 NMOS電晶體 L ₁線 L ₂控制線 V _dd像素電源供應器

Claims

一種成像裝置，其包含：一像素，其經組態以輸出一像素信號；一信號線，其經組態以讀出該像素信號；及一比較器，其包括：一第一差動電晶體及一第二差動電晶體，一第一電容器，其安置於該第一差動電晶體之一閘極與供應一參考信號之一參考信號產生區段之間，一第二電容器，其安置於該第二差動電晶體之一閘極與該信號線之間，一第一電路，其包括一第三電晶體及一第四電晶體，該第三電晶體之一源極或一汲極中之一者耦合至該第一差動電晶體之該閘極，該第三電晶體之該源極或該汲極中之另一者耦合至該第四電晶體之一源極或一汲極中之一者，且該第四電晶體之該源極或該汲極中之另一者耦合至被供應一預定電壓之一第一線，及一第二電路，其包括一第五電晶體及一第六電晶體，該第五電晶體之一源極或一汲極中之一者耦合至該第二差動電晶體之該閘極，該第五電晶體之該源極或該汲極中之另一者耦合至該第六電晶體之一源極或一汲極中之一者，且該第六電晶體之該源極或該汲極中之另一者耦合該第一線，其中該第一差動電晶體之一汲極或一源極及該第二差動電晶體之一汲極或一源極耦合至被供應一電源供應電壓之一第二線，及其中該電源供應電壓係不同於該預定電壓。
如請求項1之成像裝置，其進一步包含：一第七電晶體及一第八電晶體，其中該第七電晶體係安置於該第一差動電晶體與該第八電晶體之間，及一第九電晶體及一第十電晶體，其中該第九電晶體係安置於該第二差動電晶體與該第十電晶體之間。
如請求項2之成像裝置，其中該第七電晶體之一閘極經組態以接收一第一控制信號，且該第八電晶體之一閘極經組態以接收一第二控制信號。
如請求項3之成像裝置，其中該第一控制信號不同於該第二控制信號。
如請求項3之成像裝置，其中該第九電晶體之一閘極經組態以接收一第三控制信號，且該第十電晶體之一閘極經組態以接收一第四控制信號。
如請求項5之成像裝置，其中該第三控制信號不同於該第四控制信號。
如請求項5之成像裝置，其中該第一控制信號係相同於該第三控制信號。
一種電子裝置，其包含：一光學系統；及如請求項1之成像裝置。
一種成像裝置，其包含：一像素，其經組態以輸出一像素信號；一信號線，其經組態以讀出該像素信號；及一比較器，其包括：一第一差動電晶體及一第二差動電晶體，一第一電容器，其安置於該第一差動電晶體之一閘極與供應一參考信號之一參考信號產生區段之間，一第二電容器，其安置於該第二差動電晶體之一閘極與該信號線之間，一第一電路，其安置於該第一差動電晶體之該閘極與該第一差動電晶體之一源極或一汲極之間，一第三電晶體，其安置於該第一差動電晶體之該閘極及被供應一預定電壓之一第一線之間，一第二電路，其安置於該第二差動電晶體之該閘極與該第二差動電晶體之一源極或一汲極之間，及一第四電晶體，其安置於該第二差動電晶體之該閘極與該第一線之間，其中該第一差動電晶體之一汲極或一源極及該第二差動電晶體之一汲極或一源極耦合至被供應一電源供應電壓之一第二線，及其中該電源供應電壓係不同於該預定電壓。
如請求項9之成像裝置，其中該第一電路包括一第五電晶體及一第六電晶體，該第五電晶體係安置於該第六電晶體與該第一差動電晶體之間，及該第二電路包括一第七電晶體及一第八電晶體，該第七電晶體係安置於該第八電晶體與該第二差動電晶體之間。
如請求項10之成像裝置，其中該第五電晶體之一閘極經組態以接收一第一控制信號，且該第六電晶體之一閘極經組態以接收一第二控制信號。
如請求項11之成像裝置，其中該第一控制信號係不同於該第二控制信號。
如請求項11之成像裝置，其中該第七電晶體之一閘極經組態以接收一第三控制信號，且該第八電晶體之一閘極經組態以接收一第四控制信號。
如請求項13之成像裝置，其中該第三控制信號係不同於該第四控制信號。
如請求項13之成像裝置，其中該第一控制信號係相同於該第三控制信號。
如請求項9之成像裝置，其中該第一電路及該第二電路各自包括至少三個電晶體。
一種電子裝置，其包含：一光學系統；及如請求項9之成像裝置。
一種成像裝置，其包含：一像素，其經組態以輸出一像素信號，該像素包括耦合至被供應一電源供應電壓之一第一線之一放大電晶體、一重設電晶體及一轉移電晶體；一信號線，其經組態以讀出該像素信號；及一比較器，其包括：一第一差動電晶體及一第二差動電晶體；一第一電容器，其安置於該第一差動電晶體之一閘極與供應一參考信號之一參考信號產生區段之間；一第二電容器，其安置於該第二差動電晶體之一閘極與該第一線之間；一第一電路，其包括一第三電晶體及一第四電晶體，該第三電晶體之一源極或一汲極中之一者耦合至該第一差動電晶體之該閘極，該第三電晶體之該源極或該汲極中之另一者耦合至該第四電晶體之一源極或一汲極中之一者，且該第四電晶體之該源極或該汲極中之另一者耦合至被供應一預定電壓之一第二線，及一第二電路，其包括一第五電晶體及一第六電晶體，該第五電晶體之一源極或一汲極中之一者耦合至該第二差動電晶體之該閘極，該第五電晶體之該源極或該汲極中之另一者耦合至該第六電晶體之一源極或一汲極中之一者，且該第六電晶體之該源極或該汲極中之另一者耦合該第二線，其中該電源供應電壓係不同於該預定電壓。
如請求項18之成像裝置，其進一步包含：一第七電晶體及一第八電晶體，其中該第七電晶體係安置於該第一差動電晶體與該第八電晶體之間，及一第九電晶體及一第十電晶體，其中該第九電晶體係安置於該第二差動電晶體與該第十電晶體之間。
如請求項19之成像裝置，其中該第七電晶體之一閘極經組態以接收一第一控制信號，且該第八電晶體之一閘極經組態以接收一第二控制信號。
如請求項20之成像裝置，其中該第一控制信號不同於該第二控制信號。
如請求項20之成像裝置，其中該第九電晶體之一閘極經組態以接收一第三控制信號，且該第十電晶體之一閘極經組態以接收一第四控制信號。
如請求項22之成像裝置，其中該第三控制信號不同於該第四控制信號。
如請求項22之成像裝置，其中該第一控制信號係相同於該第三控制信號。
一種電子裝置，其包含：一光學系統；及如請求項18之成像裝置。
一種成像裝置，其包含：一像素，其經組態以輸出一像素信號，該像素包括耦合至被供應一電源供應電壓之一第一線之一放大電晶體、一重設電晶體及一轉移電晶體；一信號線，其經組態以讀出該像素信號；及一比較器，其包括：一第一差動電晶體及一第二差動電晶體，一第一電容器，其安置於該第一差動電晶體之一閘極與供應一參考信號之一參考信號產生區段之間，一第二電容器，其安置於該第二差動電晶體之一閘極與該信號線之間，一第一電路，其安置於該第一差動電晶體之該閘極與該第一差動電晶體之一源極或一汲極之間，一第三電晶體，其安置於該第一差動電晶體之該閘極及被供應一預定電壓之一第二線之間，一第二電路，其安置於該第二差動電晶體之該閘極與該第二差動電晶體之一源極或一汲極之間，及一第四電晶體，其安置於該第二差動電晶體之該閘極與該第二線之間，其中該電源供應電壓係不同於該預定電壓。
如請求項26之成像裝置，其中該第一電路包括一第五電晶體及一第六電晶體，該第五電晶體係安置於該第六電晶體與該第一差動電晶體之間，及該第二電路包括一第七電晶體及一第八電晶體，該第七電晶體係安置於該第八電晶體與該第二差動電晶體之間。
如請求項26之成像裝置，其中該第一電路及該第二電路各自包括至少三個電晶體。