本発明に係る撮像装置の要部について図面を用いて説明する。図1及び図2は本発明に係る撮像装置の構成の一例を示す。図1では撮像装置の各部がブロックで示され、図2に各ブロックの具体的な回路例が示される。
撮像装置は複数の画素1を有する。画素1の構成の一例が図2(a)に示される。各画素1は、光電変換部101と第1トランジスタ102とを含む。そして、列方向に並んだ3つの画素1に対して1つの回路部3が配される。回路部3の具体的な回路が図2(e)に示される。回路部3には第2トランジスタ301が含まれる。つまり、複数の画素1に対して1つの割合で、第2トランジスタ301が配される。第1トランジスタ102と第2トランジスタ301とは差動対を構成する。
本発明に係る撮像装置は、第1トランジスタ102と第2トランジスタ301とを含んで構成された比較器を有する。第1トランジスタ102には、光電変換部101で生じた電荷に基づく信号が入力される。第2トランジスタ301には参照信号が入力される。比較器は、複数の画素1のうち選択された画素1の光電変換部101で生じた電荷に基づく信号と、参照信号とを比較する。そして、比較器は比較の結果に基づく信号を出力する。たとえば、光電変換部で生じた電荷に基づく信号と参照信号との大小関係に応じて、第2トランジスタ301の主ノードの電圧が変化する。この場合には、第2トランジスタ301の主ノードの電圧が比較の結果に基づく信号であるといえる。比較の結果に基づく信号が電流信号であってもよい。
複数の画素1は、第1トランジスタ102がオンすることによって選択状態とされ、第1トランジスタ102がオフすることによって非選択状態とされる。本発明に係る撮像装置では、第1トランジスタ102の制御ノードに印加される電圧によって、第1トランジスタ102のオンとオフとが制御される。
具体的には、第1トランジスタ102をオフにする第1電圧を第1トランジスタ102の制御ノードに印加する選択部が画素に含まれる。選択部は、主ノードの一方が第1トランジスタの制御ノードに接続された選択トランジスタ104を含みうる。この場合、選択トランジスタ104の主ノードの他方は、第1電圧が供給されるノードに接続される。具体的には、第1トランジスタ102の主ノードのいずれか一方である。
あるいは、選択部が、第1トランジスタ102の制御ノードの電圧を、当該制御ノードに接続された結合容量を介して制御する構成を含んで構成されてもよい。あるいは、選択部が第1トランジスタ102の制御ノードと接続された半導体領域にホットキャリアを注入する構成を含んで構成されてもよい。この場合、当該半導体領域に注入されるキャリアの量によって制御ノードの電圧が制御されうる。
第1電圧は、第1トランジスタ102をオンするために第1トランジスタ102の制御ノードに印加される第2電圧より低い。好ましくは、第1電圧は、第1トランジスタ102の制御ノードの電圧が、第1トランジスタ102の閾値電圧より低くなるような電圧である。
また、第1トランジスタ102をオンにする第2電圧は、選択部を介して第1トランジスタ102の制御ノードに印加されてもよい。あるいは、第2電圧が選択部とは別の電気経路を介して、第1トランジスタ102の制御ノードに印加されてもよい。第2電圧は、第1トランジスタ102の制御ノードの電圧が、第1トランジスタ102の閾値電圧より高くなるような電圧であることが好ましい。
第1トランジスタ102、および第2トランジスタ301には、MOSトランジスタ、バイポーラトランジスタ、JFETなどが用いられうる。なお、本明細書では撮像装置に含まれるトランジスタがMOSトランジスタである実施形態を例に説明する。トランジスタがMOSトランジスタである場合、トランジスタの制御ノードはゲートであり、トランジスタの主ノードはソース及びドレインである。撮像装置に含まれるトランジスタがバイポーラトランジスタやJFETなどの実施例も本発明に含まれる。バイポーラトランジスタの場合、ゲート、ドレイン、ソースは、それぞれベース、コレクタ、エミッタに読み替えられる。
本発明による効果を簡単に説明する。本発明に係る撮像装置は、複数の画素1から少なくとも1つの画素1を選択し、そして、選択された画素1の光電変換部101からの信号と参照信号とを比較する。このとき、選択されない画素1においては、第1トランジスタ102の制御ノードに第1電圧が印加されることによって、第1トランジスタ102がオフする。したがって、第1トランジスタ102と直列に画素1を選択するためのトランジスタが接続されなくても画素1を選択することができる。このような構成によれば、第1トランジスタ102を流れる電流の経路の抵抗を下げることが可能である。結果として、第1トランジスタ102に入力される信号に応じて電流値を高速に変化させることが可能になるため、撮像装置を高速に駆動させることができる。
以下、本発明に係る撮像装置の実施例について説明する。なお、以下の実施例では、第1トランジスタ102及び第2トランジスタ301がNチャネル型のトランジスタである。これに対して、第1トランジスタ102及び第2トランジスタ301がPチャネル型のトランジスタの実施例も本発明に含まれる。この場合には、各実施例のトランジスタの導電型を逆にし、各ノードに供給される電圧の大小関係を逆にすればよい。例えば、第1トランジスタ102をオフにする第1電圧は、第1トランジスタ102をオンにする第2電圧より高い電圧である。また、第1トランジスタ102及び第2トランジスタ301がPチャネル型のトランジスタの実施例では、各図面において電源電圧が供給されるノードにグラウンド電圧が供給され、グラウンド電圧が供給されるノードに電源電圧が供給される。
本発明に係る実施例について説明する。本実施例の撮像装置の全体ブロック図を図1に示す。本実施例の撮像装置は半導体基板に形成されうる。本実施例の撮像装置は、複数の画素1、第1ノード2、第2トランジスタを含む回路部3、第2ノード4、第1電圧供給部5、電源部6、電流源7、参照信号出力部8、AD変換部9、出力部10、垂直走査回路11、水平走査回路12を有する。
画素1に含まれる第1トランジスタと回路部3に含まれる第2トランジスタとが、差動対を構成している。図1では3つの画素を含む1つの列に、1つの第2トランジスタが配される。このように、複数の画素に対して1つの割合で第2トランジスタが配される。また、本実施例の撮像装置が有する比較器は、第1トランジスタと第2トランジスタとを含んで構成される。
画素1は選択部を含む。本実施例の選択部は、第1ノード2と第1トランジスタのゲート電極とを接続する選択トランジスタを含む。そして、第1トランジスタをオフにする第1電圧、および第1トランジスタをオンにする第2電圧が、選択トランジスタを介して、第1トランジスタのゲートに供給される。本実施例において、第1電圧はグラウンド電圧である。
画素1では、入射光に応じた電荷が生じる。垂直走査回路11は、画素1に駆動信号を供給する。垂直走査回路11からの駆動信号に基づいて所定の画素1が選択される。比較器は、選択された画素1の信号と、参照信号出力部8が出力する参照信号とを比較する。そして、比較器、ラッチパルス生成部901、Nラッチ回路902、Sラッチ回路903、およびカウンタ904によって、選択された画素1の信号がデジタル信号に変換される。より具体的には、比較の開始に対応してカウンタ904がカウントを開始する。そして、比較器の出力する信号に基づき、Nラッチ回路902またはSラッチ回路903が画素1の信号に対応したカウント値を保持する。水平走査回路12によって、デジタル信号が出力部10に読み出される。出力部10はデジタル信号を外部に出力する。なお、図1では、便宜的に、ラッチパルス生成部901、Nラッチ回路902、Sラッチ回路903、およびカウンタ904がAD変換部9に含まれる要素として例示されている。さらに、比較器がAD変換部9に含まれてもよい。
各部の詳細な構成を説明する。複数の画素1は3行3列の画素アレイを構成するように配されている。画素1の数は、複数であればいくつでもよい。たとえば、複数の画素1が1000行以上、1500列以上の画素アレイを構成してもよい。または、複数の画素1が一列に並び、ラインセンサを構成してもよい。
1つの画素列に含まれる複数の画素1の信号は、共通の回路によって処理される。以下では、1つの画素列に配された画素1からの信号を処理するための回路を例に説明する。他の画素列においても、説明の対象となっている画素列と同様の回路構成となっている。
本実施例の画素1の構成を図2(a)に示す。画素1は、少なくとも光電変換部101と第1トランジスタ102を含む。本実施例の画素1は、さらに、転送トランジスタ103、選択トランジスタ104を含む。選択トランジスタ104が選択部を構成する。第1トランジスタ102、転送トランジスタ103、選択トランジスタ104は、いずれもNチャネル型のMOSトランジスタである。
第1トランジスタ102のドレインは、第1ノード2に接続される。複数の画素1に含まれる第1トランジスタ102のドレインが、共通の第1ノード2に接続される。第1トランジスタ102のソースは電流源7に接続される。複数の画素1の第1トランジスタ102のソースが共通の電流源7に接続されてもよい。転送トランジスタ103は光電変換部101と第1トランジスタ102のゲートとの間の電気経路に配される。選択トランジスタ104のドレインは、第1ノード2に接続される。選択トランジスタ104のソースは、第1トランジスタ102のゲートに接続される。
各画素1に含まれる光電変換部101では、入射した光が光電変換によって電荷に変換される。光電変換部101が、光電変換によって発生した電荷を蓄積してもよい。光電変換部101は例えばフォトダイオードである。光電変換部101で生じた電荷に基づく信号が第1トランジスタ102に入力される。この信号は、光電変換部101で発生した電荷そのものであってもよい。この場合、発生した電荷が第1トランジスタ102のゲートに接続された半導体領域に蓄積される構成でもよい。もしくは、発生した電荷が転送部によって第1トランジスタ102の制御ノードに転送される構成でもよい。または、光電変換部101で発生した電荷に基づく信号は、電圧信号や電流信号であってもよい。この場合、光電変換部101と第1トランジスタ102の間の電気経路に増幅回路が配された構成でもよい。
本実施例では、光電変換部101で発生した電荷が転送トランジスタ103を介してフローティングディフュージョン領域(以下、FD領域)に転送される。FD領域は、第1トランジスタ102のゲートに接続された半導体領域である。転送トランジスタ103は、光電変換部101とFD領域との間のポテンシャルを制御することによって、電荷の転送を行いうる。
転送トランジスタのゲートには、垂直走査回路11から駆動信号PTが供給される。選択トランジスタのゲートには、垂直走査回路11から駆動信号PR1が供給される。駆動信号PT、PR1によって各トランジスタのオンとオフが制御される。つまり、垂直走査回路11は、転送トランジスタ103、選択トランジスタ104を制御する制御部である。なお、垂直走査回路11は同一の画素行に含まれる複数の画素1に並行して、あるいは同期して駆動信号を供給することができる。また、垂直走査回路11は異なる画素行に含まれる複数の画素1に互いに独立した駆動信号を供給することができる。
第1ノード2に、第1電圧供給部5が接続される。第1電圧供給部5は第1ノード2に第1電圧を供給しうる。あるいは、第1電圧供給部5が第1ノード2に第1電圧と第2電圧とを選択的に供給してもよい。第1電圧供給部5の具体的な回路構成を図2(b)に示す。第1電圧供給部5はNチャネル型のトランジスタ501と、Pチャネル型のトランジスタ502とを含む。
Nチャネル型のトランジスタ501のドレインは第1ノード2に接続される。Nチャネル型のトランジスタ501のソースは第1電圧が供給された第1電圧ノード503に接続される。本実施例では、第1電圧はグラウンド電圧である。つまり、Nチャネル型のトランジスタ501のソースは接地されている。Nチャネル型のトランジスタ501は、第1電圧ノード503と第1ノード2との間の電気経路の導通状態を制御しうる。第1電圧ノード503は金属などの導電体で構成されてもよいし、あるいは、半導体領域で構成されてもよい。もしくは第1電圧ノード503は導電体と半導体領域とを含んで構成されていてもよい。Pチャネル型のトランジスタ502のドレインは第1ノード2に接続される。Pチャネル型のトランジスタ502のソースは電源部6に接続される。Pチャネル型のトランジスタ502は、電源電圧が供給された電源ノードVDDと第1ノード2との間の電気経路の導通状態を制御しうる。Nチャネル型のトランジスタ501のゲートとPチャネル型のトランジスタ502のゲートとは互いに接続されている。そして、2つのトランジスタのゲートには、駆動信号PRDが供給される。駆動信号PRDによって、2つのトランジスタのオンとオフが制御される。垂直走査回路11が駆動信号PRDを供給してもよい。つまり、垂直走査回路11が第1電源供給部5を制御する制御部であってもよい。Nチャネル型のトランジスタ501がオンすることで、第1電圧供給部5は第1ノード2に第1電圧を供給する。Pチャネル型のトランジスタ502がオンすることで、第1電圧供給部5は第1ノード2に第2電圧を供給する。なお、図2(c)に示すように、Pチャネル型のトランジスタ502は省略されてもよい。この場合、第1ノード2が電源部6に接続される。
次に電源部6について説明する。電源部6の具体的な回路構成を図2(d)に示す。電源部6は、第3トランジスタ601および第4トランジスタ602を含む。第3トランジスタ601および第4トランジスタ602はいずれもPチャネル型のMOSトランジスタである。
第3トランジスタ601のソースは、電源電圧が供給された電源ノードVDDに接続される。第3トランジスタ601のドレインは、第1電圧供給部5に接続される。第4トランジスタ602のソースは、電源ノードVDDに接続される。第4トランジスタ601のドレインは、第2ノード4に接続される。第3トランジスタ601のゲートと第4トランジスタ602のゲートとは互いに接続され、さらに、第3トランジスタ601のドレインに接続される。
ここで、第3トランジスタ601および第4トランジスタ602は、第1トランジスタ102のドレイン、および後述する第2トランジスタのドレインに接続されたカレントミラーを構成する。差動対を構成する2つのトランジスタにカレントミラーなどの能動負荷が接続されることにより、入力信号の変化に対する比較器の出力の変化を大きくすることができる。つまり、より高速な比較が可能となる。
以上の構成において、画素を選択する、あるいは非選択とする動作について説明する。第1ノード2に第1トランジスタをオフにする第1電圧が供給されているときに、画素1の選択トランジスタ104をオンにすることによって、第1トランジスタ102のゲートに第1電圧が印加される。第1トランジスタ102のゲートが接続されたノードは、フローティング状態とされることが可能であり、不図示の寄生容量を有する。そのため、選択トランジスタ104がオフした後も、第1トランジスタ102のゲートに第1電圧が保持される。こうして、画素1が非選択とされる。一方、第1ノード2に第1トランジスタをオンにする第2電圧が供給されているときに、画素1の選択トランジスタ104をオンにすることによって、第1トランジスタ102のゲートに第2電圧が印加される。第2電圧が供給された後に、選択トランジスタ104がオフすることで、第1トランジスタ102のゲートに第2電圧が保持される。こうして、画素1が選択される。なお、第2電圧が、電荷が転送される前の基準となる電圧、つまりリセット電圧であってもよい。
第1ノード2に第1電圧を供給するためには、第1電圧供給部5のNチャネル型のトランジスタ501がオンし、Pチャネル型のトランジスタ502がオフするような駆動信号PRDを第1電圧供給部5に入力する。一方、第1ノード2に第2電圧を供給するためには、第1電圧供給部5のNチャネル型のトランジスタ501がオフし、Pチャネル型のトランジスタ501がオンするような駆動信号PRDを第1電圧供給部5に入力する。Pチャネル型のトランジスタ501がオンすることによって、電源部6から第2電圧が第1ノードに供給される。
ここで、第1電圧供給部5が図2(b)に示される回路の場合、電源部6から第1トランジスタ102までの電気経路にPチャネル型のトランジスタ502が配される。しかし、Pチャネル型のトランジスタ502は、1つの画素列に少なくとも1つあればよい。そのため、サイズが大きくても、チップ面積が大幅には大きくならない。あるいは、Pチャネル型のトランジスタ502は画素1に含まれないため、サイズが大きくても光電変換部101の面積が大幅には圧迫されない。したがって、オン時の抵抗が十分小さくなるように、Pチャネル型のトランジスタ502のサイズを大きくすることが可能である。また、第1電圧供給部5が図2(c)に示される回路の場合、電源部6から第1トランジスタ102までの経路にトランジスタが配されなくてもよい。
次に、第1トランジスタと差動対を構成する第2トランジスタを含む回路部3について説明する。回路部3の具体的な回路構成を図2(e)に示す。回路部3は第2トランジスタ301、接続トランジスタ302、容量303を含む。第2トランジスタ301及び接続トランジスタ302はいずれもNチャネル型のMOSトランジスタである。
第2トランジスタ301のドレインは第2ノード4に接続される。第2ノード4は前述の通り、電源部6の第4トランジスタ602のドレインに接続される。第2トランジスタ301のソースは電流源7に接続される。接続トランジスタ302のドレインは、第2ノード4に接続される。接続トランジスタ302のソースは第2トランジスタ301のゲートに接続される。
第2トランジスタ301のゲートは容量303を介して参照信号出力部8に接続される。つまり、容量303の一方の電極は第2トランジスタ301のゲートに接続され、容量303の他方の電極は参照信号出力部8に接続される。接続トランジスタ302のゲートには、駆動信号PROUTが供給される。垂直走査回路11が駆動信号PROUTを供給してもよい。
第1トランジスタ102のソースおよび第2トランジスタ301のソースは共通の電流源7に接続される。そして、第1トランジスタ102のドレインおよび第2トランジスタのドレインは、それぞれ電源部6に接続される。このような構成によって、第1トランジスタ102と第2トランジスタ301とが差動対を構成している。つまり、両者のゲートの電圧の大小関係に応じて、それぞれに流れる電流の大小関係が変わる。このため、第1トランジスタ102のゲートの電圧と、第2トランジスタ301のゲートの電圧とを比較することができる。例えば、第1トランジスタ102のゲートの電圧が、第2トランジスタ301のゲートの電圧より高いと、第2トランジスタ304のドレインの電圧が第1の出力電圧値になる。反対に、第1トランジスタ102のゲートの電圧が第2トランジスタ301のゲートの電圧より低いと、第2トランジスタ304のドレインの電圧が第2の出力電圧値になる。本実施例では、第1の出力電圧値は、第2の出力電圧値に比べて、電源電圧に近い電圧値となる。このように、第1トランジスタ102のゲートの電圧と第2トランジスタ301のゲートの電圧との大小を比較した結果に基づいて、第2トランジスタ304のドレインに出力される電圧が変化する。
図2(e)の回路では、画素1が選択される時に、接続トランジスタ302がオンしてもよい。接続トランジスタ302がオンすることによって、第2トランジスタ301のドレインとゲートとが短絡される。つまり、差動回路の入力ノードと出力ノードが短絡される。これによって、第1トランジスタ102のゲートの電圧と、第2トランジスタ301のゲートの電圧とをほぼ等しくすることができる。換言すると、第1トランジスタ102および第2トランジスタ301を含むボルテージフォロアが構成される。そして、入力ノードである第1トランジスタ102のゲートの電圧と、出力ノードである第2トランジスタ301のドレインの電圧が等しくなる。画素1を選択した時の第1トランジスタ102のゲートの電圧と第2トランジスタ301のゲートの電圧との差が小さい、あるいは差がないことで、より高精度な比較が可能となる。
図2(e)の回路では、参照信号出力部8の出力ノードと、第2トランジスタ301のゲートとが容量303によって結合(Coupling)される。このため、参照信号出力部8の出力ノードの電圧と、第2トランジスタ301のゲートの電圧とを独立に設定できる。その結果、参照信号出力部8が出力するランプ信号の初期値を、画素1を選択した時の第1トランジスタ102のゲートの電圧に一致させなくてもよい。その結果、より高精度の比較が可能となる。
なお、接続トランジスタ302および容量303のいずれか一方あるいは両方を省略してもよい。図2(f)には、接続トランジスタ302および容量303の両方を省略した回路部3を示している。
参照信号出力部8は、参照信号を出力する。参照信号は、例えば、時間に応じて電圧値が連続的あるいは段階的に変化するランプ信号である。このような参照信号が用いられる場合には、比較結果に基づいてスロープ型のAD(Analog to Digital)変換を行うことができる。あるいは、参照信号として、複数の異なる電圧が順次入力されてもよい。このような参照信号が用いられる場合には、比較結果に基づいて、逐次比較型のAD変換を行うことができる。あるいは、参照信号として、一定の電圧が入力されてもよい。このような参照信号は、光電変換部からの信号が所定の値より大きいか小さいかを判定する場合に用いられうる。また、参照信号は電流信号であってもよい。なお、AD変換の方式はここに挙げられたものに限られず、公知のAD変換方式が用いられうる。
本実施例において、参照信号出力部8は、連続的にその大きさが変化するランプ信号VRMPを出力する。あるいは、ランプ信号VRMPは、クロック信号CLKに従って、所定時間が経過するごとに段階的にその大きさが変化してもよい。また、参照信号出力部8にはresetノードからランプリセット信号が供給される。ランプリセット信号に基づいて、参照信号出力部8の出力するランプ信号VRMPが初期値にリセットされる。
光電変換部101で生じた電荷に基づく信号とランプ信号VRMPとを比較することによって、光電変換部101からの信号をデジタル信号に変換することができる。例えば、第1トランジスタ102のゲートに光電変換部101で生じた電荷に基づく信号が入力された状態で、第2トランジスタ301のゲートにランプ信号VRMPを入力すればよい。そして、ランプ信号の変化に伴いカウントを行い、第2トランジスタ304のドレインの電圧が反転した時点でのカウント値を保持あるいは出力すればよい。
AD変換を行うための構成の例を以下に説明する。第2ノード4はAD変換部9に接続される。つまり、第2トランジスタ301のドレインの電圧がAD変換部9に入力される。本実施例のAD変換部9はラッチパルス生成部901、Nラッチ回路902、Sラッチ回路903、及びカウンタ904を含む。第2ノード4はラッチパルス生成部901に接続される。また、ラッチパルス生成部901には駆動信号PTN、駆動信号PTSが供給される。これらの駆動信号は、ラッチパルスの出力先を選択するための駆動信号である。ラッチパルス生成部901は、第2ノード4の電圧が反転したタイミングに応じて、後段のNラッチ回路902、及びSラッチ回路903へ選択的にラッチパルスを出力する。
Nラッチ回路902、Sラッチ回路903には、カウンタ904からのカウント値が入力される。そして、ラッチパルスが入力されると、Nラッチ回路902、Sラッチ回路903は、その時点で入力されているカウント値を保持する。
カウンタ904は、クロック信号CLKに従って、出力するカウント値を変化させる。そして、resetノードに供給されるカウンタリセット信号に基づいて、カウンタ904の出力するカウント値が初期値にリセットされる。詳細は後述するが、互いに同期した駆動信号を参照信号出力部8及びカウンタ904に入力することによって、ランプ信号VRMPの大きさに応じたカウント値が各ラッチ回路に保持される。つまり、光電変換部101からの信号がデジタル信号に変換される。
メモリ部(Nラッチ回路902、Sラッチ回路903)は出力部10に電気的に接続される。具体的に、Nラッチ回路902は第1出力線を介して出力部10に接続される。Sラッチ回路903は第2出力線を介して出力部10に接続される。
水平走査回路12が各ラッチ回路に駆動信号を供給する。水平走査回路12からの駆動信号に基づいて、各ラッチ回路は保持しているカウンタ値をデジタル信号として出力部10に出力する。
出力部10はデジタル信号を外部に出力する。例えば、出力部10は、Sラッチ回路903に保持されたデジタル信号と、Nラッチ回路902に保持されたデジタル信号の差分を出力する。Nラッチ回路902およびSラッチ回路903には、それぞれ画素1がリセットされた状態に対応するカウンタ値、および光電変換部で生じた電荷に基づく信号に対応するカウンタ値が保持されてもよい。デジタル信号で両者の減算をすることにより相関2重サンプリングCDS(Correlated Double Sampling)を実施することができる。CDSにより画素ごとの特性ばらつきや電圧比較回路のオフセットの影響を低減することが可能である。
なお、ここでは複数の画素列に対して、1つのカウンタ904が配された例を説明した。列ごとにカウンタ904が配され、各列の比較結果に基づいて列ごとにカウント値を制御する構成が用いられてもよい。
続いて本実施例の撮像装置の動作について説明する。図3は駆動信号及び参照信号のタイミングチャートを示している。駆動信号PRDは、図1の第1電圧供給部5に供給される。駆動信号PROUTは、図1の第2トランジスタを含む回路部3に供給される。駆動信号PR1、駆動信号PTは、それぞれ図2(a)の選択トランジスタ104のゲート、転送トランジスタ103のゲートに供給される。ランプ信号VRMPは、参照信号出力部8が出力する参照信号である。
ここでは、3行3列の行列を構成するように配された9つの画素1から、信号を読み出す動作を説明する。1つの行に含まれる3つの画素1には同期して駆動信号が供給される。そのため、1つの行に含まれる3つの画素1からの信号が並列に読み出される。この行ごとの読み出しが順次、あるいはランダムに行われる。そこで、便宜的に、駆動信号PR1と駆動信号PTには、行番号を示す添え字を付した。例えば、図3において駆動信号PR1_1は、3つの行のうち図面上で一番上に配された行に含まれる画素1に供給される。駆動信号PR1_2は、3つの行のうち、図面上で上から2番目に配された行に含まれる画素1に供給される。
図3において、駆動信号のハイレベルは、Nチャネル型のトランジスタがオンする電圧である。同図において、駆動信号のローレベルは、Nチャネル型のトランジスタがオフする電圧である。なお、Pチャネル型のトランジスタ502は、駆動信号PRDがハイレベルの時にオフし、駆動信号PRDがローレベルの時にオンする。駆動信号のハイレベルは、例えば電源電圧である。駆動信号のローレベルは例えばグラウンド電圧である。
まず図3の時刻t1から時刻t5までの間に、図1の上から1番目の行の画素1の信号が読み出される。
時刻t1において、駆動信号PRD、駆動信号PR1_2、および駆動信号PR1_3がハイレベルになる。他の駆動信号はローレベルである。駆動信号PRDがハイレベルになることによって、第1ノード2に第1電圧が供給される。そして、駆動信号PR1_2、および駆動信号PR1_3がハイレベルになることによって、図1の上から2番目の行に含まれる画素1、および図1の上から3番目の行に含まれる画素1が非選択とされる。つまり、これらの画素1の第1トランジスタ102のゲートに、選択トランジスタ104を介して第1電圧が供給される。その後、駆動信号PRD、駆動信号PR1_2、および駆動信号PR1_3がローレベルになる。なお、時刻t1において、参照信号出力部8は、ランプ信号VRMPの初期値を出力している。
時刻t2において、駆動信号PROUTおよび駆動信号PR1_1がハイレベルになる。時刻t2では駆動信号PRDがローレベルであるため、駆動信号PR1_1がハイレベルになることよって、図1の上から1番目の行に含まれる画素が選択される。つまり、第1トランジスタ102のゲートに第2電圧が印加される。また、駆動信号PR1_1および駆動信号PROUTがハイレベルになることによって、第1トランジスタ102のゲートの電圧と、第2トランジスタ301のゲートの電圧とがほぼ等しくなる。このようにして、第1トランジスタ102のゲートの電圧と、第2トランジスタのゲートの電圧とがリセットされる。その後、駆動信号PROUTおよび駆動信号PR1_1がローレベルになる。
時刻t1における動作および時刻t2における動作によって、図1の上から1番目の行に含まれる画素が選択され、2番目および3番目の行に含まれる画素が非選択とされる。
時刻t3において、駆動信号PT_1がハイレベルになる。これによって、図1の上から1番目の行に含まれる画素1において、光電変換部101に蓄積された電荷が、第1トランジスタ102のゲートに転送される。転送された電荷の量に応じて、第1トランジスタ102のゲートの電圧が変化する。例えば、転送された電荷が電子であれば、第1トランジスタ102のゲートの電圧は低くなる。これによって、第1トランジスタ102のゲートの電圧が、第2トランジスタ301のゲートの電圧よりも低くなる。その後、駆動信号PTがローレベルになる。
時刻t4において、ランプ信号VRMPが出力される。つまり、参照信号出力部8が出力する電圧が、初期値から変化し始める。これに対応して、AD変換部9のカウンタ904がカウントを開始する。
時刻t4の時点では、前述の通り、第2トランジスタ301のゲートの電圧が第1トランジスタ102のゲートの電圧よりも高い。ここで、本実施例のランプ信号VRMPは高い電圧から低い電圧に向かって変化する。そのため、時間の経過によって第2トランジスタ301のゲートの電圧が第1トランジスタ102のゲートの電圧よりも低くなる。つまり、第1トランジスタ102のゲートの電圧と第2トランジスタ301のゲートの電圧との大小関係が反転する。
ランプ信号VRMPが変化を始めてから電圧の大小関係が反転するまでの時間は、転送された電荷の量に対応する。したがって、ランプ信号VRMPが変化を始めるのに対応して、カウンタ904がカウントを開始することによって、転送された電荷の量に対応したデジタル値を得ることができる。具体的には、電圧の大小関係が反転したタイミングで、ラッチパルス生成部901がラッチパルスを出力する。ラッチパルスはSラッチ回路903に入力され、Sラッチ回路903がラッチパルスの入力された時点のカウント値を保持する。
その後、水平走査回路12によって、各画素列のメモリ部(Nラッチ回路902、Sラッチ回路903)が保持しているカウント値が順次出力部10に読み出される。メモリ部からの読み出しは、2番目の行の読み出し期間(図3の時刻t5〜時刻t9)に行われる。あるいは、メモリ部からの読み出しが、次の行の読み出しを開始する時(時刻t5)より前に行われてもよい。
続いて、時刻t5から時刻t9までの期間に、図1の上から2番目の行の画素1の信号が読み出される。そして、時刻t9から時刻t13までの期間に、図1の上から3番目の行の画素1の信号が読み出される。
時刻t5に、上から1番目および3番目の行に含まれる画素1が非選択とされる。そして、時刻t6に、上から2番目の行の画素1に含まれる第1トランジスタ102のゲートの電圧と、第2トランジスタ301のゲートの電圧とがリセットされる。時刻t5における動作および時刻t6における動作によって、図1の上から2番目の行に含まれる画素が選択され、1番目および3番目の行に含まれる画素が非選択とされる。次に、時刻t7で、上から2番目の行の画素1において、光電変換部101から第1トランジスタ102のゲートに電荷が転送される。そして、時刻t8にランプ信号VRMPとの比較が開始される。
時刻t9に、上から1番目および2番目の行に含まれる画素1が非選択とされる。そして、時刻t10に、上から3番目の行の画素1に含まれる第1トランジスタ102のゲートの電圧と、第2トランジスタ301のゲートの電圧とがリセットされる。時刻t9における動作および時刻t10における動作によって、図1の上から3番目の行に含まれる画素が選択され、1番目および2番目の行に含まれる画素が非選択とされる。次に、時刻t11で、上から3番目の行の画素1において、光電変換部101から第1トランジスタ102のゲートに電荷が転送される。そして、時刻t12にランプ信号VRMPとの比較が開始される。
なお、本実施例では、光電変換部101からの信号とランプ信号VRMPとを比較する、スロープ型のAD変換が行われている。しかし、AD変換の方式はスロープ型に限られない。公知のAD変換型が用いられる。
図3において、駆動信号PRDがハイレベルの時に、全ての画素1の選択トランジスタ104がオンしてもよい。つまり、時刻t1、時刻t5、時刻t9において、駆動信号PR1_1、PR1_2、PR1_3がハイレベルとなってもよい。特に、第1電圧供給部5が図2(c)で示される回路の場合には、このようにすべての画素1の選択トランジスタ104がオンになることが好ましい。
また、図3において、比較の対象となる画素1を選択するタイミングと、他の画素1を非選択とするタイミングとが入れ替わっていてもよい。具体的には、時刻t2における各駆動信号が、時刻t1よりも先に供給されてもよい。前述の通り、第1トランジスタ102のゲートをフローティングとすることができる。そのため、非選択とされる画素1の第1トランジスタ102のゲートに第1電圧を供給する動作と、選択される画素1の第1トランジスタ102のゲートに第2電圧を供給する動作とはどちらを先に行ってもよい。
時刻t3において転送される電荷の量が多いと、オンしていた第1トランジスタ102がオフする場合がある。この場合に、オフしていた別の画素1の第1トランジスタ102がオンしてもよい。このような動作によって、比較器の入力ノードの電圧をクリップすることができる。
また、画素1がリセットされた状態で出力される信号と、画素1において電荷が転送された後に出力される信号とを読み出してもよい。具体的には、時刻t2と時刻t3との間に、第1トランジスタ102のゲートの電圧がリセット電圧であるときの画素1の信号について、AD変換を行ってもよい。このような動作によれば、第2電圧を供給するトランジスタがオフしたときに生じる熱ノイズなどの影響を低減することができる。
以上に述べたとおり、本実施例の撮像装置では、画素が選択部を含み、選択部が第1トランジスタのゲートに第1トランジスタをオフにする第1電圧を供給する。このような構成によれば、第1トランジスタを含む電流経路の抵抗を小さくすることができる。その結果、撮像装置の高速な駆動が可能となる。
また、本実施例では、選択部が第1ノードと第1トランジスタのゲートとを接続する選択トランジスタを含む。そして、第1ノードから、第1トランジスタをオフにする第1電圧および第1トランジスタをオンにする第2電圧が供給される。このような構成によれば、画素に第1電圧または第2電圧を供給するための別の配線を配さなくてよいので、配線の数を減らすことができる。その結果、画素の開口率を向上させることができる。なお、転送トランジスタを省略することによって、さらに画素の開口を大きくすることができる。
また、本実施例では、選択トランジスタを介して、第1トランジスタをオフにする第1電圧および第1トランジスタをオンにする第2電圧が供給されるため、画素のトランジスタの数を減らすことができる。その結果、画素に占める光電変換部の面積を大きくすることができる。なお、転送トランジスタを省略することによってさらに光電変換部の占める面積の割合を大きくすることができる。
本発明に係る別の実施例について説明する。本実施例の回路構成を図4(a)に示す。図4(a)において、図1と同様の機能を有する部分には同じ符号が付されている。本実施例においては、電源部6が電流源を含む回路であることが特徴である。
本実施例の撮像装置は、複数の画素1、第1ノード2、第2トランジスタを含む回路部3、第2ノード4、第1電圧供給部5、電源部6、電流源7A、フィードバック部7B、参照信号出力部8、AD変換部9、出力部10、垂直走査回路11、水平走査回路12を有する。
画素1に含まれる第1トランジスタと回路部3に含まれる第2トランジスタとが、差動対を構成している。複数の画素に対して1つの割合で第2トランジスタが配される。また、本実施例の撮像装置が有する比較器は、第1トランジスタと第2トランジスタとを含んで構成される。そして、複数の画素1のそれぞれが、第1トランジスタのゲートに印加される電圧によって第1トランジスタをオフする選択部を含む。
本実施例においては、電源部6及び電流源7Aが実施例1と異なっている。そこで、本実施例において実施例1と異なっている部分についてのみ説明する。他の部分については、実施例1と同様である。
本実施例の電源部6の具体的な回路構成を図4(b)に示す。電源部6は、第3トランジスタ601および第4トランジスタ602を含む。第3トランジスタ601および第4トランジスタ602はいずれもPチャネル型のMOSトランジスタである。
第3トランジスタ601のソースは、電源電圧が供給された電源ノードVDDに接続される。第3トランジスタ601のドレインは、第1電圧供給部5に接続される。第4トランジスタ602のソースは、電源ノードVDDに接続される。第4トランジスタ601のドレインは、第2ノード4に接続される。
第3トランジスタ601のゲートと第4トランジスタ602のゲートとは互いに接続される。そして、本実施例においては、第3トランジスタ601のゲート及び第4トランジスタ602のゲートにバイアス電圧VB1が供給される。すなわち、第3トランジスタ601及び第4トランジスタ602がそれぞれ電流源を構成している。
また、本実施例では、電流源7Aの電流値が可変である。これによって、バイアス電圧VB1の値に応じて、差動対のバイアス電流を変化させることが可能となる。フィードバック部7Bが、第1ノード2および第2ノード4の電圧に基づいて、電流源7Aの電流値を制御する。例えば、リセット時に第1ノード2および第2ノード4が所定の電圧(例えば電源電圧とグラウンド電圧との中間の電圧)になるように、電流源7Aの電流値が制御される。
図4(b)には、電流源のみが配された構成が示されている。しかし、図4(c)が示すように、ゲート接地増幅回路が電流源にカスコード接続された構成としてもよい。図4(c)では第3トランジスタ601と第5トランジスタ603とがカスコード接続されている。そして、第4トランジスタ602と第6トランジスタ604とがカスコード接続されている。
本実施例の駆動方法は、実施例1と同様である。つまり、本実施例の撮像装置は、図3に示された駆動信号に基づいて動作しうる。また、画素1がリセットされた状態で出力される信号と、画素1において電荷が転送された後に出力される信号とを読み出してもよい。
本実施例の撮像装置では、画素が選択部を含み、選択部が第1トランジスタのゲートに第1トランジスタをオフにする第1電圧を供給する。このような構成によれば、第1トランジスタを含む電流経路の抵抗を小さくすることができる。その結果、撮像装置の高速な駆動が可能となる。
また、本実施例の構成によれば、第1ノード2及び第2ノード4を出力ノードとした全差動増幅が可能である。これによって、比較の結果を表す信号の振幅を大きくすることができるため、より高精度の比較動作を行うことが可能となる。
本発明に係る別の実施例について説明する。本実施例の回路構成を図5(a)に示す。図5(a)において、図1と同様の機能を有する部分には同じ符号が付されている。本実施例では、参照信号出力部が画素を非選択とする電圧を出力することが特徴である。
本実施例の撮像装置は、複数の画素1、第1ノード2、第2トランジスタを含む回路部3、第2ノード4、電源部6、電流源7、参照信号出力部8、AD変換部9、出力部10、垂直走査回路11、水平走査回路12を有する。
画素1に含まれる第1トランジスタと回路部3に含まれる第2トランジスタとが、差動対を構成している。複数の画素に対して1つの割合で第2トランジスタが配される。また、本実施例の撮像装置が有する比較器は、第1トランジスタと第2トランジスタとを含んで構成される。複数の画素1のそれぞれが、第1トランジスタのゲートに印加される電圧によって第1トランジスタをオフする選択部を含む。
本実施例において、実施例1と異なる点は第1電圧供給部5が省略されていることである。そして、本実施例では、第1ノード2と第2ノード4との間の電気的接続を制御するトランジスタ504が配される。また、本実施例においては、第2トランジスタを含む回路部3の構成が実施例1と異なっている。そこで、本実施例において実施例1と異なっている部分についてのみ説明する。他の部分については、実施例1と同様である。なお、本実施例の電源部6は、実施例2と同様に、図4(b)あるいは図4(c)に示された回路構成であってもよい。
図5(a)に示される通り、第1ノード2と第2ノード4との間の経路に、トランジスタ504が配される。トランジスタ504はNチャネル型のMOSトランジスタである。トランジスタ504のゲートには駆動信号PRDが供給される。
回路部3の具体的な回路構成を図5(b)に示す。回路部3は第2トランジスタ301、接続トランジスタ302を含む。第2トランジスタ301及び接続トランジスタ302はいずれもNチャネル型のMOSトランジスタである。
第2トランジスタ301のドレインは第2ノード4に接続される。第2ノード4は電源部6の第4トランジスタ602のドレインに接続される。第2トランジスタ301のソースは電流源7に接続される。接続トランジスタ302のドレインは、第2ノード4に接続される。接続トランジスタ302のソースは第2トランジスタ301のゲートに接続される。第2トランジスタ301のゲートは、参照信号出力部8の出力ノードに接続される。
次に、本実施例において、画素1を選択する、あるいは非選択とする動作について説明する。第1ノード2に第1トランジスタをオフにする第1電圧が供給されているときに、画素1の選択トランジスタ104をオンにすることによって、画素1を非選択とすることができる。一方、第1ノード2に第1トランジスタをオンにする第2電圧が供給されているときに、画素1の選択トランジスタ104をオンにすることによって、画素1を選択することができる。これらの点は、実施例1と同様である。
本実施例では参照信号出力部8が第1トランジスタ102をオフにする第1電圧を第1ノード2に供給する。具体的には、垂直走査回路11からの駆動信号PROUT、及び駆動信号PRDに基づいて、接続トランジスタ302とトランジスタ504がオンする。接続トランジスタ302とトランジスタ504がオンしているときに、参照信号出力部8が第1電圧を出力する。これによって、接続トランジスタ302およびトランジスタ504を介して、第1電圧が第1ノード2に供給される。
画素1を選択する時には、トランジスタ504をオフにし、かつ、選択トランジスタ104をオンにする。これによって、電源部6から第1トランジスタ102のゲートに、第1トランジスタ102をオンする第2電圧が供給される。なお、画素1を選択する時に、接続トランジスタ302がオンしていてもよい。このような動作によれば、第1トランジスタ102のゲートの電圧と第2トランジスタ301のゲートの電圧とをほぼ同じ電圧にリセットすることができる。
あるいは、画素1を選択する場合、選択トランジスタ104、トランジスタ504、および接続トランジスタ302がオンしているときに、参照信号出力部8が第2電圧を出力してもよい。このような動作によれば、第1トランジスタ102のゲートの電圧と第2トランジスタ301のゲートの電圧とをほぼ同じ電圧にリセットすることができる。加えて、リセットされたときのゲートの電圧を参照信号出力部8が出力する任意の電圧とすることができる。
本実施例の撮像装置は、図6に示された駆動信号に基づいて動作しうる。図6においては、駆動信号PROUTおよびランプ信号VRMPが、図3と異なる。図6におけるそのほかの駆動パルスは、図3と同様である。ただし、図6の駆動信号PRDは、トランジスタ504のゲートに供給される。
具体的には、駆動パルスPRDがハイレベルの期間(時刻t1)に、駆動信号PROUTがハイレベルであり、参照信号VRMPが第1電圧である。そのため、参照信号出力部8が接続トランジスタ302およびトランジスタ504を介して、第1ノード2に第1電圧を供給する。このような動作によって、第1トランジスタ102の制御ノードに第1電圧を印加する。本実施例においては、第1電圧が、ランプ信号VRMPの最小の電圧であってもよい。その後、時刻t2において、ランプ信号VRMPの出力が初期値にリセットされる。
他の動作は実施例1と同様であるため、説明を省略する。なお、図6において、駆動信号PRDがハイレベルの時に、全ての画素1の選択トランジスタ104がオンしてもよい。また、画素1がリセットされた状態で出力される信号と、画素1において電荷が転送された後に出力される信号とがAD変換されてもよい。具体的には、時刻t2と時刻t3との間にもAD変換が行われてもよい。このような動作によれば、第2電圧を供給するトランジスタがオフしたときに生じる熱ノイズなどの影響を低減することができる。
本実施例の撮像装置では、画素が選択部を含み、選択部が第1トランジスタのゲートに第1トランジスタをオフにする第1電圧を供給する。このような構成によれば、第1トランジスタを含む電流経路の抵抗を小さくすることができる。その結果、撮像装置の高速な駆動が可能となる。
また、本実施例では、参照信号出力部8が出力する電圧を第1トランジスタのゲートに供給することができる。このような構成によれば、第1トランジスタのゲートの電圧と第2トランジスタのゲートの電圧とをほぼ等しくすることができる。これによって、第2トランジスタのゲートに接続された容量を省略することが可能であり、プロセスばらつきによる比較精度の低下を低減することができる。
本発明に係る別の実施例について説明する。本実施例の回路構成を図7に示す。図7において、図1と同様の機能を有する部分には同じ符号が付されている。本実施例では、参照信号出力部が画素を非選択とする電圧を出力することが特徴である。
本実施例の撮像装置は、複数の画素1、第1ノード2、第2トランジスタを含む回路部3、第2ノード4、電源部6、電流源7、参照信号出力部8、AD変換部9、出力部10、垂直走査回路11、水平走査回路12を有する。
画素1に含まれる第1トランジスタと回路部3に含まれる第2トランジスタとが、差動対を構成している。複数の画素に対して1つの割合で第2トランジスタが配される。また、本実施例の撮像装置が有する比較器は、第1トランジスタと第2トランジスタとを含んで構成される。複数の画素1のそれぞれが、第1トランジスタのゲートに印加される電圧によって第1トランジスタをオフする選択部を含む。
本実施例において、実施例1と異なる点は第1電圧供給部5が省略されていることである。そして、本実施例では、第1ノード2と参照信号出力部8の出力ノードとの間の電気的接続を制御するトランジスタ505が配される。そこで、本実施例において実施例1と異なっている部分についてのみ説明する。他の部分については、実施例1と同様である。なお、本実施例の電源部6は、実施例2と同様に、図4(b)あるいは図4(c)に示された回路構成であってもよい。また、回路部3は、実施例3と同様に、図5(b)に示された回路構成であってもよい。
本実施例においては、図7(a)が示す通り、第1ノード2と参照信号出力部8の出力ノードとの間の電気経路にトランジスタ505が配される。トランジスタ505はNチャネル型のMOSトランジスタである。トランジスタ505のゲートには駆動信号PRDが供給される。
次に、本実施例において、画素1を選択する、あるいは非選択とする動作について説明する。第1ノード2に第1トランジスタをオフにする第1電圧が供給されているときに、画素1の選択トランジスタ104をオンにすることによって、画素1を非選択とすることができる。一方、第1ノード2に第1トランジスタをオンにする第2電圧が供給されているときに、画素1の選択トランジスタ104をオンにすることによって、画素1を選択することができる。これらの点は、実施例1と同様である。
本実施例では参照信号出力部8が第1トランジスタ102をオフにする第1電圧を第1ノード2に供給する。具体的には、垂直走査回路11からの駆動信号PRDに基づいて、トランジスタ505がオンする。トランジスタ505がオンしているときに、参照信号出力部8が第1電圧を出力する。これによって、トランジスタ505を介して、第1電圧が第1ノード2に供給される。
画素1を選択する時には、トランジスタ505をオフにし、かつ、選択トランジスタ104をオンにする。これによって、電源部6から第1トランジスタ102のゲートに、第1トランジスタ102をオンする第2電圧が供給される。
あるいは、画素1を選択する場合、選択トランジスタ104およびトランジスタ505がオンしているときに、参照信号出力部8が第2電圧を出力してもよい。このような動作によれば、第1トランジスタ102のゲートの電圧と第2トランジスタ301のゲートの電圧とをほぼ同じ電圧にリセットすることができる。加えて、リセットされたときのゲートの電圧を参照信号出力部8が出力する任意の電圧とすることができる。
本実施例の駆動方法は、実施例3と同様である。つまり、本実施例の撮像装置は、図6に示された駆動信号に基づいて動作しうる。ただし、図6の駆動信号PRDは、トランジスタ505のゲートに供給される。また、画素1がリセットされた状態で出力される信号と、画素1において電荷が転送された後に出力される信号とを読み出してもよい。具体的には、時刻t2と時刻t3との間にもAD変換が行われてもよい。このような動作によれば、第2電圧を供給するトランジスタがオフしたときに生じる熱ノイズなどの影響を低減することができる。
本実施例の撮像装置では、画素が選択部を含み、選択部が第1トランジスタのゲートに第1トランジスタをオフにする第1電圧を供給する。このような構成によれば、第1トランジスタを含む電流経路の抵抗を小さくすることができる。その結果、撮像装置の高速な駆動が可能となる。
また、本実施例では、参照信号出力部8が出力する電圧を第1トランジスタのゲートに供給することができる。このような構成によれば、第1トランジスタのゲートの電圧と第2トランジスタのゲートの電圧とをほぼ等しくすることができる。そのため、第2トランジスタのゲートに接続された容量および第2トランジスタのゲートとドレインを接続する接続トランジスタを省略することが可能である。これによって回路規模を縮小できる。あるいは、プロセスばらつきによる比較精度の低下を低減することができる。
本発明に係る別の実施例について説明する。本実施例の回路構成を図8(a)に示す。図8(a)において、図1と同様の機能を有する部分には同じ符号が付されている。本実施例では、画素を選択する第2電圧が、画素のリセットトランジスタを介して供給されることが特徴である。
本実施例の撮像装置は、複数の画素1、第1ノード2、第2トランジスタを含む回路部3、第2ノード4、第1電圧供給部5、電源部6、電流源7、参照信号出力部8、AD変換部9、出力部10、垂直走査回路11、水平走査回路12を有する。
画素1に含まれる第1トランジスタと回路部3に含まれる第2トランジスタとが、差動対を構成している。複数の画素に対して1つの割合で第2トランジスタが配される。また、本実施例の撮像装置が有する比較器は、第1トランジスタと第2トランジスタとを含んで構成される。複数の画素1のそれぞれが、第1トランジスタのゲートに印加される電圧によって第1トランジスタをオフする選択部を含む。
本実施例において、画素1の構成が実施例1と異なる。そこで、以下では、本実施例において実施例1と異なっている部分についてのみ説明する。他の部分については、実施例1と同様である。なお、本実施例の電源部6は、実施例2と同様に、図4(b)あるいは図4(c)に示された回路構成であってもよい。また、回路部3は、実施例3と同様に、図5(b)に示された回路構成であってもよい。
図8(b)に本実施例の画素1の回路構成を示す。実施例1と同様に、画素1は光電変換部101、第1トランジスタ102、転送トランジスタ103、選択トランジスタ104を含む。さらに、本実施例の画素1は、リセットトランジスタ105を含む。画素1のリセットトランジスタ105以外の部分は、実施例1と同様である。
リセットトランジスタ105は、Nチャネル型のMOSトランジスタである。リセットトランジスタ105のドレインは、リセット電圧VR供給された第2電圧ノード106に接続される。リセット電圧VRは、第1トランジスタ102をオンにする電圧である。つまり、本実施例では、第2電圧がリセット電圧VRである。たとえば、リセット電圧VRは電源電圧と同じであってもよい。リセットトランジスタ105のソースは、第1トランジスタ102のゲートに接続される。リセットトランジスタ105のゲートには、駆動信号PR2が供給される。駆動信号PR2によって、リセットトランジスタ105のオンとオフが制御される。垂直走査回路11が駆動信号PR2を供給しうる。
このような構成において、画素1を選択する動作を説明する。リセットトランジスタ105がオンすることによって、第1トランジスタ102のゲートに第2電圧が印加される。
これによって、第1トランジスタ102がオンする。
本実施例の駆動方法は、実施例1と同様である。つまり、本実施例の撮像装置は、図3に示された駆動信号に基づいて動作しうる。ただし、図3の時刻t2において、図8の上から1番目の行の画素1に供給される駆動信号PR2_1がハイレベルになる。また、時刻t6において、図8の上から2番目の行の画素1に供給される駆動信号PR2_2がハイレベルになる。また、時刻t10において、図8の上から3番目の行の画素1に供給される駆動信号PR2_3がハイレベルになる。なお、時刻t2において、駆動信号PR1_1をハイレベルにしてもよいし、駆動信号PR1_1をローレベルに維持してもよい。また、画素1がリセットされた状態で出力される信号と、画素1において電荷が転送された後に出力される信号とを読み出してもよい。具体的には、時刻t1と時刻t2との間にもAD変換が行われてもよい。このような動作によれば、第2電圧を供給するリセットトランジスタ105がオフしたときに生じる熱ノイズなどの影響を低減することができる。
本実施例の撮像装置では、画素が選択部を含み、選択部が第1トランジスタのゲートに第1トランジスタをオフにする第1電圧を供給する。このような構成によれば、第1トランジスタを含む電流経路の抵抗を小さくすることができる。その結果、撮像装置の高速な駆動が可能となる。
また、本実施例では、参照信号出力部8がランプ信号VRMPを出力する場合に、ランプ信号VRMPの初期値を第2電圧とすることによって、第1トランジスタのゲートの電圧と第2トランジスタのゲートの電圧とをほぼ等しくすることができる。これによって、第2トランジスタのゲートとソースとの間に配される接続トランジスタおよび第2トランジスタのゲートに接続された容量を省略することが可能であり、回路の規模を小さくすることができる。
また、本実施例では第1電圧を供給する電気経路と、第2電圧を供給する電気経路とが異なる。そのため、画素1の選択と、それとは別の画素1の非選択とを並行して行うことが可能となる。その結果、撮像装置を高速に駆動させることができる。
本発明に係る別の実施例について説明する。本実施例の回路構成を図9(a)に示す。図9(a)において、図1と同様の機能を有する部分には同じ符号が付されている。本実施例では、画素を非選択とする第1電圧の供給されたノードが画素に配されたことが特徴である。
本実施例の撮像装置は、複数の画素1、第1ノード2、第2トランジスタを含む回路部3、第2ノード4、電源部6、電流源7、参照信号出力部8、AD変換部9、出力部10、垂直走査回路11、水平走査回路12を有する。
画素1に含まれる第1トランジスタと回路部3に含まれる第2トランジスタとが、差動対を構成している。複数の画素に対して1つの割合で第2トランジスタが配される。また、本実施例の撮像装置が有する比較器は、第1トランジスタと第2トランジスタとを含んで構成される。複数の画素1のそれぞれが、第1トランジスタのゲートに印加される電圧によって第1トランジスタをオフする選択部を含む。
本実施例において、画素1の構成が実施例1と異なる。また、本実施例においては、実施例1の第1電圧供給部5が省略されている。そこで、以下では、本実施例において実施例1と異なっている部分についてのみ説明する。他の部分については、実施例1と同様である。なお、本実施例の電源部6は、実施例2と同様に、図4(b)あるいは図4(c)に示された回路構成であってもよい。また、回路部3は、実施例3と同様に、図5(b)に示された回路構成であってもよい。
図9(b)に本実施例の画素1の回路構成を示す。実施例1と同様に、画素1は光電変換部101、第1トランジスタ102、転送トランジスタ103を含む。さらに、本実施例の画素1は、選択トランジスタ104、リセットトランジスタ105を含む。選択トランジスタ104が選択部を構成する。また、画素1には、第1トランジスタ102をオフにする第1電圧が供給された第1電圧ノード107が配されている。
選択トランジスタ104はNチャネル型のMOSトランジスタである。選択トランジスタ104のドレインは、第1トランジスタ102のゲートに接続される。選択トランジスタ104のソースは、第1電圧ノード107に接続される。本実施例において、第1電圧はグラウンド電圧である。つまり、選択トランジスタのソースは接地される。グラウンド電圧に限らず、第1電圧は、第1トランジスタ102をオンにする第2電圧より低ければよい。好ましくは、第1電圧は、第1トランジスタ102のゲート・ソース間の電圧が第1トランジスタ102の閾値電圧より低くなるような電圧である。本実施例の第1電圧ノード107は半導体領域で構成される。第1電圧ノード107を構成する半導体領域の一部が、フォトダイオード(光電変換部101)を構成してもよい。あるいは、第1電圧ノード107は、金属などの導電体で構成されてもよい。
リセットトランジスタ105はNチャネル型のMOSトランジスタである。リセットトランジスタ105のドレインは、第1トランジスタ102のドレインに接続される。リセットトランジスタ105のソースは、第1トランジスタ102のゲートに接続される。第1トランジスタ102のドレインは第1ノード2に接続されているので、リセットトランジスタ105は、第1トランジスタ102のゲートと第1ノード2とを接続する。
選択トランジスタ104のゲートには、垂直走査回路11から駆動信号PR2が供給される。リセットトランジスタ105のゲートには、垂直走査回路11から駆動信号PR1が供給される。駆動信号PR1、PR2によって各トランジスタのオンとオフが制御される。つまり、垂直走査回路11は、選択トランジスタ104、リセットトランジスタ105を制御する制御部である。なお、垂直走査回路11は同一の画素行に含まれる複数の画素1に並行して、あるいは同期して駆動信号を供給することができる。また、垂直走査回路11は異なる画素行に含まれる複数の画素1に互いに独立した駆動信号を供給することができる。
このような構成において、画素1を選択するあるいは非選択とする動作を説明する。まず、画素1を選択するときは、駆動信号PR1によってリセットトランジスタ105がオンする。リセットトランジスタ105がオンすることによって、第1トランジスタ102のゲートに電源部6から第2電圧が印加される。これによって、第1トランジスタ102がオンする。選択トランジスタ104およびリセットトランジスタ105がオフすることで第1トランジスタ102のゲートがフローティングになるため、第2電圧がゲートに保持される。次に、画素1を非選択とするときは、駆動信号PR2によって選択トランジスタ104がオンする。選択トランジスタ104がオンすることによって、第1トランジスタ102のゲートに第1電圧ノード107から第1電圧が印加される。これによって、第1トランジスタ102がオフする。選択トランジスタ104およびリセットトランジスタ105がオフすることで第1トランジスタ102のゲートがフローティングになるため、第1電圧がゲートに保持される。
このように、本実施例では、画素1の非選択とする第1電圧と、画素1を選択する第2電圧とを異なる電気経路で、第1トランジスタ102のゲートに印加することができる。つまり、第1電圧は選択トランジスタ104を介して第1トランジスタ102のゲートに印加され、第2電圧はリセットトランジスタ105を介して第1トランジスタ102のゲートに印加される。このような構成によって、画素1の選択と、それとは別の画素1の非選択とを並行して行うことが可能となる。その結果、撮像装置を高速に駆動させることができる。
続いて、本実施例の撮像装置の動作について説明する。図10は駆動信号及び参照信号のタイミングチャートを示している。駆動信号PROUTは、図9(a)の第2トランジスタを含む回路部3に供給される。なお、ここでは図2(e)あるいは図5(b)のように、回路部3が接続トランジスタ302を有する例について説明している。駆動信号PROUTは接続トランジスタ302のゲートに供給される。駆動信号PR1、駆動信号PT、駆動信号PR2は、それぞれ図9(b)のリセットトランジスタ105のゲート、転送トランジスタ103のゲート、選択トランジスタ104のゲートに供給される。ランプ信号VRMPは、参照信号出力部8が出力する参照信号である。
ここでは、3行3列の行列を構成するように配された9つの画素1から、信号を読み出す動作を説明する。1つの行に含まれる3つの画素1には同期して駆動信号が供給される。そのため、1つの行に含まれる3つの画素1からの信号が並列に読み出される。この行ごとの読み出しが順次、あるいはランダムに行われる。そこで、便宜的に、駆動信号PR1、駆動信号PT、駆動信号PR2には、行番号を示す添え字を付した。例えば、図10において駆動信号PR1_1は、3つの行のうち図面上で一番上に配された行に含まれる画素1に供給される。駆動信号PR1_2は、3つの行のうち、図面上で上から2番目に配された行に含まれる画素1に供給される。
図10において、駆動信号のハイレベルは、Nチャネル型のトランジスタがオンする電圧である。同図において、駆動信号のローレベルは、Nチャネル型のトランジスタがオフする電圧である。駆動信号のハイレベルは、例えば電源電圧である。駆動信号のローレベルは例えばグラウンド電圧である。
まず図10の時刻t1から時刻t4までの間に、図9(a)の上から1番目の行に配された画素1の信号が読み出される。
時刻t1において、駆動信号PROUT、駆動信号PR1_1、駆動信号PR2_2、および駆動信号PR2_3がハイレベルになる。他の駆動信号はローレベルである。駆動信号PR1_1がハイレベルになることによって、図9(a)の上から1番目の行に含まれる画素が選択される。つまり、第1トランジスタ102のゲートに第2電圧が印加される。そして、駆動信号PR2_2、および駆動信号PR2_3がハイレベルになることによって、図9(a)の上から2番目の行に含まれる画素1、および図9(a)の上から3番目の行に含まれる画素1が非選択とされる。つまり、上から2番目および3番目の行に配された画素1の第1トランジスタ102のゲートに、選択トランジスタ104を介して第1電圧が供給される。また、駆動信号PR1_1および駆動信号PROUTがハイレベルになることによって、第1トランジスタ102のゲートの電圧と、第2トランジスタ301のゲートの電圧とがほぼ等しくなる。このようにして、第1トランジスタ102のゲートの電圧と、第2トランジスタのゲートの電圧とがリセットされる。その後、駆動信号PROUT、駆動信号PR1_1、駆動信号PR2_2、および駆動信号PR2_3がローレベルになる。なお、時刻t1において、参照信号出力部8は、ランプ信号VRMPの初期値を出力している。
時刻t2において、駆動信号PT_1がハイレベルになる。これによって、図9(a)の上から1番目の行に含まれる画素1において、光電変換部101に蓄積された電荷が、第1トランジスタ102のゲートに転送される。転送された電荷の量に応じて、第1トランジスタ102のゲートの電圧が変化する。例えば、転送された電荷が電子であれば、第1トランジスタ102のゲートの電圧は低くなる。これによって、第1トランジスタ102のゲートの電圧が、第2トランジスタ301のゲートの電圧よりも低くなる。その後、駆動信号PTがローレベルになる。
時刻t3において、ランプ信号VRMPが出力される。つまり、参照信号出力部8が出力する電圧が、初期値から変化し始める。これに対応して、AD変換部9のカウンタ904がカウントを開始する。
時刻t3の時点では、前述の通り、第2トランジスタ301のゲートの電圧が第1トランジスタ102のゲートの電圧よりも高い。ここで、本実施例のランプ信号VRMPは高い電圧から低い電圧に向かって変化する。そのため、時間の経過によって第2トランジスタ301のゲートの電圧が第1トランジスタ102のゲートの電圧よりも低くなる。つまり、第1トランジスタ102のゲートの電圧と第2トランジスタ301のゲートの電圧との大小関係が反転する。
ランプ信号VRMPが変化を始めてから電圧の大小関係が反転するまでの時間は、転送された電荷の量に対応する。したがって、ランプ信号VRMPが変化を始めるのに対応して、カウンタ904がカウントを開始することによって、転送された電荷の量に対応したデジタル値を得ることができる。具体的には、電圧の大小関係が反転したタイミングで、ラッチパルス生成部901がラッチパルスを出力する。ラッチパルスはSラッチ回路903に入力され、Sラッチ回路903がラッチパルスの入力された時点のカウント値を保持する。
その後、水平走査回路12によって、各画素列のメモリ部(Nラッチ回路902、Sラッチ回路903)が保持しているカウント値が順次出力部10に読み出される。メモリ部からの読み出しは、2番目の行の読み出し期間(図10の時刻t4〜時刻t7)に行われる。あるいは、メモリ部からの読み出しが、次の行の読み出しを開始する時(時刻t4)より前に行われてもよい。
続いて、時刻t4から時刻t7までの期間に、図1の上から2番目の行の画素1の信号が読み出される。そして、時刻t7から時刻t10までの期間に、図1の上から3番目の行の画素1の信号が読み出される。
時刻t4に、上から2番目の行に含まれる画素1が選択され、上から1番目および3番目の行に含まれる画素1が非選択とされる。また、時刻t4に、上から2番目の行の画素1に含まれる第1トランジスタ102のゲートの電圧と、第2トランジスタ301のゲートの電圧とがリセットされる。次に、時刻t5で、上から2番目の行の画素1において、光電変換部101から第1トランジスタ102のゲートに電荷が転送される。そして、時刻t6にランプ信号VRMPとの比較が開始される。
時刻t7に、上から3番目の行に含まれる画素1が選択され、上から1番目および2番目の行に含まれる画素1が非選択とされる。また、時刻t7に、上から3番目の行の画素1に含まれる第1トランジスタ102のゲートの電圧と、第2トランジスタ301のゲートの電圧とがリセットされる。次に、時刻t8で、上から3番目の行の画素1において、光電変換部101から第1トランジスタ102のゲートに電荷が転送される。そして、時刻t9にランプ信号VRMPとの比較が開始される。
なお、本実施例では、光電変換部101からの信号とランプ信号VRMPとを比較する、スロープ型のAD変換が行われている。しかし、AD変換の方式はスロープ型に限られない。公知のAD変換型が用いられうる。
また、画素1がリセットされた状態で出力される信号と、画素1において電荷が転送された後に出力される信号とを読み出してもよい。具体的には、時刻t1と時刻t2との間にAD変換が行われてもよい。
以上に述べたとおり、本実施例の撮像装置では、画素が選択部を含み、選択部が第1トランジスタのゲートに第1トランジスタをオフにする第1電圧を供給する。このような構成によれば、第1トランジスタを含む電流経路の抵抗を小さくすることができる。その結果、撮像装置の高速な駆動が可能となる。
また、本実施例では第1電圧を供給する電気経路と、第2電圧を供給する電気経路とが異なる。そのため、画素1の選択と、それとは別の画素1の非選択とを並行して行うことが可能となる。その結果、撮像装置を高速に駆動させることができる。
本発明に係る別の実施例について説明する。本実施例の回路構成を図11(a)に示す。図11(a)において、図1と同様の機能を有する部分には同じ符号が付されている。本実施例では、画素を非選択とする第1電圧、および画素を選択する第2電圧が選択的に供給される選択的電圧供給ノードが画素に配されたことが特徴である。
本実施例の撮像装置は、複数の画素1、第1ノード2、第2トランジスタを含む回路部3、第2ノード4、電源部6、電流源7、参照信号出力部8、AD変換部9、出力部10、垂直走査回路11、水平走査回路12を有する。
画素1に含まれる第1トランジスタと回路部3に含まれる第2トランジスタとが、差動対を構成している。複数の画素に対して1つの割合で第2トランジスタが配される。また、本実施例の撮像装置が有する比較器は、第1トランジスタと第2トランジスタとを含んで構成される。複数の画素1のそれぞれが、第1トランジスタのゲートに印加される電圧によって第1トランジスタをオフする選択部を含む。
本実施例においては、画素1の構成が実施例1と異なる。また、本実施例においては、実施例1の第1電圧供給部5が省略されている。そこで、以下では、本実施例において実施例1と異なっている部分についてのみ説明する。他の部分については、実施例1と同様である。なお、本実施例の電源部6は、実施例2と同様に、図4(b)あるいは図4(c)に示された回路構成であってもよい。また、回路部3は、実施例3と同様に、図5(b)に示された回路構成であってもよい。
図11(b)に本実施例の画素1の回路構成を示す。実施例1と同様に、画素1は光電変換部101、第1トランジスタ102、転送トランジスタ103を含む。さらに、本実施例の画素1は、選択トランジスタ104を含む。選択トランジスタ104が選択部を構成する。また、画素1には、第1トランジスタ102をオフにする第1電圧および第1トランジスタをオンにする第2電圧が選択的に供給される選択的電圧供給ノード108が配される。
選択トランジスタ104はNチャネル型のMOSトランジスタである。選択トランジスタ104のドレインは、選択的電圧供給ノード108に接続される。選択トランジスタ104のソースは、第1トランジスタ102のゲートに接続される。選択トランジスタ104のゲートには、垂直走査回路11から駆動信号PRが供給される。駆動信号PRによって選択トランジスタ104のオンとオフが制御される。つまり、垂直走査回路11は、選択トランジスタ104を制御する制御部である。
選択的電圧供給ノード108は、垂直走査回路11に接続される。そして、垂直走査回路11が、選択的電圧供給ノード108に、第1電圧および第2電圧を選択的に供給する。本実施例において、第1電圧はグラウンド電圧である。グラウンド電圧に限らず、第1電圧は、第1トランジスタ102のゲート・ソース間の電圧を第1トランジスタ102の閾値電圧より低くできればよい。本実施例において、第2電圧は電源電圧である。電源電圧に限らず、第2電圧は第1トランジスタ102のゲート・ソース間の電圧を第1トランジスタ102の閾値電圧より高くできればよい。選択的電圧供給ノード108は、例えば金属などの導電体で構成されうる。
また、選択的電圧供給ノード108は、1つの画素行に含まれる複数の画素1に共通のノードであってもよい。つまり、垂直走査回路11が同一の画素行に含まれる複数の画素1に並行して第1電圧あるいは第2電圧を供給してもよい。また、垂直走査回路11は異なる画素行に含まれる複数の画素1に互いに独立して第1電圧あるいは第2電圧を供給することができる。
このような構成において、画素1を選択するあるいは非選択とする動作を説明する。まず、画素1を非選択とするときは、垂直走査回路11が選択的電圧供給ノード108に第1電圧を供給する。選択的電圧供給ノード108に第1電圧を供給されているときに、選択トランジスタ104をオンにすることによって、第1トランジスタ102のゲートに第1電圧が印加される。これによって、第1トランジスタ102がオフする。選択トランジスタ104がオフすることで第1トランジスタ102のゲートはフローティングとなるため、ゲートに第2電圧が保持される。次に、画素1を選択するときは、垂直走査回路11が選択的電圧供給ノード108に第2電圧を供給する。選択的電圧供給ノード108に第2電圧を供給されているときに、選択トランジスタ104をオンにすることによって、第1トランジスタ102のゲートに第2電圧が印加される。これによって、第2トランジスタ102がオンする。選択トランジスタ104がオフすることで第1トランジスタ102のゲートはフローティングとなるため、ゲートに第2電圧が保持される。
このように、本実施例では、選択的電圧供給ノード108に供給される電圧を切り替えることによって、選択トランジスタ104をオンにした時に画素1を選択するか、あるいは非選択とするかを切り替えることができる。このような構成によって、画素1の選択と、それとは別の画素1の非選択とを並行して行うことが可能となる。その結果、撮像装置を高速に駆動させることができる。
続いて、本実施例の撮像装置の動作について説明する。本実施例では、画素1をリセットした時の信号(以下、N信号)と、画素1において電荷が転送された後の信号(以下、S信号)とを読み出す動作を説明する。S信号とN信号とを読み出し、両者の差分を演算することによって、画素1の固定パターンノイズを低減することができる。なお、実施例1〜実施例6において、S信号とN信号の差分処理を行ってもよい。
図12は駆動信号及び参照信号のタイミングチャートを示している。駆動信号PR、駆動信号PTは、それぞれ図11(b)の選択トランジスタ104のゲート、転送トランジスタ103のゲートに供給される。駆動信号RESETは、参照信号出力部8に供給される。クロック信号CLKはカウンタ904に供給される。駆動信号PTN、駆動信号PTSはラッチパルス生成部901に供給される。ランプ信号VRMPは、参照信号出力部8が出力する参照信号である。なお、ここでは、第2トランジスタを含む回路部3が図2(f)に示された回路構成の例について説明する。
図10において、駆動信号PRおよび駆動信号PTのハイレベルは、Nチャネル型のトランジスタがオンする電圧である。同図において、駆動信号のローレベルは、Nチャネル型のトランジスタがオフする電圧である。駆動信号のハイレベルは、例えば電源電圧である。駆動信号のローレベルは例えばグラウンド電圧である。
時刻t1において、駆動信号PR、および駆動信号RESETがハイレベルになる。他の駆動信号はローレベルである。駆動信号PRがハイレベルになることによって、選択トランジスタ104がオンする。これにより、選択的電圧供給ノード108に第1電圧が供給されている画素1は、非選択とされる。一方、選択的電圧供給ノード108に第2電圧が供給されている画素1は選択される。なお、本実施例において、駆動信号PRはすべての画素1に共通に供給されてもよい。駆動信号RESETがハイレベルになることによって、参照信号出力部8が出力するランプ信号VRMPが初期値にリセットされる。時刻t1から所定の時間が経過した後、駆動信号PR、および駆動信号RESETがローレベルになる。以降は、画素1が選択された場合の動作を説明する。
時刻t2において、ランプ信号VRMPが出力される。つまり、参照信号出力部8が出力する電圧が、初期値から変化し始める。これに対応して、AD変換部9のカウンタ904がカウントを開始する。これにより、画素1がリセットされた状態で画素1から出力される信号、つまりN信号がAD変換される。
また、時刻t2において、駆動信号PTNがハイレベルになる。これによって、Nラッチ回路902にラッチパルス生成部901からのラッチパルスが入力される。つまり、N信号から変換されたデジタル信号が、Nラッチ回路902に保持される。その後、時刻t3において、駆動信号PTNがローレベルになる。
次に、時刻t4において、駆動信号PTおよび駆動信号RESETがハイレベルになる。駆動信号PTがハイレベルになることによって、光電変換部101に蓄積された電荷が、第1トランジスタ102のゲートに転送される。なお、駆動信号PTは選択された画素1にのみ供給される。また、駆動信号RESETがハイレベルになることによって、参照信号出力部8が出力するランプ信号VRMPが初期値にリセットされる。
続いて。時刻t5において、ランプ信号VRMPが出力される。つまり、参照信号出力部8が出力する電圧が、初期値から変化し始める。これに対応して、AD変換部9のカウンタ904がカウントを開始する。これにより、画素1において電荷が転送された後の信号、つまりS信号がAD変換される。
また、時刻t5において、駆動信号PTSがハイレベルになる。これによって、Sラッチ回路903にラッチパルス生成部901からのラッチパルスが入力される。つまり、S信号から変換されたデジタル信号が、Sラッチ回路903に保持される。その後、時刻t6において、駆動信号PTSがローレベルになる。
以上の動作により、Nラッチ回路902にN信号が保持され、Sラッチ回路903にS信号が保持される。この後、出力部10において、S信号とN信号との差分処理が行われ、その差分に基づくデジタル信号が出力される。
なお、本実施例では、光電変換部101からの信号とランプ信号VRMPとを比較する、スロープ型のAD変換が行われている。しかし、AD変換の方式はスロープ型に限られない。公知のAD変換型が用いられる。
以上に述べたとおり、本実施例の撮像装置では、画素が選択部を含み、選択部が第1トランジスタのゲートに第1トランジスタをオフにする第1電圧を供給する。このような構成によれば、第1トランジスタを含む電流経路の抵抗を小さくすることができる。その結果、撮像装置の高速な駆動が可能となる。
また、本実施例では、選択トランジスタを介して、第1トランジスタをオフにする第1電圧および第1トランジスタをオンにする第2電圧が供給されるため、画素のトランジスタの数を減らすことができる。その結果、画素に占める光電変換部の面積を大きくすることができる。なお、転送トランジスタを省略することによってさらに光電変換部の占める面積の割合を大きくすることができる。
また、本実施例では、選択的電圧供給ノードに供給される電圧を切り替えることによって、選択トランジスタをオンにした時に画素を選択するか、あるいは非選択とするかを切り替えることができる。このような構成によって、画素の選択と、それとは別の画素の非選択とを並行して行うことが可能となる。その結果、撮像装置を高速に駆動させることができる。
本発明に係る撮像システムの実施例について説明する。撮像システムとして、デジタルスチルカメラ、デジタルカムコーダ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などがあげられる。図13に、撮像システムの例としてデジタルスチルカメラのブロック図を示す。
図13において、1001はレンズの保護のためのバリア、1002は被写体の光学像を撮像装置1004に結像させるレンズ、1003はレンズ1002を通った光量を可変するための絞りである。1004は上述の各実施例で説明した撮像装置であって、レンズ1002により結像された光学像を画像データとして変換する。ここで、撮像装置1004の半導体基板にはAD変換部が形成されているものとする。1007は撮像装置1004より出力された撮像データに各種の補正やデータを圧縮する信号処理部である。そして、図3において、1008は撮像装置1004および信号処理部1007に、各種タイミング信号を出力するタイミング発生部、1009はデジタルスチルカメラ全体を制御する全体制御部である。1010は画像データを一時的に記憶する為のフレームメモリ部、1011は記録媒体に記録または読み出しを行うためのインターフェース部、1012は撮像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体である。そして、1013は外部コンピュータ等と通信する為のインターフェース部である。ここで、タイミング信号などは撮像システムの外部から入力されてもよく、撮像システムは少なくとも撮像装置1004と、撮像装置1004から出力された撮像信号を処理する信号処理部1007とを有すればよい。
本実施例では、撮像装置1004とAD変換部とが同一の半導体基板に形成されている構成を説明した。しかし、撮像装置1004とAD変換部とが別の半導体基板に設けられていてもよい。また、撮像装置1004と信号処理部1007とが同一の基板上に形成されていてもよい。
以上に述べたように、本発明に係る撮像装置を撮像システムに適用することが可能である。本発明に係る撮像装置を撮像システムに適用することにより、撮像システムを高速に駆動することが可能となる。