JP2017005393A - 撮像装置、および、撮像システム - Google Patents

Abstract

【課題】 消費電力を低減しつつ、スルーレートを向上させることができる増幅回路を含む撮像装置を提供する。
【解決手段】 実施例に係る撮像装置は、複数の画素と、差動対を構成する複数のトランジスタ、および、前記複数のトランジスタにバイアス電流を供給する電流源を含み、前記複数の画素からの信号を受ける差動増幅回路と、第１の端子および第２の端子を含む容量素子と、前記複数のトランジスタと前記電流源との間の電気経路に前記第１の端子を接続する第１のスイッチと、電圧が供給される電圧供給ノードに前記第１の端子を接続する第２のスイッチと、を備える。
【選択図】 図２

Description

本発明は撮像装置、および、撮像システムに関する。

近年、撮像装置に差動増幅回路が用いられている。特許文献１の差動増幅回路は、入力段を駆動する電流源回路と並列に接続された可変容量を含むスルーレート調整部を含んでいる。具体的に、特許文献２の図３に示されたスルーレート調整部（４１４）は、第１の容量（Ｃ１）と第２の容量（Ｃ２）からなる可変容量を含む。第１の容量の一方の端子は、第１のスイッチ（Ｓ１）を介して電流源回路（ＭＮ３）に接続されている。第１の容量の他方の端子は接地されている。第２の容量の一方の端子は、第２のスイッチ（Ｓ２）を介して第１の容量の一方の端子に接続されている。第２の容量の他方の端子は接地されている。特許文献２には、このような構成により、消費電流を増加させずにスルーレートを向上することができると記載されている。

特開２０１２−１０９８４８号公報

特許文献１に記載の差動増幅回路においては、スルーレートの向上が困難であるという課題がある。特許文献１に記載の差動増幅回路においては、スルーレート調整部に含まれる可変容量を充電する電流が生じることにより、スルーレートが向上する。しかし、当該可変容量が充電された状態では、当該可変容量を充電する電流が流れない、あるいは、小さくなる。特許文献１に記載の差動増幅回路では、可変容量を放電するのに時間がかかるため、スルーレートを向上させることが困難である。

このような課題に鑑み、本発明は、消費電力を低減しつつ、スルーレートを向上させることができる差動増幅回路を含む撮像装置を提供することを目的とする。

本発明の１つの側面に係る実施例の撮像装置は、複数の画素と、差動対を構成する複数のトランジスタ、および、前記複数のトランジスタにバイアス電流を供給する電流源を含み、前記複数の画素からの信号を受ける差動増幅回路と、第１の端子、および、第２の端子を含む容量素子と、前記複数のトランジスタと前記電流源との間の電気経路に前記第１の端子を接続する第１のスイッチと、電圧が供給される電圧供給ノードに前記第１の端子を接続する第２のスイッチと、を備える、ことを特徴とする。

本発明によれば、撮像装置の差動増幅回路において、消費電力を低減しつつ、スルーレートを向上させることができる。

（ａ）撮像装置の構成を模式的に示す図、および、（ｂ）画素の等価回路図。 撮像装置の等価回路を示す図。 撮像装置の動作を模式的に示す図。 撮像装置の等価回路を示す図。 撮像装置の動作を模式的に示す図。 撮像装置の等価回路を示す図。 光電変換システムの構成を示す図。

図面を参照しながら本発明の実施形態を説明する。図１（ａ）は、本実施形態の撮像装置の全体構成を模式的に示すブロック図である。複数の画素１０が、複数の画素列を含む画素アレイ１０Ａを構成する。図１（ａ）には、３つの画素行と３つの画素列とを構成する９個の画素１０が示されている。１つの画素列に含まれる複数の画素１０は、対応する出力線１１２に接続される。１つの画素行に含まれる複数の画素１０が垂直走査回路２０からの駆動信号により選択される。さらに、垂直走査回路２０からの駆動信号に基づいて、選択された１つの画素行に含まれる複数の画素１０からの信号が、並行して、複数の出力線１１２に出力される。このような制御を複数の画素行に対して順次行うことにより、画素アレイ１０Ａからの信号が出力線１１２に出力される。なお、複数の画素１０の数、および、複数の画素列の数はこれらに限定されない。

撮像装置は複数の信号処理回路４０を含む。いくつかの実施例では、複数の読出し回路は、複数の画素列に対応して設けられる。つまり、複数の信号処理回路４０は、それぞれ、複数の画素列の互いに異なる１つに対応して設けられる。なお、画素列に対応しない信号処理回路４０が設けられてもよい。

出力線１１２に出力された信号は、対応する信号処理回路４０に入力される。つまり、信号処理回路４０は、出力線１１２に出力された信号を受けるように構成される。信号処理回路４０は、出力線１１２に出力された信号に対して、増幅、バッファリグ、比較、サンプルホールド、アナログデジタル変換（Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｓｉｏｎ、以下ＡＤ変換）などの処理を行う。出力線１１２と信号処理回路４０との間の電気経路に、バッファ、スイッチ、増幅回路、クランプ回路など、信号を伝達する回路が配されてもよい。

信号処理回路４０は出力線１１２からの信号を増幅する列アンプ４２、および、出力線１１２からの信号をデジタル信号へ変換するアナログデジタル変換回路（以下、ＡＤ変換回路）を含む。ＡＤ変換回路は比較部４４とメモリ４６とを含む。比較部４４には、参照信号発生回路５０によって生成された参照信号が入力される。比較部４４は、出力線１１２に出力された信号と参照信号との比較を行う。そして、比較部４４の出力が反転したタイミングで、カウンタ６０のカウント値がメモリ４６に記憶される。水平走査回路８０からの駆動信号に基づいて、メモリ４６に保持されたカウント値が、デジタル信号として読み出される。垂直走査回路２０、列アンプ４２、比較部４４、メモリ４６、参照信号発生回路５０、カウンタ６０、および、水平走査回路８０は、タイミング発生回路７０から供給されるクロック信号に基づいて制御される。

なお、図１（ａ）に示された信号処理回路４０は、アナログ信号である画素１０からの信号を、デジタル信号に変換している。変形例として、信号処理回路４０は、アナログ信号のまま画素１０からの信号を撮像装置の外部に出力してもよい。この場合、ＡＤ変換回路は省略される。別の変形例として、列アンプ４２は省略されてもよい。この場合、出力線１１２がＡＤ変換回路の比較部４４に接続される。

なお、図１（ａ）においては、１つのブロックが、複数の信号処理回路４０に含まれる複数の要素を示している。例えば、図１（ａ）において列アンプ４２を表す１つのブロックは、複数の信号処理回路４０のそれぞれに列アンプ４２が含まれることを表している。

次に、画素１０の構成について説明する。図１（ｂ）は画素１０の等価回路を示す図である。図１（ｂ）は１つの画素１０のみを示しているが、他の画素１０も同様の構成である。

画素１０は、フォトダイオードＤ１を含む光電変換部、増幅トランジスタＭ８、選択トランジスタＭ９、転送トランジスタＭ１０、リセットトランジスタＭ１１を含む。光電変換部は、入射した光に基づく電荷を生成する。転送トランジスタＭ１０は、光電変換部の電荷を増幅トランジスタＭ８のゲートに転送する。リセットトランジスタＭ１１は、増幅トランジスタＭ８のゲートの電圧をリセットする。選択トランジスタＭ９は増幅トランジスタＭ８と出力線１１２との接続を制御する。選択トランジスタＭ９のゲート、転送トランジスタＭ１０のゲート、および、リセットトランジスタＭ１１のゲートには、それぞれ、駆動信号ＰＳＥＬ、駆動信号ＰＴＸ、駆動信号ＰＲＥＳが供給される。

画素１０の増幅トランジスタＭ８は、出力線１１２を介して、不図示の電流源に接続される。このような構成により、増幅トランジスタＭ８がソースフォロア回路を構成する。選択トランジスタＭ９がオンのときに、増幅トランジスタＭ８は、光電変換部で生じた電荷に基づく信号を出力線１１２に出力する。本明細書では、光電変換部で生じた電荷に基づく信号を、画素１０からの信号とも呼ぶ。

本実施形態の列アンプ４２、および、比較部４４は、それぞれ差動増幅回路を含む。差動増幅回路は、差動対を構成する複数のトランジスタ、および、複数のトランジスタにバイアス電流を供給する電流源を含む。図２に差動対を構成する複数のトランジスタ２０３、２０４、および、電流源２１０が例示されている。

本実施形態の撮像装置は、第１の端子および第２の端子を含む容量素子を備える。容量素子の第１の端子は、第１のスイッチを介して、差動対を構成する複数のトランジスタと電流源との間の電気経路に接続される。また、容量素子の第１の端子は、第２のスイッチを介して、所定の電圧が供給される電圧供給ノードに接続される。図２に容量素子２０７、第１のスイッチ２０５、および、第２のスイッチ２０６が例示されている。

このような構成によれば、消費電力を低減しつつ、スルーレートを向上させることが可能である。具体的には、第２のスイッチをオンすることで、電圧供給ノードの電圧に、容量素子の第１の端子の電圧をリセットすることができる。リセット後に、第１のスイッチをオンすることで、容量素子を充電する電流をバイアス電流として差動対に供給することができる。第１のスイッチおよび第２のスイッチを制御することにより、所望のタイミングで容量素子の第１の端子の電圧をリセットすることができるため、容易にスルーレートを向上させることができる。

以下、本発明に係るいくつかの実施例を説明する。特に断りがない限り、本実施形態についての説明は、全ての実施例に適用される。本実施形態は撮像装置の一例であり、適宜変更されうる。また、以下に説明するいずれかの実施例の一部の構成を、他の実施例の一部と置換、あるいは、他の実施例に付加してもよい。

撮像装置に用いられる差動増幅回路の実施例を説明する。図２は、図１の列アンプ４２の等価回路を示している。

列アンプ４２は差動増幅回路を含む。トランジスタ２０３およびトランジスタ２０４が差動増幅回路に含まれる差動対を構成している。トランジスタ２０３およびトランジスタ２０４は、それぞれ、Ｎチャネル型のＭＯＳトランジスタである。トランジスタ２０３のソースおよびトランジスタ２０４のソースは、電流源２１０を介して、接地電圧の供給された接地ノードに接続される。電流源２１０は差動対を構成する複数のトランジスタ２０３、２０４にバイアス電流Ｉｄｃを供給する。電流源２１０は、例えば、Ｎチャネル型のＭＯＳトランジスタで構成される。差動対と電流源２１０との間の電気経路には、ゲート接地回路やスイッチなどが配されてもよい。

トランジスタ２０３のドレインおよびトランジスタ２０４のドレインは、それぞれ、負荷トランジスタ２０１および負荷トランジスタ２０２を介して、電源電圧Ｖｄｄの供給された電源ノードに接続される。負荷トランジスタ２０１および負荷トランジスタ２０２はカレントミラー回路を構成している。負荷トランジスタ２０１および負荷トランジスタ２０２は、それぞれ、Ｐチャネル型のＭＯＳトランジスタである。カレントミラー回路の代わりに抵抗などの負荷が、トランジスタ２０３のドレインおよびトランジスタ２０４のドレインに接続されてもよい。

トランジスタ２０３のゲートが、差動増幅回路の第１の入力ノードである。トランジスタ２０４のゲートが、差動増幅回路の第２の入力ノードである。トランジスタ２０４のドレインが、差動増幅回路の出力ノード２１２である。

容量素子２０８および容量素子２０９は負帰還ネットワークを構成している。容量素子２０８の一方の端子が出力線１１２に接続され、他方の端子がトランジスタ２０４のゲートに接続される。容量素子２０９の一方の端子がトランジスタ２０４のゲートに接続され、他方の端子が出力ノード２１２に接続される。

トランジスタ２０３のゲート（第１の入力ノード）には、参照電圧ＶＣが入力される。トランジスタ２０４のゲート（第２の入力ノード）には、画素１０から出力線１１２に出力された信号Ｖｉｎが容量素子２０８を介して入力される。このような構成により、差動増幅回路は、画素１０からの信号Ｖｉｎを増幅する反転増幅回路を構成する。

本実施例の列アンプ４２は、容量素子２０７、第１のスイッチ２０５、および、第２のスイッチ２０６を含む。容量素子２０７は第１の端子ＴＡと第２の端子ＴＢとを含む。第１の端子ＴＡは、第１のスイッチ２０５を介して、差動対を構成する複数のトランジスタ２０３、２０４と電流源２１０との間の電気経路に接続される。また、第１の端子ＴＡは、第２のスイッチ２０６を介して所定の電圧が供給される電圧供給ノードに接続されている。トランジスタ２０３のソースの電圧（電圧ＶＣ）が、電圧供給ノードに供給される所定の電圧と、トランジスタ２０３のゲートの電圧（参照電圧ＶＣ）との間の値になるように、所定の電圧は設定される。本実施例では、所定の電圧として接地電圧が供給されている。つまり、第１の端子ＴＡは、第２のスイッチ２０６を介して接地ノードに接続されている。第２の端子ＴＢは、接地ノードに接続されている。

第１のスイッチ２０５は、制御信号Ｐ＿ＳＷにより制御される。第２のスイッチ２０６は、制御信号Ｐ＿ＳＷＢにより制御される。本実施例では、制御信号Ｐ＿ＳＷと制御信号Ｐ＿ＳＷＢとは互いに逆位相の信号である。つまり、第１のスイッチ２０５と、第２のスイッチ２０６とは、互いに逆位相で動作する。具体的には、第１のスイッチ２０５がオンのときは第２のスイッチ２０６がオフであり、一方、第１のスイッチ２０５がオフのときには第２のスイッチ２０６がオンである。なお、第１のスイッチと第２のスイッチとが、互いに相関のない制御信号により、個別に制御されてもよい。

次に、本実施例の撮像装置の動作について説明する。図３は、出力線１１２からの入力電圧Ｖｉｎ、制御信号Ｐ＿ＳＷ、出力電圧Ｖｏｕｔ、差動対に供給されるバイアス電流Ｉｂｉａｓ１、トランジスタ２０３のソースの電圧ＶＡを示している。入力電圧Ｖｉｎは、画素１０からの信号のレベルを表している。なお、制御信号Ｐ＿ＳＷＢは、制御信号Ｐ＿ＳＷの逆位相の信号、つまり、制御信号Ｐ＿ＳＷを反転した信号であるため、図示を省略している。

まず、入力電圧Ｖｉｎが低いレベルである。この時、制御信号Ｐ＿ＳＷはハイレベルであるため、第１のスイッチ２０５はオンし、第２のスイッチ２０６はオフしている。

時刻ｔ１で、入力電圧Ｖｉｎが高いレベルに変化する。例えば、画素１０において、増幅トランジスタＭ８のゲートの電圧がリセットされた状態で増幅トランジスタＭ８が信号を出力するときに、このような入力電圧Ｖｉｎの変化が起こりうる。

入力電圧Ｖｉｎのレベルが変化するタイミングに同期して、制御信号Ｐ＿ＳＷがハイレベルからローレベルに遷移する。このため、第１のスイッチ２０５が、入力電圧Ｖｉｎが変化するタイミングに同期して、オンからオフに遷移する。また、同じタイミングで、第２のスイッチ２０６がオフからオンに遷移する。

第２のスイッチ２０６がオンすることにより、容量素子２０７の第１の端子ＴＡの電圧が、接地電圧にリセットされる。言い換えると、容量素子２０７が放電される。また、第１のスイッチ２０５がオフしているので、差動増幅回路は、入力信号を増幅する動作を行っている。つまり、入力電圧Ｖｉｎの変化に伴い、差動増幅回路の出力ノード２１２の出力電圧Ｖｏｕｔは、容量素子２０８と容量素子２０９の容量の比（電圧ゲイン）に応じて所定のレベルに低下する。

時刻ｔ２で、入力電圧Ｖｉｎが低いレベルに変化する。例えば、画素１０において、転送トランジスタＭ１０が電荷を転送することにより、このような入力電圧Ｖｉｎの変化が起こりうる。

入力電圧Ｖｉｎのレベルが変化するタイミングに同期して、制御信号Ｐ＿ＳＷがローレベルからハイレベルに遷移する。このため、第１のスイッチ２０５が、入力電圧Ｖｉｎが変化するタイミングに同期して、オフからオンに遷移する。また、同じタイミングで、第２のスイッチ２０６がオンからオフに遷移する。

トランジスタ２０３のソースの電圧ＶＡは、時刻ｔ２の前、参照電圧ＶＣからトランジスタ２０３のゲートとソースとの間の電圧Ｖｇｓを減じたレベルである。また、時刻ｔ２の前には、容量素子２０７の第１の端子ＴＡには接地電圧が供給されている。そのため、時刻ｔ２に第１のスイッチ２０５がオンすると、トランジスタ２０３のソースの電圧ＶＡが接地電圧になり、トランジスタ２０３のゲートとソースとの間の電圧がほぼ参照電圧ＶＣにまで増加する。その結果、容量素子２０７には、過渡的な充電電流Ｉｃｈ１が流れ込む。

図３において、Ｉｂｉａｓ１は、差動増幅回路の差動対に供給されるバイアス電流の総和を示している。時刻ｔ２の直後においては、過渡的な充電電流Ｉｃｈ１が、電流源２１０の供給するバイアス電流Ｉｄｃに加算される。そのため、差動増幅回路の駆動力が向上し、出力ノード２１２の出力電圧Ｖｏｕｔが高速に所定のレベルに達する。すなわち、差動増幅回路のスルーレートが向上する。

このとき、バイアス電流Ｉｂｉａｓ１は式（１）で表わされる。また、出力ノード２１２の出力電圧ＶｏｕｔのスルーレートＳＲ（Ｖｏｕｔ）は、バイアス電流Ｉｂｉａｓ１と出力ノード２１２の等価負荷容量Ｃｆとを用いた式（２）で表される。

Ｃｆは容量８、９の直列合成容量である。
Ｉｂｉａｓ１＝Ｉｄｃ＋Ｉｃｈ１ （１）
ＳＲ（Ｖｏｕｔ）＝Ｉｂｉａｓ１／Ｃｆ （２）

式（２）が表すように、充電電流Ｉｃｈ１が大きいほど出力電圧Ｖｏｕｔの単位時間当たりの変化量、つまり、スルーレートは大きくなる。

また、バイアス電流の加算分は過渡的な充電電流Ｉｃｈ１であり、時間とともに減少している。そのため、積算の電流量を低減することができ、消費電力を低減することができる。

時刻ｔ３以降は、時刻ｔ１の動作を繰り返し行う。そのため、時刻ｔ３以降の動作の説明は省略する。なお、時刻ｔ１から時刻ｔ２の間隔、および、時刻ｔ２から時刻ｔ３の間隔は任意に設定されうる。

このように、本実施例では、第２のスイッチ２０６を介して、容量素子２０７の第１の端子ＴＡの電圧を所定の電圧にリセットすることができる。そのため、リセットの後、容量素子２０７を充電する充電電流を差動増幅回路のバイアス電流に加算することができる。結果として、消費電力の増加を抑制しつつ、増幅回路のスルーレートの向上、つまり、高速化を実現することが可能である。

なお、第１のスイッチ２０５と第２のスイッチ２０６とが互いに逆位相で動作することにより、容量素子２０７のリセットと、容量素子２０７の充電とを容易に制御することができる。

本実施例の差動増幅回路は反転増幅回路を構成している。しかし、これに限定されることはなく、差動増幅回路は正転増幅回路やその他の増幅回路を構成してもよい。

列アンプ４２に含まれるトランジスタの導電型を逆にしてよい。例えば、差動対を構成する複数のトランジスタ２０３、２０４が、それぞれ、Ｐチャネル型のＭＯＳトランジスタであってもよい。この場合、電圧供給ノードには、所定の電圧として電源電圧Ｖｄｄが供給される。つまり、第１の端子ＴＡは、第２のスイッチ２０６を介して、電源電圧Ｖｄｄが供給される電源ノードに接続される。また、容量素子２０７の第２の端子ＴＢは電源ノードに接続される。

以上に述べた通り、本実施例によれば、撮像装置の差動増幅回路において、消費電力を低減しつつ、スルーレートを向上させることができる。

撮像装置に用いられる差動増幅回路の別の実施例を説明する。図４は、図１の列アンプ４２の等価回路を示している。図２と同様の機能を有する部分には同じ符号を付し、詳細な説明は省略する。ここでは、図２との差異について説明する。

本実施例では、容量素子２０７の第２の端子ＴＢに、第１の電圧と、第１の電圧とは異なる第２の電圧とが選択的に供給される。第２の端子ＴＢは、第３のスイッチ４１３を介して接地電圧が供給された接地ノードに接続される。本実施例では、第１の電圧として接地電圧が用いられている。また、第２の端子ＴＢは、第４のスイッチ４１４を介して、電圧ＶＤが供給されるノードに接続される。本実施例では、第２の電圧として接地電圧より高い電圧ＶＤが用いられている。

本実施例においては、第１のスイッチ２０５がオンのときに、容量素子２０７の第２の端子ＴＢに接地電圧が供給される。そして、第１のスイッチ２０５がオフのときに、容量素子の第２の端子に電圧ＶＤが供給される。

第３のスイッチ４１３は、駆動信号Ｐ＿ＳＷにより制御される。第４のスイッチ４１４は、駆動信号Ｐ＿ＳＷＢにより制御される。そのため、第１のスイッチ２０５と第３のスイッチ４１３とが同相で動作する。また、第２のスイッチ２０６と第４のスイッチ４１４とが同相で動作する。同相の制御信号を用いることにより、配線数を削減することができる。なお、第３のスイッチ４１３と第４のスイッチ４１４とが、それぞれ、独立した制御信号により制御されてもよい。

本実施例の撮像装置の動作について説明する。図５は、出力線１１２からの入力電圧Ｖｉｎ、制御信号Ｐ＿ＳＷ、出力電圧Ｖｏｕｔ、差動対に供給されるバイアス電流Ｉｂｉａｓ１、トランジスタ２０３のソースの電圧ＶＡを示している。入力電圧Ｖｉｎは、画素１０からの信号のレベルを表している。なお、制御信号Ｐ＿ＳＷＢは、制御信号Ｐ＿ＳＷの逆位相の信号、つまり、制御信号Ｐ＿ＳＷを反転した信号であるため、図示を省略している。図３と同様の部分については説明を省略する。

時刻ｔ１から時刻ｔ２の間、制御信号Ｐ＿ＳＷがローレベルである。そのため、第１のスイッチ２０５および第３のスイッチ４１３はオフしている。一方、第２のスイッチ２０６および第４のスイッチ４１４はオンしている。このとき、容量素子２０７の第１の端子ＴＡには接地電圧が供給され、容量素子２０７の第２の端子ＴＢには電圧ＶＤが供給される。言い換えると、第１の端子ＴＡの電圧は、第２の端子ＴＢの電圧に対して電圧ＶＤだけ低い電圧にリセットされている。

時刻ｔ２において、制御信号Ｐ＿ＳＷがハイレベルに遷移する。これにより、第１のスイッチ２０５および第３のスイッチ４１３がオンする。一方、第２のスイッチ２０６および第４のスイッチ４１４はオフする。容量素子２０７の第２の端子ＴＢには接地電圧が供給される。容量素子２０７の第１の端子ＴＡには、第２の端子ＴＢの電圧に対して−ＶＤの電圧が保持されているので、トランジスタ２０３のソースの電圧ＶＡは、接地電圧よりも電圧ＶＤだけ低いレベルになる。したがって、トランジスタ２０３のゲートとソースとの間の電圧が、ほぼ参照電圧ＶＣと電圧ＶＤとの和に等しくなる。その結果、容量素子２０７に、過渡的な充電電流Ｉｃｈ２が流れ込む。トランジスタ２０３のゲートとソースとの間の電圧が大きいので、充電電流Ｉｃｈ２は、実施例１の過渡的な充電電流Ｉｃｈ１よりも大きい。そのため、本実施例によれば、実施例１に比べてよりスルーレートを向上させることができる。

本実施例においても、列アンプ４２に含まれるトランジスタの導電型を逆にしてよい。この場合、第１の電圧として電源電圧Ｖｄｄが用いられる。具体的に、容量素子２０７の第２の端子ＴＢは、第３のスイッチ４１３を介して、電源電圧Ｖｄｄが供給される電源ノードに接続される。また、第２の電圧として、電源電圧Ｖｄｄよりも低い電圧が用いられる。

トランジスタの導電型がいずれの場合であっても、第１のスイッチ２０５がオンするタイミングに同期して、容量素子２０７に流れる充電電流が増加する方向に、第１の電圧から第２の電圧へ切り替えることで、スルーレートを向上させることができる。

以上に述べた通り、本実施例によれば、撮像装置の差動増幅回路において、消費電力を低減しつつ、スルーレートを向上させることができる。

撮像装置に用いられる差動増幅回路の別の実施例を説明する。図６は、図１の比較部４４の等価回路を示している。図２と同様の機能を有する部分には同じ符号を付し、詳細な説明は省略する。ここでは、図２との差異について説明する。

本実施例において、差動増幅回路はコンパレータとして用いられている。具体的には、図２の容量素子２０８および容量素子２０９による負帰還ネットワークを有していない。出力線１１２からの信号、あるいは、列アンプ４２からの信号が、トランジスタ２０３のゲート（第１の入力ノード）に入力される。また、トランジスタ２０４のゲート（第２の入力ノード）に、ＡＤ変換に用いる参照信号Ｖｒｅｆが入力される。参照信号Ｖｒｅｆは、例えば、ランプ信号である。その他の構成は、実施例１と同様であるため、説明を省略する。

本実施例においても、実施例１と同様に、撮像装置の差動増幅回路において、消費電力を低減しつつ、スルーレートを向上させることができる。また、実施例２のように、第１の電圧および第２の電圧を選択的に容量素子２０７の第２の端子ＴＢに供給する構成を本実施例に追加してもよい。

図７には、本発明の１つの実施形態の撮像システムの構成が示されている。撮像システム８００は、例えば、光学部８１０、撮像装置１、映像信号処理部８３０、記録・通信部８４０、タイミング制御部８５０、システム制御部８６０、及び再生・表示部８７０を含む。撮像装置８２０は、撮像装置１及び映像信号処理部８３０を有する。撮像装置１には、上記の実施形態で説明された撮像装置が用いられる。

レンズ等の光学系である光学部８１０は、被写体からの光を撮像装置１の、複数の画素が２次元状に配列された画素アレイ１０Ａに結像させ、被写体の像を形成する。撮像装置１は、タイミング制御部８５０からの信号に基づくタイミングで、画素アレイ１０Ａに結像された光に応じた信号を出力する。撮像装置１から出力された信号は、映像信号処理部である映像信号処理部８３０に入力され、映像信号処理部８３０が、プログラム等によって定められた方法に従って信号処理を行う。映像信号処理部８３０での処理によって得られた信号は画像データとして記録・通信部８４０に送られる。記録・通信部８４０は、画像を形成するための信号を再生・表示部８７０に送り、再生・表示部８７０に動画や静止画像を再生・表示させる。記録・通信部８４０は、また、映像信号処理部８３０からの信号を受けて、システム制御部８６０と通信を行うほか、不図示の記録媒体に、画像を形成するための信号を記録する動作も行う。

システム制御部８６０は、撮像システムの動作を統括的に制御するものであり、光学部８１０、タイミング制御部８５０、記録・通信部８４０、及び再生・表示部８７０の駆動を制御する。また、システム制御部８６０は、例えば記録媒体である不図示の記憶装置を備え、ここに撮像システムの動作を制御するのに必要なプログラム等が記録される。また、システム制御部８６０は、例えばユーザの操作に応じて駆動モードを切り替える信号を撮像システム内に供給する。具体的な例としては、読み出す行やリセットする行の変更、電子ズームに伴う画角の変更や、電子防振に伴う画角のずらし等である。タイミング制御部８５０は、システム制御部８６０による制御に基づいて撮像装置１及び映像信号処理部８３０の駆動タイミングを制御する。

１０ 画素
２０３ トランジスタ
２０４ トランジスタ
２０５ 第１のスイッチ
２０６ 第２のスイッチ
２０７ 容量素子
２１０ 電流源

Claims (17)

1. 光電変換部と、
   差動対を構成する複数のトランジスタ、および、前記複数のトランジスタにバイアス電流を供給する電流源を含み、前記光電変換部で生じた電荷に基づく信号を受ける差動増幅回路と、
   第１の端子、および、第２の端子を含む容量素子と、
   前記複数のトランジスタと前記電流源との間の電気経路に前記第１の端子を接続する第１のスイッチと、
   電圧が供給される電圧供給ノードに前記第１の端子を接続する第２のスイッチと、を備える、
   ことを特徴とする撮像装置。
2. 前記第１のスイッチと前記第２のスイッチとは互いに逆位相で動作する、
   ことを特徴とする請求項１に記載の撮像装置。
3. 前記第１のスイッチが遷移するタイミングは、前記信号のレベルが変化するタイミングに同期している、
   ことを特徴とする請求項１または請求項２に記載の撮像装置。
4. 前記第２の端子に、第１の電圧および前記第１の電圧とは異なる第２の電圧が選択的に供給される、
   ことを特徴とする請求項１乃至請求項３のいずれか一項に記載の撮像装置。
5. 前記第１のスイッチがオンのときに、前記第２の端子に前記第１の電圧が供給され、
   前記第１のスイッチがオフのときに、前記第２の端子に前記第２の電圧が供給される、
   ことを特徴とする請求項４に記載の撮像装置。
6. 前記第１の電圧が供給されるノードに前記第２の端子を接続する第３のスイッチと、
   前記第２の電圧が供給されるノードに前記第２の端子を接続する第４のスイッチと、を備える、
   ことを特徴とする請求項４または請求項５に記載の撮像装置。
7. 前記第１のスイッチと前記第３のスイッチとが同相で動作し、
   前記第２のスイッチと前記第４のスイッチとが同相で動作する、
   ことを特徴とする請求項６に記載の撮像装置。
8. 前記第２の端子に供給する電圧を前記第１の電圧から前記第２の電圧へ切り替えたとき、前記容量素子に流れる充電電流の増加する方向に前記第１の端子の電圧が変化する、
   ことを特徴とする請求項４乃至請求項７のいずれか一項に記載の撮像装置。
9. 前記複数のトランジスタがＮチャネル型のトランジスタであり、
   前記電圧供給ノードが接地ノードである、
   ことを特徴とする請求項１乃至請求項８のいずれか一項に記載の撮像装置。
10. 前記第２の端子は前記接地ノードに接続されることを特徴とする請求項９に記載の撮像装置。
11. 前記複数のトランジスタがＰチャネル型のトランジスタであり、
    前記電圧供給ノードが電源ノードである、
    ことを特徴とする請求項１乃至請求項８のいずれか一項に記載の撮像装置。
12. 前記第２の端子は前記電源ノードに接続されることを特徴とする請求項１１に記載の撮像装置。
13. 前記複数のトランジスタの１つのソースの電圧が、前記電圧供給ノードに供給される前記電圧と、前記前記複数のトランジスタの１つのゲートの電圧との間の値になるように、前記電圧供給ノードに供給される前記電圧が設定される、
    ことを特徴とする請求項１乃至請求項１２のいずれか一項に記載の撮像装置。
14. 前記差動増幅回路が、前記信号と参照信号とを比較する比較部を構成する、
    ことを特徴とする請求項１乃至請求項１３のいずれか一項に記載の撮像装置。
15. 前記差動増幅回路が、前記信号を増幅する反転増幅回路を構成する、
    ことを特徴とする請求項１乃至請求項１３のいずれか一項に記載の撮像装置。
16. それぞれが前記光電変換部を含む複数の画素を備え、
    前記複数の画素が、複数の画素列を含む画素アレイを構成し、
    前記複数の画素列に対応して複数の前記差動増幅回路が配される、
    ことを特徴とする請求項１乃至請求項１５のいずれか一項に記載の撮像装置。
17. 請求項１乃至請求項１６のいずれか一項に記載の撮像装置と、
    前記撮像装置からの信号を処理する信号処理装置と、を備えた撮像システム。

Images