JP2017103561A - 固体撮像素子および撮像システム - Google Patents

Abstract

【課題】画素から読み出す画素信号のノイズを低減可能な固体撮像素子および撮像システムを得る。【解決手段】複数の画素が行列状に配列された画素アレイと、画素において生じた光電変換電荷に基づく画素信号を画素から読み出す読み出し部と、画素と読み出し部とを電気的に接続する列信号線と、列信号線と読み出し部の間に設けられ、画素において光電変換電荷の転送が行われているときはオフされ、読み出し部が画素から画素信号を読み出すときにはオンされる接続部と、接続部を駆動する制御信号の波形を制御する波形制御部と、を備え、波形制御部は、接続部をオフからオンするときの制御信号のセトリングタイムを、波形制御部が入力する制御信号のセトリングタイムと比較して長くする。【選択図】図３

Description

本発明は、固体撮像素子および撮像システムに関し、特に、画素から読み出す画素信号のノイズ低減技術に関するものである。

近年、デジタルカメラ等の撮像装置においてＭＯＳ型の固体撮像素子が広く用いられている。ＭＯＳ型の固体撮像素子では、画素から画素信号を読み出している最中に、画素内部において光電変換電荷の転送等が行われると、画素信号が出力される列信号線の電位が変動して画素信号にノイズが生じてしまう。

特許文献１では、所定数の信号保持手段毎に共通出力手段を設け、信号保持手段に対応して、信号保持手段から共通出力手段へ信号の出力を行なう選択手段を有している。これにより、各信号保持手段に保持された信号のばらつきを小さく抑え、画素から読み出す画素信号のノイズを低減している。

特開２０１０−０１１４２６号公報

しかしながら、特許文献１では、信号保持手段から共通出力手段へ信号の出力を行なう選択手段をオン／オフする際に列信号線の電位が変動し、出力画像にシェーディング等が発生してしまう。このようなノイズは、特に複数列の画素からの画素信号を加算して読み出す水平加算モードにおいて顕著となる。

本発明に係る固体撮像素子は、複数の画素が行列状に配列された画素アレイと、画素において生じた光電変換電荷に基づく画素信号を画素から読み出す読み出し部と、画素と読み出し部とを電気的に接続する列信号線と、列信号線と読み出し部の間に設けられ、画素において光電変換電荷の転送が行われているときはオフされ、読み出し部が画素から画素信号を読み出すときにはオンされる接続部と、接続部を駆動する制御信号の波形を制御する波形制御部と、を備え、波形制御部は、接続部をオフからオンするときの制御信号のセトリングタイムを、波形制御部が入力する制御信号のセトリングタイムと比較して長くすることを特徴とする。

本発明によれば、画素から読み出す画素信号のノイズを低減可能な固体撮像素子および撮像システムを得ることができる。

第１実施形態に係る固体撮像素子の構成を示す概略図である。 第１実施形態に係る固体撮像素子における画素の構成を示す概略図である。 第１実施形態に係る固体撮像素子における画素と読み出し部との接続関係を示す等価回路図である。 第１実施形態に係る固体撮像素子における画素および接続部を駆動する制御信号のタイミングチャートである。 第１実施形態に係る固体撮像素子における、波形制御部により波形制御を行う場合の制御信号のタイミングチャートである。 第１実施形態に係る固体撮像素子における波形制御部の第１の構成例を示す概略図である。 第１実施形態に係る固体撮像素子における波形制御部の第２の構成例を示す概略図である。 第１実施形態に係る固体撮像素子における波形制御部が出力する制御信号の波形を示すタイミングチャートである。 第２実施形態に係る固体撮像素子における波形制御部の構成を示す概略図である。 第２実施形態に係る固体撮像素子における波形制御部が出力する制御信号の波形を示すタイミングチャートである。 第３実施形態に係る固体撮像素子における切替部の等価回路図である。 複数列の画素からの画素信号を加算して読み出す水平（３列）加算モードの構成の例を示す概略図である。 第３実施形態に係る固体撮像素子における切替部の切替パターンを示す論理値表である。 第４実施形態に係る撮像システムの構成を示すブロック図である。

以下、本発明の実施形態について図面を用いて説明する。なお、本発明は以下の実施形態に限定されるものではなく、その要旨を逸脱しない範囲において適宜変更可能である。また、以下で説明する図面において、同じ機能を有するものは同一の符号を付し、その説明を省略又は簡潔にすることもある。

（第１実施形態）
本発明の第１実施形態における固体撮像素子について図１〜図８を用いて説明する。図１は、第１実施形態に係る固体撮像素子１の構成を示す概略図である。図１に示す固体撮像素子１は、画素アレイ２、読み出し回路３、列信号線４、接続部５、水平走査回路６、水平信号線７、垂直走査回路８、タイミング回路９、および波形制御部５０を備えて構成される。

画素アレイ２は、複数の画素２０が行列状に配列されて構成される。ここで、行方向とは図面における水平方向を示し、列方向とは図面における垂直方向を示すものとする。画素アレイ２は、任意の行数および列数の画素２０を含み得るが、説明の簡略化のため、図１には限られた数の画素２０を示している。画素２０は、画素２０に入射した光を光電変換するとともに、生じた光電変換電荷に基づく画素信号を同じ列の読み出し部３０に出力する。列信号線４は、同じ列の画素２０と読み出し部３０とを電気的に接続する。読み出し部３０は、同じ列の画素２０が出力する画素信号を、列信号線４を介して読み出す。読み出し回路３は、複数の読み出し部３０を有して構成される。図１には読み出し回路３が画素アレイ２の列方向の両側に設けられた構成を示しているが、読み出し回路３は画素アレイ２の一方側のみに設けられていてもよい。

列信号線４と読み出し部３０との間に設けられた接続部５は、画素２０における光電変換電荷の転送動作等を起因とするノイズを遮断するためのものである。また、波形制御部５０は、接続部５のオン（閉）／オフ（開）動作を起因とするノイズを低減するためのものである。接続部５および波形制御部５０については、後で詳しく説明する。

垂直走査回路８は、水平信号線７を介して画素２０の動作を制御する。また、水平走査回路６は、読み出し部３０が出力する撮像信号を順次読み出す。これら水平走査回路６および垂直走査回路８は、タイミング回路９から出力されるタイミング信号と同期して動作する。

図２は、第１実施形態に係る固体撮像素子１における画素２０の構成を示す概略図である。図２に示す画素２０は、フォトダイオードＤ１Ａ、Ｄ１Ｂ、転送トランジスタＭ１Ａ、Ｍ１Ｂ、リセットトランジスタＭ２、増幅トランジスタＭ３、選択トランジスタＭ４を有している。転送トランジスタＭ１Ａ、Ｍ１Ｂ、リセットトランジスタＭ２、および選択トランジスタＭ４は、それぞれ垂直走査回路８からの制御信号ＰＴＸＡ、ＰＴＸＢ、ＰＲＥＳ、およびＰＳＥＬにより制御される。これらのトランジスタとしては、例えばＭＯＳトランジスタを用いることができる。図２にはＮチャネルＭＯＳを用いた例を示しているが、ＰチャネルＭＯＳを用いることも可能である。この場合、制御信号のハイレベルとローレベルが逆になる。

フォトダイオードＤ１Ａ、Ｄ１Ｂは、それぞれ入射した光を光電変換して蓄積する。転送トランジスタＭ１Ａ、Ｍ１Ｂは、それぞれ、制御信号ＰＴＸＡ、ＰＴＸＢにより制御され、フォトダイオードＤ１Ａ、Ｄ１Ｂから入力ノードへと光電変換電荷を転送する。ここで、入力ノードとは、転送トランジスタＭ１Ａ、Ｍ１Ｂのドレイン、リセットトランジスタＭ２のソース、増幅トランジスタＭ３のゲートの４つの端子の接続点に形成されるフローティングディフュージョン領域（以下「ＦＤ領域」という）のことである。

ＦＤ領域には、フォトダイオードＤ１Ａ、Ｄ１Ｂから転送された光電変換電荷が保持される。増幅トランジスタＭ３は、定電流源４１とともにソースフォロア回路を構成し、ＦＤ領域に保持された光電変換電荷に基づく信号を増幅して画素信号として出力する。選択トランジスタＭ４は、制御信号ＰＳＥＬにより制御され、列信号線４と接続される画素２０を選択する。この結果、選択された画素２０のＦＤ領域に保持された光電変換電荷に基づく画素信号が、列信号線４に出力される。リセットトランジスタＭ２は、制御信号ＰＲＥＳにより制御され、ＦＤ領域に保持された光電変換電荷をリセットする。

図３は、第１実施形態に係る固体撮像素子１における画素２０と読み出し部３０との接続関係を示す等価回路図である。画素アレイ２の画素２０と、読み出し回路３の読み出し部３０とは、列信号線４により電気的に接続されている。

画素２０に生じた光電変換電荷に基づく画素信号は、列信号線４を介して同じ列の読み出し部３０の列アンプ３１へと出力される。列アンプ３１は、キャパシタＣおよびＣｒ容量によって規定される増幅率で画素信号を増幅する。なお、図３の列アンプ３１は、非反転入力端子等を省略して概念的に示している。サンプルホールド３２は、サンプルホールドトランジスタＭ５がオン（閉）状態のときに、列アンプ３１の出力を保持する。比較器３３は、サンプルホールド３２に保持された画素信号と、参照信号発生部３４が発生する参照信号とを比較することにより、画素信号の値を算出する。具体的には、参照信号であるＲＡＭＰ信号と画素信号との差の正負が反転するまでの時間をカウントし、そのカウント値を画素信号の値として列メモリ３５に記憶する。

このようにして、画素２０に生じた光電変換電荷に基づく画素信号が、読み出し部３０により読み出される。しかし、列信号線４に出力された画素信号の読み出しの最中に、画素２０において光電変換電荷の転送等が行われると、列信号線４の電位が変動して、読み出し部３０が画素信号を読み出す際のＳ／Ｎが低下してしまう。

そこで、本実施形態の固体撮像素子１は、接続部５を備えている。接続部５は、同じ列の画素２０において光電変換電荷の転送が行われているときはオフ状態（開状態）とされ、列信号線４と読み出し部３０とを電気的に切断する。そして、同じ列の読み出し部３０が画素２０から画素信号を読み出すときにはオン状態（閉状態）とされ、列信号線４と読み出し部３０とを電気的に接続する。

図４は、第１実施形態に係る固体撮像素子１における画素２０および接続部５を駆動する制御信号のタイミングチャートである。図４に示す制御信号ＰＳＥＬ、ＰＲＥＳ、ＰＴＸＡ、ＰＴＸＢ、およびＰＶＬＯＮ＿ＩＮは、垂直走査回路８により制御される。ここで、制御信号ＰＶＬＯＮ＿ＩＮは、波形制御部５０への入力信号であり、ＰＶＬＯＮ＿ＯＵＴは、波形制御部５０からの出力信号である。図４は、波形制御部５０が波形制御を行わない場合のタイミングチャートを示しており、制御信号ＰＶＬＯＮ＿ＩＮと制御信号ＰＶＬＯＮ＿ＯＵＴとは等しくなっている。以下の図４の説明では両信号を区別せず、単に「制御信号ＰＶＬＯＮ」という。

時刻Ｔ１において、垂直走査回路８は、制御信号ＰＲＥＳをハイレベルとする。これにより、リセットトランジスタＭ２がオンされてＦＤ領域がリセットされる。次に、時刻Ｔ２後の時刻Ｔ３において、制御信号ＰＳＥＬをハイレベルにする。これにより、選択トランジスタＭ４がオンされ、ＦＤ領域に保持された光電変換電荷に基づく画素信号が列信号線４に出力される。時刻Ｔ４において、制御信号ＰＲＥＳをローレベルに戻す。

時刻Ｔ５において、垂直走査回路８は、制御信号ＰＶＬＯＮをローレベルとする。これにより、接続部５がオフされて画素２０と読み出し部３０とが電気的に切断される。時刻Ｔ６において、制御信号ＰＴＸＡをハイレベルとする。これにより、フォトダイオードＤ１Ａに蓄積された光電変換電荷がＦＤ領域に転送される。このとき、転送トランジスタＭ１Ａのオン／オフ動作等を起因とするノイズが列信号線４に重畳されるが、接続部５がオフされているので読み出し部３０には影響しない。時刻Ｔ７において、制御信号ＰＴＸＡをローレベルに戻す。

時刻Ｔ８において、垂直走査回路８は、制御信号ＰＶＬＯＮをハイレベルとする。これにより、接続部５がオンされて、画素２０と読み出し部３０とが電気的に接続される。読み出し部３０は、画素２０が出力する画素信号を、列信号線４を介して読み出す。読み出しが終了すると、時刻Ｔ９において、制御信号ＰＶＬＯＮをローレベルに戻す。

時刻Ｔ１０〜時刻Ｔ１２における動作は、時刻Ｔ６〜時刻Ｔ８における動作と同じであるが、フォトダイオードＤ１Ａに生じた光電変換電荷に基づく画素信号だけでなく、フォトダイオードＤ１Ｂに生じた光電変換電荷を加算して読み出す点が異なる。時刻Ｔ１０〜時刻Ｔ１２においては、２つの転送トランジスタＭ１ＡおよびＭ１Ｂが同時にオン／オフされるので、光電変換電荷の転送動作等を起因とするノイズは、時刻Ｔ６〜時刻Ｔ８と比較して大きくなる。しかし、本実施形態では、接続部５がオフされているので読み出し部３０には影響しない。

この後、読み出し部３０は、フォトダイオードＤ１Ａで光電変換された光電変換電荷に基づく画素信号と、フォトダイオードＤ１ＡおよびフォトダイオードＤ１Ｂで光電変換された光電変換電荷に基づく画素信号とを、後段の出力信号処理部に出力する。後段の出力信号処理部では、これらの情報に基づいて焦点検出および画像生成を行う。

なお、図３には接続部５としてＮチャネルＭＯＳを有する構成を示したが、これに限定されるものではない。接続部５はＰチャネルＭＯＳを有する構成としてもよく、この場合、図４に示す制御信号ＰＶＬＯＮは、ハイレベルとローレベルが逆になる。

このように、本実施形態では、画素２０において光電変換電荷の転送が行われているときには接続部５がオフされるので、光電変換電荷の転送動作等を起因とするノイズを遮断することができる。

しかし、接続部５を備えることにより、接続部５のオン動作を起因とする衝撃が列信号線４に対して重畳されてしまう。読み出し部３０による画素信号の読み出しは、接続部５がオンされた直後の時刻Ｔ８〜時刻Ｔ９、および時刻Ｔ１２〜において行われる。したがって、接続部５がオンされるときの衝撃によって列信号線４の電位が変動すると、列アンプ３１が適正な信号を出力できなくなってしまう。そこで、本実施形態の固体撮像素子１は、接続部５がオフからオンされるときの衝撃が緩和されるように制御信号ＰＶＬＯＮの波形を制御する波形制御部５０を備えている。

図５は、第１実施形態に係る固体撮像素子１における、波形制御部５０により波形制御を行う場合の制御信号のタイミングチャートである。図５では、接続部５がオンされるときの波形制御部５０の出力信号ＰＶＬＯＮ＿ＯＵＴの波形のセトリングタイムＴｓが、波形制御部５０への入力信号ＰＶＬＯＮ＿ＩＮの波形と比較して長くなっている。これにより、接続部５が緩やかにオンされるので、接続部５のオン動作を起因とする読み出し部３０へのノイズの影響を低減することができる。その他については、図４と同じであるので説明は省略する。

図６は、第１実施形態に係る固体撮像素子１における波形制御部５０の第１の構成例を示す概略図である。図６に示す波形制御部５０ａは、ＮＯＴ回路５３、第１駆動トランジスタＭ６、第２駆動トランジスタＭ７、波形制御トランジスタＭ８、ゲート電圧制御部５４を備えて構成される。

ＮＯＴ回路５３は、入力信号ＰＶＬＯＮ＿ＩＮのレベルを、第１駆動トランジスタＭ６および第２駆動トランジスタＭ７の駆動レベルに調整した上で、ＰＶＬＯＮ＿ＩＮのＮＯＴ値を、第１駆動トランジスタＭ６および第２駆動トランジスタＭ７に出力する。第１駆動トランジスタＭ６は、ＰチャネルＭＯＳで構成され、入力信号ＰＶＬＯＮ＿ＩＮがハイレベルのときにオン状態となる。この結果、出力信号ＰＶＬＯＮ＿ＯＵＴとしてハイレベル（Ｖｄｄ）が出力される。一方、第２駆動トランジスタＭ７は、ＮチャネルＭＯＳで構成され、入力信号ＰＶＬＯＮ＿ＩＮがローレベルのときにオン状態となる。この結果、出力信号ＰＶＬＯＮ＿ＯＵＴとしてローレベル（Ｇｎｄ）が出力される。

波形制御トランジスタＭ８は、波形制御部５０ａがハイレベル（Ｖｄｄ）を出力する際の波形を、図５に示す出力信号ＰＶＬＯＮ＿ＯＵＴのようになまらせる。具体的には、波形制御トランジスタＭ８は、ゲートに印加された電圧に応じて電圧源（Ｖｄｄ）から駆動トランジスタへの電流を制限することにより、接続部５をオフからオンする制御信号の波形にセトリングタイムを与える。

図６に示すゲート電圧制御部５４は、波形制御トランジスタＭ８のゲート電圧Ｖｇを変えることにより、波形制御トランジスタＭ８の電流供給力を可変制御する。ゲート電圧制御部５４は、波形制御トランジスタＭ８のゲート電圧Ｖｇを、電圧Ｖｄｄを分圧して生成する。例えば、図６に示すように、抵抗値Ｒ２を有する分圧抵抗と並列に接続されたトランジスタの抵抗を可変制御することにより、ゲート電圧Ｖｇを、最小値Ｖｄｄ×Ｒ３／（Ｒ１＋Ｒ２＋Ｒ３）から最大値Ｖｄｄ×Ｒ３／（Ｒ１＋Ｒ３）の範囲で可変制御する。

予め、セトリングタイムの可変範囲が所望の大きさとなるように、分圧抵抗の値Ｒ１〜Ｒ３を調整しておくことで、接続部５がオンされるときの出力信号ＰＶＬＯＮ＿ＯＵＴの波形のセトリングタイムの長さを自由に制御することができる。なお、ゲート電圧Ｖｇは、Ｖｄｄを分圧して生成する以外にも、例えば、デジタルアナログ変換を用いて生成することもできる。ゲート電圧制御部５４は、垂直走査回路８により制御される。

図７は、第１実施形態に係る固体撮像素子１における波形制御部５０の第２の構成例を示す概略図である。図７に示す波形制御部５０ｂは、図６に示す波形制御部５０ａと比較して、波形制御トランジスタＭ８およびゲート電圧制御部５４の代わりに、ＬＣＲ回路５５を備えている点が異なっている。その他については波形制御部５０ａと同じであるので説明は省略する。

ＬＣＲ回路５５は、ＣＲ成分またはＬＲ成分を有する回路素子を含んで構成される。ＬＣＲ回路５５は、ＣＲ成分またはＬＲ成分が時定数を有することにより、接続部５がオンされるときの出力信号ＰＶＬＯＮ＿ＯＵＴに過渡期間を与える。この過渡期間がセトリングタイムとなる。ＬＣＲ回路５５の時定数は、図６に示す波形制御部５０ａと同様の手法により可変制御することができる。

ところで、実際の固体撮像素子１の回路は、波形制御部５０ｂを備えない場合であってもＣＲ成分を有している。しかし、既存の回路が有するＣＲ成分による時定数は小さく、接続部５のオン／オフ動作時の衝撃を緩和するためには十分ではない。このため、通常は、波形制御部５０ｂを新たに追加する必要がある。

図８は、第１実施形態に係る固体撮像素子１における波形制御部５０が出力する制御信号の波形を示すタイミングチャートである。本実施形態の波形制御部５０は、接続部５がオンされるときの入力信号ＰＶＬＯＮ＿ＩＮに対してセトリングタイムＴｓを与え、ＰＶＬＯＮ＿ＯＵＴとして出力する。これにより、接続部５を緩やかにオンすることができる。

また、波形制御部５０は、垂直走査回路８からの制御によりセトリングタイムＴｓの長さを可変制御する。これにより、例えば、高フレームレートのときは、低フレームレートのときよりも前記セトリングタイムＴｓを短くすることができる。あるいは、垂直走査回路８からの制御により波形制御部５０による波形の制御の有無を切り替えて、高フレームレートのときは、波形制御部５０による波形の制御を行わないようにすることもできる。

なお、図８では、波形制御部５０からの出力信号ＰＶＬＯＮ＿ＯＵＴの波形が、時間に比例して直線的に変化する場合の例を示したが、これに限定されるものではない。例えば、図６に示す波形制御部５０ａでは、出力信号ＰＶＬＯＮ＿ＯＵＴの波形が直線的に変化するか指数関数的に変化するかを、波形制御トランジスタＭ８のゲート電圧Ｖｇの値によってある程度制御できる。出力信号ＰＶＬＯＮ＿ＯＵＴの波形が直線的に変化するときのセトリングタイムＴｓは、例えば、制御信号が制御信号の最大振幅に対して予め定めた割合だけ変化するのに必要な時間として定義できる。一方、出力信号ＰＶＬＯＮ＿ＯＵＴが指数関数的に変化するときのセトリングタイムＴｓは、指数関数の時定数とすることができる。

以上のように、本実施形態では、接続部を駆動する制御信号の波形を制御する波形制御部を備えている。そして、波形制御部は、接続部がオフからオンされるときの制御信号の波形のセトリングタイムが長くなるように制御する。これにより、固体撮像素子の画素が出力する画素信号を読み出す際のノイズを低減可能な固体撮像素子および撮像システムを得ることができる。

（第２実施形態）
本発明の第２実施形態における固体撮像素子１について図９および図１０を用いて説明する。図９は、第２実施形態に係る固体撮像素子１における波形制御部５０ｃの構成を示す概略図である。図９に示す波形制御部５０ｃは、図６示す波形制御部５０ａまたは図７に波形制御部５０ｂと比較して、接続部５がオフからオンされるときの波形だけでなく、接続部５がオンからオフされるときの波形も制御する点が異なっている。その他については図６および図７と同じであるので説明は省略する。

図９に示す波形制御部５０ｃは、接続部５がオンされるときの波形を制御する第１制御部５１に加え、接続部５がオフされるときの波形を制御する第２制御部５２を備えている。第１制御部５１および第２制御部５２の具体的な構成は、図６に示す波形制御トランジスタＭ８を含む回路、あるいは、図７に示すＬＣＲ回路５５を含む回路とすることができる。あるいはこれらを組み合わせてもよい。

図１０は、第２実施形態に係る固体撮像素子１における波形制御部５０ｃが出力する制御信号の波形を示すタイミングチャートである。波形制御部５０ｃは、第１制御部５１が入力信号ＰＶＬＯＮ＿ＩＮに対して与えるセトリングタイムＴｓ１、および、第２制御部５２が入力信号ＰＶＬＯＮ＿ＩＮに対して与えるセトリングタイムＴｓ２を独立に制御できる。また、第１制御部５１および第２制御部５２による波形の制御の有無についても独立に切り替えることができる。例えば、第１制御部５１および第２制御部５２に対する有効または無効の組み合わせを、図１０に示すように自由に選択することができる。これにより、接続部５がオンされるときの衝撃だけでなく、接続部５がオフされるときの衝撃も緩和されるので、例えばＧｎｄラインを介して伝わる電圧の変動等のノイズ等を低減することができる。

ただし、接続部５がオフされるときの衝撃による影響は、接続部５がオンされるときの衝撃による影響と比較して小さいので、セトリングタイムＴｓ２は、セトリングタイムＴｓ１よりも短くして、フレームレートの低下を抑えることが望ましい。

以上のように、本実施形態では、波形制御部は、接続部がオンからオフされるときの制御信号の波形のセトリングタイムが長くなるように制御している。これにより、画素から読み出す画素信号のノイズを更に低減可能な固体撮像素子および撮像システムを得ることができる。

（第３実施形態）
本発明の第３実施形態における固体撮像素子１について図１１〜図１３を用いて説明する。図１１は、第３実施形態に係る固体撮像素子１における切替部５６の等価回路図である。本実施形態の固体撮像素子１は、複数列の列信号線４を互いに電気的に接続または切断する切替部５６を、図１１に示すように画素アレイ２と読み出し回路３の間に備えている。その他については図１と同じであるので説明は省略する。

切替部５６は、列毎にスイッチＡＤＤ１〜ＡＤＤ５を有しており、複数列の画素２０からの画素信号を加算して読み出す水平加算を行う構成と、図１に示すような水平加算を行わない構成とを、垂直走査回路８からの制御により切り替えることができる。

図１２は、複数列の画素２０からの画素信号を加算して読み出す水平（３列）加算モードの構成の例を示す概略図である。図１２に示す水平（３列）加算モードは、２行３列の画素２０からの画素信号を読み出す場合の例を示している。このように、複数の画素２０からの画素信号を加算して読み出すことにより、複数の画素２０を、仮想的な１つの画素単位として扱うことができるので、解像度は減少するものの仮想的な画素当たりのＳ／Ｎを向上させることができる。

図１３は、第３実施形態に係る固体撮像素子１における切替部５６の切替えパターンを示す論理値表である。切替部５６のスイッチＡＤＤ１〜ＡＤＤ５を、図１３（ａ）に示す論理値表に従って設定することにより、図１１に示す水平（３列）加算を行う構成を得ることができる。一方、切替部５６のスイッチＡＤＤ１〜ＡＤＤ５を、図１３（ｂ）に示す論理値表に従って設定することにより、図１に示す水平加算を行わない構成を得ることができる。

しかし、水平加算モードにおいては、転送トランジスタＭ１Ａ、Ｍ１Ｂのオン／オフ動作時の衝撃、および接続部５がオン／オフされるときの衝撃が顕著となる。これは、１つの列アンプ３１に対して複数列のスイッチが同時にオン／オフされることにより、複数列からのノイズが強め合って大きくなってしまうためである。

本発明は、このような水平加算モードであっても、光電変換電荷の転送動作等を起因とするノイズ、および接続部５のオン／オフ動作等を起因とするノイズの両方を低減することができる。特に、複数列からの衝撃が強め合ってノイズが大きくなる場合でも、水平加算を行わない場合と同じように画素信号のノイズを低減できるので、水平加算する列数が大きい場合に有効である。また同様に、複数行の画素２０からの画素信号を加算して読み出す場合においても有効である。

以上のように、本実施形態では、複数列の列信号線を互いに電気的に接続または切断する切替部を更に備え、読み出し部は、切替部によって互いに電気的に接続された複数列の画素からの画素信号を読み出す。本発明はこのような水平加算時においても、画素から読み出す画素信号のノイズを低減可能な固体撮像素子および撮像システムを得ることができる。

（第４実施形態）
上述の各実施形態で述べた固体撮像素子１は、種々の撮像システムに適用可能である。撮像システムの一例としては、デジタルスチルカメラ、デジタルカムコーダー、監視カメラなどがあげられる。図１４に、撮像システムの一例としてデジタルスチルカメラに、上述した実施形態のいずれかの固体撮像素子１を適用した撮像システムの図を示す。

図１４に例示した撮像システム２００は、固体撮像素子１、レンズ２０２の保護のためのバリア２０６、被写体の光学像を固体撮像素子１に結像させるレンズ２０２、およびレンズ２０２を通過する光量を可変にするための絞り２０４を有する。レンズ２０２および絞り２０４は固体撮像素子１に光を集光する光学系である。固体撮像素子１は、上述した実施形態のいずれかの固体撮像素子１である。また、図１４に例示した撮像システム２００は、固体撮像素子１より出力される出力信号の処理を行う出力信号処理部２０８を有する。出力信号処理部２０８は、固体撮像素子１が出力する信号に基づいて画像を生成する。具体的には、出力信号処理部２０８は、その他、必要に応じて、各種の補正および圧縮を行って、画像データを出力する。また、出力信号処理部２０８は、固体撮像素子１が出力する信号を用いて、焦点検出を行う。

図１４に例示した撮像システム２００は、さらに、画像データを一時的に記憶するためのバッファメモリ部２１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）２１２を有する。さらに、撮像システム２００は、撮像データの記録または読み出しを行うための半導体メモリ等の記録媒体２１４、記録媒体２１４に記録または読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）２１６を有する。なお、記録媒体２１４は、撮像システム２００に内蔵されていてもよく、着脱可能であってもよい。

さらに、撮像システム２００は、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部２１８、固体撮像素子１と出力信号処理部２０８に各種タイミング信号を出力するタイミング発生部２２０を有する。ここで、タイミング信号などは、外部から入力されてもよく、撮像システム２００は少なくとも固体撮像素子１と、固体撮像素子１から出力された出力信号を処理する出力信号処理部２０８とを有すればよい。

以上のように、本実施形態の撮像システムは、固体撮像素子１を適用して撮像動作を行うことが可能である。

（その他の実施形態）
本発明は、上記実施形態に限らず種々の変形が可能である。例えば、上記実施形態に記載の構成は、一例を示したものであり、本発明を適用可能な固体撮像素子１は、上記実施形態の説明に用いた図に限定されるものではない。また、上記実施形態１〜４の構成は、組み合わせて実施することも可能である。本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

１： 固体撮像素子
２： 画素アレイ
３： 読み出し回路
４： 列信号線
５： 接続部
６： 水平走査回路
７： 水平信号線
８： 垂直走査回路
９： タイミング回路
２０： 画素
３０： 読み出し部
３１： 列アンプ
４１： 定電流源
５０： 波形制御部
５４： ゲート電圧制御部
５５： ＬＣＲ回路
５６： 切替部
Ｄ１Ａ、Ｄ１Ｂ： フォトダイオード
Ｍ１Ａ、Ｍ１Ｂ： 転送トランジスタ

Claims (11)

1. 複数の画素が行列状に配列された画素アレイと、
   前記画素において生じた光電変換電荷に基づく画素信号を前記画素から読み出す読み出し部と、
   前記画素と前記読み出し部とを電気的に接続する列信号線と、
   前記列信号線と前記読み出し部の間に設けられ、前記画素において前記光電変換電荷の転送が行われているときはオフされ、前記読み出し部が前記画素から前記画素信号を読み出すときにはオンされる接続部と、
   前記接続部を駆動する制御信号の波形を制御する波形制御部と、
   を備え、
   前記波形制御部は、前記接続部をオフからオンするときの前記制御信号のセトリングタイムを、前記波形制御部が入力する前記制御信号のセトリングタイムと比較して長くすることを特徴とする固体撮像素子。
2. 複数の前記列信号線を互いに電気的に接続または切断する切替部を更に備え、
   前記読み出し部は、前記切替部によって互いに電気的に接続された前記複数の前記画素から前記画素信号を読み出すことを特徴とする
   請求項１に記載の固体撮像素子。
3. 前記波形制御部は、高フレームレートのときには、低フレームレートのときよりも前記セトリングタイムを短くすることを特徴とする
   請求項１または２に記載の固体撮像素子。
4. 前記波形制御部は、前記接続部をオンからオフするときの制御信号のセトリングタイムを長くすることを特徴とする
   請求項１から３のいずれか１項に記載の固体撮像素子。
5. 前記波形制御部は、前記接続部をオフからオンするときの制御信号のセトリングタイムを、前記接続部をオンからオフするときの制御信号のセトリングタイムと比較して長くすることを特徴とする
   請求項１から４のいずれか１項に記載の固体撮像素子。
6. 前記波形制御部は、前記制御信号の波形を制御するトランジスタの電流供給力を変えることにより、前記セトリングタイムを制御することを特徴とする
   請求項１から５のいずれか１項に記載の固体撮像素子。
7. 前記波形制御部は、ＣＲ成分またはＬＲ成分を有する回路素子を含んで構成され、ＣＲ成分またはＬＲ成分の時定数を変えることにより、前記セトリングタイムを制御することを特徴とする
   請求項１から５のいずれか１項に記載の固体撮像素子。
8. 前記波形制御部は、前記接続部がオンからオフ、またはオフからオンされるときの前記制御信号の波形が時間に比例して直線的に変化するように前記接続部を駆動し、前記セトリングタイムは前記制御信号が前記制御信号の最大振幅に対して予め定めた割合だけ変化するのに必要な時間であることを特徴とする
   請求項１から７のいずれか１項に記載の固体撮像素子。
9. 前記波形制御部は、前記接続部をオンからオフ、またはオフからオンされるときの前記制御信号の波形が指数関数的に変化するように前記接続部を駆動し、前記セトリングタイムは指数関数の時定数であることを特徴とする
   請求項１から７のいずれか１項に記載の固体撮像素子。
10. 複数の画素が行列状に配列された画素アレイと、
    前記画素において生じた光電変換電荷に基づく画素信号を前記画素から読み出す読み出し部と、
    前記画素と前記読み出し部とを電気的に接続する列信号線と、
    前記列信号線と前記読み出し部の間に設けられ、前記画素において前記光電変換電荷の転送が行われているときはオフされ、前記読み出し部が前記画素から前記画素信号を読み出すときにはオンされる接続部と、
    前記接続部を駆動する制御信号を出力する駆動トランジスタと、
    ゲートに印加された電圧に応じて電圧源から前記駆動トランジスタへの電流を制限することにより、前記接続部をオフからオンする前記制御信号の波形にセトリングタイムを与える波形制御トランジスタと、
    を備えることを特徴とする固体撮像素子。
11. 請求項１から１０のいずれか１項に記載の固体撮像素子と、
    前記固体撮像素子が出力する信号を用いて画像を生成する出力信号処理部と、
    を備えることを特徴とする撮像システム。

Images