JP2001238132A - Ｍｏｓ型固体撮像装置及びその撮像方法。 - Google Patents
Ｍｏｓ型固体撮像装置及びその撮像方法。Info
- Publication number
- JP2001238132A JP2001238132A JP2000042465A JP2000042465A JP2001238132A JP 2001238132 A JP2001238132 A JP 2001238132A JP 2000042465 A JP2000042465 A JP 2000042465A JP 2000042465 A JP2000042465 A JP 2000042465A JP 2001238132 A JP2001238132 A JP 2001238132A
- Authority
- JP
- Japan
- Prior art keywords
- light receiving
- mos
- receiving element
- pixels
- state imaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 受光素子の信号蓄積期間の長さとその蓄積開
始時間を全画素で同一にすることができるようにし、こ
れにより動く被写体を静止画として取り込むときにも、
画像の歪みを生じることのない、かつ電子的なシャッタ
機能を有し、しかも画素の構成を複雑にすることのない
ＭＯＳ型固体撮像装置及びその撮像方法を提供する。 【解決手段】 光電変換により信号を生成し出力する受
光素子と、その信号を増幅する増幅用ＭＯＳトランジス
タと、前記受光素子と前記増幅用ＭＯＳトランジスタの
間に設けられたスイッチ用ＭＯＳトランジスタとを有す
る画素を複数個マトリクス状に配列したＭＯＳ型固体撮
像装置において、前記受光素子の出力部に接続された、
前記受光素子の出力部を一定電位にリセットとするリセ
ット用ＭＯＳトランジスタを設けた。
始時間を全画素で同一にすることができるようにし、こ
れにより動く被写体を静止画として取り込むときにも、
画像の歪みを生じることのない、かつ電子的なシャッタ
機能を有し、しかも画素の構成を複雑にすることのない
ＭＯＳ型固体撮像装置及びその撮像方法を提供する。 【解決手段】 光電変換により信号を生成し出力する受
光素子と、その信号を増幅する増幅用ＭＯＳトランジス
タと、前記受光素子と前記増幅用ＭＯＳトランジスタの
間に設けられたスイッチ用ＭＯＳトランジスタとを有す
る画素を複数個マトリクス状に配列したＭＯＳ型固体撮
像装置において、前記受光素子の出力部に接続された、
前記受光素子の出力部を一定電位にリセットとするリセ
ット用ＭＯＳトランジスタを設けた。
Description
【０００１】
【発明の属する技術分野】本発明は、固体撮像装置及び
その撮像方法に関わり、特に画像歪みの無い増幅型ＭＯ
Ｓ型固体撮像装置及びその方法に関するものである。
その撮像方法に関わり、特に画像歪みの無い増幅型ＭＯ
Ｓ型固体撮像装置及びその方法に関するものである。
【０００２】
【従来の技術】近年、固体撮像素子として、低消費電力
や周辺回路一体化の容易性が注目され、増幅型ＭＯＳ型
固体撮像装置が盛んに開発されている。以下、ＭＯＳ型
固体撮像素子の概要を添付説明図面とともに説明する。
図６は、従来例のＭＯＳ型固体撮像装置の概略構成図で
ある。図６に示すように、ＭＯＳ型固体撮像装置３０
（以下、単に撮像装置ともいう）は、光電変換を行う画
素部２２とこの画素部２２を制御し信号処理を行う周辺
回路より概略構成される。
や周辺回路一体化の容易性が注目され、増幅型ＭＯＳ型
固体撮像装置が盛んに開発されている。以下、ＭＯＳ型
固体撮像素子の概要を添付説明図面とともに説明する。
図６は、従来例のＭＯＳ型固体撮像装置の概略構成図で
ある。図６に示すように、ＭＯＳ型固体撮像装置３０
（以下、単に撮像装置ともいう）は、光電変換を行う画
素部２２とこの画素部２２を制御し信号処理を行う周辺
回路より概略構成される。
【０００３】画素部２２は、縦（以下、列ともいう）横
（以下、行ともいう）に所定数のマトリクス状に並んだ
画素１２から構成される。これらの画素１２には、行毎
にこれらを制御するための行制御回路２４より、ＴＧ
線、ＲＧ線、ＲＳ線の各制御線（以下、単にＴＧ，Ｒ
Ｇ，ＲＳともいう）が接続されており、列毎にこれらを
制御するために列制御回路５よりＳＨＳ線、ＳＨＲ線の
各制御線（以下、単にＳＨＳ、ＳＨＲともいう）が接続
されている。
（以下、行ともいう）に所定数のマトリクス状に並んだ
画素１２から構成される。これらの画素１２には、行毎
にこれらを制御するための行制御回路２４より、ＴＧ
線、ＲＧ線、ＲＳ線の各制御線（以下、単にＴＧ，Ｒ
Ｇ，ＲＳともいう）が接続されており、列毎にこれらを
制御するために列制御回路５よりＳＨＳ線、ＳＨＲ線の
各制御線（以下、単にＳＨＳ、ＳＨＲともいう）が接続
されている。
【０００４】画素部２２から得られる光電変換信号は、
画素部２２と接続されている信号処理回路７により雑音
除去やＡＤ変換され出力される。行制御回路２４と列制
御回路５は、アドレス制御回路２３に接続されている。
アドレス制御回路２３は、データ制御回路６に接続され
ている。信号処理回路７は、水平アドレス選択回路８及
びデータ制御回路６に接続されている。
画素部２２と接続されている信号処理回路７により雑音
除去やＡＤ変換され出力される。行制御回路２４と列制
御回路５は、アドレス制御回路２３に接続されている。
アドレス制御回路２３は、データ制御回路６に接続され
ている。信号処理回路７は、水平アドレス選択回路８及
びデータ制御回路６に接続されている。
【０００５】図７は、従来例のＭＯＳ型固体撮像装置に
おける画素を示す構成図である。図７には、破線で囲ま
れて示される画素１２とともに、これに接続される信号
処理回路７中の信号処理部２０が説明の容易のために示
されている。なお、図７中において、Ｇはゲートを、Ｓ
はソースを、Ｄはドレインをそれぞれ示す。画素１２は
４個のＭＯＳトランジスタＭ１，Ｍ２，Ｍ３、Ｍ４（以
下、単にＭ１，Ｍ２，Ｍ３，Ｍ４ともいう）及び受光素
子ＰＤ（以下、単にＰＤともいう）より構成されてい
る。
おける画素を示す構成図である。図７には、破線で囲ま
れて示される画素１２とともに、これに接続される信号
処理回路７中の信号処理部２０が説明の容易のために示
されている。なお、図７中において、Ｇはゲートを、Ｓ
はソースを、Ｄはドレインをそれぞれ示す。画素１２は
４個のＭＯＳトランジスタＭ１，Ｍ２，Ｍ３、Ｍ４（以
下、単にＭ１，Ｍ２，Ｍ３，Ｍ４ともいう）及び受光素
子ＰＤ（以下、単にＰＤともいう）より構成されてい
る。
【０００６】ＰＤのＰ側は接地されており、Ｎ側はＭ２
のソースに接続されている。Ｍ２のゲートにはＴＧが接
続されており、Ｍ２のドレインはＭ１のソース及びＭ３
のゲートに接続されており、これらはノードＳＦを形成
している。Ｍ１のゲートにはＲＧが接続されており、Ｍ
１のドレインは基準電圧線１５に接続されている。基準
電圧線１５には所定の電圧ＶＤＤが印加されている。Ｍ
３のドレインは基準電圧線１５に接続されており、Ｍ３
のソースはＭ４のソースに接続されている。
のソースに接続されている。Ｍ２のゲートにはＴＧが接
続されており、Ｍ２のドレインはＭ１のソース及びＭ３
のゲートに接続されており、これらはノードＳＦを形成
している。Ｍ１のゲートにはＲＧが接続されており、Ｍ
１のドレインは基準電圧線１５に接続されている。基準
電圧線１５には所定の電圧ＶＤＤが印加されている。Ｍ
３のドレインは基準電圧線１５に接続されており、Ｍ３
のソースはＭ４のソースに接続されている。
【０００７】Ｍ４のゲートはＲＳに接続されており、画
素１２からの出力は、Ｍ４のドレインより出力される。
Ｍ４のドレインは、信号処理部２０に入力され、ノード
ＯＵＴを経てＭＯＳトランジスタＭ５（以下、単にＭ５
ともいう）のドレインおよびＭＯＳトランジスタＭ６お
よびＭ７（以下単に、Ｍ６，Ｍ７ともいう）の各ソース
に接続されている。Ｍ５のゲートは基準電圧線１６に接
続され、所定の電圧ＶＢを所定のタイミングで与えられ
るようになっており、Ｍ５のソースは接地されている。
素１２からの出力は、Ｍ４のドレインより出力される。
Ｍ４のドレインは、信号処理部２０に入力され、ノード
ＯＵＴを経てＭＯＳトランジスタＭ５（以下、単にＭ５
ともいう）のドレインおよびＭＯＳトランジスタＭ６お
よびＭ７（以下単に、Ｍ６，Ｍ７ともいう）の各ソース
に接続されている。Ｍ５のゲートは基準電圧線１６に接
続され、所定の電圧ＶＢを所定のタイミングで与えられ
るようになっており、Ｍ５のソースは接地されている。
【０００８】Ｍ６のゲートはＳＨＳに接続され、Ｍ６の
ドレインは、容量ＣＳの一端と差動アンプＤＡ（以下、
単にＤＡともいう）のプラス（＋）端に接続されてお
り、容量ＣＳの他端は接地されている。Ｍ７のゲートは
ＳＨＲに接続され、Ｍ７のドレインは、容量ＣＲの一端
とＤＡのマイナス（−）端に接続されており、容量ＣＲ
の他端は接地されている。
ドレインは、容量ＣＳの一端と差動アンプＤＡ（以下、
単にＤＡともいう）のプラス（＋）端に接続されてお
り、容量ＣＳの他端は接地されている。Ｍ７のゲートは
ＳＨＲに接続され、Ｍ７のドレインは、容量ＣＲの一端
とＤＡのマイナス（−）端に接続されており、容量ＣＲ
の他端は接地されている。
【０００９】次に、従来の画素１２からの信号取出しに
ついて説明する。図８は、従来例のＭＯＳ型固体撮像装
置における制御信号のタイミングを示す図である。制御
信号については、図８を参照する。図８には、例として
画素部２２における第１行の画素と第２行の画素に対す
る制御信号が示されているが、他の行に対しても同様で
ある。横軸は時間を示す。まず、画素部２２中の第１行
の全画素１２からの出力を、一行分同時に信号処理回路
７に送り、その後左から１画素づつ読み出し出力した
後、次に、第２行の全画素１２からの出力を信号処理回
路７に送る、さらにこれを順に下の行の画素１２に繰り
返して適用して、１フィールドの信号を読み出してい
た。
ついて説明する。図８は、従来例のＭＯＳ型固体撮像装
置における制御信号のタイミングを示す図である。制御
信号については、図８を参照する。図８には、例として
画素部２２における第１行の画素と第２行の画素に対す
る制御信号が示されているが、他の行に対しても同様で
ある。横軸は時間を示す。まず、画素部２２中の第１行
の全画素１２からの出力を、一行分同時に信号処理回路
７に送り、その後左から１画素づつ読み出し出力した
後、次に、第２行の全画素１２からの出力を信号処理回
路７に送る、さらにこれを順に下の行の画素１２に繰り
返して適用して、１フィールドの信号を読み出してい
た。
【００１０】以下の説明は１つの画素についての説明で
あるが、各行を構成する全画素が同様の動作を行うもの
である。最初に第１行の画素１２に接続されているＲＧ
を高電位にし、Ｍ１をオンとして、ノードＳＦを電圧Ｖ
ＤＤにセットする。ＲＧを低電位にし、Ｍ１をオフとし
た後、ＲＳを高電位にすると、Ｍ４がオンになる。Ｍ５
のゲートには一定電圧ＶＢがかかっており一定電流が流
れるので、Ｍ３−Ｍ４−Ｍ５でソースフォロワ回路を構
成し、（ＶＤＤの電位）一（Ｍ３のしきい値電圧）であ
る電圧Ｖ１がノードＯＵＴに現れる。その後、ＳＨＲを
高電位にすると、Ｍ７がオンし、容量ＣＲがＶ１に充電
される。
あるが、各行を構成する全画素が同様の動作を行うもの
である。最初に第１行の画素１２に接続されているＲＧ
を高電位にし、Ｍ１をオンとして、ノードＳＦを電圧Ｖ
ＤＤにセットする。ＲＧを低電位にし、Ｍ１をオフとし
た後、ＲＳを高電位にすると、Ｍ４がオンになる。Ｍ５
のゲートには一定電圧ＶＢがかかっており一定電流が流
れるので、Ｍ３−Ｍ４−Ｍ５でソースフォロワ回路を構
成し、（ＶＤＤの電位）一（Ｍ３のしきい値電圧）であ
る電圧Ｖ１がノードＯＵＴに現れる。その後、ＳＨＲを
高電位にすると、Ｍ７がオンし、容量ＣＲがＶ１に充電
される。
【００１１】次に、ＳＨＲを低電位にし、Ｍ７をオフと
した後、ＴＧを高電位にするとＭ２がオンし、受光素子
ＰＤの電位に比例してノードＳＦの電位が変化する。そ
して、（ＰＤの電位に比例する電位）−（Ｍ３のしきい
値電圧）の電圧Ｖ２がノードＯＵＴに現れる。その後、
ＳＨＳを高電位にすると、Ｍ６がオンし、容量ＣＳがＶ
２に充電される。容量ＣＳとＣＲは差動増幅器ＤＡの各
入力につながっているので、その出力として、（Ｖ２−
Ｖ１）の電圧、すなわち（ＰＤの電位に比例する電圧）
−（ＶＤＤの電位）の電圧が得られる。
した後、ＴＧを高電位にするとＭ２がオンし、受光素子
ＰＤの電位に比例してノードＳＦの電位が変化する。そ
して、（ＰＤの電位に比例する電位）−（Ｍ３のしきい
値電圧）の電圧Ｖ２がノードＯＵＴに現れる。その後、
ＳＨＳを高電位にすると、Ｍ６がオンし、容量ＣＳがＶ
２に充電される。容量ＣＳとＣＲは差動増幅器ＤＡの各
入力につながっているので、その出力として、（Ｖ２−
Ｖ１）の電圧、すなわち（ＰＤの電位に比例する電圧）
−（ＶＤＤの電位）の電圧が得られる。
【００１２】このような画素からの出力信号の読み出し
方法によって、Ｍ３のしきい値電圧の大きさや、各画素
内のＭ３のしきい値電圧のばらつきに関係しない出力が
得られるのである。ＳＨＳを所定時間の間、高電位にし
た後、ＳＨＳとＲＳを低電位とし、Ｍ６及びＭ４をオフ
にした後、所定時間だけＲＧとＴＧを同時に高電位と
し、Ｍ１とＭ２をオンにし、ノードＳＦとＰＤ（以下、
受光素子の出力側をＰＤともいう）をＶＤＤの電位にセ
ットする。ＰＤがＶＤＤにセットされた後、ＴＧが低電
位となりＭ２がオフになるので、それ以後ＰＤに入射し
た光によって発生した光信号は、ＰＤに蓄積される。こ
の画素のＰＤに光信号が蓄積される期間は、ＰＤがＶＤ
Ｄにセットされてから、次のフィールドでの同一行の信
号読み出し動作でＴＧが高電位になるまでの間である。
方法によって、Ｍ３のしきい値電圧の大きさや、各画素
内のＭ３のしきい値電圧のばらつきに関係しない出力が
得られるのである。ＳＨＳを所定時間の間、高電位にし
た後、ＳＨＳとＲＳを低電位とし、Ｍ６及びＭ４をオフ
にした後、所定時間だけＲＧとＴＧを同時に高電位と
し、Ｍ１とＭ２をオンにし、ノードＳＦとＰＤ（以下、
受光素子の出力側をＰＤともいう）をＶＤＤの電位にセ
ットする。ＰＤがＶＤＤにセットされた後、ＴＧが低電
位となりＭ２がオフになるので、それ以後ＰＤに入射し
た光によって発生した光信号は、ＰＤに蓄積される。こ
の画素のＰＤに光信号が蓄積される期間は、ＰＤがＶＤ
Ｄにセットされてから、次のフィールドでの同一行の信
号読み出し動作でＴＧが高電位になるまでの間である。
【００１３】次の第２行の画素１２に対する信号読み出
しは、第１行の画素１２に対する信号読出しが終った後
に、上述したように第１行の場合と同様に行われる（図
８の第２行のタイミング図を参照）。第１行と同様に、
第２行の画素の光信号蓄積期間は、この画素の信号読み
出しが終ってＰＤがＶＤＤにセットされてから、次のフ
ィールドの読み出しでＴＧが高電位になるまでの間であ
る。
しは、第１行の画素１２に対する信号読出しが終った後
に、上述したように第１行の場合と同様に行われる（図
８の第２行のタイミング図を参照）。第１行と同様に、
第２行の画素の光信号蓄積期間は、この画素の信号読み
出しが終ってＰＤがＶＤＤにセットされてから、次のフ
ィールドの読み出しでＴＧが高電位になるまでの間であ
る。
【００１４】
【発明が解決しようとする課題】ところで、第１行の画
素と第２行の画素の光信号蓄積期間は、長さは同じだ
が、開始時間にずれが生じていることになる。例えば、
画素の行が５００あり、３０分の１秒で各行の画素を順
次１回読み出すとすれば、上下１行間では、１５０００
分の１秒、第１行と第５００行では３０分の１秒だけ、
光信号蓄積の開始時間に差があることになる。
素と第２行の画素の光信号蓄積期間は、長さは同じだ
が、開始時間にずれが生じていることになる。例えば、
画素の行が５００あり、３０分の１秒で各行の画素を順
次１回読み出すとすれば、上下１行間では、１５０００
分の１秒、第１行と第５００行では３０分の１秒だけ、
光信号蓄積の開始時間に差があることになる。
【００１５】この光信号蓄積開始時間の違いは、動いて
いる被写体を撮像して、動画として人が見る時にはあま
り気にならないが、動画の一部を静止画として取り込
み、画像表示した場合には、輪郭が歪むなどの不具合が
生じる。これは、特に、静止画専用のデジタルカメラへ
のＭＯＳ型固体撮像装置の応用を困難とするものであ
る。
いる被写体を撮像して、動画として人が見る時にはあま
り気にならないが、動画の一部を静止画として取り込
み、画像表示した場合には、輪郭が歪むなどの不具合が
生じる。これは、特に、静止画専用のデジタルカメラへ
のＭＯＳ型固体撮像装置の応用を困難とするものであ
る。
【００１６】そこで本発明は、上記課題を解決し、ＭＯ
Ｓ型固体撮像装置において、受光素子の信号蓄積期間の
長さとその蓄積開始時間を全画素で同一にすることがで
きるようにし、これにより動く被写体を静止画として取
り込むときにも、画像の歪みを生じることのない、かつ
電子的なシャッタ機能を有し、しかも画素の構成を複雑
にすることのないＭＯＳ型固体撮像装置及びその撮像方
法を提供することを目的とするものである。
Ｓ型固体撮像装置において、受光素子の信号蓄積期間の
長さとその蓄積開始時間を全画素で同一にすることがで
きるようにし、これにより動く被写体を静止画として取
り込むときにも、画像の歪みを生じることのない、かつ
電子的なシャッタ機能を有し、しかも画素の構成を複雑
にすることのないＭＯＳ型固体撮像装置及びその撮像方
法を提供することを目的とするものである。
【００１７】
【課題を解決するための手段】上記目的を達成するため
の手段として、請求項１による本発明のＭＯＳ型固体撮
像装置は、光電変換により信号を生成し出力する受光素
子と、その信号を増幅する増幅用ＭＯＳトランジスタ
と、前記受光素子と前記増幅用ＭＯＳトランジスタの間
に設けられたスイッチ用ＭＯＳトランジスタとを有する
画素を複数個マトリクス状に配列したＭＯＳ型固体撮像
装置において、前記受光素子の出力部に接続された、前
記受光素子の出力部を一定電位にリセットとするリセッ
ト用ＭＯＳトランジスタを設けたことを特徴とするＭＯ
Ｓ型固体撮像装置を提供しようとするものである。
の手段として、請求項１による本発明のＭＯＳ型固体撮
像装置は、光電変換により信号を生成し出力する受光素
子と、その信号を増幅する増幅用ＭＯＳトランジスタ
と、前記受光素子と前記増幅用ＭＯＳトランジスタの間
に設けられたスイッチ用ＭＯＳトランジスタとを有する
画素を複数個マトリクス状に配列したＭＯＳ型固体撮像
装置において、前記受光素子の出力部に接続された、前
記受光素子の出力部を一定電位にリセットとするリセッ
ト用ＭＯＳトランジスタを設けたことを特徴とするＭＯ
Ｓ型固体撮像装置を提供しようとするものである。
【００１８】また、上記目的を達成するための手段とし
て、請求項２による本発明のＭＯＳ型固体撮像装置は、
光電変換により信号を生成し出力する受光素子と、その
信号を増幅する増幅用ＭＯＳトランジスタと、前記受光
素子と前記増幅用ＭＯＳトランジスタの間に設けられた
スイッチ用ＭＯＳトランジスタとを有する画素を複数個
マトリクス状に配列し画素部を構成したＭＯＳ型固体撮
像装置において、第１伝導型の基板と、この基板中に形
成された第２伝導型の第１領域と、この第１領域中に形
成された第１伝導型の第２領域とを有し、前記第２領域
の下に前記第１領域のない開口部を設け、前記第１領域
と前記第２領域とより前記受光素子を構成し、前記第１
領域の電位を変化させることにより、前記第２領域を出
力部とする前記受光素子の出力をリセットするトランジ
スタを有することを特徴とするＭＯＳ型固体撮像装置を
提供しようとするものである。
て、請求項２による本発明のＭＯＳ型固体撮像装置は、
光電変換により信号を生成し出力する受光素子と、その
信号を増幅する増幅用ＭＯＳトランジスタと、前記受光
素子と前記増幅用ＭＯＳトランジスタの間に設けられた
スイッチ用ＭＯＳトランジスタとを有する画素を複数個
マトリクス状に配列し画素部を構成したＭＯＳ型固体撮
像装置において、第１伝導型の基板と、この基板中に形
成された第２伝導型の第１領域と、この第１領域中に形
成された第１伝導型の第２領域とを有し、前記第２領域
の下に前記第１領域のない開口部を設け、前記第１領域
と前記第２領域とより前記受光素子を構成し、前記第１
領域の電位を変化させることにより、前記第２領域を出
力部とする前記受光素子の出力をリセットするトランジ
スタを有することを特徴とするＭＯＳ型固体撮像装置を
提供しようとするものである。
【００１９】また、上記目的を達成するための手段とし
て、請求項３による本発明のＭＯＳ型固体撮像装置の撮
像方法は、請求項１又は２に記載のＭＯＳ型固体撮像装
置の撮像方法であって、前記全画素の前記受光素子の出
力を同時に所定の電位に設定して前記受光素子による光
信号蓄積を開始し、所定時間経過後に前記全画素の前記
受光素子の出力を同時に前記増幅用トランジスタに入力
して保持した後、前記画素部の行毎に順次前記受光素子
の出力を前記増幅用トランジスタより出力して、全画素
の光信号蓄積を同時にかつ同一期間行うようにしたこと
を特徴とするＭＯＳ型固体撮像装置の撮像方法を提供し
ようとするものである。
て、請求項３による本発明のＭＯＳ型固体撮像装置の撮
像方法は、請求項１又は２に記載のＭＯＳ型固体撮像装
置の撮像方法であって、前記全画素の前記受光素子の出
力を同時に所定の電位に設定して前記受光素子による光
信号蓄積を開始し、所定時間経過後に前記全画素の前記
受光素子の出力を同時に前記増幅用トランジスタに入力
して保持した後、前記画素部の行毎に順次前記受光素子
の出力を前記増幅用トランジスタより出力して、全画素
の光信号蓄積を同時にかつ同一期間行うようにしたこと
を特徴とするＭＯＳ型固体撮像装置の撮像方法を提供し
ようとするものである。
【００２０】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して説明する。なお、以下の説明におい
て、従来例の構成と同一のものには、同一の参照符号を
付して、その説明を省略している。
て、図面を参照して説明する。なお、以下の説明におい
て、従来例の構成と同一のものには、同一の参照符号を
付して、その説明を省略している。
【００２１】（第１実施例）図１は、本発明によるＭＯ
Ｓ型固体撮像装置の概略構成図である。図２は、本発明
によるＭＯＳ型固体撮像装置の第1実施例における画素
を示す構成図である。図３は、本発明によるＭＯＳ型固
体撮像装置の第1実施例における制御信号のタイミング
を示す図である。
Ｓ型固体撮像装置の概略構成図である。図２は、本発明
によるＭＯＳ型固体撮像装置の第1実施例における画素
を示す構成図である。図３は、本発明によるＭＯＳ型固
体撮像装置の第1実施例における制御信号のタイミング
を示す図である。
【００２２】図1に示す本発明のＭＯＳ型固体撮像装置
１は、上述した従来例のＭＯＳ型固体撮像装置３０にお
けるアドレス制御装置２３に代えてアドレス制御装置３
を、行制御装置２４に代えて行制御装置４を、画素部２
２に代えて画素部２を、画素１２に代えて画素１０を用
いた以外は、従来例のＭＯＳ型固体撮像装置と同一構成
を有している。行制御回路4は、行制御回路２４から出
力される制御信号線に加えて、ＲＰＤ線、ＰＷＬ線の各
制御線（以下、単にＲＰＤ、ＰＷＬともいう）を有して
おり、本実施例においては、ＲＰＤが各行の画素１０に
接続されている。アドレス制御回路３は、このような行
制御回路４を制御している。
１は、上述した従来例のＭＯＳ型固体撮像装置３０にお
けるアドレス制御装置２３に代えてアドレス制御装置３
を、行制御装置２４に代えて行制御装置４を、画素部２
２に代えて画素部２を、画素１２に代えて画素１０を用
いた以外は、従来例のＭＯＳ型固体撮像装置と同一構成
を有している。行制御回路4は、行制御回路２４から出
力される制御信号線に加えて、ＲＰＤ線、ＰＷＬ線の各
制御線（以下、単にＲＰＤ、ＰＷＬともいう）を有して
おり、本実施例においては、ＲＰＤが各行の画素１０に
接続されている。アドレス制御回路３は、このような行
制御回路４を制御している。
【００２３】図２に示す本発明のＭＯＳ型固体撮像装置
の画素１０には、従来例の画素１２に対して、新たにＭ
ＯＳトランジスタＭ８（以下、単にＭ８ともいう）が追
加されている。ここで、Ｍ８について、そのドレインは
基準電圧供給線１５に接続され、そのゲートはＲＰＤに
接続され、そのソースは受光素子ＰＤのＮ側に接続され
ている。Ｍ８は、ＰＤのリセットを行うリセット用のト
ランジスタである。図２中において、Ｇはゲートを、Ｓ
はソースを、Ｄはドレインをそれぞれ示す。
の画素１０には、従来例の画素１２に対して、新たにＭ
ＯＳトランジスタＭ８（以下、単にＭ８ともいう）が追
加されている。ここで、Ｍ８について、そのドレインは
基準電圧供給線１５に接続され、そのゲートはＲＰＤに
接続され、そのソースは受光素子ＰＤのＮ側に接続され
ている。Ｍ８は、ＰＤのリセットを行うリセット用のト
ランジスタである。図２中において、Ｇはゲートを、Ｓ
はソースを、Ｄはドレインをそれぞれ示す。
【００２４】なお、各ＭＯＳトランジスタの機能を説明
すると、Ｍ１はＶＤＤセット用のスイッチとして、Ｍ２
は、ＰＤからの出力をセットするスイッチとして、Ｍ３
はＳＦの電位のアンプ用として、Ｍ４はスイッチとし
て、Ｍ５はＯＵＴに出力させる負荷用として、Ｍ６及び
Ｍ７はスイッチとして機能する。図３には、各制御線か
ら画素１０に供給される制御信号のタイミングが示され
ている。例として画素部２の第１行の画素１０及び第２
行の画素１０に対するものが示されているが、後述する
ように、他の行に対しても同様の動作を行う。横軸は時
間を示す。
すると、Ｍ１はＶＤＤセット用のスイッチとして、Ｍ２
は、ＰＤからの出力をセットするスイッチとして、Ｍ３
はＳＦの電位のアンプ用として、Ｍ４はスイッチとし
て、Ｍ５はＯＵＴに出力させる負荷用として、Ｍ６及び
Ｍ７はスイッチとして機能する。図３には、各制御線か
ら画素１０に供給される制御信号のタイミングが示され
ている。例として画素部２の第１行の画素１０及び第２
行の画素１０に対するものが示されているが、後述する
ように、他の行に対しても同様の動作を行う。横軸は時
間を示す。
【００２５】以下、本実施例における画素１０からの信
号処理について説明する。まず、画素部２の全画素１０
のＲＧを高電位にしてＭ１をオンし、全画素１０のノー
ドＳＦをＶＤＤの電位にセットする。次にＲＧを低電位
にしてＭ１をオフした後、全画素１０のＴＧを高電位に
してＭ２をオンする。これにより、全画素１０の受光素
子ＰＤから受光素子ＰＤの電位に比例した電圧がＳＦに
伝達される。その後、ＴＧを低電位にしＭ２をオフした
後、全画素１０のＲＰＤを高電位にしてＭ８をオンす
る。この結果、全画素１０の受光素子ＰＤがＶＤＤの電
位にセットされる。
号処理について説明する。まず、画素部２の全画素１０
のＲＧを高電位にしてＭ１をオンし、全画素１０のノー
ドＳＦをＶＤＤの電位にセットする。次にＲＧを低電位
にしてＭ１をオフした後、全画素１０のＴＧを高電位に
してＭ２をオンする。これにより、全画素１０の受光素
子ＰＤから受光素子ＰＤの電位に比例した電圧がＳＦに
伝達される。その後、ＴＧを低電位にしＭ２をオフした
後、全画素１０のＲＰＤを高電位にしてＭ８をオンす
る。この結果、全画素１０の受光素子ＰＤがＶＤＤの電
位にセットされる。
【００２６】受光素子ＰＤがＶＤＤにセットされた後、
ＲＰＤを低電位にし、Ｍ８をオフすると、これより全画
素１０が同時に光信号の蓄積をスタートする。すなわ
ち、全画素のフローティング状態の受光素子ＰＤに光が
入射してキャリアが発生し、受光素子ＰＤのＮ側に電荷
が蓄積される。この信号蓄積の期間は、全画素１０のＴ
Ｇが再び同時に高電位になるまでの時間となるように制
御されるので、結局、全画素１０とも信号蓄積時間の長
さと開始時間が同じになる。
ＲＰＤを低電位にし、Ｍ８をオフすると、これより全画
素１０が同時に光信号の蓄積をスタートする。すなわ
ち、全画素のフローティング状態の受光素子ＰＤに光が
入射してキャリアが発生し、受光素子ＰＤのＮ側に電荷
が蓄積される。この信号蓄積の期間は、全画素１０のＴ
Ｇが再び同時に高電位になるまでの時間となるように制
御されるので、結局、全画素１０とも信号蓄積時間の長
さと開始時間が同じになる。
【００２７】全画素１０同時にノードＳＦに転送された
信号は、その後は、従来例と同様に、１行ずつ順次読み
出される。最初に第１行の画素のＲＳが高電位となりＭ
４がオンすると、Ｍ５にはＶＢがかかっているので、
（ＰＤの電位に比例する電圧）−（Ｍ３のしきい値電
圧）の電圧がノードＯＵＴに現れる。その後ＳＨＳを高
電位にしＭ６をオンすると、この電圧で容量ＣＳが充電
される。
信号は、その後は、従来例と同様に、１行ずつ順次読み
出される。最初に第１行の画素のＲＳが高電位となりＭ
４がオンすると、Ｍ５にはＶＢがかかっているので、
（ＰＤの電位に比例する電圧）−（Ｍ３のしきい値電
圧）の電圧がノードＯＵＴに現れる。その後ＳＨＳを高
電位にしＭ６をオンすると、この電圧で容量ＣＳが充電
される。
【００２８】ＳＨＳを低電圧にし、Ｍ６をオフした後、
ＲＧを高電位にしてＭ１をオンするとノードＳＦはＶＤ
Ｄの電圧にセットされ、ノードＯＵＴの電圧が（ＶＤＤ
の電位）−（Ｍ３のしきい値電圧）に変化する。この電
圧で容量ＣＲを充電するためにＳＨＲを高電位にしＭ７
をオンする。容量ＣＳとＣＲは差動増幅器ＤＡの各入力
に接続しているので、ＤＡの出力として、（ＰＤの電位
に比例する電圧）−（ＶＤＤの電位）の電圧が得られ
る。これは、各画素１０毎のＭ３のしきい値電圧のばら
つきに関係しない出力となるので、画素１０ごとに固定
的に発生する固定パターン雑音がない。
ＲＧを高電位にしてＭ１をオンするとノードＳＦはＶＤ
Ｄの電圧にセットされ、ノードＯＵＴの電圧が（ＶＤＤ
の電位）−（Ｍ３のしきい値電圧）に変化する。この電
圧で容量ＣＲを充電するためにＳＨＲを高電位にしＭ７
をオンする。容量ＣＳとＣＲは差動増幅器ＤＡの各入力
に接続しているので、ＤＡの出力として、（ＰＤの電位
に比例する電圧）−（ＶＤＤの電位）の電圧が得られ
る。これは、各画素１０毎のＭ３のしきい値電圧のばら
つきに関係しない出力となるので、画素１０ごとに固定
的に発生する固定パターン雑音がない。
【００２９】第１行の画素の信号読出しが終了したら、
同様な方法で、第２行の画素の信号を読出し、これを繰
り返し１フィールドの信号読出しを行う。以上説明した
ように、本実施例では全画素１０とも同一の時間に受光
した光信号蓄積を開始し、同一の時間に、蓄積された光
信号を一括してノードＳＦに転送し、その後、一行づつ
の画素から信号を読み出すのであるから、動く被写体を
静止画として取り込む時にも画像の歪みを発生しない。
同様な方法で、第２行の画素の信号を読出し、これを繰
り返し１フィールドの信号読出しを行う。以上説明した
ように、本実施例では全画素１０とも同一の時間に受光
した光信号蓄積を開始し、同一の時間に、蓄積された光
信号を一括してノードＳＦに転送し、その後、一行づつ
の画素から信号を読み出すのであるから、動く被写体を
静止画として取り込む時にも画像の歪みを発生しない。
【００３０】また、本実施例では、受光素子ＰＤのリセ
ット用トランジスタＭ８は各画素行の信号読み出し動作
には無関係なのであるから、信号読み出し中のどのタイ
ミングでオン、オフしても良い。その結果、Ｍ８のオ
ン、オフ時間を調整して、電子シャッタの機能を実現す
ることができる。例えば、３０分の１秒で全画素を読み
出す場合では、図３のタイミングチャートの左端で１度
全画素の受光素子をリセットした後、全画素の読み出し
期間中に再度リセットしなければ、シャッタスピードは
３０分の１秒に相当する。又、例えば１０００分の１秒
のシャッタスピードを実現する時は、全画素の読み出し
期間が終る１０００分の１秒前に受光素子をリセットし
それまでに蓄積した光信号をキャンセルし、残りの時間
（１０００分の１秒間）に集めた光信号だけを読み出せ
ば良い。この機能を使えば、高速で動く被写体でも、ぶ
れの無い静止画として取り込むことができる。
ット用トランジスタＭ８は各画素行の信号読み出し動作
には無関係なのであるから、信号読み出し中のどのタイ
ミングでオン、オフしても良い。その結果、Ｍ８のオ
ン、オフ時間を調整して、電子シャッタの機能を実現す
ることができる。例えば、３０分の１秒で全画素を読み
出す場合では、図３のタイミングチャートの左端で１度
全画素の受光素子をリセットした後、全画素の読み出し
期間中に再度リセットしなければ、シャッタスピードは
３０分の１秒に相当する。又、例えば１０００分の１秒
のシャッタスピードを実現する時は、全画素の読み出し
期間が終る１０００分の１秒前に受光素子をリセットし
それまでに蓄積した光信号をキャンセルし、残りの時間
（１０００分の１秒間）に集めた光信号だけを読み出せ
ば良い。この機能を使えば、高速で動く被写体でも、ぶ
れの無い静止画として取り込むことができる。
【００３１】（第２実施例）図４は、本発明によるＭＯ
Ｓ型固体撮像装置の第２実施例における画素を示す構成
図である。図４に示す本発明のＭＯＳ型固体撮像装置１
における画素１１は、上述した実施例１の画素１０にお
ける受光素子ＰＤ及びリセット用トランジスタＭ８に代
えて縦型ＮＰＮ型構造トランジスタＴ１を用い、Ｍ８の
制御線ＲＰＤに変えて、Ｔ１にＰＷＬ線が接続されてい
る以外は、実施例１の画素と同一構成をしている。実施
例のＭＯＳ型固体撮像装置１は、本実施例においては、
行制御としてＰＷＬに代えてＲＰＤを用いる。
Ｓ型固体撮像装置の第２実施例における画素を示す構成
図である。図４に示す本発明のＭＯＳ型固体撮像装置１
における画素１１は、上述した実施例１の画素１０にお
ける受光素子ＰＤ及びリセット用トランジスタＭ８に代
えて縦型ＮＰＮ型構造トランジスタＴ１を用い、Ｍ８の
制御線ＲＰＤに変えて、Ｔ１にＰＷＬ線が接続されてい
る以外は、実施例１の画素と同一構成をしている。実施
例のＭＯＳ型固体撮像装置１は、本実施例においては、
行制御としてＰＷＬに代えてＲＰＤを用いる。
【００３２】ここで、縦型ＮＰＮ型構造トランジスタＴ
１（以下、単にＴ１ともいう）につき説明する。図５
は、本発明によるＭＯＳ型固体撮像装置の第２実施例に
おける受光素子の断面図である。図５において、３２
は、Ｎ型基板、３３はＰウェル領域、３１はＮ型領域、
３５は、Ｐウェル開口部、３４は空乏層を示す。受光素
子（ＰＤと示す）は、Ｎ型基板内のＰウェル領域３３
と、その中に形成されているＮ型領域３１のＰＮ接合で
形成する。
１（以下、単にＴ１ともいう）につき説明する。図５
は、本発明によるＭＯＳ型固体撮像装置の第２実施例に
おける受光素子の断面図である。図５において、３２
は、Ｎ型基板、３３はＰウェル領域、３１はＮ型領域、
３５は、Ｐウェル開口部、３４は空乏層を示す。受光素
子（ＰＤと示す）は、Ｎ型基板内のＰウェル領域３３
と、その中に形成されているＮ型領域３１のＰＮ接合で
形成する。
【００３３】Ｎ型領域３１の下にあるのＰウェル領域３
３の一部にＰウェルが無い開口部（Ｐウェル開口部３
５）を設ける。このＰウェル開口部３５の寸法ＷはＮ型
基板３１が電源電圧、Ｐウェル領域３３がグランド電位
の時、Ｐウェル開口部３５のＮ型領域が全部、空乏層と
なる様に設定する。
３の一部にＰウェルが無い開口部（Ｐウェル開口部３
５）を設ける。このＰウェル開口部３５の寸法ＷはＮ型
基板３１が電源電圧、Ｐウェル領域３３がグランド電位
の時、Ｐウェル開口部３５のＮ型領域が全部、空乏層と
なる様に設定する。
【００３４】ここでＮ型基板３２は基準電圧電源線１５
に接続されておりＶＤＤが供給されている。Ｐウェル領
域３３はＰＷＬに接続されており、Ｎ型領域はＭ２のソ
ースに接続されている。ＰＷＬがグランド電位のとき
（図４（Ａ）電荷蓄積時の場合）、Ｎ型領域３１とＮ型
基板３２は空乏層３４で分離され、光の入射により発生
した光キャリアはＮ型領域３１とＰウェル領域３３との
ＰＮ接合に蓄積される。
に接続されておりＶＤＤが供給されている。Ｐウェル領
域３３はＰＷＬに接続されており、Ｎ型領域はＭ２のソ
ースに接続されている。ＰＷＬがグランド電位のとき
（図４（Ａ）電荷蓄積時の場合）、Ｎ型領域３１とＮ型
基板３２は空乏層３４で分離され、光の入射により発生
した光キャリアはＮ型領域３１とＰウェル領域３３との
ＰＮ接合に蓄積される。
【００３５】一方、ＰＷＬをグランド電位と電源電位Ｖ
ＤＤとの中間程度に設定すると（図４（Ｂ）リセット時
の場合）、Ｎ型基板３２とＰウェル領域３３との逆バイ
アスが減少するので、Ｐウェル開口部３５における空乏
層３４が分離し、Ｎ型領域３１とＮ型基板３２が導通し
てＮ型領域は電源電位ＶＤＤとなり、受光素子はリセッ
トされる。
ＤＤとの中間程度に設定すると（図４（Ｂ）リセット時
の場合）、Ｎ型基板３２とＰウェル領域３３との逆バイ
アスが減少するので、Ｐウェル開口部３５における空乏
層３４が分離し、Ｎ型領域３１とＮ型基板３２が導通し
てＮ型領域は電源電位ＶＤＤとなり、受光素子はリセッ
トされる。
【００３６】従って、本実施例においては、上述の第１
実施例で説明した図３のタイミングチャートにおけるＲ
ＰＤをＰＷＬに代えて、かつＲＰＤを高電位にする代わ
りに、ＰＷＬを所定の電位にすれば、実施例１と同様の
信号取出しを行うことができることがわかる。すなわ
ち、本実施例では、全画素１１が同一の時間に受光によ
る光信号蓄積を開始し、同一の時間に、蓄積された光信
号を一括してノードＳＦに転送し、その後、一行づつの
画素から信号を読み出すのであるから、動く被写体を静
止画として取り込む時にも画像の歪みを発生しない。
実施例で説明した図３のタイミングチャートにおけるＲ
ＰＤをＰＷＬに代えて、かつＲＰＤを高電位にする代わ
りに、ＰＷＬを所定の電位にすれば、実施例１と同様の
信号取出しを行うことができることがわかる。すなわ
ち、本実施例では、全画素１１が同一の時間に受光によ
る光信号蓄積を開始し、同一の時間に、蓄積された光信
号を一括してノードＳＦに転送し、その後、一行づつの
画素から信号を読み出すのであるから、動く被写体を静
止画として取り込む時にも画像の歪みを発生しない。
【００３７】また、本実施例では、受光素子ＰＤとこれ
をリセットする機能を有するトランジスタＴ１における
リセット動作は各画素行の信号読み出し動作には無関係
なのであるから、信号読み出し中のどのタイミングでオ
ン、オフしても良い。その結果、Ｔ１のオン、オフ時間
を調整して、電子シャッタの機能を実現することができ
ることは実施例１と同様である。
をリセットする機能を有するトランジスタＴ１における
リセット動作は各画素行の信号読み出し動作には無関係
なのであるから、信号読み出し中のどのタイミングでオ
ン、オフしても良い。その結果、Ｔ１のオン、オフ時間
を調整して、電子シャッタの機能を実現することができ
ることは実施例１と同様である。
【００３８】第１実施例では１画素あたり５個のＭＯＳ
トランジスタで構成され、従来例の画素よりＭＯＳトラ
ンジスタが１個多く、その分だけ、受光素子の面積を小
さくする必要があったが、本実施例ではこの点も改善
し、受光素子の面積を従来例と同等にするものであり、
光に対する感度の低下を抑えることができる。なお、以
上縦型ＮＰＮトランジスタＴ１を例に説明したが、これ
に代えて、縦型ＰＮＰトランジスタを用いても良い。
トランジスタで構成され、従来例の画素よりＭＯＳトラ
ンジスタが１個多く、その分だけ、受光素子の面積を小
さくする必要があったが、本実施例ではこの点も改善
し、受光素子の面積を従来例と同等にするものであり、
光に対する感度の低下を抑えることができる。なお、以
上縦型ＮＰＮトランジスタＴ１を例に説明したが、これ
に代えて、縦型ＰＮＰトランジスタを用いても良い。
【００３９】
【発明の効果】以上説明したように、請求項１による本
発明のＭＯＳ型固体撮像装置は、光電変換により信号を
生成し出力する受光素子と、その信号を増幅する増幅用
ＭＯＳトランジスタと、前記受光素子と前記増幅用ＭＯ
Ｓトランジスタの間に設けられたスイッチ用ＭＯＳトラ
ンジスタとを有する画素を複数個マトリクス状に配列し
たＭＯＳ型固体撮像装置において、前記受光素子の出力
部に接続された、前記受光素子の出力部を一定電位にリ
セットとするリセット用ＭＯＳトランジスタを設けたこ
とにより、受光素子の信号蓄積期間の長さとその蓄積開
始時間を全画素で同一にすることができるようにし、こ
れにより動く被写体を静止画として取り込むときにも、
画像の歪みを生じることのない、かつ電子的なシャッタ
機能を有するＭＯＳ型固体撮像装置を提供することがで
きるという効果がある。
発明のＭＯＳ型固体撮像装置は、光電変換により信号を
生成し出力する受光素子と、その信号を増幅する増幅用
ＭＯＳトランジスタと、前記受光素子と前記増幅用ＭＯ
Ｓトランジスタの間に設けられたスイッチ用ＭＯＳトラ
ンジスタとを有する画素を複数個マトリクス状に配列し
たＭＯＳ型固体撮像装置において、前記受光素子の出力
部に接続された、前記受光素子の出力部を一定電位にリ
セットとするリセット用ＭＯＳトランジスタを設けたこ
とにより、受光素子の信号蓄積期間の長さとその蓄積開
始時間を全画素で同一にすることができるようにし、こ
れにより動く被写体を静止画として取り込むときにも、
画像の歪みを生じることのない、かつ電子的なシャッタ
機能を有するＭＯＳ型固体撮像装置を提供することがで
きるという効果がある。
【００４０】また、以上説明したように、請求項２によ
る本発明のＭＯＳ型固体撮像装置は、また、光電変換に
より信号を生成し出力する受光素子と、その信号を増幅
する増幅用ＭＯＳトランジスタと、前記受光素子と前記
増幅用ＭＯＳトランジスタの間に設けられたスイッチ用
ＭＯＳトランジスタとを有する画素を複数個マトリクス
状に配列し画素部を構成したＭＯＳ型固体撮像装置にお
いて、第１伝導型の基板と、この基板中に形成された第
２伝導型の第１領域と、この第１領域中に形成された第
１伝導型の第２領域とを有し、前記第２領域の下に前記
第１領域のない開口部を設け、前記第１領域と前記第２
領域とより前記受光素子を構成し、前記第１領域の電位
を変化させることにより、前記第２領域を出力部とする
前記受光素子の出力をリセットするトランジスタを有す
ることにより、受光素子の信号蓄積期間の長さとその蓄
積開始時間を全画素で同一にすることができるように
し、これにより動く被写体を静止画として取り込むとき
にも、画像の歪みを生じることのない、かつ電子的なシ
ャッタ機能を有し、しかも画素の構成を複雑にすること
のないＭＯＳ型固体撮像装置を提供することができると
いう効果がある。
る本発明のＭＯＳ型固体撮像装置は、また、光電変換に
より信号を生成し出力する受光素子と、その信号を増幅
する増幅用ＭＯＳトランジスタと、前記受光素子と前記
増幅用ＭＯＳトランジスタの間に設けられたスイッチ用
ＭＯＳトランジスタとを有する画素を複数個マトリクス
状に配列し画素部を構成したＭＯＳ型固体撮像装置にお
いて、第１伝導型の基板と、この基板中に形成された第
２伝導型の第１領域と、この第１領域中に形成された第
１伝導型の第２領域とを有し、前記第２領域の下に前記
第１領域のない開口部を設け、前記第１領域と前記第２
領域とより前記受光素子を構成し、前記第１領域の電位
を変化させることにより、前記第２領域を出力部とする
前記受光素子の出力をリセットするトランジスタを有す
ることにより、受光素子の信号蓄積期間の長さとその蓄
積開始時間を全画素で同一にすることができるように
し、これにより動く被写体を静止画として取り込むとき
にも、画像の歪みを生じることのない、かつ電子的なシ
ャッタ機能を有し、しかも画素の構成を複雑にすること
のないＭＯＳ型固体撮像装置を提供することができると
いう効果がある。
【００４１】また、以上説明したように、請求項３によ
る本発明のＭＯＳ型固体撮像装置の撮像方法は、請求項
１又は２に記載のＭＯＳ型固体撮像装置の撮像方法であ
って、前記全画素の前記受光素子の出力を同時に所定の
電位に設定して前記受光素子による光信号蓄積を開始
し、所定時間経過後に前記全画素の前記受光素子の出力
を同時に前記増幅用トランジスタに入力して保持した
後、前記画素部の行毎に順次前記受光素子の出力を前記
増幅用トランジスタより出力して、全画素の光信号蓄積
を同時にかつ同一期間行うようにしたことにより、受光
素子の信号蓄積期間の長さとその蓄積開始時間を全画素
で同一にすることができるようにし、これにより動く被
写体を静止画として取り込むときにも、画像の歪みを生
じることのない、かつ電子的なシャッタ機能を有するＭ
ＯＳ型固体撮像装置の撮像方法を提供することができる
という効果がある。
る本発明のＭＯＳ型固体撮像装置の撮像方法は、請求項
１又は２に記載のＭＯＳ型固体撮像装置の撮像方法であ
って、前記全画素の前記受光素子の出力を同時に所定の
電位に設定して前記受光素子による光信号蓄積を開始
し、所定時間経過後に前記全画素の前記受光素子の出力
を同時に前記増幅用トランジスタに入力して保持した
後、前記画素部の行毎に順次前記受光素子の出力を前記
増幅用トランジスタより出力して、全画素の光信号蓄積
を同時にかつ同一期間行うようにしたことにより、受光
素子の信号蓄積期間の長さとその蓄積開始時間を全画素
で同一にすることができるようにし、これにより動く被
写体を静止画として取り込むときにも、画像の歪みを生
じることのない、かつ電子的なシャッタ機能を有するＭ
ＯＳ型固体撮像装置の撮像方法を提供することができる
という効果がある。
【図１】本発明によるＭＯＳ型固体撮像装置の概略構成
図である。
図である。
【図２】本発明によるＭＯＳ型固体撮像装置の第1実施
例における画素を示す構成図である。
例における画素を示す構成図である。
【図３】本発明によるＭＯＳ型固体撮像装置の第1実施
例における制御信号のタイミングを示す図である。
例における制御信号のタイミングを示す図である。
【図４】本発明によるＭＯＳ型固体撮像装置の第２実施
例における画素を示す構成図である。
例における画素を示す構成図である。
【図５】本発明によるＭＯＳ型固体撮像装置の第２実施
例における受光素子の断面図である。
例における受光素子の断面図である。
【図６】従来例のＭＯＳ型固体撮像装置の概略構成図で
ある。
ある。
【図７】従来例のＭＯＳ型固体撮像装置における画素を
示す構成図である。
示す構成図である。
【図８】従来例のＭＯＳ型固体撮像装置における制御信
号のタイミングを示す図である。
号のタイミングを示す図である。
１…ＭＯＳ型固体撮像装置、２…画素部、３…アドレス
制御回路、４…行制御回路、５…列制御回路、６…デー
タ制御回路、７…信号処理回路、８…水平アドレス選択
回路、１０…画素、１１…画素、１２…画素、１５…基
準電圧供給線、１６…基準電圧供給線、２０…信号処理
部、２２…画素部、２３…アドレス制御回路、２４…行
制御回路、３０…ＭＯＳ型固体撮像装置、３１…Ｎ型領
域、３２…Ｎ型基板、３３…Ｐウェル領域、３４…空乏
層、３５…Ｐウェル開口部。
制御回路、４…行制御回路、５…列制御回路、６…デー
タ制御回路、７…信号処理回路、８…水平アドレス選択
回路、１０…画素、１１…画素、１２…画素、１５…基
準電圧供給線、１６…基準電圧供給線、２０…信号処理
部、２２…画素部、２３…アドレス制御回路、２４…行
制御回路、３０…ＭＯＳ型固体撮像装置、３１…Ｎ型領
域、３２…Ｎ型基板、３３…Ｐウェル領域、３４…空乏
層、３５…Ｐウェル開口部。
Claims (3)
- 【請求項１】光電変換により信号を生成し出力する受光
素子と、その信号を増幅する増幅用ＭＯＳトランジスタ
と、前記受光素子と前記増幅用ＭＯＳトランジスタの間
に設けられたスイッチ用ＭＯＳトランジスタとを有する
画素を複数個マトリクス状に配列したＭＯＳ型固体撮像
装置において、 前記受光素子の出力部に接続された、前記受光素子の出
力部を一定電位にリセットとするリセット用ＭＯＳトラ
ンジスタを設けたことを特徴とするＭＯＳ型固体撮像装
置。 - 【請求項２】光電変換により信号を生成し出力する受光
素子と、その信号を増幅する増幅用ＭＯＳトランジスタ
と、前記受光素子と前記増幅用ＭＯＳトランジスタの間
に設けられたスイッチ用ＭＯＳトランジスタとを有する
画素を複数個マトリクス状に配列し画素部を構成したＭ
ＯＳ型固体撮像装置において、 第１伝導型の基板と、この基板中に形成された第２伝導
型の第１領域と、この第１領域中に形成された第１伝導
型の第２領域とを有し、前記第２領域の下に前記第１領
域のない開口部を設け、前記第１領域と前記第２領域と
より前記受光素子を構成し、前記第１領域の電位を変化
させることにより、前記第２領域を出力部とする前記受
光素子の出力をリセットするトランジスタを有すること
を特徴とするＭＯＳ型固体撮像装置。 - 【請求項３】請求項１又は２に記載のＭＯＳ型固体撮像
装置の撮像方法であって、 前記全画素の前記受光素子の出力を同時に所定の電位に
設定して前記受光素子による光信号蓄積を開始し、所定
時間経過後に前記全画素の前記受光素子の出力を同時に
前記増幅用トランジスタに入力して保持した後、前記画
素部の行毎に順次前記受光素子の出力を前記増幅用トラ
ンジスタより出力して、全画素の光信号蓄積を同時にか
つ同一期間行うようにしたことを特徴とするＭＯＳ型固
体撮像装置の撮像方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000042465A JP2001238132A (ja) | 2000-02-21 | 2000-02-21 | Ｍｏｓ型固体撮像装置及びその撮像方法。 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000042465A JP2001238132A (ja) | 2000-02-21 | 2000-02-21 | Ｍｏｓ型固体撮像装置及びその撮像方法。 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001238132A true JP2001238132A (ja) | 2001-08-31 |
Family
ID=18565540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000042465A Pending JP2001238132A (ja) | 2000-02-21 | 2000-02-21 | Ｍｏｓ型固体撮像装置及びその撮像方法。 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001238132A (ja) |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1677514A2 (en) | 2005-01-04 | 2006-07-05 | Sony Corporation | Imaging apparatus and imaging method |
| US7132705B2 (en) | 2003-09-09 | 2006-11-07 | Seiko Epson Corporation | Solid state imaging device and method of driving the same |
| US7285764B2 (en) | 2003-09-09 | 2007-10-23 | Seiko Epson Corporation | Solid state imaging device and method of driving the same |
| JP2007324985A (ja) * | 2006-06-01 | 2007-12-13 | Olympus Corp | 固体撮像装置及びそれを用いた撮像装置システム |
| JP2008177593A (ja) * | 2008-02-18 | 2008-07-31 | Sony Corp | 固体撮像素子及びカメラ装置 |
| JP2008263352A (ja) * | 2007-04-11 | 2008-10-30 | Nikon Corp | 撮像素子、焦点検出装置および撮像装置 |
| US7557845B2 (en) | 2003-09-09 | 2009-07-07 | Seiko Epson Corporation | Solid state imaging device incorporating unwanted electric charge discharging channel and method of driving the same |
| JP2009188650A (ja) * | 2008-02-05 | 2009-08-20 | Olympus Imaging Corp | 撮像装置 |
| JP2010028320A (ja) * | 2008-07-16 | 2010-02-04 | Canon Inc | 光電変換装置、その駆動方法及び撮像装置 |
| JP2010519825A (ja) * | 2007-02-24 | 2010-06-03 | フラウンホーファーゲゼルシャフト ツール フォルデルング デル アンゲヴァンテン フォルシユング エー．フアー． | ピクセルセル、ピクセルセルを駆動する方法、アナログ振幅変調信号の包絡線の最大の位置を決定する方法、電荷量を決定する装置、容量性要素の電荷量を決定する装置及び方法、回路ノードを所定の電圧に設定する装置及び方法、電荷ベースでアナログ／デジタル変換する装置及び方法、並びに電荷ベースで信号を処理する装置及び方法 |
| JP2010539733A (ja) * | 2006-09-19 | 2010-12-16 | ウードゥヴェ セミコンダクターズ | アクティブｃｍｏｓ画素を有し連続的に積分および合算を行う移動型画像センサ |
| CN102209208A (zh) * | 2010-03-31 | 2011-10-05 | 索尼公司 | 固态成像设备、驱动方法及电子装置 |
| JP2011211182A (ja) * | 2010-03-12 | 2011-10-20 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP4853742B2 (ja) * | 2005-07-12 | 2012-01-11 | マイクロン テクノロジー， インク． | 二重変換利得ゲートとコンデンサーとｈｄｒ組み合わせ |
| JP2012049568A (ja) * | 2011-11-24 | 2012-03-08 | Sony Corp | 固体撮像素子及びカメラ装置 |
| US8493489B2 (en) | 2010-03-26 | 2013-07-23 | Sony Corporation | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus |
| US8513710B2 (en) | 2002-10-17 | 2013-08-20 | Sony Corporation | Solid-state imaging device and control method for same |
| US8576317B2 (en) | 2010-03-30 | 2013-11-05 | Sony Corporation | Solid-state image pickup apparatus signal processing method for a solid-state image pickup apparatus, and electronic apparatus |
| CN104079846A (zh) * | 2013-03-29 | 2014-10-01 | 索尼公司 | 比较器、固态摄像器件、电子设备及驱动方法 |
| US9041583B2 (en) | 2013-03-29 | 2015-05-26 | Sony Corporation | Comparator, solid-state imaging device, electronic apparatus, and driving method |
| JP2017022706A (ja) * | 2015-07-07 | 2017-01-26 | 株式会社半導体エネルギー研究所 | 撮像装置およびその動作方法 |
-
2000
- 2000-02-21 JP JP2000042465A patent/JP2001238132A/ja active Pending
Cited By (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8547463B2 (en) | 2002-10-17 | 2013-10-01 | Sony Corporation | Solid-state imaging device and control method for same |
| US8513710B2 (en) | 2002-10-17 | 2013-08-20 | Sony Corporation | Solid-state imaging device and control method for same |
| US7132705B2 (en) | 2003-09-09 | 2006-11-07 | Seiko Epson Corporation | Solid state imaging device and method of driving the same |
| US7285764B2 (en) | 2003-09-09 | 2007-10-23 | Seiko Epson Corporation | Solid state imaging device and method of driving the same |
| US7557845B2 (en) | 2003-09-09 | 2009-07-07 | Seiko Epson Corporation | Solid state imaging device incorporating unwanted electric charge discharging channel and method of driving the same |
| EP1677514A2 (en) | 2005-01-04 | 2006-07-05 | Sony Corporation | Imaging apparatus and imaging method |
| JP4853742B2 (ja) * | 2005-07-12 | 2012-01-11 | マイクロン テクノロジー， インク． | 二重変換利得ゲートとコンデンサーとｈｄｒ組み合わせ |
| JP2007324985A (ja) * | 2006-06-01 | 2007-12-13 | Olympus Corp | 固体撮像装置及びそれを用いた撮像装置システム |
| JP2010539733A (ja) * | 2006-09-19 | 2010-12-16 | ウードゥヴェ セミコンダクターズ | アクティブｃｍｏｓ画素を有し連続的に積分および合算を行う移動型画像センサ |
| US8669511B2 (en) | 2007-02-24 | 2014-03-11 | Jens Doege | Device and method for determination of a charge amount on a capacitive element, and a device and method for setting a circuit node at a predetermined voltage |
| US10553636B2 (en) | 2007-02-24 | 2020-02-04 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Pixel cell and its method for applying voltage generated in a photosensor to a gate capacitance and alternately resetting the applied voltage |
| US9478582B2 (en) | 2007-02-24 | 2016-10-25 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Pixel cell and its method for applying voltage generated in a photosensor to a gate capacitance and alternately resetting the applied voltage |
| US10115760B2 (en) | 2007-02-24 | 2018-10-30 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Pixel cell and its method for applying voltage generated in a photosensor to a gate capacitance and alternately resetting the applied voltage |
| JP2010519825A (ja) * | 2007-02-24 | 2010-06-03 | フラウンホーファーゲゼルシャフト ツール フォルデルング デル アンゲヴァンテン フォルシユング エー．フアー． | ピクセルセル、ピクセルセルを駆動する方法、アナログ振幅変調信号の包絡線の最大の位置を決定する方法、電荷量を決定する装置、容量性要素の電荷量を決定する装置及び方法、回路ノードを所定の電圧に設定する装置及び方法、電荷ベースでアナログ／デジタル変換する装置及び方法、並びに電荷ベースで信号を処理する装置及び方法 |
| JP2008263352A (ja) * | 2007-04-11 | 2008-10-30 | Nikon Corp | 撮像素子、焦点検出装置および撮像装置 |
| JP2009188650A (ja) * | 2008-02-05 | 2009-08-20 | Olympus Imaging Corp | 撮像装置 |
| JP2008177593A (ja) * | 2008-02-18 | 2008-07-31 | Sony Corp | 固体撮像素子及びカメラ装置 |
| JP2010028320A (ja) * | 2008-07-16 | 2010-02-04 | Canon Inc | 光電変換装置、その駆動方法及び撮像装置 |
| US9985069B2 (en) | 2010-03-12 | 2018-05-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9066035B2 (en) | 2010-03-12 | 2015-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including photosensor and transistor having oxide semiconductor active layer |
| US8766338B2 (en) | 2010-03-12 | 2014-07-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including photosensor and transistor having oxide semiconductor |
| JP2011211182A (ja) * | 2010-03-12 | 2011-10-20 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US8493489B2 (en) | 2010-03-26 | 2013-07-23 | Sony Corporation | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus |
| US9769396B2 (en) | 2010-03-30 | 2017-09-19 | Sony Corporation | Solid-state image pickup apparatus, signal processing method for a solid-state image pickup apparatus, and electronic apparatus |
| US10257452B2 (en) | 2010-03-30 | 2019-04-09 | Sony Corporation | Solid-state image pickup apparatus, signal processing method for a solid-state image pickup apparatus, and electronic apparatus |
| US8964086B2 (en) | 2010-03-30 | 2015-02-24 | Sony Corporation | Solid-state image pickup apparatus, signal processing method for a solid-state image pickup apparatus, and electronic apparatus |
| US9986178B2 (en) | 2010-03-30 | 2018-05-29 | Sony Corporation | Solid-state image pickup apparatus, signal processing method for a solid-state image pickup apparatus, and electronic apparatus |
| US9215390B2 (en) | 2010-03-30 | 2015-12-15 | Sony Corporation | Solid-state image pickup apparatus, signal processing method for a solid-state image pickup apparatus, and electronic apparatus |
| US9462200B2 (en) | 2010-03-30 | 2016-10-04 | Sony Corporation | Solid-state image pickup apparatus, signal processing method for a solid-state image pickup apparatus, and electronic apparatus |
| US8576317B2 (en) | 2010-03-30 | 2013-11-05 | Sony Corporation | Solid-state image pickup apparatus signal processing method for a solid-state image pickup apparatus, and electronic apparatus |
| US8482645B2 (en) | 2010-03-31 | 2013-07-09 | Sony Corporation | Solid-state imaging device, driving method and electronic apparatus |
| CN102209208B (zh) * | 2010-03-31 | 2015-08-19 | 索尼公司 | 固态成像设备、驱动方法及电子装置 |
| CN102209208A (zh) * | 2010-03-31 | 2011-10-05 | 索尼公司 | 固态成像设备、驱动方法及电子装置 |
| JP2012049568A (ja) * | 2011-11-24 | 2012-03-08 | Sony Corp | 固体撮像素子及びカメラ装置 |
| CN104079846A (zh) * | 2013-03-29 | 2014-10-01 | 索尼公司 | 比较器、固态摄像器件、电子设备及驱动方法 |
| US9985622B2 (en) | 2013-03-29 | 2018-05-29 | Sony Corporation | Comparator, solid-state imaging device, electronic apparatus, and driving method |
| US9041583B2 (en) | 2013-03-29 | 2015-05-26 | Sony Corporation | Comparator, solid-state imaging device, electronic apparatus, and driving method |
| US11095278B2 (en) | 2013-03-29 | 2021-08-17 | Sony Corporation | Comparator, solid-state imaging device, electronic apparatus, and driving method |
| JP2017022706A (ja) * | 2015-07-07 | 2017-01-26 | 株式会社半導体エネルギー研究所 | 撮像装置およびその動作方法 |
| JP2020182228A (ja) * | 2015-07-07 | 2020-11-05 | 株式会社半導体エネルギー研究所 | 撮像装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001238132A (ja) | Ｍｏｓ型固体撮像装置及びその撮像方法。 | |
| US10021321B2 (en) | Imaging device and imaging system | |
| JP4529834B2 (ja) | 固体撮像装置、固体撮像装置の駆動方法および撮像装置 | |
| JP3774499B2 (ja) | 光電変換装置 | |
| Aw et al. | A 128/spl times/128-pixel standard-cmos image sensor with electronic shutter | |
| US5898168A (en) | Image sensor pixel circuit | |
| US7518647B2 (en) | Image sensor for removing horizontal noise | |
| US6248991B1 (en) | Sequential correlated double sampling technique for CMOS area array sensors | |
| US20080246869A1 (en) | Differential readout from pixels in CMOS sensor | |
| US20060261251A1 (en) | In-pixel kTC noise suppression using circuit techniques | |
| JP2002516530A (ja) | キャパシタレス相関二重サンプリング方式のアクティブ画素センサ | |
| JP4288346B2 (ja) | 撮像装置及び画素回路 | |
| JP2011205512A (ja) | 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器 | |
| JPH1084507A (ja) | 能動画素イメージセンサ及びその製造方法 | |
| KR20010034765A (ko) | 전역 리셋을 갖는 이미징 어레이용 저-노이즈 액티브 픽셀센서 | |
| JP4366846B2 (ja) | 固体撮像装置 | |
| JP2013005396A (ja) | 固体撮像装置、固体撮像装置の駆動方法、及び電子機器 | |
| JP3724188B2 (ja) | 固体撮像装置 | |
| JP4300635B2 (ja) | 固体撮像装置 | |
| JP3536896B2 (ja) | 固体撮像素子 | |
| JP4236271B2 (ja) | 光電変換装置 | |
| JP2003087657A (ja) | 固体撮像装置 | |
| JP2000050164A (ja) | 信号処理装置及びそれを用いた撮像装置 | |
| JPH10233964A (ja) | ２値化信号形成用固体撮像装置 | |
| JP4345175B2 (ja) | 固体撮像装置 |