JP2003087657A

JP2003087657A - 固体撮像装置

Info

Publication number: JP2003087657A
Application number: JP2002006657A
Authority: JP
Inventors: Hidefumi Tanaka; 英史田中; Masanori Funaki; 正紀舟木
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 2001-06-28
Filing date: 2002-01-15
Publication date: 2003-03-20

Abstract

(57)【要約】【課題】従来のＣＭＯＳイメージセンサは、フレーム
シャッタができず、また、増幅用トランジスタの基板効
果や大きなしきい値電圧により、信号出力が下がりロス
を招いている。【解決手段】フォトダイオードＰＤに入射光量に応じ
た量の電荷が蓄積され、ＭＯＳ型ゲートＭｇｘ１を通し
てＭＯＳ型ゲートＭｃｃｄの直下の基板に転送されて蓄
積される。この電荷は、ＭＯＳ型ゲートＭｇｘ２を通し
てＦＤで電位変化に変換される。ＦＤの電位は、画素選
択用トランジスタＭｓｅｌがオフのときに増幅用トラン
ジスタＭａｍｐで増幅されて信号出力ライン１１へ出力
される。トランジスタＭａｍｐは、他のトランジスタＭ
ｓｅｌ、ＭｒｓｔやゲートＭｃｃｄ、Ｍｇｘ１、Ｍｇｘ
２とは基板が分離して構成されており、基板効果を避
け、また、他の素子よりもしきい値が低く設定された構
造とされている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は固体撮像装置に係
り、特に蓄積転送部を画素内に持ったＣＭＯＳイメージ
センサと称する固体撮像装置に関する。

【０００２】

【従来の技術】従来の固体撮像素子には、大きく分けて
ＣＣＤ方式とＣＭＯＳセンサ方式の２つがある。両者の
違いは、光を電荷に変換するフォトダイオードではな
く、フォトダイオードの電荷の情報を各受光素子の外に
如何に伝えるかというところにある。すなわち、ＣＣＤ
方式は、フォトダイオードに発生した電荷を電荷転送素
子（ＣＣＤ：charge coupled device）により直接に外
部へ転送する。一方、ＣＭＯＳセンサ方式は、フォトダ
イオードに発生した電荷による電位の情報を、各フォト
ダイオードに対応して設けられたアンプを通して画素外
部に出力する。

【０００３】これらＣＣＤ方式とＣＭＯＳセンサ方式の
得失は次の通りである。まず、作成プロセスに関して
は、ＣＣＤ方式は特殊プロセスで作成することが必要
で、専用ラインが必要となる。これに対し、ＣＭＯＳセ
ンサ方式は、通常のＣＭＯＳ−ＬＳＩプロセスと殆ど同
じプロセスで作成できるので、ＣＭＯＳ−ＬＳＩ用のラ
インをそのまま使え、また、エリアセンサと他のＣＭＯ
Ｓ回路を混在できるというメリットがある。

【０００４】次に、固定パターン雑音に関しては、ＣＭ
ＯＳセンサ方式は、ＣＣＤ方式に比べて固定パターン雑
音が大きいという問題点がある。固定パターン雑音は、
主にアンプ用トランジスタのしきい値電圧のばらつきに
起因している。更に、電源の数はＣＣＤ方式では、電荷
転送を実行するために複数の電源が必要になるが、ＣＭ
ＯＳセンサ方式は単一電源でよく、ＣＣＤ方式よりも電
圧が低い。従って、消費電力は、ＣＭＯＳセンサ方式の
方がＣＣＤ方式よりも少ないというメリットがある。

【０００５】次に、上記のＣＭＯＳセンサ方式の固体撮
像装置の画素構成について説明する。図８は従来の固体
撮像装置の一例の構成図を示す。この従来の固体撮像装
置は、最も一般的なＣＭＯＳセンサ方式の固体撮像装
置、すなわちＣＭＯＳイメージセンサを示しており、フ
ォトダイオード１_１１〜１_３３と、アンプ２_１１〜２_３
_３と、転送用スイッチ３_１１〜３_３３とが３行３列に配
置された構成とされている。１個のフォトダイオード１
ｉｊと１個のアンプ２ｉｊと転送用スイッチ３ｉｊ（ｉ
＝１〜３、ｊ＝１〜３）とが１個の画素を構成してい
る。ここでは、説明の簡単にために、３行３列の２次元
に配置された９個の画素からなる構成であるが、画素数
はこれに限定されるものではなく、また、画素が一列に
並んだ一次元配置構成の場合もある。

【０００６】上記の各画素のうち、図示しない垂直シフ
トレジスタで各行の（水平方向に配置されている）複数
の画素の動作が、各行毎に（通常は上の行から下の行に
向かう）制御され、フォトダイオード１_１１〜１_３３に
より被写体入射光を別々に光電変換して得られた電荷を
電位に変換し、アンプ２_１１〜２_３３によりそれぞれ増
幅された各信号は、対応して設けられた転送用スイッチ
３_１１〜３_３３を介して列単位でノイズキャンセラ４に
供給され、ここでノイズキャンセル動作された後、図示
しない水平シフトレジスタにより各列の信号が撮像信号
として出力される。通常の水平シフト処理は、右の列か
ら左の列方向に処理が進む。なお、行と列は逆に配置す
ることも可能である。

【０００７】図９（Ａ）は従来の固体撮像装置の１画素
分の一例の等価回路図を示す。図９（Ａ）に示す従来の
固体撮像装置は、最も一般的な転送トランジスタ付きの
ＣＭＯＳイメージセンサの画素構成を示しており、フォ
トダイオードＰＤ１個に、ＭＯＳ型電界効果トランジス
タ（以下、単にトランジスタという）４個から構成され
ている。

【０００８】これら４個のトランジスタは、フォトダイ
オードＰＤのＮ型層にソースが接続された転送用トラン
ジスタＭｇｘと、トランジスタＭｇｘのドレインにソー
スが接続されたリセット用トランジスタＭｒｓｔと、ト
ランジスタＭｇｘのドレインとトランジスタＭｒｓｔの
ソースにゲートが接続された増幅用トランジスタＭａｍ
ｐと、増幅用トランジスタＭａｍｐのソースにドレイン
が接続され、かつ、ソースが信号出力ライン８に接続さ
れた行選択用トランジスタＭｓｅｌ′であり、通常これ
らはいずれもｎチャネルのＦＥＴである。

【０００９】リセット用トランジスタＭｒｓｔは、増幅
用トランジスタＭａｍｐのゲート電圧をリセットする。
増幅用トランジスタＭａｍｐは、フォトダイオードＰＤ
の発生した電荷による電圧の変動を増幅する。行選択用
トランジスタＭｓｅｌ′は、出力する行を選択する。転
送用トランジスタＭｇｘは、フォトダイオードＰＤの電
荷を増幅用トランジスタＭａｍｐのゲートに転送する。

【００１０】次に、この従来装置の動作について説明す
る。図９（Ａ）に示す画素は最上行、最下行でない、ど
こか中間の行のある列の画素であるとする。まず、行選
択用トランジスタＭｓｅｌ′、リセット用トランジスタ
Ｍｒｓｔがそれぞれオフである状態から、図９（Ｂ）に
示すようにリセット用トランジスタＭｒｓｔのゲート電
圧がハイレベルとされてリセット用トランジスタＭｒｓ
ｔがオンしたとすると、増幅用トランジスタＭａｍｐの
ゲート電位Ｖｐは、（Ｖｄｄ−Ｖｔｈｒｓｔ）となる。

【００１１】ここで、ＶｄｄはトランジスタＭｒｓｔ及
びＭａｍｐのドレインに印加される電源電圧、Ｖｔｈｒ
ｓｔはリセット用トランジスタＭｒｓｔのしきい値電圧
である。トランジスタＭａｍｐのゲート電圧Ｖｐを上記
の電圧にするリセットは一定期間で行われ、その後トラ
ンジスタＭｒｓｔのゲート電圧が図９（Ｂ）に示すよう
にローレベルとされてトランジスタＭｒｓｔはオフされ
る。トランジスタＭｓｅｌ′がオフである期間Ｔ１で
は、出力信号線８には図９（Ｅ）に示すように、出力は
ない。

【００１２】続いて、行選択用トランジスタＭｓｅｌ′
のゲート電圧が図９（Ｃ）に示すようにハイレベルとさ
れ、トランジスタＭｓｅｌ′がオンとされると、ソース
フォロワ回路である増幅用トランジスタＭａｍｐが動作
状態となり、そのゲート電圧ＶｐからトランジスタＭａ
ｍｐのしきい値電圧Ｖｔｈａｍｐを差し引いた（Ｖｐ−
Ｖｔｈａｍｐ）の値の電圧がトランジスタＭａｍｐのソ
ースから出力される。ノイズキャンセラ（図８の４）は
この値を記憶する。このときの信号出力ライン８への出
力電位は図９（Ｅ）にＴ２で示す期間の一定電位であ
る。

【００１３】続いて、行選択用トランジスタＭｓｅｌ′
をオンした状態が継続している状態で、転送用トランジ
スタＭｇｘのゲート電圧が図９（Ｄ）に示すように一定
期間Ｔ３の間ハイレベルとなり、この期間Ｔ３の間トラ
ンジスタＭｇｘがオンとなる。この期間Ｔ３では、フォ
トダイオードＰＤに被写体からの光を入射してフォトダ
イオードＰＤにより光電変換して得られた電荷がトラン
ジスタＭｇｘのソース、ドレインを通して増幅用トラン
ジスタＭａｍｐのゲートに転送される。転送後トランジ
スタＭｇｘはオフとなる。

【００１４】これにより、トランジスタＭａｍｐのゲー
ト電圧はＶｓｉｇだけ下がる。この結果、フォトダイオ
ードＰＤは電荷が無くなり、リセットされる。一方、画
素から出力信号ライン８への出力電位は、図９（Ｅ）に
示すように、（Ｖｐ−Ｖｓｉｇ−Ｖｔｈａｍｐ）とな
る。期間Ｔ４の間ノイズキャンセラは、この値と前記期
間Ｔ２で記憶した値の差をとり、信号成分Ｖｓｉｇを取
り出す。

【００１５】期間Ｔ４経過後に行選択用トランジスタＭ
ｓｅｌ′のゲート電圧が図９（Ｃ）に示すようにローレ
ベルとされ、トランジスタＭｓｅｌ′がオフとされ、他
の画素の処理が終わるのを待つ。その後、再び最初に戻
り、行選択用トランジスタＭｓｅｌ′がオフの状態でリ
セット用トランジスタＭｒｓｔがオンとされる。

【００１６】

【発明が解決しようとする課題】しかるに、上記の図９
（Ａ）に示した従来の固体撮像装置であるＣＭＯＳイメ
ージセンサは、電荷蓄積部がないため、フレームシャッ
タ（時間的に揃った画像）ができない。また、増幅用ト
ランジスタＭａｍｐには基板効果があるために、信号出
力が下がりロスを招いている。

【００１７】また、増幅用トランジスタＭａｍｐのしき
い値電圧の分Ｖｔｈａｍｐだけ信号出力電位が低下する
が、他のトランジスタＭｇｘ、Ｍｒｓｔ、Ｍｓｅｌ′と
同じ作り方をしているため、しきい値電圧が必要以上に
大きく信号のダイナミックレンジを小さくし、その分信
号のロスを招いている。更に、上記の従来装置では、行
選択用トランジスタＭｓｅｌ′が増幅用トランジスタＭ
ａｍｐと信号出力ライン８との間にあるので、直列抵抗
になって信号のロスを招いている。

【００１８】本発明は以上の点に鑑みてなされたもの
で、フレームシャッタが可能な固体撮像装置を提供する
ことを目的とする。

【００１９】また、本発明の他の目的は、増幅用トラン
ジスタの基板効果やしきい値電圧による信号のロスや直
列抵抗として作用するための信号のロスを除去し得る固
体撮像装置を提供することにある。

【００２０】

【課題を解決するための手段】上記の目的を達成するた
め、第１の発明は、被写体からの入射光を光電変換する
フォトダイオードと、フォトダイオードで光電変換して
得られる電荷を蓄積する電荷蓄積部と、電荷蓄積部から
転送される電荷を電位変化に変換するフローティングデ
ィフュージョンに接続されて電位変化を増幅する増幅用
トランジスタとを少なくとも備えている基板上に形成さ
れた各画素が、二次元マトリクス状に又は一次元ライン
状に複数配列された固体撮像装置において、電荷蓄積部
は、基板の所定領域にフォトダイオードからの電荷を一
時的に蓄積する蓄積用ゲートと、フォトダイオードと蓄
積用ゲートの間に設けられてフォトダイオードからの電
荷を蓄積用ゲートの直下の所定領域へ転送する第１のス
イッチ用ゲートと、蓄積用ゲートとフローティングディ
フュージョンの間に設けられて蓄積用ゲートの直下の所
定領域に蓄積されている電荷をフローティングディフュ
ージョンへ転送する第２のスイッチ用ゲートとからな
り、オン状態の時にフローティングディフュージョンを
リセット電位とする第１のリセット用トランジスタと、
信号出力時にオンとされてフローティングディフュージ
ョンをグランド電位に固定する画素選択用トランジスタ
とを設け、フローティングディフュージョンにゲートが
接続され、ソースが信号出力ラインに接続されたソース
フォロワ型の増幅用トランジスタを含む基板（ウェル）
を、電荷蓄積部と第１のリセット用トランジスタと画素
選択用トランジスタを含む基板（ウェル）と分離すると
共に、増幅用トランジスタの基板と増幅用トランジスタ
のソースを接続した構成としたことを特徴とする。

【００２１】この発明では、電荷蓄積部を設けているの
で、同時刻に全画素のフォトダイオードで光電変換した
被写体からの入射光に応じた電荷を、全画素の電荷蓄積
部で同時に蓄積してから転送することができる。また、
この発明では、増幅用トランジスタの基板をソースと接
続しているため、増幅用トランジスタの基板電位がソー
ス電位と同電位となり、増幅用トランジスタの基板効果
を避けることができる。更に、この発明では、画素選択
用トランジスタを電荷蓄積部と増幅用トランジスタの間
に設けるようにしたため、増幅用トランジスタのソース
と信号出力ラインの間に直列抵抗となる画素選択用トラ
ンジスタを接続しないようにできる。

【００２２】また、上記の目的を達成するため、第２の
発明は増幅用トランジスタのしきい値電圧を、第１のリ
セット用トランジスタ及び画素選択用トランジスタのし
きい値電圧よりも低く設定したことを特徴とする。この
発明では、増幅用トランジスタのしきい値電圧を第１の
リセット用トランジスタ及び画素選択用トランジスタの
しきい値電圧よりも低く設定することができるため、出
力画素信号のダイナミックレンジを大きくすることがで
きる。

【００２３】更に、上記の目的を達成するため、第３の
発明はフォトダイオードのＮ型層と所定のリセット電圧
入力端子との間に、任意のタイミングでスイッチングさ
れ、オン時にフォトダイオードをリセットする第２のリ
セット用トランジスタを接続したことを特徴とする。本
発明は、フォトダイオードを任意のタイミングでリセッ
トすることができる。

【００２４】また、上記の目的を達成するため、第４の
発明は、被写体からの入射光を光電変換するフォトダイ
オードと、フォトダイオードで光電変換して得られる電
荷を蓄積する電荷蓄積部と、電荷蓄積部から転送される
電荷を電位変化に変換して増幅する増幅用トランジスタ
とを少なくとも備えている基板上に形成された各画素
が、二次元マトリクス状に又は一次元ライン状に複数配
列された固体撮像装置において、オン状態の時にフォト
ダイオードをリセット電位とするリセット用トランジス
タを設けると共に、電荷蓄積部を、基板の所定領域にフ
ォトダイオードからの電荷を一時的に蓄積する蓄積用ゲ
ートと、フォトダイオードと蓄積用ゲートの間に設けら
れてフォトダイオードからの電荷を蓄積用ゲートの直下
の所定領域へ転送する第１のスイッチ用ゲートと、蓄積
用ゲートと増幅用トランジスタの間に設けられて蓄積用
ゲートの直下の所定領域に蓄積されている電荷を増幅用
トランジスタへ転送する第２のスイッチ用ゲートとから
なる構成とし、全画素のリセット用トランジスタを同時
にオン状態にして、全画素のフォトダイオードを同時に
リセット電位にした後、全画素のリセット用トランジス
タを同時にオフにし、全画素のフォトダイオードに被写
体光像を照射して被写体光像による電荷を発生させ、次
に全画素の第１のスイッチ用ゲートを同時にオンにして
全画素のフォトダイオードに発生した電荷を蓄積用ゲー
トの直下の所定領域へ転送して蓄積した後、全画素の第
１のスイッチ用ゲートを同時にオフにし、次に映像同期
信号に基づいて所定の順番で各画素の第２のスイッチ用
ゲートを順次オンにして、同じ画素の蓄積用ゲートの直
下の所定領域に転送されている電荷を電位に変化させて
増幅用トランジスタへ転送する制御手段を備え、映像同
期信号に同期して所定の順番で選択された各画素の増幅
用トランジスタから映像信号を出力することを特徴とす
る。

【００２５】この発明では、電荷蓄積部を設けているの
で、同時刻に全画素のフォトダイオードで光電変換した
被写体からの入射光に応じた電荷を、全画素の電荷蓄積
部で同時に蓄積してから転送することができる。また、
この発明では、第２のスイッチ用ゲートにより画素選択
をしているので、増幅用トランジスタのソースと信号出
力ラインの間に直列抵抗となる画素選択用トランジスタ
を接続しないようにできる。

【００２６】また、上記の目的を達成するため、第５の
発明は、上記の第４の発明の制御手段に代えて、全画素
のリセット用トランジスタを同時にオン状態にして、全
画素のフォトダイオードを同時にリセット電位にした
後、全画素のリセット用トランジスタを同時にオフに
し、全画素のフォトダイオードに被写体光像を照射して
被写体光像による電荷を発生させ、次に全画素の第１の
スイッチ用ゲートを同時にオンにして全画素のフォトダ
イオードに発生した電荷を蓄積用ゲートの直下の所定領
域へ転送して蓄積した後、全画素の第１のスイッチ用ゲ
ートを同時にオフにすると共に、全画素のリセット用ト
ランジスタを同時にオン状態にする一連の動作を所定回
数繰り返して、間欠的に発生した被写体光像の電荷を蓄
積用ゲートの直下の所定領域で加算して蓄積した後、映
像同期信号に基づいて所定の順番で各画素の第２のスイ
ッチ用ゲートを順次オンにして、同じ画素の蓄積用ゲー
トの直下の所定領域に転送されている電荷を電位に変化
させて増幅用トランジスタへ転送する間欠シャッター制
御手段を備えるようにしたものである。この発明では、
全画素の電荷蓄積部へ同時刻での間欠被写体光像の電荷
を加算して蓄積できる。

【００２７】また、第６の発明は、第５の発明の各画素
の増幅用トランジスタから順番に出力される被写体光像
が間欠的に積算された映像信号を、繰り返し出力されて
動画像として用いられることを特徴とする。この発明で
は、全画素の電荷蓄積部へ同時刻での間欠被写体光像の
電荷を加算して蓄積する動作を標準テレビ信号の同期信
号に基づいて連続的に行うことにより、動画像として用
いることができる。

【００２８】また、上記の目的を達成するため、第７の
発明は、第４乃至第６の発明における増幅用トランジス
タを含む基板（ウェル）を、電荷蓄積部とリセット用ト
ランジスタとフォトダイオードを含む基板（ウェル）と
分離すると共に、増幅用トランジスタの基板と増幅用ト
ランジスタのソースを接続した構成としたことを特徴と
する。この発明では、増幅用トランジスタの基板をソー
スと接続しているため、増幅用トランジスタの基板電位
がソース電位と同電位となり、増幅用トランジスタの基
板効果を避けることができる。

【００２９】

【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。図１（Ａ）は本発明になる固体
撮像装置の一実施の形態の１画素回路の等価回路図を示
す。同図（Ａ）に示す１画素回路１０は、電源電圧Ｖｄ
ｄが印加されるフォトダイオードＰＤのＮ型層と、増幅
用トランジスタＭａｍｐのゲートとの間に、蓄積用ＭＯ
Ｓ型ゲートＭｃｃｄと、蓄積用ＭＯＳ型ゲートＭｃｃｄ
を中央にして隣接配置された２つのスイッチ用ＭＯＳ型
ゲートＭｇｘ１及びＭｇｘ２からなる電荷蓄積部が設け
られている。一方のＭＯＳ型ゲートＭｇｘ１がフォトダ
イオードＰＤに接続され、他方のＭＯＳ型ゲートＭｇｘ
２がＦＤ（フローティングディフュージョン）に接して
いる。

【００３０】ＦＤは電荷量を電位変化に変換する。ま
た、リセット用トランジスタＭｒｓｔは、ドレインが所
定の電位の供給ライン（通常は電源電圧Ｖｄｄ）に接続
され、ソースがＦＤに接して設けられて、ＦＤをリセッ
ト電位にする。また、画素選択用トランジスタＭｓｅｌ
は、ドレインがＦＤに、ソースがグランドに接続され、
ゲートに画素選択用制御信号が印加されてスイッチング
動作する。

【００３１】更に、増幅用トランジスタＭａｍｐは、ゲ
ートがＦＤに接続され、ドレインが所定の電位の供給ラ
イン（通常は電源電圧Ｖｄｄ）に接続され、ソースが信
号出力ライン１１に接続されており、そのソースとフロ
ーティング状態の基板とが接続され、基板効果が起こら
ないようにした構成とされており、また、ソースフォロ
ワ回路を構成している。この増幅用トランジスタＭａｍ
ｐのしきい値電圧は、他のゲート又はトランジスタＭｃ
ｃｄ、Ｍｇｘ１、Ｍｇｘ２、Ｍｒｓｔ及びＭｓｅｌのし
きい値電圧よりも低く設定されており、フローティング
ドレインの電位変化をより小さなロスで、信号出力ライ
ン１１に伝送する。

【００３２】次に、この１画素回路１０の動作につい
て、図１（Ｂ）〜（Ｆ）の電荷とポテンシャルの移動の
様子を示すタイミングチャート、及び図２のタイミング
チャートと共に説明する。まず、ＭＯＳ型ゲートＭｃｃ
ｄ、Ｍｇｘ１及びＭｇｘ２がそれぞれオフである状態に
おいて、フォトダイオードＰＤに被写体からの入射光を
光電変換して得られた電荷が発生し、図１（Ｂ）に模式
的に示すようにフォトダイオードＰＤに入射光量に応じ
た量の電荷（電子）が蓄積される。

【００３３】続いて、図示しない制御回路からの制御信
号により全画素のＭＯＳ型ゲートＭｇｘ１及びＭｃｃｄ
に図２（Ａ）、（Ｂ）に示すように時刻ｔ１でそれぞれ
ハイレベルの制御信号が供給されて、全画素のＭＯＳ型
ゲートＭｇｘ１及びＭｃｃｄがそれぞれ一斉にオンとさ
れ、全画素のフォトダイオードＰＤに蓄積されていた電
荷が全画素で対応するＭＯＳ型ゲートＭｇｘ１を通し
て、図１（Ｃ）に示すようにＭＯＳ型ゲートＭｃｃｄ直
下に転送されて蓄積、保持される。これにより、フォト
ダイオードＰＤの蓄積電荷が一旦無くなる。

【００３４】フォトダイオードＰＤのすべての電荷がＭ
ＯＳ型ゲートＭｃｃｄの直下の基板領域に転送終了後、
図１（Ｄ）に示すように、ＭＯＳ型ゲートＭｇｘ１がオ
フとされ、フォトダイオードＰＤは入射光を光電変換し
て再び電荷の蓄積を開始する。一方、ＭＯＳ型ゲートＭ
ｃｃｄはオンのままとなっており、そのゲート直下の基
板領域に電荷を保持し続け、注目画素の処理が始まるま
でこの状態で待機する。

【００３５】次に、画素選択用トランジスタＭｓｅｌの
ゲートに図示しない制御回路から図２（Ｅ）に示すよう
に時刻ｔ２でローレベルとなる制御信号が供給されて、
トランジスタＭｓｅｌがオフとされ、ＦＤは電気的に浮
いた状態となる。そして、注目画素の処理が始まると、
図２（Ｄ）に示すようにトランジスタＭｒｓｔが時刻ｔ
３から所定時間だけオンとされ、ＦＤはリセット電位Ｖ
ｒｓｔになる。このＦＤのリセット電位Ｖｒｓｔはトラ
ンジスタＭａｍｐで増幅されてから信号出力ライン１１
へ出力される。このときの図２（Ｆ）に示す出力電位
は、（Ｖｒｓｔ−Ｖｔｈａｍｐ）である。ただし、Ｖｔ
ｈａｍｐは増幅用トランジスタＭａｍｐのしきい値電圧
である。

【００３６】続いて、図示しない制御回路からＭＯＳ型
ゲートＭｇｘ２へ、図２（Ｃ）に示すように時刻ｔ４で
ハイレベルの制御信号が供給されてＭＯＳ型ゲートＭｇ
ｘ２がオンとされ、図１（Ｅ）に模式的に示すように、
ＭＯＳ型ゲートＭｃｃｄのゲート直下の基板領域に蓄積
されていた電荷がＭＯＳ型ゲートＭｇｘ２の直下の基板
領域へ転送開始され、次いでＭＯＳ型ゲートＭｃｃｄへ
図２（Ｂ）に示すように時刻ｔ５でローレベルの制御信
号が供給されてＭＯＳ型ゲートＭｃｃｄがオフとされ、
最後にＭＯＳ型ゲートＭｇｘ２へ印加されている制御信
号が、図２（Ｃ）に示すように時刻ｔ６でローレベルへ
変化することにより、ＭＯＳ型ゲートＭｇｘ２もオフと
されて図１（Ｆ）に模式的に示すように電荷の転送が完
了する。

【００３７】ＦＤの電位は電荷量に応じて変化する。そ
の変化がトランジスタＭａｍｐによるソースフォロワ回
路により増幅されて信号出力ライン１１に出力される。
このときの出力電位は（Ｖｒｓｔ−Ｖｔｈａｍｐ−Ｖｓ
ｉｇ）である。ただし、Ｖｓｉｇは、電荷量に応じたＦ
Ｄの電位である。

【００３８】その後、時刻ｔ７でトランジスタＭｓｅｌ
が図２（Ｅ）に示すようにそのゲート制御信号がハイレ
ベルとなりオンされることによりＦＤは０Ｖとなり、ト
ランジスタＭａｍｐのゲート電位は０Ｖとなるから、ト
ランジスタＭａｍｐはオフとなり、画素から信号出力ラ
イン１１への出力は無くなる。以下、上記と同様の動作
が繰り返される。

【００３９】次に、この実施の形態における増幅用トラ
ンジスタＭａｍｐの構成について更に詳細に説明する。
増幅用トランジスタＭａｍｐは、基板効果を避けるため
に、Ｐウェルが他の素子のＰウェルと分離しており、ソ
ースと繋がっている。また、トランジスタＭａｍｐのし
きい値電圧は、信号をよく伝送するように、他の素子よ
りも低くなるように調整してある。例えば、０.２Ｖ程
度にする。

【００４０】この構成を得るための本実施の形態の素子
構造断面図を図３に示す。同図において、このＣＭＯＳ
イメージセンサの基板１４は、Ｎ型ウェハで構成されて
おり、増幅用トランジスタＭａｍｐの基板１５はＰウェ
ルで、他の素子の基板（Ｐウェル）１６とは分離されて
いる。この基板１５の濃度を他の基板１６の濃度と異な
らせることにより、しきい値電圧を変更できる。なお、
図３において、基板１４上の絶縁膜は図示を省略してあ
る。

【００４１】また、基板１６内のＮ^-拡散層１７はフォ
トダイオードＰＤを構成しており、Ｎ^＋拡散層１８及び
１９はトランジスタＭｒｓｔのソース及びドレイン、Ｎ
^＋拡散層２０及び２１はトランジスタＭｓｅｌのドレイ
ン及びソースを構成している。また、基板１５内のＮ^＋
拡散層２２及び２３は増幅用トランジスタＭａｍｐのド
レイン及びソースを構成しており、基板１５内のＰ^＋拡
散層２４はバックゲートを構成している。すなわち、増
幅用トランジスタＭａｍｐのソースであるＮ^＋拡散層２
３とフローティング状態の基板を構成しているＰ^＋拡散
層２４とが電極３１で接続され、基板効果が起こらない
ような構造とされている。

【００４２】また、Ｐ⁻拡散層１６上には図示しない絶
縁膜を介してＭＯＳ型ゲートＭｇｘ１、Ｍｃｃｄ及びＭ
ｇｘ２、トランジスタＭｒｓｔ及びＭｓｅｌの各ゲート
電極２５、２６、２７、２８及び２９が形成されてい
る。他方、Ｐ⁻拡散層１５上には図示しない絶縁膜を介
してトランジスタＭａｍｐのゲート電極３０が形成され
ており、更にトランジスタＭａｍｐのＮ^＋拡散層２３と
Ｐ^＋拡散層２４は電極３１を介して信号出力ライン１１
に接続されている。更に、増幅用トランジスタＭａｍｐ
のゲート電極３０は、トランジスタＭｒｓｔ及びＭｓｅ
ｌの各Ｎ^＋拡散層１８、２０に共通接続されている。

【００４３】ここで、増幅用トランジスタＭａｍｐの基
板１５の濃度を他の素子の基板１６の濃度と異ならせる
ことにより、増幅用トランジスタＭａｍｐのしきい値電
圧を、他のトランジスタＭｃｃｄ、Ｍｇｘ１、Ｍｇｘ
２、Ｍｒｓｔ及びＭｓｅｌのしきい値電圧よりも低く、
例えば０.２Ｖ程度に設定されている。

【００４４】通常のトランジスタの場合、しきい値電圧
を０.２Ｖ程度に低く設定すると、ゲート電圧を０Ｖの
オフ状態にしてもリーク電流が流れる。従って、このよ
うな低いしきい値電圧は問題となる可能性がある。とこ
ろが、本実施の形態の回路構成では、増幅用トランジス
タＭａｍｐのソースが信号出力ライン１１に接続されて
おり、この信号出力ライン１１は他の画素の同様の増幅
用トランジスタのソースにも接続されている。

【００４５】ここで、信号出力ライン１１上の画素信号
は、１.０Ｖ〜３.５Ｖ程度が動作範囲であるので、信号
出力ライン１１に接続されているトランジスタＭａｍｐ
のソースの電位は、上記の画素信号により少なくとも１
Ｖ程度はあり、よって、トランジスタＭａｍｐのしきい
値電圧Ｖｔｈａｍｐはこのソース電位の１Ｖ程度は嵩上
げされるので、上記の０.２Ｖという低いしきい値は問
題とはならない。

【００４６】一方、信号出力ライン１１には（ＦＤの電
位−Ｖｔｈａｍｐ）の電位が出力されるので、増幅用ト
ランジスタＭａｍｐのしきい値電圧Ｖｔｈａｍｐが低い
ほど伝送される信号の範囲が広がるので有利となる。

【００４７】このように、この実施の形態では、Ｍｇｘ
１、Ｍｃｃｄ及びＭｇｘ２からなる電荷蓄積部を設けて
いるので、同時刻に全画素のフォトダイオードで光電変
換した被写体からの入射光に応じた電荷を、全画素の電
荷蓄積部で同時に蓄積してから転送することができるこ
とから、フレームシャッタによる時間的に揃った画像を
得ることができる。

【００４８】また、この実施の形態では、増幅用トラン
ジスタＭａｍｐの基板電位がソース電位と同電位となる
構成として、増幅用トランジスタＭａｍｐの基板効果を
避けるようにしたため、基板効果による信号出力の低下
を防止でき、また、画素選択用トランジスタＭｓｅｌが
トランジスタＭａｍｐのベースとグランドの間に設けら
れて、トランジスタＭａｍｐのソースと信号出力ライン
の間に直列抵抗となる画素選択用トランジスタを接続し
ないようにできるため、従来に比べて出力信号のロスを
大幅に低減することができる。

【００４９】次に、本発明の他の実施の形態について説
明する。図４は本発明になる固体撮像装置の他の実施の
形態の１画素回路を間欠シャッター制御回路と共に示す
回路図を示す。同図中、図１と同一構成部分には同一符
号を付し、その説明を省略する。この実施の形態の１画
素回路１２は、フォトダイオードＰＤのＮ型層とＶｄｄ
接続端子との間にリセット用トランジスタＭｐｄｒｓｔ
のソース、ドレインを接続した点に特徴がある。また、
図４には本実施の形態の固体撮像装置により間欠シャッ
ター動作を行わせるための間欠シャッター制御回路３５
を有する。

【００５０】図１に示した１画素回路１０では、フォト
ダイオードＰＤのリセットは電荷（キャリア）を転送す
ることにより行われているので、１フィールドに１回で
あり、露光時間は固定になってしまう。これではシャッ
ター速度を自由にできない。

【００５１】これに対し、図４の実施の形態では、トラ
ンジスタＭｐｄｒｓｔのゲートに所定レベルの制御信号
を任意のタイミングで印加してトランジスタＭｐｄｒｓ
ｔをオンすることにより、電源電圧Ｖｄｄがオン状態の
トランジスタＭｐｄｒｓｔのドレイン、ソースを介して
フォトダイオードＰＤのＮ型層に印加されて、これをリ
セットする。これにより、この実施の形態では、フォト
ダイオードＰＤの蓄積電荷が転送し終わらなくても、ト
ランジスタＭｐｄｒｓｔをオンする任意のタイミングで
フォトダイオードＰＤをリセットできるため、シャッタ
ー時間を自由に設定することができる。すなわち、被写
体光量に応じてフォトダイオードＰＤの露光時間を調整
することができる。

【００５２】なお、図１及び図４の各実施の形態におい
て、Ｍｃｃｄのゲート電位により、ＭＯＳゲートＭｃｃ
ｄ直下の電荷が保持される部分の電位を自由に動かすこ
とができる。また、間欠シャッター制御回路３５は、後
述する図６（Ａ）〜（Ｆ）に示すパルスを発生して１画
素回路１２及び他の各画素回路の動作を制御する。

【００５３】次に、図４に示す画素回路を有する本発明
になる固体撮像装置の他の実施の形態を、間欠シャッタ
ーに用いたときの動作について、図５、図６及び図７を
併せ参照して説明する。ここで、図５は図４の各部のポ
テンシャルと電荷の移動の様子を示す図、図６は間欠シ
ャッター時のタイミングチャート、図７は間欠シャッタ
ーの動作説明用の画像例を示す。まず、全画素の図４の
第２のリセット用トランジスタＭｐｄｒｓｔをオン、Ｍ
ＯＳ型ゲートＭｃｃｄ、Ｍｇｘ１及びＭｇｘ２がそれぞ
れオフである状態においては、フォトダイオードＰＤの
Ｎ型層、ＭＯＳ型ゲートＭｃｃｄ、Ｍｇｘ１及びＭｇｘ
２の各ポテンシャルは、図５（Ａ）に示すようになって
おり、フォトダイオードＰＤはリセット状態にある。

【００５４】この状態から時刻ｔ１１で間欠シャッター
制御回路３５から出力される図６（Ａ）に示す全画素の
トランジスタＭｐｄｒｓｔのゲートの制御信号をローレ
ベルとしてＭｐｄｒｓｔをオフとし、かつ、図６（Ｂ）
に示す全画素のゲートＭｇｘ１の制御端子に印加される
制御信号を引き続きローレベルとしてＭｇｘ１をオフと
すると共に、図６（Ｃ）に示すゲートＭｃｃｄの制御端
子に印加される制御信号をハイレベルとしてＭｃｃｄを
オンとすると、図５（Ｂ）に示すように、全画素のフォ
トダイオードＰＤに被写体からの入射光を光電変換して
得られた電荷が発生して、全画素のフォトダイオードＰ
Ｄに入射光量に応じた量の電荷（電子）が同時に蓄積さ
れる。

【００５５】続いて、間欠シャッター制御回路３５から
出力される制御信号により全画素のＭＯＳ型ゲートＭｇ
ｘ１に図６（Ｂ）に示すように時刻ｔ１２でハイレベル
の制御信号が供給されて、全画素のＭＯＳ型ゲートＭｇ
ｘ１が一斉にオンとされると、図５（Ｃ）に示すよう
に、ＭＯＳ型ゲートＭｇｘ１のポテンシャルがフォトダ
イオードＰＤのそれよりも低くなり、全画素のフォトダ
イオードＰＤの蓄積電荷が、対応するＭＯＳ型ゲートＭ
ｇｘ１を通してＭＯＳ型ゲートＭｃｃｄの直下の基板領
域に一斉に転送される。

【００５６】続いて、間欠シャッター制御回路３５から
出力される制御信号により全画素のトランジスタＭｐｄ
ｒｓｔのゲートに図６（Ａ）に示すように時刻ｔ１３で
ハイレベルの制御信号が供給されてＭｐｄｒｓｔがオン
とされ、かつ、図６（Ｂ）に示すように全画素のＭＯＳ
型ゲートＭｇｘ１の制御信号がローレベルとされてＭｇ
ｘ１が一斉にオフされると、図５（Ｄ）に示すように、
フォトダイオードＰＤのＮ型層とＭｇｘ１のポテンシャ
ルが高くなる。このように、時刻ｔ１１から時刻ｔ１３
の直前までの図６（Ａ）に示すＭｐｄｒｓｔのオフ期間
Ｐ０では、全画素のフォトダイオードＰＤの蓄積電荷
が、対応するＭＯＳ型ゲートＭｇｘ１を通してＭＯＳ型
ゲートＭｃｃｄの直下の基板領域に一斉に転送される。

【００５７】続いて、フォトダイオードＰＤが所定期間
リセットされた後、上記と同様にして、図６（Ａ）に示
すＭｐｄｒｓｔのオフ期間Ｐ１では、図５（Ｅ）、
（Ｆ）に示すように、この期間Ｐ１で撮像された全画素
のフォトダイオードＰＤの蓄積電荷が、対応するＭＯＳ
型ゲートＭｇｘ１を通してＭＯＳ型ゲートＭｃｃｄの直
下の基板領域に一斉に転送される。

【００５８】上記のＭｐｄｒｓｔのオフ期間Ｐ１に続く
Ｍｐｄｒｓｔのオン期間において、図６（Ｆ）に示すよ
うに時刻ｔ１４である行のトランジスタＭｓｅｌのゲー
トに供給される制御信号がローレベルとされてトランジ
スタＭｓｅｌがオフとされ、図４に示すＦＤは電気的に
浮いた状態となる。続いて、図６（Ｅ）に示すように第
１のリセット用トランジスタＭｒｓｔが時刻ｔ１５から
所定時間だけオンとされ、上記のＦＤはリセット電位Ｖ
ｒｓｔになる。このＦＤのリセット電位Ｖｒｓｔはトラ
ンジスタＭａｍｐで増幅されてから信号出力ライン１１
へ出力される。このときのポテンシャルの状態は、図５
（Ｇ）に示される。

【００５９】上記のＭｐｄｒｓｔのオフ期間Ｐ１に続い
て、フォトダイオードＰＤが所定期間リセットされると
共に、上記のようにトランジスタＭｓｅｌがオフとさ
れ、トランジスタＭｒｓｔが所定期間オンとされた後、
上記と同様にして、図６（Ａ）に示すＭｐｄｒｓｔのオ
フ期間Ｐ２では、図５（Ｈ）、（Ｉ）に示すように、こ
の期間Ｐ２で撮像された全画素のフォトダイオードＰＤ
の蓄積電荷が、対応するＭＯＳ型ゲートＭｇｘ１を通し
てＭＯＳ型ゲートＭｃｃｄの直下の基板領域に一斉に転
送される。

【００６０】続いて、それまでオフであったＭＯＳ型ゲ
ートＭｇｘ２が、間欠シャッター制御回路３５から出力
される図６（Ｄ）に示す時刻ｔ１６でハイレベルとなる
制御信号により時刻ｔ１６からオンとされ、図５（Ｊ）
に示すように、Ｍｇｘ２の直下の基板領域のポテンシャ
ルが低下する。この状態で、図６（Ｃ）に示すように時
刻ｔ１７でＭＯＳ型ゲートＭｃｃｄに供給される間欠シ
ャッター制御回路３５からの制御信号がローレベルとさ
れてＭｃｃｄがオフされることにより、Ｍｃｃｄ直下の
基板領域のポテンシャルが高くなり、それまでＭｃｃｄ
直下の基板領域に蓄積されていた、前記期間Ｐ０、Ｐ１
及びＰ２において、間欠的に撮像して得られた電荷が、
図５（Ｋ）に模式的に示すように、Ｍｇｘ２の直下の基
板領域を通してＦＤに転送される。このＦＤに転送され
た画素の電荷は、電位に変換されて図４のトランジスタ
Ｍａｍｐで増幅されてから信号出力ライン１１へ図６
（Ｇ）に示すように映像信号として出力される。

【００６１】その後、図６（Ｄ）に示すように画素読み
出しが行われた画素のＭＯＳ型ゲートＭｃｃｄに間欠シ
ャッター制御回路３５から供給される制御信号が時刻ｔ
１８でローレベルとなり、図５（Ｌ）に示すように、Ｍ
ｃｃｄ直下の基板領域のポテンシャルが高くなる。以
下、上記と同様の動作が行われ、映像同期信号に同期し
て所定の順番で各画素が選択され、選択された画素のト
ランジスタＭｓｅｌがオンとされて、各画素の増幅用ト
ランジスタＭａｍｐから電荷が電位に変換されて映像信
号として出力される。

【００６２】この実施の形態による上記の間欠シャッタ
ー動作によれば、トランジスタＭｐｄｒｓｔが間欠的に
期間Ｐ０、Ｐ１、Ｐ２でオフとされ、これらの期間Ｐ
０、Ｐ１、Ｐ２で間欠的に被写体光像を電荷に変換して
蓄積させ、それらを出力するようにしたため、この出力
撮像信号を表示部にて表示した場合は、図７（Ａ）に示
すように、移動する被写体を間欠的に撮像した静止画の
合成画像が得られ、被写体の移動状態がよく分かる。従
来は、連続的に蓄積した場合、図７（Ｂ）に示すように
表示され、移動する被写体の場合、不鮮明な画像とな
る。

【００６３】なお、本発明は上記の実施の形態に限定さ
れるものではなく、例えば各トランジスタはＮチャネル
のＭＯＳ型ＦＥＴとして説明したが、電源電圧の方向を
逆にすることにより、ＰチャネルのＭＯＳ型ＦＥＴで構
成することも可能であることは勿論である。なお、この
場合、増幅用トランジスタＭａｍｐの基板と他の素子の
基板はいずれもＮウェルとなる。

【００６４】また、上記の実施の形態では画素選択用ト
ランジスタＭｓｅｌを有して、画素選択時にオンとする
ようにしているが、画素選択用トランジスタＭｓｅｌを
設ける代わりにＭＯＳ型ゲートＭｇｘ２を画素選択時に
オンとするようにしてもよい。

【００６５】

【発明の効果】以上説明したように、本発明によれば、
電荷蓄積部を設けて同時刻に全画素のフォトダイオード
で光電変換した被写体からの入射光に応じた電荷を、全
画素の電荷蓄積部で同時に蓄積してから転送するように
しているため、ＣＭＯＳイメージセンサでフレームシャ
ッタによる同時刻の被写体画像を得ることができる。

【００６６】また、本発明によれば、増幅用トランジス
タの基板電位がソース電位と同電位となる構成として、
増幅用トランジスタの基板効果を避けるようにしたた
め、増幅用トランジスタの基板効果による信号出力の低
下を防止できる。

【００６７】また、本発明によれば、増幅用トランジス
タのソースと信号出力ラインの間に直列抵抗となる画素
選択用トランジスタを接続しないようにできるので、画
素選択用トランジスタによる信号出力の低下を防止する
ことができる。

【００６８】また、本発明によれば、増幅用トランジス
タのしきい値電圧を第１のリセット用トランジスタ及び
画素選択用トランジスタのしきい値電圧よりも低く設定
することにより、出力画素信号のダイナミックレンジを
大きくするようにしたため、従来に比べて出力画素信号
の信号低下を防止することができる。

【００６９】更に、本発明によれば、オン時にフォトダ
イオードを任意のタイミングでリセットするリセット用
トランジスタを接続するようにしたため、入射光量に応
じてフォトダイオードの露光時間を調整することがで
き、自由なシャッター時間を得ることができる。

【００７０】また、本発明によれば、全画素の電荷蓄積
部へ同時刻での間欠被写体光像の電荷を加算して蓄積で
きるため、動きの速い被写体像を鮮明に表示させること
ができ、被写体像を正確、かつ、容易に観察することが
できる。

【００７１】更に、本発明によれば、全画素の電荷蓄積
部へ同時刻での間欠被写体光像の電荷を加算して蓄積す
る動作を標準テレビ信号の同期信号に基づいて連続的に
行うことにより、動画像として用いることができるた
め、動きの速い被写体像を連続して撮像し、これを記録
媒体に記録した後、順次ゆっくり再生する（スロー再生
する）ことにより、高速で移動する被写体の間欠画像が
連続して得られ、高速で移動する被写体の連続した動作
状態が非常によく分かるという効果がある。

【図面の簡単な説明】

【図１】本発明の一実施の形態の１画素回路の等価回路
図とその説明用のポテンシャルと電荷の移動の様子を示
す図である。

【図２】本発明の一実施の形態の１画素回路の動作説明
用タイミングチャートである。

【図３】本発明の一実施の形態の画素構造を示す素子構
造断面図である。

【図４】本発明の他の実施の形態の１画素回路の等価回
路を間欠シャッター制御回路と共に示す図である。

【図５】図４の間欠シャッター動作時の各部のポテンシ
ャルと電荷の移動の様子を示す図である。

【図６】図４の間欠シャッター動作時タイミングチャー
トである。

【図７】間欠シャッターの動作説明用の画像例を示す図
である。

【図８】固体撮像装置の一例の構成図である。

【図９】従来の固体撮像装置の一例の１画素回路の等価
回路とその動作説明用タイミングチャートである。

【符号の説明】

１０、１２１画素回路１１信号出力ライン１５増幅用トランジスタの基板（Ｐウェル）１６他の素子の基板（Ｐウェル）１７フォトダイオードを構成するＮ⁻拡散層１８、１９、２０、２１、２２、２３Ｎ^＋拡散層２４Ｐ^＋拡散層２５、２６、２７、２８、２９、３０ゲート電極３１電極３５間欠シャッター制御回路ＰＤフォトダイオードＭｒｓｔ第１のリセット用トランジスタＭｓｅｌ画素選択用トランジスタＭａｍｐ増幅用トランジスタＭｇｘ１、Ｍｇｘ２スイッチ用ＭＯＳ型ゲートＭｃｃｄ電荷蓄積用ＭＯＳ型ゲートＦＤフローティングディフュージョンＭｐｄｒｓｔ第２のリセット用トランジスタ

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 4M118 AA02 AB01 BA14 CA02 DD09 FA06 5C024 AX01 CX41 CX54 EX01 GX03 GY31 HX17 HX28 HX31 HX40

Claims

【特許請求の範囲】

【請求項１】被写体からの入射光を光電変換するフォ
トダイオードと、前記フォトダイオードで光電変換して
得られる電荷を蓄積する電荷蓄積部と、前記電荷蓄積部
から転送される電荷を電位変化に変換するフローティン
グディフュージョンに接続されて前記電位変化を増幅す
る増幅用トランジスタとを少なくとも備えている基板上
に形成された各画素が、二次元マトリクス状に又は一次
元ライン状に複数配列された固体撮像装置において、前記電荷蓄積部は、前記基板の所定領域に前記フォトダ
イオードからの電荷を一時的に蓄積する蓄積用ゲート
と、前記フォトダイオードと前記蓄積用ゲートの間に設
けられて前記フォトダイオードからの電荷を前記蓄積用
ゲートの直下の前記所定領域へ転送する第１のスイッチ
用ゲートと、前記蓄積用ゲートと前記フローティングデ
ィフュージョンの間に設けられて前記蓄積用ゲートの直
下の前記所定領域に蓄積されている電荷を前記フローテ
ィングディフュージョンへ転送する第２のスイッチ用ゲ
ートとからなり、オン状態の時に前記フローティングディフュージョンを
リセット電位とする第１のリセット用トランジスタと、
信号出力時にオンとされて前記フローティングディフュ
ージョンをグランド電位に固定する画素選択用トランジ
スタとを設け、前記フローティングディフュージョンに
ゲートが接続され、ソースが信号出力ラインに接続され
たソースフォロワ型の前記増幅用トランジスタを含む基
板（ウェル）を、前記電荷蓄積部と前記第１のリセット
用トランジスタと前記画素選択用トランジスタを含む基
板（ウェル）と分離すると共に、前記増幅用トランジス
タの基板と前記増幅用トランジスタのソースを接続した
構成としたことを特徴とする固体撮像装置。
【請求項２】前記増幅用トランジスタのしきい値電圧
を、前記第１のリセット用トランジスタ及び前記画素選
択用トランジスタのしきい値電圧よりも低く設定したこ
とを特徴とする請求項１記載の固体撮像装置。
【請求項３】前記フォトダイオードのＮ型層と所定の
リセット電圧入力端子との間に、任意のタイミングでス
イッチングされ、オン時に前記フォトダイオードをリセ
ットする第２のリセット用トランジスタを接続したこと
を特徴とする請求項１又は２記載の固体撮像装置。
【請求項４】被写体からの入射光を光電変換するフォ
トダイオードと、前記フォトダイオードで光電変換して
得られる電荷を蓄積する電荷蓄積部と、前記電荷蓄積部
から転送される電荷を電位変化に変換して増幅する増幅
用トランジスタとを少なくとも備えている基板上に形成
された各画素が、二次元マトリクス状に又は一次元ライ
ン状に複数配列された固体撮像装置において、オン状態の時に前記フォトダイオードをリセット電位と
するリセット用トランジスタを設けると共に、前記電荷
蓄積部を、前記基板の所定領域に前記フォトダイオード
からの電荷を一時的に蓄積する蓄積用ゲートと、前記フ
ォトダイオードと前記蓄積用ゲートの間に設けられて前
記フォトダイオードからの電荷を前記蓄積用ゲートの直
下の前記所定領域へ転送する第１のスイッチ用ゲート
と、前記蓄積用ゲートと前記増幅用トランジスタの間に
設けられて前記蓄積用ゲートの直下の前記所定領域に蓄
積されている電荷を前記増幅用トランジスタへ転送する
第２のスイッチ用ゲートとからなる構成とし、全画素の前記リセット用トランジスタを同時にオン状態
にして、全画素の前記フォトダイオードを同時にリセッ
ト電位にした後、全画素の前記リセット用トランジスタ
を同時にオフにし、全画素の前記フォトダイオードに被
写体光像を照射して該被写体光像による電荷を発生さ
せ、次に全画素の前記第１のスイッチ用ゲートを同時に
オンにして全画素の前記フォトダイオードに発生した前
記電荷を前記蓄積用ゲートの直下の所定領域へ転送して
蓄積した後、全画素の前記第１のスイッチ用ゲートを同
時にオフにし、次に映像同期信号に基づいて所定の順番
で各画素の前記第２のスイッチ用ゲートを順次オンにし
て、同じ画素の前記蓄積用ゲートの直下の所定領域に転
送されている前記電荷を電位に変化させて前記増幅用ト
ランジスタへ転送する制御手段を備え、前記映像同期信
号に同期して所定の順番で選択された各画素の前記増幅
用トランジスタから映像信号を出力することを特徴とす
る固体撮像装置。
【請求項５】被写体からの入射光を光電変換するフォ
トダイオードと、前記フォトダイオードで光電変換して
得られる電荷を蓄積する電荷蓄積部と、前記電荷蓄積部
から転送される電荷を電位変化に変換して増幅する増幅
用トランジスタとを少なくとも備えている基板上に形成
された各画素が、二次元マトリクス状に又は一次元ライ
ン状に複数配列された固体撮像装置において、オン状態の時に前記フォトダイオードをリセット電位と
するリセット用トランジスタを設けると共に、前記電荷
蓄積部を、前記基板の所定領域に前記フォトダイオード
からの電荷を一時的に蓄積する蓄積用ゲートと、前記フ
ォトダイオードと前記蓄積用ゲートの間に設けられて前
記フォトダイオードからの電荷を前記蓄積用ゲートの直
下の前記所定領域へ転送する第１のスイッチ用ゲート
と、前記蓄積用ゲートと前記増幅用トランジスタの間に
設けられて前記蓄積用ゲートの直下の前記所定領域に蓄
積されている電荷を前記増幅用トランジスタへ転送する
第２のスイッチ用ゲートとからなる構成とし、全画素の前記リセット用トランジスタを同時にオン状態
にして、全画素の前記フォトダイオードを同時にリセッ
ト電位にした後、全画素の前記リセット用トランジスタ
を同時にオフにし、全画素の前記フォトダイオードに被
写体光像を照射して該被写体光像による電荷を発生さ
せ、次に全画素の前記第１のスイッチ用ゲートを同時に
オンにして全画素の前記フォトダイオードに発生した前
記電荷を前記蓄積用ゲートの直下の所定領域へ転送して
蓄積した後、全画素の前記第１のスイッチ用ゲートを同
時にオフにすると共に、全画素の前記リセット用トラン
ジスタを同時にオン状態にする一連の動作を所定回数繰
り返して、間欠的に発生した前記被写体光像の電荷を前
記蓄積用ゲートの直下の所定領域で加算して蓄積した
後、映像同期信号に基づいて所定の順番で各画素の前記
第２のスイッチ用ゲートを順次オンにして、同じ画素の
前記蓄積用ゲートの直下の所定領域に転送されている前
記電荷を電位に変化させて前記増幅用トランジスタへ転
送する間欠シャッター制御手段を備え、前記映像同期信
号に同期して所定の順番で選択された各画素の前記増幅
用トランジスタから前記被写体光像が間欠的に積算され
た映像信号を出力することを特徴とする固体撮像装置。