JP4366846B2 - 固体撮像装置 - Google Patents
固体撮像装置 Download PDFInfo
- Publication number
- JP4366846B2 JP4366846B2 JP2000250602A JP2000250602A JP4366846B2 JP 4366846 B2 JP4366846 B2 JP 4366846B2 JP 2000250602 A JP2000250602 A JP 2000250602A JP 2000250602 A JP2000250602 A JP 2000250602A JP 4366846 B2 JP4366846 B2 JP 4366846B2
- Authority
- JP
- Japan
- Prior art keywords
- photodiode
- transistor
- potential
- charge
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は固体撮像装置に係り、特に蓄積転送部を画素内に持ったＣＭＯＳイメージセンサに関する。
【０００２】
【従来の技術】
従来の固体撮像装置には、大きく分けてＣＣＤ方式とＣＭＯＳセンサ方式の２つがある。両者の違いは、光を電荷に変換するフォトダイオードではなく、フォトダイオードの電荷の情報を各受光素子の外に如何に伝えるかというところにある。
【０００３】
ＣＣＤ方式は、フォトダイオードに発生した電荷を電荷転送素子（ＣＣＤ：charge coupled device）により直接に外部へ転送する。一方、ＣＭＯＳセンサ方式は、フォトダイオードに発生した電荷による電位の情報を、各フォトダイオードに対応して設けられたアンプを通して素子外部に出力する。このＣＭＯＳセンサ方式の画素構造は、通常のＣＭＯＳ−ＬＳＩプロセスと殆ど同じプロセスで作成できるので、ＣＭＯＳ−ＬＳＩ用のラインをそのまま使え、また、エリアセンサと他のＣＭＯＳ回路を混在できるというメリットがある。
【０００４】
一方、ＣＭＯＳセンサ方式にはＣＣＤ方式に比べて固定パターン雑音が大きいという問題点がある。固定パターン雑音は、主にアンプ用トランジスタのしきい値電圧のバラツキに起因している。
【０００５】
図７は従来の固体撮像装置の一例の構成図を示す。この従来の固体撮像装置は、最も一般的なＣＭＯＳイメージセンサを示しており、画素２11〜２33等が二次元マトリクス状に配置されており、これらの画素２11〜２33のうち、垂直シフトレジスタ１で、各行の（水平方向に配置されている）複数の画素の動作が、各行毎に（通常は上の行から下の行に向かう）制御され、各画素２11〜２33からの信号は、負荷及びノイズキャンセラ３に入力され、ノイズキャンセル動作された後、水平シフトレジスタ４により順次トランジスタＴ１〜Ｔ３がオンして、各列の信号が撮像信号として出力される。通常処理は、右の列から左の列に処理が進む。なお、行と列は逆に配置することも可能である。また、二次元マトリクス状ではなく１列の一次元ライン状に画素を配置することも可能である。
【０００６】
この従来の固体撮像装置、すなわち、従来のＣＭＯＳイメージセンサには画素と共にＣＤＳ回路と呼ばれるノイズキャンセラがついている。これは画素の出力信号から信号が入っていない場合のバックグラウンド・ノイズ（主に画素のアンプ用トランジスタのしきい値電圧のバラツキ）を除去するためにある。
【０００７】
図８はＣＭＯＳイメージセンサと呼ばれる従来の固体撮像装置の１画素分の一例の等価回路図を示す。同図中、図７と同一構成部分には同一符号を付してある。図８において、一つの画素２ａは一つのフォトダイオードＰＤと、フォトダイオードＰＤのＮ型層にソースが接続されたリセット用トランジスタＭ１と、フォトダイオードＰＤのＮ型層にゲートが接続された増幅用トランジスタＭ２と、転送用トランジスタＭ３とからなる。トランジスタＭ１、Ｍ２及びＭ３は、ＭＯＳ型電界効果トランジスタ（ＦＥＴ）で、通常はｎチャネルのＦＥＴである。
【０００８】
トランジスタＭ２のソースは、スイッチ機能を持つトランジスタＭ３を通して２重相関サンプリング（ＣＤＳ）回路５と負荷６に接続されており、トランジスタＭ３はソースフォロワ回路として動作する。ＣＤＳ回路５は、２つのコンデンサＣ１及びＣ２と、２個のスイッチＳ１及びＳ２とから構成されており、コンデンサＣ１の非接地側端子がスイッチＳ１、コンデンサＣ２を直列に介してトランジスタＭ３のソースに接続され、コンデンサＣ２のスイッチＳ１側端子Ｃ２ａがスイッチＳ２を介して基準電圧Ｖｒｅｆに接続され、コンデンサＣ１のスイッチＳ１側端子Ｃ１ｂがスイッチＳ３を介して信号出力線に接続されている。
【０００９】
ＣＤＳ回路５と負荷６が図７の負荷及びノイズキャンセラ３のうち、画素１列分の回路構成部分である。ＣＤＳ回路５は、画素からの信号電圧と信号電圧が乗っていないバックグラウンドノイズのみの状態の２つをサンプリングして、その差を取ることによりノイズを除去するノイズキャンセラの役割をする。また、負荷６は、通常は定電流回路を用いる。
【００１０】
次に、この従来装置の動作について説明する。いま、図８中の画素２ａは最上行、最下行でない、どこか中間の行のある列の画素であるとする。まず、トランジスタＭ１がオン、トランジスタＭ３がオフとされ、フォトダイオードＰＤのＮ型層側の端子Ｔ１をリセット状態とする。このときの端子Ｔ１の電位は、リセット電圧（Ｖｄｄ−Ｖｔｈｒｓｔ）にする。ここで、Ｖｄｄは電源電圧、ＶｔｈｒｓｔはトランジスタＭ１のしきい値電圧である。このリセット状態では、トランジスタＭ３がオフであるので、列信号線にこの画素２ａからの出力はない。
【００１１】
次に、トランジスタＭ１をオフとした状態で、フォトダイオードＰＤに被写体からの光を入射して光電変換を行わせる。これにより、フォトダイオードＰＤには入射光量に応じた電荷が蓄積される。端子Ｔ１での容量Ｃｐｘｌは、フォトダイオードＰＤの容量Ｃｐｄと、トランジスタＭ２のゲート容量Ｃａｍｐと、トランジスタＭ１の拡散容量Ｃｒｓｔと、配線の浮遊容量Ｃｆからなっている。フォトダイオードＰＤに総電荷量Ｑが発生すると、△Ｖ＝Ｑ／Ｃｐｘｌだけの電位変化がこの端子Ｔ１に起きる。一方、ＣＤＳ回路５は、その間、他の行の画素の出力信号を処理している。
【００１２】
ＣＤＳ回路５が注目している画素２ａの前の行の画素（図示せず）の出力信号の処理を終了し、処理結果を、水平シフトレジスタ４により閉じたスイッチＳ３を通して出力すると、続いて、ＣＤＳ回路５は注目している画素２ａの処理を開始する。ＣＤＳ回路５は、まず、自らのリセット動作を行う。
【００１３】
すなわち、スイッチＳ１、Ｓ２を閉じて端子Ｃ２ａと、端子Ｃ１ｂの電位をリファレンス電位Ｖｒｅｆにする。この状態でトランジスタＭ３のゲートにハイレベルの電圧を印加してＭ３をオンにすると、フォトダイオードＰＤの端子Ｔ１の電位（Ｖｄｄ−Ｖｔｈｒｓｔ＋△Ｖ）が、トランジスタＭ２で増幅され、更にトランジスタＭ３のドレイン、ソースを通して（Ｖｄｄ−Ｖｔｈｒｓｔ−Ｖｔｈａｍｐ＋△Ｖ）の電位が列信号線（つまり端子Ｃ２ｂ）に出力される。これにより、コンデンサＣ２には、（Ｖｄｄ−Ｖｔｈｒｓｔ−Ｖｔｈａｍｐ＋△Ｖ−Ｖｒｅｆ）の電位差がかかる。ここで、ＶｔｈａｍｐはトランジスタＭ２のしきい値電圧である。
【００１４】
続いて、スイッチＳ２を開き、トランジスタＭ１のゲートにリセット電圧を印加してＭ１をオンとする。すると、フォトダイオードＰＤの端子Ｔ１の電位は、（Ｖｄｄ−Ｖｔｈｒｓｔ）となるから、端子Ｃ２ｂの電位は（Ｖｄｄ−Ｖｔｈｒｓｔ−Ｖｔｈａｍｐ）となる。これにより、端子Ｃ２ｂは（Ｖｄｄ−Ｖｔｈｒｓｔ−Ｖｔｈａｍｐ）−（Ｖｄｄ−Ｖｔｈｒｓｔ−Ｖｔｈａｍｐ＋△Ｖ）＝−△Ｖだけ電位が変化したことになる。これは、フォトダイオードＰＤの端子Ｔ１側の電圧変化分に等しい。従って、フォトダイオードＰＤの光電変換による電圧変化分だけが上記の一連の動作により純粋に取り出せたことになる。
【００１５】
この結果、端子Ｃ２ａ（＝端子Ｃ１ｂ）の電位は、電圧変化分△ＶがコンデンサＣ１、Ｃ２が直列につながった比例成分だけ変化する。つまり、
Ｖｒｅｆ−｛△Ｖ・Ｃ１／（Ｃ１＋Ｃ２）｝ （１）
となる。この後、スイッチＳ１を開いてオフとし、コンデンサＣ１に処理結果を保持し待機する。その後、トランジスタＭ３がオフになり、画素２ａからの出力は無くなる。続いて、図７の水平シフトレジスタ４により、あるタイミングでスイッチＳ３が閉じられ、コンデンサＣ１に保持されていた、（１）式の処理結果が画素信号として出力される。その後、スイッチＳ３が開いてオフとされ、最初のリセット状態に戻る。各画素についても上記と同様の動作が行われる。
【００１６】
しかし、図８のＣＭＯＳイメージセンサでは、シャッター機能が問題となる。すなわち、ＣＣＤでは、ある瞬間に一斉にキャリアをフォトダイオードから転送領域に移すので、ＣＣＤから得られる画像情報は１画面内のすべての画素に同時性があり、ＣＣＤは本質的にシャッター機能を持っている。
【００１７】
これに対して、図８のＣＭＯＳイメージセンサは、行毎に順番に読み出していくので、この情報により作成した画像は、行毎に違う時間を示している。従って、静止画を取り出すと、歪んだ画像になってしまう。このような時間的にずれた画像のシャッターをローリングシャッターということが多い。
【００１８】
一方、時間的に揃った静止画を作るシャッターをフィールドシャッターということが多い。ローリングシャッターの機能しかない図８の構成の従来のＣＭＯＳイメージセンサでフィールドシャッター機能を持たせる一つの方法は、機械的なシャッターを設けることである。すなわち、機械的なシャッターを素子以外に設けて、ある特定の時間だけシャッターを開けばよい。しかしこの方法では、コストが高くなるし、動画の撮影は困難である。
【００１９】
フィールドシャッター機能付きとするには、ある瞬間の画像情報を全画素で同時に取り出すスイッチと、それを一時的に貯える蓄積部を持つことが不可欠である。そこで、通常は図９のように画素部にトランジスタＭ４と容量Ｃｅを加えて実現する。同図中、図８と同一構成部分には同一符号を付し、その説明を省略する。図９において、画素２ｂは、図８の画素２ａに、更にフォトダイオードＰＤのＮ型層と端子Ｔ１の間にドレイン、ソースが接続されたＭＯＳ型トランジスタＭ４と、端子Ｔ１に一端が接続され、他端が接地された調整用コンデンサＣｅを更に追加した点に特徴がある。トランジスタＭ４がシャッター機能、コンデンサＣｅが蓄積機能を受け持つ。なお、コンデンサＣｅは、トランジスタＭ２のゲート容量などで十分な場合があり、その場合はコンデンサＣｅを特に設ける必要はない。このような構成にした場合の、動作を以下に示す。
【００２０】
画素２ｂは画素部の最上行、最下行でない、どこか中間の行のある列の画素であるとする。画素の動作のサイクルを説明するにあたって、いま前回の情報の出力が終ったところであるとする。この状態では、トランジスタＭ１、Ｍ３、Ｍ４はオフになっている。この時の端子Ｔ１の電位は（Ｖｄｄ−Ｖｔｈｒｓｔ）になっている。ここで、Ｖｄｄは電源電圧、ＶｔｈｒｓｔはトランジスタＭ１のしきい値電圧である。このとき、端子Ｔ１はどこにもつながっておらず、電気的に浮いているので、リセット電位のままである。また、トランジスタＭ３がオフであるので、列信号線に画素２ｂからの出力はない。一方、トランジスタＭ４もオフとなっており、そのため端子Ｔ１と電気的に切り離されているフォトダイオードＰＤでは光電変換が行われている。画素２ｂは、こうして光電変換を実行しつつ、自分より下のすべての行の画素の情報が読み出されるまで待っている。
【００２１】
こうして、すべての画素の信号が読み出され、光電変換開始後から所定の時間が経つと、全画素のトランジスタＭ４が一斉にオンする。すると、フォトダイオードＰＤのＮ型層側に蓄積されていた電荷は、全画素で同時に端子Ｔ１に転送される。この結果、フォトダイオードＰＤの電荷は無くなり、ＰＤはリセットされる。転送が終了すると、トランジスタＭ４はオフになり、再びフォトダイオードＰＤは光電変換を開始する。
【００２２】
端子Ｔ１の容量Ｃｐｘｌは、コンデンサＣｅとトランジスタＭ２のゲート容量Ｃａｍｐと、トランジスタＭ１の拡散容量Ｃｒｓｔと、配線の浮遊容量Ｃｆとからなっている。従って、転送された総電荷量がＱとすると、△Ｖ＝Ｑ／Ｃｐｘｌだけの電位変化が端子Ｔ１に起こる。なお、転送されるキャリアは電子なので、電荷Ｑは負の値であり、従って、△Ｖも負の値である。端子Ｔ１の電位は、電荷転送前は（Ｖｄｄ−Ｖｔｈｒｓｔ）であったから、電荷転送後は（Ｖｄｄ−Ｖｔｈｒｓｔ＋△Ｖ）となる。
【００２３】
全画素で電荷の転送が終了すると、ＣＤＳ回路５が行毎に信号処理を行う。他の行の処理をしている間、注目している画素２ｂは電荷を端子Ｔ１に接続されたコンデンサＣｅに保持したまま待機する。そして、ＣＤＳ回路５は注目している画素２ｂの処理を開始する。まず、自らのリセット動作を行う。すなわち、前述したように、スイッチＳ１、Ｓ２を閉じて、端子Ｃ２ａと端子Ｃ１ｂの電位をリファレンス電位Ｖｒｅｆにする。この時、スイッチＳ３は開いてオフになっている。この状態でトランジスタＭ３のゲートにハイレベルの電圧を印加してＭ３をオンにすると、列信号線（つまり、端子Ｃ２ｂ）に（Ｖｄｄ−Ｖｔｈｒｓｔ−Ｖｔｈａｍｐ＋△Ｖ）の電位が出力される。これにより、コンデンサＣ２には、（Ｖｄｄ−Ｖｔｈｒｓｔ−Ｖｔｈａｍｐ＋△Ｖ−Ｖｒｅｆ）の電位差がかかる。
【００２４】
続いて、スイッチＳ２を開きオフにすると、端子Ｃ２ａ（＝端子Ｃ１ｂ）にはどこにもつながっていないので、電気的に浮いた状態になる。ここで、トランジスタＭ１を一旦オンにし、所定時間後にオフにして、端子Ｔ１をリセットする。すると、端子Ｔ１の電位は、（Ｖｄｄ−Ｖｔｈｒｓｔ）となるから、端子Ｃ２ｂの電位は（Ｖｄｄ−Ｖｔｈｒｓｔ−Ｖｔｈａｍｐ）となる。従って、端子Ｃ２ｂの電位は、（Ｖｄｄ−Ｖｔｈｒｓｔ−Ｖｔｈａｍｐ）−（Ｖｄｄ−Ｖｔｈｒｓｔ−Ｖｔｈａｍｐ＋△Ｖ）＝−△Ｖだけ変化したことになる。これは、フォトダイオードＰＤに発生した電荷量Ｑに比例した成分である。従って、フォトダイオードＰＤの光電変換による信号分だけが上記の一連の動作により純粋に取り出せたことになる。
【００２５】
この結果、端子Ｃ２ａ（＝端子Ｃ１ｂ）の電位は、変化分−△ＶがコンデンサＣ１、Ｃ２が直列につながった比例成分だけ変化する。つまり、前記（１）式と同じ値だけ変化する。この後、スイッチＳ１を開いてオフとし、コンデンサＣ１に処理結果を保持し待機する。その後、トランジスタＭ３がオフになり、画素２ｂからの出力は無くなる。続いて、図７の水平シフトレジスタ４により、あるタイミングでスイッチＳ３が閉じられ、コンデンサＣ１に保持されていた、（１）式の処理結果が画素信号として出力される。その後、スイッチＳ３が開いてオフとされ、最初の状態に戻る。こうして一連の処理の１サイクルが完了し、以下同様の動作が繰り返される。
【００２６】
【発明が解決しようとする課題】
しかるに、上記の図９に示した従来の固体撮像装置である、フィールドシャッター機能付きＣＭＯＳイメージセンサには、重大な問題点がある。すなわち、図９の従来装置では、フォトダイオードＰＤの電荷は、予めリセットされた端子Ｔ１に転送され、それがある電位を発生させ画素外に出力した後、再びリセットしてキャンセルのための基準のレベルとしている。つまり、信号を出力するときと、バックグラウンドを出力するときとで、異なるタイミングのリセット動作を用いている。このように別のタイミングのリセット動作による電圧を比較すると、ｋＴＣノイズが除去されないという問題がある。
【００２７】
このｋＴＣノイズとは、電子の熱運動に起因する雑音である。例えば、図１０のように、ある容量Ｃの電位をある電位Ｖにするということは、その容量Ｃに電荷ｑの電子を所定の数ｎ個だけ与える（または取り除く）ということである。その数ｎは次式のように表わせる。
【００２８】
ｎ＝Ｖ／（Ｃ・ｑ） （２）
具体的な動作としては、図１０に示すように、容量Ｃを電圧Ｖの電源に抵抗Ｒ及びスイッチＳ４を介してつなぎ、スイッチＳ４を閉じて、十分長い時間が経ってからスイッチＳ４を開くと、容量Ｃには上記の数の電子が蓄えられて、両端は電圧Ｖになっている。
【００２９】
しかし、実際には電子がランダムに熱運動をしているために、スイッチＳ４を閉じている間、容量Ｃにある電子数は、ある時は電子の数がｎより多くなり、別の時はｎより小さいというふうに、時間的にバラツキがある。このため、スイッチＳ４を開いてオフにすると、そのとき容量Ｃに残った電子数は、偶然によってｎより多かったり少なかったりすることになる。このバラツキはｋＴＣノイズと呼ばれる雑音となって現れる。ｋＴＣとはｋ：ボルツマン定数、Ｔ：絶対温度、Ｃ：容量のことであり、その雑音レベルＶｉはｒｍｓで
Ｖｉ＝√（ｋＴ／Ｃ） （３）
と表わされる。（３）式から分かるように、この雑音レベルＶｉは、温度と容量のみに依存しているのが特徴である。
【００３０】
従って、図９のＣＭＯＳイメージセンサの端子Ｔ１において、２つの異なったリセットのタイミングのものを比較すると、それぞれ異なった雑音レベルＶｉ１とＶｉ２が残り、キャンセルできない。これらの雑音レベルＶｉ１とＶｉ２には相関はなく、このような無相関のものを比較する場合、ｋＴＣノイズは√２倍され、
Ｖｉ’＝√（２ｋＴ／Ｃ） （４）
となる。
【００３１】
上記の（３）式及び（４）式から分かるように、ｋＴＣノイズは容量が小さいほど大きくなる。このため、図８、図９の構成では画素を微細化していくと、次第にＣｐｘｌを大きくとれなくなり、ｋＴＣノイズが大きくなる。
【００３２】
ここで、ｋＴＣノイズを定量的に見積もってみる。例えば、端子Ｔ１の容量Ｃｐｘｌが８ｆＦになったとする。この８ｆＦという数値は、画素サイズが５μｍ口以下になった場合、現実味を帯びた数値である。このとき、ｋＴＣノイズ分Ｖｉ’はＴ＝３００゜Ｋの室温で約１ｍＶになる。信号の最大振幅が２ＶでノイズがｋＴＣノイズだけとすると、上記のフィールドシャッター機能付きＣＭＯＳイメージセンサのＳ／Ｎ比は４６ｄＢとなる。ＣＣＤ方式のＳ／Ｎ比は６０ｄＢ以上といわれているので、ｋＴＣノイズだけで、ＣＣＤ方式に比較してかなり性能が劣ることが分かる。
【００３３】
前記の図８の最も簡単な構造のＣＭＯＳイメージセンサ構成の場合には、端子Ｔ１の容量には、フォトダイオードＰＤの容量Ｃｐｄがかなり大きいので、問題は図９の構成の場合よりも小さい。しかし、図８の構成ではｋＴＣノイズを除去するのは不可能である。
【００３４】
一方、図９の構成の従来のＣＭＯＳイメージセンサでは微細化していくと、トランジスタの数が図８の構成より多いこともあり、端子Ｔ１に大きな容量を次第に割けなくなる。従って、ｋＴＣノイズを抑制する必要性は図９の構成の方が高い。この図９の構成では、フィールドシャッターでなく、ローリングシャッター動作を行えば、ｋＴＣノイズを除去できる。
【００３５】
図９の構成でローリングシャッター動作は以下のように行う。まず、トランジスタＭ４、Ｍ３はオフとする。このとき、列信号線Ｃ２ｂにこの画素２ｂからの出力はない。この時、画素２ｂのフォトダイオードＰＤに光が入射されて光電変換が行われ、フォトダイオードＰＤに電荷が蓄積される。また、ＣＤＳ回路５は他の行の素子の信号を処理している。
【００３６】
次に、注目している行の処理が始まる。トランジスタＭ１がオンし、端子Ｔ１が（Ｖｄｄ−Ｖｔｈｒｓｔ）にリセットされる。その後、トランジスタＭ１はオフされる。続いて、トランジスタＭ３がオンとされる。このとき、トランジスタＭ４はオフのままである。これにより、端子Ｔ１がリセットされたときの信号（Ｖｄｄ−Ｖｔｈｒｓｔ−Ｖｔｈａｍｐ）が列信号線に出力される。ＣＤＳ回路５においては、スイッチＳ１及びＳ２を閉じ、コンデンサＣ２に（Ｖｄｄ−Ｖｔｈｒｓｔ−Ｖｔｈａｍｐ−Ｖｒｅｆ）の電位差を保存する。
【００３７】
次に、スイッチＳ２を開きオフとする。続いて、トランジスタＭ４をオンとする。これにより、フォトダイオードＰＤの電荷がトランジスタＭ４のドレイン、ソースを通して端子Ｔ１に流れ込む。端子Ｔ１の容量Ｃｐｘｌは、コンデンサＣｅと、トランジスタＭ２のゲート容量Ｃａｍｐと、トランジスタＭ１の拡散容量Ｃｒｓｔと、配線の浮遊容量Ｃｆからなる。フォトダイオードＰＤの総電荷量をＱとすると、△Ｖ＝Ｑ／Ｃｐｘｌだけの電位変化がこの端子Ｔ１に起きる。この端子Ｔ１の電位は、トランジスタＭ２で増幅され、オンであるトランジスタＭ３を通して、（Ｖｄｄ−Ｖｔｈｒｓｔ−Ｖｔｈａｍｐ＋△Ｖ）として列信号線に出力される。
【００３８】
これにより、端子Ｃ２ｂの電位の変化は（Ｖｄｄ−Ｖｔｈｒｓｔ−Ｖｔｈａｍｐ＋△Ｖ）−（Ｖｄｄ−Ｖｔｈｒｓｔ−Ｖｔｈａｍｐ）＝＋△Ｖとなるから、それに比例した電位Ｖｒｅｆ＋｛△Ｖ・Ｃ１／（Ｃ１＋Ｃ２）｝が端子Ｃ１ｂに現れる。この電位が水平シフトレジスタ４へ出力される。その後、トランジスタＭ３をオフとし、最初のリセット状態とする。
【００３９】
このようにすると、リセットは１回しか行わず、同じリセット動作の中で信号からバックグラウンドノイズを除去するので、ｋＴＣノイズも除去できることになる。このような特性があるので、図９のような構成は、フィールドシャッター動作のためというよりも、雑音の少ないローリングシャッター動作で用いられることが多い。
【００４０】
このように、図８及び図９のいずれの従来の固体撮像装置でも、フォトダイオードＰＤの光電荷変換機能部、電荷一時蓄積機能部、電荷電圧変換機能部がそれぞれ独立していなかったため、図８のような１個のフォトダイオードＰＤと、３個のトランジスタＭ１〜Ｍ３からなる画素構成の固体撮像装置では、上記３つの機能部が一体になっていて、構成上非常にシンプルであるという特長がある反面、その結果としてフィールドシャッター機能及びｋＴＣノイズキャンセル機能を実現できず、時間的に揃った高画質の静止画を得ることができないという問題がある。
【００４１】
また、図９に示した１個のフォトダイオードＰＤと、４個のトランジスタＭ１〜Ｍ４と、１個のコンデンサＣｅからなる画素構成の固体撮像装置では、フィールドシャッター機能により時間的に揃った静止画を得ることができる反面、フィールドシャッター機能とｋＴＣノイズキャンセル機能のどちらか一方しか使用できないという問題がある。
【００４２】
本発明は以上の点に鑑みなされたもので、フィールドシャッター機能とｋＴＣノイズキャンセル機能を同時に実現し得る固体撮像装置を提供することを目的とする。
【００４３】
また、本発明の他の目的は、フォトダイオードの面積を小さくして微細化に有利な構成の固体撮像装置を提供することにある。
【００４６】
【課題を解決するための手段】
上記の目的を達成するため、本発明は、画素内に、フォトダイオードに接続された第１の電荷転送用トランジスタと、変換部に接続された第２の電荷転送用トランジスタと、第１及び第２の電荷転送用トランジスタの間に近接して第１及び第２の電荷転送用トランジスタのゲート電極にオーバーラップして設けられ、その直下にフォトダイオードからの電荷を蓄積するＭＯＳゲートとを設け、リセット用トランジスタにより変換部をリセットした後に、信号の乗っていないバックグラウンドノイズのみの電位を出力手段で出力してノイズキャンセラに保存した後、フォトダイオードで光電変換し第１の電荷転送用トランジスタを通して全画素同時にＭＯＳゲートの直下に転送して蓄積しておいた電荷を第２の電荷転送用トランジスタを通して変換部へ転送し、その結果変換部で生じた新たな電位を出力手段でノイズキャンセラへ出力し、ノイズキャンセラにおいて予め保存しておいたバックグラウンドノイズのみの電位との差分を取って、その差分を真の信号として取り出す制御手段を有する構成としたものである。
【００４７】
この発明では、全画素のフォトダイオードで同時に光電変換して得られた電荷をＭＯＳゲート直下に蓄積した後、出力手段を通して外部へ出力するに際し、リセット用トランジスタ及び出力手段を動作させて信号の乗っていないバックグラウンドノイズのみの電位を出力手段で出力してノイズキャンセラに保存させてから、ＭＯＳゲートの直下に蓄積された電荷に対応した信号を変換部から出力手段を通してノイズキャンセラへ出力することにより、ノイズキャンセラにおいてフォトダイオードの光電変換によって生じた電荷に比例した信号成分だけを取り出すことができる。
【００４８】
ここで、フォトダイオードと第１の電荷転送用トランジスタの接続点に、任意のタイミングでスイッチングされ、オン時にフォトダイオードをリセットする第２のリセット用トランジスタを接続することにより、任意のタイミングでフォトダイオードのリセットができる。
【００４９】
また、上記の目的を達成するため、本発明は、フォトダイオードと、フォトダイオードに接続された第１のリセット用トランジスタと、フォトダイオードが光電変換して得られた電荷を電位変化に変換する変換部と、変換部をリセットするための第２のリセット用トランジスタと、変換部の電位を外部へ出力する出力手段とを備える画素が、二次元マトリクス状に又は一次元ライン状に複数配列されており、画素からの信号電圧と信号電圧が乗っていないバックグラウンドノイズのみの状態の２つをサンプリングして、その差を取ることによりノイズを除去するノイズキャンセラを備えた固体撮像装置であって、画素内に、フォトダイオード及び第１のリセット用トランジスタに接続された第１の電荷転送用トランジスタと、出力手段に一端が接続された第２の電荷転送用トランジスタと、第２の電荷転送用トランジスタ及び出力手段にそれぞれ接続された第２のリセット用トランジスタと、第１及び第２の電荷転送用トランジスタの間に接近して設けられ、その直下にフォトダイオードからの電荷を蓄積するＭＯＳゲートとを各画素のそれぞれに設け、第１のリセット用トランジスタによりフォトダイオードをリセットした後に、第１のリセット用トランジスタをオフとし、かつ、ＭＯＳゲートの直下のポテンシャルを最大時と最小時の中間のレベルに設定するための第１の電圧をＭＯＳゲートに印加している状態で第１の電荷転送用トランジスタをオンとして、第１のシャッター時間、フォトダイオードで光電変換された電荷をＭＯＳゲートの直下に転送して蓄積させてから第１の電荷転送用トランジスタをオフとし、再び第１のリセット用トランジスタによりフォトダイオードをリセットした後に、第１のリセット用トランジスタをオフとし、かつ、ＭＯＳゲートの直下のポテンシャルを第１の電圧より大きいレベルに設定するための第２の電圧をＭＯＳゲートに印加している状態で第１の電荷転送用トランジスタをオンとして、第１のシャッター時間よりも短い第２のシャッター時間、フォトダイオードで光電変換された電荷をＭＯＳゲートの直下に転送して蓄積させてから第１の電荷転送用トランジスタをオフとする制御手段を有する構成としたものである。
【００５０】
この発明では、長い方の第１のシャッター時間でフォトダイオードで光電変換した電荷に、短い方の第２のシャッター時間でフォトダイオードで光電変換した電荷を、ＭＯＳゲートの直下で足し合わせることができる。
【００５１】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。図１は本発明になる固体撮像装置の第１の実施の形態の１画素回路の等価回路図を示す。同図中、図８、図９と同一構成部分には同一符号を付してある。図１に示す第１の実施の形態では、画素２ｃを図９の画素２ｂに比べてＭＯＳ型電界効果トランジスタ（ＦＥＴ）とコンデンサをそれぞれ１つ追加し、１フォトダイオード、５トランジスタ、２キャパシタ構成にしたものである。すなわち、画素２ｃは、フォトダイオードＰＤのＮ型層側が、トランジスタＭ５のドレイン、ソース、トランジスタＭ６のドレイン、ソースを介してリセット用トランジスタＭ１のソースとトランジスタＭ２のゲートにそれぞれ接続点（端子）Ｔ１で接続されている。
【００５２】
また、トランジスタＭ５とＭ６の共通接続点は、コンデンサＣｅｘを介して接地されている。更に、端子Ｔ１はコンデンサＣｅを介して接地されている。更に、トランジスタＭ２のソースは出力用トランジスタＭ３のドレイン、ソースを介してＣＤＳ回路５と負荷６にそれぞれ接続されている。なお、コンデンサＣｅｘは例えばｐ基板表面に作ったＮ-拡散層で構成する。また、コンデンサＣｅは、端子Ｔ１の容量ＣｐｘｌがトランジスタＭ２のゲート容量Ｃａｍｐ、トランジスタＭ１の拡散容量Ｃｒｓｔ、配線の浮遊容量Ｃｆの合計で十分な場合は、特に設ける必要はない。端子Ｔ１の容量Ｃｐｘｌは、コンデンサＣｅと共に前述した電荷を電圧に変換する変換部を構成している。
【００５３】
次に、この実施の形態の動作について説明する。ここで、画素２ｃは画素部の最上行、最下行でない、どこか中間の行のある列の画素であるとする。また、各トランジスタＭ１、Ｍ３、Ｍ５及びＭ６のスイッチング制御は図示しない制御回路からの信号に基づき行われる。
【００５４】
動作サイクル説明の出発点として、この画素２ｃからの前回の信号の出力が終ったばかりであるというところから始める。この状態では、トランジスタＭ１、Ｍ６はオフであり、端子Ｔ１は電気的に浮いた状態にある。端子Ｔ１には前回のサイクルで、フォトダイオードＰＤが光電変換し、トランジスタＭ５、Ｍ６を通して転送されてきた電荷がそのまま残っている。トランジスタＭ３もオフとなっており、この画素２ｃから列信号線への出力はない。
【００５５】
一方、トランジスタＭ５もオフとなっており、フォトダイオードＰＤは電気的に他から分離された状態で光電変換を行い、電荷を蓄積している。また、コンデンサＣｅｘにあった電荷は、トランジスタＭ６を通して端子Ｔ１に転送されており、コンデンサＣｅｘには電荷が無い状態である。
【００５６】
このような状態で、画素２ｃはＣＤＳ回路５が他の行の画素の処理を終了するのを待っている。すべての画素からの信号読み出しが終了すると、トランジスタＭ５が画素２ｃを含めた全画素で一斉にオンする。すると、フォトダイオードＰＤに蓄積されていた電荷Ｑは全画素で同時に、それぞれのトランジスタＭ５を通してそれぞれのコンデンサＣｅｘに転送される。この結果、フォトダイオードＰＤの電荷は無くなり、リセットされる。電荷転送終了後、トランジスタＭ５はオフとされ、再びフォトダイオードＰＤは光電変換して電荷の蓄積を開始する。
【００５７】
その後、画素２ｃはＣＤＳ回路５が他の行の画素の処理をしている間、待機する。注目している画素２ｃの処理が始まると、画素２ｃは端子Ｔ１のリセット動作を行う。つまり、図示していない制御回路からのハイレベルの信号がトランジスタＭ１のゲート電極に印加され、Ｍ１をオンにする。この時、トランジスタＭ３、Ｍ６はオフのままである。その結果、端子Ｔ１の電位は（Ｖｄｄ−Ｖｔｈｒｓｔ）となる。ここで、Ｖｄｄは電源電圧、ＶｔｈｒｓｔはトランジスタＭ１のしきい値電圧である。
【００５８】
その後、トランジスタＭ１のゲート電極への信号がローレベルとなり、Ｍ１がオフとされる。これにより、端子Ｔ１は電気的に浮いた状態に戻り、リセット動作が完了する。この時、端子Ｔ１にはｋＴＣノイズ成分Ｖｋｔｃが乗るので、端子Ｔ１の電位は（Ｖｄｄ−Ｖｔｈｒｓｔ＋Ｖｋｔｃ）となる。Ｖｋｔｃは従来技術の説明中には明示していなかったが、この実施の形態により除去できることを明らかにするために示すこととする。
【００５９】
一方、ＣＤＳ回路５でも画素２ｃの信号処理をするための準備を行う。すなわち、スイッチＳ１、Ｓ２を閉じ、端子Ｃ２ａ、Ｃ１ｂを基準電位Ｖｒｅｆにする。この状態でトランジスタＭ３のゲート電極へ図示しない制御回路からハイレベルの信号が印加されることにより、Ｍ３がオンとされるため、列信号出力線、つまり端子Ｃ２ｂには（Ｖｄｄ−Ｖｔｈｒｓｔ＋Ｖｋｔｃ−Ｖｔｈａｍｐ）の電位が出力される。ここで、Ｖｔｈａｍｐは増幅用トランジスタＭ２のしきい値電圧である。この結果、コンデンサＣ２には（Ｖｄｄ−Ｖｔｈｒｓｔ＋Ｖｋｔｃ−Ｖｔｈａｍｐ−Ｖｒｅｆ）の電位差がかかる。
【００６０】
次に、ＣＤＳ回路５はスイッチＳ２を開きオフとし、端子Ｃ２ａ（＝端子Ｃ１ｂ）を浮いた状態にする。ここで、トランジスタＭ６がそのゲート電極に図示しない制御回路からハイレベルの信号が印加されることによりオンとされる。すると、コンデンサＣｅｘに保持されていた電荷ＱがトランジスタＭ６を通して端子Ｔ１へ転送される。電荷転送完了後トランジスタＭ６はオフとされる。この結果、コンデンサＣｅｘには電荷が無くなり、リセットされた状態となる。
【００６１】
一方、端子Ｔ１には電荷Ｑによる電位変化が生じる。端子Ｔ１の容量Ｃｐｘｌは、コンデンサＣｅの容量と、トランジスタＭ２のゲート容量Ｃａｍｐと、トランジスタＭ１の拡散容量Ｃｒｓｔと、配線の浮遊容量Ｃｆとからなっているが、ここに電荷Ｑが入ることにより、△Ｖ＝Ｑ／Ｃｐｘｌの電位変化が発生する。従って、端子Ｔ１の電位は、（Ｖｄｄ−Ｖｔｈｒｓｔ＋Ｖｋｔｃ＋△Ｖ）となる。
【００６２】
端子Ｔ１に電位変化が起ると、それはトランジスタＭ２によるソースフォロワ回路により増幅され、更にオン状態にあるトランジスタＭ３を通して列信号出力線、つまり端子Ｃ２ｂへ伝えられる。これにより、端子Ｃ２ｂの電位は、（Ｖｄｄ−Ｖｔｈｒｓｔ＋Ｖｋｔｃ−Ｖｔｈａｍｐ＋△Ｖ）となる。つまり、端子Ｃ２ｂに生じた電位変化は、（Ｖｄｄ−Ｖｔｈｒｓｔ＋Ｖｋｔｃ−Ｖｔｈａｍｐ＋△Ｖ）−（Ｖｄｄ−Ｖｔｈｒｓｔ＋Ｖｋｔｃ−Ｖｔｈａｍｐ）＝△Ｖで、フォトダイオードＰＤの光電変換による電荷量Ｑによる成分のみの影響しか受けておらず、ｋＴＣノイズの影響も無い。
【００６３】
この端子Ｃ２ｂの電位変化に応じて、電気的に浮いた状態である端子Ｃ２ａ（＝端子Ｃ１ｂ）は、コンデンサＣ１、Ｃ２が直列につながった比例分Ｖｒｅｆ＋｛△Ｖ・Ｃ１／（Ｃ１＋Ｃ２）｝の電位変化が生じる。その後、スイッチＳ１を開いてオフとし、コンデンサＣ１に上記の電位変化である処理結果を保持する。そして、トランジスタＭ３がオフとされて画素２ｃからの出力が無くなる。その後、図示しない水平シフトレジスタによりスイッチＳ３がオンとされ、コンデンサＣ１に保持されていた画素２ｃの処理結果がスイッチＳ３を通して画素信号として出力される。続いて、スイッチＳ３が再び開かれてオフとされ、この画素２ｃにおけるサイクルが一つ終了する。後は再び最初から同じことが繰り返される。
【００６４】
なお、上記の実施の形態の動作の説明は一例であり、これに限定されるものではない。例えば、端子Ｔ１のトランジスタＭ１によるリセットは、上記の説明では端子Ｔ１のリセット電位を出力する直前に行っているが、これに限定されるものではなく、前回の信号出力が終ってから、次の信号出力動作までのどこかで１回行えばよい。例えば、前回の信号出力が終った直後にトランジスタＭ１をオンにし、真っ先に端子Ｔ１のリセット動作を行うようにしてもよい。
【００６５】
また、コンデンサＣｅｘのリセットは、上記の説明ではＣｅｘの蓄積電荷を完全に転送することにより行っているが、蓄積電荷が多すぎると転送しきれず、Ｃｅｘに電荷が残る現象が生じ、残像となる可能性がある。このため、トランジスタＭ５をオンして、フォトダイオードＰＤからコンデンサＣｅｘに電荷を転送する前に、一度トランジスタＭ１及びＭ６をオンして、コンデンサＣｅｘを強制的にリセットする動作を行うようにしてもよい。
【００６６】
このように、本実施の形態によれば、ＣＤＳ回路５内でフォトダイオードＰＤの電荷転送による信号中からバックグラウンドノイズである（Ｖｄｄ−Ｖｔｈｒｓｔ−Ｖｔｈａｍｐ＋Ｖｋｔｃ）が除去されて、フォトダイオードＰＤの光電変換によって生じた総電荷量Ｑに比例した電圧変化分△Ｖが純粋に列信号出力線Ｃ２ｂに取り出せるので、ｋＴＣノイズのキャンセル機能を実現することができる。
【００６７】
また、電荷を所定の時間だけコンデンサＣｅｘに保持することも可能である。更に、この実施の形態では、フォトダイオードＰＤを含む全画素のフォトダイオードに同時に入射した光を光電変換して得られた電荷を電圧に変換して出力するようにしているため、フィールドシャッター機能を実現でき、同じ時刻での静止画を得ることができる。以上より、従来に比べて高画質の静止画を撮像できる。
【００６８】
ところで、画素の面積が限られているのに、トランジスタの数をどんどん増やしていくと、それに応じてフォトダイオードの面積が減っていくことになる。すると、フォトダイオードで発生する電荷量Ｑが少なくなってしまい、イメージセンサとして明るさに対する感度は低くなってしまう。しかしながら、本実施の形態の構成では、上記のフォトダイオードの面積の低下は不利とはならず、むしろ有利に働く。
【００６９】
すなわち、この実施の形態では、端子Ｔ１の電位の変化△Ｖは△Ｖ＝Ｑ／Ｃｐｘｌで表せられるから、Ｃｐｘｌを小さくすると、電荷電圧変換率を高くすることができる。従って、フォトダイオードの面積が小さくなった割合だけＣｐｘｌを小さくすると、感度は一定になる。さらに、容量Ｃｐｘｌを小さくすればするほど、感度は高くなるので有利となる。
【００７０】
これに対し、図８や図９に示した従来の構成では、（３）式及び（４）式から分かるように、容量Ｃｐｘｌを小さくすると、ｋＴＣノイズが大きくなるため、従来ではＣｐｘｌを小さくすることはできない。しかし、本実施の形態の構成にすれば、フィールドシャッター動作とｋＴＣノイズの除去が同時に可能になるため、Ｃｐｘｌを小さくでき、フォトダイオードの面積も小さくできる。従って、微細化に有利な構成である。
【００７１】
次に、本発明の第２の実施の形態について説明する。本発明の特徴は光電変換を行うフォトダイオードと、フォトダイオードの発生させたキャリアを一時的に保持するサイトと、キャリアの電荷を電圧に変換するサイトをそれぞれ独立させる構成にある。ここで、キャリアを一時的に保持するサイトの構成は、コンデンサでなく、別の方法も可能である。そこで、この第２の実施の形態は、ＭＯＳゲートにより、キャリアを保持するようにしたものである。
【００７２】
図２は本発明になる固体撮像装置の第２の実施の形態の１画素分の等価回路図を示す。同図中、図１と同一構成部分には同一符号を付してある。この第２の実施の形態では、図１のコンデンサＣｅｘの代わりに、図２に示すように、ＭＯＳのゲートＭｃｃｄをトランジスタＭ５とＭ６に接近して配置し、ＭＯＳゲートＭｃｃｄの下に電荷を保持できる構造の画素２ｄを用いる点に特徴がある。この時のポテンシャルと電荷の移動の様子を図３に示す。なお、図１と同様に、Ｃｅは調整用の付加容量なので、省略することが可能である。
【００７３】
次に、本実施の形態の動作について図２及び図３と共に説明する。なお、画素２ｄは、固体撮像装置の最上行、最下行でない、どこか中間の行のある列の画素であるとする。動作サイクル説明の出発点として、この画素２ｄからの前回の信号の出力が終ったばかりであるというところから始める。
【００７４】
この状態では、トランジスタＭ１、Ｍ６はオフであり、端子Ｔ１は電気的に浮いた状態にある。端子Ｔ１には前回のサイクルで、フォトダイオードＰＤが光電変換し、トランジスタＭ５、Ｍｃｃｄ、Ｍ６を通して転送されてきた電荷がそのまま残っている。トランジスタＭ３もオフとなっており、この画素２ｄから列信号線への出力はない。一方、トランジスタＭ５もオフとなっており、フォトダイオードＰＤは電気的に他から分離された状態で図３（Ａ）のように光電変換を行い、図３（Ｂ）のように電荷を蓄積している。また、Ｍｃｃｄもオフとなっており、電荷が蓄えられない状態で、電荷が無い状態である。
【００７５】
このような状態で、画素２ｄはＣＤＳ回路５が他の行の画素の処理を終了するのを待っている。すべての画素からの信号読み出しが終了し、光電変換開始から所定の時間が経過すると、図３（Ｃ）のようにトランジスタＭ５、ＭＯＳゲートＭｃｃｄが画素２ｄを含めた全画素で一斉にオンする。すると、フォトダイオードＰＤに蓄積されていた電荷Ｑは全画素で同時に、それぞれのトランジスタＭ５を通してそれぞれのＭＯＳゲートＭｃｃｄの直下の方向に転送される。この結果、フォトダイオードＰＤの電荷は無くなり、リセットされる。
【００７６】
電荷転送終了後、図３（Ｄ）に示すように、トランジスタＭ５はオフとされ、電荷はすべてＭＯＳゲートＭｃｃｄの直下に転送される。再びフォトダイオードＰＤは光電変換して電荷の蓄積を開始する。一方、Ｍｃｃｄはオンのままになっており、ゲートの下に電荷を保持し続ける。画素２ｄはこのような状態で、ＣＤＳ回路５が他の行の画素を処理している間、待機し続ける。
【００７７】
その後、注目している画素２ｄの処理が始まると、画素２ｄは端子Ｔ１のリセット動作を行う。つまり、図示していない制御回路からのハイレベルの信号がトランジスタＭ１のゲート電極に印加され、Ｍ１をオンにする。この時、トランジスタＭ３、Ｍ６はオフのままである。その結果、端子Ｔ１の電位は（Ｖｄｄ−Ｖｔｈｒｓｔ）となる。ここで、Ｖｄｄは電源電圧、ＶｔｈｒｓｔはトランジスタＭ１のしきい値電圧である。
【００７８】
その後、トランジスタＭ１のゲート電極への信号がローレベルとなり、Ｍ１がオフとされる。これにより、端子Ｔ１は電気的に浮いた状態に戻り、リセット動作が完了する。この時、端子Ｔ１にはｋＴＣノイズ成分Ｖｋｔｃが乗るので、端子Ｔ１の電位は（Ｖｄｄ−Ｖｔｈｒｓｔ＋Ｖｋｔｃ）となる。
【００７９】
一方、ＣＤＳ回路５でも画素２ｄの信号処理をするための準備を行う。すなわち、スイッチＳ１、Ｓ２を閉じ、端子Ｃ２ａ、Ｃ１ｂを基準電位Ｖｒｅｆにする。この状態でトランジスタＭ３のゲート電極へ図示しない制御回路からハイレベルの信号が印加されることにより、Ｍ３がオンとされるため、列信号出力線、つまり端子Ｃ２ｂには（Ｖｄｄ−Ｖｔｈｒｓｔ＋Ｖｋｔｃ−Ｖｔｈａｍｐ）の電位が出力される。ここで、Ｖｔｈａｍｐは増幅用トランジスタＭ２のしきい値電圧である。この結果、コンデンサＣ２には（Ｖｄｄ−Ｖｔｈｒｓｔ＋Ｖｋｔｃ−Ｖｔｈａｍｐ−Ｖｒｅｆ）の電位差がかかる。
【００８０】
次に、ＣＤＳ回路５はスイッチＳ２を開きオフとし、端子Ｃ２ａ（＝端子Ｃ１ｂ）を浮いた状態にする。ここで、トランジスタＭ６がそのゲート電極に図示しない制御回路からハイレベルの信号が印加されることにより、図３（Ｅ）に示すようにＭ６がオンとされる。一方、ＭＯＳゲートＭｃｃｄにはローレベルの信号を印加すると、Ｍｃｃｄ直下にあった電荷ＱがトランジスタＭ６を通して端子Ｔ１へ転送される。電荷転送完了後トランジスタＭ６はオフとされ、図３（Ｆ）に示すように、すべての電荷が端子Ｔ１に転送される。
【００８１】
この結果、端子Ｔ１には電荷Ｑによる電位変化が生じる。端子Ｔ１の容量Ｃｐｘｌは、コンデンサＣｅの容量と、トランジスタＭ２のゲート容量Ｃａｍｐと、トランジスタＭ１の拡散容量Ｃｒｓｔと、配線の浮遊容量Ｃｆとからなっているが、ここに電荷Ｑが入ることにより、△Ｖ＝Ｑ／Ｃｐｘｌの電位変化が発生する。従って、端子Ｔ１の電位は、（Ｖｄｄ−Ｖｔｈｒｓｔ＋Ｖｋｔｃ＋△Ｖ）となる。
【００８２】
端子Ｔ１に電位変化が起ると、それはトランジスタＭ２によるソースフォロワ回路により増幅され、更にオン状態にあるトランジスタＭ３を通して列信号出力線、つまり端子Ｃ２ｂへ伝えられる。これにより、端子Ｃ２ｂの電位は、（Ｖｄｄ−Ｖｔｈｒｓｔ＋Ｖｋｔｃ−Ｖｔｈａｍｐ＋△Ｖ）となる。つまり、端子Ｃ２ｂに生じた電位変化は、（Ｖｄｄ−Ｖｔｈｒｓｔ＋Ｖｋｔｃ−Ｖｔｈａｍｐ＋△Ｖ）−（Ｖｄｄ−Ｖｔｈｒｓｔ＋Ｖｋｔｃ−Ｖｔｈａｍｐ）＝△Ｖで、フォトダイオードＰＤの光電変換による電荷量Ｑによる成分のみの影響しか受けておらず、ｋＴＣノイズの影響も無い。
【００８３】
この端子Ｃ２ｂの電位変化に応じて、電気的に浮いた状態である端子Ｃ２ａ（＝端子Ｃ１ｂ）は、コンデンサＣ１、Ｃ２が直列につながった比例分Ｖｒｅｆ＋｛△Ｖ・Ｃ１／（Ｃ１＋Ｃ２）｝の電位変化が生じる。その後、スイッチＳ１を開いてオフとし、コンデンサＣ１に上記の電位変化である処理結果を保持する。そして、トランジスタＭ３がオフとされて画素２ｃからの出力が無くなる。
【００８４】
その後、図示しない水平シフトレジスタによりスイッチＳ３がオンとされ、コンデンサＣ１に保持されていた画素２ｄの処理結果がスイッチＳ３を通して画素信号として出力される。続いて、スイッチＳ３が再び開かれてオフとされ、この画素２ｄにおけるサイクルが一つ終了する。後は再び最初から同じことが繰り返される。
【００８５】
なお、上記の実施の形態の動作の説明は一例であり、これに限定されるものではない。例えば、端子Ｔ１のトランジスタＭ１によるリセットは、上記の説明では端子Ｔ１のリセット電位を出力する直前に行っているが、これに限定されるものではなく、前回の信号出力が終ってから、次の信号出力動作までのどこかで１回行えばよい。
【００８６】
以上の動作により、差し引きする信号とバックグラウンドノイズは同じタイミングで行なったリセット電位で取っているので、ｋＴＣノイズはキャンセルされる。また、全画素同一時刻の光電変換した電荷が順次に水平シフトレジスタから出力されるため、フィールドシャッター機能が実現される。
【００８７】
次に、本発明の第３の実施の形態及び第４の実施の形態について説明する。図４は本発明になる固体撮像装置の第３の実施の形態の一画素の等価回路図、図５は本発明になる固体撮像装置の第４の実施の形態の一画素の等価回路図を示す。両図中、図１、図２と同一構成部分には同一符号を付し、その説明を省略する。
【００８８】
これまでの第１及び第２の実施の形態では、フォトダイオードＰＤのリセットはキャリア（電荷）を転送するという行為により行われていた。しかしこの方法では、フォトダイオードＰＤのリセットは１フィールドに１回であり、いつも固定した露光時間になってしまう。これではシャッター速度を自由にできないので、フォトダイオードＰＤに独立したフォトダイオードリセット用トランジスタをつければ便利である。
【００８９】
そこで、図４に示す本発明の第３の実施の形態では、第１の実施の形態の画素にフォトダイオードリセット用トランジスタＭ７を設けたものであり、図５に示す本発明の第４の実施の形態では、第２の実施の形態の画素にフォトダイオードリセット用トランジスタＭ７を設けたものである。すなわち、図４及び図５において、フォトダイオードＰＤのＮ型層が、ＭＯＳ型電界効果トランジスタＭ７のソース、ドレインを介して電源電圧Ｖｄｄに接続されている。
【００９０】
これにより、図４及び図５では、トランジスタＭ７のゲートにハイレベルのリセット信号を印加すると、トランジスタＭ７がオンになり、トランジスタＭ７のドレイン、ソースを介して電源電圧ＶｄｄがフォトダイオードＰＤのＮ型層に印加されて、これをリセットする。すなわち、フォトダイオードＰＤのキャリアが転送され終わらなくても、トランジスタＭ７を任意のタイミングでオンすることにより、フォトダイオードＰＤを任意のタイミングでリセットすることができる。従って、第３及び第４の実施の形態では、シャッター時間を自由に設定できることになる。
【００９１】
また、図５の第４の実施の形態では、キャリア保持部分をＣＣＤタイプのＭＯＳゲートＭｃｃｄで構成しているので、ＭＯＳゲートＭｃｃｄの電位によりＭＯＳゲートＭｃｃｄ直下のキャリアが保持される部分の電位を自由に動かすことができる。これにより、有利な動作モードを設定できる。
【００９２】
次に、本発明の第４の実施の形態の他の動作モードについて説明する。ダイナミックレンジを広げる方法として、従来より、シャッター時間の短いものと長いものを足し合わせるという方法が知られている。シャッター時間の長いものは、例えば１０ｍｓｅｃであり、短いものは例えば０．５ｍｓｅｃである。
【００９３】
周知のように、シャッター時間が長い場合は、暗いところがよく写るが、明るいところはべたな白になってしまう。一方、シャッター時間が短い場合は、明るいところの写りは良くなるが暗いところがべたな黒になってしまう。従って、両方の情報を足し合わせれば、暗いところも明るいところも一緒に写すことができる。
【００９４】
以下、この第４の実施の形態の他のモードの動作について、図６（Ａ）に示した構成に基づいて具体的に説明する。同図（Ａ）中、図５と同一構成部分には同一符号を付してある。なお、トランジスタＭ７、Ｍ１〜Ｍ３の図示は省略してある。まず、フォトダイオードＰＤをリセットしてから、シャッター時間が長い方の時間Ｔｌの間光電変換を行う。続いて、ＭＯＳゲートＭｃｃｄのチャネルのポテンシャルが、Ｍｃｃｄのゲート電極にＶｄｄの電位をかけた時のポテンシャルの約半分になるような第１の電位をＭｃｃｄのゲート電極にかける。
【００９５】
この状態でトランジスタＭ５をオンすると、図６（Ｂ）に示すように、トランジスタＭ５を通してＭＯＳゲートＭｃｃｄの下にキャリア（電荷）が転送される。続いて、トランジスタＭ５をオフとする。これにより、図６（Ｂ）に示すように、トランジスタＭ５のポテンシャルの電位が高くなり、ＭＯＳゲートＭｃｃｄの直下に電荷が保持される。
【００９６】
次に、再びフォトダイオードＰＤをリセットした後、シャッター時間が短いＴｓだけ光電変換を行う。この光電変換により、図６（Ｃ）に黒丸で模式的に示すように、フォトダイオードＰＤに電荷が蓄積される。続いて、ＭＯＳゲートＭｃｃｄのゲート電極に第１の電位より大きい第２の電位、例えばＶｄｄを印加する。これにより、Ｍｃｃｄ直下のポテンシャルの電位は直前の状態よりも更に深くなる。
【００９７】
この状態で、トランジスタＭ５をオンとすると、図６（Ｄ）に示すように、ＭＯＳゲートＭｃｃｄに、フォトダイオードＰＤに蓄積されていた電荷がトランジスタＭ５を通して流れ、前回のシャッター時間Ｔｌのときの電荷に、今回のシャッター時間Ｔｓの電荷がＭｃｃｄの直下で足し合わされる。この様にしてできた電荷をＴｌに出力すれば、ダイナミックレンジの広がった信号を出力することができる。
【００９８】
なお、これまでの説明ではＮＭＯＳ ＦＥＴを使っているが、Ｎ型、Ｐ型を入れ替え、電圧の方向を逆にすれば、ＰＭＯＳ ＦＥＴでも同様の効果が得られることは勿論である。
【００９９】
【発明の効果】
以上説明したように、本発明によれば、全画素のフォトダイオードで同時に光電変換して得られた電荷をコンデンサやＭＯＳゲートなどの電荷蓄積部に蓄積した後、出力手段を通して外部へ出力するに際し、リセット用トランジスタ及び出力手段を動作させて所定電位をノイズキャンセラへ送出してから、電荷蓄積部に蓄積された電荷に対応した信号を出力手段を通してノイズキャンセラへ出力することにより、ノイズキャンセラにおいてフォトダイオードの光電変換によって生じた電荷に比例した信号成分だけを取り出すようにしたため、全画素同時光電変換によるフィールドシャッター動作と、ノイズキャンセラでのバックグランドノイズの除去（ｋＴＣノイズ除去）とを同時に行うことができ、これにより高画質の静止画を撮像することができる。
【０１００】
また、本発明によれば、長い方の第１のシャッター時間でフォトダイオードで光電変換した電荷に、短い方の第２のシャッター時間でフォトダイオードで光電変換した電荷を、ＭＯＳゲートの直下で足し合わせるようにしたため、ダイナミックレンジの広がった信号を出力することができる。
【０１０１】
更に、本発明によれば、リセット用トランジスタと第２の電荷転送用トランジスタと出力手段との共通接続端子における容量に反比例した電圧が、この共通接続端子に生じるように構成しているため、フォトダイオードの面積を小さくするのに対応して上記の容量が小さくできることから、微細化に有利な構成とすることができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態の一画素分の等価回路図である。
【図２】 本発明の第２の実施の形態の一画素分の等価回路図である。
【図３】 図２の要部のポテンシャルと電荷の移動の様子を示す図である。
【図４】 本発明の第３の実施の形態の一画素の等価回路図である。
【図５】 本発明の第４の実施の形態の一画素の等価回路図である。
【図６】 本発明の第４の実施の形態の他のモードの動作を説明する図である。
【図７】 固体撮像装置全体の一例の構成図である。
【図８】 従来の固体撮像装置の一例の一画素分の等価回路図である。
【図９】 従来の固体撮像装置の他の例の一画素分の等価回路図である。
【図１０】 ある容量Ｃの電位をある電位Ｖにすることを示す図である。
【符号の説明】
１ 垂直シフトレジスタ
２ｃ、２ｄ 第１、第２の実施の形態の画素
３ 負荷およびノイズキャンセラ
４ 水平シフトレジスタ
５ ＣＤＳ回路
６ 負荷
ＰＤ フォトダイオード
Ｍ１ リセット用電界効果トランジスタ
Ｍ２ 増幅用電界効果トランジスタ（出力手段）
Ｍ３ 出力用電界効果トランジスタ（出力手段）
Ｍ５、Ｍ６ 電荷転送用トランジスタ（第１、第２の電荷転送用トランジスタ）
Ｍ７ フォトダイオードリセット用電界効果トランジスタ
Ｍｃｃｄ ＭＯＳゲート
Ｃｅｘ 電荷蓄積用コンデンサ
Ｃｅ 変換部の容量調整用コンデンサ
Ｓ１、Ｓ２、Ｓ３ スイッチ
Ｔ１ 端子
【発明の属する技術分野】
本発明は固体撮像装置に係り、特に蓄積転送部を画素内に持ったＣＭＯＳイメージセンサに関する。
【０００２】
【従来の技術】
従来の固体撮像装置には、大きく分けてＣＣＤ方式とＣＭＯＳセンサ方式の２つがある。両者の違いは、光を電荷に変換するフォトダイオードではなく、フォトダイオードの電荷の情報を各受光素子の外に如何に伝えるかというところにある。
【０００３】
ＣＣＤ方式は、フォトダイオードに発生した電荷を電荷転送素子（ＣＣＤ：charge coupled device）により直接に外部へ転送する。一方、ＣＭＯＳセンサ方式は、フォトダイオードに発生した電荷による電位の情報を、各フォトダイオードに対応して設けられたアンプを通して素子外部に出力する。このＣＭＯＳセンサ方式の画素構造は、通常のＣＭＯＳ−ＬＳＩプロセスと殆ど同じプロセスで作成できるので、ＣＭＯＳ−ＬＳＩ用のラインをそのまま使え、また、エリアセンサと他のＣＭＯＳ回路を混在できるというメリットがある。
【０００４】
一方、ＣＭＯＳセンサ方式にはＣＣＤ方式に比べて固定パターン雑音が大きいという問題点がある。固定パターン雑音は、主にアンプ用トランジスタのしきい値電圧のバラツキに起因している。
【０００５】
図７は従来の固体撮像装置の一例の構成図を示す。この従来の固体撮像装置は、最も一般的なＣＭＯＳイメージセンサを示しており、画素２11〜２33等が二次元マトリクス状に配置されており、これらの画素２11〜２33のうち、垂直シフトレジスタ１で、各行の（水平方向に配置されている）複数の画素の動作が、各行毎に（通常は上の行から下の行に向かう）制御され、各画素２11〜２33からの信号は、負荷及びノイズキャンセラ３に入力され、ノイズキャンセル動作された後、水平シフトレジスタ４により順次トランジスタＴ１〜Ｔ３がオンして、各列の信号が撮像信号として出力される。通常処理は、右の列から左の列に処理が進む。なお、行と列は逆に配置することも可能である。また、二次元マトリクス状ではなく１列の一次元ライン状に画素を配置することも可能である。
【０００６】
この従来の固体撮像装置、すなわち、従来のＣＭＯＳイメージセンサには画素と共にＣＤＳ回路と呼ばれるノイズキャンセラがついている。これは画素の出力信号から信号が入っていない場合のバックグラウンド・ノイズ（主に画素のアンプ用トランジスタのしきい値電圧のバラツキ）を除去するためにある。
【０００７】
図８はＣＭＯＳイメージセンサと呼ばれる従来の固体撮像装置の１画素分の一例の等価回路図を示す。同図中、図７と同一構成部分には同一符号を付してある。図８において、一つの画素２ａは一つのフォトダイオードＰＤと、フォトダイオードＰＤのＮ型層にソースが接続されたリセット用トランジスタＭ１と、フォトダイオードＰＤのＮ型層にゲートが接続された増幅用トランジスタＭ２と、転送用トランジスタＭ３とからなる。トランジスタＭ１、Ｍ２及びＭ３は、ＭＯＳ型電界効果トランジスタ（ＦＥＴ）で、通常はｎチャネルのＦＥＴである。
【０００８】
トランジスタＭ２のソースは、スイッチ機能を持つトランジスタＭ３を通して２重相関サンプリング（ＣＤＳ）回路５と負荷６に接続されており、トランジスタＭ３はソースフォロワ回路として動作する。ＣＤＳ回路５は、２つのコンデンサＣ１及びＣ２と、２個のスイッチＳ１及びＳ２とから構成されており、コンデンサＣ１の非接地側端子がスイッチＳ１、コンデンサＣ２を直列に介してトランジスタＭ３のソースに接続され、コンデンサＣ２のスイッチＳ１側端子Ｃ２ａがスイッチＳ２を介して基準電圧Ｖｒｅｆに接続され、コンデンサＣ１のスイッチＳ１側端子Ｃ１ｂがスイッチＳ３を介して信号出力線に接続されている。
【０００９】
ＣＤＳ回路５と負荷６が図７の負荷及びノイズキャンセラ３のうち、画素１列分の回路構成部分である。ＣＤＳ回路５は、画素からの信号電圧と信号電圧が乗っていないバックグラウンドノイズのみの状態の２つをサンプリングして、その差を取ることによりノイズを除去するノイズキャンセラの役割をする。また、負荷６は、通常は定電流回路を用いる。
【００１０】
次に、この従来装置の動作について説明する。いま、図８中の画素２ａは最上行、最下行でない、どこか中間の行のある列の画素であるとする。まず、トランジスタＭ１がオン、トランジスタＭ３がオフとされ、フォトダイオードＰＤのＮ型層側の端子Ｔ１をリセット状態とする。このときの端子Ｔ１の電位は、リセット電圧（Ｖｄｄ−Ｖｔｈｒｓｔ）にする。ここで、Ｖｄｄは電源電圧、ＶｔｈｒｓｔはトランジスタＭ１のしきい値電圧である。このリセット状態では、トランジスタＭ３がオフであるので、列信号線にこの画素２ａからの出力はない。
【００１１】
次に、トランジスタＭ１をオフとした状態で、フォトダイオードＰＤに被写体からの光を入射して光電変換を行わせる。これにより、フォトダイオードＰＤには入射光量に応じた電荷が蓄積される。端子Ｔ１での容量Ｃｐｘｌは、フォトダイオードＰＤの容量Ｃｐｄと、トランジスタＭ２のゲート容量Ｃａｍｐと、トランジスタＭ１の拡散容量Ｃｒｓｔと、配線の浮遊容量Ｃｆからなっている。フォトダイオードＰＤに総電荷量Ｑが発生すると、△Ｖ＝Ｑ／Ｃｐｘｌだけの電位変化がこの端子Ｔ１に起きる。一方、ＣＤＳ回路５は、その間、他の行の画素の出力信号を処理している。
【００１２】
ＣＤＳ回路５が注目している画素２ａの前の行の画素（図示せず）の出力信号の処理を終了し、処理結果を、水平シフトレジスタ４により閉じたスイッチＳ３を通して出力すると、続いて、ＣＤＳ回路５は注目している画素２ａの処理を開始する。ＣＤＳ回路５は、まず、自らのリセット動作を行う。
【００１３】
すなわち、スイッチＳ１、Ｓ２を閉じて端子Ｃ２ａと、端子Ｃ１ｂの電位をリファレンス電位Ｖｒｅｆにする。この状態でトランジスタＭ３のゲートにハイレベルの電圧を印加してＭ３をオンにすると、フォトダイオードＰＤの端子Ｔ１の電位（Ｖｄｄ−Ｖｔｈｒｓｔ＋△Ｖ）が、トランジスタＭ２で増幅され、更にトランジスタＭ３のドレイン、ソースを通して（Ｖｄｄ−Ｖｔｈｒｓｔ−Ｖｔｈａｍｐ＋△Ｖ）の電位が列信号線（つまり端子Ｃ２ｂ）に出力される。これにより、コンデンサＣ２には、（Ｖｄｄ−Ｖｔｈｒｓｔ−Ｖｔｈａｍｐ＋△Ｖ−Ｖｒｅｆ）の電位差がかかる。ここで、ＶｔｈａｍｐはトランジスタＭ２のしきい値電圧である。
【００１４】
続いて、スイッチＳ２を開き、トランジスタＭ１のゲートにリセット電圧を印加してＭ１をオンとする。すると、フォトダイオードＰＤの端子Ｔ１の電位は、（Ｖｄｄ−Ｖｔｈｒｓｔ）となるから、端子Ｃ２ｂの電位は（Ｖｄｄ−Ｖｔｈｒｓｔ−Ｖｔｈａｍｐ）となる。これにより、端子Ｃ２ｂは（Ｖｄｄ−Ｖｔｈｒｓｔ−Ｖｔｈａｍｐ）−（Ｖｄｄ−Ｖｔｈｒｓｔ−Ｖｔｈａｍｐ＋△Ｖ）＝−△Ｖだけ電位が変化したことになる。これは、フォトダイオードＰＤの端子Ｔ１側の電圧変化分に等しい。従って、フォトダイオードＰＤの光電変換による電圧変化分だけが上記の一連の動作により純粋に取り出せたことになる。
【００１５】
この結果、端子Ｃ２ａ（＝端子Ｃ１ｂ）の電位は、電圧変化分△ＶがコンデンサＣ１、Ｃ２が直列につながった比例成分だけ変化する。つまり、
Ｖｒｅｆ−｛△Ｖ・Ｃ１／（Ｃ１＋Ｃ２）｝ （１）
となる。この後、スイッチＳ１を開いてオフとし、コンデンサＣ１に処理結果を保持し待機する。その後、トランジスタＭ３がオフになり、画素２ａからの出力は無くなる。続いて、図７の水平シフトレジスタ４により、あるタイミングでスイッチＳ３が閉じられ、コンデンサＣ１に保持されていた、（１）式の処理結果が画素信号として出力される。その後、スイッチＳ３が開いてオフとされ、最初のリセット状態に戻る。各画素についても上記と同様の動作が行われる。
【００１６】
しかし、図８のＣＭＯＳイメージセンサでは、シャッター機能が問題となる。すなわち、ＣＣＤでは、ある瞬間に一斉にキャリアをフォトダイオードから転送領域に移すので、ＣＣＤから得られる画像情報は１画面内のすべての画素に同時性があり、ＣＣＤは本質的にシャッター機能を持っている。
【００１７】
これに対して、図８のＣＭＯＳイメージセンサは、行毎に順番に読み出していくので、この情報により作成した画像は、行毎に違う時間を示している。従って、静止画を取り出すと、歪んだ画像になってしまう。このような時間的にずれた画像のシャッターをローリングシャッターということが多い。
【００１８】
一方、時間的に揃った静止画を作るシャッターをフィールドシャッターということが多い。ローリングシャッターの機能しかない図８の構成の従来のＣＭＯＳイメージセンサでフィールドシャッター機能を持たせる一つの方法は、機械的なシャッターを設けることである。すなわち、機械的なシャッターを素子以外に設けて、ある特定の時間だけシャッターを開けばよい。しかしこの方法では、コストが高くなるし、動画の撮影は困難である。
【００１９】
フィールドシャッター機能付きとするには、ある瞬間の画像情報を全画素で同時に取り出すスイッチと、それを一時的に貯える蓄積部を持つことが不可欠である。そこで、通常は図９のように画素部にトランジスタＭ４と容量Ｃｅを加えて実現する。同図中、図８と同一構成部分には同一符号を付し、その説明を省略する。図９において、画素２ｂは、図８の画素２ａに、更にフォトダイオードＰＤのＮ型層と端子Ｔ１の間にドレイン、ソースが接続されたＭＯＳ型トランジスタＭ４と、端子Ｔ１に一端が接続され、他端が接地された調整用コンデンサＣｅを更に追加した点に特徴がある。トランジスタＭ４がシャッター機能、コンデンサＣｅが蓄積機能を受け持つ。なお、コンデンサＣｅは、トランジスタＭ２のゲート容量などで十分な場合があり、その場合はコンデンサＣｅを特に設ける必要はない。このような構成にした場合の、動作を以下に示す。
【００２０】
画素２ｂは画素部の最上行、最下行でない、どこか中間の行のある列の画素であるとする。画素の動作のサイクルを説明するにあたって、いま前回の情報の出力が終ったところであるとする。この状態では、トランジスタＭ１、Ｍ３、Ｍ４はオフになっている。この時の端子Ｔ１の電位は（Ｖｄｄ−Ｖｔｈｒｓｔ）になっている。ここで、Ｖｄｄは電源電圧、ＶｔｈｒｓｔはトランジスタＭ１のしきい値電圧である。このとき、端子Ｔ１はどこにもつながっておらず、電気的に浮いているので、リセット電位のままである。また、トランジスタＭ３がオフであるので、列信号線に画素２ｂからの出力はない。一方、トランジスタＭ４もオフとなっており、そのため端子Ｔ１と電気的に切り離されているフォトダイオードＰＤでは光電変換が行われている。画素２ｂは、こうして光電変換を実行しつつ、自分より下のすべての行の画素の情報が読み出されるまで待っている。
【００２１】
こうして、すべての画素の信号が読み出され、光電変換開始後から所定の時間が経つと、全画素のトランジスタＭ４が一斉にオンする。すると、フォトダイオードＰＤのＮ型層側に蓄積されていた電荷は、全画素で同時に端子Ｔ１に転送される。この結果、フォトダイオードＰＤの電荷は無くなり、ＰＤはリセットされる。転送が終了すると、トランジスタＭ４はオフになり、再びフォトダイオードＰＤは光電変換を開始する。
【００２２】
端子Ｔ１の容量Ｃｐｘｌは、コンデンサＣｅとトランジスタＭ２のゲート容量Ｃａｍｐと、トランジスタＭ１の拡散容量Ｃｒｓｔと、配線の浮遊容量Ｃｆとからなっている。従って、転送された総電荷量がＱとすると、△Ｖ＝Ｑ／Ｃｐｘｌだけの電位変化が端子Ｔ１に起こる。なお、転送されるキャリアは電子なので、電荷Ｑは負の値であり、従って、△Ｖも負の値である。端子Ｔ１の電位は、電荷転送前は（Ｖｄｄ−Ｖｔｈｒｓｔ）であったから、電荷転送後は（Ｖｄｄ−Ｖｔｈｒｓｔ＋△Ｖ）となる。
【００２３】
全画素で電荷の転送が終了すると、ＣＤＳ回路５が行毎に信号処理を行う。他の行の処理をしている間、注目している画素２ｂは電荷を端子Ｔ１に接続されたコンデンサＣｅに保持したまま待機する。そして、ＣＤＳ回路５は注目している画素２ｂの処理を開始する。まず、自らのリセット動作を行う。すなわち、前述したように、スイッチＳ１、Ｓ２を閉じて、端子Ｃ２ａと端子Ｃ１ｂの電位をリファレンス電位Ｖｒｅｆにする。この時、スイッチＳ３は開いてオフになっている。この状態でトランジスタＭ３のゲートにハイレベルの電圧を印加してＭ３をオンにすると、列信号線（つまり、端子Ｃ２ｂ）に（Ｖｄｄ−Ｖｔｈｒｓｔ−Ｖｔｈａｍｐ＋△Ｖ）の電位が出力される。これにより、コンデンサＣ２には、（Ｖｄｄ−Ｖｔｈｒｓｔ−Ｖｔｈａｍｐ＋△Ｖ−Ｖｒｅｆ）の電位差がかかる。
【００２４】
続いて、スイッチＳ２を開きオフにすると、端子Ｃ２ａ（＝端子Ｃ１ｂ）にはどこにもつながっていないので、電気的に浮いた状態になる。ここで、トランジスタＭ１を一旦オンにし、所定時間後にオフにして、端子Ｔ１をリセットする。すると、端子Ｔ１の電位は、（Ｖｄｄ−Ｖｔｈｒｓｔ）となるから、端子Ｃ２ｂの電位は（Ｖｄｄ−Ｖｔｈｒｓｔ−Ｖｔｈａｍｐ）となる。従って、端子Ｃ２ｂの電位は、（Ｖｄｄ−Ｖｔｈｒｓｔ−Ｖｔｈａｍｐ）−（Ｖｄｄ−Ｖｔｈｒｓｔ−Ｖｔｈａｍｐ＋△Ｖ）＝−△Ｖだけ変化したことになる。これは、フォトダイオードＰＤに発生した電荷量Ｑに比例した成分である。従って、フォトダイオードＰＤの光電変換による信号分だけが上記の一連の動作により純粋に取り出せたことになる。
【００２５】
この結果、端子Ｃ２ａ（＝端子Ｃ１ｂ）の電位は、変化分−△ＶがコンデンサＣ１、Ｃ２が直列につながった比例成分だけ変化する。つまり、前記（１）式と同じ値だけ変化する。この後、スイッチＳ１を開いてオフとし、コンデンサＣ１に処理結果を保持し待機する。その後、トランジスタＭ３がオフになり、画素２ｂからの出力は無くなる。続いて、図７の水平シフトレジスタ４により、あるタイミングでスイッチＳ３が閉じられ、コンデンサＣ１に保持されていた、（１）式の処理結果が画素信号として出力される。その後、スイッチＳ３が開いてオフとされ、最初の状態に戻る。こうして一連の処理の１サイクルが完了し、以下同様の動作が繰り返される。
【００２６】
【発明が解決しようとする課題】
しかるに、上記の図９に示した従来の固体撮像装置である、フィールドシャッター機能付きＣＭＯＳイメージセンサには、重大な問題点がある。すなわち、図９の従来装置では、フォトダイオードＰＤの電荷は、予めリセットされた端子Ｔ１に転送され、それがある電位を発生させ画素外に出力した後、再びリセットしてキャンセルのための基準のレベルとしている。つまり、信号を出力するときと、バックグラウンドを出力するときとで、異なるタイミングのリセット動作を用いている。このように別のタイミングのリセット動作による電圧を比較すると、ｋＴＣノイズが除去されないという問題がある。
【００２７】
このｋＴＣノイズとは、電子の熱運動に起因する雑音である。例えば、図１０のように、ある容量Ｃの電位をある電位Ｖにするということは、その容量Ｃに電荷ｑの電子を所定の数ｎ個だけ与える（または取り除く）ということである。その数ｎは次式のように表わせる。
【００２８】
ｎ＝Ｖ／（Ｃ・ｑ） （２）
具体的な動作としては、図１０に示すように、容量Ｃを電圧Ｖの電源に抵抗Ｒ及びスイッチＳ４を介してつなぎ、スイッチＳ４を閉じて、十分長い時間が経ってからスイッチＳ４を開くと、容量Ｃには上記の数の電子が蓄えられて、両端は電圧Ｖになっている。
【００２９】
しかし、実際には電子がランダムに熱運動をしているために、スイッチＳ４を閉じている間、容量Ｃにある電子数は、ある時は電子の数がｎより多くなり、別の時はｎより小さいというふうに、時間的にバラツキがある。このため、スイッチＳ４を開いてオフにすると、そのとき容量Ｃに残った電子数は、偶然によってｎより多かったり少なかったりすることになる。このバラツキはｋＴＣノイズと呼ばれる雑音となって現れる。ｋＴＣとはｋ：ボルツマン定数、Ｔ：絶対温度、Ｃ：容量のことであり、その雑音レベルＶｉはｒｍｓで
Ｖｉ＝√（ｋＴ／Ｃ） （３）
と表わされる。（３）式から分かるように、この雑音レベルＶｉは、温度と容量のみに依存しているのが特徴である。
【００３０】
従って、図９のＣＭＯＳイメージセンサの端子Ｔ１において、２つの異なったリセットのタイミングのものを比較すると、それぞれ異なった雑音レベルＶｉ１とＶｉ２が残り、キャンセルできない。これらの雑音レベルＶｉ１とＶｉ２には相関はなく、このような無相関のものを比較する場合、ｋＴＣノイズは√２倍され、
Ｖｉ’＝√（２ｋＴ／Ｃ） （４）
となる。
【００３１】
上記の（３）式及び（４）式から分かるように、ｋＴＣノイズは容量が小さいほど大きくなる。このため、図８、図９の構成では画素を微細化していくと、次第にＣｐｘｌを大きくとれなくなり、ｋＴＣノイズが大きくなる。
【００３２】
ここで、ｋＴＣノイズを定量的に見積もってみる。例えば、端子Ｔ１の容量Ｃｐｘｌが８ｆＦになったとする。この８ｆＦという数値は、画素サイズが５μｍ口以下になった場合、現実味を帯びた数値である。このとき、ｋＴＣノイズ分Ｖｉ’はＴ＝３００゜Ｋの室温で約１ｍＶになる。信号の最大振幅が２ＶでノイズがｋＴＣノイズだけとすると、上記のフィールドシャッター機能付きＣＭＯＳイメージセンサのＳ／Ｎ比は４６ｄＢとなる。ＣＣＤ方式のＳ／Ｎ比は６０ｄＢ以上といわれているので、ｋＴＣノイズだけで、ＣＣＤ方式に比較してかなり性能が劣ることが分かる。
【００３３】
前記の図８の最も簡単な構造のＣＭＯＳイメージセンサ構成の場合には、端子Ｔ１の容量には、フォトダイオードＰＤの容量Ｃｐｄがかなり大きいので、問題は図９の構成の場合よりも小さい。しかし、図８の構成ではｋＴＣノイズを除去するのは不可能である。
【００３４】
一方、図９の構成の従来のＣＭＯＳイメージセンサでは微細化していくと、トランジスタの数が図８の構成より多いこともあり、端子Ｔ１に大きな容量を次第に割けなくなる。従って、ｋＴＣノイズを抑制する必要性は図９の構成の方が高い。この図９の構成では、フィールドシャッターでなく、ローリングシャッター動作を行えば、ｋＴＣノイズを除去できる。
【００３５】
図９の構成でローリングシャッター動作は以下のように行う。まず、トランジスタＭ４、Ｍ３はオフとする。このとき、列信号線Ｃ２ｂにこの画素２ｂからの出力はない。この時、画素２ｂのフォトダイオードＰＤに光が入射されて光電変換が行われ、フォトダイオードＰＤに電荷が蓄積される。また、ＣＤＳ回路５は他の行の素子の信号を処理している。
【００３６】
次に、注目している行の処理が始まる。トランジスタＭ１がオンし、端子Ｔ１が（Ｖｄｄ−Ｖｔｈｒｓｔ）にリセットされる。その後、トランジスタＭ１はオフされる。続いて、トランジスタＭ３がオンとされる。このとき、トランジスタＭ４はオフのままである。これにより、端子Ｔ１がリセットされたときの信号（Ｖｄｄ−Ｖｔｈｒｓｔ−Ｖｔｈａｍｐ）が列信号線に出力される。ＣＤＳ回路５においては、スイッチＳ１及びＳ２を閉じ、コンデンサＣ２に（Ｖｄｄ−Ｖｔｈｒｓｔ−Ｖｔｈａｍｐ−Ｖｒｅｆ）の電位差を保存する。
【００３７】
次に、スイッチＳ２を開きオフとする。続いて、トランジスタＭ４をオンとする。これにより、フォトダイオードＰＤの電荷がトランジスタＭ４のドレイン、ソースを通して端子Ｔ１に流れ込む。端子Ｔ１の容量Ｃｐｘｌは、コンデンサＣｅと、トランジスタＭ２のゲート容量Ｃａｍｐと、トランジスタＭ１の拡散容量Ｃｒｓｔと、配線の浮遊容量Ｃｆからなる。フォトダイオードＰＤの総電荷量をＱとすると、△Ｖ＝Ｑ／Ｃｐｘｌだけの電位変化がこの端子Ｔ１に起きる。この端子Ｔ１の電位は、トランジスタＭ２で増幅され、オンであるトランジスタＭ３を通して、（Ｖｄｄ−Ｖｔｈｒｓｔ−Ｖｔｈａｍｐ＋△Ｖ）として列信号線に出力される。
【００３８】
これにより、端子Ｃ２ｂの電位の変化は（Ｖｄｄ−Ｖｔｈｒｓｔ−Ｖｔｈａｍｐ＋△Ｖ）−（Ｖｄｄ−Ｖｔｈｒｓｔ−Ｖｔｈａｍｐ）＝＋△Ｖとなるから、それに比例した電位Ｖｒｅｆ＋｛△Ｖ・Ｃ１／（Ｃ１＋Ｃ２）｝が端子Ｃ１ｂに現れる。この電位が水平シフトレジスタ４へ出力される。その後、トランジスタＭ３をオフとし、最初のリセット状態とする。
【００３９】
このようにすると、リセットは１回しか行わず、同じリセット動作の中で信号からバックグラウンドノイズを除去するので、ｋＴＣノイズも除去できることになる。このような特性があるので、図９のような構成は、フィールドシャッター動作のためというよりも、雑音の少ないローリングシャッター動作で用いられることが多い。
【００４０】
このように、図８及び図９のいずれの従来の固体撮像装置でも、フォトダイオードＰＤの光電荷変換機能部、電荷一時蓄積機能部、電荷電圧変換機能部がそれぞれ独立していなかったため、図８のような１個のフォトダイオードＰＤと、３個のトランジスタＭ１〜Ｍ３からなる画素構成の固体撮像装置では、上記３つの機能部が一体になっていて、構成上非常にシンプルであるという特長がある反面、その結果としてフィールドシャッター機能及びｋＴＣノイズキャンセル機能を実現できず、時間的に揃った高画質の静止画を得ることができないという問題がある。
【００４１】
また、図９に示した１個のフォトダイオードＰＤと、４個のトランジスタＭ１〜Ｍ４と、１個のコンデンサＣｅからなる画素構成の固体撮像装置では、フィールドシャッター機能により時間的に揃った静止画を得ることができる反面、フィールドシャッター機能とｋＴＣノイズキャンセル機能のどちらか一方しか使用できないという問題がある。
【００４２】
本発明は以上の点に鑑みなされたもので、フィールドシャッター機能とｋＴＣノイズキャンセル機能を同時に実現し得る固体撮像装置を提供することを目的とする。
【００４３】
また、本発明の他の目的は、フォトダイオードの面積を小さくして微細化に有利な構成の固体撮像装置を提供することにある。
【００４６】
【課題を解決するための手段】
上記の目的を達成するため、本発明は、画素内に、フォトダイオードに接続された第１の電荷転送用トランジスタと、変換部に接続された第２の電荷転送用トランジスタと、第１及び第２の電荷転送用トランジスタの間に近接して第１及び第２の電荷転送用トランジスタのゲート電極にオーバーラップして設けられ、その直下にフォトダイオードからの電荷を蓄積するＭＯＳゲートとを設け、リセット用トランジスタにより変換部をリセットした後に、信号の乗っていないバックグラウンドノイズのみの電位を出力手段で出力してノイズキャンセラに保存した後、フォトダイオードで光電変換し第１の電荷転送用トランジスタを通して全画素同時にＭＯＳゲートの直下に転送して蓄積しておいた電荷を第２の電荷転送用トランジスタを通して変換部へ転送し、その結果変換部で生じた新たな電位を出力手段でノイズキャンセラへ出力し、ノイズキャンセラにおいて予め保存しておいたバックグラウンドノイズのみの電位との差分を取って、その差分を真の信号として取り出す制御手段を有する構成としたものである。
【００４７】
この発明では、全画素のフォトダイオードで同時に光電変換して得られた電荷をＭＯＳゲート直下に蓄積した後、出力手段を通して外部へ出力するに際し、リセット用トランジスタ及び出力手段を動作させて信号の乗っていないバックグラウンドノイズのみの電位を出力手段で出力してノイズキャンセラに保存させてから、ＭＯＳゲートの直下に蓄積された電荷に対応した信号を変換部から出力手段を通してノイズキャンセラへ出力することにより、ノイズキャンセラにおいてフォトダイオードの光電変換によって生じた電荷に比例した信号成分だけを取り出すことができる。
【００４８】
ここで、フォトダイオードと第１の電荷転送用トランジスタの接続点に、任意のタイミングでスイッチングされ、オン時にフォトダイオードをリセットする第２のリセット用トランジスタを接続することにより、任意のタイミングでフォトダイオードのリセットができる。
【００４９】
また、上記の目的を達成するため、本発明は、フォトダイオードと、フォトダイオードに接続された第１のリセット用トランジスタと、フォトダイオードが光電変換して得られた電荷を電位変化に変換する変換部と、変換部をリセットするための第２のリセット用トランジスタと、変換部の電位を外部へ出力する出力手段とを備える画素が、二次元マトリクス状に又は一次元ライン状に複数配列されており、画素からの信号電圧と信号電圧が乗っていないバックグラウンドノイズのみの状態の２つをサンプリングして、その差を取ることによりノイズを除去するノイズキャンセラを備えた固体撮像装置であって、画素内に、フォトダイオード及び第１のリセット用トランジスタに接続された第１の電荷転送用トランジスタと、出力手段に一端が接続された第２の電荷転送用トランジスタと、第２の電荷転送用トランジスタ及び出力手段にそれぞれ接続された第２のリセット用トランジスタと、第１及び第２の電荷転送用トランジスタの間に接近して設けられ、その直下にフォトダイオードからの電荷を蓄積するＭＯＳゲートとを各画素のそれぞれに設け、第１のリセット用トランジスタによりフォトダイオードをリセットした後に、第１のリセット用トランジスタをオフとし、かつ、ＭＯＳゲートの直下のポテンシャルを最大時と最小時の中間のレベルに設定するための第１の電圧をＭＯＳゲートに印加している状態で第１の電荷転送用トランジスタをオンとして、第１のシャッター時間、フォトダイオードで光電変換された電荷をＭＯＳゲートの直下に転送して蓄積させてから第１の電荷転送用トランジスタをオフとし、再び第１のリセット用トランジスタによりフォトダイオードをリセットした後に、第１のリセット用トランジスタをオフとし、かつ、ＭＯＳゲートの直下のポテンシャルを第１の電圧より大きいレベルに設定するための第２の電圧をＭＯＳゲートに印加している状態で第１の電荷転送用トランジスタをオンとして、第１のシャッター時間よりも短い第２のシャッター時間、フォトダイオードで光電変換された電荷をＭＯＳゲートの直下に転送して蓄積させてから第１の電荷転送用トランジスタをオフとする制御手段を有する構成としたものである。
【００５０】
この発明では、長い方の第１のシャッター時間でフォトダイオードで光電変換した電荷に、短い方の第２のシャッター時間でフォトダイオードで光電変換した電荷を、ＭＯＳゲートの直下で足し合わせることができる。
【００５１】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。図１は本発明になる固体撮像装置の第１の実施の形態の１画素回路の等価回路図を示す。同図中、図８、図９と同一構成部分には同一符号を付してある。図１に示す第１の実施の形態では、画素２ｃを図９の画素２ｂに比べてＭＯＳ型電界効果トランジスタ（ＦＥＴ）とコンデンサをそれぞれ１つ追加し、１フォトダイオード、５トランジスタ、２キャパシタ構成にしたものである。すなわち、画素２ｃは、フォトダイオードＰＤのＮ型層側が、トランジスタＭ５のドレイン、ソース、トランジスタＭ６のドレイン、ソースを介してリセット用トランジスタＭ１のソースとトランジスタＭ２のゲートにそれぞれ接続点（端子）Ｔ１で接続されている。
【００５２】
また、トランジスタＭ５とＭ６の共通接続点は、コンデンサＣｅｘを介して接地されている。更に、端子Ｔ１はコンデンサＣｅを介して接地されている。更に、トランジスタＭ２のソースは出力用トランジスタＭ３のドレイン、ソースを介してＣＤＳ回路５と負荷６にそれぞれ接続されている。なお、コンデンサＣｅｘは例えばｐ基板表面に作ったＮ-拡散層で構成する。また、コンデンサＣｅは、端子Ｔ１の容量ＣｐｘｌがトランジスタＭ２のゲート容量Ｃａｍｐ、トランジスタＭ１の拡散容量Ｃｒｓｔ、配線の浮遊容量Ｃｆの合計で十分な場合は、特に設ける必要はない。端子Ｔ１の容量Ｃｐｘｌは、コンデンサＣｅと共に前述した電荷を電圧に変換する変換部を構成している。
【００５３】
次に、この実施の形態の動作について説明する。ここで、画素２ｃは画素部の最上行、最下行でない、どこか中間の行のある列の画素であるとする。また、各トランジスタＭ１、Ｍ３、Ｍ５及びＭ６のスイッチング制御は図示しない制御回路からの信号に基づき行われる。
【００５４】
動作サイクル説明の出発点として、この画素２ｃからの前回の信号の出力が終ったばかりであるというところから始める。この状態では、トランジスタＭ１、Ｍ６はオフであり、端子Ｔ１は電気的に浮いた状態にある。端子Ｔ１には前回のサイクルで、フォトダイオードＰＤが光電変換し、トランジスタＭ５、Ｍ６を通して転送されてきた電荷がそのまま残っている。トランジスタＭ３もオフとなっており、この画素２ｃから列信号線への出力はない。
【００５５】
一方、トランジスタＭ５もオフとなっており、フォトダイオードＰＤは電気的に他から分離された状態で光電変換を行い、電荷を蓄積している。また、コンデンサＣｅｘにあった電荷は、トランジスタＭ６を通して端子Ｔ１に転送されており、コンデンサＣｅｘには電荷が無い状態である。
【００５６】
このような状態で、画素２ｃはＣＤＳ回路５が他の行の画素の処理を終了するのを待っている。すべての画素からの信号読み出しが終了すると、トランジスタＭ５が画素２ｃを含めた全画素で一斉にオンする。すると、フォトダイオードＰＤに蓄積されていた電荷Ｑは全画素で同時に、それぞれのトランジスタＭ５を通してそれぞれのコンデンサＣｅｘに転送される。この結果、フォトダイオードＰＤの電荷は無くなり、リセットされる。電荷転送終了後、トランジスタＭ５はオフとされ、再びフォトダイオードＰＤは光電変換して電荷の蓄積を開始する。
【００５７】
その後、画素２ｃはＣＤＳ回路５が他の行の画素の処理をしている間、待機する。注目している画素２ｃの処理が始まると、画素２ｃは端子Ｔ１のリセット動作を行う。つまり、図示していない制御回路からのハイレベルの信号がトランジスタＭ１のゲート電極に印加され、Ｍ１をオンにする。この時、トランジスタＭ３、Ｍ６はオフのままである。その結果、端子Ｔ１の電位は（Ｖｄｄ−Ｖｔｈｒｓｔ）となる。ここで、Ｖｄｄは電源電圧、ＶｔｈｒｓｔはトランジスタＭ１のしきい値電圧である。
【００５８】
その後、トランジスタＭ１のゲート電極への信号がローレベルとなり、Ｍ１がオフとされる。これにより、端子Ｔ１は電気的に浮いた状態に戻り、リセット動作が完了する。この時、端子Ｔ１にはｋＴＣノイズ成分Ｖｋｔｃが乗るので、端子Ｔ１の電位は（Ｖｄｄ−Ｖｔｈｒｓｔ＋Ｖｋｔｃ）となる。Ｖｋｔｃは従来技術の説明中には明示していなかったが、この実施の形態により除去できることを明らかにするために示すこととする。
【００５９】
一方、ＣＤＳ回路５でも画素２ｃの信号処理をするための準備を行う。すなわち、スイッチＳ１、Ｓ２を閉じ、端子Ｃ２ａ、Ｃ１ｂを基準電位Ｖｒｅｆにする。この状態でトランジスタＭ３のゲート電極へ図示しない制御回路からハイレベルの信号が印加されることにより、Ｍ３がオンとされるため、列信号出力線、つまり端子Ｃ２ｂには（Ｖｄｄ−Ｖｔｈｒｓｔ＋Ｖｋｔｃ−Ｖｔｈａｍｐ）の電位が出力される。ここで、Ｖｔｈａｍｐは増幅用トランジスタＭ２のしきい値電圧である。この結果、コンデンサＣ２には（Ｖｄｄ−Ｖｔｈｒｓｔ＋Ｖｋｔｃ−Ｖｔｈａｍｐ−Ｖｒｅｆ）の電位差がかかる。
【００６０】
次に、ＣＤＳ回路５はスイッチＳ２を開きオフとし、端子Ｃ２ａ（＝端子Ｃ１ｂ）を浮いた状態にする。ここで、トランジスタＭ６がそのゲート電極に図示しない制御回路からハイレベルの信号が印加されることによりオンとされる。すると、コンデンサＣｅｘに保持されていた電荷ＱがトランジスタＭ６を通して端子Ｔ１へ転送される。電荷転送完了後トランジスタＭ６はオフとされる。この結果、コンデンサＣｅｘには電荷が無くなり、リセットされた状態となる。
【００６１】
一方、端子Ｔ１には電荷Ｑによる電位変化が生じる。端子Ｔ１の容量Ｃｐｘｌは、コンデンサＣｅの容量と、トランジスタＭ２のゲート容量Ｃａｍｐと、トランジスタＭ１の拡散容量Ｃｒｓｔと、配線の浮遊容量Ｃｆとからなっているが、ここに電荷Ｑが入ることにより、△Ｖ＝Ｑ／Ｃｐｘｌの電位変化が発生する。従って、端子Ｔ１の電位は、（Ｖｄｄ−Ｖｔｈｒｓｔ＋Ｖｋｔｃ＋△Ｖ）となる。
【００６２】
端子Ｔ１に電位変化が起ると、それはトランジスタＭ２によるソースフォロワ回路により増幅され、更にオン状態にあるトランジスタＭ３を通して列信号出力線、つまり端子Ｃ２ｂへ伝えられる。これにより、端子Ｃ２ｂの電位は、（Ｖｄｄ−Ｖｔｈｒｓｔ＋Ｖｋｔｃ−Ｖｔｈａｍｐ＋△Ｖ）となる。つまり、端子Ｃ２ｂに生じた電位変化は、（Ｖｄｄ−Ｖｔｈｒｓｔ＋Ｖｋｔｃ−Ｖｔｈａｍｐ＋△Ｖ）−（Ｖｄｄ−Ｖｔｈｒｓｔ＋Ｖｋｔｃ−Ｖｔｈａｍｐ）＝△Ｖで、フォトダイオードＰＤの光電変換による電荷量Ｑによる成分のみの影響しか受けておらず、ｋＴＣノイズの影響も無い。
【００６３】
この端子Ｃ２ｂの電位変化に応じて、電気的に浮いた状態である端子Ｃ２ａ（＝端子Ｃ１ｂ）は、コンデンサＣ１、Ｃ２が直列につながった比例分Ｖｒｅｆ＋｛△Ｖ・Ｃ１／（Ｃ１＋Ｃ２）｝の電位変化が生じる。その後、スイッチＳ１を開いてオフとし、コンデンサＣ１に上記の電位変化である処理結果を保持する。そして、トランジスタＭ３がオフとされて画素２ｃからの出力が無くなる。その後、図示しない水平シフトレジスタによりスイッチＳ３がオンとされ、コンデンサＣ１に保持されていた画素２ｃの処理結果がスイッチＳ３を通して画素信号として出力される。続いて、スイッチＳ３が再び開かれてオフとされ、この画素２ｃにおけるサイクルが一つ終了する。後は再び最初から同じことが繰り返される。
【００６４】
なお、上記の実施の形態の動作の説明は一例であり、これに限定されるものではない。例えば、端子Ｔ１のトランジスタＭ１によるリセットは、上記の説明では端子Ｔ１のリセット電位を出力する直前に行っているが、これに限定されるものではなく、前回の信号出力が終ってから、次の信号出力動作までのどこかで１回行えばよい。例えば、前回の信号出力が終った直後にトランジスタＭ１をオンにし、真っ先に端子Ｔ１のリセット動作を行うようにしてもよい。
【００６５】
また、コンデンサＣｅｘのリセットは、上記の説明ではＣｅｘの蓄積電荷を完全に転送することにより行っているが、蓄積電荷が多すぎると転送しきれず、Ｃｅｘに電荷が残る現象が生じ、残像となる可能性がある。このため、トランジスタＭ５をオンして、フォトダイオードＰＤからコンデンサＣｅｘに電荷を転送する前に、一度トランジスタＭ１及びＭ６をオンして、コンデンサＣｅｘを強制的にリセットする動作を行うようにしてもよい。
【００６６】
このように、本実施の形態によれば、ＣＤＳ回路５内でフォトダイオードＰＤの電荷転送による信号中からバックグラウンドノイズである（Ｖｄｄ−Ｖｔｈｒｓｔ−Ｖｔｈａｍｐ＋Ｖｋｔｃ）が除去されて、フォトダイオードＰＤの光電変換によって生じた総電荷量Ｑに比例した電圧変化分△Ｖが純粋に列信号出力線Ｃ２ｂに取り出せるので、ｋＴＣノイズのキャンセル機能を実現することができる。
【００６７】
また、電荷を所定の時間だけコンデンサＣｅｘに保持することも可能である。更に、この実施の形態では、フォトダイオードＰＤを含む全画素のフォトダイオードに同時に入射した光を光電変換して得られた電荷を電圧に変換して出力するようにしているため、フィールドシャッター機能を実現でき、同じ時刻での静止画を得ることができる。以上より、従来に比べて高画質の静止画を撮像できる。
【００６８】
ところで、画素の面積が限られているのに、トランジスタの数をどんどん増やしていくと、それに応じてフォトダイオードの面積が減っていくことになる。すると、フォトダイオードで発生する電荷量Ｑが少なくなってしまい、イメージセンサとして明るさに対する感度は低くなってしまう。しかしながら、本実施の形態の構成では、上記のフォトダイオードの面積の低下は不利とはならず、むしろ有利に働く。
【００６９】
すなわち、この実施の形態では、端子Ｔ１の電位の変化△Ｖは△Ｖ＝Ｑ／Ｃｐｘｌで表せられるから、Ｃｐｘｌを小さくすると、電荷電圧変換率を高くすることができる。従って、フォトダイオードの面積が小さくなった割合だけＣｐｘｌを小さくすると、感度は一定になる。さらに、容量Ｃｐｘｌを小さくすればするほど、感度は高くなるので有利となる。
【００７０】
これに対し、図８や図９に示した従来の構成では、（３）式及び（４）式から分かるように、容量Ｃｐｘｌを小さくすると、ｋＴＣノイズが大きくなるため、従来ではＣｐｘｌを小さくすることはできない。しかし、本実施の形態の構成にすれば、フィールドシャッター動作とｋＴＣノイズの除去が同時に可能になるため、Ｃｐｘｌを小さくでき、フォトダイオードの面積も小さくできる。従って、微細化に有利な構成である。
【００７１】
次に、本発明の第２の実施の形態について説明する。本発明の特徴は光電変換を行うフォトダイオードと、フォトダイオードの発生させたキャリアを一時的に保持するサイトと、キャリアの電荷を電圧に変換するサイトをそれぞれ独立させる構成にある。ここで、キャリアを一時的に保持するサイトの構成は、コンデンサでなく、別の方法も可能である。そこで、この第２の実施の形態は、ＭＯＳゲートにより、キャリアを保持するようにしたものである。
【００７２】
図２は本発明になる固体撮像装置の第２の実施の形態の１画素分の等価回路図を示す。同図中、図１と同一構成部分には同一符号を付してある。この第２の実施の形態では、図１のコンデンサＣｅｘの代わりに、図２に示すように、ＭＯＳのゲートＭｃｃｄをトランジスタＭ５とＭ６に接近して配置し、ＭＯＳゲートＭｃｃｄの下に電荷を保持できる構造の画素２ｄを用いる点に特徴がある。この時のポテンシャルと電荷の移動の様子を図３に示す。なお、図１と同様に、Ｃｅは調整用の付加容量なので、省略することが可能である。
【００７３】
次に、本実施の形態の動作について図２及び図３と共に説明する。なお、画素２ｄは、固体撮像装置の最上行、最下行でない、どこか中間の行のある列の画素であるとする。動作サイクル説明の出発点として、この画素２ｄからの前回の信号の出力が終ったばかりであるというところから始める。
【００７４】
この状態では、トランジスタＭ１、Ｍ６はオフであり、端子Ｔ１は電気的に浮いた状態にある。端子Ｔ１には前回のサイクルで、フォトダイオードＰＤが光電変換し、トランジスタＭ５、Ｍｃｃｄ、Ｍ６を通して転送されてきた電荷がそのまま残っている。トランジスタＭ３もオフとなっており、この画素２ｄから列信号線への出力はない。一方、トランジスタＭ５もオフとなっており、フォトダイオードＰＤは電気的に他から分離された状態で図３（Ａ）のように光電変換を行い、図３（Ｂ）のように電荷を蓄積している。また、Ｍｃｃｄもオフとなっており、電荷が蓄えられない状態で、電荷が無い状態である。
【００７５】
このような状態で、画素２ｄはＣＤＳ回路５が他の行の画素の処理を終了するのを待っている。すべての画素からの信号読み出しが終了し、光電変換開始から所定の時間が経過すると、図３（Ｃ）のようにトランジスタＭ５、ＭＯＳゲートＭｃｃｄが画素２ｄを含めた全画素で一斉にオンする。すると、フォトダイオードＰＤに蓄積されていた電荷Ｑは全画素で同時に、それぞれのトランジスタＭ５を通してそれぞれのＭＯＳゲートＭｃｃｄの直下の方向に転送される。この結果、フォトダイオードＰＤの電荷は無くなり、リセットされる。
【００７６】
電荷転送終了後、図３（Ｄ）に示すように、トランジスタＭ５はオフとされ、電荷はすべてＭＯＳゲートＭｃｃｄの直下に転送される。再びフォトダイオードＰＤは光電変換して電荷の蓄積を開始する。一方、Ｍｃｃｄはオンのままになっており、ゲートの下に電荷を保持し続ける。画素２ｄはこのような状態で、ＣＤＳ回路５が他の行の画素を処理している間、待機し続ける。
【００７７】
その後、注目している画素２ｄの処理が始まると、画素２ｄは端子Ｔ１のリセット動作を行う。つまり、図示していない制御回路からのハイレベルの信号がトランジスタＭ１のゲート電極に印加され、Ｍ１をオンにする。この時、トランジスタＭ３、Ｍ６はオフのままである。その結果、端子Ｔ１の電位は（Ｖｄｄ−Ｖｔｈｒｓｔ）となる。ここで、Ｖｄｄは電源電圧、ＶｔｈｒｓｔはトランジスタＭ１のしきい値電圧である。
【００７８】
その後、トランジスタＭ１のゲート電極への信号がローレベルとなり、Ｍ１がオフとされる。これにより、端子Ｔ１は電気的に浮いた状態に戻り、リセット動作が完了する。この時、端子Ｔ１にはｋＴＣノイズ成分Ｖｋｔｃが乗るので、端子Ｔ１の電位は（Ｖｄｄ−Ｖｔｈｒｓｔ＋Ｖｋｔｃ）となる。
【００７９】
一方、ＣＤＳ回路５でも画素２ｄの信号処理をするための準備を行う。すなわち、スイッチＳ１、Ｓ２を閉じ、端子Ｃ２ａ、Ｃ１ｂを基準電位Ｖｒｅｆにする。この状態でトランジスタＭ３のゲート電極へ図示しない制御回路からハイレベルの信号が印加されることにより、Ｍ３がオンとされるため、列信号出力線、つまり端子Ｃ２ｂには（Ｖｄｄ−Ｖｔｈｒｓｔ＋Ｖｋｔｃ−Ｖｔｈａｍｐ）の電位が出力される。ここで、Ｖｔｈａｍｐは増幅用トランジスタＭ２のしきい値電圧である。この結果、コンデンサＣ２には（Ｖｄｄ−Ｖｔｈｒｓｔ＋Ｖｋｔｃ−Ｖｔｈａｍｐ−Ｖｒｅｆ）の電位差がかかる。
【００８０】
次に、ＣＤＳ回路５はスイッチＳ２を開きオフとし、端子Ｃ２ａ（＝端子Ｃ１ｂ）を浮いた状態にする。ここで、トランジスタＭ６がそのゲート電極に図示しない制御回路からハイレベルの信号が印加されることにより、図３（Ｅ）に示すようにＭ６がオンとされる。一方、ＭＯＳゲートＭｃｃｄにはローレベルの信号を印加すると、Ｍｃｃｄ直下にあった電荷ＱがトランジスタＭ６を通して端子Ｔ１へ転送される。電荷転送完了後トランジスタＭ６はオフとされ、図３（Ｆ）に示すように、すべての電荷が端子Ｔ１に転送される。
【００８１】
この結果、端子Ｔ１には電荷Ｑによる電位変化が生じる。端子Ｔ１の容量Ｃｐｘｌは、コンデンサＣｅの容量と、トランジスタＭ２のゲート容量Ｃａｍｐと、トランジスタＭ１の拡散容量Ｃｒｓｔと、配線の浮遊容量Ｃｆとからなっているが、ここに電荷Ｑが入ることにより、△Ｖ＝Ｑ／Ｃｐｘｌの電位変化が発生する。従って、端子Ｔ１の電位は、（Ｖｄｄ−Ｖｔｈｒｓｔ＋Ｖｋｔｃ＋△Ｖ）となる。
【００８２】
端子Ｔ１に電位変化が起ると、それはトランジスタＭ２によるソースフォロワ回路により増幅され、更にオン状態にあるトランジスタＭ３を通して列信号出力線、つまり端子Ｃ２ｂへ伝えられる。これにより、端子Ｃ２ｂの電位は、（Ｖｄｄ−Ｖｔｈｒｓｔ＋Ｖｋｔｃ−Ｖｔｈａｍｐ＋△Ｖ）となる。つまり、端子Ｃ２ｂに生じた電位変化は、（Ｖｄｄ−Ｖｔｈｒｓｔ＋Ｖｋｔｃ−Ｖｔｈａｍｐ＋△Ｖ）−（Ｖｄｄ−Ｖｔｈｒｓｔ＋Ｖｋｔｃ−Ｖｔｈａｍｐ）＝△Ｖで、フォトダイオードＰＤの光電変換による電荷量Ｑによる成分のみの影響しか受けておらず、ｋＴＣノイズの影響も無い。
【００８３】
この端子Ｃ２ｂの電位変化に応じて、電気的に浮いた状態である端子Ｃ２ａ（＝端子Ｃ１ｂ）は、コンデンサＣ１、Ｃ２が直列につながった比例分Ｖｒｅｆ＋｛△Ｖ・Ｃ１／（Ｃ１＋Ｃ２）｝の電位変化が生じる。その後、スイッチＳ１を開いてオフとし、コンデンサＣ１に上記の電位変化である処理結果を保持する。そして、トランジスタＭ３がオフとされて画素２ｃからの出力が無くなる。
【００８４】
その後、図示しない水平シフトレジスタによりスイッチＳ３がオンとされ、コンデンサＣ１に保持されていた画素２ｄの処理結果がスイッチＳ３を通して画素信号として出力される。続いて、スイッチＳ３が再び開かれてオフとされ、この画素２ｄにおけるサイクルが一つ終了する。後は再び最初から同じことが繰り返される。
【００８５】
なお、上記の実施の形態の動作の説明は一例であり、これに限定されるものではない。例えば、端子Ｔ１のトランジスタＭ１によるリセットは、上記の説明では端子Ｔ１のリセット電位を出力する直前に行っているが、これに限定されるものではなく、前回の信号出力が終ってから、次の信号出力動作までのどこかで１回行えばよい。
【００８６】
以上の動作により、差し引きする信号とバックグラウンドノイズは同じタイミングで行なったリセット電位で取っているので、ｋＴＣノイズはキャンセルされる。また、全画素同一時刻の光電変換した電荷が順次に水平シフトレジスタから出力されるため、フィールドシャッター機能が実現される。
【００８７】
次に、本発明の第３の実施の形態及び第４の実施の形態について説明する。図４は本発明になる固体撮像装置の第３の実施の形態の一画素の等価回路図、図５は本発明になる固体撮像装置の第４の実施の形態の一画素の等価回路図を示す。両図中、図１、図２と同一構成部分には同一符号を付し、その説明を省略する。
【００８８】
これまでの第１及び第２の実施の形態では、フォトダイオードＰＤのリセットはキャリア（電荷）を転送するという行為により行われていた。しかしこの方法では、フォトダイオードＰＤのリセットは１フィールドに１回であり、いつも固定した露光時間になってしまう。これではシャッター速度を自由にできないので、フォトダイオードＰＤに独立したフォトダイオードリセット用トランジスタをつければ便利である。
【００８９】
そこで、図４に示す本発明の第３の実施の形態では、第１の実施の形態の画素にフォトダイオードリセット用トランジスタＭ７を設けたものであり、図５に示す本発明の第４の実施の形態では、第２の実施の形態の画素にフォトダイオードリセット用トランジスタＭ７を設けたものである。すなわち、図４及び図５において、フォトダイオードＰＤのＮ型層が、ＭＯＳ型電界効果トランジスタＭ７のソース、ドレインを介して電源電圧Ｖｄｄに接続されている。
【００９０】
これにより、図４及び図５では、トランジスタＭ７のゲートにハイレベルのリセット信号を印加すると、トランジスタＭ７がオンになり、トランジスタＭ７のドレイン、ソースを介して電源電圧ＶｄｄがフォトダイオードＰＤのＮ型層に印加されて、これをリセットする。すなわち、フォトダイオードＰＤのキャリアが転送され終わらなくても、トランジスタＭ７を任意のタイミングでオンすることにより、フォトダイオードＰＤを任意のタイミングでリセットすることができる。従って、第３及び第４の実施の形態では、シャッター時間を自由に設定できることになる。
【００９１】
また、図５の第４の実施の形態では、キャリア保持部分をＣＣＤタイプのＭＯＳゲートＭｃｃｄで構成しているので、ＭＯＳゲートＭｃｃｄの電位によりＭＯＳゲートＭｃｃｄ直下のキャリアが保持される部分の電位を自由に動かすことができる。これにより、有利な動作モードを設定できる。
【００９２】
次に、本発明の第４の実施の形態の他の動作モードについて説明する。ダイナミックレンジを広げる方法として、従来より、シャッター時間の短いものと長いものを足し合わせるという方法が知られている。シャッター時間の長いものは、例えば１０ｍｓｅｃであり、短いものは例えば０．５ｍｓｅｃである。
【００９３】
周知のように、シャッター時間が長い場合は、暗いところがよく写るが、明るいところはべたな白になってしまう。一方、シャッター時間が短い場合は、明るいところの写りは良くなるが暗いところがべたな黒になってしまう。従って、両方の情報を足し合わせれば、暗いところも明るいところも一緒に写すことができる。
【００９４】
以下、この第４の実施の形態の他のモードの動作について、図６（Ａ）に示した構成に基づいて具体的に説明する。同図（Ａ）中、図５と同一構成部分には同一符号を付してある。なお、トランジスタＭ７、Ｍ１〜Ｍ３の図示は省略してある。まず、フォトダイオードＰＤをリセットしてから、シャッター時間が長い方の時間Ｔｌの間光電変換を行う。続いて、ＭＯＳゲートＭｃｃｄのチャネルのポテンシャルが、Ｍｃｃｄのゲート電極にＶｄｄの電位をかけた時のポテンシャルの約半分になるような第１の電位をＭｃｃｄのゲート電極にかける。
【００９５】
この状態でトランジスタＭ５をオンすると、図６（Ｂ）に示すように、トランジスタＭ５を通してＭＯＳゲートＭｃｃｄの下にキャリア（電荷）が転送される。続いて、トランジスタＭ５をオフとする。これにより、図６（Ｂ）に示すように、トランジスタＭ５のポテンシャルの電位が高くなり、ＭＯＳゲートＭｃｃｄの直下に電荷が保持される。
【００９６】
次に、再びフォトダイオードＰＤをリセットした後、シャッター時間が短いＴｓだけ光電変換を行う。この光電変換により、図６（Ｃ）に黒丸で模式的に示すように、フォトダイオードＰＤに電荷が蓄積される。続いて、ＭＯＳゲートＭｃｃｄのゲート電極に第１の電位より大きい第２の電位、例えばＶｄｄを印加する。これにより、Ｍｃｃｄ直下のポテンシャルの電位は直前の状態よりも更に深くなる。
【００９７】
この状態で、トランジスタＭ５をオンとすると、図６（Ｄ）に示すように、ＭＯＳゲートＭｃｃｄに、フォトダイオードＰＤに蓄積されていた電荷がトランジスタＭ５を通して流れ、前回のシャッター時間Ｔｌのときの電荷に、今回のシャッター時間Ｔｓの電荷がＭｃｃｄの直下で足し合わされる。この様にしてできた電荷をＴｌに出力すれば、ダイナミックレンジの広がった信号を出力することができる。
【００９８】
なお、これまでの説明ではＮＭＯＳ ＦＥＴを使っているが、Ｎ型、Ｐ型を入れ替え、電圧の方向を逆にすれば、ＰＭＯＳ ＦＥＴでも同様の効果が得られることは勿論である。
【００９９】
【発明の効果】
以上説明したように、本発明によれば、全画素のフォトダイオードで同時に光電変換して得られた電荷をコンデンサやＭＯＳゲートなどの電荷蓄積部に蓄積した後、出力手段を通して外部へ出力するに際し、リセット用トランジスタ及び出力手段を動作させて所定電位をノイズキャンセラへ送出してから、電荷蓄積部に蓄積された電荷に対応した信号を出力手段を通してノイズキャンセラへ出力することにより、ノイズキャンセラにおいてフォトダイオードの光電変換によって生じた電荷に比例した信号成分だけを取り出すようにしたため、全画素同時光電変換によるフィールドシャッター動作と、ノイズキャンセラでのバックグランドノイズの除去（ｋＴＣノイズ除去）とを同時に行うことができ、これにより高画質の静止画を撮像することができる。
【０１００】
また、本発明によれば、長い方の第１のシャッター時間でフォトダイオードで光電変換した電荷に、短い方の第２のシャッター時間でフォトダイオードで光電変換した電荷を、ＭＯＳゲートの直下で足し合わせるようにしたため、ダイナミックレンジの広がった信号を出力することができる。
【０１０１】
更に、本発明によれば、リセット用トランジスタと第２の電荷転送用トランジスタと出力手段との共通接続端子における容量に反比例した電圧が、この共通接続端子に生じるように構成しているため、フォトダイオードの面積を小さくするのに対応して上記の容量が小さくできることから、微細化に有利な構成とすることができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態の一画素分の等価回路図である。
【図２】 本発明の第２の実施の形態の一画素分の等価回路図である。
【図３】 図２の要部のポテンシャルと電荷の移動の様子を示す図である。
【図４】 本発明の第３の実施の形態の一画素の等価回路図である。
【図５】 本発明の第４の実施の形態の一画素の等価回路図である。
【図６】 本発明の第４の実施の形態の他のモードの動作を説明する図である。
【図７】 固体撮像装置全体の一例の構成図である。
【図８】 従来の固体撮像装置の一例の一画素分の等価回路図である。
【図９】 従来の固体撮像装置の他の例の一画素分の等価回路図である。
【図１０】 ある容量Ｃの電位をある電位Ｖにすることを示す図である。
【符号の説明】
１ 垂直シフトレジスタ
２ｃ、２ｄ 第１、第２の実施の形態の画素
３ 負荷およびノイズキャンセラ
４ 水平シフトレジスタ
５ ＣＤＳ回路
６ 負荷
ＰＤ フォトダイオード
Ｍ１ リセット用電界効果トランジスタ
Ｍ２ 増幅用電界効果トランジスタ（出力手段）
Ｍ３ 出力用電界効果トランジスタ（出力手段）
Ｍ５、Ｍ６ 電荷転送用トランジスタ（第１、第２の電荷転送用トランジスタ）
Ｍ７ フォトダイオードリセット用電界効果トランジスタ
Ｍｃｃｄ ＭＯＳゲート
Ｃｅｘ 電荷蓄積用コンデンサ
Ｃｅ 変換部の容量調整用コンデンサ
Ｓ１、Ｓ２、Ｓ３ スイッチ
Ｔ１ 端子
Claims (3)
- フォトダイオードと、前記フォトダイオードが光電変換して得られた電荷を電位変化に変換する変換部と、前記変換部をリセットするためのリセット用トランジスタと、前記変換部の電位を外部へ出力する出力手段とを備える画素が、二次元マトリクス状に又は一次元ライン状に複数配列されており、前記画素からの信号電圧と信号電圧が乗っていないバックグラウンドノイズのみの状態の２つをサンプリングして、その差を取ることによりノイズを除去するノイズキャンセラを備えた固体撮像装置において、
前記画素内に、前記フォトダイオードに接続された第１の電荷転送用トランジスタと、前記変換部に接続された第２の電荷転送用トランジスタと、前記第１及び第２の電荷転送用トランジスタの間に近接して前記第１及び第２の電荷転送用トランジスタのゲート電極にオーバーラップして設けられ、その直下に前記フォトダイオードからの電荷を蓄積するＭＯＳゲートとを設け、
前記リセット用トランジスタにより前記変換部をリセットした後に、信号の乗っていないバックグラウンドノイズのみの電位を前記出力手段で出力して前記ノイズキャンセラに保存した後、前記フォトダイオードで光電変換し前記第１の電荷転送用トランジスタを通して全画素同時に前記ＭＯＳゲートの直下に転送して蓄積しておいた電荷を前記第２の電荷転送用トランジスタを通して前記変換部へ転送し、その結果該変換部で生じた新たな電位を前記出力手段で前記ノイズキャンセラへ出力し、該ノイズキャンセラにおいて予め保存しておいた前記バックグラウンドノイズのみの電位との差分を取って、その差分を真の信号として取り出す制御手段を有することを特徴とする固体撮像装置。 - 前記フォトダイオードと前記第１の電荷転送用トランジスタの接続点に、任意のタイミングでスイッチングされ、オン時に前記フォトダイオードをリセットする第２のリセット用トランジスタを接続したことを特徴とする請求項１記載の固体撮像装置。
- フォトダイオードと、前記フォトダイオードに接続された第１のリセット用トランジスタと、前記フォトダイオードが光電変換して得られた電荷を電位変化に変換する変換部と、前記変換部をリセットするための第２のリセット用トランジスタと、前記変換部の電位を外部へ出力する出力手段とを備える画素が、二次元マトリクス状に又は一次元ライン状に複数配列されており、前記画素からの信号電圧と信号電圧が乗っていないバックグラウンドノイズのみの状態の２つをサンプリングして、その差を取ることによりノイズを除去するノイズキャンセラを備えた固体撮像装置であって、
前記画素内に、前記フォトダイオード及び第１のリセット用トランジスタに接続された第１の電荷転送用トランジスタと、前記変換部に接続された第２の電荷転送用トランジスタと、前記第１及び第２の電荷転送用トランジスタの間に接近して設けられ、その直下に前記フォトダイオードからの電荷を蓄積するＭＯＳゲートとを設け、
前記第１のリセット用トランジスタにより前記フォトダイオードをリセットした後に、前記第１のリセット用トランジスタをオフとし、かつ、前記ＭＯＳゲートの直下のポテンシャルを最大時と最小時の中間のレベルに設定するための第１の電圧を前記ＭＯＳゲートに印加している状態で前記第１の電荷転送用トランジスタをオンとして、第１のシャッター時間、前記フォトダイオードで光電変換された電荷を前記ＭＯＳゲートの直下に転送して蓄積させてから前記第１の電荷転送用トランジスタをオフとし、再び前記第１のリセット用トランジスタにより前記フォトダイオードをリセットした後に、前記第１のリセット用トランジスタをオフとし、かつ、前記ＭＯＳゲートの直下のポテンシャルを前記第１の電圧よりも大きいレベルに設定するための第２の電圧を前記ＭＯＳゲートに印加している状態で前記第１の電荷転送用トランジスタをオンとして、前記第１のシャッター時間よりも短い第２のシャッター時間、前記フォトダイオードで光電変換された電荷を前記ＭＯＳゲートの直下に転送して蓄積させてから前記第１の電荷転送用トランジスタをオフとする制御手段を有することを特徴とする固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000250602A JP4366846B2 (ja) | 2000-08-22 | 2000-08-22 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000250602A JP4366846B2 (ja) | 2000-08-22 | 2000-08-22 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002064751A JP2002064751A (ja) | 2002-02-28 |
| JP4366846B2 true JP4366846B2 (ja) | 2009-11-18 |
Family
ID=18740146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000250602A Expired - Fee Related JP4366846B2 (ja) | 2000-08-22 | 2000-08-22 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4366846B2 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4117540B2 (ja) | 2002-10-17 | 2008-07-16 | ソニー株式会社 | 固体撮像素子の制御方法 |
| JP4525235B2 (ja) * | 2004-08-09 | 2010-08-18 | セイコーエプソン株式会社 | 固体撮像装置及びその駆動方法 |
| JP4389720B2 (ja) | 2004-08-09 | 2009-12-24 | セイコーエプソン株式会社 | 固体撮像装置および固体撮像装置の駆動方法 |
| JP4389737B2 (ja) | 2004-09-22 | 2009-12-24 | セイコーエプソン株式会社 | 固体撮像装置及びその駆動方法 |
| KR100614653B1 (ko) | 2004-11-18 | 2006-08-22 | 삼성전자주식회사 | 백점 및 오버플로우의 문제없이 글로벌 노출이 가능한씨모스 이미지 센서 및 그 제조 방법 |
| JP4635748B2 (ja) * | 2005-07-06 | 2011-02-23 | コニカミノルタホールディングス株式会社 | 撮像装置 |
| KR100775009B1 (ko) | 2005-08-03 | 2007-11-09 | 한국과학기술원 | 상관 이중 샘플링 회로 및 이를 구비한 시모스 이미지 센서 |
| JP2007329722A (ja) * | 2006-06-08 | 2007-12-20 | Matsushita Electric Ind Co Ltd | 固体撮像素子、デジタルカメラ |
| JP2008028678A (ja) | 2006-07-20 | 2008-02-07 | Pentax Corp | 撮像素子 |
| JP5076416B2 (ja) * | 2006-09-14 | 2012-11-21 | 株式会社ニコン | 撮像素子および撮像装置 |
| US7829834B2 (en) | 2006-10-20 | 2010-11-09 | Electronics And Telecommunications Research Institute | Low-voltage image sensor having multiple gates between a photodiode and a diffusion node for suppressing dark current and method of driving transfer transistor thereof |
| US8169010B2 (en) * | 2006-11-15 | 2012-05-01 | Electronics And Telecommunications Research Institute | Low-voltage image sensor with sensing control unit formed within |
| JP5205155B2 (ja) * | 2007-08-31 | 2013-06-05 | パナソニック株式会社 | 固体撮像素子 |
| JP2008177593A (ja) * | 2008-02-18 | 2008-07-31 | Sony Corp | 固体撮像素子及びカメラ装置 |
| KR101026422B1 (ko) | 2008-09-17 | 2011-04-07 | 주식회사 동부하이텍 | 반도체 이미지 센서의 픽셀 장치 |
| US9270912B2 (en) | 2008-12-08 | 2016-02-23 | Sony Corporation | Pixel circuit, solid-state image pickup device, and camera system |
| JP5422985B2 (ja) | 2008-12-08 | 2014-02-19 | ソニー株式会社 | 画素回路、固体撮像素子、およびカメラシステム |
| JP5625284B2 (ja) * | 2009-08-10 | 2014-11-19 | ソニー株式会社 | 固体撮像装置、固体撮像装置の駆動方法および電子機器 |
| CA2787906A1 (en) * | 2010-06-01 | 2011-12-08 | Boly Media Communications (Shenzhen) Co., Ltd. | Photosensitive devices and methods and circuits for reading the same |
| JP6304738B2 (ja) | 2013-09-18 | 2018-04-04 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置、撮像方法、製造装置、製造方法、並びに電子機器 |
| KR102422059B1 (ko) * | 2014-07-18 | 2022-07-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 촬상 장치, 및 전자 기기 |
| CN105742303B (zh) * | 2014-12-26 | 2020-08-25 | 松下知识产权经营株式会社 | 摄像装置 |
| TWI738569B (zh) * | 2015-07-07 | 2021-09-01 | 日商半導體能源研究所股份有限公司 | 成像裝置及其運作方法 |
| US9876946B2 (en) * | 2015-08-03 | 2018-01-23 | Semiconductor Energy Laboratory Co., Ltd. | Imaging device and electronic device |
-
2000
- 2000-08-22 JP JP2000250602A patent/JP4366846B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002064751A (ja) | 2002-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4366846B2 (ja) | 固体撮像装置 | |
| US5898168A (en) | Image sensor pixel circuit | |
| US6215113B1 (en) | CMOS active pixel sensor | |
| KR101177140B1 (ko) | 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 장치 | |
| KR100834424B1 (ko) | 이미지 센서 | |
| EP1402578B1 (en) | Cmos image sensor and method for operating a cmos image sensor with increased dynamic range | |
| US7489352B2 (en) | Wide dynamic range pinned photodiode active pixel sensor (APS) | |
| US7576788B2 (en) | Image pickup apparatus including a plurality of pixels, each having a photoelectric conversion element and an amplifier whose output is prevented from falling below a predetermined level | |
| KR100864037B1 (ko) | 상관 이중 샘플링 회로와 이 상관 이중 샘플링 회로를구비한 ｃｍｏｓ 이미지 센서 | |
| US6914227B2 (en) | Image sensing apparatus capable of outputting image by converting resolution by adding and reading out a plurality of pixels, its control method, and image sensing system | |
| EP0928101A2 (en) | CMOS area array sensors | |
| JP4288346B2 (ja) | 撮像装置及び画素回路 | |
| JP2005269471A (ja) | 固体撮像装置および固体撮像装置の駆動方法 | |
| JP2008283593A (ja) | 固体撮像装置 | |
| KR20070091104A (ko) | 고체 촬상 장치 | |
| JP2003017677A (ja) | 撮像装置 | |
| JP4069670B2 (ja) | 固体撮像装置とその駆動方法 | |
| JP2008252695A (ja) | イメージセンサのための画素及びイメージセンサデバイス | |
| JP3524440B2 (ja) | 固体撮像装置とその駆動方法 | |
| WO2023152035A1 (en) | Image sensor, optoelectronic device including the image sensor and method for operating the image sensor | |
| JP2000050164A (ja) | 信号処理装置及びそれを用いた撮像装置 | |
| JP2002354195A (ja) | 信号処理回路および固体撮像装置 | |
| JP2003087657A (ja) | 固体撮像装置 | |
| JP2004015298A (ja) | 固体撮像装置及びその駆動方法 | |
| JP2004274229A (ja) | 撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090416 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090707 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090804 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090817 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4366846 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130904 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| LAPS | Cancellation because of no payment of annual fees | ||
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |