JP4117540B2 - 固体撮像素子の制御方法 - Google Patents
固体撮像素子の制御方法 Download PDFInfo
- Publication number
- JP4117540B2 JP4117540B2 JP2002302873A JP2002302873A JP4117540B2 JP 4117540 B2 JP4117540 B2 JP 4117540B2 JP 2002302873 A JP2002302873 A JP 2002302873A JP 2002302873 A JP2002302873 A JP 2002302873A JP 4117540 B2 JP4117540 B2 JP 4117540B2
- Authority
- JP
- Japan
- Prior art keywords
- solid
- imaging device
- signal
- state imaging
- photodiode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 16
- 238000012546 transfer Methods 0.000 claims description 75
- 238000003384 imaging method Methods 0.000 claims description 55
- 238000012545 processing Methods 0.000 claims description 35
- 238000009792 diffusion process Methods 0.000 claims description 20
- 238000006243 chemical reaction Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 7
- 238000007599 discharging Methods 0.000 claims description 6
- 238000009825 accumulation Methods 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 4
- 238000000926 separation method Methods 0.000 claims 2
- 108091006146 Channels Proteins 0.000 description 15
- 239000010410 layer Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000000875 corresponding effect Effects 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 230000003321 amplification Effects 0.000 description 3
- 230000006835 compression Effects 0.000 description 3
- 238000007906 compression Methods 0.000 description 3
- 230000006837 decompression Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 230000002349 favourable effect Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14623—Optical shielding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/53—Control of the integration time
- H04N25/531—Control of the integration time by controlling rolling shutters in CMOS SSIS
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電子シャッタ機能を備えたＣＭＯＳ型イメージセンサ等の固体撮像素子及びその制御方法に関する。
【０００２】
【従来の技術】
従来より、多くのＣＭＯＳ型イメージセンサは電子シャッタ機能を備えているが、ＣＣＤ型イメージセンサと異なり、２次元配列された多数の画素を画素行毎に順次走査して信号のリセットを行うフォーカルプレインシャッタ（ローリングシャッタ）であるため、画面行ごとに露光期間がずれるという課題がある。
この場合、例えば上下方向にまっすぐな物が横方向に動いているのを撮影した場合に、それが傾いているように写ることになる。
図７（Ａ）は、その様子を示す説明図であり、各行のリセット後、所定の露光時間後に転送出力（信号読み出し）する動作を各行で順番に行うことになり、この結果、得られる画像は、例えば図７（Ｃ）に示すように、横方向に動いている上下方向にまっすぐな物体ａは傾いた状態で写ることになる。
【０００３】
それに対して、全行同時にシャッタを切れるものも存在する。その場合には、フォトダイオード（ＰＤ）をある時点で全行同時にリセットし、所定の露光時間後、ＰＤの電荷を全行同時にフローティングディフュージョン（ＦＤ）に転送する。このＦＤの信号を、１行ずつ順番に出力する。
図７（Ｂ）は、その様子を示す説明図であり、全行の一括リセット後、全行同時転送し、その後、行毎に出力を行う。こうすれば、例えば図７（Ｄ）に示すように、横方向に動いている上下方向にまっすぐな物ａを撮影した場合でも、それがやはりまっすぐ写る。
【０００４】
また、ＣＭＯＳ型イメージセンサで全画素のフォトダイオード（ＰＤ）の信号電荷を同時リセットするための画素回路構成として、ＰＤの余剰電荷をＦＤを経由せずに直接ドレインに排出することのできるトランジスタ（排出Ｔｒ）を備えたものも提案されている（特許文献１参照）。
【０００５】
【特許文献１】
特開２００１−２３８１３２号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、図７（Ｂ）に示す全画素シャッタ方式のＣＭＯＳ型イメージセンサには、以下のような問題があった。
（１）全行同時に転送した後、画素行毎に順番に出力するまでの間に、ＦＤに光が漏れ込み、その量が先に出力する行と後で出力する行で異なり、撮影画像を悪化させる。
（２）全行の情報を出力した後にＰＤをリセットするので、全行同時に転送してから全行の情報を１行ずつ出力し終えるまでの間は露光を行えず、時間が無駄になる。また、露光時間を大きくとることが困難であるため、被写体が暗い場合には感度が落ちる。
【０００７】
以下、これらの問題点について詳細に説明する。
まず、上記（１）について、先頭に出力する行と最後に出力する行で、転送してから出力までの時間長さが１フレーム読出し時間分異なるので、ＦＤに漏れ込む光の量も、先頭行ではほとんど０であるが、最終行では１フレーム読出し時間分の漏れ込み量になる。
ＦＤでも光電変換されるので、ＦＤにその光量に対応する電荷が溜り、これがＰＤから転送された信号電荷に加わってしまう。
これはノイズやシェーディングになるだけでなく、光が強い場合には飽和信号量をも超え、白とびさせてしまう。このように、ＦＤへの光の漏れこみは撮影画像を著しく悪化させる。
【０００８】
これに関連し、図８及び図９を用いて説明する。
まず、図８は、従来のＣＣＤ型固体撮像素子のフォトダイオード周辺部の構造を示す断面図である。
このＣＣＤ型固体撮像素子は、半導体基板１０の上層部にフォトダイオード（ＰＤ）１２、読み出しチャネル部１４、チャネルストップ部１６、垂直転送レジスタ１８等が形成され、半導体基板１０の上面にゲート絶縁膜２０を介してポリシリコン転送電極２２が配置され、さらにその上部に絶縁膜２４を介して遮光膜２６が配置されている。
遮光膜２６にはＰＤ１２の受光面に対応する開口部２６Ａが形成されている。また、この遮光膜２６の上には平坦化膜（上層絶縁膜）２８が形成され、その上層に色フィルタ３０及びマイクロレンズ３２が装着されている。
【０００９】
このようなＣＣＤ型固体撮像素子では、ＰＤ１２の光電荷を、全面同時に読み出しチャネル部１４を通して垂直転送レジスタ１８に転送する。
その後、光電荷は垂直転送レジスタ１８のＣＣＤによって出力アンプ部（図示せず）まで１行ずつ運ばれ、出力される。
図示のように、ＣＣＤ型固体撮像素子では、遮光膜２６となるアルミ等の金属層をＰＤ１２の直近まで落とし込んで、垂直転送レジスタ１８に光が漏れ込まないようにしている。それでもわずかに光が垂直転送レジスタ１８に漏れ込み、これがスミアと呼ばれる縦筋状の画像劣化の原因となる。
【００１０】
次に、図９は、従来のＣＭＯＳ型固体撮像素子のフォトダイオード周辺部の構造を示す断面図である。
このＣＭＯＳ型固体撮像素子は、半導体基板（Ｎ型シリコン基板）４０の上層部に素子形成領域としてのＰウェル領域４２、４４が形成され、Ｐウェル領域４２、４４にＰＤ４６や各種のゲート素子が形成されている。なお、図示の例は、Ｐウェル領域４２にＰＤ４６、転送ゲート（ＭＯＳトランジスタ）４８、ＦＤ５０が形成され、Ｐウェル領域４４に周辺回路部のＭＯＳトランジスタ５２が形成されている。
また、半導体基板４０の上には、ゲート絶縁膜５４を介して各ゲートのポリシリコン転送電極５６が形成され、さらにその上層に層間絶縁膜５８を介して多層配線層６０、６２、６４が形成されている。そして、この多層配線層の上層膜６４の配線膜が遮光膜として形成されている。
また、多層配線層の上には、保護膜（ＳｉＮ）７０を介して色フィルタ７２、及びマイクロレンズ７４が配置されている。
【００１１】
このようにＣＭＯＳ型固体撮像素子においては、画素も周辺回路と同じＣＭＯＳプロセスを用いて作るので、ＰＤ４６の直近まで遮光膜（配線層６４）を落とし込むことができず、ＰＤ４６にだけ光を入射させる構造をつくることがことができない。
また、金属配線層が何層もあるので、各層で光が乱反射してしまう。このため、図９からわかるように、ＦＤ５０にはＣＣＤ型固体撮像素子の場合と比べて多量の光が漏れ込んでしまう。
このように、ＣＭＯＳ型固体撮像素子では、全行同時に転送した場合の画像劣化が激しいという問題がある。
【００１２】
次に、上記（２）について、ＰＤのリセットは、ＰＤの電荷をＦＤに排出することで行う。この時、ＦＤに信号が保持されている状態だと、この信号が壊れてしまうので、全行のＦＤの信号を読み出した後でなければ、ＰＤのリセットができない。
そこで、上述した特許文献１に開示されるように、ＰＤの余剰電荷をＦＤを経由せずに直接ドレインに排出することのできるトランジスタ（排出Ｔｒ）を備えたＣＭＯＳセンサも有るが、これもやはりＰＤのリセットはＦＤ経由で行う必要があり、よって全行のＦＤの信号を読み出した後に、ＰＤのリセットを行わないと画像が劣化していた。
それは、ＰＤの電荷をＦＤに転送する転送Ｔｒと、上記排出Ｔｒのしきい値などの特性を完全に揃えることができないので、蓄積期間の最初に排出ＴｒでＰＤをリセットすると、蓄積期間の最後に転送Ｔｒで電荷をＦＤに転送する時にＰＤをリセットした状態に戻らず、その差分が後の回路で除去できない固定パターン雑音や残像などの問題を発生するからである。
よって、良好な画像を得るためには、やはり全行のＦＤの信号を読み出すまでの間はＰＤのリセットをできず、露光期間にできないので、感度を落としてしまう。
【００１３】
さらに、ＦＤの信号を読み出している途中に排出ＴｒでＰＤのリセットをすると、上記の問題の他に、ＰＤのリセットをする前と後とで画素の状態が微妙に異なり、撮影画像でその部分に横筋が見えてしまうという問題点もあることが判明した。
また、排出Ｔｒがあると、そのゲート下の酸化膜界面から暗電流が発生してＰＤに流れ込んでしまうという問題点もあることが判明した。
【００１４】
そこで本発明の目的は、上述したＣＭＯＳ型固体撮像素子のような素子構造を有する固体撮像素子を用いて全画面同時シャッタ機能を実現する場合に、露光時間が受ける制約を軽減し、迅速な動作で十分な露光時間を確保し、光の漏れ込みによるノイズ量を相対的に減少させて、良好な画像出力を行うことが可能な固体撮像素子及びその制御方法を提供することにある。
【００１５】
【課題を解決するための手段】
本発明は前記目的を達成するため、複数の画素を設けた撮像領域部と、前記撮像領域部から出力される画像信号の処理を行う処理回路部とを有し、前記画素は、受光量に応じた信号電荷を生成する光電変換素子と、前記光電変換素子によって生成された信号電荷量を検出するフローティングディフュージョン部と、前記光電変換素子によって生成された信号電荷を前記フローティングディフュージョン部に転送する転送トランジスタと、前記前記光電変換素子によって生成された信号電荷を排出する排出トランジスタとを有し、前記光電変換素子は、半導体基板の最表面に形成される第１導電型高濃度不純物層よりなる電荷分離領域と、前記電荷分離領域の下層に形成される第２導電型不純物層よりなる電荷蓄積領域とを有する埋め込みフォトダイオードより形成された固体撮像素子の制御方法であって、前記排出トランジスタをＯＮしたときのチャネル電位と、前記転送トランジスタをＯＮしたときのチャネル電位の両方を前記フォトダイオードの完全空乏化電位よりも高くなるように設定し、前記フォトダイオードの信号電荷を転送トランジスタと排出トランジスタの両方から完全転送できるようにし、前記フローティングディフュージョン部からの信号電荷の読み出し途中から前記フォトダイオードの露光動作を開始するとともに、前記撮像領域部における全画素のフローティングディフュージョン部を同時にリセットした後、全画素のフォトダイオードの信号電荷を同時にフローティングディフュージョン部に転送し、次に前記フローティングディフュージョン部に転送された信号電荷を各画素行毎に読み出し、この読み出し動作が所定の露光開始行に進むまで前記排出トランジスタをＯＮし、全画素のフォトダイオードの信号電荷を排出するとともに、前記所定の露光開始行に進んだ時点で前記排出トランジスタをＯＦＦし、全画素の露光を開始することを特徴とする。
【００１８】
本発明の固体撮像素子の制御方法では、各画素の光電変換素子となる埋め込みフォトダイオードの信号電荷をフローティングディフュージョン部に転送する転送トランジスタとは別に、埋め込みフォトダイオードの信号電荷を排出するための排出トランジスタを設け、排出トランジスタをＯＮしたときのチャネル電位と、転送トランジスタをＯＮしたときのチャネル電位の両方をフォトダイオードの完全空乏化電位よりも高くなるように設定することにより、フォトダイオードの信号電荷を転送トランジスタと排出トランジスタの両方から完全転送できるようにした。
【００１９】
したがって、移動する被写体の傾きのない撮影を行うために、全画素同時シャッタ動作と転送動作を行った後、フローティングディフュージョン部から信号電荷を画素行単位で順次読み出す動作において、その読み出し途中からフォトダイオードの露光動作を開始することが可能となり、迅速な動作で十分な露光時間を確保して高感度の良好な画像出力を実現できる。また、十分な露光時間を確保によって、光の漏れ込みによるノイズ量を相対的に減少させることができ、この点からも良好な画像出力を実現できる。
また、このような固体撮像素子を搭載したカメラ装置においても同様に、十分な露光時間を確保して高感度の良好な画像出力を実現できる。
【００２０】
【発明の実施の形態】
以下、本発明による固体撮像素子、カメラ装置、及びその制御方法の実施の形態例について説明する。
本実施の形態例は、ＣＭＯＳ固体撮像素子のＰＤの両側に排出ゲートと転送ゲートを設けた素子構造とし、また、排出ゲートと転送ゲートの両方でＰＤに蓄積した電荷を完全リセット・転送できるようにすることで、ＦＤの信号を読み出している途中から蓄積開始できるようにしたものである。
また、排出ゲートと転送ゲートに負電圧を印加することで、暗電流の防止を図るものである。
【００２１】
図１は、本発明の実施の形態例によるカメラシステムの構成例を示すブロック図である。
このカメラシステムは、撮像レンズ系１０１、固体撮像素子１０２、アナログ回路１０３、Ａ／Ｄコンバータ１０４、カメラ信号処理回路１０５、圧縮伸長回路１０６、及び記憶媒体１０７を有している。
まず、撮像レンズ系１０１から入射した光線は、固体撮像素子１０２の２次元画素アレイに結像する。固体撮像素子１０２はＣＭＯＳ型イメージセンサなどの素子であり、本実施の形態の特徴となる全画素同時シャッタ機能（リセット・ＦＤ転送）、及びＦＤからの行順次読み出し機能を有している。
【００２２】
アナログ回路１０３では、ＣＤＳ（相関二重サンプリング）やＡＧＣ（オートゲインコントロール）などの処理を行う。そして、このアナログ回路１０３で処理された画像信号は、Ａ／Ｄコンバータ１０４によりアナログデータからデジタルデータに変換され、カメラ信号処理回路１０５に出力される。
カメラ信号処理回路１０５では、固体撮像素子１０２の出力データから映像信号へ変換するための色信号処理、ゲイン制御処理、ホワイトバランス処理等の信号処理を行う回路である。
圧縮伸長回路１０６は、カメラ信号処理回路１０５で処理された画像データの圧縮もしくは伸長を行い、画像を記憶媒体１０７に記憶できるフォーマットに変換する回路である。記憶媒体１０７は、例えばメモリスティック等であり、画像データを出力させる手段の例であるが、例えば表示パネルや各種ネットワーク等であってもよい。
【００２３】
また、図２は、図１に示す固体撮像素子１０２及びアナログ回路１０３の構成例を示すブロック図である。
図示のように、本例の固体撮像素子は、半導体素子基板２００上に画素部（撮像領域部）２１０、定電流部２２０、列信号処理部（カラム部）２３０、垂直（Ｖ）選択駆動手段２４０、水平（Ｈ）選択手段２５０、水平信号線２６０、出力処理部２７０、及びタイミングジェネレータ（ＴＧ）２８０等を設けたものである。
画素部２１０は、多数の画素を２次元マトリクス状に配置したものであり、各画素に図３に示すような画素回路が設けられている。この画素部２１０からの各画素の信号は、各画素列毎に垂直信号線（図２では省略）を通して列信号処理部２３０に出力される。
定電流部２２０には各画素にバイアス電流を供給するための定電流源（図２では省略）が各画素列毎に配置されている。
Ｖ選択駆動手段２４０は、画素部２１０の各画素を１行ずつ選択し、各画素のシャッタ動作や読み出し動作を駆動制御するものである。
【００２４】
列信号処理部２３０は、垂直信号線を通して得られる各画素の信号を１行分ずつ受け取り、列ごとに所定の信号処理を行い、その信号を一時保持する。例えばＣＤＳ（画素トランジスタの閾値のばらつきに起因する固定パターンノイズを除去する）処理、ＡＧＣ（オートゲインコントロール）処理、Ａ／Ｄ変換処理等を適宜行うものとする。
Ｈ選択手段２５０は、列信号処理部２３０の信号を１つずつ選択し、水平信号線２６０に導く。
出力処理部２７０は、水平信号線１６０からの信号に所定の処理を行い、外部に出力するものであり、例えばゲインコントロール回路や色処理回路を有している。なお、列信号処理部２３０でＡ／Ｄ変換を行う代わりに、出力処理部２７０で行うようにしてもよい。
タイミングジェネレータ２８０は、基準クロックに基づいて各部の動作に必要な各種のパルス信号等を供給する。
【００２５】
また、図３は、図２に示す固体撮像素子の各画素に設けられる画素回路の構成例を示す回路図である。
図示の構成は、各画素にフォトダイオード（ＰＤ）２１９と転送、増幅、選択、リセット、排出の５つの画素トランジスタ（Ｔｒ）２１１、２１２、２１３、２１４、２１５を設けたものである。
ＰＤ２１９は、光電変換によって生成された電子を蓄積するものであり、転送Ｔｒ２１１をＯＮすることにより、ＰＤ２１９の電子をフローティングディフュージョン（ＦＤ）２１６に転送する。ＦＤ２１６には寄生容量があるので、ここに光電子が溜められる。
【００２６】
増幅Ｔｒ２１２は、ゲートがＦＤ２１６とつながっており、ＦＤ２１６の電位変動を電気信号に変換する。選択Ｔｒ２１３は信号を読み出す画素を行単位で選択するものであり、この選択Ｔｒ２１３がＯＮしたときには、増幅Ｔｒ２１２と画素の外で垂直信号線２１７につながっている定電流源２１８とがソースフォロアを組むので、ＦＤ２１６の電圧に連動する電圧が垂直信号線に出力される。
リセットＴｒ２１４は、ＦＤ２１６の電位をＶｄｄの配線にリセットする。
排出Ｔｒ２１５は、ＰＤ２１９の光電子を直接、電源Ｖｄｄの配線にリセットする。そして、電源Ｖｄｄの配線は全画素共通となっている。
【００２７】
また、転送Ｔｒ２１１、選択Ｔｒ２１３、リセットＴｒ２１４の配線２１１Ａ、２１３Ａ、２１４Ａは、横方向（水平＝行方向）に延在し、同一行に含まれる画素を同時に駆動するようになっている。これにより、フォーカルプレインシャッタの駆動にも対応できる。
また、排出Ｔｒ２１５の配線２１５Ａは縦に伸びているが、画素部の上端下端で全て短絡され、全画素共通となっている。
【００２８】
次に、ＰＤ２１９としては、埋込み型のＰＤを用いる。埋込み型のＰＤとは、例えばＰウェル中のフォトダイオードの場合、ゲート酸化膜の界面近傍をｐ＋型領域とし、その下にｎ型領域を形成しているものである。界面がｐ＋領域でカバーされているので、界面で発生する暗電流を防止できる。
また、転送Ｔｒ２１１とＰＤ２１９の設計を適切にすれば、ＰＤ２１９の光電子をすべてＦＤ２１６に転送できるので、ＣＣＤ型センサで広く使われている構造である。例えばＨＡＤ（Hole Accumulation Diode ）という呼称で商品化されている。
【００２９】
そして、このような構成のＣＭＯＳ型固体撮像素子において、本例の特徴となる事項は、排出Ｔｒ２１５をＯＮしたときのチャネル電位と、転送Ｔｒ２１１をＯＮしたときのチャネル電位の両方を、埋込み型のＰＤ２１９の完全空乏化電位よりも高くなるように各Ｔｒ２１１、２１５のゲート電圧としきい値とＰＤ２１９のドーズ量を調節したことである。
これによって、転送Ｔｒ２１１ではＰＤ２１９の光電子をほぼ全てＦＤ２１６に転送でき、排出Ｔｒ２１５ではＰＤ２１９の光電子をほぼ全てドレインに排出することができる。
ここで、ほぼ全てとは、デジタルカメラなど人間の鑑賞に堪える画像の場合では、残存電子が約２０個以下であれば良いため、このような残存電子を生じる場合を含む意味である。
【００３０】
一般に１つの埋め込みＰＤに対して２つのＴｒをどちらも完全転送できるような特性で設けることは難しいものである。また、転送Ｔｒが完全転送できるものは既に存在する。そこで、本例では排出Ｔｒ２１５のＯＮ時のゲート電圧を転送Ｔｒ２１１よりも上げることで、こちらでも完全転送できるようにする。
特に、これを固体撮像素子にオンチップされたデジタル回路の電源電圧よりも高くすることが好ましく、そのために固体撮像素子の外部から別の電源を供給するか、内部に昇圧回路を設けることにより実現できる。
【００３１】
また、本件発明者等は、上述のような構造の固体撮像素子において、転送ゲート電極のオフ時に例えば−１Ｖの負電圧（ここでは転送バイアス電圧という）を加えることで、転送ゲート部の下の界面からの暗電流（光が入射しなくてもＰＤに流れ込む電子を成分とする電流）を抑制することを提案している。
これは、転送ゲート電極を負電圧にバイアスすることにより、転送ゲート部におけるゲート酸化膜の界面にＰ型のチャネルが形成され、埋め込みＰＤと同様に界面準位からの暗電流を防止できるからである。
そこで、本実施の形態例では、転送Ｔｒのゲート電極に負電圧を印加するとともに、排出Ｔｒのゲート電極にも同様に負電圧（ここでは排出バイアス電圧という）を印加することにより、双方のＴｒにおける暗電流を適正に除去するものである。なお、基準の０ＶはＧＮＤであり、Ｐウェル領域も０Ｖになっている。
このように排出Ｔｒのゲート電極に負電圧を印加することにより、転送Ｔｒのゲート電極に負電圧を印加した場合と同等の効果が得られることが実測によって確認された。
【００３２】
次に、本実施の形態例による固体撮像素子の動作について説明する。
図４は、本例の固体撮像素子の動作を示すタイミングチャートである。
まず、全行同時にＦＤ２１６のリセットと、ＰＤ２１９の光電子のＦＤ２１６への転送を行う。具体的には、例えば全行のリセット配線２１４Ａにパルスを入れて全画素のＦＤ２１６をリセットし、さらに全行の転送配線２１１Ａにパルスを入れて全画素のＰＤ２１９の光電子をＦＤ２１６に転送する。
それからＦＤ２１６の信号を１行ずつ読み出す。ここで１フレームの期間は１／３０秒等、ある一定期間に決まっているので、全行を読み出した後は、ダミー出力などで時間を調整する。
【００３３】
前述のように従来技術では、露光期間は全行読み出した後の、このダミー期間にしか取れなかった。それが本例では、まだ１行ずつ読み出しているときから露光期間を設定できる。以下、その詳細について説明する。
ここでは、１フレームの第ｎ行までが非露光期間、それ以降が露光期間とし、第ｎ−１行までの動作、第ｎ行の動作、及び第ｎ＋１行以降の動作を順次説明する。
【００３４】
（１）第ｎ−１行まで：
選択Ｔｒ２１３をＯＮすると、その行のＦＤ２１６の電位に対応した電圧が垂直信号線２１７に出力される。この信号を、列信号処理回路２３０に供給されるサンプルホールドパルスＳＨＤで列信号処理回路２３０へ取り込む。それからリセットパルスを入れて、その行のＦＤ２１６をリセットする。
これにより、ＦＤ２１６のリセット電位に対応した電圧が垂直信号線２１７に出力されているので、これを列信号処理回路２３０に供給されるサンプルホールドパルスＳＨＲで再び列信号処理回路２３０へ取り込む。
これらの差が信号であるので、列信号処理回路２３０では差分を取ったり、前述のような信号処理を行う。
排出Ｔｒ２１５は列信号処理回路２３０への読み出し期間はＯＦＦしており、その他の時間にはＯＮし、ＰＤ２１９の電子をドレインに排出する。この排出Ｔｒ２１５のゲートは、前述のように全画素つながっているので、全ＰＤ２１９がリセットされている。
【００３５】
（２）第ｎ行：
信号の読み出し動作は同じである。排出Ｔｒ２１５が、この行を境に常にＯＦＦになる。ここからＰＤ２１９の光電子はＰＤ２１９に溜ったままになり、露光期間になる。
（３）第ｎ＋１行以降：
信号の読み出し動作は同じである。また、排出Ｔｒ２１５は、常にＯＦＦである。
【００３６】
図５は、本例における固体撮像素子のＰＤとその周辺部の構造を示す断面図である。
この固体撮像素子は、シリコン基板３００に設けたＰウェル領域３１０に各素子を形成したものであり、図５では、ＰＤ２１９、ＦＤ２１６、転送Ｔｒ２１１、リセットＴｒ２１４、排出Ｔｒ２１５を形成した領域を示している。
ＰＤ２１９は、シリコン基板３００の最表面に形成されたｐ＋領域２１９Ａと、その下層に形成されたｎ領域２１９Ｂとを有する埋め込み型（ＨＡＤ構造）のＰＤとなっている。
ＦＤ２１６は、ＰＤ２１９の側方に転送ゲート部（転送Ｔｒ２１１）を介して形成されたｎ＋領域よりなっている。
【００３７】
転送Ｔｒ２１１は、ＰＤ２１９とＦＤ２１６の中間領域を転送ゲート部とし、そのシリコン基板３００の上面にゲート絶縁膜３２０を介してポリシリコン膜よりなる転送電極２１１Ｂを形成したものである。
リセットＴｒ２１４は、ＦＤ２１６の転送Ｔｒ２１１と反対側の領域をリセットゲート部とし、そのシリコン基板３００の上面にゲート絶縁膜３２０を介してポリシリコン膜よりなるリセット電極２１４Ｂを形成したものであり、ＦＤ２１６の信号電荷をドレイン２１４Ｃに排出する。このドレイン２１４Ｃが図示しないコンタクト等を介して電源Ｖｄｄの配線に接続されている。
【００３８】
排出Ｔｒ２１５は、ＰＤ２１９の転送Ｔｒ２１１と反対側の領域を排出ゲート部とし、そのシリコン基板３００の上面にゲート絶縁膜３２０を介してポリシリコン膜よりなる排出電極２１５Ｂを形成したものであり、ＰＤ２１９の信号電荷をドレイン２１５Ｃに出力する。このドレイン２１５Ｃが図示しないコンタクト等を介して電源Ｖｄｄの配線に接続されている。
なお、各電極２１１Ｂ、２１４Ｂ、２１５Ｂの上層には、絶縁膜３３０を介してさらに上層の積層物が設けられているが、本発明には直接関係しないため説明は省略する。
【００３９】
図６は、このような固体撮像素子における電荷読み出し時のポテンシャル遷移を示す説明図であり、下方向に正電位を示している。
図６（１）は全画素リセット直後のポテンシャルであり、各ＰＤ２１９に徐々に光電荷が蓄積されていく。図６（２）は転送Ｔｒ２１１をＯＮして転送ゲートのチャネル電圧をＶａとし、ＰＤ２１９の光電荷をＦＤ２１６に移動する。
図６（３）は転送後の非露光時間の状態を示しており、排出Ｔｒ２１５はＯＦＦのままで、各ＰＤ２１９に徐々に光電荷が蓄積されていく。
次に、図６（４）は排出Ｔｒ２１５をＯＮした状態を示しており、排出ゲートのチャネル電圧をＶｂとし、ＰＤ２１９の光電荷を排出Ｔｒ２１５のドレイン２１５Ｃに出力する。なお、転送Ｔｒ２１１と排出Ｔｒ２１５の特性を完全一致させることはできず、ＶｂとＶａは異なる値となる（図示の例ではＶｂ＞Ｖａ（図６では下向き）となっている）。
【００４０】
以上のような本実施の形態例における第１の特徴点は、ＰＤ２１９がＨＡＤ構造であり、かつ排出Ｔｒ２１５のＯＮ時のチャネル電圧がＰＤ２１９の空乏化電位よりも高く、ＰＤ２１９の電子をほぼ全て排出できることである。これによってＰＤ２１９の残存電子がほぼ０になるので、排出Ｔｒ２１５の特性がばらついてもＰＤ２１９の初期状態に大きなばらつきが発生しない。
また、第２の特徴点は、転送Ｔｒ２１１のＯＮ時のチャネル電圧もＰＤ２１９の空乏化電位よりも高く、ＰＤ２１９の電子をほぼ全て転送できることである。これによってＰＤ２１９の残存電子がほぼ０になるので、転送Ｔｒ２１１の特性がばらついても、ＰＤ２１９の転送後の状態に大きなばらつきが発生しない。
【００４１】
これら２つの特徴点により、ＰＤ２１９の蓄積開始時と転送後の状態がほぼ等しくなるので、両方を違うトランジスタで規定するにもかかわらず、良好な画像信号が得られる。
よって、画質の悪化を避けながら、露光開始を排出Ｔｒ２１５で規定することが可能になり、よって、まだＦＤ２１６の信号を１行ずつ読み出しているときに露光を開始することができるようになる。
そして、被写体の明るさに応じて露光開始行ｎの値は可変に制御できるようになっており、露光開始は１フレームのどの期間にも設定できる。
なお、列信号処理回路２３０への読み出し中には、非露光期間でも排出Ｔｒ２１５はＯＦＦしておく。このときＯＮしていると、画素の出力が微妙に影響を受ける。この結果、出力画像で、第ｎ行までと、第ｎ行からの信号が微妙に異なり、そこに横筋が見えてしまう。これを防止するために、非露光期間でも露光期間と同じく少なくとも画素の出力中は排出Ｔｒ２１５をＯＦＦする。
【００４２】
以上のような構成及び動作によってＣＭＯＳセンサで全画面の露光期間の始まりと終わりが同じになる、いわゆる同時シャッタを実現するときに、以下のような効果を得ることができる。
（１）全行の情報を出力している途中にＰＤをリセットしても画像の悪化を防止できるので、全行同時に転送してから全行の情報を１行ずつ出力し終えるまでの間も画質の悪化を避けながら露光期間に利用でき、十分な露光時間によって感度を上げることができる。
（２）上記（１）による動作の際に撮影画像に横線が入るのを防止できる。
（３）転送Ｔｒに加えて排出ＴｒのＯＦＦ時のゲート電圧も負電圧とすることで、暗電流を大幅に減らすことができる。
【００４３】
なお、以上はカメラ装置に設けられたＣＭＯＳ型固体撮像素子の構成及び動作として説明したが、本発明は単体の固体撮像素子及びその制御方法としても同様に実施できるものである。
また、上述した全画素同時シャッタ動作と従来のフォーカルプレインシャッタ動作とを選択して用いるようにすることも可能であり、ユーザが選択できる操作キー等を設けて選択手段とすることも可能である。
また、上述した露光時間についても、ユーザが適宜選択できる操作キー等を設けて選択手段とすることも可能であり、このユーザによって選択された露光時間に応じて、上述した露光開始行を選択するような制御を行うようにすることが可能である。
【００４４】
【発明の効果】
以上説明したように本発明の固体撮像素子の制御方法では、各画素の光電変換素子となる埋め込み型フォトダイオードの信号電荷をフローティングディフュージョン部に転送する転送トランジスタとは別に、埋め込み型フォトダイオードの信号電荷を排出するための排出トランジスタを設け、排出トランジスタをＯＮしたときのチャネル電位と、転送トランジスタをＯＮしたときのチャネル電位の両方をフォトダイオードの完全空乏化電位よりも高くなるように設定することにより、フォトダイオードの信号電荷を転送トランジスタと排出トランジスタの両方から完全転送できるようにした。
【００４５】
したがって、移動する被写体の傾きのない撮影を行うために、全画素同時シャッタ動作と転送動作を行った後、フローティングディフュージョン部から信号電荷を画素行単位で順次読み出す動作において、その読み出し途中からフォトダイオードの露光動作を開始することが可能となり、迅速な動作で十分な露光時間を確保して高感度の良好な画像出力を実現できる。また、十分な露光時間を確保によって、光の漏れ込みによるノイズ量を相対的に減少させることができ、この点からも良好な画像出力を実現できる。
また、このような固体撮像素子を搭載したカメラ装置においても同様に、十分な露光時間を確保して高感度の良好な画像出力を実現できる。
【図面の簡単な説明】
【図１】本発明の実施の形態例のカメラシステムの構成例を示すブロック図である。
【図２】図１に示すカメラシステムの固体撮像素子及びアナログ回路の構成例を示すブロック図である。
【図３】図２に示す固体撮像素子の各画素に設けられる画素回路の構成例を示す回路図である。
【図４】図２に示す固体撮像素子の動作を示すタイミングチャートである。
【図５】図２に示す固体撮像素子のＰＤとその周辺部の構造を示す断面図である。
【図６】図２に示す固体撮像素子における電荷読み出し時のポテンシャル遷移を示す説明図である。
【図７】従来のシャッタ動作及び信号読み出し動作と出力画像の２種類の例を示す説明図である。
【図８】従来のＣＣＤ型固体撮像素子の積層構造を示す断面図である。
【図９】従来のＣＭＯＳ型固体撮像素子の積層構造を示す断面図である。
【符号の説明】
１０１……撮像レンズ系、１０２……固体撮像素子、１０３……アナログ回路、１０４……Ａ／Ｄコンバータ、１０５……カメラ信号処理回路、１０６……圧縮伸長回路、１０７……記憶媒体、２１１……転送Ｔｒ、２１２……増幅Ｔｒ、２１３……選択Ｔｒ、２１４……リセットＴｒ、２１５……排出Ｔｒ、２１６……ＦＤ、２１９……埋め込み型ＰＤ。
【発明の属する技術分野】
本発明は、電子シャッタ機能を備えたＣＭＯＳ型イメージセンサ等の固体撮像素子及びその制御方法に関する。
【０００２】
【従来の技術】
従来より、多くのＣＭＯＳ型イメージセンサは電子シャッタ機能を備えているが、ＣＣＤ型イメージセンサと異なり、２次元配列された多数の画素を画素行毎に順次走査して信号のリセットを行うフォーカルプレインシャッタ（ローリングシャッタ）であるため、画面行ごとに露光期間がずれるという課題がある。
この場合、例えば上下方向にまっすぐな物が横方向に動いているのを撮影した場合に、それが傾いているように写ることになる。
図７（Ａ）は、その様子を示す説明図であり、各行のリセット後、所定の露光時間後に転送出力（信号読み出し）する動作を各行で順番に行うことになり、この結果、得られる画像は、例えば図７（Ｃ）に示すように、横方向に動いている上下方向にまっすぐな物体ａは傾いた状態で写ることになる。
【０００３】
それに対して、全行同時にシャッタを切れるものも存在する。その場合には、フォトダイオード（ＰＤ）をある時点で全行同時にリセットし、所定の露光時間後、ＰＤの電荷を全行同時にフローティングディフュージョン（ＦＤ）に転送する。このＦＤの信号を、１行ずつ順番に出力する。
図７（Ｂ）は、その様子を示す説明図であり、全行の一括リセット後、全行同時転送し、その後、行毎に出力を行う。こうすれば、例えば図７（Ｄ）に示すように、横方向に動いている上下方向にまっすぐな物ａを撮影した場合でも、それがやはりまっすぐ写る。
【０００４】
また、ＣＭＯＳ型イメージセンサで全画素のフォトダイオード（ＰＤ）の信号電荷を同時リセットするための画素回路構成として、ＰＤの余剰電荷をＦＤを経由せずに直接ドレインに排出することのできるトランジスタ（排出Ｔｒ）を備えたものも提案されている（特許文献１参照）。
【０００５】
【特許文献１】
特開２００１−２３８１３２号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、図７（Ｂ）に示す全画素シャッタ方式のＣＭＯＳ型イメージセンサには、以下のような問題があった。
（１）全行同時に転送した後、画素行毎に順番に出力するまでの間に、ＦＤに光が漏れ込み、その量が先に出力する行と後で出力する行で異なり、撮影画像を悪化させる。
（２）全行の情報を出力した後にＰＤをリセットするので、全行同時に転送してから全行の情報を１行ずつ出力し終えるまでの間は露光を行えず、時間が無駄になる。また、露光時間を大きくとることが困難であるため、被写体が暗い場合には感度が落ちる。
【０００７】
以下、これらの問題点について詳細に説明する。
まず、上記（１）について、先頭に出力する行と最後に出力する行で、転送してから出力までの時間長さが１フレーム読出し時間分異なるので、ＦＤに漏れ込む光の量も、先頭行ではほとんど０であるが、最終行では１フレーム読出し時間分の漏れ込み量になる。
ＦＤでも光電変換されるので、ＦＤにその光量に対応する電荷が溜り、これがＰＤから転送された信号電荷に加わってしまう。
これはノイズやシェーディングになるだけでなく、光が強い場合には飽和信号量をも超え、白とびさせてしまう。このように、ＦＤへの光の漏れこみは撮影画像を著しく悪化させる。
【０００８】
これに関連し、図８及び図９を用いて説明する。
まず、図８は、従来のＣＣＤ型固体撮像素子のフォトダイオード周辺部の構造を示す断面図である。
このＣＣＤ型固体撮像素子は、半導体基板１０の上層部にフォトダイオード（ＰＤ）１２、読み出しチャネル部１４、チャネルストップ部１６、垂直転送レジスタ１８等が形成され、半導体基板１０の上面にゲート絶縁膜２０を介してポリシリコン転送電極２２が配置され、さらにその上部に絶縁膜２４を介して遮光膜２６が配置されている。
遮光膜２６にはＰＤ１２の受光面に対応する開口部２６Ａが形成されている。また、この遮光膜２６の上には平坦化膜（上層絶縁膜）２８が形成され、その上層に色フィルタ３０及びマイクロレンズ３２が装着されている。
【０００９】
このようなＣＣＤ型固体撮像素子では、ＰＤ１２の光電荷を、全面同時に読み出しチャネル部１４を通して垂直転送レジスタ１８に転送する。
その後、光電荷は垂直転送レジスタ１８のＣＣＤによって出力アンプ部（図示せず）まで１行ずつ運ばれ、出力される。
図示のように、ＣＣＤ型固体撮像素子では、遮光膜２６となるアルミ等の金属層をＰＤ１２の直近まで落とし込んで、垂直転送レジスタ１８に光が漏れ込まないようにしている。それでもわずかに光が垂直転送レジスタ１８に漏れ込み、これがスミアと呼ばれる縦筋状の画像劣化の原因となる。
【００１０】
次に、図９は、従来のＣＭＯＳ型固体撮像素子のフォトダイオード周辺部の構造を示す断面図である。
このＣＭＯＳ型固体撮像素子は、半導体基板（Ｎ型シリコン基板）４０の上層部に素子形成領域としてのＰウェル領域４２、４４が形成され、Ｐウェル領域４２、４４にＰＤ４６や各種のゲート素子が形成されている。なお、図示の例は、Ｐウェル領域４２にＰＤ４６、転送ゲート（ＭＯＳトランジスタ）４８、ＦＤ５０が形成され、Ｐウェル領域４４に周辺回路部のＭＯＳトランジスタ５２が形成されている。
また、半導体基板４０の上には、ゲート絶縁膜５４を介して各ゲートのポリシリコン転送電極５６が形成され、さらにその上層に層間絶縁膜５８を介して多層配線層６０、６２、６４が形成されている。そして、この多層配線層の上層膜６４の配線膜が遮光膜として形成されている。
また、多層配線層の上には、保護膜（ＳｉＮ）７０を介して色フィルタ７２、及びマイクロレンズ７４が配置されている。
【００１１】
このようにＣＭＯＳ型固体撮像素子においては、画素も周辺回路と同じＣＭＯＳプロセスを用いて作るので、ＰＤ４６の直近まで遮光膜（配線層６４）を落とし込むことができず、ＰＤ４６にだけ光を入射させる構造をつくることがことができない。
また、金属配線層が何層もあるので、各層で光が乱反射してしまう。このため、図９からわかるように、ＦＤ５０にはＣＣＤ型固体撮像素子の場合と比べて多量の光が漏れ込んでしまう。
このように、ＣＭＯＳ型固体撮像素子では、全行同時に転送した場合の画像劣化が激しいという問題がある。
【００１２】
次に、上記（２）について、ＰＤのリセットは、ＰＤの電荷をＦＤに排出することで行う。この時、ＦＤに信号が保持されている状態だと、この信号が壊れてしまうので、全行のＦＤの信号を読み出した後でなければ、ＰＤのリセットができない。
そこで、上述した特許文献１に開示されるように、ＰＤの余剰電荷をＦＤを経由せずに直接ドレインに排出することのできるトランジスタ（排出Ｔｒ）を備えたＣＭＯＳセンサも有るが、これもやはりＰＤのリセットはＦＤ経由で行う必要があり、よって全行のＦＤの信号を読み出した後に、ＰＤのリセットを行わないと画像が劣化していた。
それは、ＰＤの電荷をＦＤに転送する転送Ｔｒと、上記排出Ｔｒのしきい値などの特性を完全に揃えることができないので、蓄積期間の最初に排出ＴｒでＰＤをリセットすると、蓄積期間の最後に転送Ｔｒで電荷をＦＤに転送する時にＰＤをリセットした状態に戻らず、その差分が後の回路で除去できない固定パターン雑音や残像などの問題を発生するからである。
よって、良好な画像を得るためには、やはり全行のＦＤの信号を読み出すまでの間はＰＤのリセットをできず、露光期間にできないので、感度を落としてしまう。
【００１３】
さらに、ＦＤの信号を読み出している途中に排出ＴｒでＰＤのリセットをすると、上記の問題の他に、ＰＤのリセットをする前と後とで画素の状態が微妙に異なり、撮影画像でその部分に横筋が見えてしまうという問題点もあることが判明した。
また、排出Ｔｒがあると、そのゲート下の酸化膜界面から暗電流が発生してＰＤに流れ込んでしまうという問題点もあることが判明した。
【００１４】
そこで本発明の目的は、上述したＣＭＯＳ型固体撮像素子のような素子構造を有する固体撮像素子を用いて全画面同時シャッタ機能を実現する場合に、露光時間が受ける制約を軽減し、迅速な動作で十分な露光時間を確保し、光の漏れ込みによるノイズ量を相対的に減少させて、良好な画像出力を行うことが可能な固体撮像素子及びその制御方法を提供することにある。
【００１５】
【課題を解決するための手段】
本発明は前記目的を達成するため、複数の画素を設けた撮像領域部と、前記撮像領域部から出力される画像信号の処理を行う処理回路部とを有し、前記画素は、受光量に応じた信号電荷を生成する光電変換素子と、前記光電変換素子によって生成された信号電荷量を検出するフローティングディフュージョン部と、前記光電変換素子によって生成された信号電荷を前記フローティングディフュージョン部に転送する転送トランジスタと、前記前記光電変換素子によって生成された信号電荷を排出する排出トランジスタとを有し、前記光電変換素子は、半導体基板の最表面に形成される第１導電型高濃度不純物層よりなる電荷分離領域と、前記電荷分離領域の下層に形成される第２導電型不純物層よりなる電荷蓄積領域とを有する埋め込みフォトダイオードより形成された固体撮像素子の制御方法であって、前記排出トランジスタをＯＮしたときのチャネル電位と、前記転送トランジスタをＯＮしたときのチャネル電位の両方を前記フォトダイオードの完全空乏化電位よりも高くなるように設定し、前記フォトダイオードの信号電荷を転送トランジスタと排出トランジスタの両方から完全転送できるようにし、前記フローティングディフュージョン部からの信号電荷の読み出し途中から前記フォトダイオードの露光動作を開始するとともに、前記撮像領域部における全画素のフローティングディフュージョン部を同時にリセットした後、全画素のフォトダイオードの信号電荷を同時にフローティングディフュージョン部に転送し、次に前記フローティングディフュージョン部に転送された信号電荷を各画素行毎に読み出し、この読み出し動作が所定の露光開始行に進むまで前記排出トランジスタをＯＮし、全画素のフォトダイオードの信号電荷を排出するとともに、前記所定の露光開始行に進んだ時点で前記排出トランジスタをＯＦＦし、全画素の露光を開始することを特徴とする。
【００１８】
本発明の固体撮像素子の制御方法では、各画素の光電変換素子となる埋め込みフォトダイオードの信号電荷をフローティングディフュージョン部に転送する転送トランジスタとは別に、埋め込みフォトダイオードの信号電荷を排出するための排出トランジスタを設け、排出トランジスタをＯＮしたときのチャネル電位と、転送トランジスタをＯＮしたときのチャネル電位の両方をフォトダイオードの完全空乏化電位よりも高くなるように設定することにより、フォトダイオードの信号電荷を転送トランジスタと排出トランジスタの両方から完全転送できるようにした。
【００１９】
したがって、移動する被写体の傾きのない撮影を行うために、全画素同時シャッタ動作と転送動作を行った後、フローティングディフュージョン部から信号電荷を画素行単位で順次読み出す動作において、その読み出し途中からフォトダイオードの露光動作を開始することが可能となり、迅速な動作で十分な露光時間を確保して高感度の良好な画像出力を実現できる。また、十分な露光時間を確保によって、光の漏れ込みによるノイズ量を相対的に減少させることができ、この点からも良好な画像出力を実現できる。
また、このような固体撮像素子を搭載したカメラ装置においても同様に、十分な露光時間を確保して高感度の良好な画像出力を実現できる。
【００２０】
【発明の実施の形態】
以下、本発明による固体撮像素子、カメラ装置、及びその制御方法の実施の形態例について説明する。
本実施の形態例は、ＣＭＯＳ固体撮像素子のＰＤの両側に排出ゲートと転送ゲートを設けた素子構造とし、また、排出ゲートと転送ゲートの両方でＰＤに蓄積した電荷を完全リセット・転送できるようにすることで、ＦＤの信号を読み出している途中から蓄積開始できるようにしたものである。
また、排出ゲートと転送ゲートに負電圧を印加することで、暗電流の防止を図るものである。
【００２１】
図１は、本発明の実施の形態例によるカメラシステムの構成例を示すブロック図である。
このカメラシステムは、撮像レンズ系１０１、固体撮像素子１０２、アナログ回路１０３、Ａ／Ｄコンバータ１０４、カメラ信号処理回路１０５、圧縮伸長回路１０６、及び記憶媒体１０７を有している。
まず、撮像レンズ系１０１から入射した光線は、固体撮像素子１０２の２次元画素アレイに結像する。固体撮像素子１０２はＣＭＯＳ型イメージセンサなどの素子であり、本実施の形態の特徴となる全画素同時シャッタ機能（リセット・ＦＤ転送）、及びＦＤからの行順次読み出し機能を有している。
【００２２】
アナログ回路１０３では、ＣＤＳ（相関二重サンプリング）やＡＧＣ（オートゲインコントロール）などの処理を行う。そして、このアナログ回路１０３で処理された画像信号は、Ａ／Ｄコンバータ１０４によりアナログデータからデジタルデータに変換され、カメラ信号処理回路１０５に出力される。
カメラ信号処理回路１０５では、固体撮像素子１０２の出力データから映像信号へ変換するための色信号処理、ゲイン制御処理、ホワイトバランス処理等の信号処理を行う回路である。
圧縮伸長回路１０６は、カメラ信号処理回路１０５で処理された画像データの圧縮もしくは伸長を行い、画像を記憶媒体１０７に記憶できるフォーマットに変換する回路である。記憶媒体１０７は、例えばメモリスティック等であり、画像データを出力させる手段の例であるが、例えば表示パネルや各種ネットワーク等であってもよい。
【００２３】
また、図２は、図１に示す固体撮像素子１０２及びアナログ回路１０３の構成例を示すブロック図である。
図示のように、本例の固体撮像素子は、半導体素子基板２００上に画素部（撮像領域部）２１０、定電流部２２０、列信号処理部（カラム部）２３０、垂直（Ｖ）選択駆動手段２４０、水平（Ｈ）選択手段２５０、水平信号線２６０、出力処理部２７０、及びタイミングジェネレータ（ＴＧ）２８０等を設けたものである。
画素部２１０は、多数の画素を２次元マトリクス状に配置したものであり、各画素に図３に示すような画素回路が設けられている。この画素部２１０からの各画素の信号は、各画素列毎に垂直信号線（図２では省略）を通して列信号処理部２３０に出力される。
定電流部２２０には各画素にバイアス電流を供給するための定電流源（図２では省略）が各画素列毎に配置されている。
Ｖ選択駆動手段２４０は、画素部２１０の各画素を１行ずつ選択し、各画素のシャッタ動作や読み出し動作を駆動制御するものである。
【００２４】
列信号処理部２３０は、垂直信号線を通して得られる各画素の信号を１行分ずつ受け取り、列ごとに所定の信号処理を行い、その信号を一時保持する。例えばＣＤＳ（画素トランジスタの閾値のばらつきに起因する固定パターンノイズを除去する）処理、ＡＧＣ（オートゲインコントロール）処理、Ａ／Ｄ変換処理等を適宜行うものとする。
Ｈ選択手段２５０は、列信号処理部２３０の信号を１つずつ選択し、水平信号線２６０に導く。
出力処理部２７０は、水平信号線１６０からの信号に所定の処理を行い、外部に出力するものであり、例えばゲインコントロール回路や色処理回路を有している。なお、列信号処理部２３０でＡ／Ｄ変換を行う代わりに、出力処理部２７０で行うようにしてもよい。
タイミングジェネレータ２８０は、基準クロックに基づいて各部の動作に必要な各種のパルス信号等を供給する。
【００２５】
また、図３は、図２に示す固体撮像素子の各画素に設けられる画素回路の構成例を示す回路図である。
図示の構成は、各画素にフォトダイオード（ＰＤ）２１９と転送、増幅、選択、リセット、排出の５つの画素トランジスタ（Ｔｒ）２１１、２１２、２１３、２１４、２１５を設けたものである。
ＰＤ２１９は、光電変換によって生成された電子を蓄積するものであり、転送Ｔｒ２１１をＯＮすることにより、ＰＤ２１９の電子をフローティングディフュージョン（ＦＤ）２１６に転送する。ＦＤ２１６には寄生容量があるので、ここに光電子が溜められる。
【００２６】
増幅Ｔｒ２１２は、ゲートがＦＤ２１６とつながっており、ＦＤ２１６の電位変動を電気信号に変換する。選択Ｔｒ２１３は信号を読み出す画素を行単位で選択するものであり、この選択Ｔｒ２１３がＯＮしたときには、増幅Ｔｒ２１２と画素の外で垂直信号線２１７につながっている定電流源２１８とがソースフォロアを組むので、ＦＤ２１６の電圧に連動する電圧が垂直信号線に出力される。
リセットＴｒ２１４は、ＦＤ２１６の電位をＶｄｄの配線にリセットする。
排出Ｔｒ２１５は、ＰＤ２１９の光電子を直接、電源Ｖｄｄの配線にリセットする。そして、電源Ｖｄｄの配線は全画素共通となっている。
【００２７】
また、転送Ｔｒ２１１、選択Ｔｒ２１３、リセットＴｒ２１４の配線２１１Ａ、２１３Ａ、２１４Ａは、横方向（水平＝行方向）に延在し、同一行に含まれる画素を同時に駆動するようになっている。これにより、フォーカルプレインシャッタの駆動にも対応できる。
また、排出Ｔｒ２１５の配線２１５Ａは縦に伸びているが、画素部の上端下端で全て短絡され、全画素共通となっている。
【００２８】
次に、ＰＤ２１９としては、埋込み型のＰＤを用いる。埋込み型のＰＤとは、例えばＰウェル中のフォトダイオードの場合、ゲート酸化膜の界面近傍をｐ＋型領域とし、その下にｎ型領域を形成しているものである。界面がｐ＋領域でカバーされているので、界面で発生する暗電流を防止できる。
また、転送Ｔｒ２１１とＰＤ２１９の設計を適切にすれば、ＰＤ２１９の光電子をすべてＦＤ２１６に転送できるので、ＣＣＤ型センサで広く使われている構造である。例えばＨＡＤ（Hole Accumulation Diode ）という呼称で商品化されている。
【００２９】
そして、このような構成のＣＭＯＳ型固体撮像素子において、本例の特徴となる事項は、排出Ｔｒ２１５をＯＮしたときのチャネル電位と、転送Ｔｒ２１１をＯＮしたときのチャネル電位の両方を、埋込み型のＰＤ２１９の完全空乏化電位よりも高くなるように各Ｔｒ２１１、２１５のゲート電圧としきい値とＰＤ２１９のドーズ量を調節したことである。
これによって、転送Ｔｒ２１１ではＰＤ２１９の光電子をほぼ全てＦＤ２１６に転送でき、排出Ｔｒ２１５ではＰＤ２１９の光電子をほぼ全てドレインに排出することができる。
ここで、ほぼ全てとは、デジタルカメラなど人間の鑑賞に堪える画像の場合では、残存電子が約２０個以下であれば良いため、このような残存電子を生じる場合を含む意味である。
【００３０】
一般に１つの埋め込みＰＤに対して２つのＴｒをどちらも完全転送できるような特性で設けることは難しいものである。また、転送Ｔｒが完全転送できるものは既に存在する。そこで、本例では排出Ｔｒ２１５のＯＮ時のゲート電圧を転送Ｔｒ２１１よりも上げることで、こちらでも完全転送できるようにする。
特に、これを固体撮像素子にオンチップされたデジタル回路の電源電圧よりも高くすることが好ましく、そのために固体撮像素子の外部から別の電源を供給するか、内部に昇圧回路を設けることにより実現できる。
【００３１】
また、本件発明者等は、上述のような構造の固体撮像素子において、転送ゲート電極のオフ時に例えば−１Ｖの負電圧（ここでは転送バイアス電圧という）を加えることで、転送ゲート部の下の界面からの暗電流（光が入射しなくてもＰＤに流れ込む電子を成分とする電流）を抑制することを提案している。
これは、転送ゲート電極を負電圧にバイアスすることにより、転送ゲート部におけるゲート酸化膜の界面にＰ型のチャネルが形成され、埋め込みＰＤと同様に界面準位からの暗電流を防止できるからである。
そこで、本実施の形態例では、転送Ｔｒのゲート電極に負電圧を印加するとともに、排出Ｔｒのゲート電極にも同様に負電圧（ここでは排出バイアス電圧という）を印加することにより、双方のＴｒにおける暗電流を適正に除去するものである。なお、基準の０ＶはＧＮＤであり、Ｐウェル領域も０Ｖになっている。
このように排出Ｔｒのゲート電極に負電圧を印加することにより、転送Ｔｒのゲート電極に負電圧を印加した場合と同等の効果が得られることが実測によって確認された。
【００３２】
次に、本実施の形態例による固体撮像素子の動作について説明する。
図４は、本例の固体撮像素子の動作を示すタイミングチャートである。
まず、全行同時にＦＤ２１６のリセットと、ＰＤ２１９の光電子のＦＤ２１６への転送を行う。具体的には、例えば全行のリセット配線２１４Ａにパルスを入れて全画素のＦＤ２１６をリセットし、さらに全行の転送配線２１１Ａにパルスを入れて全画素のＰＤ２１９の光電子をＦＤ２１６に転送する。
それからＦＤ２１６の信号を１行ずつ読み出す。ここで１フレームの期間は１／３０秒等、ある一定期間に決まっているので、全行を読み出した後は、ダミー出力などで時間を調整する。
【００３３】
前述のように従来技術では、露光期間は全行読み出した後の、このダミー期間にしか取れなかった。それが本例では、まだ１行ずつ読み出しているときから露光期間を設定できる。以下、その詳細について説明する。
ここでは、１フレームの第ｎ行までが非露光期間、それ以降が露光期間とし、第ｎ−１行までの動作、第ｎ行の動作、及び第ｎ＋１行以降の動作を順次説明する。
【００３４】
（１）第ｎ−１行まで：
選択Ｔｒ２１３をＯＮすると、その行のＦＤ２１６の電位に対応した電圧が垂直信号線２１７に出力される。この信号を、列信号処理回路２３０に供給されるサンプルホールドパルスＳＨＤで列信号処理回路２３０へ取り込む。それからリセットパルスを入れて、その行のＦＤ２１６をリセットする。
これにより、ＦＤ２１６のリセット電位に対応した電圧が垂直信号線２１７に出力されているので、これを列信号処理回路２３０に供給されるサンプルホールドパルスＳＨＲで再び列信号処理回路２３０へ取り込む。
これらの差が信号であるので、列信号処理回路２３０では差分を取ったり、前述のような信号処理を行う。
排出Ｔｒ２１５は列信号処理回路２３０への読み出し期間はＯＦＦしており、その他の時間にはＯＮし、ＰＤ２１９の電子をドレインに排出する。この排出Ｔｒ２１５のゲートは、前述のように全画素つながっているので、全ＰＤ２１９がリセットされている。
【００３５】
（２）第ｎ行：
信号の読み出し動作は同じである。排出Ｔｒ２１５が、この行を境に常にＯＦＦになる。ここからＰＤ２１９の光電子はＰＤ２１９に溜ったままになり、露光期間になる。
（３）第ｎ＋１行以降：
信号の読み出し動作は同じである。また、排出Ｔｒ２１５は、常にＯＦＦである。
【００３６】
図５は、本例における固体撮像素子のＰＤとその周辺部の構造を示す断面図である。
この固体撮像素子は、シリコン基板３００に設けたＰウェル領域３１０に各素子を形成したものであり、図５では、ＰＤ２１９、ＦＤ２１６、転送Ｔｒ２１１、リセットＴｒ２１４、排出Ｔｒ２１５を形成した領域を示している。
ＰＤ２１９は、シリコン基板３００の最表面に形成されたｐ＋領域２１９Ａと、その下層に形成されたｎ領域２１９Ｂとを有する埋め込み型（ＨＡＤ構造）のＰＤとなっている。
ＦＤ２１６は、ＰＤ２１９の側方に転送ゲート部（転送Ｔｒ２１１）を介して形成されたｎ＋領域よりなっている。
【００３７】
転送Ｔｒ２１１は、ＰＤ２１９とＦＤ２１６の中間領域を転送ゲート部とし、そのシリコン基板３００の上面にゲート絶縁膜３２０を介してポリシリコン膜よりなる転送電極２１１Ｂを形成したものである。
リセットＴｒ２１４は、ＦＤ２１６の転送Ｔｒ２１１と反対側の領域をリセットゲート部とし、そのシリコン基板３００の上面にゲート絶縁膜３２０を介してポリシリコン膜よりなるリセット電極２１４Ｂを形成したものであり、ＦＤ２１６の信号電荷をドレイン２１４Ｃに排出する。このドレイン２１４Ｃが図示しないコンタクト等を介して電源Ｖｄｄの配線に接続されている。
【００３８】
排出Ｔｒ２１５は、ＰＤ２１９の転送Ｔｒ２１１と反対側の領域を排出ゲート部とし、そのシリコン基板３００の上面にゲート絶縁膜３２０を介してポリシリコン膜よりなる排出電極２１５Ｂを形成したものであり、ＰＤ２１９の信号電荷をドレイン２１５Ｃに出力する。このドレイン２１５Ｃが図示しないコンタクト等を介して電源Ｖｄｄの配線に接続されている。
なお、各電極２１１Ｂ、２１４Ｂ、２１５Ｂの上層には、絶縁膜３３０を介してさらに上層の積層物が設けられているが、本発明には直接関係しないため説明は省略する。
【００３９】
図６は、このような固体撮像素子における電荷読み出し時のポテンシャル遷移を示す説明図であり、下方向に正電位を示している。
図６（１）は全画素リセット直後のポテンシャルであり、各ＰＤ２１９に徐々に光電荷が蓄積されていく。図６（２）は転送Ｔｒ２１１をＯＮして転送ゲートのチャネル電圧をＶａとし、ＰＤ２１９の光電荷をＦＤ２１６に移動する。
図６（３）は転送後の非露光時間の状態を示しており、排出Ｔｒ２１５はＯＦＦのままで、各ＰＤ２１９に徐々に光電荷が蓄積されていく。
次に、図６（４）は排出Ｔｒ２１５をＯＮした状態を示しており、排出ゲートのチャネル電圧をＶｂとし、ＰＤ２１９の光電荷を排出Ｔｒ２１５のドレイン２１５Ｃに出力する。なお、転送Ｔｒ２１１と排出Ｔｒ２１５の特性を完全一致させることはできず、ＶｂとＶａは異なる値となる（図示の例ではＶｂ＞Ｖａ（図６では下向き）となっている）。
【００４０】
以上のような本実施の形態例における第１の特徴点は、ＰＤ２１９がＨＡＤ構造であり、かつ排出Ｔｒ２１５のＯＮ時のチャネル電圧がＰＤ２１９の空乏化電位よりも高く、ＰＤ２１９の電子をほぼ全て排出できることである。これによってＰＤ２１９の残存電子がほぼ０になるので、排出Ｔｒ２１５の特性がばらついてもＰＤ２１９の初期状態に大きなばらつきが発生しない。
また、第２の特徴点は、転送Ｔｒ２１１のＯＮ時のチャネル電圧もＰＤ２１９の空乏化電位よりも高く、ＰＤ２１９の電子をほぼ全て転送できることである。これによってＰＤ２１９の残存電子がほぼ０になるので、転送Ｔｒ２１１の特性がばらついても、ＰＤ２１９の転送後の状態に大きなばらつきが発生しない。
【００４１】
これら２つの特徴点により、ＰＤ２１９の蓄積開始時と転送後の状態がほぼ等しくなるので、両方を違うトランジスタで規定するにもかかわらず、良好な画像信号が得られる。
よって、画質の悪化を避けながら、露光開始を排出Ｔｒ２１５で規定することが可能になり、よって、まだＦＤ２１６の信号を１行ずつ読み出しているときに露光を開始することができるようになる。
そして、被写体の明るさに応じて露光開始行ｎの値は可変に制御できるようになっており、露光開始は１フレームのどの期間にも設定できる。
なお、列信号処理回路２３０への読み出し中には、非露光期間でも排出Ｔｒ２１５はＯＦＦしておく。このときＯＮしていると、画素の出力が微妙に影響を受ける。この結果、出力画像で、第ｎ行までと、第ｎ行からの信号が微妙に異なり、そこに横筋が見えてしまう。これを防止するために、非露光期間でも露光期間と同じく少なくとも画素の出力中は排出Ｔｒ２１５をＯＦＦする。
【００４２】
以上のような構成及び動作によってＣＭＯＳセンサで全画面の露光期間の始まりと終わりが同じになる、いわゆる同時シャッタを実現するときに、以下のような効果を得ることができる。
（１）全行の情報を出力している途中にＰＤをリセットしても画像の悪化を防止できるので、全行同時に転送してから全行の情報を１行ずつ出力し終えるまでの間も画質の悪化を避けながら露光期間に利用でき、十分な露光時間によって感度を上げることができる。
（２）上記（１）による動作の際に撮影画像に横線が入るのを防止できる。
（３）転送Ｔｒに加えて排出ＴｒのＯＦＦ時のゲート電圧も負電圧とすることで、暗電流を大幅に減らすことができる。
【００４３】
なお、以上はカメラ装置に設けられたＣＭＯＳ型固体撮像素子の構成及び動作として説明したが、本発明は単体の固体撮像素子及びその制御方法としても同様に実施できるものである。
また、上述した全画素同時シャッタ動作と従来のフォーカルプレインシャッタ動作とを選択して用いるようにすることも可能であり、ユーザが選択できる操作キー等を設けて選択手段とすることも可能である。
また、上述した露光時間についても、ユーザが適宜選択できる操作キー等を設けて選択手段とすることも可能であり、このユーザによって選択された露光時間に応じて、上述した露光開始行を選択するような制御を行うようにすることが可能である。
【００４４】
【発明の効果】
以上説明したように本発明の固体撮像素子の制御方法では、各画素の光電変換素子となる埋め込み型フォトダイオードの信号電荷をフローティングディフュージョン部に転送する転送トランジスタとは別に、埋め込み型フォトダイオードの信号電荷を排出するための排出トランジスタを設け、排出トランジスタをＯＮしたときのチャネル電位と、転送トランジスタをＯＮしたときのチャネル電位の両方をフォトダイオードの完全空乏化電位よりも高くなるように設定することにより、フォトダイオードの信号電荷を転送トランジスタと排出トランジスタの両方から完全転送できるようにした。
【００４５】
したがって、移動する被写体の傾きのない撮影を行うために、全画素同時シャッタ動作と転送動作を行った後、フローティングディフュージョン部から信号電荷を画素行単位で順次読み出す動作において、その読み出し途中からフォトダイオードの露光動作を開始することが可能となり、迅速な動作で十分な露光時間を確保して高感度の良好な画像出力を実現できる。また、十分な露光時間を確保によって、光の漏れ込みによるノイズ量を相対的に減少させることができ、この点からも良好な画像出力を実現できる。
また、このような固体撮像素子を搭載したカメラ装置においても同様に、十分な露光時間を確保して高感度の良好な画像出力を実現できる。
【図面の簡単な説明】
【図１】本発明の実施の形態例のカメラシステムの構成例を示すブロック図である。
【図２】図１に示すカメラシステムの固体撮像素子及びアナログ回路の構成例を示すブロック図である。
【図３】図２に示す固体撮像素子の各画素に設けられる画素回路の構成例を示す回路図である。
【図４】図２に示す固体撮像素子の動作を示すタイミングチャートである。
【図５】図２に示す固体撮像素子のＰＤとその周辺部の構造を示す断面図である。
【図６】図２に示す固体撮像素子における電荷読み出し時のポテンシャル遷移を示す説明図である。
【図７】従来のシャッタ動作及び信号読み出し動作と出力画像の２種類の例を示す説明図である。
【図８】従来のＣＣＤ型固体撮像素子の積層構造を示す断面図である。
【図９】従来のＣＭＯＳ型固体撮像素子の積層構造を示す断面図である。
【符号の説明】
１０１……撮像レンズ系、１０２……固体撮像素子、１０３……アナログ回路、１０４……Ａ／Ｄコンバータ、１０５……カメラ信号処理回路、１０６……圧縮伸長回路、１０７……記憶媒体、２１１……転送Ｔｒ、２１２……増幅Ｔｒ、２１３……選択Ｔｒ、２１４……リセットＴｒ、２１５……排出Ｔｒ、２１６……ＦＤ、２１９……埋め込み型ＰＤ。
Claims (5)
- 複数の画素を設けた撮像領域部と、前記撮像領域部から出力される画像信号の処理を行う処理回路部とを有し、
前記画素は、受光量に応じた信号電荷を生成する光電変換素子と、前記光電変換素子によって生成された信号電荷量を検出するフローティングディフュージョン部と、前記光電変換素子によって生成された信号電荷を前記フローティングディフュージョン部に転送する転送トランジスタと、前記前記光電変換素子によって生成された信号電荷を排出する排出トランジスタとを有し、
前記光電変換素子は、半導体基板の最表面に形成される第１導電型高濃度不純物層よりなる電荷分離領域と、前記電荷分離領域の下層に形成される第２導電型不純物層よりなる電荷蓄積領域とを有する埋め込みフォトダイオードより形成された固体撮像素子の制御方法であって、
前記排出トランジスタをＯＮしたときのチャネル電位と、前記転送トランジスタをＯＮしたときのチャネル電位の両方を前記フォトダイオードの完全空乏化電位よりも高くなるように設定し、
前記フォトダイオードの信号電荷を転送トランジスタと排出トランジスタの両方から完全転送できるようにし、前記フローティングディフュージョン部からの信号電荷の読み出し途中から前記フォトダイオードの露光動作を開始するとともに、
前記撮像領域部における全画素のフローティングディフュージョン部を同時にリセットした後、全画素のフォトダイオードの信号電荷を同時にフローティングディフュージョン部に転送し、次に前記フローティングディフュージョン部に転送された信号電荷を各画素行毎に読み出し、この読み出し動作が所定の露光開始行に進むまで前記排出トランジスタをＯＮし、全画素のフォトダイオードの信号電荷を排出するとともに、前記所定の露光開始行に進んだ時点で前記排出トランジスタをＯＦＦし、全画素の露光を開始する、
ことを特徴とする固体撮像素子の制御方法。 - 前記転送トランジスタでフォトダイオードの信号電荷を前記フローティングディフュージョン部に転送した直後のフォトダイオードの残存電荷が２０電荷以下であり、かつ、前記排出トランジスタでフォトダイオードの信号電荷を排出した後のフォトダイオードの残存電荷が２０電荷以下であることを特徴とする請求項１記載の固体撮像素子の制御方法。
- 前記排出トランジスタのＯＮ時のゲート電圧レベルが、前記転送トランジスタのＯＮ時のゲート電圧レベルよりも高いことを特徴とする請求項１記載の固体撮像素子の制御方法。
- 前記排出トランジスタのＯＮ時のゲート電圧レベルが固体撮像素子に実装されたデジタル回路の電源電圧よりも高い電圧になっていることを特徴とする請求項１記載の固体撮像素子の制御方法。
- 前記露光開始行の前の画素において前記フローティングディフュージョン部の信号電荷を読み出す動作中は、前記排出トランジスタをＯＦＦすることを特徴とする請求項１記載の固体撮像素子の制御方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002302873A JP4117540B2 (ja) | 2002-10-17 | 2002-10-17 | 固体撮像素子の制御方法 |
| US10/684,939 US8513710B2 (en) | 2002-10-17 | 2003-10-14 | Solid-state imaging device and control method for same |
| KR1020030072521A KR101162555B1 (ko) | 2002-10-17 | 2003-10-17 | 고체 촬상 소자 및 그 제어 방법 |
| US11/623,979 US8547463B2 (en) | 2002-10-17 | 2007-01-17 | Solid-state imaging device and control method for same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002302873A JP4117540B2 (ja) | 2002-10-17 | 2002-10-17 | 固体撮像素子の制御方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008035801A Division JP2008177593A (ja) | 2008-02-18 | 2008-02-18 | 固体撮像素子及びカメラ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004140149A JP2004140149A (ja) | 2004-05-13 |
| JP4117540B2 true JP4117540B2 (ja) | 2008-07-16 |
Family
ID=32450818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002302873A Expired - Fee Related JP4117540B2 (ja) | 2002-10-17 | 2002-10-17 | 固体撮像素子の制御方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US8513710B2 (ja) |
| JP (1) | JP4117540B2 (ja) |
| KR (1) | KR101162555B1 (ja) |
Families Citing this family (57)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4117540B2 (ja) | 2002-10-17 | 2008-07-16 | ソニー株式会社 | 固体撮像素子の制御方法 |
| KR100484278B1 (ko) | 2003-02-07 | 2005-04-20 | (주)실리콘화일 | 넓은 동작 범위를 갖는 광 화상 수신용 디바이스 |
| KR100541708B1 (ko) | 2004-02-05 | 2006-01-10 | 매그나칩 반도체 유한회사 | 이미지 센서 및 이의 제조 방법 |
| JP4354854B2 (ja) * | 2004-03-17 | 2009-10-28 | 富士通マイクロエレクトロニクス株式会社 | 固体撮像装置の駆動方法及び固体撮像装置 |
| JP2005347759A (ja) * | 2004-06-04 | 2005-12-15 | Samsung Electronics Co Ltd | 暗電流を減少させるためのイメージセンサー及びその製造方法 |
| JP5203562B2 (ja) * | 2004-11-08 | 2013-06-05 | 三星電子株式会社 | Ｃｍｏｓイメージセンサー及びその駆動方法 |
| JP4325557B2 (ja) | 2005-01-04 | 2009-09-02 | ソニー株式会社 | 撮像装置および撮像方法 |
| JP4878123B2 (ja) * | 2005-02-07 | 2012-02-15 | 浜松ホトニクス株式会社 | 固体撮像装置 |
| JP2006314025A (ja) * | 2005-05-09 | 2006-11-16 | Sony Corp | 撮像装置と撮像装置用の電源供給方法 |
| US7361877B2 (en) * | 2005-05-27 | 2008-04-22 | Eastman Kodak Company | Pinned-photodiode pixel with global shutter |
| US7728896B2 (en) * | 2005-07-12 | 2010-06-01 | Micron Technology, Inc. | Dual conversion gain gate and capacitor and HDR combination |
| JP2007081401A (ja) * | 2005-09-12 | 2007-03-29 | Magnachip Semiconductor Ltd | 光干渉を減少させたイメージセンサ |
| JP4677311B2 (ja) * | 2005-09-14 | 2011-04-27 | 富士フイルム株式会社 | Ｍｏｓ型固体撮像装置及びその製造方法 |
| JP4802688B2 (ja) * | 2005-12-06 | 2011-10-26 | コニカミノルタホールディングス株式会社 | 撮像素子および撮像装置 |
| JP2007180761A (ja) * | 2005-12-27 | 2007-07-12 | Sanyo Electric Co Ltd | 固体撮像素子の駆動方法及び撮像装置 |
| KR100769563B1 (ko) * | 2006-01-19 | 2007-10-23 | 엠텍비젼 주식회사 | 누설 전류를 감소시킨 이미지 센서 |
| JP4487944B2 (ja) | 2006-02-09 | 2010-06-23 | ソニー株式会社 | 固体撮像装置 |
| JP2007228460A (ja) * | 2006-02-27 | 2007-09-06 | Mitsumasa Koyanagi | 集積センサを搭載した積層型半導体装置 |
| US20070272828A1 (en) * | 2006-05-24 | 2007-11-29 | Micron Technology, Inc. | Method and apparatus providing dark current reduction in an active pixel sensor |
| JP4908067B2 (ja) * | 2006-06-01 | 2012-04-04 | オリンパス株式会社 | 固体撮像装置及びそれを用いた撮像装置システム |
| JP4743007B2 (ja) * | 2006-06-16 | 2011-08-10 | ソニー株式会社 | 画像処理装置および画像処理方法、記録媒体、並びに、プログラム |
| JP5116264B2 (ja) * | 2006-07-10 | 2013-01-09 | キヤノン株式会社 | 光電変換装置、光電変換装置の製造方法および光電変換装置を用いた撮像システム |
| US8223227B2 (en) * | 2006-09-28 | 2012-07-17 | Nokia Corporation | Read out method for a CMOS imager with reduced dark current |
| JP4870528B2 (ja) | 2006-11-17 | 2012-02-08 | オリンパス株式会社 | 固体撮像装置 |
| KR100806781B1 (ko) * | 2006-12-29 | 2008-02-27 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조 방법 |
| JP5080127B2 (ja) * | 2007-05-08 | 2012-11-21 | オリンパス株式会社 | 固体撮像装置、並びにそれを用いたビデオカメラ及びデジタルスチルカメラ |
| KR100880528B1 (ko) * | 2007-06-01 | 2009-01-28 | 매그나칩 반도체 유한회사 | Ｃｍｏｓ 이미지 센서 |
| JP5262028B2 (ja) | 2007-09-10 | 2013-08-14 | ソニー株式会社 | イメージセンサおよび制御方法 |
| JP5458582B2 (ja) | 2009-01-28 | 2014-04-02 | ソニー株式会社 | 固体撮像装置、固体撮像装置の駆動方法および電子機器 |
| JP5264657B2 (ja) * | 2009-09-03 | 2013-08-14 | 本田技研工業株式会社 | 撮像装置 |
| JP5458869B2 (ja) | 2009-12-21 | 2014-04-02 | ソニー株式会社 | 固体撮像装置およびその駆動方法、カメラ |
| SG10201500220TA (en) * | 2010-01-15 | 2015-03-30 | Semiconductor Energy Lab | Semiconductor device and method for driving the same |
| JP2011151668A (ja) * | 2010-01-22 | 2011-08-04 | Olympus Corp | 固体撮像装置 |
| JP2011204878A (ja) | 2010-03-25 | 2011-10-13 | Sony Corp | 固体撮像デバイスおよび電子機器 |
| JP5403369B2 (ja) | 2010-03-31 | 2014-01-29 | ソニー株式会社 | 固体撮像素子および駆動方法、並びに電子機器 |
| JP5656484B2 (ja) | 2010-07-07 | 2015-01-21 | キヤノン株式会社 | 固体撮像装置および撮像システム |
| JP5697371B2 (ja) * | 2010-07-07 | 2015-04-08 | キヤノン株式会社 | 固体撮像装置および撮像システム |
| JP5751766B2 (ja) | 2010-07-07 | 2015-07-22 | キヤノン株式会社 | 固体撮像装置および撮像システム |
| JP5643555B2 (ja) | 2010-07-07 | 2014-12-17 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
| JP5885401B2 (ja) | 2010-07-07 | 2016-03-15 | キヤノン株式会社 | 固体撮像装置および撮像システム |
| JP5582945B2 (ja) * | 2010-09-28 | 2014-09-03 | キヤノン株式会社 | 撮像システム |
| JP5655626B2 (ja) | 2011-02-24 | 2015-01-21 | ソニー株式会社 | 画像処理装置、および画像処理方法、並びにプログラム |
| JP2013197951A (ja) * | 2012-03-21 | 2013-09-30 | Canon Inc | 固体撮像装置 |
| US8803061B2 (en) * | 2012-07-16 | 2014-08-12 | Varian Medical Systems International Ag | Circuitry and method for collecting image array data with separate addressing and dynamic clamping of pixels to allow for faster pixel data readout and full removal of pixel charges |
| JP2014063889A (ja) | 2012-09-21 | 2014-04-10 | Sony Corp | 固体撮像素子および方法、並びに、電子機器 |
| US9287319B2 (en) * | 2012-11-16 | 2016-03-15 | Sri International | CMOS multi-pinned (MP) pixel |
| JP6171997B2 (ja) * | 2014-03-14 | 2017-08-02 | ソニー株式会社 | 固体撮像素子およびその駆動方法、並びに電子機器 |
| JP6549366B2 (ja) * | 2014-09-19 | 2019-07-24 | 株式会社リコー | 光電変換素子、画像読取装置及び画像形成装置 |
| WO2016136448A1 (ja) | 2015-02-23 | 2016-09-01 | ソニー株式会社 | 比較器、ａｄ変換器、固体撮像装置、電子機器、比較器の制御方法、データ書込回路、データ読出回路、およびデータ転送回路 |
| CN113437103A (zh) * | 2015-02-27 | 2021-09-24 | 索尼公司 | 固态成像装置及电子装置 |
| TWI713367B (zh) * | 2015-07-07 | 2020-12-11 | 日商半導體能源研究所股份有限公司 | 成像裝置及其運作方法 |
| KR102637193B1 (ko) | 2016-02-22 | 2024-02-20 | 소니그룹주식회사 | 촬상 장치 및 촬상 장치의 제조 방법 |
| US10771719B2 (en) | 2016-07-28 | 2020-09-08 | Sony Semiconductor Solutions Corporation | Imaging element |
| JP6957157B2 (ja) * | 2017-01-26 | 2021-11-02 | キヤノン株式会社 | 固体撮像装置、撮像システム、および固体撮像装置の製造方法 |
| WO2018216400A1 (ja) * | 2017-05-25 | 2018-11-29 | パナソニックＩｐマネジメント株式会社 | 固体撮像素子、及び撮像装置 |
| WO2019171946A1 (ja) | 2018-03-05 | 2019-09-12 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子、電子機器 |
| TW202133424A (zh) | 2020-01-29 | 2021-09-01 | 日商索尼半導體解決方案公司 | 攝像元件、攝像裝置及測距裝置 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01164210A (ja) | 1987-12-21 | 1989-06-28 | Furukawa Electric Co Ltd:The | ゴム・プラスチックケーブル接続部の形成方法 |
| US5008758A (en) * | 1989-05-24 | 1991-04-16 | Massachusetts Institute Of Technology | Suppressing dark current in charge-coupled devices |
| US5115458A (en) * | 1989-09-05 | 1992-05-19 | Eastman Kodak Company | Reducing dark current in charge coupled devices |
| JPH04281681A (ja) | 1991-03-08 | 1992-10-07 | Sony Corp | Ｘ‐ｙアドレス型固体撮像装置 |
| JP3513996B2 (ja) | 1995-08-07 | 2004-03-31 | 株式会社ニコン | 固体撮像装置 |
| US6714239B2 (en) | 1997-10-29 | 2004-03-30 | Eastman Kodak Company | Active pixel sensor with programmable color balance |
| JP2935492B2 (ja) | 1997-10-30 | 1999-08-16 | イノビジョン株式会社 | 固体撮像素子及び固体撮像素子による光信号検出方法 |
| KR100266657B1 (ko) * | 1998-01-20 | 2000-10-02 | 김영환 | 이중 리셋 구조를 갖는 모스형 증폭 촬상소자 |
| JP3871439B2 (ja) * | 1998-06-05 | 2007-01-24 | 松下電器産業株式会社 | 固体撮像装置およびその駆動方法 |
| JP4397105B2 (ja) | 1999-06-28 | 2010-01-13 | 富士通株式会社 | 固体撮像装置 |
| KR100312974B1 (ko) | 1999-10-22 | 2001-11-07 | 박종섭 | 이미지센서의 단위 화소 |
| JP3467013B2 (ja) * | 1999-12-06 | 2003-11-17 | キヤノン株式会社 | 固体撮像装置 |
| JP2001238132A (ja) | 2000-02-21 | 2001-08-31 | Victor Co Of Japan Ltd | Ｍｏｓ型固体撮像装置及びその撮像方法。 |
| US7009648B2 (en) * | 2000-02-22 | 2006-03-07 | Asulab S.A. | Method for operating a CMOS image sensor |
| JP2003524345A (ja) * | 2000-02-23 | 2003-08-12 | フォトビット コーポレーション | 分離記憶ノードを備えたフレームシャッターピクセル |
| JP2001257943A (ja) | 2000-03-13 | 2001-09-21 | Victor Co Of Japan Ltd | 固体撮像装置の電子シャッター駆動方法および固体撮像装置 |
| JP4366846B2 (ja) | 2000-08-22 | 2009-11-18 | 日本ビクター株式会社 | 固体撮像装置 |
| JP2002134729A (ja) | 2000-10-26 | 2002-05-10 | Innotech Corp | 固体撮像装置及びその駆動方法 |
| US6566697B1 (en) * | 2000-11-28 | 2003-05-20 | Dalsa, Inc. | Pinned photodiode five transistor pixel |
| JP2002198505A (ja) | 2000-12-27 | 2002-07-12 | Nikon Corp | 固体撮像装置 |
| JP3724374B2 (ja) * | 2001-01-15 | 2005-12-07 | ソニー株式会社 | 固体撮像装置及びその駆動方法 |
| JP2002300589A (ja) | 2001-01-29 | 2002-10-11 | Konica Corp | 撮影装置 |
| JP4117540B2 (ja) | 2002-10-17 | 2008-07-16 | ソニー株式会社 | 固体撮像素子の制御方法 |
-
2002
- 2002-10-17 JP JP2002302873A patent/JP4117540B2/ja not_active Expired - Fee Related
-
2003
- 2003-10-14 US US10/684,939 patent/US8513710B2/en not_active Expired - Fee Related
- 2003-10-17 KR KR1020030072521A patent/KR101162555B1/ko active IP Right Grant
-
2007
- 2007-01-17 US US11/623,979 patent/US8547463B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US8513710B2 (en) | 2013-08-20 |
| JP2004140149A (ja) | 2004-05-13 |
| KR20040034517A (ko) | 2004-04-28 |
| US8547463B2 (en) | 2013-10-01 |
| KR101162555B1 (ko) | 2012-07-05 |
| US20070120993A1 (en) | 2007-05-31 |
| US20040130757A1 (en) | 2004-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4117540B2 (ja) | 固体撮像素子の制御方法 | |
| JP6761979B2 (ja) | 撮像装置 | |
| US8810703B2 (en) | Solid-state image pickup device, driving method of solid-state image pickup device, and electronic device | |
| US9343500B2 (en) | Solid-state imaging device, driving method thereof, and electronic device | |
| JP5402349B2 (ja) | 固体撮像装置とその駆動方法、及び電子機器 | |
| US7271835B2 (en) | Solid-state image pickup device and device driving control method for solid-state image pickup | |
| US8456546B2 (en) | Solid-state imaging device, signal processing device and signal processing method for solid-state imaging device, and imaging apparatus | |
| US8901618B2 (en) | Solid-state image pickup element, method of manufacturing the same, and electronic apparatus | |
| JP6126666B2 (ja) | 固体撮像装置及び電子機器 | |
| US20100165167A1 (en) | Solid-state imaging apparatus, driving method of the same and imaging system | |
| US20080237446A1 (en) | Solid-state image pickup device and method | |
| JP4154165B2 (ja) | 光電変換素子及びそれを用いた固体撮像装置、カメラ及び画像読み取り装置 | |
| KR20160132342A (ko) | 고체 촬상 장치 및 그 구동 방법, 및 전자 기기 | |
| JP2011204878A (ja) | 固体撮像デバイスおよび電子機器 | |
| US20110241080A1 (en) | Solid-state imaging device, method for manufacturing the same, and electronic apparatus | |
| JP2013005396A (ja) | 固体撮像装置、固体撮像装置の駆動方法、及び電子機器 | |
| US9843748B2 (en) | Solid-state image pickup device | |
| US7525582B2 (en) | Active pixel sensor with reduced fixed pattern noise using two active regions | |
| JP4155568B2 (ja) | 固体撮像装置及びカメラ | |
| JP4470364B2 (ja) | 固体撮像素子及びカメラ装置 | |
| US20140027619A1 (en) | Method for driving solid-state imaging device | |
| JP2018082295A (ja) | 撮像装置及び撮像システム | |
| JP2008177593A (ja) | 固体撮像素子及びカメラ装置 | |
| JP2022017616A (ja) | 固体撮像装置、固体撮像装置の製造方法および電子機器 | |
| JP2006210680A (ja) | 固体撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040427 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060104 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071219 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080327 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080409 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4117540 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130502 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140502 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |