JP2002198505A

JP2002198505A - 固体撮像装置

Info

Publication number: JP2002198505A
Application number: JP2000397845A
Authority: JP
Inventors: Satoshi Suzuki; 智鈴木
Original assignee: Nikon Corp
Current assignee: Nikon Corp
Priority date: 2000-12-27
Filing date: 2000-12-27
Publication date: 2002-07-12

Abstract

(57)【要約】【課題】スミアの発生や感度の低下などの、斜めに入
射する光に伴う不都合を低減する。【解決手段】固体撮像装置は、複数の画素を備える。
各画素に対して２つのフォトダイオード１，４０が形成
される。遮光膜２４には、フォトダイオード１，４０に
対応して、２つの光入射用の開口部２４ａ，２４ｂが形
成される。開口部２４ａ，２４ｂの全周の一部に沿っ
て、フォトダイオード１，４０と斜光反射膜２４との間
の高さ位置において、開口部２４ａ，２４ｂから斜めに
入射する光の一部を反射する斜光反射部６０〜６２が形
成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、固体撮像装置に関
するものである。

【０００２】

【従来の技術】従来より、例えば電子カメラの画像入力
素子として、ＣＣＤ、ＣＭＯＳイメージセンサ、増幅型
イメージセンサ等の固体撮像装置が提供されている。

【０００３】このような従来の種々の固体撮像装置で
は、複数の画素を備え、前記各画素に対して１つ以上の
受光部が形成され、前記１つ以上の受光部に対する光入
射用の開口部を持つ遮光膜を有している。

【０００４】

【発明が解決しようとする課題】しかしながら、従来の
固体撮像装置では、前記遮光膜の開口部から斜めに入射
する光である斜光について配慮した構造を有しておら
ず、斜光の一部が受光部の周囲の部分にも到達してしま
うことによって、種々の不都合が生じていた。これらの
不都合の例として、スミアの発生や感度の低下などを挙
げることができる。また、前記不都合の他の例について
説明すると、例えば、特開平１１−２０４７６９号公報
などに開示されている固体撮像装置のように、映像信号
を得るために本来的な入射光を受光する撮像用の受光部
の他に、入射光量モニタ用の受光部も備えている固体撮
像装置では、撮像用の受光部に対応する開口部から入射
した斜光の一部によって生ずる光発生電荷が、入射光量
モニタ用の受光部から本来的に得られるべき光発生電荷
に対して混入してしまい、入射光量を精度良くモニタす
ることができなくなる場合があった。以上説明した不都
合は、画素の集積度を高めたり１つの画素に対して複数
の受光部を設けたりすることによって、受光部の密度が
高まるにつれ、著しくなる。

【０００５】本発明は、このような事情に鑑みてなされ
たもので、入射する斜光に伴う不都合を低減することが
できる固体撮像装置を提供することを目的とする。

【０００６】

【課題を解決するための手段】前記課題を解決するた
め、本発明の第１の態様による固体撮像装置は、複数の
画素を備え、前記各画素に対して１つ以上の受光部が形
成され、前記１つ以上の受光部に対する光入射用の開口
部を持つ遮光膜を有する固体撮像装置において、前記複
数の画素のうちの全部又は一部の画素の各々について、
当該画素に対応する前記１つ以上の受光部のうちの少な
くとも１つの受光部に対応する前記開口部の全周の少な
くとも一部に沿って（全周の３０％以上沿うことが好ま
しく、全周の５０％以上沿うことがより好ましく、全周
の７０％以上沿うことがより一層好ましい。）、当該少
なくとも１つの受光部と前記遮光膜との間の高さ位置に
おいて、当該開口部から斜めに入射する光である斜光の
一部を反射する斜光反射部が形成されたものである。

【０００７】この第１の態様によれば、斜光反射部が形
成されているので、斜光の一部が斜光反射部で反射され
て受光部へ入射する。したがって、受光部の周囲の部分
へ入射する斜光の量が低減されるとともに、受光部に入
射する光量が増えて感度が高まる。その結果、入射する
斜光に伴う不都合が低減される。例えば、スミアが低減
され、感度が高まり、場合によっては、入射光量のモニ
タ精度が高まる。

【０００８】なお、前記第１の態様では、複数の画素に
ついて斜光反射部を形成してもよいが、例えば、前記複
数の画素が分布している領域の周辺側の画素についての
み斜光反射部を形成してもよい。これは、例えば、当該
固体撮像装置を電子カメラに搭載する場合、結像レンズ
の光軸は前記領域の中心付近に設定されるので、前記領
域の中心付近の画素にはほとんど傾きのない光が入射す
る一方、周辺側の画素では、前記レンズの光軸からの距
離が大きくなるので、入射する光の傾きが大きくなるた
めである。

【０００９】本発明の第２の態様による固体撮像装置
は、前記第１の態様において、前記斜光反射部が、前記
全周の実質的に全体に沿って形成されたものである。

【００１０】この第２の態様では、前記全周の実質的に
全体に沿って斜光反射部が形成されているので、斜光の
向きにかかわらずに、受光部の周囲の部分へ入射する斜
光の量を一層低減することができるとともに、受光部に
入射する光量がより増えて一層感度が高まり、好まし
い。

【００１１】本発明の第３の態様による固体撮像装置
は、前記第１又は第２の態様において、前記斜光反射部
は、前記遮光膜に対して下方の高さ位置に位置する電極
層又は配線層と同じ材料で構成された反射層を含み、前
記反射層の側面が前記斜光の一部を反射するものであ
る。

【００１２】この第３の態様によれば、斜光反射部の少
なくとも一部を構成する反射層の材料が前記電極層又は
配線層と同じ材料（例えば、アルミニウムを主成分とす
る材料）で構成されているので、当該固体撮像装置の製
造に際し、前記配線層を前記電極層又は配線層と同一の
製造工程で形成することができる。このため、斜光反射
部を容易に形成することができ、コストダウンを図るこ
とができる。

【００１３】本発明の第４の態様による固体撮像装置
は、前記第１乃至第３のいずれかの態様において、前記
斜光反射部の少なくとも一部は、前記遮光膜に対して下
方の高さ位置に位置する電極層又は配線層と兼用された
ものである。

【００１４】この第４の態様によれば、斜光反射部の少
なくとも一部が前記電極層又は配線層と兼用されている
ので、構造が簡単となりコストダウンを図ることができ
る。

【００１５】本発明の第５の態様による固体撮像装置
は、前記第１乃至第３のいずれかの態様において、前記
斜光反射部は、前記遮光膜に対して下方の高さ位置に位
置する電極層又は配線層と分離して形成されたものであ
る。

【００１６】前記第１乃至第３の態様では、前記第４の
態様のように、斜光反射部の少なくとも一部が前記電極
層又は配線層と兼用されてもよいが、前記第５の態様の
ように、斜光反射部が前記電極層又は配線層と分離され
ていてもよい。

【００１７】本発明の第６の態様による固体撮像装置
は、前記第１乃至第５のいずれかの態様において、前記
斜光反射部の少なくとも一部は、スルーホール構造を形
成するものである。ここで、スルーホール構造は、スル
ーホールと同様の構造を意味するが、電気的接続の機能
の有無はいずれでもよい。

【００１８】この第６の態様によれば、スルーホール構
造が採用されているので、斜光反射部における有効な反
射面の面積を増大させて斜光に対する反射量を増大させ
ることができ、受光部の周囲の部分へ入射する斜光の量
を一層低減することができるとともに、受光部に入射す
る光量がより増えて一層感度が高まり、好ましい。ま
た、当該固体撮像装置の製造に際し、遮光膜に対して下
方の高さ位置に位置する電極層又は配線層に関するスル
ーホールと同一の製造工程で、斜光反射部のスルーホー
ル構造も形成することができる。このため、斜光反射部
を容易に形成することができ、コストダウンを図ること
ができる。

【００１９】本発明の第７の態様による固体撮像装置
は、前記第１乃至第６のいずれかの態様において、前記
斜光反射部は、当該斜光反射部に対応する前記開口部の
中心位置を中心として略々点対称となるように配置され
たものである。

【００２０】画素の位置に応じて開口部に入射する斜光
の向きが異なるが、前記第７の態様のように斜光反射部
を略々点対称となるように配置しておけば、画素の位置
による斜光反射部の反射特性（斜光反射部の反射量）の
ばらつきを低減することができ、好ましい。しかも、前
記第７の態様によれば、斜光反射部の開口部に対する配
置をいずれの画素についても同じにすることが可能とな
るため、パターン設計等が容易となる。

【００２１】本発明の第８の態様による固体撮像装置
は、前記第１乃至第６のいずれかの態様において、
（ａ）前記斜光反射部は、当該斜光反射部に対応する画
素の位置に応じて、当該斜光反射部に対応する前記開口
部に対する当該斜光反射部の配置が定められ、（ｂ）前
記複数の画素のうちの少なくとも１つの画素に対応する
前記斜光反射部に対応する前記開口部に対する当該斜光
反射部の配置と、前記複数の画素のうちの他の少なくと
も１つ画素に対応する前記斜光反射部に対応する前記開
口部に対する当該斜光反射部の配置とが、異なるもので
ある。

【００２２】この第８の態様によっても、前記第７の態
様と同様に、画素の位置による斜光反射部の反射特性
（斜光反射部の反射量）のばらつきを低減することがで
き、好ましい。

【００２３】本発明の第９の態様による固体撮像装置
は、前記第１乃至第８のいずれかの態様において、２次
元状に配列された複数の光電変換部であって、各々が入
射光に応じた信号電荷を生成して蓄積する複数の光電変
換部と、前記複数の光電変換部に対応して設けられた複
数の増幅部であって、各々が、制御領域を有し該制御領
域の電荷に応じた信号出力を生ずる複数の増幅部と、前
記複数の光電変換部に対応して設けられた複数の転送部
であって、前記複数の光電変換部でそれぞれ生成されて
蓄積された信号電荷を前記複数の増幅部の前記制御領域
にそれぞれ転送する複数の転送部と、各々が前記複数の
光電変換部の行毎に設けられた複数の配線と、前記複数
の増幅部に対応して設けられた複数の半導体領域と、前
記複数の光電変換部の行毎に設けられ、当該行に対応す
る前記複数の半導体領域と当該行に対応する前記複数の
増幅部の前記制御領域との間の電気的な接続及び遮断を
制御する複数のスイッチング素子であって、各々が、当
該行に対応する前記複数の半導体領域のいずれかと当該
行に対応する前記複数の増幅部のいずれかの前記制御領
域とをそれぞれ主電極領域とする複数のスイッチング素
子と、を備え、（ａ）前記複数の半導体領域の全体のう
ちの少なくとも１つの半導体領域は、入射光に応じた信
号電荷を生成するように形成され、（ｂ）前記複数の光
電変換部の行毎に、当該行に対応する前記複数のスイッ
チング素子が導通状態にある場合には、当該行に対応す
る前記複数の増幅部の前記制御領域が当該行に対応する
前記配線に対して電気的に接続された状態となるととも
に、当該行に対応する前記複数のスイッチング素子が遮
断状態にある場合には、当該行に対応する前記複数の増
幅部の前記制御領域が当該行に対応する前記配線に対し
て電気的に遮断された状態となり、（ｃ）前記複数の光
電変換部の行のうち前記少なくとも１つの半導体領域が
関連する各行については、当該行に対応する前記複数の
スイッチング素子が導通状態にある場合には、前記少な
くとも１つの半導体領域が当該行に対応する前記配線に
対して電気的に接続された状態となり、（ｄ）前記光電
変換部が、前記画素に対して形成された前記１つ以上の
受光部のうちの１つの受光部を構成し、（ｅ）前記入射
光に応じた信号電荷を生成するように形成された前記少
なくとも１つの半導体領域が、前記画素に対して形成さ
れた前記前記１つ以上の受光部のうちの他の１つの受光
部を構成するものである。

【００２４】この第９の態様は、前記第１乃至第８の態
様を、特開平１１−２０４７６９号に開示されたよう
な、撮像のために本来的な入射光を受光する撮像用の受
光部（前記光電変換部）の他に、入射光量モニタ用の受
光部（前記半導体領域）も備えている固体撮像装置に、
適用した例である。この第９の態様によれば、例えば、
入射光量を精度良くモニタすることができるなどの効果
を得ることも、可能となる。

【００２５】

【発明の実施の形態】以下、本発明による固体撮像装置
について、図面を参照して説明する。

【００２６】［第１の実施の形態］

【００２７】図１は、本発明の第１の実施の形態による
固体撮像装置の単位画素を模式的に示す概略平面図であ
る。図２は、図１中のＸ１−Ｘ２線に沿った概略断面図
である。図３は、図１中のＹ１−Ｙ２線に沿った概略断
面図である。図４は、図１中のＹ３−Ｙ４線に沿った概
略断面図である。図５は、この単位画素の等価回路を示
す回路図である。

【００２８】本実施の形態による固体撮像装置は、図１
乃至図５に示す単位画素が２次元マトリクス（ｍ×ｎ）
に配列された構成を有している。この単位画素は、図１
乃至図５に示すように、入射光に応じた信号電荷を生成
して蓄積する光電変換部としてのフォトダイオード１
と、制御領域としてのゲート領域１５の電荷に応じた信
号出力（増幅出力）を生ずる増幅部としての接合型電界
効果トランジスタ（以下、「ＪＦＥＴ」という）２と、
フォトダイオード１で生成されて蓄積された信号電荷を
ＪＦＥＴ２のゲート領域１５に転送する転送部としての
ポリシリコンからなる転送ゲート３と、ＪＦＥＴ２のゲ
ート領域１５の電荷を排出させるとともに当該ゲート領
域１５の電位を制御するための駆動信号φＲＳＤが供給
される配線としてのリセットドレイン配線２４と、ＪＦ
ＥＴ２に対応して設けられたＰ型拡散層（Ｐ型半導体領
域）としてのリセットドレイン４と、該リセットドレイ
ン４とＪＦＥＴ２のゲート領域１５との間の電気的な接
続及び遮断を制御するスイッチング素子としての絶縁ゲ
ート型トランジスタであるＰチャネルＭＯＳＦＥＴ９で
あって、当該画素のリセットドレイン４と当該画素のＪ
ＦＥＴ２のゲート領域１５とをそれぞれ主電極領域とす
るとともにリセットゲート５を制御電極とするＰチャネ
ルＭＯＳＦＥＴ９と、を備えている。

【００２９】前記フォトダイオード１、ＪＦＥＴ２及び
リセットドレイン４は、Ｎ型高濃度シリコン基板１０の
主表面側上部に形成された低濃度Ｎ型エピタキシャル層
１１中に形成され、転送ゲート３及びリセットゲート５
はＮ型エピタキシャル層１１上に絶縁膜３３を介して形
成されている。

【００３０】フォトダイオード１は、図３及び図４に示
すように、Ｎ型エピタキシャル層１１中に形成されたＰ
型電荷蓄積領域１２と、Ｐ型電荷蓄積領域１２上部の半
導体表面近傍に形成された高濃度のＮ型半導体領域１３
と、Ｎ型エピタキシャル層１１とから構成され、埋込型
のフォトダイオードとなっている。

【００３１】ＪＦＥＴ２は、図２及び図３に示すよう
に、Ｎ型エピタキシャル層１１中に形成された、Ｐ型拡
散層からなるゲート領域１５と、このＰ型ゲート領域１
５中に形成された高濃度のＮ型ソース領域１４及びＮ型
チャネル領域１７と、チャネル領域１７を挟んでソース
領域１４と向き合う位置の、Ｎ型エピタキシャル層１１
の部分からなるドレイン領域とから構成され、フォトダ
イオード１の電荷をゲート領域１５で受け取り、これを
増幅して出力する。

【００３２】図１、図３及び図４に示すように、画素の
周囲領域には、互いに隣接する画素間の分離領域となる
高濃度のＮ型拡散層１６が、フォトダイオード１を構成
するＮ型ソース領域１４及びＮ型エピタキシャル層１１
と連続して形成されている。したがって、フォトダイオ
ード１を構成するＰＮ接合のＮ型領域（１１、１３）
と、ＪＦＥＴのＮ型ドレイン領域（Ｎ型エピタキシャル
層１１の一部）とは、電気的に接続されている。

【００３３】ＪＦＥＴ２のＰ型ゲート領域１５はＮ型チ
ャネル領域１７を上下から挟むように形成されており、
基板バイアス効果を抑えて、ソースフォロワ動作のゲイ
ンを高めると同時にゲインばらつきを抑圧する構造とな
っている。

【００３４】転送ゲート３は、図３に示すように、フォ
トダイオード１のＰ型電荷蓄積領域１２とＪＦＥＴ２の
Ｐ型ゲート領域１５との境界領域上に絶縁膜３３を介し
て形成されたゲート電極より構成され、フォトダイオー
ド１のＰ型電荷蓄積領域１２で蓄積された電荷をＪＦＥ
Ｔ２のＰ型ゲート領域１５に転送する。

【００３５】すなわち、フォトダイオード１を構成する
ＰＮ接合のＰ型領域（Ｐ型電荷蓄積領域１２）と、転送
ゲート３と、ＪＦＥＴ２のＰ型ゲート領域１５とで、Ｐ
チャネルＭＯＳＦＥＴが構成されている。

【００３６】リセットドレイン４は、図２及び図４に示
すように、Ｎ型エピタキシャル層１１中に形成された、
Ｐ型半導体領域より構成され、フォトダイオード１で生
成蓄積されＪＦＥＴ２のＰ型ゲート領域１５に転送され
た電荷を排出し、また、リセットゲート５を介して（す
なわち、リセットゲート５を有するＰチャネルＭＯＳＦ
ＥＴ９により）、ＪＦＥＴ２のＰ型ゲート領域１５の電
位を制御する。

【００３７】リセットゲート５は、図２に示すように、
ＪＦＥＴ２のＰ型ゲート領域１５とＰ型半導体領域であ
るリセットドレイン４との境界領域上に絶縁膜３３を介
して形成されたゲート電極より構成され、ＪＦＥＴ２の
Ｐ型ゲート領域１５とリセットドレイン４との電気的な
接続状態を制御する。すなわち、前述したように、ＪＦ
ＥＴ２のＰ型ゲート領域１５と、リセットゲート５と、
リセットドレイン４とで、ＰチャネルＭＯＳＦＥＴ９が
構成されている。なお、このＭＯＳＦＥＴ９は、当該画
素のリセットドレイン４と当該画素のＪＦＥＴ２のゲー
ト領域１５とをそれぞれ主電極領域とするとともに、リ
セットゲート５を制御電極としている。

【００３８】また、当該画素のＪＦＥＴ２のＰ型ゲート
領域１５と行方向の一方側の隣接画素のリセットドレイ
ン４との境界領域上には、ゲート電極（図１及び図２中
の左側のゲート電極）５ａが、絶縁膜３３を介して形成
されている。また、当該画素のリセットドレイン４と行
方向の他方側の隣接画素のＪＦＥＴ２のＰ型ゲート領域
１５との境界領域上には、ゲート電極（図１及び図２中
の右側のゲート電極）５ａが、絶縁膜３３を介して形成
されている。すなわち、当該画素のＪＦＥＴ２のＰ型ゲ
ート領域１５と行方向の一方側の隣接画素のリセットド
レイン４とをそれぞれ主電極領域とするとともに図１中
の左側のゲート電極５ａを制御電極とする画素間のスイ
ッチング素子としての図１及び図２中の左側のＰチャネ
ルＭＯＳＦＥＴ９ａ、及び、当該画素のリセットドレイ
ン４と行方向の他方側の隣接画素のＪＦＥＴ２のＰ型ゲ
ート領域１５とをそれぞれ主電極領域とするとともに図
１中の右側のゲート電極５ａを制御電極とする画素間の
スイッチング素子としての図１及び図２中の右側のＰチ
ャネルＭＯＳＦＥＴ９ａが、形成されている。ゲート電
極５ａ，５ａは、リセットゲート５と同じく、リセット
ゲート配線２１と連続してポリシリコンにより形成され
ており、当該リセットゲート配線２１によりゲート電極
５ａ，５ａ及びリセットゲート５が共通して接続されて
いる。

【００３９】さらに、フォトダイオード１で過剰に生成
された電荷をリセットドレイン４に導くオーバーフロー
制御領域６が形成されている。オーバーフロー制御領域
６は、フォトダイオード１のＰ型電荷蓄積領域１２と、
リセットドレイン４との境界領域のＮ型エピタキシャル
層１１内部に形成されたＰ型半導体領域からなり、フォ
トダイオード１で過剰に生成された電荷をリセットドレ
イン４に導くオーバーフロー動作を制御する。また、オ
ーバーフロー制御領域６上部の半導体表面近傍には、前
述した高濃度のＮ型半導体領域１６が形成されている。
すなわち、フォトダイオード１のＰ型電荷蓄積領域１
２、Ｐ型オーバーフロー制御領域６、リセットドレイン
４を、それぞれ、ソース領域、チャネル領域、ドレイン
領域とし、高濃度のＮ型半導体領域１６及びＮ型エピタ
キシャル層１１をゲート領域とした、ＰチャネルＪＦＥ
Ｔが形成されている。このＰチャネルＪＦＥＴは、フォ
トダイオード１が標準的な動作をしている場合はカット
オフ（遮断）状態にあり、フォトダイオード１に強い光
が入射して、Ｐ型電荷蓄積領域１２にある一定量以上の
電荷（この場合はホールによる正電荷）が蓄積される
と、つまり、Ｐ型電荷蓄積領域１２の電位があるレベル
以上に上昇すると、導通（オン）状態となるように形成
されている。したがって、フォトダイオード１で過剰に
生成された電荷は、オーバーフロー制御領域６を経由し
て、リセットドレイン４に流出する。この過剰電荷は所
定の経路を経由してリセットドレイン配線２４から排出
される。オーバーフロー制御領域６上部の半導体表面近
傍に形成された高濃度のＮ型半導体領域１６は、フォト
ダイオード１の表面近傍に形成された、高濃度のＮ型半
導体領域１３と連続して形成されている。したがって、
フォトダイオード１のＰ型電荷蓄積領域１２の半導体表
面近傍は、周囲領域も含めて、高濃度のＮ型半導体領域
（１３及び１６）で覆われた構造となり、フォトダイオ
ード１は埋め込みフォトダイオードとなっている。な
お、フォトダイオード１の転送ゲート３側の端部及び転
送ゲート３下部には、構造上、高濃度のＮ型半導体領域
（１３及び１６）が形成されていないが、埋め込みフォ
トダイオードの性能（半導体表面の非空乏化による低暗
電流特性）は保持される。これは、フォトダイオード１
が光電変換によって信号電荷の蓄積動作を行っている期
間中は、転送ゲート３は遮断（オフ）状態で、ハイレベ
ルのパルス電圧が印加されており、結果として、この領
域の半導体表面近傍に電子が誘起され、高濃度のＮ型半
導体領域とされるためである。このように、フォトダイ
オード１は、ＪＦＥＴ型の横型オーバーフロードレイン
構造を備えた、埋め込み型のフォトダイオードとなって
おり、オーバーフロー構造によって、ブルーミング、ス
ミア等のにじみの現象を抑圧することができるととも
に、埋め込みフォトダイオードによって、ＰＮ接合部に
生じる空乏層が半導体表面に達しないため、暗電流が抑
圧される。また、電荷が転送された後にフォトダイオー
ドに電荷が残らない（完全転送、または完全空乏化によ
る）ため、残像、リセットノイズを抑えた理想的な特性
が得られる。

【００４０】その他、ポリシリコンからなる転送ゲート
配線２０、ポリシリコンからなるリセットゲート配線２
１、第２層Ａｌ膜からなる前述したリセットドレイン配
線２４、第１層Ａｌ膜による垂直信号線（ＪＦＥＴ２の
ソース配線）２２も、図に示すように形成されている。
すなわち、各ＪＦＥＴ２のＮ型ソース領域１４は、垂直
信号線２２により、垂直走査方向（列方向）に各列毎に
共通に接続されている。また、転送ゲート３は転送ゲー
ト配線２０により、リセットゲート５はリセットゲート
配線２１により、それぞれ水平走査方向（行方向）に各
行毎共通に接続されている。

【００４１】本実施の形態では、リセットドレイン配線
２４は、遮光膜として兼用されている。リセットドレイ
ン配線２４には、フォトダイオード１に対応する領域に
光入射用の開口部２４ａが形成されるとともに、リセッ
トドレイン４に対応する領域に光入射用の開口部２４ｂ
が形成されている。遮光膜としてのリセットドレイン配
線２４は、フォトダイオード１及びリセットドレイン４
を除く領域を覆い、この領域を遮光している。なお、リ
セットドレイン配線２４は、図面には示していないが、
各行毎に、水平方向のいずれか１つ以上の画素のリセッ
トドレイン４に電気的に接続されている。

【００４２】リセットドレイン４は前述したようにＰ型
半導体領域であり、この下にＮ型半導体領域（Ｎ型エピ
タキシャル層）１１が配置され、リセットドレイン４と
Ｎ型半導体領域１１とは常時逆バイアスされるため（Ｖ
ＤＤ＞φＲＳＤ）、リセットドレイン４は、光電変換部
としてのフォトダイオード１とは別の、フォトダイオー
ド４０として働く。このフォトダイオード４０には、開
口部２４ｂに入射した光に応じて発生した信号電荷（本
例では、ホール）による光電流が発生する。すなわち、
本実施の形態では、半導体領域としてのリセットドレイ
ン４が、入射光に応じた信号電荷を生成するように形成
されている。このように、本実施の形態では、１つの画
素に対して、映像信号を得るために本来的な入射光を受
光する撮像用の受光部としてのフォトダイオード１の他
に、入射光量モニタ用の受光部としてのフォトダイオー
ド４０も形成されている。

【００４３】そして、本実施の形態では、図１及び図４
に示すように、フォトダイオード１とフォトダイオード
４０との間において、フォトダイオード１，４０と遮光
膜（リセットドレイン配線）２４との間の高さ位置にお
いて、第１層Ａｌ膜からなる斜光反射膜６０が形成され
ている。斜光反射膜６０の両側面は、遮光膜２４の配線
２４の開口部２４ａ（フォトダイオード１に対応）の全
周の一部及び開口部２４ｂ（フォトダイオード４０に対
応）の全周の一部にそれぞれ沿っており、それぞれ斜光
反射面を形成している。また、斜光反射膜６０と遮光膜
２４との間には、開口部２４ａの全周の一部に沿ってタ
ングステンが充填された溝状のスルーホール６１が形成
されるとともに、開口部２４ｂの全周の一部に沿って溝
状のタングステンが充填された溝状のスルーホール６２
が形成されている。本実施の形態では、斜光反射膜６０
及びスルーホール６１が、開口部２４ａの全周の一部に
沿って形成された斜光反射部を構成している。また、斜
光反射膜６０及びスルーホール６２が、開口部２４ｂの
全周の一部に沿って形成された斜光反射部を構成してい
る。

【００４４】これらの斜光反射部の作用については、後
に詳述する。

【００４５】図６は、図１乃至図５に示す単位画素を２
次元マトリックス（ｍ×ｎ）に配列した本実施の形態に
よる固体撮像装置を示す回路図である。

【００４６】前述した構造に関する説明からもわかるよ
うに、単位画素となる各画素は、ＪＦＥＴ２、転送ゲー
ト３、リセットドレイン４、１画素内に１個存在するリ
セットゲート５、隣接画素に半分ずつ跨る２個のＰチャ
ネルＭＯＳＦＥＴ９ａ、映像信号を得るために本来的な
入射光を受光する撮像用の受光部としてのフォトダイオ
ード１、及び、入射光量モニタ用の受光部としてのフォ
トダイオード４０から構成されている。さらに、リセッ
トドレイン４とＪＦＥＴ２のゲート領域１５との間の電
気的な接続及び遮断を制御するスイッチング素子とし
て、ＪＦＥＴ２のゲート領域１５、リセットゲート５及
びリセットドレイン４で構成されるＰチャネルＭＯＳト
ランジスタ９が、１画素内に１個存在している。これら
は、図５に示すように、電気的に接続されている。

【００４７】各ＪＦＥＴ２のソース領域（Ｓ）１４は、
マトリクス配置の各列毎に垂直信号線２２−１〜２２−
ｎ（図５中の垂直信号線２２に相当）によってそれぞれ
共通に接続されている。

【００４８】各ＪＦＥＴ２のドレイン領域（Ｄ）は、Ｎ
型エピタキシャル層１１により全画素共通にドレイン電
源ＶＤＤに接続されている。

【００４９】転送ゲート３は、マトリクス配置の各行毎
に、転送ゲート配線２０−１〜２０−ｍ（図５中の転送
ゲート配線２０に相当）によって水平走査方向に共通に
接続され、垂直走査回路７に接続されている。そして、
垂直走査回路７から送出される駆動パルスφＴＧ１〜φ
ＴＧｍによって、各行毎に動作するようになっている。

【００５０】マトリクス配置の各行において、リセット
ドレイン４とＪＦＥＴ２のゲート領域１５とが行方向
（水平走査方向）に交互に配置され、各画素間には全て
ゲート電極５ａが配置されて前記ＰチャネルＭＯＳＦＥ
Ｔ９ａが形成されている。なお、マトリクス配置の各行
において、当該行の画素内の全てのリセットゲート５及
び当該行の画素間のゲート電極５ａは、全て各行毎にリ
セットゲート配線２１により行方向に共通に接続され、
垂直走査回路７から送出される駆動パルスφＲＳＧ１〜
φＲＳＧｍによって各行毎に動作し、当該行のスイッチ
ング素子としてのＰチャネルＭＯＳＦＥＴ９，９ａは全
て同時にオン・オフすることとなる。

【００５１】このため、各行毎に水平方向のいずれか１
つ以上の画素のリセットドレイン４にリセットドレイン
配線２４が電気的に接続されていることから、図６から
もわかるように、各行毎に、当該行の全てのＭＯＳＦＥ
Ｔ９，９ａがオン（導通状態にある）している場合に
は、当該行の全ての画素のＪＦＥＴ２のゲート領域１５
及びリセットドレイン４が当該行のリセットドレイン配
線２４に対して電気的に接続された状態となり、画素間
のＰチャネルＭＯＳＦＥＴ９ａによって当該行の全ての
ＪＦＥＴ２のゲート領域１５及びリセットドレイン４が
電気的に接続される。したがって、リセットドレイン４
がリセットドレイン配線２４に直接的に接続されていな
い画素のＪＦＥＴ２のゲート領域１５についても、当該
行のリセットドレイン配線２４に対して電気的に接続さ
れた状態となる。また、各行毎に、当該行の全てのＭＯ
ＳＦＥＴ９，９ａがオフしている（遮断状態にある）場
合には、当該行の全ての画素のＪＦＥＴ２のゲート領域
１５が当該行のリセットドレイン配線２４に対して電気
的に遮断された状態となる。

【００５２】したがって、各行毎に、当該行のリセット
ドレイン配線２４に、ＪＦＥＴ２のゲート領域１５の電
荷を排出させるとともに当該ゲート領域１５の電位を制
御するための駆動信号φＲＳＤを与えることにより、こ
の信号を当該行の全ての画素のＪＦＥＴ２のゲート領域
１５に与えることができる。

【００５３】また、各行について、当該行の全てのＰチ
ャネルＭＯＳＦＥＴ９，９ａがオンしている場合には、
画素間のＰチャネルＭＯＳＦＥＴ９ａによって当該行の
全てのＪＦＥＴ２のゲート領域１５及びリセットドレイ
ン４が電気的に接続されるので、当該行のリセットドレ
イン４は、当該行のＰチャネルＭＯＳＦＥＴ９ａ及びリ
セットドレイン４を経由して、当該行のリセットドレイ
ン配線２４に対して電気的に接続された状態となる。し
たがって、前記開口２４ｂから入射した光に応じて発生
した信号電荷（本実施形態ではホール）による光電流
を、当該行のリセットドレイン配線２４から出力させる
ことができる。

【００５４】各行について、当該各行のリセットドレイ
ン配線２４は、それぞれＭＯＳＦＥＴ等からなるスイッ
チＱＡを介して垂直走査回路７の当該行の各駆動パルス
φＲＳＤの出力部にそれぞれ接続され、更に、当該各行
のリセットドレイン２４と光量モニタ信号出力端子５０
との間にそれぞれスイッチＱＢが接続されている。各ス
イッチＱＡのゲート電極には駆動パルスφＰＤが印加さ
れ、各スイッチＱＢのゲート電極には駆動パルスφＰＤ
をノットゲート５１で反転したパルスが印加されるよう
になっている。本実施の形態では、前記各スイッチＱＡ
及び各スイッチＱＢが、各行のリセットドレイン配線２
４に、当該行の各画素のＪＦＥＴ２のゲート領域１５の
電荷を排出させるとともに当該ゲート領域１５の電位を
制御するための駆動信号φＲＳＤが供給される状態と、
当該行のリセットドレイン配線２４から当該配線２４に
現れた信号を出力させる状態とを、切り替える切替部を
構成している。したがって、本実施の形態では、各画素
のリセットドレイン４で発生した光電流Ｉｐはスイッチ
ＱＢを介して端子５０から素子外部へ出力することがで
きる。

【００５５】垂直信号線２２−１〜２２−ｎは一方にお
いて定電流源２６−１〜２６−ｎに接続され、これによ
り定電流源２６−１〜２６−ｎから定電流が流れ、ＪＦ
ＥＴ４と定電流源２６−１〜２６−ｎとでソースフォロ
ワ回路を構成している。このソースフォロワ回路の出力
側には、それぞれ読み出し回路としての差分処理回路２
７−１〜２７−ｎに接続されている。差分処理回路２７
−１〜２７−ｎは、容量２８−１〜２８−ｎとＭＯＳＦ
ＥＴ等のスイッチ２９−１〜２９−ｎとから構成されて
いる。スイッチ２９−１〜２９−ｎのゲートは共通接続
されて、パルスφＮにより動作するようになっている。
差分処理回路２７−１〜２７−ｎの出力部は、水平選択
スイッチ３９−１〜３９−ｎを介して信号出力線３４に
接続されている。水平選択スイッチ３９−１〜３９−ｎ
は、水平走査回路８から送出されるパルスφＨ１〜φＨ
ｎによって順次動作し、差分処理回路２７−１〜２７−
ｎの出力を順次信号出力線３４へ出力させる。この出力
は、信号出力線３４に接続された出力アンプ３５を介し
て外部に出力される。なお、出力信号線３４はスイッチ
３６を介して接地されている。このスイッチ３６は、パ
ルスφＲＨによって動作するようになっている。

【００５６】次に、本実施の形態による固体撮像装置を
搭載した一眼レフデジタルスチルカメラ等を用いて静止
画を撮像する場合の、固体撮像装置と当該カメラのシャ
ッタの駆動タイミングチャートを図７に示す。

【００５７】期間Ｔ１内の前半の期間Ｔ１ａで、全画素
の転送ゲート３がオンオフされ、全画素のフォトダイオ
ード１の電荷がＪＦＥＴ２のゲート領域１５に転送さ
れ、フォトダイオード１がリセットされる。この時、各
駆動パルスφＲＳＤが電圧ＶＧＨとなっており、各駆動
パルスφＲＳＧがローレベルとなってＰチャネルＭＯＳ
ＦＥＴ９，９ａが全てオンになっていることから、ＪＦ
ＥＴ２のゲート領域１５は電圧ＶＧＨに設定されてい
る。

【００５８】次に、期間Ｔ１内の後半の期間Ｔ１ｂで、
各駆動パルスφＲＳＤがハイレベルとされ、この時もＰ
チャネルＭＯＳＦＥＴ９，９ａが全てオンになっている
ことから、全画素のＪＦＥＴ２のゲート領域１５が電圧
ＶＧＬ（ＪＦＥＴ４をオフさせる電位）に設定され、画
素の初期化が終了し、露光状態に入る準備が完了する。

【００５９】期間Ｔ２では、シャッタ１０１が開いて露
光状態となる。この時、光量をモニタする機能を有する
前記第１の画素を含む行のＰチャネルＭＯＳＦＥＴ９，
９ａが全てオンになっており、かつ、パルスφＰＤがロ
ーレベルであるためにスイッチＱＢがオンしてスイッチ
ングＱＡがオフしているのでリセットドレイン配線２４
が出力端子５０に接続された状態に切り替わっている。
その結果、各画素で発生した光電流Ｉｐがシャッタ制御
回路の光電流積分回路（図示せず）に流れ、その出力電
圧Ｖｉｐは、図７に示すように変化する。電圧Ｖｉｐの
傾きが、固体撮像装置１５への入射光強度に比例するの
で電圧Ｖｉｐをモニタすることにより所望の露光量を露
光中にリアルタイムで求めることができる。すなわち、
図７で光電流積分回路の出力電圧Ｖｉｐが参照電圧Ｖｃ
を越えた時点で、シャッタ制御回路から制御信号を送り
シャッタを閉じる。その後、順次各行を読み出してい
く。

【００６０】期間Ｔ３で、スイッチＱＢがオフしてスイ
ッチングＱＡがオンしているのでリセットドレイン配線
２４が垂直走査回路７側に切り替わっている。この時、
ＰチャネルＭＯＳＦＥＴ９，９ａが全てオンになってい
るので、当該行の駆動パルスφＲＳＤにより、ＪＦＥＴ
２のゲート領域１５は、電圧ＶＧＨに設定され、その
後、ＰチャネルＭＯＳＦＥＴ９，９ａがオフしてフロー
ティング状態にされる。

【００６１】期間Ｔ４で、ソースフォロワモードでＪＦ
ＥＴ２のソース領域１４から信号が読み出され、基準信
号（暗出力）Ｖｒｅｆとして差分処理回路２７の容量２
８に保持される。そして、パルスφＮがローになってス
イッチ２９がオフすると、容量２８の出力側（２９側）
がフローティングになる。

【００６２】期間Ｔ５で、フォトダイオード１に蓄積さ
れた光信号電荷が、転送ゲート３を介してＪＦＥＴ２の
ゲート領域１５に転送される。この時、容量２８の出力
側はフローティングになっているので、ＪＦＥＴ２のソ
ース領域１４（Ｓ）から読み出された光信号（明出力）
Ｖｓと基準信号（暗出力）Ｖｒｅｆの差信号Ｖｓ−Ｖｒ
ｅｆが現れる。

【００６３】期間Ｔ６で、水平走査回路８により水平選
択スイッチ３９が順次オンし、当該行の各画素の差信号
Ｖｓ−Ｖｒｅｆが画像信号として容量２８−ｉから読み
出され、出力アンプ３５を介して出力端子ＯＵＴから出
力される。

【００６４】前記期間Ｔ３〜Ｔ６は各行について順次繰
り返される。

【００６５】このように、本実施の形態による固体撮像
装置は、露出中に固体撮像装置へ直接入射する光量をリ
アルタイムでモニタできるため、当該固体撮像装置を用
いたデジタルスチルカメラ等では、入射光量が変化して
も常に最適な露出時間で撮像することができる。なお、
ストロボを使用する場合についても、同様に、ＴＴＬ調
光して最適な露出時間で撮像することができる。

【００６６】ここで、前述した斜光反射部（斜光反射膜
６０、スルーホール６１，６２）の技術的意義につい
て、図８乃至図１１に示す比較例としての固体撮像装置
を比較して、説明する。

【００６７】図８乃至図１１は、図１乃至図４にそれぞ
れ対応している。図８乃至図１１において、図１乃至図
４中の要素と同一又は対応する要素には、同一符号を付
し、その重複する説明は省略する。図８乃至図１１に示
す固体撮像装置が、本実施の形態による固体撮像装置と
異なる所は、斜光反射部（斜光反射膜６０、スルーホー
ル６１，６２）が形成されていない点のみである。

【００６８】この比較例では、図９に示すように、斜め
に入射した入射光１００の光量をモニタしている間に、
開口部２３を通過した入射光１００のうち、斜め入射光
成分の一部は、ポリシリコンからなるリセットゲート５
を通過してＪＦＥＴ２へと光発生電荷を誤混入させるこ
とになり、光量モニタとして入射光量を正確に把握でき
なくなってしまう。

【００６９】また、この比較例では、図１０に示すよう
に、光量をモニタしている間及び本撮影時の間の双方の
時においても、ポリシリコンからなる転送ゲート３を通
過した入射光により発生した電荷が、ＪＦＥＴ２へと誤
混入してしまう。そのため、モニタ精度が低下するとと
もに、本撮影中における感度低下をもたらしてしまう。

【００７０】さらに、この比較例では、図１１に示すよ
うに、前述した図９の場合と同様に、光量をモニタする
に際し、開口部２４ａを通過して本来リセットドレイン
４へ入射しようとした光のうち、斜め入射光成分の一部
は、ポリシリコンからなるリセットゲート配線２１を通
過して、その発生電荷がＰ型ラテラルオーバーフロード
レイン拡散層６を介して隣接画素のフォトダイオード１
のＰ型電荷蓄積領域１２（図１１中の左端に現れた領域
１２）へと誤混入してしまい、光量モニタとして入射光
量を正確に把握できなくなってしまう。これに加えて、
開口部２４ｂを通過してフォトダイオード１に斜め入射
した入射光１００のうち、転送ゲート配線２０を通過し
て侵入した光により発生した電荷が、フォトダイオード
４０を構成するリセットドレイン４へと誤混入してしま
い、光量モニタとしての出力を不正確にさせてしまうと
ともに、本撮影中における感度低下をもたらしてしま
う。

【００７１】これに対し、本実施の形態によれば、図２
及び図３の状況は比較例の図９及び図１０の状況と同じ
であるが、前述した斜光反射部が形成されていることに
よって、図４に示す状況は比較例の図１１の状況と大き
く異なる。

【００７２】すなわち、本実施の形態によれば、図４に
示すように、開口部２４ｂを通過して本来リセットドレ
イン４へ入射しようとした光のうち、ポリシリコンから
なるリセットゲート配線２１を通過して、図１１の場合
にはその発生電荷がＰ型ラテラルオーバーフロードレイ
ン拡散層６を介して隣接画素のフォトダイオード１のＰ
型電荷蓄積領域１２（図１１中の左端に現れた領域１
２）へと誤混入する斜め入射光成分が、１層目のＡｌ膜
からなる斜光反射膜６０の側面及びタングステンにて充
填されたスルーホール６２の側面にて反射されて、本来
落ちるべきＰ型リセットドレイン拡散層４へと入射す
る。その結果、隣接画素のフォトダイオード１のＰ型電
荷蓄積領域１２への誤混入を抑制でき、モニタ感度及び
モニタ精度を向上させることができる。

【００７３】また、本実施の形態によれば、図４に示す
ように、フォトダイオード１の部分においても同様に、
図１１の場合には開口部２４ａを通過しポリシリコン転
送ゲート配線２０を通過してＰ型リセットドレイン拡散
４へと光発生電荷を誤混入させた斜め入射光成分は、１
層目のＡｌ膜にて形成された斜光反射膜６０の側面及び
タングステンにて充填されたスルーホール６１の側面に
て反射されて、本来落ちるべきＰ型フォトダイオード拡
散１２へと入射する。その結果、光量モニタ時にリセッ
トドレイン４へ電荷が誤混入してその光量モニタ精度を
低下させることもなく、また本撮影時には感度を向上さ
せることができる。

【００７４】斜光反射膜６０の材質については、入射光
に対する反射率が高いものが好適であり金属が好ましい
が、プロセス工程の整合性からも、本実施の形態のよう
に、第１層の配線層と同じく、Ａｌを主成分とする第１
層Ａｌ膜とすることが好ましい。斜光反射膜６０は、本
実施の形態のように電極層又は配線層と分離しておいて
もよいし、電極層又は配線層と兼用してもよい。

【００７５】また、第２層のＡｌ膜である遮光膜２４と
第１層のＡｌ膜である斜光反射膜６０との間の隙間につ
いては、斜め入射光の誤混入の要因となるため、本実施
の形態のように、タングステンで充填したスルーホール
６１，６２を設けて接続し、その隙間に光が入射するこ
とを抑制することが、好ましい。

【００７６】斜光反射部（斜光反射膜５０，スルーホー
ル６１，６２）の配置パターンについては、本実施の形
態のように、光量をモニタするリセットドレイン４の周
辺を取り囲むように近接させて配置することが、斜め入
射光成分を効果的に本来入射すべき位置へと反射させる
上で、好ましい。

【００７７】斜光反射部（斜光反射膜５０，スルーホー
ル６１，６２）の配置がリセットドレイン４の中心（す
なわち、開口部２４ｂ）に対して非対称性（点対称に関
する非対称性）を顕著に持つと、全ての画素においてリ
セットドレイン４に対する配置パターンを同じにする場
合、光量モニタの感度特性に固体撮像装置の受光領域に
おける各画素の位置に対する依存性が生じてしまい（つ
まり、斜光反射部で反射して本来リセットドレイン４に
落ちる光量が、画素の位置に応じて異なることによっ
て、光量モニタの感度特性が異なってしまい）、好まし
くない。

【００７８】すなわち、カメラ等の結像レンズの光軸
は、画素が分布している領域（イメージエリア）の中心
付近に設定されることから、各画素に対する入射光の傾
く向きは前記中心に対して対称性を保ちながら（例え
ば、イメージ領域の中心に対して右側の画素と左側の画
素とでは、入射光の傾く方向が逆になる）、その傾きの
程度が中心から外側へ向かって大きくなっていく（つま
り、周辺部の画素ほどこれに入射する光の傾きは大きく
なっていく）。このため、全ての画素においてリセット
ドレイン４に対する配置パターンを同じにする場合、素
子側で感度特性に非対称性があると、斜光反射部による
斜め入射光の反射効果に非対称性と位置の関係が影響を
及ぼし、固体撮像装置の撮像面内各位置における入射光
量を正確に予測することが困難となっていくからであ
る。

【００７９】したがって、各画素における斜光反射部の
配置パターンを同一にする場合、本実施の形態のよう
に、各画素において、開口部２４ｂの中心に対して斜光
反射部を点対称に配置することが、好ましい。各画素に
おける斜光反射部の配置パターンを同一にすると、パタ
ーン設計等が容易になる。

【００８０】もっとも、イメージエリアの中心（結像レ
ンズの光軸）に対する画素の位置に応じて、開口部２４
ｂの中心に対する斜光反射部の配置パターン変えれば、
前述したように点対称の配置を採用しなくても、画素間
の感度のばらつきを低減することができる。その一例を
図１２に模式的に示す。図１２において、碁盤目状のマ
スは、各画素を模式的に示している。また、図１２にお
いて、Ｏは紙面手前にある結像レンズ（図示せず）の光
軸（イメージエリアの中心）を示し、矢印は画素に対す
る入射光線の方向を平面に写像して示している。そし
て、代表として、周辺部の４つの画素についてのみ、リ
セットドレイン４及び開口部２４ｂとこれに対する斜光
反射面６０の配置を示している。この例では、開口部２
４ｂの一辺にのみ斜光反射面６０を配置している。

【００８１】ところで、以上の説明からわかるように、
中心Ｏ付近の画素については、入射光はほとんど傾かな
い。したがって、中心Ｏ付近の画素については、必ずし
も斜光反射部を形成する必要はない。

【００８２】［第２の実施の形態］

【００８３】図１３は、本発明の第２の実施の形態によ
る固体撮像装置の単位画素を模式的に示す概略平面図で
ある。図１４は、図１３中のＸ９−Ｘ１０線に沿った概
略断面図である。図１５は、図１３中のＹ９−Ｙ１０線
に沿った概略断面図である。図１６は、図１３中のＹ１
１−Ｙ１２線に沿った概略断面図である。これらの図１
３乃至図１６は、前記第１の実施の形態を示す図１乃至
図４にそれぞれ対応するとともに、前記比較例を示す図
８乃至図１１にそれぞれ対応している。

【００８４】図１３乃至図１６において、図１乃至図４
中の要素と同一又は対応する要素には、同一符号を付
し、その重複する説明は省略する。

【００８５】本実施の形態が前記第１の実施の形態と異
なる所は、各画素において、斜光反射膜５０，スルーホ
ール６１，６２が取り除かれ、その代わりに、図１３、
図１４及び図１６に示すように、第１層のＡｌ膜からな
る信号読み出しライン（垂直信号線）２２と一体に連続
した斜光反射膜７０が、光量をモニタするためのリセッ
トドレイン４の全周（すなわち、開口部２４ａの全周）
の全体を囲むように、斜光反射部としてリセットドレイ
ン４周辺に形成されている点である。したがって、斜光
反射膜７０が、配線層であるライン２２と兼用されてい
る。

【００８６】本実施の形態によれば、図１５の状況は比
較例の図１０の状況と同じであるが、前述した斜光反射
膜７０が形成されていることによって、図１４及び図１
６に示す状況は前述した比較例の図９及び図１１の状況
と大きく異なる。

【００８７】すなわち、本実施の形態によれば、図１４
に示すように、開口部２４ａを通過した入射光のうちの
斜め入射光成分は、図９の場合と異なり、ポリシリコン
リセットゲート５を通過してＪＦＥＴ２へと光発生電荷
を誤混入させること無く、１層目のＡｌ膜にて形成され
た斜光反射膜７０の側面にて反射されて、本来落ちるべ
きリセットドレイン領域４へと入射する。その結果、光
量モニタとしての感度及び精度を向上させることができ
る。

【００８８】また、本実施の形態によれば、図１６に示
すように、開口部２４ｂを通過して本来リセットドレイ
ン４へ入射しようとする光のうち、ポリシリコンからな
るリセットゲート配線２１を通過して、図１１の場合に
はその発生電荷がＰ型ラテラルオーバーフロードレイン
拡散層６を介して隣接画素のフォトダイオード１のＰ型
電荷蓄積領域１２（図１１中の左端に現れた領域１２）
へと誤混入する斜め入射光成分が、１層目のＡｌ膜から
なる斜光反射膜７０の側面にて反射されて、本来落ちる
べきＰ型リセットドレイン拡散層４へと入射する。その
結果、隣接画素のフォトダイオード１のＰ型電荷蓄積領
域１２への誤混入を抑制でき、モニタ感度及びモニタ精
度を向上させることができる。

【００８９】さらに、本実施の形態によれば、図１６に
示すように、フォトダイオード１の部分においても同様
に、図１１の場合には開口部２４ａと通過しポリシリコ
ン転送ゲート配線２０を通過してＰ型リセットドレイン
拡散４へと光発生電荷を誤混入させた斜め入射光成分
は、１層目のＡｌ膜にて形成された斜光反射膜７０の側
面にて反射されて、本来落ちるべきＰ型フォトダイオー
ド拡散１２へと入射する。その結果、光量モニタ時にリ
セットドレインへ電荷が誤混入してその光量モニタ精度
を低下させることもなく、また本撮影時には感度を向上
させることができる。

【００９０】以上、本発明の各実施の形態について説明
したが、本発明はこれらの実施の形態に限定されるもの
ではない。

【００９１】例えば、本発明は、ＣＣＤ、ＣＭＯＳイメ
ージセンサ、他の増幅型イメージセンサなどの種々の固
体撮像装置に適用することもできる。また、本発明は、
各画素に対して単一の受光部を有する固体撮像装置に適
用することもできる。

【００９２】本発明による固体撮像装置においては、受
光部を全体的に又は部分的に取り囲んだ斜光反射部が受
光部開口部と半導体基板との間に形成されているので、
開口部から斜めに入射した光を受光部へと反射させるこ
とができ、従ってスミアが防止され感度が増加された固
体撮像装置を提供することができる。

【００９３】また、被写体像を撮像するための第１のフ
ォトダイオード（第１の受光部）の他に光量モニタとし
て第２のフォトダイオード（第２の受光部）を単位画素
内に設けた場合には、同様に開口部から斜めに入射した
光を本来落ちるべきフォトダイオードへと反射させるこ
とができ、該２画素間のクロストークを抑制することが
できる。

【００９４】

【発明の効果】以上説明したように、本発明によれば、
入射する斜光に伴う不都合を低減することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態による固体撮像装置
の単位画素を模式的に示す概略平面図である。

【図２】図１中のＸ１−Ｘ２線に沿った概略断面図であ
る。

【図３】図１中のＹ１−Ｙ２線に沿った概略断面図であ
る。

【図４】図１中のＹ３−Ｙ４線に沿った概略断面図であ
る。

【図５】図１乃至図４に示す単位画素の等価回路を示す
回路図である。

【図６】本発明の第１の実施の形態による固体撮像装置
を示す回路図である。

【図７】本発明の第１の実施の形態による固体撮像装置
とシャッタの駆動タイミングチャートである。

【図８】比較例による固体撮像装置の単位画素を模式的
に示す概略平面図である。

【図９】図８中のＸ５−Ｘ６線に沿った概略断面図であ
る。

【図１０】図８中のＹ５−Ｙ６線に沿った概略断面図で
ある。

【図１１】図８中のＹ７−Ｙ８線に沿った概略断面図で
ある。

【図１２】斜光反射部の配置パターンの例を模式的に示
す図である。

【図１３】本発明の第２の実施の形態による固体撮像装
置の単位画素を模式的に示す概略平面図である。

【図１４】図１３中のＸ９−Ｘ１０線に沿った概略断面
図である。

【図１５】図１３中のＹ９−Ｙ１０線に沿った概略断面
図である。

【図１６】図１３中のＹ１１−Ｙ１２線に沿った概略断
面図である。

【符号の説明】

１，４０フォトダイオード（受光部）２ＪＦＥＴ３転送ゲート４リセットドレイン５リセットゲート６Ｐ型のラテラルオーバーフロードレイン拡散層７垂直走査回路８水平走査回路９ＰチャネルＭＯＳＦＥＴ１０高濃度Ｎ型シリコン基板１１低濃度Ｎ型エピタキシャル層１２Ｐ型フォトダイオード拡散層１３Ｎ型表面空乏化素子拡散層１４ＪＦＥＴのＮ型ソース拡散層１５ＪＦＥＴのＰ型ゲート拡散層１６Ｎ型素子分離拡散層１７ＪＦＥＴのＮ型チャネル拡散層１８Ｐ型のリセットドレイン拡散層２０ポリシリコンからなる転送ゲート配線２１ポリシリコンによるリセットゲート配線２２１層目Ａｌによる信号読み出し配線２４２層目ＡＬによる遮光膜を兼用したリセットドレ
イン配線２４ａ，２４ｂ開口部６０，７０斜光反射膜６１，６２スルーホール１００入射光

Claims

【特許請求の範囲】

【請求項１】複数の画素を備え、前記各画素に対して
１つ以上の受光部が形成され、前記１つ以上の受光部に
対する光入射用の開口部を持つ遮光膜を有する固体撮像
装置において、前記複数の画素のうちの全部又は一部の画素の各々につ
いて、当該画素に対応する前記１つ以上の受光部のうち
の少なくとも１つの受光部に対応する前記開口部の全周
の少なくとも一部に沿って、当該少なくとも１つの受光
部と前記遮光膜との間の高さ位置において、当該開口部
から斜めに入射する光である斜光の一部を反射する斜光
反射部が形成されたことを特徴とする固体撮像装置。
【請求項２】前記斜光反射部は、前記全周の実質的に
全体に沿って形成されたことを特徴とする請求項１記載
の固体撮像装置。
【請求項３】前記斜光反射部は、前記遮光膜に対して
下方の高さ位置に位置する電極層又は配線層と同じ材料
で構成された反射層を含み、前記反射層の側面が前記斜
光の一部を反射することを特徴とする請求項１又は２記
載の固体撮像装置。
【請求項４】前記斜光反射部の少なくとも一部は、前
記遮光膜に対して下方の高さ位置に位置する電極層又は
配線層と兼用されたことを特徴とする請求項１乃至３の
いずれかに記載の固体撮像装置。
【請求項５】前記斜光反射部は、前記遮光膜に対して
下方の高さ位置に位置する電極層又は配線層と分離して
形成されたことを特徴とする請求項１乃至３のいずれか
に記載の固体撮像装置。
【請求項６】前記斜光反射部の少なくとも一部は、ス
ルーホール構造を形成することを特徴とする請求項１乃
至５のいずれかに記載の固体撮像装置。
【請求項７】前記斜光反射部は、当該斜光反射部に対
応する前記開口部の中心位置を中心として略々点対称と
なるように配置されたことを特徴とする請求項１乃至６
のいずれかに記載の固体撮像装置。
【請求項８】前記斜光反射部は、当該斜光反射部に対
応する画素の位置に応じて、当該斜光反射部に対応する
前記開口部に対する当該斜光反射部の配置が定められ、前記複数の画素のうちの少なくとも１つの画素に対応す
る前記斜光反射部に対応する前記開口部に対する当該斜
光反射部の配置と、前記複数の画素のうちの他の少なく
とも１つ画素に対応する前記斜光反射部に対応する前記
開口部に対する当該斜光反射部の配置とが、異なること
を特徴とする請求項１乃至６のいずれかに記載の固体撮
像装置。
【請求項９】２次元状に配列された複数の光電変換部
であって、各々が入射光に応じた信号電荷を生成して蓄
積する複数の光電変換部と、前記複数の光電変換部に対応して設けられた複数の増幅
部であって、各々が、制御領域を有し該制御領域の電荷
に応じた信号出力を生ずる複数の増幅部と、前記複数の光電変換部に対応して設けられた複数の転送
部であって、前記複数の光電変換部でそれぞれ生成され
て蓄積された信号電荷を前記複数の増幅部の前記制御領
域にそれぞれ転送する複数の転送部と、各々が前記複数の光電変換部の行毎に設けられた複数の
配線と、前記複数の増幅部に対応して設けられた複数の半導体領
域と、前記複数の光電変換部の行毎に設けられ、当該行に対応
する前記複数の半導体領域と当該行に対応する前記複数
の増幅部の前記制御領域との間の電気的な接続及び遮断
を制御する複数のスイッチング素子であって、各々が、
当該行に対応する前記複数の半導体領域のいずれかと当
該行に対応する前記複数の増幅部のいずれかの前記制御
領域とをそれぞれ主電極領域とする複数のスイッチング
素子と、を備え、前記複数の半導体領域の全体のうちの少なくとも１つの
半導体領域は、入射光に応じた信号電荷を生成するよう
に形成され、前記複数の光電変換部の行毎に、当該行に対応する前記
複数のスイッチング素子が導通状態にある場合には、当
該行に対応する前記複数の増幅部の前記制御領域が当該
行に対応する前記配線に対して電気的に接続された状態
となるとともに、当該行に対応する前記複数のスイッチ
ング素子が遮断状態にある場合には、当該行に対応する
前記複数の増幅部の前記制御領域が当該行に対応する前
記配線に対して電気的に遮断された状態となり、前記複数の光電変換部の行のうち前記少なくとも１つの
半導体領域が関連する各行については、当該行に対応す
る前記複数のスイッチング素子が導通状態にある場合に
は、前記少なくとも１つの半導体領域が当該行に対応す
る前記配線に対して電気的に接続された状態となり、前記光電変換部が、前記画素に対して形成された前記１
つ以上の受光部のうちの１つの受光部を構成し、前記入射光に応じた信号電荷を生成するように形成され
た前記少なくとも１つの半導体領域が、前記画素に対し
て形成された前記前記１つ以上の受光部のうちの他の１
つの受光部を構成する、ことを特徴とする請求項１乃至８のいずれかに記載の固
体撮像装置。