TW201725900A

TW201725900A - 影像感測器及使用其的影像擷取裝置

Info

Publication number: TW201725900A
Application number: TW105100310A
Authority: TW
Inventors: 葉梅昭
Original assignee: 原相科技股份有限公司
Priority date: 2016-01-06
Filing date: 2016-01-06
Publication date: 2017-07-16
Also published as: US20170195593A1; US10057516B2

Abstract

本發明提供一種影像感測器。影像感測器包括影像感測陣列以及電壓供應陣列。影像感測陣列與電壓供應陣列耦接於類比數位轉換器陣列。影像感測陣列擷取影像資料。影像感測陣列依照設定支援滾動快門機制與全局快門機制其中之一。電壓供應陣列包括複數個電壓供應電路，以提供擬設電壓。於自動校正期間，電壓供應陣列提供擬設電壓至類比數位轉換器陣列。類比數位轉換器陣列之複數個比較器根據擬設電壓執行自動校正功能。在比較器完成自動校正功能後，影像感測陣列輸出影像資料至類比數位轉換器陣列。類比數位轉換器陣列將影像資料轉換成數位化的影像資料。

Description

影像感測器及使用其的影像擷取裝置

本發明係關於一種影像感測器，且特別是一種可支援滾動快門機制與全局快門機制的影像感測器，以及使用其的影像擷取裝置。

隨著光電產品的發展，影像感測器的需求也不停的增加。影像感測器大致可分成兩大類：互補式金屬氧化物半導體(Complementary Metal-Oxide-Semiconductor，CMOS)影像感測器與電荷耦合元件(charge-coupled device，CCD)影像感測器，其中因CMOS影像感測器具低功率消耗以及低製造成本等優點而被廣泛發展使用。

影像感測器包括了複數個矩陣排列的畫素以及複數個比較器。若影像感測器為行類比數位轉換器(Column Analog-to-Digital Converter)結構，該些畫素中位於同一行的畫素耦接於同一個比較器。每一個畫素用以感測一亮度資訊並對應產生一影像資料。每一個畫素一般包括感光元件以及由至少一輸出電晶體組成的讀取電路。進一步地說，感光元件用以感測入射光線，並對應地輸出電荷至一浮動擴散區(floating diffusion region)儲存。所述輸出電晶體將浮動擴散區所累積儲存的電荷轉換為影像資料並輸出至比較器。比較器再根據影像資料以及一參考電壓輸出對應的比較結果至後端的影像處理電路，以產生對應的影像。

目前的影像感測器可以支援兩種機制，分別是滾動快門(Rolling Shutter)機制與全局快門(Global Shutter)機制。當影像感測器工作於滾動快門機制，該些畫素係逐列曝光並產生影像資料，接著逐列提供影像資料至比較器。另一方面，當影像感測器工作於全局快門機制，所有的畫素被同時曝光，接著該些畫素再逐列提供影像資料至比較器。

每一個比較器在影像感測器工作於滾動快門機制與全局快門機制時分別有不同的偏壓。一般來說，影像感測器使用兩套比較器與影像處理電路來分別處理滾動快門機制與全局快門機制下所輸出的影像資料。若要使用同一套比較器與影像處理電路來滿足兩種不同的偏壓，會使比較器的設計便的複雜且難以實現。然而，使用兩套比較器與影像處理電路又會造成影像感測器的成本與面積提高。

本發明實施例提供一種影像感測器。所述影像感測器包括影像感測陣列以及電壓供應陣列。影像感測陣列與電壓供應陣列耦接於一類比數位轉換器陣列。類比數位轉換器陣列包括複數個比較器。影像感測陣列包括複數個畫素。影像感測陣列用以擷取影像資料。影像感測陣列依照設定支援一滾動快門機制與一全局快門機制其中之一。電壓供應陣列包括複數個電壓供應電路，用以提供一擬設電壓。於自動校正期間，電壓供應陣列提供擬設電壓至類比數位轉換器陣列。該些比較器根據擬設電壓執行一自動校正功能。在該些比較器完成自動校正功能後，影像感測陣列輸出影像資料至類比數位轉換器陣列。類比數位轉換器陣列將影像資料轉換成數位化的影像資料。

本發明實施例提供一種影像擷取裝置。所述影像擷取裝置包括類比數位轉換器陣列以及影像感測器。所述影像感測器包括影像感測陣列以及電壓供應陣列。影像感測陣列與電壓供應陣列耦接於類比數位轉換器陣列。類比數位轉換器陣列包括複數個比較器。影像感測陣列包括複數個畫素。影像感測陣列用以擷取影像資料。影像感測陣列依照設定支援一滾動快門機制與一全局快門機制其中之一。電壓供應陣列包括複數個電壓供應電路，用以提供一擬設電壓。於自動校正期間，電壓供應陣列提供擬設電壓至類比數位轉換器陣列。該些比較器根據擬設電壓執行一自動校正功能。在該些比較器完成自動校正功能後，影像感測陣列輸出影像資料至類比數位轉換器陣列。類比數位轉換器陣列將影像資料轉換成數位化的影像資料。

綜上所述，本發明實施例所提供之影像感測器及使用其的影像擷取裝置，透過電壓供應陣列提供穩定的擬設電壓給類比數位轉換器陣列之比較器，可以讓影像擷取裝置使用同一套類比數位轉換器陣列與影像處理電路來實現滾動快門機制以及全局快門機制，並產生對應的影像。相較於傳統的影像擷取裝置，本發明實施例所提供之影像感測器及使用其的影像擷取裝置的電路設計更為簡化、易於製造且製造成本低廉。

為使能更進一步瞭解本發明之特徵及技術內容，請參閱以下有關本發明之詳細說明與附圖，但是此等說明與所附圖式僅係用來說明本發明，而非對本發明的權利範圍作任何的限制。

1‧‧‧影像擷取裝置

10‧‧‧影像感測器

11‧‧‧類比數位轉換器陣列

12‧‧‧影像處理電路

100‧‧‧行畫素矩陣

101‧‧‧電壓供應電路

110‧‧‧比較器

111‧‧‧計數器

VDD‧‧‧供應電壓

PD‧‧‧感光元件

TG‧‧‧轉移電晶體

FD‧‧‧浮動擴散區

RST‧‧‧重置電晶體

SF‧‧‧源極追隨器

RSL‧‧‧列選擇電晶體

RSEL‧‧‧列選擇信號

C1‧‧‧第一電容

C2‧‧‧第二電容

PXO‧‧‧影像資料

RDAC‧‧‧斜波電壓

V_dummy‧‧‧擬設電壓

IS‧‧‧電流源

M1‧‧‧第一電晶體

M2‧‧‧第二電晶體

M3‧‧‧第三電晶體

M4‧‧‧第四電晶體

SW1‧‧‧第一開關電晶體

SW2‧‧‧第二開關電晶體

V_dip‧‧‧第一端點

V_din‧‧‧第二端點

T1、T2、T3、T4‧‧‧時間點

圖1是本發明實施例提供之影像擷取裝置的示意圖。

圖2是本發明實施例提供之影像感測器與類比數位轉換器陣列的示意圖。

圖3是本發明實施例提供之比較器的示意圖。

圖4是傳統的比較器於滾動快門機制與全局快門機制的運作波形圖。

圖5是本發明實施例提供之比較器的運作波形圖。

在下文將參看隨附圖式更充分地描述各種例示性實施例，在隨附圖式中展示一些例示性實施例。然而，本發明概念可能以許多不同形式來體現，且不應解釋為限於本文中所闡述之例示性實施例。確切而言，提供此等例示性實施例使得本發明將為詳盡且完整，且將向熟習此項技術者充分傳達本發明概念的範疇。在諸圖式中，可為了清楚而誇示層及區之大小及相對大小。類似數字始終指示類似元件。

應理解，雖然本文中可能使用術語第一、第二、第三等來描述各種元件或信號等，但此等元件或信號不應受此等術語限制。此等術語乃用以區分一元件與另一元件，或者一信號與另一信號。另外，如本文中所使用，術語「或」視實際情況可能包括相關聯之列出項目中之任一者或者多者之所有組合。

請參閱圖1，圖1是本發明實施例提供之影像擷取裝置的示意圖。影像擷取裝置1包括影像感測器10、類比數位轉換器陣列11以及影像處理電路12。影像感測器10耦接於類比數位轉換器陣列11。類比數位轉換器陣列11耦接於影像處理電路12。

影像擷取裝置1可應用於具成像功能之電子裝置包括但不限於數位相機(digital camera)、數位攝錄機(camcorder)、行車記錄器(driving recorder)、車輛導航系統(car navigation system)、掃描裝置(scanner)、網路相機(web camera)、視訊電話(video phone)與監視系統(surveillance system)。

影像感測器10例如為互補式金屬氧化物半導體(Complementary Metal-Oxide-Semiconductor，CMOS)影像感測器與電荷耦合元件(charge-coupled device，CCD)影像感測器。影像感測器10用以擷取一影像資料，並將影像資料輸出至類比數位轉換器陣列11。影像感測器10的詳細結構將於下方段落作詳細介紹。

類比數位轉換器陣列11包含適當的邏輯、電路和/或編碼，用以將影像資料轉換成數位化的影像資料，即將影像資料轉換為二進位的形式。接著類比數位轉換器陣列11將數位化的影像資料輸出至影像處理電路12。類比數位轉換器陣列11的詳細結構將於下方段落作詳細介紹。

影像處理電路12包含適當的邏輯、電路和/或編碼，用以自數位化的影像資料中獲取真實的影像，或對數位化的影像資料進行影像處理。舉例來說，影像處理電路12可用以對數位化的影像資料進行畫素亮度補償及整合處理。影像處理電路12具有一畫素補償機制，會將對應各畫素的數位化的影像資料依據環境亮度以及各畫素的轉換增益進行適當補償。

以下將針對影像感測器10與類比數位轉換器陣列11的結構與作動作進一步介紹。請參閱圖2，圖2是本發明實施例提供之影像感測器與類比數位轉換器陣列的示意圖。影像感測器10包括影像感測陣列以及電壓供應陣列。影像感測陣列包括複數個畫素，並形成一畫素陣列。電壓供應陣列包括複數個電壓供應電路101。類比數位轉換器陣列11包括複數個比較器110、複數個計數器111、複數個第一電容C1以及複數個第二電容C2。該些第一電容C1與複數個第二電容C2分別耦接於該些比較器110的反向輸入端與非反向輸入端。該些比較器110的輸出端分別耦接於該些計數器111。該些計數器111的輸出端分別耦接於影像處理電路12。為方便說明，圖2僅繪示一個比較器110、一個計數器111、一個第一電容C1以及一個第二電容C2。

於本實施例中，影像感測陣列為行類比數位轉換器(Column Analog-to-Digital Converter)結構。因此，該些畫素中位於同一行的畫素耦接於同一個比較器110，並形成複數個行畫素矩陣100，其中該些行畫素矩陣100彼此平行設置而形成影像感測陣列。換言之，比較器110的數量係對應於影像感測陣列的行數。此外，一個電壓供應電路101耦接於一個行畫素矩陣100以及一個比較器110，故電壓供應電路101的數量同樣對應於影像感測陣列的行數。需注意的是，圖2同樣僅繪示了一個行畫素矩陣100以及一個電壓供應電路101。然而，本實施例並不限定行畫素矩陣100的畫素數量以及電壓供應電路101的數量。於其他實施例中，一個電壓供應電路101亦可耦接於複數個行畫素矩陣100以及複數個比較器110。

影像感測陣列用以擷取一影像資料PXO。影像感測陣列可依照設定支援一滾動快門(Rolling Shutter)機制與一全局快門(Global Shutter)機制其中之一。當影像感測陣列工作於滾動快門機制，該些畫素係逐列曝光並產生影像資料PXO，接著逐列提供影像資料PXO至類比數位轉換器陣列11。另一方面，當影像感測器工作於全局快門機制，所有的畫素被同時曝光，接著該些畫素再逐列提供影像資料PXO至類比數位轉換器陣列11。

由圖2可知，本實施例之畫素係4T(four-transistor)結構。各畫素包括感光元件PD、浮動擴散區FD、源極追隨器(source follower)SF、列選擇電晶體RSL、重置電晶體RST以及轉移電晶體(transfer transistor)TG。感光元件PD的一端耦接於轉移電晶體TG，而感光元件PD的另一端接地。轉移電晶體TG耦接於感光元件PD與浮動擴散區FD之間。源極追隨器SF之閘極耦接於浮動擴散區FD，且源極追隨器SF之汲極耦接於一電源供應端，以接收一供應電壓VDD。列選擇電晶體RSL的汲極耦接於源極追隨器SF的源極，且列選擇電晶體RSL的源極耦接於比較器110。重置電晶體RST耦接於電源供應端與浮動擴散區FD之間。此外，轉移電晶體TG的閘極、重置電晶體RST的閘極以及列選擇電晶體RSL的閘極分別耦接於驅動電路(圖2未繪示)。

感光元件PD用以感測入射光線，並對應產生電荷。感光元件 PD可例如為光電二極體、光電晶體、光閘(photo-gate)、釘札光電二極體(Pinned Photo Diode)或其組合等可將光轉換為電荷之電子元件。

浮動擴散區FD是由感光元件PD與源極追隨器SF間的寄生電容及/或另外設置的外掛電容所組成。浮動擴散區FD用以接收並儲存感光元件PD所產生的電荷。

轉移電晶體TG用以選擇性地將感光元件PD產生的電荷轉移至浮動擴散區FD。詳細地說，轉移電晶體TG受控於驅動電路輸出的轉移信號。當驅動電路輸出邏輯低準位的轉移信號截止轉移電晶體TG時，感光元件PD所產生的電荷即無法被傳送至浮動擴散區FD。而當驅動電路產生邏輯高準位的轉移信號導通轉移電晶體TG時，轉移電晶體TG會將感光元件PD所產生的電荷轉移傳送至浮動擴散區FD累積儲存。

源極追隨器SF於導通時會根據浮動擴散區FD輸出的電荷於源極追隨器SF的閘極形成的閘極電壓，對應產生影像資料PXO。列選擇電晶體RSL接收影像資料PXO，並根據驅動電路輸出的列選擇信號RSEL選擇性地將影像資料PXO輸出至比較器110。

重置電晶體RST用以根據驅動電路輸出的重置信號，選擇性地以電源供應端輸出的供應電壓VDD重置浮動擴散區FD。舉例來說，當重置信號為邏輯低準位時，重置電晶體RST會截止運作並下拉感光元件PD之陰極的電壓準位，此時，感光元件PD會感測入射光線並對應產生電荷儲存於浮動擴散區FD。而當重置信號為邏輯高準位時，重置電晶體RST即會被導通使得感光元件PD之陰極的電壓準位被重置為初始電位(亦即供應電壓VDD)，從而釋放清除殘留於浮動擴散區FD內的電荷，即重置浮動擴散區FD。

值得一提的是，於本實施例中，該些畫素係4T結構。然而，本發明並不以此為限。於其他實施例中，該些畫素亦可為3T(three-transistor)結構或5T(five-transistor)結構。若該些畫素係 3T結構，則該些畫素不包括轉移電晶體TG。若該些畫素係5T結構，則該些畫素除了感光元件PD、浮動擴散區FD、源極追隨器SF、列選擇電晶體RSL、重置電晶體RST以及轉移電晶體TG外，還包括一全局快門電晶體(global shutter transistor)。3T結構之畫素與5T結構之畫素的運作原理係所屬技術領域具通常知識者，在影像處理領域中常用的技術，故在此不再贅述。

電壓供應電路101包含適當的邏輯、電路和/或編碼，用以提供一擬設電壓V_dummy給比較器110。擬設電壓V_dummy係一穩定的固定電壓。比較器110根據擬設電壓V_dummy執行一自動校正(Auto Zero)功能，以解決比較器110之複數個電晶體因製程差異而不匹配的問題。

於本實施例中，電壓供應電路101係一種遮光畫素。舉例來說，遮光畫素的結構與前述之畫素相同，例如為4T結構之畫素。與前述之畫素不同的是，遮光畫素的感光元件PD被遮蔽而不會受到入射光線的影響。因此，遮光畫素的浮動擴散區FD的電壓穩定。接著遮光畫素根據浮動擴散區FD提供穩定的擬設電壓V_dummy給比較器110，比較器110再執行自動校正功能。

本實施例並不限定電壓供應電路101的結構。於其他實施例中，電壓供應電路101可以是3T結構的遮光畫素、5T結構的遮光畫素或是其他可提供固定電壓的電路。然而，為了方便製作，電壓供應電路101的結構被設計成與影像感測陣列之畫素相同。

以下將就比較器110的結構作進一步介紹。配合圖2，請參閱圖3，圖3是本發明實施例提供之比較器的示意圖。比較器110包括第一電晶體M1、第二電晶體M2、第三電晶體M3、第四電晶體M4、第一開關電晶體SW1、第二開關電晶體SW2以及電流源IS。於本實施例中，第一電晶體M1以及第二電晶體M2為N型金氧半場效電晶體，而第三電晶體M3以及第四電晶體M4為P型金氧半場效電晶體。

第一電晶體M1的源極耦接於電流源IS，且第一電晶體M1的汲極耦接於第三電晶體M3。第二電晶體M2的源極耦接於電流源IS，且第二電晶體M2的汲極耦接於第四電晶體M4。電流源IS用以控制流經第一電晶體M1以及第二電晶體M2的電流量。第一電晶體M1的閘極耦接於第一電容C1。第二電晶體M2的閘極耦接於第二電容C2。第四電晶體M4的閘極耦接於第四電晶體M4的汲極，且第四電晶體M4的汲極還耦接於計數器111。

此外，第一開關電晶體SW1電性連接於第一電晶體M1之汲極與閘極之間。第二開關電晶體SW2電性連接於第二電晶體M2汲極與閘極之間。於本實施例中，第一開關電晶體SW1與第二開關電晶體SW2為P型金氧半場效電晶體。然而，本發明並不以此為限。於其他實施例中，第一開關電晶體SW1與第二開關電晶體SW2亦可以為N型金氧半場效電晶體。所屬技術領域具有通常知識者可依比較器110所承受的電壓大小來改變第一開關電晶體SW1與第二開關電晶體SW2的類型。

比較器110透過第一電晶體M1的閘極接收斜波電壓RDAC，並透過第二電晶體M2的閘極接收行畫素矩陣100提供的影像資料PXO。比較器110接著根據斜波電壓RDAC與影像資料PXO輸出比較結果至計數器111。

需注意的是，上述比較器110之結構僅為舉例說明，並非用以限制本發明。於其他實施例中，比較器110亦可以為不同的結構。

以下將根據圖3之比較器110的結構說明滾動快門機制與全局快門機制。請參閱圖4，圖4是傳統的比較器於滾動快門機制與全局快門機制的運作波形圖。斜波電壓RDAC為固定波形。比較器110被設計成可以依照設定支援滾動快門機制或全局快門機制。需注意的是，於本實施例中，影像感測器10並不包括電壓供應陣列，或是電壓供應陣列之電壓供應電路101並未向比較器110 提供擬設電壓V_dummy。

首先，影像感測陣列運作於滾動快門機制的說明如下。影像感測器10之影像感測陣列中的畫素係逐列地被曝光。於時間點T1，比較器110執行自動校正功能。影像感測陣列中第一列的畫素完成曝光後，該些畫素之轉移電晶體TG尚未導通，故浮動擴散區FD並未接收到任何電荷。換言之，此時畫素輸出的影像資料PXO係參考電壓。畫素之列選擇電晶體RSL接收邏輯高準位的列選擇信號RSEL，使得畫素開始提供邏輯高準位的影像資料PXO給對應的比較器110。比較器110之第一開關電晶體SW1與第二開關電晶體SW2處於導通(Turn On)狀態。因此，比較器110校正並記錄第一電晶體M1、第二電晶體M2、第三電晶體M3以及第四電晶體M4彼此間的偏移電壓V_offset，並將偏移電壓V_offset儲存於第一電容C1與第二電容C2中，以完成自動校正功能。換言之，時間點T1至時間點T2即為比較器110的自動校正期間。

值得一提的是，此時比較器110之第一端點V_dip的電位為供應電壓VDD與第三電晶體M3之工作電壓V_{th_p}的差值，即(VDD-V_{th_p})。比較器110之第二端點V_din的電位為供應電壓VDD與第四電晶體M4之工作電壓V_{th_p}的差值，即(VDD-V_{th_p})。

於時間點T2，比較器110進入第一比較期間。由於第一電容C1中已儲存了偏移電壓V_offset，第一端點V_dip的電位將變為(VDD-V_{th_p}+V_offset)。接著，第一端點V_dip的電位將隨著斜波電壓RDAC降低而開始下降。計數器111開始運作，以計算第一端點V_dip的電位下降至低於第二端點V_din的電位間所花費的時間。

此時，轉移電晶體TG尚未導通以將電荷轉移至浮動擴散區FD，故影像資料PXO係邏輯高準位的參考電壓。因此，第二端點V_din的電位將保持在(VDD-V_{th_p})。直到第一端點V_dip的電位低於第二端點V_din的電位，計數器111停止計數，並將內部的計數值輸出給影像處理電路12。也就是說，計數器111於第一比較期間所獲得的計數值係對應偏移電壓V_offset的大小。影像處理電路12將計數值轉換為影像的灰階度。換句話說，影像擷取裝置1透過計數器111將影像所代表的電壓轉換為時間的概念。影像處理電路12再將時間轉換為灰階度的概念。

具體來說，斜波信號RDAC係一種步階信號。計數器111的計數值對應到斜波信號RDAC的每一階。例如：計數值為1係對應步階信號的第一階，計數值為2係對應步階信號的第二階，以此類推。另外，計數值又可以對應到灰階值(0~255)之其中一者。據此，影像處理電路12可以直接根據計數器111輸出的計數值來判斷影像的二進位灰階值。

附帶一提，第一開關電晶體SW1與第二開關電晶體SW2在比較器進入比較模式(即第一比較期間或第二比較期間)後就被截止。

於時間點T3，比較器110進入第二比較期間。斜波電壓RDAC回到原本的邏輯準位，也就是第一端點V_dip的電位將回到(VDD-V_{th_p}+V_offset)。接著斜波電壓RDAC開始下降，使得第一端點V_dip的電位再次發生變化。計數器111將內部的計數值重置，並重新開始計數。此時，影像感測陣列中第一列的畫素之轉移電晶體TG被導通，使得畫素擷取的影像轉移至浮動擴散區FD。接著，該些畫素各自輸出邏輯低準位的影像資料PXO。影像資料PXO會藕荷進第二端點V_din，使得第二端點V_din的電位變為(VDD-V_{th_p}-｜△V｜)。△V代表真實的影像。

同理，計數器111計算第一端點V_dip的電位下降至低於第二端點V_din的電位間所花費的時間，並將計數值輸出給影像處理電路12。計數器111於第二比較期間所獲得的計數值係對應偏移電壓V_offset與真實的影像之絕對值的總和，即(V_offset+｜△V｜)。

附帶一提，為了確保比較器110可以正常運作，電流源IS的電位被設計成低於第二端點V_din的電位。因為第二端點V_din的電位低於電流源IS的電位的話，電流源IS無法正常地提供電流給比較器110內的元件。

於時間點T4，比較器110結束第二比較期間。列選擇信號RSEL變為邏輯低準位，使得列選擇電晶體RSL截止。影像處理電路12將第一比較期間與第二比較期間所獲得的計數值對應的灰階值相減，即可獲得真實的影像｜△V｜的灰階值。

另一方面，比較器110運作於全局快門機制的說明如下。影像感測器10之影像感測陣列中的所有的畫素被同時曝光，接著影像感測陣列再逐列提供影像資料PXO至對應的比較器110。值得一提的是，為了支援滾動快門機制，比較器110內的電晶體的偏壓被設定在相對高的準位。

於時間點T1，比較器110執行自動校正功能。由於該些畫素已經擷取了影像，此時比較器110接收的是邏輯低準位的影像資料PXO。比較器110校正並記錄第一電晶體M1、第二電晶體M2、第三電晶體M3以及第四電晶體M4彼此間的偏移電壓V_offset，並將偏移電壓V_offset儲存於第一電容C1與第二電容C2中，以完成自動校正功能。

值得一提的是，此時比較器110之第一端點V_dip的電位為供應電壓VDD與第三電晶體M3之工作電壓V_{th_p}的差值，即(VDD-V_{th_p})。比較器110之第二端點V_din的電位同樣為供應電壓VDD與第四電晶體M4之工作電壓V_{th_p}的差值，即(VDD-V_{th_p})。

於時間點T2，比較器110進入第一比較期間。第一端點V_dip的電位為(VDD-V_{th_p}+V_offset)，且第一端點V_dip的電位將隨著斜波電壓RDAC降低而開始下降。計數器111開始運作，以計算第一端點V_dip的電位下降至低於第二端點V_din的電位間所花費的時間。此時，該些畫素已經曝光完畢，故影像資料PXO依然維持在邏輯低準位。換言之，第二端點V_din的電位將保持在(VDD-V_{th_p})，且低於第一端點V_dip的電位。

於時間點T3，比較器110進入第二比較期間。此時，畫素之重置電晶體RST被導通，使得浮動擴散區FD被重置。換言之，比較器110收到的是邏輯高準位的影像資料PXO，即參考電壓。而真實的影像△V所對應的電壓同樣會藕荷進第二端點V_din，使得第二端點V_din的電位變為(VDD-V_{th_p}+｜△V｜)。也就是說，比較器110運作於滾動快門機制與全局快門機制時，第二端點V_din會有數種不同的偏壓，造成比較器110的設計困難。

另一方面，類比數位轉換器陣列11之第二電容C2已經儲存了偏移電壓V_offset。此時再接收邏輯高準位的影像資料PXO，第二開關電晶體SW2會被誤觸而導通，使得第二電容C2內所儲存的電荷流失。也就是說，比較器110無法完成自動校正。

另外，比較器110的工作區間亦會因為接收邏輯高準位的影像資料PXO而被破壞。舉例來說，比較器110的工作區間在0~3.3V，其中比較器110中的每一個元件都要消耗一個工作電壓。電流源IS同樣要消耗一個工作電壓(例如0.5V)，且第二端點V_din的電位不能低於電流源IS的工作電壓。假設比較器110內的偏壓保持在2.8V，此時再進來一個邏輯高準位的影像資料PXO(例如0.6V)，比較器110所承受的電壓會超過工作區間，造成各元件不能正常地運作。

為了解決上述的問題，可以增加比較器110的工作區間。然而，若將比較器110的工作區間做的太大，會使得比較器110的製造成本提高，且高電位的工作區間鮮少被使用。

因此，本發明實施例採用不同的方式來解決上述的問題，使得影像感測陣列與比較器110可以支援滾動快門機制或全局快門機制。請參閱圖5，圖5是本發明實施例提供之比較器的運作波形圖。於圖4之實施例不同的是，影像感測器10還透過電壓供應陣列向比較器110提供擬設電壓V_dummy。

以下將先就影像感測陣列運作於全局快門機制進行說明。於時間點T1，比較器110進入自動校正期間，以執行自動校正功能。影像感測器10之影像感測陣列中的所有的畫素被同時曝光。此時，列選擇信號RSEL保持邏輯低準位，使得列選擇電晶體RSL截止，且該些畫素擷取到的影像資料PXO並未輸入比較器110。

取而代之，電壓供應陣列之電壓供應電路101開始向對應的比較器110提供邏輯高準位的擬設電壓V_dummy。比較器110根據邏輯高準位的擬設電壓V_dummy完成自動校正功能，並將偏移電壓儲存於第一電容C1與第二電容C2。此時比較器110之第一端點V_dip與第二端點V_din的電位同樣為(VDD-V_{th_p})。

於時間點T2，比較器110進入比較模式。電壓供應陣列停止供應擬設電壓V_dummy。第一端點V_dip的電位為(VDD-V_{th_p}+V_offset)，且第一端點V_dip的電位隨著斜波電壓RDAC降低而開始下降。另外，列選擇信號RSEL轉變為邏輯高準位，以導通列選擇電晶體RSL。該些畫素開始將擷取到的影像資料PXO輸入比較器110。此時真實的影像△V所對應的電壓會藕荷進第二端點V_din，使得第二端點V_din的電位變為(VDD-V_{th_p}-｜△V｜)。此時第二端點V_din的電位相當於在上述滾動快門機制之第二比較期間時第二端點V_din的電位。

比較器110比較第一端點V_dip的電位與第二端點V_din的電位，並輸出第一比較結果給計數器111。計數器111接著根據第一比較結果計算第一端點V_dip的電位下降至低於第二端點V_din的電位間所花費的時間，並將對應的計數值輸出至影像處理電路12。計數器111所獲得的計數值係對應偏移電壓V_offset與真實的影像之絕對值的總和，即(V_offset+｜△V｜)。

於時間點T3，比較器110進入第二比較期間。第一端點V_dip的電位將回到(VDD-V_{th_p}+V_offset)。此時，畫素之重置電晶體RST被導通，使得浮動擴散區FD被重置。換言之，比較器110收到的是邏輯高準位的影像資料PXO，即參考電壓。第二端點V_din的電位將回到(VDD-V_{th_p})，相當於在上述滾動快門機制之第一比較期間時第二端點V_din的電位。由此可知，比較器110在滾動快門機制與全局快門機制下具有相同的偏壓。因此，影像擷取裝置1可以使用同一套類比數位轉換器陣列11與影像處理電路12來處理影像感測器10運作於滾動快門機制以及全局快門機制時產生的影像資料PXO。

比較器110比較第一端點V_dip的電位與第二端點V_din的電位，並輸出第二比較結果給計數器111。計數器111同樣根據第二比較結果計算第一端點V_dip的電位下降至低於第二端點V_din的電位間所花費的時間，並將對應的計數值輸出至影像處理電路12。此時，計數器111所獲得的計數值係對應偏移電壓V_offset的大小。

於時間點T4，比較器110結束第二比較期間。列選擇信號RSEL變為邏輯低準位，使得列選擇電晶體RSL截止。影像處理電路12將第一比較期間與第二比較期間所獲得的計數值對應的灰階值相減，以獲得真實的影像｜△V｜的灰階值。

如此一來，影像感測陣列運工作於全局快門機制時，比較器110還是能夠正常地運作，使得影像處理電路12可以從影像感測陣列提供的影像資料PXO中獲取真正的影像｜△V｜。

附帶一提，影像感測陣列運作於滾動快門機制時，電壓供應電路101同樣可以向對應的比較器110提供邏輯高準位的擬設電壓V_dummy，以供比較器110完成自動校正。然而，本發明並不對此做限制。其理由在於，當影像感測陣列運作於滾動快門機制時，該些畫素係在比較器110完成自動校正後，對應的轉移電晶體TG才會導通，使得電荷轉移至浮動擴散區FD。該些畫素在自動校正期間同樣係提供邏輯高準位的電壓給比較器110進行自動校正。因此，在影像感測陣列運作於滾動快門機制時，電壓供應電路101亦可以不提供擬設電壓V_dummy給比較器110。

此外，本發明實施例所提供之影像感測器及使用其的影像擷取裝置，還利用類比數位轉換器陣列之計數器將影像感測器擷取的影像資料轉換為二進位的形式。由於影像處理電路同樣係以二進位進行運算，影像處理電路可以不用花費時間在轉換影像資料的格式。

以上所述，僅為本發明最佳之具體實施例，惟本發明之特徵並不侷限於此，任何熟悉該項技藝者在本發明之領域內，可輕易思及之變化或修飾，皆可涵蓋在以下本案之專利範圍。