KR20220153909A - 아날로그-디지털 변환 회로, 이미지 센싱 장치 및 그 동작방법 - Google Patents

아날로그-디지털 변환 회로, 이미지 센싱 장치 및 그 동작방법 Download PDF

Info

Publication number
KR20220153909A
KR20220153909A KR1020210061502A KR20210061502A KR20220153909A KR 20220153909 A KR20220153909 A KR 20220153909A KR 1020210061502 A KR1020210061502 A KR 1020210061502A KR 20210061502 A KR20210061502 A KR 20210061502A KR 20220153909 A KR20220153909 A KR 20220153909A
Authority
KR
South Korea
Prior art keywords
analog
auto
pixel
zero
sensing device
Prior art date
Application number
KR1020210061502A
Other languages
English (en)
Inventor
전진욱
권오준
김진선
김학순
김한상
서강봉
서성욱
송정은
신민석
이선영
이은창
이후찬
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020210061502A priority Critical patent/KR20220153909A/ko
Priority to US17/574,181 priority patent/US11647308B2/en
Priority to CN202210479571.2A priority patent/CN115835039A/zh
Publication of KR20220153909A publication Critical patent/KR20220153909A/ko

Links

Images

Classifications

    • H04N5/378—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607—Offset or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H04N5/3741—
    • H04N5/37455—
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명의 실시예에 따른 아날로그-디지털 변환 회로는 픽셀 어레이에 구비된 복수의 픽셀 신호에 대해 아날로그-디지털 변환을 수행하는 아날로그-디지털 변환부; 상기 아날로그-디지털 변환부에 램프 신호를 제공하는 램프신호 발생기; 및 상기 아날로그-디지털 변환기에 의해 리드아웃이 완료된 로우 픽셀을 이용하여 오토-제로 동작을 수행하도록 아날로그-디지털 변환기에 기준 전압을 제공하는 오토-제로 제어부를 포함한다.

Description

아날로그-디지털 변환 회로, 이미지 센싱 장치 및 그 동작방법{ANALOG-TO-DIGITAL CONVERTING CIRCUIT, IMAGE SENSOR AND OPERATION METHOD THEREOF}
본 발명은 반도체 설계 기술에 관한 것으로서, 더욱 상세하게는 아날로그-디지털 변환 회로, 이미지 센싱 장치 및 그 동작방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다.
특히, 영상기기의 급속한 발전으로 이미지 센서가 장착된 카메라, 캠코더 등의 이미지 촬영 장치에 대한 개발이 가속화되고 있다. 이러한 이미지 촬영 장치는 이미지를 촬영하여 기록 매체에 기록함과 동시에, 언제든지 재생시킬 수 있어 사용자가 급속하게 증가하고 있다. 이에 따라 성능 및 기능에 대한 사용자의 요구도 점차 높아지고 있으며, 소형, 경량화, 저전력화와 더불어 고성능화 및 다기능화가 추구되고 있다.
이와 같은 이미지 촬영 장치에서 아날로그-디지털(analog-to-digital) 변환 전에 아날로그-디지털 변환기(ADC)의 오프셋(offset)을 보상하기 위해서 오토-제로잉(auto-zeroing) 동작이 필요하다. 픽셀이 4-T(4개의 트랜지스터로 구성) 방식으로 동작하는 경우에 리드아웃(readout) 시간 동안에 픽셀을 플러싱한(flushing) 후 그 출력을 오토-제로잉(AZ) 기준 전압으로 사용할 수 있다. 그러나, 픽셀이 3-T(3개의 트랜지스터로 구성) 방식으로 동작하는 경우에는 픽셀 리드아웃(readout) 시간 동안에 픽셀 플러싱(flushing)을 할 수 없기 때문에 오토-제로잉 기준 전압을 별도로 인가해 주어야하는 하므로 별도의 로우 픽셀의 추가에 따른 면적의 확대가 발생되는 문제점이 있다.
본 발명의 실시예가 해결하고자 하는 기술적 과제는 리드아웃이 완료된 로우 픽셀을 이용하여 오토-제로잉 동작을 위한 기준전압을 생성하는 아날로그-디지털 변환기, 이미지 센싱 장치 및 이를 구동하는 방법을 제공하는 데 있다.
본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 아날로그-디지털 변환 회로는 픽셀 어레이에 구비된 복수의 픽셀 신호에 대해 아날로그-디지털 변환을 수행하는 아날로그-디지털 변환부; 상기 아날로그-디지털 변환부에 램프 신호를 제공하는 램프신호 발생기; 및 상기 아날로그-디지털 변환기에 의해 리드아웃이 완료된 로우 픽셀을 이용하여 오토-제로 동작을 수행하도록 아날로그-디지털 변환기에 기준 전압을 제공하는 오토-제로 제어부를 포함할 수 있다.
또한, 상기 오토-제로 제어부는 상기 아날로그-디지털 변환부에 제공되는 오토-제로 신호를 차단하여 상기 리드아웃이 완료된 로우 픽셀의 픽셀 신호가 상기 아날로그-디지털 변환기에 입력 신호로 인가되고, 상기 램프신호 발생기는 상기 아날로그-디지털 변환기의 다른 입력 단자에 오토-제로 기준 전압을 제공할 수 있다.
또한, 상기 오토-제로 제어부는 오토-제로 동작을 초기화하도록 초기화 신호를 생성할 수 있다.
또한, 상기 복수의 픽셀 각각은 3개의 트랜지스터 구조로 이루어질 수 있다.
또한, 상기 아날로그-디지털 변환부는 오토-제로 제어부에서 제공되는 오토-제로 신호에 따라 상기 픽셀 어레이로부터 제공되는 각 픽셀 신호와 상기 램프 신호 발생 장치로부터 제공되는 램프 신호를 비교하는 비교부; 및 상기 비교부로부터의 각 출력 신호에 따라 클럭을 카운팅하기 위한 카운팅부를 포함할 수 있다.
본 발명의 일 실시예에 따른 이미지 센싱 장치는 입사광에 상응하는 픽셀 신호를 출력하기 위한 복수의 픽셀을 구비한 픽셀 어레이; 상기 픽셀 어레이 내의 픽셀을 로우 라인별로 선택하여 제어하기 위한 로우 디코더; 픽셀 어레이에 구비된 복수의 픽셀 신호에 대해 아날로그-디지털 변환을 수행하는 아날로그-디지털 변환부; 상기 아날로그-디지털 변환부에 램프 신호를 제공하는 램프신호 발생기; 상기 아날로그-디지털 변환기에 의해 리드아웃이 완료된 로우 픽셀을 이용하여 오토-제로 동작을 수행하도록 아날로그-디지털 변환기에 기준 전압을 제공하는 오토-제로 제어부; 상기 로우 디코더와 상기 램프신호 발생기와 상기 카 아날로그-디지털 변환부 및 컬럼 리드아웃 회로의 동작을 제어하기 위한 제어부; 및 상기 제어부의 제어에 따라 픽셀 데이터를 출력하는 상기 컬럼 리드아웃 회로를 포함할 수 있다.
또한, 상기 아날로그-디지털 변환부는 상기 오토-제로 제어부에서 제공되는 오토-제로 신호에 따라 상기 픽셀 어레이로부터 제공되는 각 픽셀 신호와 상기 램프 신호 발생 장치로부터 제공되는 램프 신호를 비교하는 비교부; 및 상기 비교부로부터의 각 출력 신호에 따라 클럭을 카운팅하기 위한 카운팅부를 포함할 수 있다.
또한, 상기 오토-제로 제어부는 상기 비교부에 제공되는 오토-제로 신호를 차단하여 상기 리드아웃이 완료된 로우 픽셀의 픽셀 신호가 상기 비교부의 입력 신호로 인가되고, 상기 램프신호 발생기는 상기 비교부의 다른 입력 단자에 오토-제로 기준 전압을 제공할 수 있다.
또한, 상기 오토-제로 제어부는 오토-제로 동작을 초기화하도록 초기화 신호를 생성할 수 있다.
또한, 상기 제어부는 상기 램프신호 발생기의 전압을 기 설정된 오프셋만큼 상승시켜 상기 비교부의 출력을 "+"상태로 전환할 수 있다.
또한, 상기 제어부는 상기 아날로그-디지털 변환부를 동작시켜 상기 복수의 픽셀 각각의 리셋 트랜지스터의 리셋 전압의 변환 결과를 저장할 수 있다.
또한, 상기 복수의 픽셀중 첫번째 로우 픽셀이 더미 로우 픽셀인 경우에 상기 오토-제로 제어부는 상기 오토-제로 신호를 차단하고 상기 리드아웃이 완료된 로우 픽셀 대신에 상기 첫번째 로우 픽셀의 오토-제로 동작을 수행할 수 있다.
또한, 상기 복수의 픽셀 각각은 3개의 트랜지스터 구조로 이루어질 수 있다.
본 발명의 다른 실시예에 따른 이미지 센싱 장치를 구동하는 방법은 복수의 픽셀을 구비하는 픽셀 어레이로부터 제공되는 픽셀 신호가 아날로그-디지털 변환부를 통해 변환되어 픽셀 데이터로 출력되는 이미지 센싱 장치에 있어서, 상기 복수의 픽셀 각각에 구비된 리셋 트랜지스터의 스위치를 닫아 포토다이오드(PD)와 플로팅(FD) 노드를 비우는 플러싱 동작을 수행하는 단계; 상기 리셋 트랜지스터의 스위치를 오픈하여 빛에 노출된 시간동안 생성된 전하를 상기 플로팅 노드에 축적시키는 인터그레이션 단계; 및 상기 복수의 필셀중 상기 아날로그-디지털 변환기에 의해 리드아웃이 완료된 로우 픽셀을 이용하여 기준 전압을 제공하는 오토-제로 동작을 수행하는 단계를 포함할 수 있다.
또한, 상기 오토-제로 동작을 수행하는 단계는 상기 아날로그-디지털 변환부에 제공되는 오토-제로 신호를 차단하여 상기 리드아웃이 완료된 로우 픽셀의 픽셀 신호가 상기 아날로그-디지털 변환부의 입력 단자에 상기 기준 전압으로 인가되고, 상기 아날로그-디지털 변환기의 다른 입력 단자에 램프 신호가 제공되는 단계를 포함할 수 있다.
또한, 상기 오토-제로 동작을 수행하는 단계는 상기 리드아웃이 완료된 로우 픽셀의 선택 트랜지스터의 스위치가 닫힌 동안 상기 리드아웃이 완료된 로우 픽셀의 리셋 트랜지스터의 스위치를 닫아서 플로팅 노드를 비우는 단계를 더 포함할 수 있다.
또한, 상기 이미지 센싱 장치를 구동하는 방법은 상기 오토-제로 동작을 초기화하도록 초기화 신호를 생성하는 단계를 더 포함할 수 있다.
또한, 상기 이미지 센싱 장치를 구동하는 방법은 상기 램프 신호의 전압을 기 설정된 오프셋만큼 상승시켜 상기 비교부의 출력을 "+"상태로 전환하는 단계를 더 포함할 수 있다.
본 발명의 실시예에 따른 아날로그-디지털 변환 회로, 이미징 센싱 장치 및 그 동작방법은 아날로그-디지털 변환기에 의해 리드아웃이 완료된 로우 픽셀을 이용하여 오토-제로 동작을 수행하도록 아날로그-디지털 변환기에 기준 전압을 제공할 수 있다.
이를 통해 오토-제로 동작을 위한 추가적인 별도의 로우 픽셀을 필요로 하지 않아 면적을 줄일 수 있다.
또한, 리드아웃(ReadOut)되는 로우 픽셀과 인접한 로우 픽셀이 사용되므로 IR 드롭에 의한 영향을 적게 받을 수 있다.
본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다
도 1은 본 발명의 일 실시예에 따른 이미지 센싱 장치를 나타내는 도면이다.
도 2는 도 1에 도시된 픽셀이 3T 구조로 이루어진 회로를 나타내는 도면이다.
도 3은 도 1에 도시된 픽셀 어레이에서 리드아웃이 완료된 픽셀로부터 기준 전압이 아날로그-디지털 변환 회로로 제공되는 개념을 나타내는 도면이다.
도 4은 본 발명의 다른 실시예에 따른 이미징 센싱 장치의 동작을 나타내는 도면이다.
도 5는 본 발명의 일 실시예에 따른 이미지 센싱 장치가 적용된 시스템의 일 실시예를 설명하는 블록도를 나타내는 도면이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부 도면을 참조하여 설명하기로 한다.
그리고 명세서 전체에서, 어떤 부분이 다른 부분과 "접속"되어 있다고 할 때 이는 "직접적으로 접속"되어 있는 경우뿐만 아니라 그 중간에 다른 회로를 사이에 두고 "전기적으로 접속"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함" 또는 "구비"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함하거나 구비할 수 있는 것을 의미한다. 또한, 명세서 전체의 기재에 있어서 일부 구성요소들을 단수형으로 기재하였다고 해서, 본 발명이 그에 국한되는 것은 아니며, 해당 구성요소가 복수 개로 이루어질 수 있음을 알 것이다.
이하, 도 1 내지 도 3을 참조하여 본 발명의 일 실시예에 따른 이미지 센싱 장치를 설명하는데, 도 1은 본 발명의 일 실시예에 따른 이미지 센싱 장치를 나타내는 도면이고, 도 2는 도 1에 도시된 픽셀이 3T 구조로 이루어진 회로를 나타내는 도면이며, 도 3은 도 1에 도시된 픽셀 어레이에서 리드아웃이 완료된 픽셀로부터 기준 전압이 아날로그-디지털 변환 회로로 제공되는 개념을 나타내는 도면이다.
도 1에 도시된 이미지 센싱 장치(100)는 픽셀 어레이(10), 로우 디코더(20), 오토-제로 제어부(25), 램프신호 발생기(30), 비교부(40), 카운팅부(50), 컬럼 리드아웃 회로(70) 및 제어부(80)를 포함한다. 이때, 비교부(40) 및 카운팅부(50)는 아날로그-디지털 변환부(90)에 포함될 수 있다.
픽셀 어레이(10)는 입사광에 상응하는 픽셀 신호를 출력하는 복수의 픽셀(11)을 구비할 수 있다.
본 실시예에서는 도 2에 도시된 바와 같이 3개의 트랜지스터로 이루어지는 3T 방식의 픽셀 구조가 일 예로 적용될 수 있다.
도 2에 도시된 3T 방식의 픽셀 구조에서 PD는 포토다이오드(PhotoDiode)를 나타내고, RX는 리셋 트랜지스터를 나타내며, DX는 증폭 트랜지스터를 나타내고, SX는 선택 트랜지스터를 나타낸다.
리셋 트랜지스터(RX)에서 리셋 신호(RST)에 따라 리셋되어 FD가 비어진 후 빛이 PD를 통해 FD(플로팅) 노드에 축적되고 선택 트랜지스터(SX)의 선택신호(SEL)에 따라 픽셀 출력라인(41)을 통해 픽셀 신호가 출력될 수 있다.
3T 방식의 픽셀 구조는 본 발명이 속한 기술분야의 당업자에게 널리 알려진 공지의 기술에 해당되므로 3T 방식의 픽셀 구조의 상세한 동작 설명은 생략한다.
로우 디코더(20)는 제어부(80)의 제어에 따라 픽셀 어레이(10)내의 복수의 픽셀을 로우 라인별로 각각 선택하여 그 동작을 제어할 수 있다.
오토-제로 제어부(25)는 아날로그-디지털 변환기(90)에 의해 복수의 픽셀중 리드아웃이 완료된 로우 픽셀을 이용하여 비교부(40)의 오토-제로 동작을 수행하도록 제어부(80)의 제어에 따라 램프신호 발생기(30)에서 생성된 램프신호(Vramp)를 기준 전압으로 아날로그-디지털 변환기(90)에 제공할 수 있다.
특히, 오토-제로 제어부(25)는 비교부(40)에 제공되는 오토-제로(auto-zero) 신호를 차단하여 리드아웃이 완료된 로우 픽셀의 픽셀 신호가 상기 비교부의 입력 신호로 인가될 수 있다.
이때, 오토-제로 신호는 램프신호 발생기(30)에서 생성되는 램프 신호(Vramp)와 픽셀 어레이(10)에서 제공되는 픽셀 신호(Vp)의 전압값이 비교부(40)에서 비교되어 매칭되는 타이밍을 찾을 때 램프 신호(Vramp)을 미세 조정하는 오프셋 값에 따른 동작 신호를 의미한다.
또한 오토-제로 제어부(25)는 제어부(80)의 제어에 따라 비교부(40)의 오토-제로 동작을 초기화하도록 초기화 신호를 생성하여 비교부(40)에 제공할 수 있다.
램프신호 발생기(30)는 비교부(40)에 램프 신호(Vramp)를 생성하여 제공할 수 있다. 특히, 램프신호 발생기(30)는 비교부(40)의 다른 입력 단자에 램프 신호(Vramp)를 오토-제로잉 동작의 기준 전압으로 제공할 수 있다.
램프　신호(Vramp)는 시간이 경과함에 따라 전압 레벨이 감소(또는 증가)하는　신호이기 때문에, 결국 비교부(40)에 입력되는 두　신호의 값이 일치하는 시점이 생기게 된다. 이렇게 일치하는 시점을 지나게 되면서 비교부(40)에서 출력되는 비교　신호의 값에 반전이 일어날 수 있다.
비교부(40)는 복수의 비교기(41)를 구비하고, 오토-제로 제어부(25)에서 제공되는 오토-제로 신호에 따라 픽셀 어레이(10)로부터 제공되는 각 픽셀 신호와 램프 신호 발생기로부터 제공되는 램프 신호를 비교하여 비교결과를 논리 하이 또는 논리 로우값으로 출력할 수 있다.
특히, 비교부(40)는 오토-제로 제어부(25)의 제어에 따라 리드아웃이 완료된 로우 픽셀의 픽셀 신호를 입력받아 램프신호 발생기(30)에서 제공된 램프신호와 비교할 수 있다.카운팅부(50)는 복수의 카운터(51)를 구비하고, 비교부(40)로부터의 각 출력 신호에 따라 클럭을 카운팅할 수 있다.
즉, 카운팅부(50)는 램프　신호(Vramp)가 하강(또는 상승)하는 시점부터 비교부(40)로부터 출력되는 비교　신호가 반전되는 순간까지 제어부(80)로부터의 클럭을 카운팅하여 카운팅 정보를 출력한다. 여기서, 각각의 카운터는 제어부(80)로부터의 리셋　신호에 따라 초기화될 수 있다.
컬럼 리드아웃 회로(70)는 카운팅부(50)의 출력 신호를 제어부(80)의 제어에 따라 순차적으로 픽셀 데이터(PXDATA)로 출력할 수 있다.
제어부(80)는 로우 디코더(20), 오토-제로 제어부(25), 램프신호 발생기(30), 아날로그-디지털 변환기 및 컬럼 리드아웃 회로(70)의 동작을 제어할 수 있다.
또한, 제어부(80)는 램프신호 발생기(30)의 전압을 기 설정된 오프셋만큼 상승시켜 비교부(40)에서 램프 신호(Vramp)와 픽셀 신호(Vp)와의 비교를 통해 비교부(40)의 출력을 "논리하이(+)"상태로 전환할 수 있다.
또한, 제어부(80)는 상기 아날로그-디지털 변환부(90)를 동작시켜 복수의 픽셀 각각의 리셋 트랜지스터(RX)의 리셋 전압의 변환 결과를 메모리부(미도시)에 저장할 수 있다.
한편, 복수의 픽셀중 첫번째 로우 픽셀이 더미 로우 픽셀인 경우에 상기 오토-제로 제어부(25)는 오토-제로 신호를 차단하고 이전 로우 픽셀 대신에 픽셀 어레이의 첫번째 로우 픽셀의 오토-제로 동작을 직접 수행할 수 있다. 이때, 상기 더미 로우 픽셀은 기 설정된 값으로서 미리 설정될 수 있다.
이하, 도 4를 참조하여 본 발명의 일 실시예에 따른 이미지 센싱 장치의 동작 방법을 설명하는데, 도 4는 본 발명의 일 실시예에 따른 이미지 센싱 장치의 동작을 설명하는 흐름도이다.
도 4에 도시된 바와 같이, 본 발명의 일 실시예에 따른 이미지 센싱 장치의 동작은 복수의 픽셀에 대한 플러싱 동작을 수행하는 단계(S410), 인터그레이션 단계(S420) 및 리드아웃(ReadOut) 동작(S430 내지 S470)를 포함할 수 있다.
S410단계에서는 픽셀 어레이(도 1의 10)에 구비된 복수의 픽셀 각각에 구비된 리셋 트랜지스터(도 2의 RX)의 스위치를 닫아 포토다이오드(도 2의 PD)와 플로팅(도 2의 FD) 노드를 비우는 플러싱 동작을 수행할 수 있다.
S420단계에서는 리셋 트랜지스터(도 2의 RX)의 스위치를 오픈하여 빛에 노출된 시간동안 생성된 전하를 플로팅(도 2의 FD) 노드에 축적시킬 수 있다.
리드아웃 동작(S430 내지 S470)에서는 복수의 필셀중 아날로그-디지털 변환기에 의해 리드아웃이 완료된 이전 로우 픽셀을 이용하여 기준 전압을 제공할 수 있다.
S430에서는 이전 로우 픽셀의 선택 트랜지스터(도 2의 SX)의 스위치가 닫힌 동안 이전 로우 픽셀의 리셋 트랜지스터(도 2의 RX)의 스위치를 닫아서 플로팅(FD) 노드의 전하를 비울 수 있다.
S440에서는 이전 로우의 리셋 트랜지스터(도 2의 RX)의 스위치를 오픈하고, 오토-제로 신호를 차단하여 픽셀 출력이 아날로그-디지털 변환부의 비교부(40)의 입력단자에 기준 전압으로 인가되고, 램프신호 발생기(30)는 램프신호를 비교부(40)의 다른 입력 단자에 오토-제로 기준 전압으로 인가할 수 있다.
S450에서는 오토-제로 제어부에서 오토-제로 동작을 초기화하도록 초기화 신호를 생성할 수 있다.
S460에서는 램프 신호의 전압을 기 설정된 오프셋만큼 상승시켜 비교부(40)의 출력을 "+"상태로 전환할 수 있다.
S470에서는 아날로그-디지털 변환부의 동작을 통해 픽셀(11)의 리셋 신호(도 2의 RST) 전압의 변환 결과를 저장할 수 있다.
한편, 복수의 픽셀중 첫번째 로우 픽셀이 더미 로우 픽셀인 경우에는 오토-제로 신호를 차단하고 이전 로우 픽셀 대신에 픽셀 어레이의 첫번째 로우 픽셀의 오토-제로 동작이 직접 수행될 수 있다.
이하, 도 5를 참조하여 본 발명의 일시예에 따른 이미지 센싱 장치가 적용된 시스템의 일 실시예를 설명한다. 도 5는 본 발명의 일시예에 따른 이미지 센싱 장치가 적용된 시스템의 일 실시예를 설명하는 블록도를 나타낸다.
도 5에 도시된 시스템은 퍼스널 컴퓨터 시스템, 데스크탑 컴퓨터, 랩탑 또는 노트북 컴퓨터, 메인프레임 컴퓨터 시스템, 핸드헬드 컴퓨팅 디바이스, 셀룰러 폰, 스마트폰, 모바일 폰, 워크스테이션, 네트워크 컴퓨터, 소비자 디바이스, 애플리케이션 서버, 저장 디바이스, 지능형 디스플레이, 주변장치 디바이스 그 예로서 스위치, 모뎀, 라우터, 기타 등등, 또는 일반적으로 임의의 유형의 컴퓨팅 디바이스를 포함하지만, 이에 제한되지 않는 다양한 유형들의 컴퓨팅 디바이스 중 어느 것일 수 있다.
도 5에 예시된 시스템은 시스템-온-칩(system-on-a-chip, SOC)을 나타낼 수 있다. 이름에서 암시되는 바와 같이, SOC(1000)의 컴포넌트들은 집적 회로 "칩"처럼 단일 반도체 기판 상에 집적될 수 있다. 몇몇 실시예에서, 컴포넌트들은 시스템에서 둘 이상의 별개의 칩 상에 구현될 수 있다. SOC(1000)는 본 명세서에서 예시로서 사용될 것이다.
예시된 실시예에서, SOC(1000)의 컴포넌트들은 중앙 프로세싱 유닛(CPU) 컴플렉스(1020), 온-칩 주변장치 컴포넌트들(1040A 및 1040B)(보다 간략하게, "주변장치들"), 메모리 제어기(MC)(1030), 이미지 신호 프로세서(400) 및 통신 패브릭(fabric)(1010)을 포함할 수 있다.
SOC(1000)는 또한 추가 컴포넌트들에, 그 예로서 메모리(1800) 및 이미지 센서(100)에 결합될 수 있다. 컴포넌트들(1020, 1030, 1040A 및 1040B, 그리고 400) 모두는 통신 패브릭(1010)에 결합될 수 있다. 메모리 제어기(1030)는 사용 중에 메모리(1800)에 결합될 수 있고, 주변장치(1040B)는 사용 중에 외부 인터페이스(1900)에 결합될 수 있다.
예시되는 실시예에서, CPU 컴플렉스(1020)는 하나 이상의 프로세서(1024) 및 레벨 2 캐시(L2, 1022)를 포함할 수 있다. 주변장치들(1040A 및 1040B)은 SOC(1000)에 포함된 추가 하드웨어 기능성의 임의의 세트일 수 있다. 예를들어, 주변장치들(1040A 및 1040B)은 하나 이상의 디스플레이 디바이스들 상에 비디오 데이터를 디스플레잉 하도록 구성된 디스플레이 제어기들, 그래픽 프로세싱 유닛(GPU)들, 비디오 인코더/디코더들, 스케일러(scaler)들, 로테이터(rotator)들, 블렌더(blender)들, 기타 등등을 포함할 수 있다.
이미지 신호 프로세서(400)는 이미지 센서(100)(또는 다른 이미지 센서)로부터 이미지 캡처 데이터를 프로세싱할 수 있다. 이미지 센서(100)는 도 1 내지 도 4에 도시된 이미지 센서(100)의 구성 및 동작이 적용될 수 있다. 예를 들어, 이미지 센서(100)는 아날로그-디지털 변환기에 의해 리드아웃이 완료된 이전 로우 픽셀을 이용하여 오토-제로 동작을 수행하도록 아날로그-디지털 변환기에 기준 전압을 제공할 수 있다.
주변장치들은 또한 오디오 주변장치들 그 예로서 마이크로폰들, 스피커들, 마이크로폰들 및 스피커들에 대한 인터페이스들, 오디오 프로세서들, 디지털 신호 프로세서들, 믹서들, 기타 등등을 포함할 수 있다. 주변장치들은, 인터페이스들 그 예로서 범용 직렬 버스(USB), PCI 익스프레스(PCIe)를 포함한 주변장치 컴포넌트 인터커넥트(PCI), 직렬 및 병렬 포트들, 기타 등등을 포함한 SOC(1000) 외부의 다양한 인터페이스들(1900)에 대한 주변장치 인터페이스제어기들(예컨대, 주변장치(1040B))을 포함할 수 있다. 주변장치들은 네트워킹 주변장치들 그 예로서 미디어 액세스 제어기(MAC)들을 더 포함할 수 있다.
CPU 컴플렉스(1020)는 SOC(1000)의 CPU 역할을 하는 하나 이상의 CPU 프로세서들(1024)을 포함할 수 있다. 시스템의 CPU는 시스템, 그 예로서 운영체제의 메인 제어 소프트웨어를 실행하는 프로세서(들)를 포함할 수 있다. 일반적으로, 사용 중 CPU에 의해 실행되는 소프트웨어는 시스템의 다른 컴포넌트들을 제어하여 소기의 시스템의 기능성을 실현할 수 있다. 프로세서들(1024)은 또한 다른 소프트웨어, 그 예로서 애플리케이션 프로그램들을 실행할 수 있다. 애플리케이션 프로그램들은 사용자 기능성을 제공할 수 있고, 저 레벨 디바이스 제어를 위해 운영체제에 의존할 수 있다. 따라서, 프로세서들(1024)은 또한 애플리케이션 프로세서들로 지칭될 수 있다.
CPU 컴플렉스(1020)는 다른 하드웨어, 그 예로서 L2 캐시(1022) 및/또는 시스템의 다른 컴포넌트들에 대한 인터페이스(예컨대, 통신 패브릭(1010)에 대한 인터페이스)를 더 포함할 수 있다.
일반적으로, 프로세서는 프로세서에 의해 구현된 명령어 세트 아키텍처에 정의된 명령어들을 실행하도록 구성된 임의의 회로 및/또는 마이크로 코드를 포함할 수 있다. 명령어들을 실행시키는 것에 응답하여 프로세서들 상에 의해 동작되는 명령어들 및 데이터는 메모리(1800)에 일반적으로 저장될 수 있지만, 소정의 명령어들 역시 주변장치로의 직접적인 프로세서 액세스에 대해 정의될 수 있다. 프로세서들은 시스템 온 칩(SOC(1000)) 또는 다른 레벨들의 통합부로서 다른 컴포넌트들과 함께 집적 회로 상에서 구현된 프로세서 코어들을 망라할 수 있다. 프로세서들은 별개의 마이크로프로세서, 프로세서 코어들 및/또는 멀티칩 모듈 구현부들 내에 집적화된 마이크로프로세서, 다수의 집적 회로로서 구현된 프로세서들, 기타 등등을 더 망라할 수 있다.
메모리 제어기(1030)는 일반적으로 SOC(1000)의 다른 컴포넌트로부터 메모리 동작들을 수신하고, 메모리(1800)에 액세스하여 메모리 동작들을 완수하기 위한 회로를 포함할 수 있다. 메모리 제어기(1030)는 임의의 유형의 메모리(1800)에 액세스하도록 구성될 수 있다. 예를 들어, 메모리(1800)는 SRAM(static random access memory), DRAM(dynamic RAM), 그 예로서 더블 데이터 레이트(DDR, DDR2, DDR3 기타 등등) DRAM을 포함하는 SDRAM(synchronous DRAM)일 수 있다. 저전력/모바일 버전들의 DDR DRAM(예컨대, LPDDR, mDDR 기타 등등)이 지원될 수 있다. 메모리 제어기(1030)는 동작들을 지시하고(그리고 잠재적으로 재지시하고) 동작들을 메모리(1800)에 제시하는, 메모리 동작들을 위한 큐들을 포함할 수 있다. 메모리 제어기(1030)는 메모리로의 기입을 기다리는 기입 데이터 및 메모리 동작의 소스로의 복귀를 기다리는 판독 데이터를 저장하는 데이터 버퍼들을 더 포함할 수 있다.
몇몇 실시예들에서, 메모리 제어기(1030)는 최근에 액세스된 메모리 데이터를 저장하는 메모리 캐시를 포함할 수 있다. SOC 구현예에서, 메모리 캐시는, 다시 곧 액세스될 것으로 예상되는 경우에 메모리(1800)로부터의 데이터의 재-액세스를 피함으로써, SOC에서의 전력 비를 감소시킬 수 있다. 일부 경우들에서, 메모리 캐시는 또한, 소정의 컴포넌트만을 보조하는 프라이빗 캐시들 그 예로서 프로세서들(1024)의 L2 캐시(1022) 또는 캐시들과 상반되는 것과 같은, 시스템 캐시로서 지칭될 수 있다. 추가적으로, 몇몇 실시예에서, 시스템 캐시는 메모리 제어기(1030) 내에 위치될 필요가 없다.
실시예에서, 메모리(1800)는 칩-온-칩 또는 패키지-온-패키지 구성으로 SOC(1000)와 함께 패키징될 수 있다. SOC(1000) 및 메모리(1800)의 멀티칩 모듈 구성 역시 사용될 수 있다.
따라서, 보호 데이터는 메모리(1800)에 암호화되지 않은 상태로 상주할 수 있는 반면, 보호 데이터는 SOC(1000)와 외부 종점들 사이에서의 교환을 위해 암호화될 수 있다.
통신 패브릭(1010)은 SOC(1000)의 컴포넌트들 중에서 통신을 위한 임의의 통신 인터커넥트 및 프로토콜일 수 있다. 통신 패브릭(1010)은 공유 버스 구성들, 크로스 바(cross bar) 구성들, 및 브릿지를 갖는 계층적 버스들을 포함한 버스에 기반할 수 있다. 통신 패브릭(1010)은 또한 패킷에 기반할 수 있고, 브릿지를 갖는 계층이거나, 크로스 바, 지점 간 연결(point-to-point), 또는 다른 인터커넥트들일 수 있다.
본 명세서에서 기술된 방법들은 컴퓨터 프로그램 제품, 또는 소프트웨어에 의해 구현될 수 있다. 몇몇 실시예들에서, 비-일시적인, 컴퓨터-판독가능 저장 매체는 컴퓨터 시스템(또는 다른 전자 디바이스들)을 프로그램하여, 본 명세서에 기술된 기법들 중 몇몇 또는 모두를 수행하기 위해 사용될 수 있는 명령어들을 저장할 수 있다. 컴퓨터-판독가능 저장 매체는 기계(예컨대, 컴퓨터)에 의해 판독가능한 형태(예컨대, 소프트웨어, 프로세싱 애플리케이션)로 정보를 저장하는 임의의 메커니즘을 포함할 수 있다. 기계-판독가능 매체는 자기 저장 매체(예컨대, 플로피 디스켓); 광 저장 매체(예컨대, CD-ROM); 광자기 저장 매체; 판독 전용 메모리(ROM); 랜덤 액세스 메모리(RAM); 소거 및 프로그램가능 메모리(예컨대, EPROM 및 EEPROM); 플래시 메모리; 전기, 또는 프로그램 명령어들을 저장하기에 적합한 다른 유형들의 매체를 포함할 수 있지만, 이에 제한되지 않는다. 추가로, 프로그램 명령어들은 광, 음향 또는 다른 형태의 전파된 신호(예컨대, 반송파들, 적외선 신호들, 디지털 신호들, 기타 등등)를 사용하여 통신될 수 있다.
컴퓨터 시스템(1000)은 하나 이상의 모듈들, 그 예로서 동일한 컴퓨터 시스템의 메모리(1800)에 저장된 프로그램 명령어들 내에 존재할 수 있거나, 컴퓨터 시스템(1000)과 유사하거나 서로 다른 또 다른 컴퓨터 시스템의 메모리 내에 저장된 프로그램 명령어들 내에 존재할 수 있는, 컬러 보정 회로를 실행하도록 구성될 수 있는 프로세서 유닛(1020)(가능하다면 다수의 프로세서들, 싱글-스레드(threaded) 프로세서, 멀티-스레드 프로세서, 멀티-코어 프로세서, 기타 등등을 포함함)을 포함할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
10: 로우 디코더
20: 픽셀 어레이
25: 오토-제로 제어부
30: 램프신호 발생기
40: 비교부
50: 카운팅부
70: 컬럼 리드아웃 회로
80: 제어부
90: 아날로그-디지털 변환부

Claims (18)

  1. 픽셀 어레이에 구비된 복수의 픽셀 신호에 대해 아날로그-디지털 변환을 수행하는 아날로그-디지털 변환부;
    상기 아날로그-디지털 변환부에 램프 신호를 제공하는 램프신호 발생기; 및
    상기 아날로그-디지털 변환기에 의해 리드아웃이 완료된 로우 픽셀을 이용하여 오토-제로 동작을 수행하도록 아날로그-디지털 변환기에 기준 전압을 제공하는 오토-제로 제어부를
    포함하는 아날로그-디지털 변환 회로.
  2. 제 1 항에 있어서,
    상기 오토-제로 제어부는 상기 아날로그-디지털 변환부에 제공되는 오토-제로 신호를 차단하여 상기 리드아웃이 완료된 로우 픽셀의 픽셀 신호가 상기 아날로그-디지털 변환기에 입력 신호로 인가되고, 상기 램프신호 발생기는 상기 아날로그-디지털 변환기의 다른 입력 단자에 오토-제로 기준 전압을 제공하는
    아날로그-디지털 변환 회로.
  3. 제 2 항에 있어서,
    상기 오토-제로 제어부는
    오토-제로 동작을 초기화하도록 초기화 신호를 생성하는
    아날로그-디지털 변환 회로.
  4. 제 1 항에 있어서,
    상기 복수의 픽셀 각각은 3개의 트랜지스터 구조로 이루어지는
    아날로그-디지털 변환 회로.
  5. 제 1 항에 있어서,
    상기 아날로그-디지털 변환부는
    오토-제로 제어부에서 제공되는 오토-제로 신호에 따라 상기 픽셀 어레이로부터 제공되는 각 픽셀 신호와 상기 램프 신호 발생 장치로부터 제공되는 램프 신호를 비교하는 비교부; 및
    상기 비교부로부터의 각 출력 신호에 따라 클럭을 카운팅하기 위한 카운팅부를
    포함하는 아날로그-디지털 변환 회로.
  6. 입사광에 상응하는 픽셀 신호를 출력하기 위한 복수의 픽셀을 구비한 픽셀 어레이;
    상기 픽셀 어레이 내의 픽셀을 로우 라인별로 선택하여 제어하기 위한 로우 디코더;
    픽셀 어레이에 구비된 복수의 픽셀 신호에 대해 아날로그-디지털 변환을 수행하는 아날로그-디지털 변환부;
    상기 아날로그-디지털 변환부에 램프 신호를 제공하는 램프신호 발생기;
    상기 아날로그-디지털 변환기에 의해 리드아웃이 완료된 로우 픽셀을 이용하여 오토-제로 동작을 수행하도록 아날로그-디지털 변환기에 기준 전압을 제공하는 오토-제로 제어부;
    상기 로우 디코더와 상기 램프신호 발생기와 상기 카 아날로그-디지털 변환부 및 컬럼 리드아웃 회로의 동작을 제어하기 위한 제어부; 및
    상기 제어부의 제어에 따라 픽셀 데이터를 출력하는 상기 컬럼 리드아웃 회로를
    포함하는 이미지 센싱 장치.
  7. 제 6 항에 있어서,
    상기 아날로그-디지털 변환부는
    상기 오토-제로 제어부에서 제공되는 오토-제로 신호에 따라 상기 픽셀 어레이로부터 제공되는 각 픽셀 신호와 상기 램프 신호 발생 장치로부터 제공되는 램프 신호를 비교하는 비교부; 및
    상기 비교부로부터의 각 출력 신호에 따라 클럭을 카운팅하기 위한 카운팅부를
    포함하는 이미지 센싱 장치.
  8. 제 7 항에 있어서,
    상기 오토-제로 제어부는 상기 비교부에 제공되는 오토-제로 신호를 차단하여 상기 로우 픽셀의 픽셀 신호가 상기 비교부의 입력 신호로 인가되고, 상기 램프신호 발생기는 상기 비교부의 다른 입력 단자에 오토-제로 기준 전압을 제공하는
    이미지 센싱 장치.
  9. 제 7 항에 있어서,
    상기 오토-제로 제어부는
    오토-제로 동작을 초기화하도록 초기화 신호를 생성하는
    이미지 센싱 장치.
  10. 제 9 항에 있어서,
    상기 제어부는 상기 램프신호 발생기의 전압을 기 설정된 오프셋만큼 상승시켜 상기 비교부의 출력을 "+"상태로 전환하는
    이미지 센싱 장치.
  11. 제 9 항에 있어서,
    상기 제어부는 상기 아날로그-디지털 변환부를 동작시켜 상기 복수의 픽셀 각각의 리셋 트랜지스터의 리셋 전압의 변환 결과를 저장하는
    이미지 센싱 장치.
  12. 제 6 항에 있어서,
    상기 복수의 픽셀중 첫번째 로우 픽셀이 더미 로우 픽셀인 경우에 상기 오토-제로 제어부는 상기 오토-제로 신호를 차단하고 상기 리드아웃이 완료된 로우 픽셀 대신에 상기 첫번째 로우 픽셀의 오토-제로 동작을 수행하는
    이미지 센싱 장치.
  13. 제 6 항에 있어서,
    상기 복수의 픽셀 각각은 3개의 트랜지스터 구조로 이루어지는
    이미지 센싱 장치.
  14. 복수의 픽셀을 구비하는 픽셀 어레이로부터 제공되는 픽셀 신호가 아날로그-디지털 변환부를 통해 변환되어 픽셀 데이터로 출력되는 이미지 센싱 장치에 있어서,
    상기 복수의 픽셀 각각에 구비된 리셋 트랜지스터의 스위치를 닫아 포토다이오드(PD)와 플로팅(FD) 노드를 비우는 플러싱 동작을 수행하는 단계;
    상기 리셋 트랜지스터의 스위치를 오픈하여 빛에 노출된 시간동안 생성된 전하를 상기 플로팅 노드에 축적시키는 인터그레이션 단계; 및
    상기 복수의 필셀중 상기 아날로그-디지털 변환기에 의해 리드아웃이 완료된 로우 픽셀을 이용하여 기준 전압을 제공하는 오토-제로 동작을 수행하는 단계를
    포함하는 이미지 센싱 장치를 구동하는 방법.
  15. 제 14 항에 있어서,
    상기 오토-제로 동작을 수행하는 단계는
    상기 아날로그-디지털 변환부에 제공되는 오토-제로 신호를 차단하여 상기 리드아웃이 완료된 로우 픽셀의 픽셀 신호가 상기 아날로그-디지털 변환부의 입력 단자에 상기 기준 전압으로 인가되고, 상기 아날로그-디지털 변환기의 다른 입력 단자에 램프 신호가 제공되는 단계를
    포함하는 이미지 센싱 장치를 구동하는 방법.
  16. 제 15 항에 있어서,
    상기 오토-제로 동작을 수행하는 단계는
    상기 리드아웃이 완료된 로우 픽셀의 선택 트랜지스터의 스위치가 닫힌 동안 상기 리드아웃이 완료된 로우 픽셀의 리셋 트랜지스터의 스위치를 닫아서 플로팅 노드를 비우는 단계를
    더 포함하는 이미지 센싱 장치를 구동하는 방법.
  17. 제 16 항에 있어서,
    상기 이미지 센싱 장치를 구동하는 방법은
    상기 오토-제로 동작을 초기화하도록 초기화 신호를 생성하는 단계를
    더 포함하는 이미지 센싱 장치를 구동하는 방법.
  18. 제 16 항에 있어서,
    상기 이미지 센싱 장치를 구동하는 방법은
    상기 램프 신호의 전압을 기 설정된 오프셋만큼 상승시켜 상기 비교부의 출력을 "+"상태로 전환하는 단계를
    더 포함하는 이미지 센싱 장치를 구동하는 방법.
KR1020210061502A 2021-05-12 2021-05-12 아날로그-디지털 변환 회로, 이미지 센싱 장치 및 그 동작방법 KR20220153909A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210061502A KR20220153909A (ko) 2021-05-12 2021-05-12 아날로그-디지털 변환 회로, 이미지 센싱 장치 및 그 동작방법
US17/574,181 US11647308B2 (en) 2021-05-12 2022-01-12 Analog-to-digital converting circuit, image sensing device and operation method thereof
CN202210479571.2A CN115835039A (zh) 2021-05-12 2022-05-05 模数转换电路、图像感测装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210061502A KR20220153909A (ko) 2021-05-12 2021-05-12 아날로그-디지털 변환 회로, 이미지 센싱 장치 및 그 동작방법

Publications (1)

Publication Number Publication Date
KR20220153909A true KR20220153909A (ko) 2022-11-21

Family

ID=83999086

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210061502A KR20220153909A (ko) 2021-05-12 2021-05-12 아날로그-디지털 변환 회로, 이미지 센싱 장치 및 그 동작방법

Country Status (3)

Country Link
US (1) US11647308B2 (ko)
KR (1) KR20220153909A (ko)
CN (1) CN115835039A (ko)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6885331B2 (en) * 2003-09-15 2005-04-26 Micron Technology, Inc. Ramp generation with capacitors
JP5600041B2 (ja) * 2010-08-03 2014-10-01 シャープ株式会社 Ａ／ｄ変換装置、固体撮像装置および電子情報機器
KR101850086B1 (ko) * 2011-07-08 2018-04-19 삼성전자주식회사 듀얼 모드 비교기 및 이를 포함하는 아날로그 투 디지털 컨버터
JP2014165845A (ja) 2013-02-27 2014-09-08 Sony Corp 電子機器、制御方法、及び、イメージセンサ
KR102210539B1 (ko) * 2013-12-26 2021-02-01 삼성전자주식회사 상관 이중 샘플링 회로, 이를 포함하는 아날로그-디지털 컨버터, 및 이미지 센서
JP2016092662A (ja) * 2014-11-07 2016-05-23 ソニー株式会社 処理装置、処理方法、イメージセンサ、及び、電子機器
TW201725900A (zh) * 2016-01-06 2017-07-16 原相科技股份有限公司 影像感測器及使用其的影像擷取裝置
US10356351B1 (en) * 2018-02-07 2019-07-16 Omnivision Technologies, Inc. Image sensor with dual conversion gain readout
JP7146483B2 (ja) 2018-06-27 2022-10-04 ソニーセミコンダクタソリューションズ株式会社 受光装置およびその制御方法、並びに電子機器

Also Published As

Publication number Publication date
US11647308B2 (en) 2023-05-09
US20220368846A1 (en) 2022-11-17
CN115835039A (zh) 2023-03-21

Similar Documents

Publication Publication Date Title
US6791611B2 (en) Dual ported memory for digital image sensor
KR102135684B1 (ko) 카운터 회로, 이를 포함하는 아날로그-디지털 컨버터, 이미지 센서 및 이를 이용하는 상관 이중 샘플링 방법
US9538087B2 (en) Image processing device with multiple image signal processors and image processing method
US11470337B2 (en) Image processor, image processing system including image processor, system-on-chip including image processing system, and method of operating image processing system
US6563540B2 (en) Light sensor with increased dynamic range
US20150138408A1 (en) Digital Correlated Double Sampling Circuit and Image Sensor Including the Same
KR102344871B1 (ko) 이미지 센서 및 이를 포함하는 전자 기기
US8648952B2 (en) Timing generator and method of generating timing signals
TW478282B (en) Programmable incremental A/D converter for digital camera and image processing
US20160248990A1 (en) Image sensor and image processing system including same
US8952314B2 (en) Two-step analog-digital converting circuit and method
KR20220153909A (ko) 아날로그-디지털 변환 회로, 이미지 센싱 장치 및 그 동작방법
KR102037283B1 (ko) 이미지 센서, 이미지 신호 프로세서 및 이들을 포함하는 전자 장치
US20220417542A1 (en) Image processing device, image processing system including image processing device, system-on-chip including image processing system, and method of operating image processing system
KR102196713B1 (ko) 연산 메모리 장치, 이를 포함하는 이미지 센서 및 그 연산 메모리 장치의 동작 방법
KR20220010297A (ko) 엣지 기반 샤프니스 세기 제어 회로, 이미지 센싱 장치 및 그 동작방법
US11445142B2 (en) Digital correlated double sampling circuit and image sensor including the same
CN115150604B (zh) 色调映射电路、图像感测装置及其操作方法
KR102668346B1 (ko) 이미지 센서 및 그 동작 방법
US20220365218A1 (en) Tof sensor, image sensing device and operation method thereof
US11303835B2 (en) Pixel array and image sensor including the same
US7060958B1 (en) Compact-size image-sensing device and image-sensing element thereof
WO2024086016A1 (en) Pixel architecture with high dynamic range
KR20210142382A (ko) 그리드 게인 계산 회로, 이미지 센싱 장치 및 그 동작방법
KR20240010986A (ko) 이미지 센서 및 신호 변환 방법

Legal Events

Date Code Title Description
A201 Request for examination