KR20210107957A - 이미지 센서 및 이를 포함하는 이미지 장치 - Google Patents

이미지 센서 및 이를 포함하는 이미지 장치 Download PDF

Info

Publication number
KR20210107957A
KR20210107957A KR1020200022363A KR20200022363A KR20210107957A KR 20210107957 A KR20210107957 A KR 20210107957A KR 1020200022363 A KR1020200022363 A KR 1020200022363A KR 20200022363 A KR20200022363 A KR 20200022363A KR 20210107957 A KR20210107957 A KR 20210107957A
Authority
KR
South Korea
Prior art keywords
signal
image
auto
samplers
comparison
Prior art date
Application number
KR1020200022363A
Other languages
English (en)
Inventor
정연환
고경민
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200022363A priority Critical patent/KR20210107957A/ko
Priority to US17/038,347 priority patent/US11503229B2/en
Priority to CN202110183993.0A priority patent/CN113301279A/zh
Publication of KR20210107957A publication Critical patent/KR20210107957A/ko

Links

Images

Classifications

    • H04N5/363—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H04N5/3575—
    • H04N5/378—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명의 실시예에 따른 이미지 장치는, 복수의 로우 라인들과 복수의 컬럼 라인들에 연결되는 복수의 픽셀들을 포함하고, 상기 복수의 픽셀들 각각은 리셋 신호 및 이미지 신호를 생성하는 픽셀 어레이, 상기 복수의 컬럼 라인들에 연결되는 복수의 샘플러들을 포함하고, 상기 복수의 샘플러들 각각은 상기 리셋 신호를 램프 신호와 비교하여 제1 비교 신호를 생성하고, 상기 이미지 신호를 상기 램프 신호와 비교하여 제2 비교 신호를 생성하는 샘플링 회로, 상기 제1 비교 신호 및 상기 제2 비교 신호 각각을 디지털 신호로 변환하는 아날로그-디지털 컨버터, 및 디지털 신호로 변환된 상기 제1 비교 신호 및 상기 제2 비교 신호에 기초하여 이미지 데이터를 생성하는 컬럼 드라이버를 포함하고, 상기 복수의 샘플러들 각각은, 제1 모드에서, 상기 리셋 신호 및 상기 이미지 신호 중 상기 리셋 신호에 대한 비교 동작을 수행하기 전에 상기 복수의 샘플러들 각각을 초기화하는 오토-제로 동작을 수행하고, 제2 모드에서, 상기 리셋 신호 및 상기 이미지 신호에 각각에 대한 비교 동작을 수행하기 전에 상기 오토-제로 동작을 수행할 수 있다.

Description

이미지 센서 및 이를 포함하는 이미지 장치{IMAGE SENSOR AND IMAGE DEVICE INCLUDING THE SAME}
본 발명은 이미지 센서 및 이를 포함하는 이미지 장치에 관한 것이다.
이미지 센서는 빛을 받아들여 전기 신호를 생성하는 반도체 기반의 센서로서, 복수의 픽셀들을 갖는 픽셀 어레이와, 픽셀 어레이를 구동하고 이미지를 생성하기 위한 로직 회로 등을 포함할 수 있다. 복수의 픽셀들은 외부의 빛에 반응하여 전하를 생성하는 포토 다이오드 및 포토 다이오드가 생성한 전하를 전기 신호로 변환하는 픽셀 회로 등을 포함할 수 있다. 이미지 센서는 사진이나 동영상을 촬영하기 위한 카메라 이외에도, 스마트폰, 태블릿 PC, 랩톱 컴퓨터, 텔레비전, 자동차 등에 폭넓게 적용될 수 있다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제 중 하나는, 고이득 샘플링 동작 및 저이득 샘플링 동작 시 오토-제로 동작을 서로 다르게 수행하여 리셋 노이즈를 제거하고 전력 소모를 최소화할 수 있는 샘플러를 포함하는 이미지 센서 및 이미지 장치를 제공하는 것이다.
본 발명의 실시예들에 따른 이미지 장치는, 복수의 로우 라인들과 복수의 컬럼 라인들에 연결되는 복수의 픽셀들을 포함하고, 상기 복수의 픽셀들 각각은 리셋 신호 및 이미지 신호를 생성하는 픽셀 어레이, 상기 복수의 컬럼 라인들에 연결되는 복수의 샘플러들을 포함하고, 상기 복수의 샘플러들 각각은 상기 리셋 신호를 램프 신호와 비교하여 제1 비교 신호를 생성하고, 상기 이미지 신호를 상기 램프 신호와 비교하여 제2 비교 신호를 생성하는 샘플링 회로, 상기 제1 비교 신호 및 상기 제2 비교 신호 각각을 디지털 신호로 변환하는 아날로그-디지털 컨버터, 및 디지털 신호로 변환된 상기 제1 비교 신호 및 상기 제2 비교 신호에 기초하여 이미지 데이터를 생성하는 컬럼 드라이버를 포함하고, 상기 복수의 샘플러들 각각은, 제1 모드에서, 상기 리셋 신호 및 상기 이미지 신호 중 상기 리셋 신호에 대한 비교 동작을 수행하기 전에 상기 복수의 샘플러들 각각을 초기화하는 오토-제로 동작을 수행하고, 제2 모드에서, 상기 리셋 신호 및 상기 이미지 신호에 각각에 대한 비교 동작을 수행하기 전에 상기 오토-제로 동작을 수행할 수 있다.
본 발명의 실시예들에 따른 이미지 센서는, 복수의 로우 라인들과 복수의 컬럼 라인들에 연결되는 복수의 픽셀들을 포함하고, 상기 복수의 픽셀들 각각은 픽셀 신호를 생성하는 픽셀 어레이, 상기 복수의 컬럼 라인들에 연결되고, 상기 픽셀 신호를 램프 신호와 비교하여 비교 신호를 출력하는 복수의 샘플러들, 및 상기 비교 신호를 디지털 신호로 변환하여 이미지 데이터를 생성하는 아날로그-디지털 컨버터를 포함하고, 상기 복수의 샘플러들 각각은, 비교기, 상기 비교기의 제1 입력 노드 및 제1 출력 노드 사이에 연결되는 제1 오토-제로 스위치, 상기 비교기의 제2 입력 노드 및 제2 출력 노드 사이에 연결되는 제2 오토-제로 스위치, 상기 제1 입력 노드와 제1 노드 사이에 연결되는 제1 커패시터, 상기 제2 입력 노드와 제2 노드 사이에 연결되는 제2 커패시터, 상기 제1 노드와 상기 램프 신호의 입력단 사이에 연결되는 제1 스위치, 및 상기 제2 노드와 상기 픽셀 신호의 입력단 사이에 연결되는 제2 내지 제4 스위치들을 포함할 수 있다.
본 발명의 실시예들에 따른 이미지 센서는, 복수의 로우 라인들 및 복수의 컬럼 라인들에 연결되고, 리셋 신호, 제1 이미지 신호 및 제2 이미지 신호를 생성하는 복수의 픽셀들, 상기 복수의 컬럼 라인들에 연결되고, 상기 리셋 신호, 상기 제1 이미지 신호 및 상기 제2 이미지 신호 각각을 업 램프 신호 및 다운 램프 신호 중 하나와 순차적으로 비교하여 비교 신호를 생성하는 복수의 샘플러들, 및 상기 비교 신호를 디지털 신호로 변환하여 이미지 데이터를 생성하는 아날로그-디지털 컨버터를 포함하고, 상기 복수의 샘플러들 각각은, 제1 모드에서, 제1 증폭 이득을 갖고 상기 업 램프 신호를 이용하여 상기 비교 신호를 생성하고, 제2 모드에서, 상기 제1 증폭 이득보다 작은 제2 증폭 이득을 갖고 상기 다운 램프 신호를 이용하여 상기 비교 신호를 생성할 수 있다.
본 발명의 실시예들에 따른 이미지 센서는, 고이득 모드에서 싱글 오토-제로 동작을 수행함으로써, 리셋 노이즈를 제거하고 이미지 품질을 향상시킬 수 있다.
또한, 본 발명의 실시예들에 따른 이미지 센서는, 고조도 픽셀에 대한 샘플링 동작에서 멀티 오토-제로 동작을 수행함으로써, 구동 전류에 대응하는 헤드룸 전압을 감소시켜 전력 소모를 최소화할 수 있다.
본 발명의 다양하면서도 유익한 장점 및 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시예를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 이미지 장치를 나타낸 도면이다.
도 2는 본 발명의 일 실시예에 따른 이미지 센서를 나타낸 도면이다.
도 3은 본 발명의 일 실시예에 따른 이미지 센서에 포함되는 램프 신호 생성기를 간단하게 나타낸 회로도이다.
도 4는 본 발명의 일 실시예에 따른 이미지 센서의 개략적인 레이아웃을 나타낸 도면이다.
도 5는 본 발명의 일 실시예에 따른 이미지 센서에 포함되는 픽셀을 간단하게 나타낸 회로도이다.
도 6은 본 발명의 일 실시예에 따른 이미지 센서에 포함되는 샘플링 회로를 간단하게 나타낸 회로도이다.
도 7은 도 6의 샘플링 회로의 비교기 및 제1 주변 회로를 구체적으로 나타낸 회로도이다.
도 8은 본 발명의 일 실시예에 따른 샘플링 회로의 동작 방법을 개략적으로 나타낸 도면이다.
도 9는 본 발명의 일 실시예에 따른 샘플링 회로가 제1 모드로 동작하는 경우의 타이밍도이다.
도 10a는 본 발명의 일 실시예에 따른 샘플링 회로가 제1 모드로 동작하는 경우 오토-제로 구간에서의 상태를 나타낸 도면이다. 도 10b는 본 발명의 일 실시예에 따른 샘플링 회로가 제1 모드로 동작하는 경우 비교 구간에서의 상태를 나타낸 도면이다.
도 11은 본 발명의 일 실시예에 따른 샘플링 회로가 제2 모드로 동작하는 경우의 타이밍도이다.
도 12a는 본 발명의 일 실시예에 따른 샘플링 회로가 제2 모드로 동작하는 경우 오토-제로 구간에서의 상태를 나타낸 도면이다. 도 12b는 본 발명의 일 실시예에 따른 샘플링 회로가 제2 모드로 동작하는 경우 비교 구간에서의 상태를 나타낸 도면이다.
도 13은 본 발명의 일 실시예에 따른 이미지 센서에 포함되는 픽셀을 간단하게 나타낸 회로도이다.
도 14는 2 PD 픽셀의 수직 구조를 나타낸 단면도이다.
도 15a 및 도 15b는 본 발명의 일 실시예에 따른 샘플링 회로의 동작 방법을 개략적으로 나타낸 도면이다.
도 16은 본 발명의 일 실시예에 따른 샘플링 회로가 제1 모드로 동작하는 경우의 타이밍도이다.
도 17은 본 발명의 일 실시예에 따른 샘플링 회로가 제2 모드로 동작하는 경우의 타이밍도이다.
도 18은 본 발명의 일 실시예에 따른 이미지 센서를 포함하는 전자 기기를 간단하게 나타낸 블록도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들에 대해 상세하게 설명한다. 도면 상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대한 중복된 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 이미지 장치를 나타낸 도면이다.
도 1을 참조하면, 이미지 장치(10)는 이미지 센서(100) 및 이미지 신호 처리기(200, ISP)를 포함할 수 있다.
이미지 센서(100)는 객체를 감지하도록 구현될 수 있다. 이미지 센서(100)는 픽셀 어레이(110), 로우 드라이버(120), 리드아웃 회로(130), 컬럼 드라이버(140), 및 타이밍 제어기(150)를 포함할 수 있다.
픽셀 어레이(10)는 복수의 로우(row) 라인들과 복수의 컬럼(column) 라인들을 따라 어레이 형태로 배치되는 복수의 픽셀들(PX)을 포함할 수 있다.
복수의 픽셀들(PX) 각각은 입사되는 빛에 반응하여 전하를 생성하는 광전 변환 소자, 예를 들어 포토 다이오드, 포토 트랜지스터 또는 핀드(pinned) 포토 다이오드 등을 포함할 수 있다. 실시예에 있어서, 복수의 픽셀들(PX) 각각은 적어도 2개의 광전 변환 소자들을 포함할 수 있다. 예컨대, 복수의 픽셀들(PX) 각각은 여러 색상의 빛에 대응하는 픽셀 신호를 생성하거나 자동 초점(Auto Focus) 기능을 제공하기 위하여, 2개 이상의 광전 변환 소자들을 포함할 수 있다.
복수의 픽셀들(PX) 각각은 광전 변환 소자를 이용하여 특정 스펙트럼 영역의 빛을 감지할 수 있다. 예컨대, 복수의 픽셀들(PX)은 레드(red) 스펙트럼 영역의 빛을 감지하는 레드 픽셀, 그린(green) 스펙트럼 영역의 빛을 감지하는 그린 픽셀, 및 블루(blue) 스펙트럼 영역의 빛을 감지하는 블루 픽셀을 포함할 수 있다. 복수의 픽셀들(PX) 각각의 상부에는 특정 스펙트럼 영역의 빛을 투과시키기 위한 컬러 필터가 배치될 수 있다.
복수의 픽셀들(PX)은 고조도 픽셀 및 저조도 픽셀을 포함할 수 있다. 일 실시예에서, 고조도 픽셀 및 저조도 픽셀은 이전 프레임에서의 픽셀값에 기초하여 구분될 수 있다. 예컨대, 복수의 픽셀들(PX) 중 이전 프레임에서의 픽셀값이 소정의 임계치를 이상인 픽셀은 고조도 픽셀로 정의될 수 있고, 이전 프레임에서의 픽셀값이 소정의 임계치 미만인 픽셀은 저조도 픽셀로 정의될 수 있다. 또한, 일 실시예에서, 고조도 픽셀 및 저조도 픽셀은 조도 센서 등을 통해 획득되는 현재 프레임에서의 조도값에 기초하여 구분될 수 있다. 예컨대, 복수의 픽셀들(PX) 중 현재 프레임에서의 조도값이 상대적으로 높은 제1 영역에 배치되는 픽셀은 고조도 픽셀로 정의될 수 있고, 조도값이 상대적으로 낮은 제2 영역에 배치되는 픽셀은 저조도 픽셀로 정의될 수도 있다. 조도값, 픽셀 분류 등에 관한 정보는 이미지 센서(100)의 내부 메모리 또는 외부 메모리에 저장되어, 샘플링 동작 등을 수행하는 데 이용될 수 있다.
복수의 픽셀들(PX) 각각은 픽셀 신호를 생성하기 위한 픽셀 회로를 포함할 수 있다. 픽셀 회로는 전송 트랜지스터, 구동(소스-팔로워) 트랜지스터, 선택 트랜지스터 및 리셋 트랜지스터를 포함할 수 있다. 픽셀 신호는 아날로그 신호로서, 리셋 신호 및 이미지 신호를 포함할 수 있다. 리셋 신호는 소정의 전원 전압에 대응하는 전압 신호이고, 이미지 신호는 광전 변환 소자로부터 생성된 전하에 대응하는 전압 신호일 수 있다.
로우 드라이버(120)는 픽셀 어레이(110)를 로우 라인 단위로 구동할 수 있다. 예컨대, 로우 드라이버(120)는 픽셀 회로의 전송 트랜지스터를 제어하는 전송 제어 신호, 리셋 트랜지스터를 제어하는 리셋 제어 신호, 또는 선택 트랜지스터를 제어하는 선택 제어 신호를 생성할 수 있다. 일부 예에서, 로우 드라이버(120)는 픽셀 어레이(110)의 복수의 로우 라인들을 순차적으로 구동할 수 있다. 픽셀 어레이(110)는 로우 드라이버(120)로부터 생성된 제어 신호에 응답하여 픽셀 신호를 생성할 수 있다.
리드아웃 회로(130)는 픽셀 어레이(110)로부터 생성된 픽셀 신호를 디지털 신호로 변환하여 출력할 수 있다. 리드아웃 회로(130)는 샘플링 회로 및 아날로그-디지털 컨버터(Analog-to-Digital Converter: ADC)를 포함할 수 있다.
샘플링 회로는 복수의 샘플러들을 포함할 수 있다. 일 실시예에서, 복수의 샘플러들은 상관 이중 샘플러(correlated double sampler: CDS)일 수 있다. 복수의 샘플러들은, 로우 드라이버(120)가 선택한 로우 라인에 포함되는 복수의 픽셀들과, 복수의 컬럼 라인들을 통해 각각 연결되어, 복수의 픽셀들로부터 리셋 신호 및 이미지 신호를 검출할 수 있다. 복수의 샘플러들은 리셋 신호와 이미지 신호 각각을 소정의 램프 신호와 비교하고, 그 비교 결과로서 비교 신호를 출력할 수 있다.
복수의 샘플러들은 비교 동작을 수행하기 이전에 오토-제로(Auto-Zero) 동작을 수행함으로써 초기화될 수 있다. 실시예에 있어서, 복수의 샘플러들은 고조도 픽셀과 저조도 픽셀에 대해 오토-제로 동작을 서로 다른 방식으로 수행할 수 있다. 예컨대, 복수의 샘플러들은 저조도 픽셀에 대해서는 최초의 비교 동작을 수행하기 이전에 오토-제로 동작을 수행할 수 있다. 반대로, 복수의 샘플러들은 고조도 픽셀에 대해서는 각각의 비교 동작을 수행하기 이전에 오토-제로 동작을 수행할 수 있다.
저조도 픽셀의 경우, 샘플러의 비교 동작시 증폭 이득이 크기 때문에, 초기화 과정에서 발생하는 리셋 노이즈(또는, kT/C 노이즈)를 최소화하는 것이 매우 중요하다. 따라서, 복수의 샘플러들은 저조도 픽셀에 대해서는 모든 비교 동작에 대하여 한 번의 오토-제로 동작(즉, 싱글 오토-제로 동작)을 수행할 수 있다. 이에 반해, 고조도 픽셀의 경우, 샘플러의 비교 동작시 증폭 이득이 작기 때문에, 샘플러의 초기화 과정에서 발생하는 리셋 노이즈가 비교 동작에 미치는 영향은 상대적으로 작은 데 반하여, 샘플러의 구동 전류에 대응하는 헤드룸 전압을 감소시키는 것이 저전력 구동 관점에서 매우 중요하다. 따라서, 복수의 샘플러들은 고조도 픽셀에 대해서는 각각의 비교 동작에 대하여 별개의 오토-제로 동작(즉, 멀티 오토-제로 동작)을 수행할 수 있다.
아날로그-디지털 컨버터는 싱글-슬로프(Single-Slope) 아날로그-디지털 컨버터일 수 있다. 아날로그-디지털 컨버터는 복수의 카운터들을 포함할 수 있다. 일 실시예에서, 복수의 카운터들은 업/다운 카운터(Up/Down Counter) 또는 비트-와이즈 카운터(Bit-wise Inversion Counter)일 수 있다. 복수의 카운터들은 복수의 샘플러들에 각각 연결되어, 복수의 샘플러들로부터 출력되는 비교 신호를 카운팅하여 디지털 신호를 출력할 수 있다. 예컨대, 복수의 카운터들은 비교 신호에서 리셋 신호 및 램프 신호 간 비교 결과에 대응하는 구간을 카운팅함으로써, 리셋 신호를 디지털 신호로 변환하여 출력할 수 있다. 또한, 복수의 카운터들은 비교 신호에서 이미지 신호 및 램프 신호 간 비교 결과에 대응하는 구간을 카운팅함으로써, 이미지 신호를 디지털 신호로 변환하여 출력할 수 있다.
컬럼 드라이버(140)는 디지털 신호를 임시 저장할 수 있는 래치 또는 버퍼를 포함할 수 있다. 컬럼 드라이버(140)는 리드아웃 회로(130)로부터 수신한 디지털 신호를 처리하여 이미지 데이터를 출력할 수 있다. 예컨대, 컬럼 드라이버(140)는 리셋 신호로부터 생성된 카운터 값과 이미지 신호로부터 생성된 카운터 값의 차이에 기초하여 이미지 데이터를 생성하고, 생성된 이미지 데이터를 이미지 신호 처리기(200)로 출력할 수 있다.
타이밍 제어기(150)는 로우 드라이버(120), 리드아웃 회로(130) 및 컬럼 드라이버(140)의 동작 또는 타이밍을 제어할 수 있다.
이미지 신호 처리기(200)는 컬럼 드라이버(140)로부터 출력되는 이미지 데이터를 처리하여 이미지를 생성할 수 있다. 예컨대, 이미지 신호 처리기(200)는 수신된 이미지 데이터에 대하여 컬러 인터폴레이션(color interpolation), 컬러 보정(color correction), 감마 보정(gamma correction), 컬러 공간 변환(color space conversion), 에지 보정 등과 같은 신호 처리 동작을 수행하여 이미지를 생성할 수 있다.
본 발명의 일 실시예에 따른 이미지 장치(10)는, 저조도 픽셀에 대해서는 싱글 오토-제로 동작을 수행하고 고조도 픽셀에 대해서는 멀티 오토-제로 동작을 수행하는 샘플러를 갖는 이미지 센서(100)를 구비함으로써, 이미지의 화질을 개선하면서도 전력 소모를 최소화할 수 있다.
도 2는 본 발명의 일 실시예에 따른 이미지 센서를 나타낸 도면이다.
도 2를 참조하면, 이미지 센서(300)는 픽셀 어레이(310), 로우 드라이버(320), 및 리드아웃 회로(330)를 포함할 수 있다.
픽셀 어레이(310)는 복수의 로우 라인들(RL)과 복수의 컬럼 라인들(CL)의 교차점들에 배치되는 복수의 픽셀들(PX11-PXMN)을 포함할 수 있다.
로우 드라이버(320)는 복수의 로우 라인들(RL)을 통해 복수의 픽셀들(PX11-PXMN)을 제어하는 데 필요한 신호를 입력할 수 있다. 예컨대, 로우 드라이버(320)는 복수의 로우 라인들(RL)을 통해 복수의 픽셀들(PX11-PXMN)에 리셋 제어 신호(RG), 전송 제어 신호(TG), 또는 선택 제어 신호(SEL)를 제공할 수 있다. 로우 드라이버(320)는 복수의 로우 라인들(RL) 각각을 순차적으로 선택할 수 있다. 로우 드라이버(320)는 소정의 수평 주기 동안 복수의 로우 라인들(RL) 중 하나를 선택할 수 있다.
리드아웃 회로(330)는 램프 신호 생성기(331), 샘플링 회로(332) 및 아날로그-디지털 컨버터(333)를 포함할 수 있다. 아날로그-디지털 컨버터(333)가 출력하는 데이터(DATA)는 컬럼 드라이버에 입력될 수 있다.
램프 신호 생성기(331)는 램프 제어 신호에 응답하여 소정의 램프 신호(RMP)를 생성할 수 있다. 램프 신호(RMP)는 시간에 따라 전압이 증가하는 형태를 갖는 업 램프 신호 및 시간에 따라 전압이 감소하는 형태를 갖는 다운 램프 신호를 포함할 수 있다. 일 실시예에서, 저조도 픽셀에 대한 샘플링 동작을 수행하기 위하여, 램프 신호 생성기(331)는 다운 램프 신호를 생성할 수 있다. 반대로, 고조도 픽셀에 대한 샘플링 동작을 수행하기 위하여, 램프 신호 생성기(331)는 업 램프 신호를 생성할 수 있다. 램프 신호 생성기(331)의 구체적인 일 예는 도 3에 도시한 바와 같다.
도 3을 참조하면, 램프 신호 생성기(331)는 제1 전원 전압(VDD) 노드와 제2 전원 전압(VSS) 노드 사이에 직렬 연결되는 가변 전류원(Iramp) 및 저항(Rramp)을 포함할 수 있다. 가변 전류원(Iramp)에 의해 생성된 램프 전류가 저항(Rramp)에 흐르면서 램프 전압(Vramp)이 생성될 수 있다. 램프 신호 생성기(331)는 램프 제어 신호(CSramp)에 따라 램프 전류의 크기를 조절함으로써, 업 램프 신호(Vup_ramp) 또는 다운 램프 신호(Vdn_ramp)를 생성할 수 있다. 도 3에서는 램프 신호 생성기(331)가 가변 전류원(Iramp) 및 저항(Rramp)을 포함하는 것을 도시하지만, 이와 달리 램프 신호 생성기(331)는 정전류원 및 가변 저항을 포함할 수도 있다. 또한, 업 램프 신호(Vup_ramp) 및 다운 램프 신호(Vdn_ramp)의 파형은 도 3에 도시된 바와 달리 다양하게 변형될 수 있다.
다시 도 2를 참조하면, 샘플링 회로(332)는 복수의 픽셀들(PX11-PXMN)로부터 리셋 신호 및 이미지 신호를 획득할 수 있다. 샘플링 회로(332)는 복수의 샘플러들(SA)을 포함하며, 복수의 샘플러들(SA)은 상관 이중 샘플러(CDS)일 수 있다. 복수의 샘플러들(SA) 각각은, 제1 노드를 통해 램프 전압 생성기(331)로부터 램프 신호(RMP)를 입력받고, 제2 노드를 통해 복수의 픽셀들(PX11-PXMN)로부터 리셋 신호 및 이미지 신호를 입력받을 수 있다. 복수의 샘플러들(SA) 각각은 리셋 신호 및 이미지 신호 각각을 램프 신호(RMP)와 비교하고, 그 비교 결과로서 소정의 비교 신호를 출력할 수 있다.
아날로그-디지털 컨버터(333)는 샘플링 회로(332)로부터 출력된 비교 신호를 디지털 신호로 변환함으로써 이미지 데이터(DATA)를 출력할 수 있다.
도 4는 본 발명의 일 실시예에 따른 이미지 센서의 개략적인 레이아웃을 나타낸 도면이다.
도 4를 참조하면, 이미지 센서(400)는 수직 방향으로 적층된 제1 기판(SUB1) 및 제2 기판(SUB2)을 포함하는 적층형 이미지 센서일 수 있다. 제1 기판(SUB1)은 센싱 영역(SA) 및 제1 패드 영역(PA1)을 포함하고, 제2 기판(SUB2)은 회로 영역(CA) 및 제2 패드 영역(PA2)을 포함할 수 있다.
센싱 영역(SA)은 복수의 로우 라인들과 복수의 컬럼 라인들을 따라 배열된 복수의 픽셀들(PX)을 포함할 수 있다. 제1 패드 영역(PA1)에는 복수의 제1 패드들(PAD1)이 포함되며, 복수의 제1 패드들(PAD1)은 제2 기판(SUB2)의 회로 영역(CA) 및 제2 패드 영역(PA2)과 전기적 신호를 송수신하도록 구성될 수 있다.
회로 영역(CA)은 로직 회로 블록(LC)을 포함할 수 있으며, 로우 드라이버, 리드아웃 회로, 컬럼 드라이버 등을 구성하는 복수의 회로 소자들을 포함할 수 있다. 회로 영역(CA)은 센싱 영역(SA)에 복수의 제어 신호들을 제공하여 복수의 픽셀들(PX)로부터의 출력을 제어할 수 있다. 제1 패드 영역(PA1) 내의 제1 패드들(PAD)은 제2 패드 영역(PA2) 내의 제2 패드들(PAD2)과 접속부(CV)에 의해 전기적으로 연결될 수 있다.
이미지 센서(400)의 레이아웃은 도 3에 도시한 바에 한정되지 않으며, 실시예들에 따라 다양하게 변형될 수 있다. 예컨대, 이미지 센서(400)는 제2 기판(SUB2)의 하부에 마련되고 DRAM, SRAM 등과 같은 메모리 칩을 포함하는 적어도 하나의 기판을 더 포함할 수도 있다.
도 5는 본 발명의 일 실시예에 따른 이미지 센서에 포함되는 픽셀을 간단하게 나타낸 회로도이다.
도 5를 참조하면, 이미지 센서의 픽셀(PX)은 포토 다이오드(PD) 및 픽셀 회로를 포함할 수 있다. 픽셀 회로는 플로팅 디퓨전(FD), 리셋 트랜지스터(RX), 구동 트랜지스터(DX), 선택 트랜지스터(SX), 및 전송 트랜지스터(TX)를 포함할 수 있다.
포토 다이오드(PD)는 입사된 빛에 반응하여 전하를 생성할 수 있다. 포토 다이오드(PD)에 의해 생성된 전하는 플로팅 디퓨전(FD)에 축적될 수 있다.
리셋 트랜지스터(RX)가 리셋 제어 신호(RG)에 의해 턴-온되면, 플로팅 디퓨전(FD)의 전압은 전원 전압(VDD)으로 리셋될 수 있다. 플로팅 디퓨전(FD)의 전압이 리셋되면, 선택 트랜지스터(SX)가 선택 제어 신호(SEL)에 의해 턴-온되어 리셋 신호가 픽셀 노드(PN)를 통해 컬럼 라인(COL)으로 출력될 수 있다.
리셋 전압이 컬럼 라인(COL)으로 출력된 후 전송 트랜지스터(TX)가 전송 제어 신호(TG)에 의해 턴-온되면, 포토 다이오드(PD)에 의해 생성된 전하는 플로팅 디퓨전(FD)으로 이동할 수 있다.
구동 트랜지스터(DX)는 플로팅 디퓨전(FD)의 전압을 증폭하는 소스-팔로워 증폭기로 동작할 수 있다. 선택 트랜지스터(SX)가 선택 제어 신호(SEL)에 의해 턴-온되면, 포토 다이오드(PD)가 생성한 전하에 대응하는 이미지 신호가 픽셀 노드(PN)를 통해 컬럼 라인(COL)으로 출력될 수 있다. 리셋 신호 및 이미지 신호 각각은 컬럼 라인(COL)에 연결된 샘플링 회로에 의해 검출될 수 있다.
도 6은 본 발명의 일 실시예에 따른 이미지 센서에 포함되는 샘플링 회로를 간단하게 나타낸 회로도이다.
도 6을 참조하면, 샘플링 회로(500)는 비교기(510), 제1 주변 회로(530) 및 제2 주변 회로(550)를 포함할 수 있다. 제1 주변 회로(530)는 제1 및 제2 오토-제로 스위치들(AZ1, AZ2)과 제1 및 제2 커패시터들(C1, C2)을 포함할 수 있다. 제2 주변 회로(550)는 제1 내지 제4 스위치들(SW1-SW4)을 포함할 수 있다.
제1 스위치(SW1)는 램프 신호(RMP) 입력단과 제1 노드(N1) 사이에 연결될 수 있다. 제2 스위치(SW2)는 픽셀 신호(PIX) 입력단과 제1 노드(N1) 사이에 연결될 수 있다. 제3 스위치(SW3) 및 제4 스위치(SW4)는 픽셀 신호(PIX) 입력단과 제2 노드(N2) 사이에 병렬 연결될 수 있다. 제1 스위치(SW1) 및 제3 스위치(SW3)는 제1 제어 신호(S1)에 따라 스위칭될 수 있다. 제2 스위치(SW2) 및 제4 스위치(SW4)는 제2 제어 신호(S2)에 따라 스위칭될 수 있다.
샘플링 회로(500)는 제1 내지 제4 스위치들(SW1-SW4)의 스위칭 동작에 따라 램프 신호(RMP) 및 픽셀 신호(PIX)를 입력받고, 샘플링 동작을 수행하여 램프 신호(RMP)와 픽셀 신호(PIX) 간의 비교 결과를 출력할 수 있다. 일 실시예에서, 샘플링 회로(500)는 상관 이중 샘플링 동작을 수행하여 램프 신호(RMP)와 픽셀 신호(PIX) 간의 비교 결과를 출력할 수 있다.
램프 신호(RMP)는 시간에 따라 전압이 감소하는 형태를 갖는 다운 램프 신호 및 시간에 따라 전압이 증가하는 형태를 갖는 업 램프 신호를 포함할 수 있다. 일 실시예에서, 저조도 픽셀에 대한 샘플링 동작을 수행하기 위하여, 비교기(510)에는 다운 램프 신호가 입력될 수 있다. 반대로, 고조도 픽셀에 대한 샘플링 동작을 수행하기 위하여, 비교기(510)에는 업 램프 신호가 입력될 수 있다.
픽셀 신호(PIX)는 픽셀 어레이의 컬럼 라인을 통해 출력되는 아날로그 신호로서, 소정의 전원 전압에 대응하는 리셋 신호 및 광전 변환 소자로부터 생성된 전하에 대응하는 이미지 신호를 포함할 수 있다.
제1 내지 제4 스위치들(SW1-SW4)의 스위칭 상태에 따라, 비교기(410)에는 다양한 조합의 신호들이 입력될 수 있다. 일 실시예에서, 저조도 픽셀에 대한 샘플링 동작을 수행하기 위하여, 비교기(510)에는 램프 신호(RMP) 및 픽셀 신호(PIX)가 입력될 수 있다. 반대로, 고조도 픽셀에 대한 샘플링 동작을 수행하기 위하여, 비교기(510)에는 오토-제로 구간 동안 픽셀 신호(PIX) 만이 입력되고, 비교 구간 동안 램프 신호(RMP) 및 픽셀 신호(PIX)가 입력될 수 있다.
제1 노드(N1)와 비교기(410)의 제1 입력 노드(IN1) 사이에는 제1 커패시터(C1)가 연결되고, 제2 노드(N2)와 비교기(510)의 제2 입력 노드(IN1) 사이에는 제2 커패시터(C2)가 연결될 수 있다. 비교기(510)의 제1 입력 노드(IN1)에는 제1 커패시터(C1)를 통해 램프 신호(RMP) 또는 픽셀 신호(PIX)가 입력될 수 있다. 또한, 비교기(510)의 제2 입력 노드(IN2)에는 제2 커패시터(C2)를 통해 픽셀 신호(PIX)가 입력될 수 있다.
비교기(510)는 제1 커패시터(C1) 및 제2 커패시터(C2)를 통해 입력되는 램프 신호(RMP)와 픽셀 신호(PIX)를 서로 비교하고, 그 비교 결과로서 비교 신호(CMP)를 제2 출력 노드(OUT2)를 통해 출력할 수 있다. 일 실시예에서, 비교기(410)는 차동 증폭기로서, OTA(Operational Transconductance Amplifier), 연산 증폭기 등으로 구현될 수 있다.
제1 오토-제로 스위치(AZ1)는 비교기(510)의 제1 입력 노드(IN1)와 제1 출력 노드(OUT1) 사이에 연결될 수 있다. 제2 오토-제로 스위치(AZ2)는 비교기(510)의 제2 입력 노드(IN2)와 제2 출력 노드(OUT2) 사이에 연결될 수 있다. 제1 및 제2 오토-제로 스위치들(AZ1, AZ2)은 오토-제로 제어 신호(AZS)에 따라 스위칭될 수 있다. 비교기(510)의 오토-제로 구간 동안 제1 및 제2 오토-제로 스위치들(AZ1, AZ2)이 턴-온되어 비교기(510)를 초기화할 수 있다.
샘플링 회로(500)는 저조도 픽셀에 대하여 제1 모드로 동작하여 한 번의 초기화 과정을 수행할 수 있다. 초기화 과정에서 발생하는 리셋 노이즈는 리셋 신호로부터 획득되는 카운터 값과 이미지 신호로부터 획득되는 카운터 값의 차이를 계산하는 과정에서 제거될 수 있다. 샘플링 회로(500)는 고조도 픽셀에 대하여 제2 모드로 동작하여 복수의 초기화 과정을 수행할 수 있다. 복수의 초기화 과정에서 발생하는 리셋 노이즈는 제거되지 않을 수 있지만, 고조도 픽셀에 적용되는 증폭 이득(예: x1)은 상대적으로 작으므로 비교 결과에 미치는 영향은 무시할 수 있을 정도로 작을 수 있다. 비교기(510) 및 제1 주변 회로(530)의 구체적인 일 예는 도 7에 도시된 바와 같다.
도 7은 도 6의 샘플링 회로의 비교기 및 제1 주변 회로를 구체적으로 나타낸 회로도이다.
도 7을 참조하면, 비교기(610)는 제1 내지 제5 트랜지스터들(M1-M5)을 포함할 수 있다.
제1 트랜지스터(M1)는 제1 출력 노드(OUT1)와 공통 노드(CN) 사이에 연결되고, 제1 트랜지스터(M1)의 게이트는 제1 입력 노드(IN1)에 연결될 수 있다. 제2 트랜지스터(M2)는 제2 출력 노드(OUT2)와 공통 노드(CN) 사이에 연결되고, 제2 트랜지스터(M2)의 게이트는 제2 입력 노드(IN2)에 연결될 수 있다. 제3 트랜지스터(M3)는 제1 전원 전압(VDDA) 노드와 제1 출력 노드(OUT1) 사이에 연결될 수 있다. 제4 트랜지스터(M4)는 제1 전원 전압(VDDA) 노드와 제2 출력 노드(OUT2) 사이에 연결될 수 있다.
제3 트랜지스터(M3)의 게이트 및 제4 트랜지스터(M4)의 게이트는 제1 출력 노드(OUT1)에 연결되고, 제3 트랜지스터(M3) 및 제4 트랜지스터(M4)는 전류 미러 회로를 구성할 수 있다.
일부 예에서, 제1 트랜지스터(M1) 및 제2 트랜지스터(M2)는 NMOS 트랜지스터이고, 제3 트랜지스터(M3) 및 제4 트랜지스터(M4)는 PMOS 트랜지스터일 수 있다. 또는, 제1 트랜지스터(M1) 및 제2 트랜지스터(M2)는 PMOS 트랜지스터이고, 제3 트랜지스터(M3) 및 제4 트랜지스터(M4)는 NMOS 트랜지스터일 수도 있다.
제5 트랜지스터(M5)는 공통 노드(CN) 및 제2 전원 전압(VSSA) 노드 사이에 연결될 수 있다. 제2 전원 전압(VSSA)은 제1 전원 전압(VDDA)보다 낮은 전압 레벨을 갖는 전압, 예컨대 접지 전압일 수 있다.
제5 트랜지스터(M5)는 비교기(510)에 있어서 일종의 전류원으로서 동작할 수 있다. 예컨대, 제5 트랜지스터(M5)는 게이트를 통해 소정의 바이어스 전압(VBIAS)을 입력받아, 제1 트랜지스터(M1)를 통해 흐르는 제1 전류와 제2 트랜지스터(M2)를 통해 흐르는 제2 전류의 합에 상응하는 구동 전류(Idrive)를 생성할 수 있다.
제1 주변 회로(630)는 제1 및 제2 오토-제로 스위치들(AZ1, AZ2)과 제1 및 제2 커패시터들(C1, C2)을 포함할 수 있다.
제1 오토-제로 스위치(SAZ1)는 제1 출력 노드(OUT1)와 제1 입력 노드(IN1) 사이에 연결될 수 있다. 제2 오토-제로 스위치(SAZ2)는 제2 출력 노드(OUT2)와 제2 입력 노드(IN2) 사이에 연결될 수 있다. 제1 및 제2 오토-제로 스위치들(SAZ1, SAZ2)은 각각의 게이트를 통해 입력되는 오토-제로 제어 신호(AZS)에 응답하여 턴-온되는 트랜지스터로 구현될 수 있다. 예컨대, 제1 및 제2 오토-제로 스위치들(SAZ1, SAZ2)은 PMOS 트랜지스터일 수 있다.
제1 커패시터(C1)는 램프 신호(RMP) 또는 픽셀 신호(PIX)가 선택적으로 입력되는 제1 노드(N1)와 제1 입력 노드(IN1) 사이에 연결될 수 있다. 제2 커패시터(C2)는 픽셀 신호(PIX)가 입력되는 제2 노드(N2)와 제2 입력 노드(IN2) 사이에 연결될 수 있다.
램프 신호(RMP)와 픽셀 신호(PIX)를 비교한 결과로서 비교 신호(CMP)가 제2 출력 노드(OUT2)를 통해 출력될 수 있다.
제2 전원 전압(VSSA)이 접지 전압인 경우, 제1 전원 전압(VDDA)은 비교기(610)를 구동하기 위해 제1 내지 제3 전압(V1-V3) 및 픽셀 신호(PIX)의 스윙폭(Vsig)을 합한 값 이상의 전압 레벨을 가질 수 있다. 여기서, 제1 전압(V1)은 제5 트랜지스터(M5)에 일정한 전류를 흐르게 하기 위한 제3 및 제4 트랜지스터들(M3, M4) 각각의 소스-게이트 전압(Vsg,M3,M4)일 수 있다. 제2 전압(V2)은 제5 트랜지스터(M5)에 일정한 전류를 흐르게 하기 위한 제1 및 제2 트랜지스터들(M1, M2) 각각의 게이트-소스 전압(Vgs,M1,M2)일 수 있다. 제3 전압(V3)은 제5 트랜지스터(M5)를 포화 상태로 유지하기 위한 제5 트랜지스터(M5)의 드레인-소스 전압(Vds,M5)일 수 있다. 예컨대, 제1 전압(V1)이 0.8 V, 제2 전압(V2)이 0.5 V, 제3 전압(V3)이 0.3 V이고, 픽셀 신호(PIX)의 스윙폭(Vsig)이 1 V인 경우, 제1 전원 전압(VDDA)은 비교기(510)를 구동하기 위해 2.6 V 이상의 전압 레벨을 가질 수 있다.
제1 및 제2 오토-제로 스위치들(SAZ1, SAZ2)이 턴-온되는 오토-제로 구간에서, 제1 입력 노드(IN1), 제2 입력 노드(IN2), 제1 출력 노드(OUT1) 및 제2 출력 노드(OUT2)의 전압 레벨은 소정의 값으로 초기화될 수 있다. 예를 들어, 제1 전원 전압(VDDA)이 2.6 V 이상의 전압 레벨을 갖는 상술한 예에서, 오토-제로 동작을 통해 제1 입력 노드(IN1)의 전압 레벨은 VDDA-0.8 V로 초기화될 수 있다. 오토-제로 제어 신호(AZS)가 제1 전원 전압(VDDA)과 동일한 전압 레벨을 가지므로, 램프 신호(RMP)가 픽셀 신호(PIX)의 스윙폭(Vsig)과 같은 1 V 만큼 증가하는 경우, 제1 커패시터(C1)에 축적된 전하가 제1 출력 노드(OUT1)로 이동하는 차지 오버플로우(charge overflow) 현상이 발생할 수 있다. 차지 오버플로우 현상은 랜덤 노이즈 및 픽셀 세틀링 시간(settling time)을 증가시키므로, HFR(high frame rate) 구현을 어렵게 할 수 있다. 이와 같은 문제를 해결하기 위하여, 본 발명의 일 실시예에 따른 이미지 센서는 고조도 픽셀에 대한 샘플링 동작에서 리셋 신호와 이미지 신호 각각에 대해 오토-제로 동작을 수행함으로써, 차지 오버플로우 현상을 방지하고, 제5 트랜지스터(M5)에 흐르는 구동 전류에 대응하는 헤드룸 전압을 감소시켜 전력 소모를 최소화할 수 있다.
제1 및 제2 오토-제로 스위치들(SAZ1, SAZ2)이 턴-온되는 오토-제로 구간에서, 제1 입력 노드(IN1), 제2 입력 노드(IN2), 제1 출력 노드(OUT1) 및 제2 출력 노드(OUT2)의 전압 레벨은 서로 같을 수 있다. 이 경우, 제1 입력 노드(IN1), 제2 입력 노드(IN2), 제1 출력 노드(OUT1) 및 제2 출력 노드(OUT2)의 전압은 오토-제로 전압으로 지칭될 수 있다. 또한, 오토-제로 구간에서 공통 노드(CN)의 전압은 포화 전압으로 지칭될 수 있으며, 제5 트랜지스터(M5)의 특성에 따라 달라질 수 있다. 비교기(610)의 입력 레인지(range)는 오토-제로 전압과 포화 전압에 따라 결정될 수 있다.
도 8은 본 발명의 일 실시예에 따른 샘플링 회로의 동작 방법을 개략적으로 나타낸 도면이다.
도 8을 도 6과 함께 참조하면, 샘플링 회로(500)는 리셋 신호 및 이미지 신호에 대해 순차적으로 샘플링 동작을 수행할 수 있다. 예컨대, 샘플링 회로(500)는 리셋 신호에 대해 제1 샘플링 동작을 수행하고, 이미지 신호에 대해 제2 샘플링 동작을 수행할 수 있다.
일 실시예에서, 샘플링 회로(500)는 저조도 픽셀 및 고조도 픽셀에 대해 서로 다른 증폭 이득을 갖고 샘플링 동작을 수행할 수 있다. 샘플링 회로(500)는, 제1 모드에서, 저조도 픽셀에 대해 제1 증폭 이득을 갖고 제1 샘플링 동작을 수행할 수 있다. 샘플링 회로(500)는, 제2 모드에서, 고조도 픽셀에 대해 제1 증폭 이득보다 작은 제2 증폭 이득을 갖고 제2 샘플링 동작을 수행할 수 있다.
샘플링 회로(500)는 동작 모드에 따라 오토-제로 동작(AZ)을 다르게 제어할 수 있다. 일 실시예에서, 샘플링 회로(500)는, 제1 모드에서, 제1 샘플링 동작을 수행하기 전에 총 한 번의 오토-제로 동작(AZ)을 수행할 수 있다. 이와 달리, 샘플링 회로(500)는, 제2 모드에서, 제1 샘플링 동작 및 제2 샘플링 동작을 수행하기 전에 각각 오토-제로 동작(AZ)을 수행하여 총 2 번의 오토-제로 동작(AZ)을 수행할 수 있다. 제1 모드에서 오토-제로 동작(AZ)은 총 한 번 수행되므로, 싱글 오토-제로 동작으로 지칭할 수 있다. 또한, 제2 모드에서 오토-제로 동작(AZ)은 총 2 번 수행되므로, 더블 오토-제로 동작으로 지칭할 수 있다.
샘플링 회로(500)는 상대적으로 큰 제1 증폭 이득으로 동작하는 제1 모드에서 싱글 오토-제로 동작을 수행함으로써, 램프 신호와 픽셀 신호 사이의 비교 결과의 정확성을 확보할 수 있다. 또한, 샘플링 회로(500)는 제1 증폭 이득보다 작은 제2 증폭 이득으로 동작하는 제2 모드에서 더블 오토-제로 동작을 수행함으로써, 구동 전류에 대응하는 헤드룸 전압을 감소시켜 전력 소모를 최소화할 수 있다.
도 9는 본 발명의 일 실시예에 따른 샘플링 회로가 제1 모드로 동작하는 경우의 타이밍도이다.
도 9를 도 6과 함께 참조하면, 제1 제어 신호(S1)가 활성화되고 제2 제어 신호(S2)가 비활성화됨에 따라, 제1 및 제3 스위치들(SW1, SW3)은 턴-온되고 제2 및 제4 스위치들(SW2, SW4)은 턴-오프될 수 있다. 일부 예에서, 제1 제어 신호(S1) 및 제2 제어 신호(S2)는 하이 논리값(H)을 갖는 경우 활성화되고, 로우 논리값(L)을 갖는 경우 비활성화될 수 있다. 제1 및 제3 스위치들(SW1, SW3)이 턴-온됨에 따라, 비교기(510)의 제1 입력 노드(IN1)에는 제1 커패시터(C1)를 통해 램프 신호(RMP)가 입력되고, 제2 입력 노드(IN2)에는 제2 커패시터(C2)를 통해 픽셀 신호(PIX)가 입력될 수 있다.
제1 구간(T1)에서, 오토-제로 제어 신호(AZS)가 활성화됨에 따라, 샘플링 회로(500)는 오토-제로 동작을 수행할 수 있다. 일부 예에서, 오토-제로 제어 신호(AZS)는 하이 논리값(H)을 갖는 경우 활성화되고, 로우 논리값(L)을 갖는 경우 비활성화될 수 있다. 샘플링 회로(500)는 오토-제로 동작을 수행함으로써 초기화될 수 있다.
비교기(510)의 제1 입력 노드(IN1)의 전압(VIN1)은 램프 신호(RMP)의 전압과 같을 수 있다. 또한, 비교기(510)의 제2 입력 노드(IN2)의 전압(VIN2)은 픽셀 신호(PIX)의 전압과 같을 수 있다. 제1 구간(T1)에서 비교기(510)에 입력되는 픽셀 신호(PIX)는 리셋 신호로서, 램프 신호(RMP)의 초기 전압과 같은 전압 레벨을 가질 수 있다.
제2 구간(T2)에서, 램프 신호(RMP)에는 오프셋이 부가될 수 있다. 이후, 램프 신호(RMP)는 소정의 기울기로 감소할 수 있다. 램프 신호(RMP)가 감소하는 시점부터 램프 신호(RMP)가 픽셀 신호(PIX)보다 작아지는 시점까지의 제3 구간(T3)을 소정의 클럭 신호를 이용하여 카운팅함으로써, 리셋 신호에 대한 아날로그-디지털 변환이 수행될 수 있다.
제4 구간(T4)에서, 램프 신호(RMP)는 제2 구간(T2)에서의 전압과 같은 전압 레벨을 가질 수 있다. 비교기(410)에는 픽셀 신호(PIX)로서 이미지 신호가 입력될 수 있으며, 이미지 신호는 램프 신호(RMP)의 초기 전압보다 낮은 전압 레벨을 가질 수 있다. 이미지 신호와 램프 신호(RMP)의 초기 전압 사이의 전압차는 포토 다이오드로부터 생성된 전하량에 대응할 수 있다.
이후, 램프 신호(RMP)는 소정의 기울기로 감소할 수 있다. 램프 신호(RMP)가 감소하는 시점부터 램프 신호(RMP)가 픽셀 신호(PIX)보다 작아지는 시점까지의 제5 구간(T5)을 소정의 클럭 신호를 이용하여 카운팅함으로써, 이미지 신호에 대한 아날로그-디지털 변환이 수행될 수 있다. 그리고, 제6 구간(T6)에서, 램프 신호(RMP)는 다음 샘플링 동작을 위해 초기화될 수 있다.
본 발명의 일 실시예에 따른 이미지 센서는, 이미지 신호의 디지털 값에 대응하는 제5 구간(T5)의 카운터 값과 리셋 신호의 디지털 값에 대응하는 제2 구간(T2)의 카운터 값의 차이를 계산함으로써, 이미지 데이터를 생성할 수 있다.
한편, 제1 구간(T1)을 오토-제로 구간으로 지칭할 수 있고, 제2 내지 제6 구간들(T2-T6)을 비교 구간으로 지칭할 수 있다. 이하, 제1 모드의 오토-제로 구간 및 비교 구간에서 샘플링 회로(500) 내 연결 관계를 설명하기로 한다.
도 10a는 본 발명의 일 실시예에 따른 샘플링 회로가 제1 모드로 동작하는 경우 오토-제로 구간에서의 상태를 나타낸 도면이다. 도 10b는 본 발명의 일 실시예에 따른 샘플링 회로가 제1 모드로 동작하는 경우 비교 구간에서의 상태를 나타낸 도면이다. 도 10a의 샘플링 회로(700a) 및 도 10b의 샘플링 회로(700b)는 도 6의 샘플링 회로(500)와 구성 및 기능이 동일할 수 있으며, 중복된 설명은 생략하기로 한다.
먼저 도 10a를 참조하면, 제1 모드의 오토-제로 구간에서, 제1 및 제3 스위치들(SW1, SW3)이 턴-온됨에 따라, 비교기(710)의 제1 입력 노드(IN1)에는 제1 커패시터(C1)를 통해 램프 신호(RMP)가 입력되고, 제2 입력 노드(IN2)에는 제2 커패시터(C2)를 통해 픽셀 신호(PIX)가 입력될 수 있다. 또한, 비교기(710)는 제1 및 제2 오토-제로 스위치들(AZ1, AZ2)이 턴-온됨에 따라 초기화될 수 있다.
도 10b를 참조하면, 제1 모드의 비교 구간에서, 제1 및 제3 스위치들(SW1, SW3)이 턴-온됨에 따라, 비교기(710)의 제1 입력 노드(IN1)에는 제1 커패시터(C1)를 통해 램프 신호(RMP)가 입력되고, 제2 입력 노드(IN2)에는 제2 커패시터(C2)를 통해 픽셀 신호(PIX)가 입력될 수 있다. 또한, 비교기(710)는, 제1 및 제2 오토-제로 스위치들(AZ1, AZ2)이 턴-오프됨에 따라, 제2 출력 노드(OUT2)를 통해 램프 신호(RMP) 및 픽셀 신호(PIX) 간의 비교 신호(CMP)를 출력할 수 있다.
도 11은 본 발명의 일 실시예에 따른 샘플링 회로가 제2 모드로 동작하는 경우의 타이밍도이다.
도 11을 도 6과 함께 참조하면, 제1 구간(T1)에서, 오토-제로 제어 신호(AZS)가 활성화됨에 따라, 샘플링 회로(500)는 제1 오토-제로 동작을 수행할 수 있다. 샘플링 회로(500)는 제1 오토-제로 동작을 통해 초기화될 수 있다.
또한, 제1 제어 신호(S1)가 비활성화되고 제2 제어 신호(S2)가 활성화됨에 따라, 제1 및 제3 스위치들(SW1, SW3)은 턴-오프되고 제2 및 제4 스위치들(SW2, SW4)은 턴-온될 수 있다. 제2 및 제4 스위치들(SW2, SW4)이 턴-온됨에 따라, 비교기(510)의 제1 및 제2 입력 노드들(IN1, IN2)에는 제1 및 제2 커패시터들(C1, C2)을 통해 픽셀 신호(PIX)가 입력될 수 있다. 따라서, 비교기(510)의 제1 입력 노드(IN1)의 전압(VIN1) 및 제2 입력 노드(IN2)의 전압(VIN2)은 픽셀 신호(PIX)의 전압과 같을 수 있다. 제1 구간(T1)에서 비교기(510)에 입력되는 픽셀 신호(PIX)는 리셋 신호로서, 램프 신호(RMP)보다 높은 전압 레벨을 가질 수 있다. 픽셀 신호(PIX)와 램프 신호(RMP) 사이의 전압차는 램프 신호(RMP)의 오프셋으로 간주될 수 있다.
제2 구간(T2)에서, 제1 제어 신호(S1)가 활성화되고 제2 제어 신호(S2)가 비활성화됨에 따라, 제1 및 제3 스위치들(SW1, SW3)은 턴-온되고 제2 및 제4 스위치들(SW2, SW4)은 턴-오프될 수 있다. 제1 및 제3 스위치들(SW2, SW4)이 턴-온됨에 따라, 비교기(510)의 제1 입력 노드(IN1)에는 제1 커패시터(C1)를 통해 램프 신호(RMP)가 입력되고, 제2 입력 노드(IN2)에는 제2 커패시터(C2)를 통해 픽셀 신호(PIX)가 입력될 수 있다. 따라서, 비교기(510)의 제1 입력 노드(IN1)의 전압(VIN1)은 램프 신호(RMP)의 전압과 같아지고, 제2 입력 노드(IN2)의 전압(VIN2)은 픽셀 신호(PIX)의 전압과 같아질 수 있다.
이후, 램프 신호(RMP)는 소정의 기울기로 증가할 수 있다. 램프 신호(RMP)가 증가하는 시점부터 램프 신호(RMP)가 픽셀 신호(PIX)보다 커지는 시점까지의 제3 구간(T3)을 소정의 클럭 신호를 이용하여 카운팅함으로써 리셋 신호에 대한 아날로그-디지털 변환이 수행될 수 있다.
제4 구간(T4)에서, 오토-제로 제어 신호(AZS)가 활성화됨에 따라, 샘플링 회로(400)는 제2 오토-제로 동작을 수행할 수 있다. 샘플링 회로(500)는 제2 오토-제로 동작을 통해 다시 초기화될 수 있다. 또한, 제1 제어 신호(S1)가 비활성화되고 제2 제어 신호(S2)가 활성화됨에 따라, 제1 및 제3 스위치들(SW1, SW3)은 턴-오프되고 제2 및 제4 스위치들(SW2, SW4)은 턴-온될 수 있다. 제2 및 제4 스위치들(SW2, SW4)이 턴-온됨에 따라, 비교기(510)의 제1 및 제2 입력 노드들(IN1, IN2)에는 제1 및 제2 커패시터들(C1, C2)을 통해 픽셀 신호(PIX)가 입력될 수 있다. 한편, 제4 구간(T4)에서, 램프 신호(RMP)는 초기 전압보다 낮은 전압 레벨을 가질 수 있다. 비교기(510)에는 픽셀 신호(PIX)로서 이미지 신호가 입력될 수 있으며, 이에 따른 픽셀 신호(PIX)의 전압 감소는 램프 신호(RMP)의 오프셋으로 간주될 수 있다.
이후, 램프 신호(RMP)는 소정의 기울기로 다시 증가할 수 있다. 램프 신호(RMP)가 증가하는 시점부터 램프 신호(RMP)가 픽셀 신호(PIX)보다 커지는 시점까지의 제5 구간(T5)을 소정의 클럭 신호를 이용하여 카운팅함으로써 이미지 신호에 대한 아날로그-디지털 변환이 수행될 수 있다. 그리고, 제6 구간(T6)에서, 램프 신호(RMP)는 다음 샘플링 동작을 위해 초기화될 수 있다.
본 발명의 일 실시예에 따른 이미지 센서는, 이미지 신호의 디지털 값에 대응하는 제5 구간(T5)의 카운터 값과 리셋 신호의 디지털 값에 대응하는 제3 구간(T3)의 카운터 값의 차이를 계산함으로써 이미지 데이터를 생성할 수 있다. 샘플링 회로(500)가 업 램프 신호를 이용하여 샘플링을 수행하는 관계로, 일부 예에서 이미지 데이터는 2n(n은 아날로그-디지털 컨버터의 해상도)에서 이미지 신호에 대응하는 카운터 값과 리셋 신호에 대응하는 카운터 값의 차이를 뺌으로써 생성될 수 있다.
한편, 제1 구간(T1) 및 제4 구간(T4)을 오토-제로 구간으로 지칭할 수 있고, 제2, 3, 5, 6 구간들(T2, T3, T5 및 T6)을 비교 구간으로 지칭할 수 있다. 이하, 제2 모드의 오토-제로 구간 및 비교 구간에서 샘플링 회로(500) 내 연결 관계를 설명하기로 한다.
도 12a는 본 발명의 일 실시예에 따른 샘플링 회로가 제2 모드로 동작하는 경우 오토-제로 구간에서의 상태를 나타낸 도면이다. 도 12b는 본 발명의 일 실시예에 따른 샘플링 회로가 제2 모드로 동작하는 경우 비교 구간에서의 상태를 나타낸 도면이다. 도 12a의 샘플링 회로(800a) 및 도 12b의 샘플링 회로(800b)는 도 6의 샘플링 회로(500)와 구성 및 기능이 동일할 수 있으며, 중복된 설명은 생략하기로 한다.
먼저 도 12a를 참조하면, 제2 모드의 오토-제로 구간에서, 제1 제어 신호(S1)가 비활성화되고 제2 제어 신호(S2)가 활성화됨에 따라, 제1 및 제3 스위치들(SW1, SW3)은 턴-오프되고 제2 및 제4 스위치들(SW2, SW4)은 턴-온될 수 있다. 제2 및 제4 스위치들(SW2, SW4)이 턴-온됨에 따라, 비교기(810)의 제1 및 제2 입력 노드들(IN1)에는 제1 및 제2 커패시터들(C1, C2)을 통해 픽셀 신호(PIX)가 입력될 수 있다. 또한, 비교기(810)는 제1 및 제2 오토-제로 스위치들(AZ1, AZ2)이 턴-온됨에 따라 초기화될 수 있다.
도 12b를 참조하면, 제2 모드의 비교 구간에서, 제1 및 제3 스위치들(SW1, SW3)이 턴-온됨에 따라, 비교기(810)의 제1 입력 노드(IN1)에는 제1 커패시터(C1)를 통해 램프 신호(RMP)가 입력되고, 제2 입력 노드(IN2)에는 제2 커패시터(C2)를 통해 픽셀 신호(PIX)가 입력될 수 있다. 또한, 비교기(810)는, 제1 및 제2 오토-제로 스위치들(AZ1, AZ2)이 턴-오프됨에 따라, 램프 신호(RMP) 및 픽셀 신호(PIX) 간의 비교 신호(CMP)를 출력할 수 있다.
이상 본 발명의 일 실시예에 따른 이미지 센서는, 저조도 픽셀에 대한 샘플링 동작(제1 모드)에서 싱글 오토-제로 동작을 수행함으로써, 리셋 노이즈를 제거하고 비교 동작의 정확성을 확보할 수 있다. 또한, 본 발명의 일 실시예에 따른 이미지 센서는, 고조도 픽셀에 대한 샘플링 동작(제2 모드)에서 더블 오토-제로 동작을 수행함으로써, 구동 전류에 대응하는 헤드룸 전압을 감소시켜 전력 소모를 최소화할 수 있다. 이하, 이미지 센서에서 각 픽셀이 2 개의 포토 다이오드들을 포함하는 경우에 있어, 본 발명의 실시예들을 상세하게 설명하기로 한다.
도 13은 본 발명의 일 실시예에 따른 이미지 센서에 포함되는 픽셀을 간단하게 나타낸 회로도이다.
도 13을 참조하면, 본 발명의 일 실시예에 따른 이미지 센서에 포함되는 픽셀(PX')은 2개의 포토 다이오드들(PD1, PD2) 및 픽셀 회로를 포함할 수 있다. 픽셀 회로는 2개의 포토 다이오드들(PD1, PD2)이 생성한 전하를 처리하여 전기적 신호를 출력할 수 있다. 픽셀 회로는 2개의 전송 트랜지스터(TX1, TX2), 리셋 트랜지스터(RX), 구동 트랜지스터(DX), 및 선택 트랜지스터(SX)를 포함할 수 있다. 제1 전송 트랜지스터(TX1)는 제1 포토 다이오드(PD1)에 연결될 수 있고, 제2 전송 트랜지스터(TX2)는 제2 포토 다이오드(PD2)에 연결될 수 있다. 이하, 2개의 포토 다이오드들(PD1, PD2)을 포함하는 픽셀(PX')을 2 PD 픽셀이라고 지칭하기로 한다.
리셋 트랜지스터(RX)는 리셋 제어 신호(RG)에 의해 턴-온 및 턴-오프되며, 리셋 트랜지스터(RX)가 턴-온되면 플로팅 확산 영역(FD)의 전압이 전원 전압(VDD)으로 리셋될 수 있다. 플로팅 확산 영역(FD)의 전압이 리셋되면, 선택 트랜지스터(SX)가 선택 제어 신호(SEL)에 의해 턴-온되어 리셋 신호가 컬럼 라인(COL)으로 출력될 수 있다.
리셋 전압이 컬럼 라인(COL)으로 출력된 후 제1 전송 트랜지스터(TX1)가 턴-온되면, 제1 포토 다이오드(PD1)가 빛에 노출되어 생성한 전하가 플로팅 확신 영역(FD)으로 이동할 수 있다. 구동 트랜지스터(DX)는 플로팅 확산 영역(FD)의 전압을 증폭하는 소스-팔로워 증폭기로 동작할 수 있으며, 선택 트랜지스터(SX)가 선택 제어 신호(SEL)에 의해 턴-온되면 포토 다이오드(PD)가 생성한 전하에 대응하는 제1 이미지 신호가 컬럼 라인(COL)으로 출력될 수 있다.
제1 이미지 신호가 컬럼 라인(COL)으로 출력된 후 제2 전송 트랜지스터(TX2)가 턴-온되면, 제2 포토 다이오드(PD2)가 빛에 노출되어 생성한 전하가 플로팅 확신 영역(FD)으로 이동할 수 있다. 선택 트랜지스터(SX)가 선택 제어 신호(SEL)에 의해 턴-온되면 포토 다이오드(PD)가 생성한 전하에 대응하는 제2 이미지 신호가 컬럼 라인(COL)으로 출력될 수 있다.
리셋 신호, 제1 및 제2 이미지 신호들 각각은, 컬럼 라인(COL)에 연결된 샘플링 회로에 의해 검출될 수 있다. 샘플링 회로는 램프 신호를 입력받는 제1 입력단과 리셋 신호, 제1 및 제2 이미지 신호들을 입력받는 제2 입력단을 갖는 샘플러를 복수개 포함할 수 있다.
샘플러는 리셋 신호, 제1 및 제2 이미지 신호들 각각을 램프 신호와 비교할 수 있다. 샘플러의 출력단에는 아날로그-디지털 컨버터(ADC)가 연결될 수 있다. 아날로그-디지털 컨버터는 제1 이미지 신호에 대응하는 카운터 값과 리셋 신호에 대응하는 카운터 값에 기초하여 제1 이미지 데이터를 출력할 수 있다. 또한, 아날로그-디지털 컨버터는 제2 이미지 신호에 대응하는 카운터 값과 리셋 신호에 대응하는 카운터 값에 기초하여 제2 이미지 데이터를 출력할 수 있다. 그리고, 이미지 신호 처리기(ISP)는 제1 이미지 데이터와 제2 이미지 데이터를 이용하여 이미지를 생성할 수 있다.
도 14는 2 PD 픽셀의 수직 구조를 나타낸 단면도이다.
도 14를 참조하면, 픽셀 어레이(PXA)의 각 픽셀(PX1, PX2)은 2개의 포토 다이오드들(PD1과 PD2, PD1'과 PD2')을 포함할 수 있다.
각 픽셀(PX1, PX2)은 2개의 포토 다이오드들(PD1과 PD2, PD1'과 PD2')의 상부에 차례로 배치되는 컬러 필터와 마이크로렌즈를 포함할 수 있다.
2개의 포토 다이오드들(PD1과 PD2, PD1'와 PD2')은 실리콘 기판(silicon substrate) 내부에 형성되고, 2개의 포토 다이오드들(PD1과 PD2, PD1'과 PD2') 사이에는 DTI(deep trench isolation)가 형성될 수 있다. 예컨대, 2개의 포토 다이오드들(PD1과 PD2, PD1'과 PD2') 사이에는 인-픽셀(in-pixel) DTI가 형성되고, 픽셀들(PX1, PX2) 사이에는 인터-픽셀(inter-pixel) DTI가 형성될 수 있다.
2개의 포토 다이오드들(PD1과 PD2, PD1'와 PD2')과 컬러 필터 사이에 형성된 회로 영역에는 메탈 와이어링(metal wiring), 멀티 레이어 와이어링(multi layer wiring), 또는 와이어링 레이어들(wiring layers)이 형성될 수 있다. 마이크로렌즈와 컬러 필터 사이에 렌즈 버퍼(lens buffer) 또는 평탄화 레이어 (planarization layer)가 형성될 수 있다.
이상 도 13 및 도 14를 참조하여 설명한 2 PD 픽셀을 포함하는 이미지 센서는 도 6의 샘플링 회로와 동일한 샘플링 회로를 포함할 수 있다. 이하, 2 PD 픽셀에 대한 샘플링 동작을 상세하게 설명하기로 한다.
도 15a 및 도 15b는 본 발명의 일 실시예에 따른 샘플링 회로의 동작 방법을 개략적으로 나타낸 도면이다.
먼저 도 15a를 도 6과 함께 참조하면, 샘플링 회로(500)는 2 PD 픽셀의 복수의 픽셀 신호들, 예를 들어 리셋 신호, 제1 이미지 신호 및 제2 이미지 신호에 대해 순차적으로 샘플링 동작을 수행할 수 있다. 예컨대, 샘플링 회로(500)는 제1 리셋 신호에 대해 제1 샘플링 동작을 수행하고 제2 리셋 신호에 대해 제2 샘플링 동작을 수행할 수 있다. 그리고, 샘플링 회로(500)는 제1 이미지 신호에 대해 제3 샘플링 동작을 수행하고, 제2 이미지 신호에 대해 제4 샘플링 동작을 수행할 수 있다. 샘플링 회로(500)의 샘플링 동작에 따라 생성된 비교 신호는 카운터에 의해 카운팅되어 디지털 신호로 변환된 후, 래치 또는 버퍼에 저장될 수 있다. 컬럼 드라이버는 래치 또는 버퍼에 저장된 디지털 신호로서 카운트 값들을 이용하여 차분 연산을 수행함으로써 이미지 데이터를 생성할 수 있다.
일 실시예에서, 샘플링 회로(500)는 저조도 픽셀 및 고조도 픽셀에 대해 서로 다른 증폭 이득을 갖고 샘플링 동작을 수행할 수 있다. 샘플링 회로(500)는, 제1 모드에서, 저조도 픽셀에 대해 제1 증폭 이득을 갖고 제1 샘플링 동작을 수행할 수 있다. 샘플링 회로(500)는, 제2 모드에서, 고조도 픽셀에 대해 제1 증폭 이득보다 작은 제2 증폭 이득을 갖고 제2 샘플링 동작을 수행할 수 있다.
샘플링 회로(500)는 동작 모드에 따라 오토-제로 동작(AZ)을 다르게 수행할 수 있다. 일 실시예에서, 샘플링 회로(500)는, 제1 모드에서, 제1 샘플링 동작을 수행하기 전에 총 한 번의 오토-제로 동작(AZ)을 수행할 수 있다. 제1 모드에서 오토-제로 동작(AZ)은 총 한 번 수행되므로, 싱글 오토-제로 동작으로 지칭할 수 있다. 이와 달리, 샘플링 회로(500)는, 제2 모드에서, 제1 내지 제4 샘플링 동작들을 수행하기 전에 각각 오토-제로 동작(AZ)을 수행할 수 있다. 제2 모드에서 오토-제로 동작(AZ)은 총 4 번 수행되므로, 멀티 오토-제로 동작으로 지칭할 수 있다.
한편, 도 15b에 도시한 바와 같이, 샘플링 회로(500)는 2 PD 픽셀의 리셋 신호, 제1 이미지 신호 및 제2 이미지 신호에 대해 순차적으로 샘플링 동작을 수행할 수 있다. 또한, 샘플링 회로(500)는 리셋 신호에 대한 샘플링 동작을 한번만 수행할 수 있다. 예컨대, 샘플링 회로(500)는 리셋 신호에 대해 제1 샘플링 동작을 수행하고, 제1 이미지 신호에 대해 제2 샘플링 동작을 수행하며, 제2 이미지 신호에 대해 제3 샘플링 동작을 수행할 수 있다.
샘플링 회로(500)는 동작 모드에 따라 오토-제로 동작(AZ)을 다르게 수행할 수 있다. 일 실시예에서, 샘플링 회로(500)는, 제1 모드에서, 제1 샘플링 동작을 수행하기 전에 총 한 번의 오토-제로 동작(AZ)을 수행할 수 있다. 이와 달리, 샘플링 회로(500)는, 제2 모드에서, 제1 내지 제3 샘플링 동작들 각각을 수행하기 전에 오토-제로 동작(AZ)을 수행하여 총 3 번의 오토-제로 동작(AZ)을 수행할 수 있다.
도 15a 및 도 15b에 도시한 바와 같이, 샘플링 회로(500)는 상대적으로 큰 제1 증폭 이득을 갖는 제1 모드에서 싱글 오토-제로 동작을 수행함으로써, 램프 신호와 픽셀 신호 사이의 비교 결과의 정확성을 확보할 수 있게 할 수 있다. 또한, 샘플링 회로(500)는 제1 증폭 이득보다 작은 제2 증폭 이득을 갖는 제2 모드에서 멀티 오토-제로 동작을 수행함으로써, 구동 전류에 대응하는 헤드룸 전압을 감소시켜 전력 소모를 최소화할 수 있다.
이하, 도 15b의 샘플링 방법을 전제로, 본 발명의 일 실시예에 따른 샘플링 회로의 제1 모드 및 제2 모드를 상세하게 설명하기로 한다.
도 16은 본 발명의 일 실시예에 따른 샘플링 회로가 제1 모드로 동작하는 경우의 타이밍도이다.
도 16을 도 6과 함께 참조하면, 제1 제어 신호(S1)가 활성화(예: 하이 논리값)되고 제2 제어 신호(S2)가 비활성화(예: 로우 논리값)됨에 따라, 제1 및 제3 스위치들(SW1, SW3)은 턴-온되고 제2 및 제4 스위치들(SW2, SW4)은 턴-오프될 수 있다. 제1 및 제3 스위치들(SW1, SW3)이 턴-온됨에 따라, 비교기(510)의 제1 입력 노드(IN1)에는 제1 커패시터(C1)를 통해 램프 신호(RMP)가 입력되고, 제2 입력 노드(IN2)에는 제2 커패시터(C2)를 통해 픽셀 신호(PIX)가 입력될 수 있다.
제1 구간(T1)에서, 오토-제로 제어 신호(AZS)가 활성화(예: 하이 논리값)됨에 따라, 샘플링 회로(500)는 오토-제로 동작을 수행할 수 있다. 샘플링 회로(500)는 오토-제로 동작을 통해 초기화될 수 있다.
비교기(510)의 제1 입력 노드(IN1)의 전압(VIN1)은 램프 신호(RMP)의 전압과 같을 수 있다. 또한, 비교기(510)의 제2 입력 노드(IN2)의 전압(VIN2)은 픽셀 신호(PIX)의 전압과 같을 수 있다. 제1 구간(T1)에서 비교기(510)에 입력되는 픽셀 신호(PIX)는 리셋 신호로서, 램프 신호(RMP)의 초기 전압과 같은 전압 레벨을 가질 수 있다.
제2 구간(T2)에서, 램프 신호(RMP)에는 오프셋이 부가될 수 있다. 이후, 램프 신호(RMP)는 소정의 기울기를 감소할 수 있다. 램프 신호(RMP)가 감소하는 시점부터 램프 신호(RMP)가 픽셀 신호(PIX)보다 작아지는 시점까지의 제3 구간(T3)을 소정의 클럭 신호를 이용하여 카운팅함으로써 리셋 신호에 대한 아날로그-디지털 변환이 수행될 수 있다.
제4 구간(T4)에서, 램프 신호(RMP)는 제2 구간(T2)에서의 전압과 같은 전압 레벨을 가질 수 있다. 비교기(510)에는 픽셀 신호(PIX)로서 제1 이미지 신호가 입력될 수 있다. 제1 이미지 신호는 픽셀의 제1 포토 다이오드로부터 생성된 전하에 대응하는 전기 신호로서, 램프 신호(RMP)의 초기 전압보다 낮은 제1 전압 레벨을 가질 수 있다. 제1 이미지 신호와 램프 신호(RMP)의 초기 전압 사이의 전압차는 제1 포토 다이오드로부터 생성된 전하량에 대응할 수 있다.
이후, 램프 신호(RMP)는 소정의 기울기로 감소할 수 있다. 램프 신호(RMP)가 감소하는 시점부터 램프 신호(RMP)가 픽셀 신호(PIX)보다 작아지는 시점까지의 제5 구간(T5)을 소정의 클럭 신호를 이용하여 카운팅함으로써 제1 이미지 신호에 대한 아날로그-디지털 변환이 수행될 수 있다.
제6 구간(T6)에서, 램프 신호(RMP)는 제2 구간(T2)에서와 같은 전압 레벨을 가질 수 있다. 비교기(510)에는 픽셀 신호(PIX)로서 제2 이미지 신호가 입력될 수 있다. 제2 이미지 신호는 픽셀의 제2 포토 다이오드로부터 생성된 전하에 대응하는 전기 신호로서, 램프 신호(RMP)의 초기 전압보다 낮은 제2 전압 레벨을 가질 수 있다. 제2 이미지 신호와 램프 신호(RMP)의 초기 전압 사이의 전압차는 제2 포토 다이오드로부터 생성된 전하량에 대응할 수 있다.
이후, 램프 신호(RMP)는 소정의 기울기로 감소할 수 있다. 램프 신호(RMP)가 감소하는 시점부터 램프 신호(RMP)가 픽셀 신호(PIX)보다 작아지는 시점까지의 제7 구간(T7)을 소정의 클럭 신호를 이용하여 카운팅함으로써 제2 이미지 신호에 대한 아날로그-디지털 변환이 수행될 수 있다. 그리고, 제8 구간(T8)에서, 램프 신호(RMP)는 다음 샘플링 동작을 위해 초기화될 수 있다.
본 발명의 일 실시예에 따른 이미지 센서는, 제1 이미지 신호의 디지털 값에 대응하는 제5 구간(T5)의 카운터 값과 리셋 신호의 디지털 값에 대응하는 제2 구간(T2)의 카운터 값의 차이를 계산함으로써 제1 이미지 데이터를 생성할 수 있다. 또한, 본 발명의 일 실시예에 따른 이미지 센서는, 제2 이미지 신호의 디지털 값에 대응하는 제7 구간(T7)의 카운터 값과 리셋 신호의 디지털 값에 대응하는 제2 구간(T2)의 카운터 값의 차이를 계산함으로써 제2 이미지 데이터를 생성할 수 있다. 이후, 이미지 신호 처리기(ISP)는 제1 이미지 데이터와 제2 이미지 데이터를 이용하여 이미지를 생성할 수 있다.
도 17은 본 발명의 일 실시예에 따른 샘플링 회로가 제2 모드로 동작하는 경우의 타이밍도이다.
도 17을 도 6과 함께 참조하면, 제1 구간(T1)에서, 오토-제로 제어 신호(AZS)가 활성화(예: 하이 논리값)됨에 따라, 샘플링 회로(500)는 제1 오토-제로 동작을 수행할 수 있다. 샘플링 회로(500)는 제1 오토-제로 동작을 통해 초기화될 수 있다.
또한, 제1 제어 신호(S1)가 비활성화(예: 로우 논리값)되고 제2 제어 신호(S2)가 활성화(예: 하이 논리값)됨에 따라, 제1 및 제3 스위치들(SW1, SW3)은 턴-오프되고 제2 및 제4 스위치들(SW2, SW4)은 턴-온될 수 있다. 제2 및 제4 스위치들(SW2, SW4)이 턴-온됨에 따라, 비교기(510)의 제1 및 제2 입력 노드들(IN1, IN2)에는 제1 및 제2 커패시터들(C1, C2)을 통해 픽셀 신호(PIX)가 입력될 수 있다. 따라서, 비교기(510)의 제1 입력 노드(IN1)의 전압(VIN1) 및 제2 입력 노드(IN2)의 전압(VIN2)은 픽셀 신호(PIX)의 전압과 같을 수 있다. 제1 구간(T1)에서 비교기(510)에 입력되는 픽셀 신호(PIX)는 리셋 신호로서, 램프 신호(RMP)보다 높은 전압 레벨을 가질 수 있다. 픽셀 신호(PIX)와 램프 신호(RMP) 사이의 전압차는 램프 신호(RMP)의 오프셋으로 간주될 수 있다.
제2 구간(T2)에서, 제1 제어 신호(S1)가 활성화되고 제2 제어 신호(S2)가 비활성화됨에 따라, 제1 및 제3 스위치들(SW1, SW3)은 턴-온되고 제2 및 제4 스위치들(SW2, SW4)은 턴-오프될 수 있다. 제1 및 제3 스위치들(SW2, SW4)이 턴-온됨에 따라, 비교기(510)의 제1 입력 노드(IN1)에는 제1 커패시터(C1)를 통해 램프 신호(RMP)가 입력되고, 제2 입력 노드(IN2)에는 제2 커패시터(C2)를 통해 픽셀 신호(PIX)가 입력될 수 있다. 따라서, 비교기(510)의 제1 입력 노드(IN1)의 전압(VIN1)은 램프 신호(RMP)의 전압과 같아지고, 제2 입력 노드(IN2)의 전압(VIN2)은 픽셀 신호(PIX)의 전압과 같아질 수 있다.
이후, 램프 신호(RMP)는 소정의 기울기로 증가할 수 있다. 램프 신호(RMP)가 증가하는 시점부터 램프 신호(RMP)가 픽셀 신호(PIX)보다 커지는 시점까지의 제3 구간(T3)을 소정의 클럭 신호를 이용하여 카운팅함으로써 리셋 신호에 대한 아날로그-디지털 변환이 수행될 수 있다.
제4 구간(T4)에서, 오토-제로 제어 신호(AZS)가 다시 활성화됨에 따라, 샘플링 회로(500)는 제2 오토-제로 동작을 수행할 수 있다. 샘플링 회로(500)는 제2 오토-제로 동작을 통해 다시 초기화될 수 있다. 또한, 제1 제어 신호(S1)가 비활성화되고 제2 제어 신호(S2)가 활성화됨에 따라, 제1 및 제3 스위치들(SW1, SW3)은 턴-오프되고 제2 및 제4 스위치들(SW2, SW4)은 턴-온될 수 있다. 제2 및 제4 스위치들(SW2, SW4)이 턴-온됨에 따라, 비교기(510)의 제1 및 제2 입력 노드들(IN1, IN2)에는 제1 및 제2 커패시터들(C1, C2)을 통해 픽셀 신호(PIX)가 입력될 수 있다. 따라서, 비교기(510)의 제1 입력 노드(IN1)의 전압(VIN1) 및 제2 입력 노드(IN2)의 전압(VIN2)은 픽셀 신호(PIX)의 전압과 같을 수 있다.
한편, 제4 구간(T4)에서, 램프 신호(RMP)는 초기 전압보다 낮은 전압 레벨을 가질 수 있다. 비교기(510)에는 픽셀 신호(PIX)로서 제1 이미지 신호가 입력될 수 있으며, 이에 따른 픽셀 신호(PIX)의 전압 감소는 램프 신호(RMP)의 오프셋으로 간주될 수 있다.
이후, 램프 신호(RMP)는 소정의 기울기로 다시 증가할 수 있다. 램프 신호(RMP)가 증가하는 시점부터 램프 신호(RMP)가 픽셀 신호(PIX)보다 커지는 시점까지의 제5 구간(T5)을 소정의 클럭 신호를 이용하여 카운팅함으로써 이미지 신호에 대한 아날로그-디지털 변환이 수행될 수 있다.
제6 구간(T7)에서, 오토-제로 제어 신호(AZS)가 활성화됨에 따라, 샘플링 회로(500)는 제3 오토-제로 동작을 수행할 수 있다. 샘플링 회로(500)는 제3 오토-제로 동작을 통해 다시 초기화될 수 있다. 또한, 제1 제어 신호(S1)가 비활성화되고 제2 제어 신호(S2)가 활성화됨에 따라, 제1 및 제3 스위치들(SW1, SW3)은 턴-오프되고 제2 및 제4 스위치들(SW2, SW4)은 턴-온될 수 있다. 제2 및 제4 스위치들(SW2, SW4)이 턴-온됨에 따라, 비교기(510)의 제1 및 제2 입력 노드들(IN1, IN2)에는 제1 및 제2 커패시터들(C1, C2)을 통해 픽셀 신호(PIX)가 입력될 수 있다. 따라서, 비교기(510)의 제1 입력 노드(IN1)의 전압(VIN1) 및 제2 입력 노드(IN2)의 전압(VIN2)은 픽셀 신호(PIX)의 전압과 같을 수 있다.
제7 구간(T8)에서 비교기(510)에 입력되는 픽셀 신호(PIX)는 제2 이미지 신호로서, 램프 신호(RMP)보다 높은 전압 레벨을 가질 수 있다. 픽셀 신호(PIX)와 램프 신호(RMP) 사이의 전압차는 램프 신호(RMP)의 오프셋으로 간주될 수 있다.
이후, 램프 신호(RMP)는 소정의 기울기로 다시 증가할 수 있다. 램프 신호(RMP)가 증가하는 시점부터 램프 신호(RMP)가 픽셀 신호(PIX)보다 커지는 시점까지의 제8 구간(T8)을 소정의 클럭 신호를 이용하여 카운팅함으로써 이미지 신호에 대한 아날로그-디지털 변환이 수행될 수 있다. 제9 구간(T9)에서, 램프 신호(RMP)는 다음 샘플링 동작을 위해 초기화될 수 있다.
본 발명의 일 실시예에 따른 이미지 센서는, 제1 이미지 신호의 디지털 값에 대응하는 제5 구간(T5)의 카운터 값과 리셋 신호의 디지털 값에 대응하는 제3 구간(T3)의 카운터 값의 차이를 계산함으로써 제1 이미지 데이터를 생성할 수 있다. 또한, 본 발명의 일 실시예에 따른 이미지 센서는, 제2 이미지 신호의 디지털 값에 대응하는 제8 구간(T9)의 카운터 값과 리셋 신호의 디지털 값에 대응하는 제3 구간(T3)의 카운터 값의 차이를 계산함으로써 제2 이미지 데이터를 생성할 수 있다.
샘플링 회로(500)가 업 램프 신호를 이용하여 샘플링을 수행하는 관계로, 일부 예에서 제1 및 제2 이미지 데이터는 2n(n은 아날로그-디지털 컨버터의 해상도)에서 제1 및 제2 이미지 신호에 대응하는 카운터 값과 리셋 신호에 대응하는 카운터 값의 차이를 뺌으로써 생성될 수 있다.
이후, 이미지 신호 처리기(ISP)는 제1 이미지 데이터와 제2 이미지 데이터를 이용하여 이미지를 생성할 수 있다.
도 18은 본 발명의 일 실시예에 따른 이미지 장치를 포함하는 전자 기기를 간단하게 나타낸 블록도이다.
도 18을 참조하면, 본 발명의 일 실시예에 따른 전자 기기(1000)는 메모리(1010), 이미지 장치(1020), 프로세서(1030) 및 통신 모듈(1040) 등을 포함할 수 있다.
도 18에 도시된 구성 요소들 중에서, 통신 모듈(1040)은 전자 기기(1000)가 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하기 위해 제공되는 장치일 수 있다. 전자 기기(1000)는 일반적인 데스크톱 컴퓨터나 랩톱 컴퓨터 외에 스마트폰, 태블릿 PC, 스마트 웨어러블 기기 등을 모두 포괄하는 개념일 수 있다.
메모리(1010)는 전자 기기(1000)의 동작에 필요한 데이터, 또는 멀티미디어 데이터 등을 저장하는 저장 매체일 수 있다. 메모리(1010)는 비휘발성 메모리 소자를 기반으로 하는 저장 장치를 포함할 수 있다. 또한, 메모리(1010)는 저장 장치로서 솔리드 스테이트 드라이브(SSD), 하드 디스크 드라이브(HDD), 및 광학 드라이브(ODD) 중 적어도 하나를 포함할 수도 있다.
프로세서(1030)는 특정 연산이나 명령어 및 태스크 등을 수행할 수 있다. 프로세서(1030)는 CPU(Central Processing Unit) 또는 마이크로프로세서 유닛(MCU), 시스템 온 칩(SoC) 등일 수 있으며, 버스(1050)를 통해 메모리(1010), 이미지 센서(1020)는 물론, 통신 모듈(1040)을 통해 전자 기기(1000)와 연결된 다른 장치들과 통신할 수 있다.
도 18에 도시한 전자 기기(1000)가 포함하는 이미지 장치(1020)는, 본 발명의 다양한 실시예들에 따른 이미지 센서를 포함할 수 있다. 일례로, 이미지 장치(1020)는 도 1 내지 도 17을 참조하여 설명한 다양한 실시예들에 따라 동작할 수 있다.
본 발명은 상술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태를 갖는 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.

Claims (20)

  1. 복수의 로우 라인들과 복수의 컬럼 라인들에 연결되는 복수의 픽셀들을 포함하고, 상기 복수의 픽셀들 각각은 리셋 신호 및 이미지 신호를 생성하는 픽셀 어레이;
    상기 복수의 컬럼 라인들에 연결되는 복수의 샘플러들을 포함하고, 상기 복수의 샘플러들 각각은 상기 리셋 신호를 램프 신호와 비교하여 제1 비교 신호를 생성하고, 상기 이미지 신호를 상기 램프 신호와 비교하여 제2 비교 신호를 생성하는 샘플링 회로;
    상기 제1 비교 신호 및 상기 제2 비교 신호 각각을 디지털 신호로 변환하는 아날로그-디지털 컨버터; 및
    디지털 신호로 변환된 상기 제1 비교 신호 및 상기 제2 비교 신호에 기초하여 이미지 데이터를 생성하는 컬럼 드라이버;를 포함하고,
    상기 복수의 샘플러들 각각은,
    제1 모드에서, 상기 리셋 신호 및 상기 이미지 신호 중 상기 리셋 신호에 대한 비교 동작을 수행하기 전에 상기 복수의 샘플러들 각각을 초기화하는 오토-제로 동작을 수행하고,
    제2 모드에서, 상기 리셋 신호 및 상기 이미지 신호에 각각에 대한 비교 동작을 수행하기 전에 상기 오토-제로 동작을 수행하는,
    이미지 장치.
  2. 제1항에 있어서,
    상기 복수의 샘플러들 각각의 증폭 이득은, 상기 제1 모드의 경우에서 상기 제2 모드의 경우보다 큰,
    이미지 장치.
  3. 제1항에 있어서,
    타이밍 컨트롤러의 제어 하에 상기 램프 신호를 생성하여 상기 샘플링 회로로 출력하는 램프 신호 생성기를 더 포함하고,
    상기 램프 신호는 업 램프 신호 및 다운 램프 신호를 포함하는,
    이미지 장치.
  4. 제3항에 있어서,
    상기 복수의 샘플러들 각각은,
    상기 제1 모드에서 상기 업 램프 신호를 이용하여 비교 동작을 수행하는,
    이미지 장치.
  5. 제3항에 있어서,
    상기 복수의 샘플러들 각각은,
    상기 제2 모드에서 상기 다운 램프 신호를 이용하여 비교 동작을 수행하는,
    이미지 장치.
  6. 제1항에 있어서,
    상기 아날로그-디지털 컨버터는,
    상기 제1 비교 신호를 카운팅하여 제1 카운터 값을 생성하고, 상기 제2 비교 신호를 카운팅하여 제2 카운터 값을 생성하는,
    이미지 장치.
  7. 제6항에 있어서,
    상기 컬럼 드라이버는,
    상기 제1 카운터 값 및 상기 제2 카운터 값을 차분 연산하여 상기 이미지 데이터를 생성하는,
    이미지 장치.
  8. 제1항에 있어서,
    상기 아날로그-디지털 컨버터는 싱글-슬로프(Single-Slope) 아날로그-디지털 컨버터를 포함하는,
    이미지 장치.
  9. 제1항에 있어서,
    상기 복수의 샘플러들 각각은,
    상기 제1 모드에서, 상기 램프 신호 및 상기 리셋 신호를 이용하여 상기 오토-제로 동작을 수행하는,
    이미지 장치.
  10. 제1항에 있어서,
    상기 복수의 샘플러들 각각은,
    상기 제2 모드에서, 상기 리셋 신호 및 상기 이미지 신호를 이용하여 상기 오토-제로 동작을 수행하는,
    이미지 장치.

  11. 복수의 로우 라인들과 복수의 컬럼 라인들에 연결되는 복수의 픽셀들을 포함하고, 상기 복수의 픽셀들 각각은 픽셀 신호를 생성하는 픽셀 어레이;
    상기 복수의 컬럼 라인들에 연결되고, 상기 픽셀 신호를 램프 신호와 비교하여 비교 신호를 출력하는 복수의 샘플러들; 및
    상기 비교 신호를 디지털 신호로 변환하여 이미지 데이터를 생성하는 아날로그-디지털 컨버터를 포함하고,
    상기 복수의 샘플러들 각각은,
    비교기;
    상기 비교기의 제1 입력 노드 및 제1 출력 노드 사이에 연결되는 제1 오토-제로 스위치;
    상기 비교기의 제2 입력 노드 및 제2 출력 노드 사이에 연결되는 제2 오토-제로 스위치;
    상기 제1 입력 노드와 제1 노드 사이에 연결되는 제1 커패시터;
    상기 제2 입력 노드와 제2 노드 사이에 연결되는 제2 커패시터;
    상기 제1 노드와 상기 램프 신호의 입력단 사이에 연결되는 제1 스위치;
    상기 제1 노드와 상기 픽셀 신호의 입력단 사이에 연결되는 제2 스위치; 및
    상기 제2 노드와 상기 픽셀 신호의 입력단 사이에 병렬 연결되는 제3 및 제4 스위치들을 포함하는,
    이미지 센서.
  12. 제11항에 있어서,
    상기 제1 스위치 및 상기 제3 스위치는 제1 제어 신호에 따라 동작하고, 상기 제2 스위치 및 상기 제4 스위치는 제2 제어 신호에 따라 동작하는,
    이미지 센서.
  13. 제12항에 있어서,
    상기 제1 스위치 및 상기 제3 스위치는 상기 제2 스위치 및 상기 제4 스위치와 교번하여 동작하는,
    이미지 센서.
  14. 제11항에 있어서,
    상기 제1 오토-제로 스위치 및 상기 제2 오토-제로 스위치는 오토-제로 제어 신호에 따라 동작하는,
    이미지 센서.
  15. 제11항에 있어서,
    상기 복수의 샘플러들 각각은,
    상기 제2 출력 노드를 통해 상기 비교 신호를 출력하는,
    이미지 센서.
  16. 복수의 로우 라인들 및 복수의 컬럼 라인들에 연결되고, 리셋 신호, 제1 이미지 신호 및 제2 이미지 신호를 생성하는 복수의 픽셀들;
    상기 복수의 컬럼 라인들에 연결되고, 상기 리셋 신호, 상기 제1 이미지 신호 및 상기 제2 이미지 신호 각각을 업 램프 신호 및 다운 램프 신호 중 하나와 순차적으로 비교하여 비교 신호를 생성하는 복수의 샘플러들; 및
    상기 비교 신호를 디지털 신호로 변환하여 이미지 데이터를 생성하는 아날로그-디지털 컨버터;를 포함하고,
    상기 복수의 샘플러들 각각은,
    제1 모드에서, 제1 증폭 이득을 갖고 상기 업 램프 신호를 이용하여 상기 비교 신호를 생성하고,
    제2 모드에서, 상기 제1 증폭 이득보다 작은 제2 증폭 이득을 갖고 상기 다운 램프 신호를 이용하여 상기 비교 신호를 생성하는,
    이미지 센서.
  17. 제16항에 있어서,
    상기 복수의 샘플러들 각각은,
    상기 제1 모드에서, 상기 리셋 신호, 상기 제1 이미지 신호 및 상기 제2 이미지 신호 중 상기 리셋 신호에 대한 비교 동작을 수행하기 전에 상기 복수의 샘플러들 각각의 입출력 전압을 초기화하는 오토-제로 동작을 수행하는,
    이미지 센서.
  18. 제17항에 있어서,
    상기 복수의 샘플러들 각각은,
    상기 램프 신호 및 상기 리셋 신호를 이용하여 상기 오토-제로 동작을 수행하는,
    이미지 센서.
  19. 제16항에 있어서,
    상기 복수의 샘플러들 각각은,
    상기 제2 모드에서, 상기 리셋 신호, 상기 제1 이미지 신호 및 상기 제2 이미지 신호 각각에 대한 비교 동작을 수행하기 전에 상기 복수의 샘플러들 각각의 입출력 전압을 초기화하는 오토-제로 동작을 수행하는,
    이미지 센서.
  20. 제19항에 있어서,
    상기 복수의 샘플러들 각각은,
    상기 리셋 신호, 상기 제1 이미지 신호 및 상기 제2 이미지 신호를 이용하여 상기 오토-제로 동작을 수행하는,
    이미지 센서.
KR1020200022363A 2020-02-24 2020-02-24 이미지 센서 및 이를 포함하는 이미지 장치 KR20210107957A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200022363A KR20210107957A (ko) 2020-02-24 2020-02-24 이미지 센서 및 이를 포함하는 이미지 장치
US17/038,347 US11503229B2 (en) 2020-02-24 2020-09-30 Image sensor and imaging device including the same
CN202110183993.0A CN113301279A (zh) 2020-02-24 2021-02-10 图像传感器和包括图像传感器的成像设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200022363A KR20210107957A (ko) 2020-02-24 2020-02-24 이미지 센서 및 이를 포함하는 이미지 장치

Publications (1)

Publication Number Publication Date
KR20210107957A true KR20210107957A (ko) 2021-09-02

Family

ID=77318944

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200022363A KR20210107957A (ko) 2020-02-24 2020-02-24 이미지 센서 및 이를 포함하는 이미지 장치

Country Status (3)

Country Link
US (1) US11503229B2 (ko)
KR (1) KR20210107957A (ko)
CN (1) CN113301279A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240049568A (ko) 2021-12-27 2024-04-16 니토 보세키 가부시기가이샤 유리 장섬유의 제조방법 및 유리 장섬유

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4184933A1 (en) * 2021-11-19 2023-05-24 Samsung Electronics Co., Ltd. Image sensor device and operation method thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8957994B2 (en) * 2013-03-15 2015-02-17 Samsung Electronics Co., Ltd. CDS circuit and analog-digital converter using dithering, and image sensor having same
JP5870954B2 (ja) * 2013-03-29 2016-03-01 ソニー株式会社 コンパレータ、固体撮像素子、電子機器、および、駆動方法
KR102210539B1 (ko) 2013-12-26 2021-02-01 삼성전자주식회사 상관 이중 샘플링 회로, 이를 포함하는 아날로그-디지털 컨버터, 및 이미지 센서
WO2015120328A1 (en) 2014-02-07 2015-08-13 Rambus Inc. Feedthrough-compensated image sensor
US9843738B2 (en) 2015-10-01 2017-12-12 Semiconductor Components Industries, Llc High dynamic range imaging pixels with improved readout
TW201725900A (zh) * 2016-01-06 2017-07-16 原相科技股份有限公司 影像感測器及使用其的影像擷取裝置
US9774811B1 (en) 2016-09-27 2017-09-26 Omnivision Technologies, Inc. Ramp signal generator for double ramp analog to digital converter
JP6921587B2 (ja) * 2017-03-31 2021-08-18 キヤノン株式会社 撮像装置、撮像システム、移動体
JP7018294B2 (ja) 2017-11-10 2022-02-10 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器
US10356351B1 (en) 2018-02-07 2019-07-16 Omnivision Technologies, Inc. Image sensor with dual conversion gain readout
CN115665570B (zh) * 2018-06-14 2024-04-12 索尼半导体解决方案公司 摄像装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240049568A (ko) 2021-12-27 2024-04-16 니토 보세키 가부시기가이샤 유리 장섬유의 제조방법 및 유리 장섬유

Also Published As

Publication number Publication date
CN113301279A (zh) 2021-08-24
US20210266477A1 (en) 2021-08-26
US11503229B2 (en) 2022-11-15

Similar Documents

Publication Publication Date Title
US11758305B2 (en) Comparator, ad converter, solid-state imaging device, electronic apparatus, and method of controlling comparator
US9282264B2 (en) Analog-to-digital conversion circuit, and image sensor including the same
US9578268B2 (en) Ramp signal calibration apparatus and method and image sensor including the ramp signal calibration apparatus
JP7080913B2 (ja) デジタルピクセルを含むイメージセンサ
US11323639B2 (en) Image sensor and operation method thereof
US11503229B2 (en) Image sensor and imaging device including the same
KR101580178B1 (ko) 이미지 센서
TWI525307B (zh) 用於影像感測器之感光單元及其感光電路
US11233962B2 (en) Image sensor and pixel array which operate based on a clamp voltage and a selection voltage, and operation method of the image sensor
CN111835989A (zh) 图像传感器
US11665445B2 (en) Image sensing device for cancelling a horizontal banding noise
JP2016111376A (ja) 撮像装置、撮像システム、及び撮像装置の駆動方法
US11722794B2 (en) Image sensor with multi-gain readout
US20240147092A1 (en) Analog-to-digital converting circuits for dual conversion gain operation and operation methods of the same
US20230164456A1 (en) Analog-to-digital converting circuit for optimizing dual conversion gain operation and operation method thereof
TW202322574A (zh) 類比數位轉換電路
KR20160008877A (ko) 이미지 센서
TW202322618A (zh) 類比數位轉換電路及其操作方法
KR20210059469A (ko) 픽셀 어레이 및 이를 포함하는 이미지 센서