TW202322618A - 類比數位轉換電路及其操作方法 - Google Patents

Abstract

本發明提供一種電路，包含：第一放大器，在第一操作週期中第一比較斜坡信號與自像素陣列輸出的像素信號的重設信號，在第二操作週期中第二比較斜坡信號與像素信號的影像信號，且基於第一比較結果及第二比較結果在第一操作週期及第二操作週期中產生第一輸出信號；以及第二放大器，在第二自零週期中回應於第二自零信號而對電容器充電，自第二自零週期結束的時間點至第一操作週期開始的時間點停止第二放大器的操作，且在第一操作週期及第二操作週期中基於第一輸出信號而產生第二輸出信號。

Description

採用自零週期優化的類比數位轉換電路及其操作方法

本文中所描述的本揭露的實施例是關於類比數位轉換器，且更特定言之是關於採用自零週期最佳化的類比數位轉換電路及其操作方法。 [相關申請案的交叉參考]

本申請案根據35 U. S. C. §119主張在韓國智慧財產局2021年11月15日申請的韓國專利申請案第10-2021-0156902號、2022年4月21日申請的第10-2022-0049493號以及2022年6月7日申請的第10-2022-0068855號的優先權，其中的各者的揭露以全文引用的方式併入本文中。

影像感測器可包含電荷耦合裝置（charge coupled device；CCD）影像感測器、互補金屬氧化物半導體（complementary metal-oxide semiconductor；CMOS）影像感測器（complementary metal-oxide semiconductor image sensor；CIS）等。CMOS影像感測器可包含由CMOS電晶體構成的像素，且藉由採用包含於各像素中的光電轉換元件（或裝置）將光能轉換成電信號。CMOS影像感測器藉由採用由各像素產生的電信號來獲得關於經擷取/經攝影影像的資訊。

類比數位轉換器（analog-to-digital converter；ADC）接收類比輸入電壓且將接收到的類比輸入電壓轉換成數位信號。可將經轉換數位信號提供至其他裝置。ADC可用於各種信號處理裝置中。由於信號處理裝置的效能得到改良，故現如今，需要針對類比信號的經改良解析度。因而，採用能夠同時處理許多信號或提供針對各信號的經改良解析度的ADC。然而，ADC引起功率消耗的增加。因此，ADC的功率消耗可能需要減少。

本揭露的實施例提供能夠藉由採用自零週期最佳化、其操作方法以及包含所述類比數位轉換電路的影像感測器來降低功率消耗的類比數位轉換電路。

根據實施例，一種電路包含第一放大器及第二放大器。在第一自零週期中回應於第一自零信號而使第一放大器的輸入節點及輸出節點的電壓位準均衡的第一放大器在第一操作週期中第一比較斜坡信號與自像素陣列輸出的像素信號的重設信號，在第一操作週期之後的第二操作週期中第二比較斜坡信號與像素信號的影像信號，且基於第一比較結果及第二比較結果在第一操作週期及第二操作週期中在輸出節點上產生第一輸出信號。在第二自零週期中回應於第二自零信號而對電容器充電的第二放大器自第二自零週期結束的時間點至第一操作週期開始的時間點停止第二放大器的操作，且在第一操作週期及第二操作週期中基於第一輸出信號而產生第二輸出信號。

根據實施例，包含第一放大器及第二放大器的類比數位轉換電路的操作方法包含：在第一自零週期中回應於第一自零信號而使第一放大器的輸入節點及輸出節點的電壓位準均衡；在第二自零週期中回應於第二自零信號而對第二放大器的電容器充電；自第二自零週期結束的時間點至第一操作週期開始的時間點停止第二放大器的操作；藉由在第一操作週期期間比較斜坡信號與自像素陣列輸出的像素信號的重設信號及在第一操作週期之後的第二操作週期期間比較所述斜坡信號與像素信號的影像信號來產生第一輸出信號；以及在第一操作週期及第二操作週期中基於第一輸出信號而產生第二輸出信號。

根據實施例，一種影像感測器包含：像素陣列，將光轉換成電信號以產生像素信號；斜坡信號產生器，產生斜坡信號；以及類比數位轉換電路，將像素信號轉換成數位信號。類比數位轉換電路包含第一放大器、第二放大器以及計數器。藉由在第一自零週期中回應於第一自零信號而使第一放大器的輸入節點及輸出節點的電壓位準均衡來產生第一輸出信號的第一放大器在第一操作週期中第一比較斜坡信號與自像素陣列輸出的像素信號的重設信號，且在第二操作週期中第二比較斜坡信號與像素信號的影像信號。第二放大器在第二自零週期中回應於第二自零信號而對電容器充電，在第一操作週期及第二操作週期中基於第一輸出信號而產生第二輸出信號，且自第二自零週期結束的時間點至第一操作週期開始的時間點停止第二放大器的操作。計數器對第二輸出信號的脈衝進行計數且輸出計數結果作為數位信號。

根據實施例，在自零週期中回應於自零信號而對電容器進行充電且在操作週期中產生輸出信號的電路包含：第一電晶體，將電源電壓提供至第一輸出節點，輸出信號自所述第一輸出節點輸出；第二電晶體，經由偏壓節點連接至電容器且回應於第二自零信號而接通；電流源，經由第一輸出節點連接至第一電晶體，經由偏壓節點連接至電容器及第二電晶體，且基於偏壓節點的藉由電容器維持的電壓位準而產生功率電流；以及第三電晶體，連接至第一電晶體，將電源電壓提供至第一電晶體，且回應於斷電信號而斷開以使得電路的操作停止。

在下文中，將在所屬技術領域中具有通常知識者容易地進行本揭露的此程度上詳細且清楚地描述本揭露的實例實施例。

在詳細描述中，將藉由軟體、硬體或其組合實施參考術語「單元」、「模組」、「區塊」、「器（~er/~or）」等描述的組件以及圖式中所示出的功能區塊。舉例而言，軟體可為機器碼、韌體、嵌式碼以及應用軟體。舉例而言，硬體可包含電路、電子電路、處理器、電腦、積體電路、積體電路核心、壓力感測器、慣性感測器、微機電系統（microelectromechanical system；MEMS）、被動元件或其組合。

圖1示出根據本揭露的實施例的影像處理區塊10的組態的實例。影像處理區塊10可實施為各種電子裝置的一部分，諸如智慧型電話、數位攝影機、膝上型電腦以及桌上型電腦。影像處理區塊10可包含透鏡12、影像感測器14、影像信號處理器（image signal processor；ISP）前端區塊16以及影像信號處理器18。

光可由以用於攝影為目標的物件、景物等反射，且透鏡12可接收反射光。影像感測器14可基於經由透鏡12接收到的光產生電信號。舉例而言，影像感測器14可藉由互補金屬氧化物半導體（CMOS）影像感測器或其類似者實施。舉例而言，影像感測器14可為具有雙像素結構或四單元結構的多像素影像感測器。

影像感測器14可包含像素陣列。像素陣列的像素可將光轉換成電信號以產生像素值或像素信號。另外，影像感測器14可包含用於對像素值執行相關雙重取樣（correlated double sampling；CDS）的類比數位轉換（ADC）電路。將參考圖2詳細地描述影像感測器14的組態。

ISP前端區塊16可對自影像感測器14輸出的電信號執行預處理，以便適合於影像信號處理器18的處理。

影像信號處理器18可藉由適當地處理由ISP前端區塊16處理的電信號來產生與經攝影物件及景物相關聯的影像資料。為此目的，影像信號處理器18可執行各種處理操作，諸如色彩校正、自動白平衡、伽瑪校正、色彩飽和校正、格式化、不良像素校正及色調校正。

圖1中示出一個透鏡12及一個影像感測器14。然而，在其他實施例中，影像處理區塊10可包含多個透鏡、多個影像感測器以及多個ISP前端區塊。在此情況下，多個透鏡可具有不同視場。此外，多個影像感測器可具有不同功能、不同效能及/或不同特性，且可分別包含不同組態的像素陣列。

圖2示出根據實例實施例的圖1的影像感測器14的組態的實例。影像感測器100可包含像素陣列110、列驅動器120、斜坡信號產生器130、電壓緩衝器140、ADC電路150、時序控制器160以及緩衝器170。

像素陣列110可包含以矩陣形式配置，亦即沿列及行配置的多個像素。多個像素中的各者可包含光電轉換元件（或裝置）。舉例而言，光電轉換元件可包含光電二極體、光電晶體、光閘、針筒光二極體或其類似者。

像素陣列110可包含多個像素群組PG。各像素群組PG可包含兩個或大於兩個像素，亦即，多個像素。本文中，為方便描述起見，多個像素群組PG及一個像素群組PG的術語可互換地使用。構成像素群組PG的多個像素可共用一個浮動擴散區或多個浮動擴散區。圖2中示出像素陣列110包含以具有四列及四行的矩陣（亦即，包含4×4像素群組PG）的形式配置的像素群組PG的實例。然而，本揭露不限於此。

像素群組PG可包含相同色彩的像素。舉例而言，像素群組PG可包含用以將紅色光譜的光轉換成電信號的紅色像素、用以將綠色光譜的光轉換成電信號的綠色像素，或用以將藍色光譜的光轉換成電信號的藍色像素。舉例而言，構成像素陣列110的像素可以四拜耳（tetra-Bayer）圖案的形式配置。

像素陣列110的像素可取決於自外部接收到的光的強度或量而經由行線CL1至行線CL4輸出像素信號。舉例而言，像素信號可為對應於自外部接收到的光的強度或量的類比信號。像素信號可穿過電壓緩衝器（例如，源極隨耦器），且可接著經由行線CL1至行線CL4提供至ADC電路150。

列驅動器120可選擇及驅動一列像素陣列110。列驅動器120可對由時序控制器160產生的位址及/或控制信號進行解碼，且可產生用於選擇及驅動一列像素陣列110的控制信號。舉例而言，控制信號可包含用於選擇像素的信號、用於重設浮動擴散區的信號等。

斜坡信號產生器130可在時序控制器160的控制下產生斜坡信號RAMP。舉例而言，斜坡信號產生器130可回應於控制信號（諸如斜坡賦能信號）而操作。當斜坡賦能信號啟動時，斜坡信號產生器130可取決於預設值（例如，開始位準、結束位準以及斜率）而產生斜坡信號RAMP。換言之，斜坡信號RAMP可為在特定時間期間沿著預設斜率增加或減小的信號。斜坡信號RAMP可經由電壓緩衝器140提供至ADC電路150。

ADC電路150可經由行線CL1至行線CL4自多個像素接收像素信號，且可經由電壓緩衝器140自斜坡信號產生器130接收斜坡信號RAMP。ADC電路150可基於相關雙重取樣（CDS）技術操作，以用於自所接收到的像素信號獲得重設信號及影像信號且提取重設信號與影像信號之間的差作為有效信號成分。ADC電路150可包含多個比較器COMP及多個計數器CNT。

詳言之，比較器COMP中的各者可比較像素信號的重設信號與斜坡信號RAMP，可比較像素信號的影像信號與斜坡信號RAMP，且可對比較結果執行相關雙重取樣（CDS）。計數器CNT中的各者可對經歷相關雙重取樣的信號的脈衝進行計數且可輸出計數結果作為數位信號。此外，可實施本揭露的ADC電路150以藉由採用自零時週期最佳化及/或輸出反饋來減少功率消耗。在圖2中示出ADC電路150包含四個比較器COMP及四個計數器CNT的實例，但本揭露不限於此。

時序控制器160可產生用於控制列驅動器120、斜坡信號產生器130以及ADC電路150中的各者的操作及/或時序的控制信號及/或時鐘。

緩衝器170可包含記憶體MEM及感測放大器SA。記憶體MEM可儲存自ADC電路150的對應計數器CNT輸出的數位信號。感測放大器SA可感測及放大儲存於記憶體MEM中的數位信號。感測放大器SA可輸出經放大數位信號作為影像資料IDAT，且可將影像資料IDAT提供至圖1的ISP前端區塊16。

圖3為示出根據實例實施例的圖2的像素陣列110的像素群組PG中的一者的實例的電路圖。舉例而言，像素群組PG可包含像素PX1至像素PX4、光電轉換元件PD1至光電轉換元件PD4、轉移電晶體Tx1至轉移電晶體Tx4、重設電晶體RST、雙轉換電晶體DC、驅動電晶體Dx以及選擇電晶體SEL。在圖3中示出像素群組PG具有四個像素PX1至像素PX4分別包含光電轉換元件PD1至光電轉換元件PD4的四單元結構的實例，但本揭露不限於此。舉例而言，像素群組PG可經實施以具有各種不同結構。

第一像素PX1可包含第一光電轉換元件PD1及第一轉移電晶體Tx1，且剩餘像素PX2、像素PX3以及像素PX4中的各者亦可包含類似組件/元件。像素PX1至像素PX4可共用重設電晶體RST、雙轉換電晶體DC、驅動電晶體Dx以及選擇電晶體SEL。此外，像素PX1至像素PX4可共用第一浮動擴散區FD1。重設電晶體RST及雙轉換電晶體DC可共用第二浮動擴散區FD2。

第一浮動擴散區FD1或第二浮動擴散區FD2可累積（或整合）對應於入射光的量的電荷。雖然轉移電晶體Tx1至轉移電晶體Tx4分別藉由轉移信號VT1至轉移信號VT4接通，但第一浮動擴散區FD1或第二浮動擴散區FD2可累積（或整合）自光電轉換元件PD1供應至光電轉換元件PD4的電荷。由於第一浮動擴散區FD1連接至操作為源極隨耦器放大器的驅動電晶體Dx的閘極端子，因此可形成對應於累積於第一浮動擴散區FD1處的電荷的電壓。舉例而言，第一浮動擴散區FD1的電容描繪為第一電容CFD1。

雙轉換電晶體DC可由雙轉換信號VDC驅動。當雙轉換電晶體DC斷開時，第一浮動擴散區FD1的電容可對應於第一電容CFD1。在通用環境中，由於第一浮動擴散區FD1不易於飽和，故不需要增加第一浮動擴散區FD1的電容（亦即，CFD1）。在此情況下，雙轉換電晶體DC可斷開。

然而，在高亮度環境中，第一浮動擴散區FD1可易於飽和。為防止飽和，可接通雙轉換電晶體DC，使得第一浮動擴散區FD1與第二浮動擴散區FD2電連接。在此情況下，浮動擴散區FD1及浮動擴散區FD2的電容可增加至第一電容CFD1與第二電容CFD2的總和。

轉移電晶體Tx1至轉移電晶體Tx4可分別由轉移信號VT1至轉移信號VT4驅動，且可將由光電轉換元件PD1至光電轉換元件PD4產生（或整合）的電荷轉移至第一浮動擴散區FD1或第二浮動擴散區FD2。舉例而言，轉移電晶體Tx1至轉移電晶體Tx4的第一末端可分別連接至光電轉換元件PD1至光電轉換元件PD4，且其第二末端可與第一浮動擴散區FD1共同連接。

重設電晶體RST可由重設信號VRST驅動，且可將電源電壓VDD提供至第一浮動擴散區FD1或第二浮動擴散區FD2。因此，累積於第一浮動擴散區FD1或第二浮動擴散區FD2中的電荷可移動至供電電壓VDD的端子，且可重設第一浮動擴散區FD1或第二浮動擴散區FD2的電壓。

驅動電晶體Dx可放大第一浮動擴散區FD1或第二浮動擴散區FD2的電壓，且可產生對應於放大的結果的像素信號PIX。選擇電晶體SEL可由選擇信號VSEL驅動且可選擇待以列為單位讀取的像素。當選擇電晶體SEL接通時，像素信號PIX可經由行線CL輸出至圖2的ADC電路150。

圖4示出根據實例實施例的圖2的類比數位轉換（ADC）電路150的組態的實例。ADC電路150可包含比較器151及計數器152。ADC電路150可將作為自像素陣列110輸出的類比信號的像素信號PIX轉換及輸出為數位信號DS。為了描述清楚及圖式簡潔起見，在圖4中示出像素陣列110僅包含一個像素的實例，且像素陣列110的組態及功能與參考圖3所描述的彼等相同。

詳言之，如參考圖2所描述，比較器151可比較像素信號的重設信號及斜坡信號RAMP，可比較像素信號的影像信號及斜坡信號RAMP，且可對比較結果執行相關雙重取樣（CDS），且計數器152可對經歷相關雙重取樣（CDS）的信號的脈衝進行計數且可輸出計數結果作為數位信號。將參考圖2及圖3描述圖4。本文中，像素信號的重設信號可表示在接收反射光之前的像素的信號，且像素信號的影像信號可表示在接收反射光之後的像素的信號。

舉例而言，比較器151可具有雙級結構，所述雙級結構包含兩個放大器（亦即，第一放大器151_1及第二放大器151_2），且第一放大器151_1及第二放大器151_2中的各者可實施為運算轉導放大器（operational transconductance amplifier；OTA）。然而，本揭露不限於此。舉例而言，比較器151可具有包含三個或三個以上放大器的結構。此外，ADC電路150可包含多個比較器及多個計數器，但為了描述清楚起見，在圖4中示出一個比較器151及一個計數器152。

第一放大器151_1可經由行線CL自像素陣列110接收像素信號PIX，且可經由電壓緩衝器140自斜坡信號產生器130接收斜坡信號RAMP。第一放大器151_1可基於所接收到的信號輸出第一輸出信號OTA1_OUT。舉例而言，在斜坡信號RAMP的位準高於像素信號PIX的位準的週期中，第一放大器151_1可輸出具有高位準的第一輸出信號OTA1_OUT，且在斜坡信號RAMP的位準低於像素信號PIX的位準的週期中，第一放大器151_1可輸出具有低位準的第一輸出信號OTA1_OUT。此外，上文所描述的第一放大器151_1的比較操作可在比較像素信號PIX的重設信號及斜坡信號RAMP時及在比較像素信號PIX的影像信號及斜坡信號RAMP時執行。

第二放大器151_2可放大第一輸出信號OTA1_OUT且可輸出作為比較信號的第二輸出信號OTA2_OUT。舉例而言，第二輸出信號OTA2_OUT可為第一輸出信號OTA1_OUT的反相版本。換言之，第二放大器151_2可在第一輸出信號OTA1_OUT的高位準期間輸出具有低位準的第二輸出信號OTA2_OUT，且可在第一輸出信號OTA1_OUT的低位準期間輸出具有高位準的第二輸出信號OTA2_OUT。

在以下描述中，當比較器151執行比較操作時，第一輸出信號OTA1_OUT或第二輸出信號OTA2_OUT的電壓位準自高位準轉變為低位準或自低位準轉變為高位準可稱為「ADC電路150的決策」。換言之，「在ADC電路150的決策結束之後」可意謂「在第一輸出信號OTA1_OUT或第二輸出信號OTA2_OUT的電壓位準自高位準改變至低位準或自低位準改變至高位準之後」。

在執行比較操作之前的自零週期中，比較器151可回應於自零信號而初始化且可接著再次執行比較操作。詳言之，第一放大器151_1可回應於第一自零信號AZ_OTA1而初始化，且第二放大器151_2可回應於第二自零信號AZ_OTA2而初始化。

在以下描述中，第一放大器151_1的自零週期稱為「第一自零週期」，且第二放大器151_2的自零週期稱為「第二自零週期」。舉例而言，在第一自零週期及第二自零週期期間，可使第一放大器151_1及第二放大器151_2的輸入節點及/或輸出節點的電壓位準均衡。

此外，初始化第一放大器151_1所花費的時間與初始化第二放大器151_2所花費的時間可彼此不同。舉例而言，初始化第一放大器151_1所花費的時間可長於初始化第二放大器151_2所花費的時間。在此情況下，當第二放大器151_2完全地初始化時，不必將第二自零信號AZ_OTA2施加至第二放大器151_2。

換言之，當第二放大器151_2的初始化在第一放大器151_1的初始化之前完成時，無論第一自零週期的剩餘長度如何，第二自零週期可經調整以終止。舉例而言，本揭露的第二自零週期可經最佳化以在第二放大器151_2的初始化完成時終止。舉例而言，第二放大器151_2可經實施以使得當第二自零週期結束時，直至執行第一放大器151_1的比較操作才消耗功率。為此目的，第二放大器151_2可包含開關，所述開關用於回應於第二自零週期結束而暫時防止功率消耗。因此，ADC電路150的功率消耗可經由自零週期最佳化而減少。

計數器152可在時序控制器160的控制下操作，可對第二輸出信號OTA2_OUT的脈衝進行計數，且可輸出計數結果作為數位信號DS。舉例而言，計數器152可回應於控制信號（諸如計數器時鐘信號CNT_CLK及用於使計數器152的內部位元反相的反相信號CONV）而操作。

舉例而言，計數器152可包含遞增/遞減計數器、逐位元反相計數器等。逐位元反相計數器的操作可類似於遞增/遞減計數器的操作。舉例而言，逐位元反相計數器可執行僅執行遞增計數的功能以及當特定信號輸入至其上時轉換計數器的所有內部位元以獲得1的補碼的功能。逐位元反相計數器可執行重設計數操作且可接著反相重設計數結果以便轉換成1的補碼，亦即負值。

圖5為示出根據實例實施例的圖4的第一放大器151_1的實例的電路圖。第一放大器200可包含多個電晶體TR11至電晶體TR16、多個開關SW1及開關SW2以及第一電流源210。舉例而言，第一電晶體TR11、第二電晶體TR12、第五電晶體TR15以及第六電晶體TR16可為NMOS電晶體，且第三電晶體TR13及第四電晶體TR14可為PMOS電晶體。然而，本揭露不限於此。第一電晶體TR11至第六電晶體TR16可藉由其類型不同於圖5中所示出的彼等的電晶體來實施。

參考圖5，斜坡信號RAMP可輸入至第一電晶體TR11的閘極端子，且像素信號PIX可輸入至第二電晶體TR12的閘極端子。第一電晶體TR11及第二電晶體TR12的源極端子可在共同節點COMM處連接至第一電流源210。舉例而言，第三電晶體TR13及第四電晶體TR14可以電流鏡形式連接。流動至（或通過）第一電晶體TR11及第二電晶體TR12的電流的總和可等於第一功率電流ISS1。

第三電晶體TR13的閘極端子及汲極端子以及第一電晶體TR11的汲極端子可與第二輸出節點OUT12共同連接，且第四電晶體TR14的汲極端子及第二電晶體TR12的汲極端子可與第一輸出節點OUT11共同連接。第五電晶體TR15可連接於第一輸出節點OUT11與第二輸出節點OUT12之間。舉例而言，第五電晶體TR15可限制自第一輸出節點OUT11輸出的信號的電壓位準。

第一輸出信號OTA1_OUT可自第一輸出節點OUT11輸出，且反相第一輸出信號OTA1_OUT'可自第二輸出節點OUT12輸出。舉例而言，在斜坡信號RAMP的位準高於像素信號PIX的位準的週期中，第一輸出信號OTA1_OUT可具有高位準，且在斜坡信號RAMP的位準低於像素信號PIX的位準的週期中，第一輸出信號OTA1_OUT可具有低位準。可將第一輸出信號OTA1_OUT提供至圖4的第二放大器151_2。

第一電流源210可包含第六電晶體TR16。第六電晶體TR16可連接至接地電壓VSS，且可基於第一偏壓信號BIAS1產生第一功率電流ISS1。

同時，在第一自零週期期間，開關SW1及開關SW2可回應於第一自零信號AZ_OTA1而接通。當開關SW1及SW2接通時，第二輸入節點IN12及第一輸出節點OUT11可彼此連接，且第一輸入節點IN11及第二輸出節點OUT12可彼此連接。因此，在第一自零週期期間，可使第一輸入節點IN11、第二輸入節點IN12、第一輸出節點OUT11以及第二輸出節點OUT12的位準均衡。儘管未繪示，但連接至第一輸入節點IN11的第一電容器可接收斜坡信號RAMP，且連接至第二輸入節點IN12的第二電容器可接收像素信號PIX。舉例而言，第一電容器及第二電容器可充當自零位準取樣電容器。

圖6為示出根據實例實施例的圖4的第二放大器151_2的實例的電路圖。第二放大器300可包含多個電晶體TR21至電晶體TR24、電容器C1、交換電路310以及電流源320。舉例而言，第七電晶體TR21及第十電晶體TR24可為PMOS電晶體，且第八電晶體TR22及第九電晶體TR23可為NMOS電晶體。然而，本揭露不限於此。第七電晶體TR21至第十電晶體TR24可藉由電晶體實施，所述電晶體的類型不同於圖6中所示出的彼等。

第七電晶體TR21可接收來自圖4的第一放大器151_1的第一輸出信號OTA1_OUT作為輸入，且可回應於第一輸出信號OTA1_OUT而操作。舉例而言，當第一輸出信號OTA1_OUT的電壓位準為高位準時，第七電晶體TR21可斷開。在此情況下，由於電流不流動至第三輸出節點OUT21，故第二輸出信號OTA2_OUT的電壓位準可為低位準。對比而言，當第一輸出信號OTA1_OUT的電壓位準為低位準時，第七電晶體TR21可接通。在此情況下，由於電流流動至第三輸出節點OUT21，故第二輸出信號OTA2_OUT的電壓位準可為高位準。換言之，第二放大器300可作為反相放大器操作。舉例而言，當第一輸出信號OTA1_OUT的電壓位準增加時，第二輸出信號OTA2_OUT的電壓位準可減小。

交換電路310可包含連接於第三輸出節點OUT21與偏壓節點BN之間的第八電晶體TR22。在第二自零週期期間，第八電晶體TR22可回應於第二自零信號AZ_OTA2而操作，且可在第二自零信號AZ_OTA2啟動時接通。當第八電晶體TR22接通時，可使偏壓節點BN的電壓位準與第三輸出節點OUT21的電壓位準均衡，且可對連接至偏壓節點BN的電容器C1中的電荷充電。

當對電容器C1中的電荷充滿電時，可完成第二放大器300的初始化，且第二自零週期可結束。舉例而言，第二自零週期的長度可基於用電荷對連接至偏壓節點BN的電容器C1充電所花費的時間而最佳化。如參考圖4所描述，第二自零週期的最佳化長度可短於第一自零週期的長度。

對比而言，在圖4的ADC電路150的比較操作期間當第二自零信號AZ_OTA2啟動時第八電晶體TR22斷開的情況下，可藉由電容器C1維持偏壓節點BN的電壓位準（等於第三輸出節點OUT21的電壓位準），且因此電流源320可操作。

電流源320可包含連接至第三輸出節點OUT21的第九電晶體TR23。第九電晶體TR23可基於偏壓節點BN的電壓（亦即，電容器C1的一個末端的電壓）而產生功率電流ISS2。

如上文所描述，當對連接至偏壓節點BN的電容器C1中的電荷充滿電時，第二自零信號AZ_OTA2可去啟動，且第二自零週期可結束。在此情況下，第十電晶體TR24可回應於啟動的斷電信號PD而斷開，且因此，第二放大器300的操作可暫時停止（亦即，可暫時斷電）。亦即，第十電晶體TR24可作為第二放大器300的斷電開關操作。

可停止第二放大器300的操作直至圖10的第一放大器200執行比較操作。換言之，當第一放大器200的第一自零週期結束時（亦即，當第一自零信號AZ_OTA1去啟動時），可去啟動斷電信號PD，且可接通第十電晶體TR24。因此，第二放大器300可再次開始操作。

換言之，第十電晶體TR24可在第二自零週期期間及在比較操作週期期間回應於低位準的斷電信號PD而接通，且可在第二自零週期與比較操作週期之間回應於高位準的斷電信號PD而斷開。經由第十電晶體TR24的以上操作，第二放大器300的功率消耗可在第二自零週期與比較操作週期之間減少。

圖7為示出根據實例實施例的圖4的類比數位轉換（ADC）電路150的操作的時序圖。參考圖7，自第一時間點t0至第三時間點t2的週期可定義為自零週期（包含第一自零週期及第二自零週期），自第三時間點t2至第十二時間點t11的週期可定義為比較操作週期，自第四時間點t3或第五時間點t4至第七時間點t6的週期可定義為第一操作週期，且自第七時間點t6或第十時間點t9至第十一時間點t10的週期可定義為第二操作週期。詳言之，自第一時間點t0至第三時間點t2的週期可定義為第一自零週期，且自第一時間點t0至第二時間點t1的週期可定義為第二自零週期。另外，自第二時間點t1至第三時間點t2的週期可定義為斷電週期。

選擇信號VSEL可在第一時間點t0之前啟動，且像素信號PIX可自圖2的像素陣列的多個像素群組（例如，示出於圖3中的像素群組）輸出。此外，可藉由在第一時間點t0之前啟動的重設信號VRST提供電源電壓。在實施例中，像素信號PIX及斜坡信號RAMP的位準可藉由在第一時間點t0之前及在第十二時間點t11之後的電路（圖中未示）來判定。在下文中，將一起參考圖4至圖6描述圖7。

第一自零信號AZ_OTA1可自第一時間點t0啟動至第三時間點t2。第二自零信號AZ_OTA2可自第一時間點t0啟動至第二時間點t1，且自第二時間點t1去啟動至第三時間點t2。第一放大器151_1可在第一自零週期（亦即，自第一時間點t0至第三時間點t2）期間回應於第一自零信號AZ_OTA1而初始化，且第二放大器151_2可在第二自零週期（亦即，自第一時間點t0至第二時間點t1）期間回應於第二自零信號AZ_OTA2而初始化。

如參考圖6所描述，第二自零週期的長度可基於對包含於具有電荷的第二放大器151_2中的電容器（例如，圖6的C1）充滿電所花費的時間而判定。當第二放大器151_2完全地初始化時，第二自零信號AZ_OTA2可去啟動，且第二自零週期可結束。

在此情況下，可啟動斷電信號PD。因此，第二放大器151_2的斷電開關（例如，圖6的TR24）可斷開，且第二放大器151_2的操作可暫時自第二時間點t1停止至第三時間點t2。根據以上描述，第二放大器151_2的功率消耗可自第二時間點t1減少至第三時間點t2，且ADC電路150的功率消耗亦可總體減少。當第一自零週期結束且比較操作週期開始時，斷電信號PD可再次去啟動。

為了對像素信號PIX的重設信號執行數位轉換，可在第四時間點t3處將偏移施加至斜坡信號RAMP，且斜坡信號RAMP可自第五時間點t4減小。計數器152可自第五時間點t4至第六時間點t5對計數時鐘信號CNT_CLK進行計數，在所述第六時間點處作為第二放大器151_2的輸出的第二輸出信號OTA2_OUT的極性改變。

在重設信號的數位轉換結束的情況下，為了在第七時間點t6處將像素信號PIX的影像信號轉換成數位信號，可再次在第七時間點t6處將偏移施加至斜坡信號RAMP，且計數器152的位元可在第八時間點t7處回應於反相信號CONV而反相。轉移信號VT可在第九時間點t8處啟動，且在轉移信號VT的啟動期間，第一放大器151_1的輸入節點的電壓位準可改變，對應於由光電轉換元件PD整合的電荷的像素信號PIX經由所述電壓位準接收。

為了對影像信號執行數位轉換，斜坡信號RAMP的位準可在第十時間點t9處減小。計數器152可自第十時間點t9至第十一時間點t10對計數時鐘信號CNT_CLK進行計數，在所述第十一時間點處作為第二放大器151_2的輸出的第二輸出信號OTA2_OUT的極性改變。舉例而言，圖4的計數器152可在第十一時間點t10處輸出數位信號DS。在影像信號的數位轉換結束的情況下，ADC電路150可經初始化以用於下一比較操作（亦即，用於相關雙重取樣）。

參考圖7描述ADC電路150的操作時序，但本揭露不限於此。舉例而言，信號的時序可取決於實施ADC電路150的方式（例如，第一放大器151_1及第二放大器151_2的結構）而改變或修改。

圖8示出根據實例實施例的圖2的類比數位轉換（ADC）電路150的組態的另一實例。參考圖8，第二輸出信號OTA2_OUT可反饋回至第二放大器151_2。反饋回至第二放大器151_2的第二輸出信號OTA2_OUT可控制第二放大器151_2的電源（例如，電流源）且可減少ADC電路150的功率消耗。上文所描述的第二放大器151_2的輸出反饋操作可在比較像素信號PIX的重設信號及斜坡信號RAMP時及在比較像素信號PIX的影像信號及斜坡信號RAMP時執行。

舉例而言，由於圖8的ADC電路150進一步執行輸出反饋操作以及自零週期最佳化，故圖8的ADC電路150的功率消耗與圖4的ADC電路150相比可進一步減少。圖8的ADC電路150的功能除上述輸出反饋操作以外與參考圖4所描述的功能相同，且因此，將省略額外描述以避免冗餘。

圖9為示出根據實例實施例的圖8的第二放大器151_2的另一實例的電路圖。第二放大器300a可更包含第十一電晶體TR25及反饋電路330。舉例而言，第十一電晶體TR25可為NMOS電晶體。然而，本揭露不限於此。舉例而言，第十一電晶體TR25可為其種類與圖9中所示出的種類不同的電晶體。參考圖9，當第七電晶體TR21接通時，電流亦可流動至第十一電晶體TR25。可將第二輸出信號OTA2_OUT提供至反饋電路330。

反饋電路330可基於第二輸出信號OTA2_OUT及反饋賦能信號FB_EN而控制電流源320。為執行輸出反饋操作，反饋電路330可包含邏輯閘331。舉例而言，邏輯閘331可為NAND閘。

邏輯閘331可回應於第二輸出信號OTA2_OUT及反饋賦能信號FB_EN而輸出反饋信號FB。舉例而言，邏輯閘331可經實施以使得當反饋賦能信號FB_EN的電壓位準及第二輸出信號OTA2_OUT的電壓位準兩者為高位準時，反饋信號FB的電壓位準設定為低位準。

當反饋信號FB的電壓位準為高位準時，第十一電晶體TR25可接通，且功率電流ISS2可流經第十一電晶體TR25。然而，當反饋信號FB的電壓位準為低位準時，第十一電晶體TR25可斷開，且功率電流ISS2可不流經第十一電晶體TR25。

詳言之，在斜坡信號RAMP與像素信號PIX的比較操作結束之後，第一輸出信號OTA1_OUT的電壓位準可為低位準，且第二輸出信號OTA2_OUT的電壓位準可為高位準。在此情況下，在反饋賦能信號FB_EN啟動之前，反饋信號FB可處於高位準，第十一電晶體TR25可處於接通狀態，且功率電流ISS2可流經第十一電晶體TR25。

相比之下，當反饋賦能信號FB_EN啟動時（亦即，當反饋賦能信號FB_EN的電壓位準為高位準時），反饋信號FB的電壓位準可轉變至低位準。在此情況下，由於第十一電晶體TR25斷開，故功率電流ISS2可不流經第十一電晶體TR25。因此，藉由在比較操作結束之後利用輸出反饋，第二放大器300的功率消耗可減少。此可意謂ADC電路150的功率消耗亦減少。

當維持執行比較操作之前與之後的功率消耗差時，影像感測器的效能（例如，將像素信號轉換成數位信號的ADC電路的效能）可降級。根據反饋電路330的上述操作，功率電流ISS2在執行比較操作之後可不流經輸出節點OUT21及輸出節點OUT22，且因此，執行比較操作之前與之後的功率消耗差可減小。因此，影像感測器的效能的降級可藉由反饋電路330的操作來改良。

同時，圖9的邏輯閘331示出為NAND閘，但本揭露不限於此。舉例而言，反饋電路330可實施為任何其他組件（例如，NOR閘及反相放大器），使得當第二輸出信號OTA2_OUT的電壓位準為高位準時，反饋信號FB設定為低位準。

此外，圖9的反饋電路330示出為直接接收第二輸出信號OTA2_OUT，但本揭露不限於此。舉例而言，圖9的反饋電路330可接收基於第二輸出信號OTA2_OUT的任何其他信號。舉例而言，第二放大器300a可更包含電晶體、開關、反相器或連接於第七電晶體TR21與第三輸出節點OUT21之間的邏輯閘。在此情況下，反饋電路330的邏輯閘331可接收在第二輸出信號OTA2_OUT穿過電晶體、開關、反相器或連接於第七電晶體TR21與第三輸出節點OUT21之間的邏輯閘之後獲得的信號，且可執行上文所描述的比較操作。

換言之，反饋電路330可直接接收第二輸出信號OTA2_OUT，或可接收在第二輸出信號OTA2_OUT穿過電晶體、開關、反相器或連接於第七電晶體TR21與第三輸出端子OUT21之間的邏輯閘之後獲得的信號。

結果，相比於圖6的第二放大器300，圖9的第二放大器300a可藉由採用根據第二自零週期的最佳化的第十電晶體TR24的操作及反饋電路330的操作來進一步減少功率消耗。圖9中所示出的第二放大器300a的組態及操作除了上文所描述的反饋電路330的操作以外與圖6的第二放大器300的彼等相同，且因此，將省略額外描述以避免冗餘。

圖10A為示出根據實例實施例的根據圖9的反饋電路330的操作的圖4的ADC電路150的操作的實例的時序圖，且圖10B為示出根據實例實施例的根據自零週期最佳化的操作及圖9的反饋電路330的操作的圖4的ADC電路150的操作的實例的時序圖。亦即，圖10A對應於圖9的第二放大器300a僅採用輸出反饋操作的情況，且圖10B對應於圖9的第二放大器300a採用自零週期最佳化及輸出反饋操作兩者的情況。此外，在圖10A中，假定第二自零週期的長度未經最佳化且類似於第一自零週期的長度，且假定斷電信號PD未啟動。

參考圖10A及圖10B，第一時間週期T0可對應於自零週期，第二時間週期T1至第四時間週期T3可對應於圖4的比較器151比較像素信號PIX的重設信號及斜坡信號RAMP的週期，且第五時間週期T4至第七時間週期T6可對應於比較器151比較像素信號PIX的影像信號及斜坡信號RAMP的週期。當ADC電路150的決策完成時（亦即，當第三時間週期T2結束時及當第六時間週期T5結束時），可啟動反饋賦能信號FB_EN。舉例而言，反饋賦能信號FB_EN的電壓位準可在第四時間週期T3期間（其中斜坡信號RAMP斜降且第二輸出信號OTA2_OUT改變）及/或在第七時間週期T6期間（其中斜坡信號RAMP斜降且第二輸出信號OTA2_OUT改變）維持在高位準。

反饋電路330可基於反饋賦能信號FB_EN及第二輸出信號OTA2_OUT輸出反饋信號FB。電流源320與輸出節點OUT21之間的電晶體（例如，第十一電晶體TR25）可回應於低位準的反饋信號FB而斷開，且功率電流ISS2可不流動。

因此，反饋電路330的操作可允許功率電流ISS2在第二時間週期T1至第四時間週期T3及第五時間週期T4至第七時間週期T6內具有幾乎相同的位準。舉例而言，功率電流ISS2的位準可在第二時間週期T1至第四時間週期T3及第五時間週期T4至第七時間週期T6內接近於「0」。因此，ADC電路150的功率消耗可減少。

同時，參考圖10B，作為自零週期的第一時間週期T0可細分為啟動第一自零信號AZ_OTA1的第一自零時週期及啟動第二自零信號AZ_OTA2的第二自零週期。如參考圖4及圖6所描述，在對包含於第二放大器151_2中的電容器（例如，圖6的電容器C1）中的電荷充滿電之後，第二自零週期可結束。

當第二自零週期結束時，可啟動斷電信號PD，且因此，可暫時停止第二放大器151_2的操作直至比較操作週期開始為止。因此，當啟動斷電信號PD時，功率電流ISS2可不流動，且因此，ADC電路150的功率消耗可減少。因此，參考圖10B，經由自零週期最佳化，功率電流ISS2的位準可接近於「0」，直至比較操作週期在第二放大器151_2經初始化之後開始為止，且因此，ADC電路150的功率消耗可相比於圖10A進一步減少。

圖11為示出根據實例實施例的圖8的第二放大器151_2的另一實例的電路圖。第二放大器300b可更包含控制電路340。控制電路340可調整控制電流ICN的輸出以在執行比較操作之前及之後減輕第二放大器300b的功率消耗差。控制電路340可包含連接於電源電壓VDD與第三輸出節點OUT21之間且與第七電晶體TR21及第十電晶體TR24並聯連接的第十二電晶體TR26及第十三電晶體TR27。

第十二電晶體TR26可回應於控制信號CN而操作，且第十三電晶體TR27可回應於第二偏壓信號BIAS2而操作。在本文中，控制信號CN可由圖2的時序控制器160產生。在實施例中，第十三電晶體TR27的閘極可連接至偏壓節點BN。舉例而言，第十二電晶體TR26及第十三電晶體TR27可為NMOS電晶體。然而，本揭露不限於此。第十二電晶體TR26及第十三電晶體TR27可藉由其類型不同於圖11中所示出的彼等的電晶體來實施。

當控制信號CN去啟動時，第十二電晶體TR26可斷開，且控制電流ICN可不流經第十三電晶體TR27。同時，當第十二電晶體TR26由啟動控制信號CN接通且第十三電晶體TR27由第二偏壓信號BIAS2接通時，控制電流ICN可經由第十二電晶體TR26及第十三電晶體TR27流動至輸出節點OUT21及輸出節點OUT22。

在完成關於斜坡信號RAMP的位準與像素信號PIX的位準之間的大小關係的決策之後，功率電流ISS2的位準可增加，且即使在執行比較操作之後亦可連續地消耗功率。如上文所描述，由於在執行比較操作之前與之後的功率消耗差為連續的，故影像感測器的效能可降級。

控制電路340可操作以防止影像感測器的效能降級。在斜坡信號RAMP開始斜降之後，當啟動控制信號CN及第二偏壓信號BIAS2時，如上文所描述，控制電流ICN可經由第十二電晶體TR26及第十三電晶體TR27流動至輸出節點OUT21及輸出節點OUT22，且功率電流ISS2的位準可增加至與控制電流ICN的位準相同。

舉例而言，在斜坡信號RAMP開始斜降之後增加至與控制電流ICN的位準相同的功率電流ISS2的位準（以下稱為「第二位準」）可高於執行比較操作之前的功率電流ISS2的位準（下文稱為「第一位準」），且可低於執行比較操作之後（亦即，在完成關於斜坡信號RAMP的電壓位準與像素信號PIX的電壓位準之間的大小關係的決策之後）的功率電流ISS2的位準（以下稱為「第三位準」）。

根據控制電路340的上述操作，第一位準與第二位準之間的差以及第二位準與第三位準之間的差兩者可小於第一位準與第三位準之間的差。因此，可減輕第二放大器300b的比較操作之前與之後的功率消耗差，且可改良影像感測器的效能降級。因此，可藉由反饋電路330的操作及控制電路340的操作來改良影像感測器歸因於比較操作之前與之後的功率消耗差的效能降級，此在上文描述。

結果，相比於圖6的第二放大器300，圖11的第二放大器300b可藉由採用反饋電路330的操作及控制電路340的操作兩者以及根據第二自零週期的最佳化的第十電晶體TR24的操作而進一步減少功率消耗。圖11中所示出的第二放大器300b的組態及操作除了上文所描述的控制電路340的操作以外與圖6的第二放大器300及圖9的第二放大器300a的彼等相同，且因此，將省略額外描述以避免冗餘。

圖12為示出根據本揭露的實例實施例的採用自零週期最佳化的類比數位轉換（ADC）電路的操作方法的流程圖。將一起參考圖2及圖4至圖6描述圖12。

在操作S110中，第一放大器151_1可回應於第一自零信號AZ_OTA1而將輸入節點及輸出節點的電壓位準設定為相同電壓位準。在操作S120中，第二放大器151_2可回應於第二自零信號AZ_OTA2而對電容器中的電荷充電。在操作S130中，可暫時停止第二放大器151_2的操作直至比較操作週期在第二零週期結束之後開始為止。

在操作S140中，第一放大器151_1可在比較操作週期期間將自像素陣列110輸出的像素信號PIX與斜坡信號RAMP進行比較，且可產生第一輸出信號OTA1_OUT。詳言之，第一放大器151_1可在第一操作週期期間比較像素信號PIX的重設信號與斜坡信號RAMP，可在第二操作週期期間比較像素信號PIX的影像信號與斜坡信號RAMP，且可對比較結果執行相關雙重取樣（CDS）。

在操作S150中，第二放大器151_2可基於第一輸出信號OTA1_OUT而產生第二輸出信號OTA2_OUT。舉例而言，第二輸出信號OTA2_OUT可為第一輸出信號OTA1_OUT的反相版本。

根據本揭露的實施例，類比數位轉換電路的功率消耗可藉由最佳化自零週期而降低。

在已參考本揭露的實施例來描述本揭露時，所屬技術領域中具有通常知識者將顯而易見，在不脫離如以下申請專利範圍中所闡述的本揭露的精神及範疇的情況下，可對本揭露進行各種改變及修改。

10:影像處理區塊 12:透鏡 14:影像感測器 16:影像信號處理器前端區塊 18:影像信號處理器 100:影像感測器 110:像素陣列 120:列驅動器 130:斜坡信號產生器 140:電壓緩衝器 150:類比數位轉換器電路 151、COMP:比較器 152、CNT:計數器 151_1:第一放大器 151_2:第二放大器 160:時序控制器 170:緩衝器 200:第一放大器 210:第一電流源 300、300a、300b:第二放大器 310:交換電路 320:電流源 330:反饋電路 331:邏輯閘 340:控制電路 AZ_OTA1:第一自零信號 AZ_OTA2:第二自零信號 BIAS1:第一偏壓信號 BIAS2:第二偏壓信號 BN:偏壓節點 C1:電容器 CFD1:第一電容 CFD2:第二電容 CL、CL1至CL4:行線 CN:控制信號 CNT_CLK:計數器時鐘信號 COMM:共同節點 CONV:反相信號 DC:雙轉換電晶體 DS:數位信號 Dx:驅動電晶體 FB:反饋信號 FB_EN:反饋賦能信號 FD1:第一浮動擴散區 FD2:第二浮動擴散區 ICN:控制電流 IDAT:影像資料 IN11:第一輸入節點 IN12:第二輸入節點 ISS1:第一功率電流 ISS2:功率電流 MEM:記憶體 OTA1_OUT:第一輸出信號 OTA1_OUT':反相第一輸出信號 OTA2_OUT:第二輸出信號 OUT11:第一輸出節點 OUT12:第二輸出節點 OUT21:第三輸出節點/第三輸出端子 OUT22:輸出節點 PD:斷電信號 PD1至PD4:光電轉換元件 PG:像素群組 PIX:像素信號 PX1至PX4:像素 RAMP:斜坡信號 RST:重設電晶體 S110、S120、S130、S140、S150:操作 SA:感測放大器 SEL:選擇電晶體 SW1、SW2:開關 t0:第一時間點 t1:第二時間點 t2:第三時間點 t3:第四時間點 t4:第五時間點 t5:第六時間點 t6:第七時間點 t7:第八時間點 t8:第九時間點 t9:第十時間點 t10:第十一時間點 t11:第十二時間點 T0:第一時間週期 T1:第二時間週期 T2:第三時間週期 T3:第四時間週期 T4:第五時間週期 T5:第六時間週期 T6:第七時間週期 TR11:第一電晶體 TR12:第二電晶體 TR13:第三電晶體 TR14:第四電晶體 TR15:第五電晶體 TR16:第六電晶體 TR21:第七電晶體 TR22:第八電晶體 TR23:第九電晶體 TR24:第十電晶體 TR25:第十一電晶體 TR26:第十二電晶體 TR27:第十三電晶體 Tx1至Tx4:轉移電晶體 VDC:雙轉換信號 VDD:電源電壓 VRST:重設信號 VSEL:選擇信號 VSS:接地電壓 VT:轉移信號 VT1至VT4:轉移信號

本揭露的上述及其他目標以及特徵將藉由參考隨附圖式詳細描述其實施例而變得顯而易見。 圖1示出根據本揭露的實施例的影像處理區塊的組態的實例。 圖2示出根據實例實施例的圖1的影像感測器的組態的實例。 圖3為示出根據實例實施例的圖2的像素陣列的像素群組當中的一者的實例的電路圖。 圖4示出根據實例實施例的圖2的類比數位轉換電路的組態的實例。 圖5為示出根據實例實施例的圖4的第一放大器的實例的電路圖。 圖6為示出根據實例實施例的圖4的第二放大器的實例的電路圖。 圖7為示出根據實例實施例的圖4的類比數位轉換電路的操作的時序圖。 圖8示出根據實例實施例的圖2的類比數位轉換電路的組態的另一實例。 圖9為示出根據實例實施例的圖8的第二放大器的另一實例的電路圖。 圖10A為示出根據實例實施例的根據圖9的反饋電路的操作的圖4的類比數位轉換電路的操作的實例的時序圖。 圖10B為示出根據實例實施例的根據自零週期最佳化及圖9的反饋電路的操作的圖4的類比數位轉換電路的操作的實例的時序圖。 圖11為示出根據實例實施例的圖8的第二放大器的另一實例的電路圖。 圖12為示出根據本揭露的實例實施例的採用自零週期最佳化的類比數位轉換電路的操作方法的流程圖。

110:像素陣列

150:類比數位轉換器電路

151:比較器

152:計數器

151_1:第一放大器

151_2:第二放大器

170:緩衝器

AZ_OTA1:第一自零信號

AZ_OTA2:第二自零信號

CL:行線

CNT_CLK:計數器時鐘信號

CONV:反相信號

DS:數位信號

Dx:驅動電晶體

OTA1_OUT:第一輸出信號

OTA2_OUT:第二輸出信號

PD:斷電信號

PIX:像素信號

RAMP:斜坡信號

RST:重設電晶體

SEL:選擇電晶體

VDD:電源電壓

VRST:重設信號

VSEL:選擇信號

VT:轉移信號

Claims (20)

1. 一種電路，包括： 第一放大器，經組態以： 在第一自零週期中回應於第一自零信號而使所述第一放大器的輸入節點及輸出節點的電壓位準均衡， 在第一操作週期中第一比較施加至所述輸入節點的第一輸入節點的斜坡信號與自像素陣列輸出的施加至所述輸入節點的第二輸入節點的像素信號的重設信號， 在所述第一操作週期之後的第二操作週期中第二比較所述斜坡信號與所述像素信號的影像信號，以及 基於第一比較結果及第二比較結果在所述第一操作週期及所述第二操作週期中在所述輸出節點上產生第一輸出信號；以及 第二放大器，經組態以： 在第二自零週期中回應於第二自零信號而對電容器充電， 自所述第二自零週期結束的時間點至所述第一操作週期開始的時間點停止所述第二放大器的操作，以及 在所述第一操作週期及所述第二操作週期中，基於所述第一輸出信號而產生第二輸出信號。
2. 如請求項1所述的電路，其中所述第二自零週期的長度是基於所述電容器充滿電所花費的時間而判定，且短於所述第一自零週期的長度。
3. 如請求項1所述的電路，其中所述第二放大器包含： 第一電晶體，經組態以回應於所述第一輸出信號而將電源電壓提供至第一輸出節點，所述第二輸出信號自所述第一輸出節點輸出； 第二電晶體，經由偏壓節點連接至所述電容器，且經組態以回應於所述第二自零信號而接通； 電流源，經由所述第一輸出節點連接至所述第一電晶體，經由所述偏壓節點連接至所述電容器及所述第二電晶體，且經組態以基於所述偏壓節點的藉由所述電容器維持的電壓位準而產生功率電流；以及 第三電晶體，連接至所述第一電晶體，且經組態以將所述電源電壓提供至所述第一電晶體且回應於斷電信號而斷開以使得所述第二放大器的所述操作停止。
4. 如請求項3所述的電路，其中所述第三電晶體經組態以： 回應於所述斷電信號在所述第二自零週期結束時啟動而斷開，以及 回應於所述斷電信號在所述第一操作週期開始時去啟動而接通。
5. 如請求項3所述的電路，其中所述第一電晶體及所述第三電晶體為PMOS電晶體，且所述第二電晶體為NMOS電晶體。
6. 如請求項3所述的電路，其中所述第二放大器更包含： 反饋電路，連接至所述第一輸出節點，且經組態以接收所述第二輸出信號且輸出反饋信號；以及 第四電晶體，經由第二輸出節點連接至所述電流源，且經組態以回應於所述反饋信號而將所述第一輸出節點電連接至所述第二輸出節點。
7. 如請求項6所述的電路，其中所述反饋電路包含邏輯閘，所述邏輯閘經組態以基於所述第二輸出信號及反饋賦能信號而輸出所述反饋信號，且 其中所述第四電晶體回應於所述反饋信號而斷開。
8. 如請求項7所述的電路，其中所述第四電晶體為NMOS電晶體，且所述邏輯閘為NAND閘。
9. 如請求項6所述的電路，其中所述第二放大器更包含： 控制電路，經組態以回應於控制信號而輸出控制電流， 其中所述控制電路包含： 第五電晶體，經組態以回應於所述控制信號而基於所述電源電壓而產生所述控制電流；以及 第六電晶體，經組態以回應於偏壓信號而將所述控制電流提供至所述第一輸出節點。
10. 如請求項9所述的電路，其中，在所述第一操作週期或所述第二操作週期期間，當所述斜坡信號開始斜降時，所述控制電路經由所述第一輸出節點及所述第二輸出節點將所述控制電流輸出至所述電流源。
11. 一種包含第一放大器及第二放大器的類比數位轉換電路的操作方法，所述方法包括： 在第一自零週期中回應於第一自零信號而使所述第一放大器的輸入節點及輸出節點的電壓位準均衡； 在第二自零週期中回應於第二自零信號而對所述第二放大器的電容器充電； 自所述第二自零週期結束的時間點至第一操作週期開始的時間點停止所述第二放大器的操作； 藉由在所述第一操作週期期間比較斜坡信號與自像素陣列輸出的像素信號的重設信號及在所述第一操作週期之後的第二操作週期期間比較所述斜坡信號與所述像素信號的影像信號來產生第一輸出信號；以及 在所述第一操作週期及所述第二操作週期中基於所述第一輸出信號而產生第二輸出信號。
12. 如請求項11所述的方法，其中對所述第二放大器的所述電容器的所述充電包含基於所述電容器充滿電所花費的時間而判定所述第二自零週期的長度， 其中所述第二自零週期的所述長度短於所述第一自零週期的長度，且 其中回應於斷電信號在所述第二自零週期結束時啟動及在所述第一操作週期開始時去啟動而執行所述第二放大器的所述操作的所述停止。
13. 如請求項11所述的方法，更包括： 藉由採用所述第二輸出信號來控制所述類比數位轉換電路的功率電流， 其中所述功率電流的所述控制在所述第一操作週期及所述第二操作週期中的至少一個操作週期期間執行。
14. 如請求項13所述的方法，其中所述功率電流的所述控制包含： 基於所述第二輸出信號及反饋賦能信號而輸出反饋信號；以及 回應於所述反饋信號而允許所述功率電流不流動。
15. 一種電路，在自零週期中回應於自零信號而對電容器充電且在操作週期中產生輸出信號，所述電路包括： 第一電晶體，經組態以將電源電壓提供至第一輸出節點，所述輸出信號自所述第一輸出節點輸出； 第二電晶體，經由偏壓節點連接至所述電容器，且經組態以回應於所述自零信號而接通； 電流源，經由所述第一輸出節點連接至所述第一電晶體，經由所述偏壓節點連接至所述電容器及所述第二電晶體，且經組態以基於所述偏壓節點的藉由所述電容器維持的電壓位準而產生功率電流；以及 第三電晶體，連接至所述第一電晶體，且經組態以將所述電源電壓提供至所述第一電晶體且回應於斷電信號而斷開以使得所述電路的操作停止。
16. 如請求項15所述的電路，其中所述第三電晶體經組態以： 回應於所述斷電信號在所述自零週期結束時啟動而斷開，以及 回應於所述斷電信號在所述操作週期開始時去啟動而接通， 其中所述自零週期的長度基於所述電容器充滿電所花費的時間而判定，且 其中所述電路的所述操作自所述自零週期結束的時間點至所述操作週期開始的時間點停止。
17. 如請求項15所述的電路，其中所述第一電晶體及所述第三電晶體為PMOS電晶體，且所述第二電晶體為NMOS電晶體。
18. 如請求項15所述的電路，更包括： 反饋電路，連接至所述第一輸出節點，且經組態以接收所述輸出信號且輸出反饋信號；以及 第四電晶體，經由第二輸出節點連接至所述電流源，且經組態以回應於所述反饋信號而將所述第一輸出節點連接至所述第二輸出節點。
19. 如請求項18所述的電路，其中所述反饋電路包含邏輯閘，所述邏輯閘經組態以基於所述輸出信號及反饋賦能信號而輸出所述反饋信號，且 其中所述第四電晶體回應於所述反饋信號而斷開。
20. 如請求項19所述的電路，其中所述第四電晶體為NMOS電晶體，且所述邏輯閘為NAND閘。

Images