CN115022560A - 图像感测装置 - Google Patents

图像感测装置 Download PDF

Info

Publication number
CN115022560A
CN115022560A CN202110789192.9A CN202110789192A CN115022560A CN 115022560 A CN115022560 A CN 115022560A CN 202110789192 A CN202110789192 A CN 202110789192A CN 115022560 A CN115022560 A CN 115022560A
Authority
CN
China
Prior art keywords
voltage
row
signal
transistor
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110789192.9A
Other languages
English (en)
Inventor
金正勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN115022560A publication Critical patent/CN115022560A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/625—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of smear
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/74—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Air Bags (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)

Abstract

本公开涉及一种图像感测装置。一种图像感测装置包括：像素阵列，该像素阵列包括联接到多条行线的多个单位像素，其中，单位像素中的至少一个包括用于产生对应于入射光的光电荷的光电二极管和用于响应于通过对应行线传输的传输控制信号而将光电荷传输到浮置扩散FD节点的传输晶体管；行控制电路，该行控制电路设置在像素阵列的第一侧，并且适于向各条行线提供具有在第一电压与第二电压之间的电压电平的传输控制信号；以及偏置补偿电路，该偏置补偿电路设置在像素阵列的第二侧，并且适于在行线中的每一条的复位读出时段期间将传输控制信号驱动到第二电压。

Description

图像感测装置
技术领域
本公开涉及半导体设计技术，具体而言，涉及一种用于消除水平条带噪声(horizontal banding noise)的图像感测装置。
背景技术
图像传感器是使用光敏半导体元件从光学图像或一个或更多个物体捕获光并且将捕获的彩色光转换为电信号的装置。随着汽车、医疗、计算机和通信行业的最近发展，在诸如智能电话、数码相机、游戏控制台、物联网(IoT)、机器人、监控摄像头、医用微型摄像头等各种装置中，对高性能图像传感器的需求正在增加。
一种常见类型的图像感测装置是电荷联接器件(CCD)，其在长时间中一直主导着图像传感器领域。另一种常见类型的图像感测装置是互补金属氧化物半导体(CMOS)图像感测装置。在噪声特性和图像质量方面，CCD图像传感器优于CMOS图像传感器。然而，CMOS图像传感器由于其相对于CCD图像传感器的优点(例如包括更高的帧速率(frame rate)和快门速度)而在现在得到了广泛使用。此外，CMOS图像传感器和信号处理电路可以集成到单个芯片中，使得可以在实现更低功耗的同时使电子装置小型化。此外，使用CMOS制造技术可以降低生产成本。CMOS图像传感器的这些特性使得这些传感器更适于在移动装置中实现。
发明内容
各种实施方式涉及一种图像感测装置，其能够消除或最小化在复位读出时段期间在同一行的像素之间可能出现的水平条带噪声。
根据一个实施方式，一种图像感测装置包括：像素阵列，该像素阵列包括联接到多条行线的多个单位像素，其中，单位像素中的至少一个包括用于产生对应于入射光的光电荷的光电二极管，和用于响应于通过对应行线传输的传输控制信号而将光电荷传输到浮置扩散(FD)节点的传输晶体管；行控制电路，该行控制电路设置在像素阵列的第一侧，并且适于向各条行线提供具有在第一电压与第二电压之间的电压电平的传输控制信号；以及偏置补偿电路，该偏置补偿电路设置在像素阵列的第二侧，并且适于在行线中的每一条的复位读出时段期间将传输控制信号驱动到第二电压。
根据一个实施方式，一种图像感测装置包括：像素阵列，该像素阵列包括联接到多条行线的多个单位像素，其中，每个单位像素包括用于产生对应于入射光的光电荷的光电二极管和用于响应于通过对应行线传输的传输控制信号而将光电荷传输到浮置扩散(FD)节点的传输晶体管；第一行控制电路，该第一行控制电路设置在像素阵列的第一侧，并且适于向行线中的奇数行线提供具有在第一电压与第二电压之间的电压电平的传输控制信号；第二行控制电路，该第二行控制电路设置在像素阵列的第二侧，并且适于向行线中的偶数行线提供传输控制信号；第一偏置补偿电路，该第一偏置补偿电路设置在第二侧，并且适于在奇数行线的复位读出时段期间将传输控制信号驱动到第二电压；以及第二偏置补偿电路，该第二偏置补偿电路设置在第一侧，并且适于在偶数行线的复位读出时段期间将传输控制信号驱动到第二电压。
根据一个实施方式，一种图像感测装置包括：像素阵列，该像素阵列包括联接到多条行线的多个单位像素，其中，每个单位像素包括用于产生对应于入射光的光电荷的光电二极管、用于响应于传输控制信号而将光电荷传输到浮置扩散(FD)节点的传输晶体管以及用于响应于增益控制信号而将FD节点联接到动态范围电容器的增益晶体管；行控制电路，该行控制电路设置在像素阵列的第一侧，并且适于向各条行线提供具有在第三电压与第四电压之间的电压电平的增益控制信号；以及偏置补偿电路，该偏置补偿电路设置在像素阵列的第二侧，并且适于在行线中的每一条的复位读出时段期间将增益控制信号驱动到第三电压。
根据一个实施方式，一种图像感测装置包括：像素阵列，该像素阵列包括联接到多条行线的多个单位像素，其中，每个单位像素包括用于产生对应于入射光的光电荷的光电二极管、用于响应于传输控制信号而将光电荷传输到浮置扩散(FD)节点的传输晶体管以及用于响应于增益控制信号而将FD节点联接到动态范围电容器的增益晶体管；第一行控制电路，该第一行控制电路设置在像素阵列的第一侧，并且适于向行线中的奇数行线提供具有在第三电压与第四电压之间的电压电平的增益控制信号；第二行控制电路，该第二行控制电路设置在像素阵列的第二侧，并且适于向行线中的偶数行线提供增益控制信号；第一偏置补偿电路，该第一偏置补偿电路设置在第二侧，并且适于在奇数行线的复位读出时段期间将增益控制信号驱动到第三电压；以及第二偏置补偿电路，该第二偏置补偿电路设置在第一侧，并且适于在偶数行线的复位读出时段期间将增益控制信号驱动到第三电压。
根据一个实施方式，一种图像感测装置包括联接到行线的单位像素，每个单位像素包括：复位晶体管，该复位晶体管被配置为响应于复位信号而初始化浮置扩散(FD)节点；传输晶体管，该传输晶体管被配置为响应于传输控制信号而将光电荷传输到FD节点；以及行控制电路和偏置补偿电路，该行控制电路和该偏置补偿电路相对于单位像素设置在行方向上的相对两侧，并且联接到行线的相应端，其中，该行控制电路被配置为通过行线提供复位信号和具有在第一电压和第二电压之间的电压电平的传输控制信号，并且其中，该偏置补偿电路被配置为在从禁用复位信号到启用传输控制信号的时段期间，通过行线将传输控制信号驱动到第二电压。
第一电压具有等于或高于源电压电平的电压电平，并且第二电压具有比接地电压电平更低的电压电平。单位像素中的每一个还包括增益晶体管，该增益晶体管被配置为响应于增益控制信号而将FD节点联接到动态范围电容器。该行控制电路还被配置为通过行线提供具有在第三电压和第四电压之间的电压电平的增益控制信号，并且该偏置补偿电路还被配置为在该时段期间通过行线将增益控制信号驱动到第三电压。第三电压具有比源电压电平更高的电压电平，并且第四电压具有等于或低于接地电压电平的电压电平。
根据一个实施方式，一种图像感测装置包括联接到行线的单位像素，每个单位像素包括：复位晶体管，该复位晶体管被配置为响应于复位信号而初始化浮置扩散(FD)节点；传输晶体管，该传输晶体管被配置为响应于传输控制信号而将光电荷传输到FD节点；增益晶体管，该增益晶体管被配置为响应于增益控制信号而将所述FD节点联接到动态范围电容器；以及行控制电路和偏置补偿电路，该行控制电路和该偏置补偿电路相对于单位像素设置在行方向上的相对两侧，并且联接到行线的相应端，其中，该行控制电路被配置为通过行线提供具有在第三电压和第四电压之间的电压电平的增益控制信号，并且其中，该偏置补偿电路被配置为在从禁用复位信号到启用传输控制信号的时段期间通过行线将增益控制信号驱动到第三电压。
第三电压具有比源电压电平更高的电压电平，并且第四电压具有等于或低于接地电压电平的电压电平。
根据上述实施方式，图像感测装置可以设置有相对于像素阵列布置在相对两侧的偏置补偿电路和行控制电路，该偏置补偿电路适于在复位读出时段期间将行控制信号驱动到低电压或高电压。因此，可以减小在同一行的像素之间的水平条带噪声分量。
附图说明
图1是示出图像感测装置的配置图。
图2是示出图1的单位像素的电路图。
图3是解释图1的单位像素的操作的时序图。
图4是对图1的图像感测装置的联接到同一行线的单位像素进行建模的图。
图5A和图5B是解释为什么将传输控制信号驱动到低电压的图。
图6是解释图4的单位像素的操作的时序图。
图7是示出根据本发明的第一实施方式的图像感测装置的配置图。
图8是示出图7的行控制电路和偏置补偿电路的电路图。
图9是解释图8的单位像素的操作的时序图。
图10A和图10B是比较传统图像感测装置和根据本发明的另一实施方式的图像感测装置中联接到同一行线的单位像素的列方向上的错误率的曲线图。
图11是示出根据本发明的另一实施方式的偏置补偿电路的电路图。
图12是示出根据本发明的第二实施方式的图像感测装置的配置图。
图13是示出图12的第一行控制电路和第二行控制电路以及第一偏置补偿电路和第二偏置补偿电路的电路图。
图14是示出支持双转换增益(DCG)操作的单位像素的电路图。
图15是示出根据本发明的第三实施方式的图像感测装置中包括的行控制电路和偏置补偿电路的电路图。
图16是示出根据本发明的第四实施方式的图像感测装置中包括的第一行控制电路和第二行控制电路以及第一偏置补偿电路和第二偏置补偿电路的电路图。
具体实施方式
下面参照附图描述各种实施方式。然而，实施方式可以以不同的形式实施，因此不应被解释为限于本文阐述的实施方式。在整个公开内容中，在本发明的各个附图和实施方式中，相同的附图标记表示相同的部件。应当注意，对“一个实施方式”或“另一实施方式”等的引用不一定仅指一个实施方式，并且对任何这样的短语的不同引用不一定针对相同的实施方式。当在本文中使用时，术语“实施方式”不一定指所有的实施方式。
应当理解，尽管术语“第一”、“第二”、“第三”等在本文中可以用来标识各种元件，但是这些元件不受这些术语的限制。这些术语用于将否则将具有相同或相似名称的一个元件与另一个元件区分开。因此，一个示例中的第一元件在另一示例中也可以称为第二元件或第三元件，而不指示元件本身的任何变化。
还应当理解，当一个元件被称为“连接到”或“联接到”另一元件时，该一个元件可以直接位于该另一元件上、连接到该另一元件或联接到该另一元件，或者可以存在一个或更多个中间元件。应当理解，当一个元件被称为位于两个元件“之间”时，该一个元件可以是该两个元件之间的唯一元件，或者也可以存在一个或更多个中间元件。无论是直接还是间接连接/联接，两个元件之间的通信都可以是有线或无线的，除非另有说明或上下文另有指示。
在本文中使用时，单数形式也可以包括复数形式，反之亦然，除非上下文另有明确指示。
还应当理解，当在本说明书中使用时，术语“包括”、“包含”、“具有”和“含有”指定所描述的元件的存在，并且不排除一个或更多个其它元件的存在或添加。在本文中使用时，术语“和/或”包括一个或更多个相关联的列出项的任何和所有组合。
图1是示出图像感测装置1的配置图。
参照图1，图像感测装置1可以包括像素阵列10、行控制电路12、读出电路14、时序控制器15和斜坡电压发生电路16。
像素阵列10可以包括在行方向和列方向上以阵列类型布置的多个单位像素PX。单位像素PX可以通过多条行线RLn联接到行控制电路12，并且可以通过多条列线CLm联接到读出电路14。每个单位像素PX可以包括用于将来自红色光谱区域的光转换成电信号的红色像素、用于将来自绿色光谱区域的光转换成电信号的绿色像素以及用于将来自蓝色光谱区域的光转换成电信号的蓝色像素中的至少一个，从而将光电荷转换成电信号。像素阵列10可以由从行控制电路12通过行线RLn提供的行控制信号RCS控制。像素阵列10可以产生对应于入射光的量的光电荷，在浮置扩散(FD)节点中累积产生的光电荷，并且通过将FD节点的电压电平转换成电信号而通过列线CLm提供对应于光电荷的电信号作为像素电压VPIXEL。
行控制电路12可以根据从时序控制器15提供的第一时序控制信号RCTRL而产生包括传输控制信号TX、复位信号RX和选择信号SX的行控制信号RCS，并且可以通过行线RLn将行控制信号RCS提供给像素阵列10。可以将传输控制信号TX、复位信号RX和选择信号SX提供给每条行线RLn。行控制电路12可以根据第一时序控制信号RCTRL产生用于从行线RLn中选择任意一条行线的选择信号SX。根据第一时序控制信号RCTRL，行控制电路12可以以预设时序顺序地使能复位信号RX和传输控制信号TX，并且将复位信号RX和传输控制信号TX输出到与所选行线联接的单位像素PX。
时序控制器15可以产生包括时钟信号的第一时序控制信号RCTRL和第二时序控制信号CCTRL，从而控制像素阵列10、行控制电路12、读出电路14和斜坡电压发生电路16。
根据时序控制器15的控制，斜坡电压发生电路16可以产生随时间减小(或增大)的斜坡电压VRAMP。
读出电路14可以根据第二时序控制信号CCTRL基于斜坡电压VRAMP将像素电压VPIXEL转换成数字信号，并且输出数字信号作为图像数据DOUT。读出电路14可以包括采样器、模数转换器和/或输出缓冲器。读出电路14中的采样器可以顺序地采样和保持从像素阵列10传输到每条列线CLm的像素电压VPIXEL。读出电路14中的模数转换器可以基于斜坡电压VRAMP将从采样器提供的模拟信号的像素电压VPIXEL转换成数字信号。根据第二时序控制信号CCTRL，读出电路14中的输出缓冲器可以通过锁存从模数转换器提供的数字信号来按列(in columns)输出图像数据DOUT。输出缓冲器可以包括用于按列输出图像数据DOUT的列解码器。
图2是示出图1的单位像素PX的电路图。图3是解释图1的单位像素PX的操作的时序图。
参照图2，单位像素PX可以包括光电二极管PD、传输晶体管M1、复位晶体管M2、驱动晶体管M3和选择晶体管M4。浮置扩散(FD)节点可以是传输晶体管M1和复位晶体管M2的公共节点。
光电二极管PD可以执行光电转换操作。也就是说，光电二极管PD可以累积入射光量以产生光电荷。响应于施加到传输晶体管M1的栅极的传输控制信号TX，传输晶体管M1可以将电联接到其一端的光电二极管PD的光电荷传输到电联接到其另一端的FD节点。响应于施加到复位晶体管M2的栅极的复位信号RX，复位晶体管M2可以将从其一个端子施加的源电压VDDPX传输到与其另一个端子电联接的FD节点。也就是说，复位晶体管M2可以响应于复位控制信号RX而将存储在FD节点中的光电荷复位到源电压VDDPX的电压电平。驱动晶体管M3可以具有电联接到源电压VDDPX端子的一个端子，产生与电联接到其栅极端子的FD节点中所存储的电荷相对应的电信号，并且将电信号输出到另一个端子。驱动晶体管M3可以用作源极跟随器缓冲放大器(source follower buffer amplifier)。选择晶体管M4可以响应于选择信号SX而操作，并且输出从驱动晶体管M3提供的电信号作为像素电压VPIXEL。选择晶体管M4可以响应于施加到选择晶体管M4的栅极的选择信号SX而执行用于选择单位像素PX的切换操作以及寻址操作(address operation)。
供参考，FD节点可以是形成在传输晶体管M1和复位晶体管M2的公共节点处的扩散区域。FD节点可以存储对应于光电荷的电荷，或者对应于初始化电压(即，源电压VDDPX)的电荷。因此，可以将FD节点建模为电容器C1。
同时，在CMOS图像传感器的情况下，为了消除或去除每个像素的固有偏移值，CMOS图像传感器可以将在光入射到对应像素上之前获得的像素信号(即，复位信号)与在光入射到对应像素上之后获得的像素信号(即，图像信号)进行比较。如此，CMOS图像传感器能够获得由实际的入射光引起而不受其它因素(例如，每个像素的偏移值)影响的针对每个像素的像素信号。上述方案在下文中将被称为相关双采样(CDS)方案。
参照图3，在CDS方案中，复位晶体管M2响应于复位信号RX而导通，因此，对应于源电压VDDPX的电压电平的电荷充入FD节点。结果，FD节点被初始化。选择晶体管M4响应于选择信号SX而导通，因此，将从FD节点提供的电信号作为像素电压VPIXEL输出。像素电压VPIXEL可以用作参考信号。可以将从禁用复位信号RX到启用传输控制信号TX的时间区段(temporal section)(即，输出对应于参考信号的像素电压VPIXEL的时间段)定义为“复位读出时段”。由于可以针对每条行线RLn提供传输控制信号TX、复位信号RX和选择信号SX，所以复位读出时段可以等同地应用于其它行线。
当在复位读出时段之后激活传输控制信号TX时，传输晶体管M1导通。此时，选择晶体管M4响应于选择信号SX而截止。通过在传输控制信号TX切换(toggle)时使选择晶体管M4截止，可以防止像素电压VPIXEL的电压电平增大并且可以减少像素电压VPIXEL的稳定时间(settling time)。传输晶体管M1响应于传输控制信号TX而导通，使得光电二极管PD的光电荷传输到FD节点。此后，选择晶体管M4响应于选择信号SX而导通，因此，将从FD节点提供的电信号作为像素电压VPIXEL输出。该像素电压VPIXEL可以用作图像信号。
读出电路14可以根据第二时序控制信号CCTRL对像素电压VPIXEL采样两次，并且通过基于斜坡电压VRAMP将参考信号与图像信号之间的电压差转换成数字信号来输出图像数据DOUT。
图4是示出联接到图1的图像感测装置1的同一行线的单位像素PX1至PX5的图。图5A和图5B是解释为什么将传输控制信号TX驱动到低电压的图。图6是解释图4的单位像素PX1至PX5的操作的时序图。
参照图4，图4示出了对第一单位像素PX1至第五单位像素PX5进行建模(model)的电路，第一单位像素PX1至第五单位像素PX5通过行控制电路12的传输驱动器TX_DRV和传输控制信号TX所传输通过的信号线(以下称为“TX线”)进行联接。在第一单位像素PX1至第五单位像素PX5的每一个与TX线之间可以存在RC分量(RC component)。
当太强的光施加到像素阵列10时，可能发生溢出(overflow)，其中光电荷从光电二极管PD被激发到FD节点。可能由于溢出而形成电流路径，导致FD节点的电压电平变化。例如，当FD节点的电压电平由于光电荷被传输到第三单位像素PX3的FD节点而变化时，由于电容耦合效应，这会影响联接到同一行线的其余单位像素的FD节点的电压电平。这样，由影响联接到同一行线的其余单位像素的任何单位像素的FD节点的电压电平的变化所产生的噪声被称为条带噪声。
在该示例中，响应于施加到传输晶体管M1的栅极的传输控制信号TX，传输晶体管M1将电联接到其一端的光电二极管PD的光电荷传输到电联接到其另一端的FD节点。与将传输控制信号TX的电压电平设置为接地电压VSSPX电平(即，0V)的情况相比，在将传输控制信号TX的电压电平设置为比接地电压电平更低的电压电平(例如，-0.9V)的情况下，空穴累积的厚度可以增加。也就是说，如图5A所示，传输控制信号TX的电压电平越接近接地电压电平，光电二极管PD与FD节点之间的电流势垒越低，使得更容易由于溢出而形成电流路径。相反，如图5B所示，传输控制信号TX的电压电平比接地电压电平越低，光电二极管PD与FD节点之间的电流势垒越高，这能够显著降低由于溢出而形成电流路径的可能性。因此，通过在复位读出时段期间将传输控制信号TX驱动到比接地电压电平更低的电压VBB，即使太强的光施加到像素阵列10，也可以防止光电荷从光电二极管PD传输到FD节点。
返回参照图4，当由于溢出而形成电流路径时，由于像素阵列10的TX线的RC分量的寄生电容，在从行控制电路12提供给第一单位像素PX1至第五单位像素PX5的传输控制信号TX的电压电平中可能出现梯度电压降。例如，当FD节点的电压电平由于光电荷被传输到第三单位像素PX3的FD节点而变化时，从传输驱动器TX_DRV的输出节点(A点)到第三单位像素PX3的连接节点(D点)可能出现梯度电压降。也就是说，如图6所示，传输控制信号所传输通过的TX线的电压电平可能从传输驱动器TX_DRV的输出节点到第三单位像素PX3逐渐下降。然而，在溢出发生在PD3的该示例中，从第三单位像素PX3的连接节点(D点)到第五单位像素PX5之后的连接节点(G点)不发生进一步的电压降。也就是说，从连接节点(D点)到连接节点(G点)，TX线的电压电平保持恒定。
在从禁用复位信号RX到启用传输控制信号TX的复位读出时段期间，TX线的电压电平的这种变化可能是增大对应于参考信号的像素电压VPIXEL的电压电平的因素，这进一步加重条带噪声。此外，如上所述，从行控制电路12提供给第一单位像素PX1至第五单位像素PX5的传输控制信号TX的电压降不一致，从而难以补偿条带噪声。
在下文中，根据本发明的一个实施方式，将会描述通过经由相对于像素阵列设置在相对两侧的偏置补偿电路和行控制电路的配置而在同一行线上引起对称电压降(symmetric voltage drop)来对条带噪声进行补偿的方案。偏置补偿电路适于在复位读出时段期间将行控制信号驱动到比接地电压VSSPX电平更低的电压电平，从而防止条带噪声。
图7是示出根据本发明的第一实施方式的图像感测装置100的配置图。
参照图7，图像感测装置100可以包括像素阵列110、行控制电路120、偏置补偿电路130、读出电路140、时序控制器150、斜坡电压发生电路160和补偿控制器170。
像素阵列110可以包括在行方向和列方向上以阵列类型布置的多个单位像素PX。每个单位像素PX可以包括与图2的配置基本相同的配置，并且执行与图3所示的操作基本上相同的操作。单位像素PX可以通过多条行线RLn联接到行控制电路120，并且可以通过多条列线CLm联接到读出电路140。像素阵列110可以由通过行线RLn从行控制电路120提供的行控制信号RCS控制。像素阵列110可以产生对应于入射光的量的光电荷，在浮置扩散(FD)节点中累积所产生的光电荷，并且通过将FD节点的电压电平转换成电信号而通过列线CLm提供对应于光电荷的电信号作为像素电压VPIXEL。
行控制电路120可以设置在像素阵列110的第一侧。根据从时序控制器150提供的第一时序控制信号RCTRL，行控制电路120可以产生包括传输控制信号TX、复位信号RX和选择信号SX的行控制信号RCS，并且通过行线RLn将行控制信号RCS提供给像素阵列110。行控制电路120可以将行控制信号RCS提供给设置在行线RLn中的同一行线处的单位像素PX。特别地，行控制电路120可以向各条行线RLn提供具有第一电压与第二电压之间的电压电平的传输控制信号TX。例如，第一电压可以具有源电压VDDPX电平，并且第二电压可以具有比接地电压VSSPX电平更低的电压VBB电平。根据一个实施方式，第一电压可以具有比源电压VDDPX电平更高的电压VPP电平，并且第二电压可以具有上述更低的电压VBB电平。行控制电路120可以根据第一时序控制信号RCTRL产生用于从行线RLn中选择任意一条的选择信号SX。根据第一时序控制信号RCTRL，行控制电路120可以以预设时序顺序地激活复位信号RX和传输控制信号TX，并且将复位信号RX和传输控制信号TX输出到与所选行线联接的单位像素PX。
偏置补偿电路130可以设置在像素阵列110的第二侧。第二侧可以相对于像素阵列110与第一侧相对。也即是说，行控制电路120和偏置补偿电路130可以相对于像素阵列110位于行线RLn的长度方向上的相对两侧。根据从补偿控制器170提供的分别对应于各条行线RLn的多个补偿使能信号EN，偏置补偿电路130可以将针对每条行线RLn的传输控制信号TX驱动到第二电压(即，更低的电压VBB电平)。
时序控制器150可以产生包括时钟信号的第一时序控制信号RCTRL和第二时序控制信号CCTRL，从而控制像素阵列110、行控制电路120、读出电路140、斜坡电压发生电路160和补偿控制器170。时序控制器150可以包括逻辑控制电路、锁相环(PLL)电路、时序控制电路和通信接口电路。
根据时序控制器150的控制，斜坡电压发生电路160可以产生随时间减小(或增大)的斜坡电压VRAMP。
读出电路140可以根据第二时序控制信号CCTRL基于斜坡电压VRAMP将像素电压VPIXEL转换成数字信号，并且输出数字信号作为图像数据DOUT。读出电路140可以包括采样器、模数转换器和/或输出缓冲器。输出缓冲器还可以包括用于按列输出图像数据DOUT的列解码器。
补偿控制器170可以响应于第一时序控制信号RCTRL而产生多个补偿使能信号EN。可以在联接到行线RLn中的对应的一条行线的单位像素PX的复位读出时段期间使能每个补偿使能信号EN。也就是说，可以在行线RLn中的对应的一条行线的复位读出时段期间使能补偿使能信号EN。供参考，可以将复位读出时段定义为从禁用对应行线的复位信号RX到启用传输控制信号TX的时间区段，即，输出对应于参考信号的像素电压VPIXEL的时间段。因此，偏置补偿电路130可以将对应行线的传输控制信号TX驱动到更低的电压VBB电平。
在下文中，将解释行控制电路120和偏置补偿电路130的详细配置。在图7和图8中示出了联接在4条行线与4条列线之间的4×4单位像素PX。
图8是示出图7的行控制电路120和偏置补偿电路130的电路图。图9是解释图8的单位像素PX的操作的时序图。
参照图8，行控制电路120可以包括第一传输驱动器121至第四传输驱动器124，第一传输驱动器121至第四传输驱动器124用于分别向第一行线至第四行线RL<1：4>提供第一传输控制信号至第四传输控制信号TX<1：4>。例如，第一传输驱动器121可以包括串联联接在源电压VDDPX端子与更低的电压VBB端子之间并且具有接收第一时序控制信号RCTRL_T<1>的栅极的PMOS晶体管121P和NMOS晶体管121N。第一传输控制信号TX<1>可以从PMOS晶体管121P和NMOS晶体管121N的公共节点输出到像素阵列110。根据一个实施方式，PMOS晶体管121P和NMOS晶体管121N可以串联联接在更高的电压VPP端子与更低的电压VBB端子之间。行控制电路120还可以包括用于提供多个复位信号RX的多个复位驱动器，以及用于提供多个选择信号SX的多个选择驱动器。
偏置补偿电路130可以包括分别对应于第一行线至第四行线RL<1：4>的第一补偿器131至第四补偿器134。例如，第一补偿器131可以包括串联联接在第一行线RL<1>与更低的电压VBB端子之间的第一补偿晶体管N1和第二补偿晶体管N2。第一补偿晶体管N1可以具有接收源电压VDDPX的栅极，并且第二补偿晶体管N2可以具有接收第一补偿使能信号EN<1>的栅极。第一补偿晶体管N1和第二补偿晶体管N2可以采用NMOS晶体管实现。由于第一补偿晶体管N1根据源电压VDDPX而操作，所以可以减少由于栅极-漏极电压而产生的栅极感应漏极泄漏(GIDL)电流。根据一个实施方式，第一补偿器131至第四补偿器134可以包括并联联接的多个第一补偿晶体管和并联联接的多个第二补偿晶体管，其中第一补偿晶体管和第二补偿晶体管串联联接在各条行线RL<1：4>与更低的电压VBB端子之间。
同时，如图2所示，每个单位像素PX可以包括光电二极管PD、传输晶体管M1、复位晶体管M2、驱动晶体管M3和选择晶体管M4。FD节点可以形成在传输晶体管M1和复位晶体管M2的公共节点处。
参照图9，示出了联接到同一行线(例如，第一行线RL<1>)的单位像素PX的操作。
复位晶体管M2响应于复位信号RX而导通，因此，对应于源电压VDDPX的电压电平的电荷充入FD节点。结果，FD节点被初始化。选择晶体管M4响应于选择信号SX而导通，因此，将从FD节点提供的电信号作为像素电压VPIXEL输出。像素电压VPIXEL可以用作参考信号。响应于逻辑高电平的时序控制信号RCTRL_T(例如，第一时序控制信号RCTRL_T<1>)，第一传输驱动器121可以将传输控制信号TX(例如，第一传输控制信号TX<1>)驱动到更低的电压VBB。
在从禁用复位信号RX到使能传输控制信号TX的复位读出时段期间，将补偿使能信号EN(例如，第一补偿使能信号EN<1>)使能到逻辑高电平。因此，第一补偿器131可以将传输控制信号TX驱动到更低的电压VBB。也就是说，第一行线RL<1>的一个端子由第一传输驱动器121偏置到更低的电压VBB，并且第一行线RL<1>的另一个端子由第一补偿器131偏置到更低的电压VBB。因此，即使在任何单位像素上形成由溢出引起的电流路径，也可在同一行线的两个端子上形成对称电压降。
在复位读出时段之后，第一传输驱动器121可以将传输控制信号TX驱动到源电压VDDPX，因此，传输晶体管M1导通。此时，选择晶体管M4响应于选择信号SX而截止。通过在传输控制信号TX切换时使选择晶体管M4截止，可以防止像素电压VPIXEL的电压电平增大并且减少像素电压VPIXEL的稳定时间。传输晶体管M1响应于传输控制信号TX而导通，从而将光电二极管PD的光电荷传输到FD节点。此后，选择晶体管M4响应于选择信号SX而导通，因此，将从FD节点提供的电信号作为像素电压VPIXEL输出。该像素电压VPIXEL可以用作图像信号。
读出电路140根据第二时序控制信号CCTRL对像素电压VPIXEL采样两次，并且通过基于斜坡电压VRAMP将参考信号与图像信号之间的电压差转换成数字信号来输出图像数据DOUT。
图10A和图10B是用于比较传统图像感测装置1和根据本发明的实施方式的图像感测装置100中联接到同一行线的单位像素的列方向上的错误率的曲线图。
参照图10A，在传统图像感测装置1中，在复位读出时段期间，当在任何单位像素处发生溢出时，由于电容耦合效应，其会影响联接到同一行线的其余单位像素的FD节点的电压电平。例如，如图4的建模电路所示，当在第三单位像素PX3处发生溢出时，从传输驱动器TX_DRV的输出节点(A点)到第三单位像素PX3的连接节点(D点)可能发生梯度电压降，而从第三单位像素PX3的连接节点(D点)到第五单位像素PX5之后的连接节点(G点)不发生进一步的电压降。结果，如图10A所示，列方向上的错误率与电压降的分布相似。即使设置偏移值以补偿相对于A点或D点的错误，由于不在目标范围内的单位像素的数量增加，所以不易校正错误。
与图10A相反，在根据本发明的实施方式的图像感测装置100中，在复位读出时段期间，第一传输驱动器121可以将第一行线RL<1>的一个端子偏置到更低的电压VBB，而第一补偿器131可以将第一行线RL<1>的另一个端子偏置到更低的电压VBB，从而即使在任何单位像素上形成由溢出引起的电流路径，也会在同一行线的两个端子上引起对称的电压降。结果，如图10B所示，列方向上的错误率也与电压降的分布相似地呈现为对称的。当设置偏移值以补偿相对于A点或D点的错误时，由于在目标范围内的单位像素的数量增加，所以相对容易校正错误。
如上所述，根据第一实施方式，图像感测装置100可以设置有相对于像素阵列110设置在相对两侧的偏置补偿电路130和行控制电路120，从而通过在同一行线上引起对称电压降来补偿条带噪声。
图11是示出根据本发明另一实施方式的偏置补偿电路130的电路图。
参照图11，偏置补偿电路130可以包括分别对应于第一行线至第四行线RL<1：4>的第一补偿驱动器135至第四补偿驱动器138。例如，第一补偿驱动器135可以包括第一补偿信号发生器135A和第一补偿器135B。第一补偿信号发生器135A可以根据选择信号SX和第一补偿使能信号EN<1>而产生第一时段确定信号SX_EN<1>。
第一补偿信号发生器135A可以包括与非门ND1、反相器INV1和电平移位器LS。与非门ND1和反相器INV1可以对选择信号SX和第一补偿使能信号EN<1>执行逻辑与运算。与非门ND1和反相器INV1可以输出具有处于源电压VDDPX电平与接地电压VSSPX电平之间的电压电平的信号。电平移位器LS可以通过使在源电压VDDPX电平与接地电压VSSPX电平之间摆动的从反相器INV1输出的信号的电压电平移位而输出在源电压VDDPX电平与更低的电压VBB电平之间摆动的第一时段确定信号SX_EN<1>。
利用上述配置，当在使能选择信号SX的状态下使能第一补偿使能信号EN<1>时，第一补偿信号发生器135A可以将第一时段确定信号SX_EN<1>激活到更低的电压VBB电平。根据一个实施方式，第一补偿使能信号EN<1>可以是不仅针对复位读出时段被使能，而且针对用于不同用途的其它时段被使能的信号。
第一补偿器135B可以包括串联联接在第一行线RL<1>与更低的电压VBB端子之间的第三补偿晶体管N3和第四补偿晶体管N4。第三补偿晶体管N3可以具有接收源电压VDDPX的栅极，并且第四补偿晶体管N4可以具有接收第一时段确定信号SX_EN<1>的栅极。
如上所述，偏置补偿电路130可以根据选择信号SX以及第一补偿使能信号EN<1>将行线RL<1：4>驱动到更低的电压VBB电平。
图12是示出根据本发明的第二实施方式的图像感测装置200的配置图。
参照图12，图像感测装置200可以包括像素阵列210、第一行控制电路222、第二行控制电路224、第一偏置补偿电路232、第二偏置补偿电路234、读出电路240、时序控制器250、斜坡电压发生电路260和补偿控制器270。
像素阵列210可以包括在行方向和列方向上以阵列类型布置的多个单位像素PX。每个单位像素PX可以包括与图2的配置基本相同的配置，并且执行与图3所示的操作基本相同的操作。
第一行控制电路222可以设置在像素阵列210的第一侧。根据从时序控制器250提供的第一时序控制信号RCTRL，第一行控制电路222可以产生包括传输控制信号TX、复位信号RX和选择信号SX的行控制信号RCS，并且可以将行控制信号RCS提供给联接到行线RLn中的奇数行线的单位像素PX。特别地，在本发明的第二实施方式中，第一行控制电路222可以向联接到奇数行线的单位像素PX提供具有在第一电压与第二电压之间的电压电平的传输控制信号TX。例如，第一电压可以具有源电压VDDPX电平或者比源电压VDDPX电平更高的电压VPP电平，并且第二电压可以具有比接地电压VSSPX电平更低的电压VBB电平。
第二行控制电路224可以设置在像素阵列210的第二侧。第二侧可以相对于像素阵列210与第一侧相对。根据第一时序控制信号RCTRL，第二行控制电路224可以产生包括传输控制信号TX、复位信号RX和选择信号SX的行控制信号RCS，并且可以将行控制信号RCS提供给联接到行线RLn中的偶数行线的单位像素PX。特别地，在本发明的第二实施方式中，第二行控制电路224可以向联接到偶数行线的单位像素PX提供具有在第一电压与第二电压之间的电压电平的传输控制信号TX。
第一偏置补偿电路232可以相对于像素阵列210设置在与第二行控制电路224相同的一侧。也就是说，第一行控制电路222和第一偏置补偿电路232可以相对于像素阵列210位于行线RLn的长度方向上的相对两侧。在奇数行线的复位读出时段期间，第一偏置补偿电路232可以将传输控制信号TX驱动到第二电压(即，更低的电压VBB电平)。根据另一实施方式，第一偏置补偿电路232可以设置在像素阵列210与第二行控制电路224之间。
第二偏置补偿电路234可以相对于像素阵列210设置在与第一行控制电路222相同的一侧。也就是说，第二行控制电路224和第二偏置补偿电路234可以相对于像素阵列210位于行线RLn的长度方向上的相对两侧。在偶数行线的复位读出时段期间，第二偏置补偿电路234可以将传输控制信号TX驱动到更低的电压VBB电平。根据另一实施方式，第二偏置补偿电路234可以设置在像素阵列210与第一行控制电路222之间。
时序控制器250可产生第一时序控制信号RCTRL和第二时序控制信号CCTRL，从而控制像素阵列210、第一行控制电路222、第二行控制电路224、读出电路240、斜坡电压发生电路260和补偿控制器270。时序控制器150可以包括逻辑控制电路、锁相环(PLL)电路、时序控制电路和通信接口电路。可以将第二时序控制信号RCTRL分成第一行时序控制信号和第二行时序控制信号。可以提供第一行时序控制信号来控制联接到奇数行线的单位像素PX，并且可以提供第二行时序控制信号来控制联接到偶数行线的单位像素PX。
斜坡电压发生电路260和读出电路240可以分别与图7的斜坡电压发生电路160和读出电路140具有基本上相同的配置和操作。
补偿控制器270可以响应于第一时序控制信号RCTRL而产生多个补偿使能信号EN。可以在联接到行线RLn中的同一行线的单位像素PX的复位读出时段期间使能每个补偿使能信号EN。可以将补偿使能信号分成第一补偿使能信号和第二补偿使能信号。可以在奇数行线的复位读出时段期间使能第一补偿使能信号，并且可以在偶数行线的复位读出时段期间使能第二补偿使能信号。因此，第一偏置补偿电路232可以在奇数行线的复位读出时段期间将传输控制信号TX驱动到更低的电压VBB电平，并且第二偏置补偿电路234可以在偶数行线的复位读出时段期间将传输控制信号TX驱动到更低的电压VBB电平。
图13是示出图12的第一行控制电路222和第二行控制电路224以及第一偏置补偿电路232和第二偏置补偿电路234的电路图。
参照图13，第一行控制电路222可以包括第一传输驱动器222_1和第三传输驱动器222_2，第一传输驱动器222_1和第三传输驱动器222_2用于分别向第一行线RL<1>和第三行线RL<3>提供第一传输控制信号TX<1>和第三传输控制信号TX<3>。第二行控制电路224可以包括第二传输驱动器224_1和第四传输驱动器224_2，第二传输驱动器224_1和第四传输驱动器224_2用于分别向第二行线RL<2>和第四行线RL<4>提供第二传输控制信号TX<2>和第四传输控制信号TX<4>。第一行控制电路222和第二行控制电路224还可以包括用于提供多个复位信号RX的多个复位驱动器，以及用于提供多个选择信号SX的多个选择驱动器。第一传输驱动器至第四传输驱动器222_1、224_1、222_2和224_2可以分别与图8的第一传输驱动器121至第四传输驱动器124具有基本上相同的配置和操作。
第一偏置补偿电路232可以包括分别对应于第一行线RL<1>和第三行线RL<3>的第一补偿器232_1和第三补偿器232_2。第二偏置补偿电路234可以包括分别对应于第二行线RL<2>和第四行线RL<4>的第二补偿器234_1和第四补偿器234_2。第一补偿器至第四补偿器232_1、234_1、232_2和234_2可以分别与图8的第一补偿器131至第四补偿器134具有基本上相同的配置和操作。根据一个实施方式，第一偏置补偿电路232和第二偏置补偿电路234可以采用图11的第一补偿驱动器135至第四补偿驱动器138来实现。
如上所述，根据第二实施方式，图像感测装置200可以设置有被布置在像素阵列210两侧的第一行控制电路222和第二行控制电路224，并且可以设置有被布置在像素阵列210两侧的第一偏置补偿电路232和第二偏置补偿电路234，使得第一行控制电路222和第一偏置补偿电路232相对于像素阵列210设置在相对两侧，并且第二行控制电路224和第二偏置补偿电路234相对于像素阵列210设置在相对两侧，从而通过在同一行线上引起对称电压降来补偿条带噪声。
用于确定图像传感器质量的标准包括动态范围。通常，动态范围表示图像传感器能够处理信号而不使输入信号失真的最大范围。随着动态范围变宽，由图像传感器获得的图像可以在宽照度范围内变得更加清晰。通常，在特定颜色由于窄动态范围而饱和的情况下，图像传感器不能表现图像的原始颜色。为了克服由于较窄的动态范围引起的上述问题，已经进行了各种尝试来实现宽动态范围(WDR)像素。例如，存在在调节入射光的照射时间的同时允许图像传感器实现WDR或增加FD节点的容量的技术。
图14是示出支持双转换增益(DCG)操作的单位像素的电路图。
参照图14，单位像素PX可以包括光电二极管PD、传输晶体管M1、复位晶体管M2、驱动晶体管M3、选择晶体管M4、增益晶体管M5和动态范围电容器C2。FD节点可以是形成在传输晶体管M1和复位晶体管M2的公共节点处的扩散区域。FD节点可以存储对应于光电荷的电荷，或者对应于初始化电压(即，源电压VDDPX)的电荷。因此，可以将FD节点建模为电容器C1。
图14的光电二极管PD、传输晶体管M1、复位晶体管M2、驱动晶体管M3和选择晶体管M4可以具有与图3基本上相同的配置和操作。
响应于施加到增益晶体管M5的栅极的增益控制信号DCGX，增益晶体管M5可以将存储在电联接到其一端的FD节点处的光电荷传输到电联接到其另一端的动态范围电容器C2。
动态范围电容器C2可以联接在增益晶体管M5的另一端与接地电压VSSPX端子之间。
在高照度模式下，将增益控制信号DCGX使能到逻辑高电平，并且增益晶体管M5导通，使得动态范围电容器C2联接到FD节点。因此，在高照度模式下，从光电二极管PD到FD节点的溢出电荷由动态范围电容器C2共享。在高照度模式下，可以对来自光电二极管PD的大量溢出电荷进行积分而不是丢弃它们。例如，在该实施方式中，不丢弃来自光电二极管PD的大量溢出电荷，而是将其用作在相对较高照度下感测的图像信息。相反，在低照度模式下，禁用增益控制信号DCGX，并且增益晶体管M5截止，使得动态范围电容器C2与FD节点电断开。因此，在该实施方式中，在低照度模式下从光电二极管PD传输到FD节点的电荷仅存储在FD节点中。这样，通过使用增益晶体管M5和动态范围电容器C2，可以在高照度模式和低照度模式下提供不同的转换增益，从而实现高转换增益和低噪声特性。
在支持DCG操作的图像感测装置中，可以通过行线从行控制电路将增益控制信号DCGX提供给像素阵列，作为图7的行控制信号RCS之一。在一个实施方式中，行控制电路可以在复位读出时段期间将增益控制信号DCGX驱动到比源电压VDDPX电平更高的电压VPP。因此，可以通过经由确保增益晶体管M5的MOS电容和动态范围电容器C2的电容而保持均匀的电容来补偿条带噪声。
在下文中，参照图15和图16，将会描述根据本发明的第三实施方式和第四实施方式的支持DCG操作的图像感测装置。图15和图16示出了联接在4条行线和4条列线之间的4×4单位像素PX。
图15是示出根据本发明的第三实施方式的图像感测装置300中包括的行控制电路320和偏置补偿电路330的电路图。
参照图15，行控制电路320可以设置在像素阵列310的第一侧，并且偏置补偿电路330可以设置在像素阵列310的第二侧。行控制电路320和偏置补偿电路330可以相对于像素阵列310位于第一行线至第四行线RL<1：4>的长度方向的相对两侧。
行控制电路320可以向第一行线至第四行线RL<1：4>中的每一条提供具有在第三电压与第四电压之间的电压电平的第一增益控制信号至第四增益控制信号DCGX<1：4>。例如，第三电压可以具有比源电压VDDPX电平更高的电压VPP电平，并且第四电压可以具有接地电压VSSPX电平。根据一个实施方式，第三电压可以具有更高的电压VPP电平，并且第四电压可以具有比接地电压VSSPX电平更低的电压VBB电平。
行控制电路320可以包括第一增益驱动器321至第四增益驱动器324，第一增益驱动器321至第四增益驱动器324用于分别向第一行线至第四行线RL<1：4>提供第一增益控制信号至第四增益控制信号DCGX<1：4>。例如，第一增益驱动器321可以包括串联联接在更高的电压VPP端子与接地电压VSSPX端子之间并且具有接收第一时序控制信号RCTRL_D<1>的栅极的PMOS晶体管321P和NMOS晶体管321N。第一增益控制信号DCGX<1>可以从PMOS晶体管321P和NMOS晶体管321N的公共节点输出到像素阵列310。根据一个实施方式，PMOS晶体管321P和NMOS晶体管321N可以串联联接在更高的电压VPP端子与更低的电压VBB端子之间。行控制电路320还可以包括用于提供多个传输信号TX的多个传输驱动器、用于提供多个复位信号RX的多个复位驱动器以及用于提供多个选择信号SX的多个选择驱动器。
根据分别对应于第一行线至第四行线RL<1：4>的第一反相补偿使能信号至第四反相补偿使能信号ENB<1：4>，偏置补偿电路330可以在每条行线的复位读出时段期间将第一增益控制信号至第四增益控制信号DCGX<1：4>驱动至第三电压(即，更高的电压VPP电平)。偏置补偿电路330可以包括分别对应于第一行线至第四行线RL<1：4>的第一补偿器331至第四补偿器334。例如，第一补偿器331可以包括串联联接在第一行线RL<1>与更高的电压VPP端子之间的第一补偿晶体管P1和第二补偿晶体管P2。第一补偿晶体管P1可以具有接收接地电压VSSPX的栅极，并且第二补偿晶体管P2可以具有接收第一反相补偿使能信号ENB<1>的栅极。第一补偿晶体管P1和第二补偿晶体管P2可以采用PMOS晶体管实现。供参考，因为第一补偿晶体管P1和第二补偿晶体管P2可以采用PMOS晶体管实现，所以图15的第一反相补偿使能信号至第四反相补偿使能信号ENB<1：4>可以具有与图8的补偿使能信号EN<1：4>相反的相位。由于第一补偿晶体管P1根据接地电压VSSPX操作，所以可以减小由于栅极-漏极电压而产生的栅极感应漏极泄露(GIDL)电流。
在一个实施方式中，在图像感测装置300中，行控制电路320还可以通过各条行线向单位像素PX的传输晶体管提供具有在第一电压与第二电压之间的电压电平的传输控制信号TX。例如，第一电压可以具有源电压VDDPX电平或更高的电压VPP电平，并且第二电压可以具有更低的电压VBB电平。根据补偿使能信号EN<1：4>中的任何一个，偏置补偿电路330可以在每条行线的复位读出时段期间将传输控制信号TX驱动到第二电压(即，更低的电压VBB电平)。偏置补偿电路330可以接收用于将传输控制信号TX驱动到更低的电压VBB电平的补偿使能信号EN<1：4>，同时接收用于将增益控制信号DCGX<1：4>驱动到更高的电压VPP电平的反相补偿使能信号ENB<1：4>。
如上所述，根据第三实施方式，支持DCG操作的图像感测装置300可以设置有相对于像素阵列310布置在相对两侧的偏置补偿电路330和行控制电路320，从而进一步通过在同一行线上引起对称电压降来补偿条带噪声，其中偏置补偿电路330在每条行线的复位读出时段期间将增益控制信号DCGX驱动到更高的电压VPP电平。
图16是示出根据本发明的第四实施方式的图像感测装置400中包括的第一行控制电路422和第二行控制电路424以及第一偏置补偿电路432和第二偏置补偿电路434的电路图。
参照图16，第一行控制电路422可以设置在像素阵列410的第一侧。第一行控制电路422可以分别向联接到第一行线至第四行线RL<1：4>中的奇数行线RL<1>和RL<3>的单位像素PX提供具有在第三电压与第四电压之间的电压电平的增益控制信号DCG<1>和DCG<3>。
第二行控制电路424可以设置在像素阵列410的第二侧。第二侧可以相对于像素阵列410与第一侧相对。第二行控制电路424可以分别向联接到第一行线至第四行线RL<1：4>中的偶数行线RL<2>和RL<4>的单位像素PX提供具有在第三电压与第四电压之间的电压电平的增益控制信号DCG<2>和DCG<4>。
第一偏置补偿电路432可以设置在第二行控制电路424的一侧。也就是说，第一行控制电路422和第一偏置补偿电路432可以相对于像素阵列410位于第一行线至第四行线RL<1：4>的长度方向上的相对两侧。在奇数行线RL<1>和RL<3>的每个复位读出时段期间，第一偏置补偿电路432可以分别将增益控制信号DCG<1>和DCG<3>驱动到更高的电压VPP电平。根据另一实施方式，第一偏置补偿电路432可以设置在像素阵列410与第二行控制电路424之间。
第二偏置补偿电路434可以设置在第一行控制电路422的一侧。也就是说，第二行控制电路424和第二偏置补偿电路434可以相对于像素阵列410位于第一行线至第四行线RL<1：4>的长度方向上的相对两侧。在偶数行线RL<2>和RL<4>的每个复位读出时段期间，第二偏置补偿电路434可以分别将增益控制信号DCG<2>和DCG<4>驱动到更高的电压VPP电平。根据另一实施方式，第二偏置补偿电路434可以设置在像素阵列410与第一行控制电路422之间。
第一行控制电路422和第二行控制电路424可以与图15的行控制电路320具有基本上相同的配置和操作。第一偏置补偿电路432和第二偏置补偿电路434可以与图15的偏置补偿电路330具有基本上相同的配置和操作。
如上所述，根据第四实施方式，图像感测装置400可以设置有被布置在像素阵列410两侧的第一行控制电路422和第二行控制电路424，并且可以设置有被布置在像素阵列410两侧的第一偏置补偿电路432和第二偏置补偿电路434，使得第一行控制电路422和第一偏置补偿电路432相对于像素阵列410设置在相对两侧，并且第二行控制电路424和第二偏置补偿电路434相对于像素阵列410设置在相对两侧，从而通过在同一行线上引起对称电压降来补偿条带噪声。
如上所述，根据本发明的实施方式，图像感测装置可以设置有相对于像素阵列布置在相对两侧的偏置补偿电路和行控制电路，偏置补偿电路适于在每条行线的复位读出时段期间将行控制信号驱动到预设电压。因此，可以通过在同一行线上引起对称的电压降来补偿条带噪声。在本发明的各种实施方式中，虽然作为示例解释了将用于对传输控制信号TX和增益控制信号DCGX进行偏置的偏置补偿电路放置在行控制电路的相对侧，但是本发明不限于此。根据一个实施方式，可以将行控制电路和用于对复位信号RX或选择信号RX进行偏置的偏置补偿电路相对于像素阵列放置在相对两侧，从而通过在同一行线上引起对称电压降来补偿条带噪声。
应当注意，虽然已经结合本公开的优选实施方式描述了本公开的技术精神，但是这仅是出于描述的目的而不应当被解释为限制性的。本领域普通技术人员应当理解，在不脱离本公开的技术精神的情况下，可以对本公开进行各种改变。
例如，对于在上述实施方式中作为示例提供的逻辑门和晶体管，可以根据输入信号的极性实现不同的位置和种类。
相关申请的交叉引用
本申请要求2021年3月3日提交的韩国专利申请No.10-2021-0028172的优先权，其全部内容通过引用并入本文。

Claims (20)

1.一种图像感测装置，所述图像感测装置包括：
像素阵列，所述像素阵列包括联接到多条行线的多个单位像素，其中，所述多个单位像素中的至少一个包括用于产生对应于入射光的光电荷的光电二极管和用于响应于通过对应行线传输的传输控制信号而将所述光电荷传输到浮置扩散FD节点的传输晶体管；
行控制电路，所述行控制电路设置在所述像素阵列的第一侧，并且向各条行线提供具有在第一电压与第二电压之间的电压电平的所述传输控制信号；以及
偏置补偿电路，所述偏置补偿电路设置在所述像素阵列的第二侧，并且在所述多条行线中的每一条的复位读出时段期间将所述传输控制信号驱动到所述第二电压。
2.根据权利要求1所述的图像感测装置，
其中，所述多个单位像素中的每一个还包括复位晶体管，所述复位晶体管根据从所述行控制电路提供的复位信号而初始化所述FD节点，
其中，所述复位读出时段被包括在从禁用所述复位信号到启用所述传输控制信号的时段中。
3.根据权利要求1所述的图像感测装置，其中，所述第一电压具有源电压电平，并且所述第二电压具有比接地电压电平更低的电压电平。
4.根据权利要求1所述的图像感测装置，其中，所述第一电压具有比源电压电平更高的电压电平，并且所述第二电压具有比接地电压电平更低的电压电平。
5.根据权利要求1所述的图像感测装置，
其中，所述偏置补偿电路包括联接到各条行线的多个补偿器，并且
其中，所述多个补偿器中的至少一个包括第一补偿晶体管和第二补偿晶体管，所述第一补偿晶体管和所述第二补偿晶体管串联联接在对应行线与第二电压端子之间，并且具有分别接收源电压信号和在所述复位读出时段期间使能的补偿使能信号的栅极。
6.根据权利要求1所述的图像感测装置，其中，所述多个单位像素中的每一个还包括：
驱动晶体管，所述驱动晶体管产生对应于存储在所述FD节点中的电荷的电信号；以及
选择晶体管，所述选择晶体管根据从所述行控制电路提供的选择信号而输出从所述驱动晶体管提供的所述电信号作为像素电压。
7.根据权利要求6所述的图像感测装置，
其中，所述偏置补偿电路包括联接到各条行线的多个补偿器，并且
其中，所述多个补偿器中的每一个包括：
补偿信号发生器，所述补偿信号发生器基于所述选择信号和在所述复位读出时段期间使能的补偿使能信号而产生时段确定信号；以及
第三补偿晶体管和第四补偿晶体管，所述第三补偿晶体管和所述第四补偿晶体管串联联接在对应行线与第二电压端子之间，并且具有分别接收源电压和所述时段确定信号的栅极。
8.一种图像感测装置，所述图像感测装置包括：
像素阵列，所述像素阵列包括联接到多条行线的多个单位像素，其中，每个单位像素包括用于产生对应于入射光的光电荷的光电二极管和用于响应于通过对应行线传输的传输控制信号而将所述光电荷传输到浮置扩散FD节点的传输晶体管；
第一行控制电路，所述第一行控制电路设置在所述像素阵列的第一侧，并且向所述多条行线中的奇数行线提供具有在第一电压与第二电压之间的电压电平的所述传输控制信号；
第二行控制电路，所述第二行控制电路设置在所述像素阵列的第二侧，并且向所述多条行线中的偶数行线提供所述传输控制信号；
第一偏置补偿电路，所述第一偏置补偿电路设置在所述第二侧，并且在所述奇数行线的复位读出时段期间将所述传输控制信号驱动到所述第二电压；以及
第二偏置补偿电路，所述第二偏置补偿电路设置在所述第一侧，并且在所述偶数行线的复位读出时段期间将所述传输控制信号驱动到所述第二电压。
9.根据权利要求8所述的图像感测装置，
其中，所述多个单位像素中的每一个还包括复位晶体管，所述复位晶体管根据从所述第一行控制电路或所述第二行控制电路提供的复位信号来初始化所述FD节点，
其中，所述复位读出时段被包括在从禁用所述复位信号到启用所述传输控制信号的时段中。
10.根据权利要求8所述的图像感测装置，其中，所述第一电压具有源电压电平或比所述源电压电平更高的电压电平，并且所述第二电压具有比接地电压电平更低的电压电平。
11.根据权利要求8所述的图像感测装置，
其中，所述第一偏置补偿电路和所述第二偏置补偿电路中的每一个包括联接到各条行线的多个补偿器，并且
其中，所述多个补偿器中的每一个包括第一补偿晶体管和第二补偿晶体管，所述第一补偿晶体管和所述第二补偿晶体管串联联接在对应行线与第二电压端子之间，并且具有分别接收源电压和在所述复位读出时段期间使能的补偿使能信号的栅极。
12.根据权利要求8所述的图像感测装置，
其中，所述多个单位像素中的每一个还包括：
驱动晶体管，所述驱动晶体管产生对应于存储在所述FD节点中的电荷的电信号；以及
选择晶体管，所述选择晶体管根据从所述第一行控制电路或所述第二行控制电路提供的选择信号而输出从所述驱动晶体管提供的所述电信号作为像素电压，并且
其中，所述第一偏置补偿电路和所述第二偏置补偿电路中的每一个包括联接到各条行线的多个补偿器，
其中，所述多个补偿器中的每一个包括：
补偿信号发生器，所述补偿信号发生器基于所述选择信号和在所述复位读出时段期间使能的补偿使能信号而产生时段确定信号；以及
第三补偿晶体管和第四补偿晶体管，所述第三补偿晶体管和所述第四补偿晶体管串联联接在对应行线与第二电压端子之间，并且具有分别接收源电压和所述时段确定信号的栅极。
13.一种图像感测装置，所述图像感测装置包括：
像素阵列，所述像素阵列包括联接到多条行线的多个单位像素，其中，每个单位像素包括用于产生对应于入射光的光电荷的光电二极管、用于响应于传输控制信号而将所述光电荷传输到浮置扩散FD节点的传输晶体管以及用于响应于增益控制信号而将所述FD节点联接到动态范围电容器的增益晶体管；
行控制电路，所述行控制电路设置在所述像素阵列的第一侧，并且向各条行线提供具有在第三电压与第四电压之间的电压电平的所述增益控制信号；以及
偏置补偿电路，所述偏置补偿电路设置在所述像素阵列的第二侧，并且在所述多条行线中的每一条的复位读出时段期间将所述增益控制信号驱动到所述第三电压。
14.根据权利要求13所述的图像感测装置，
其中，所述多个单位像素中的每一个还包括复位晶体管，所述复位晶体管根据从所述行控制电路提供的复位信号来初始化所述FD节点，
其中，所述复位读出时段被包括在从禁用所述复位信号到启用所述传输控制信号的时段中。
15.根据权利要求13所述的图像感测装置，其中，所述第三电压具有比源电压电平更高的电压电平，并且所述第四电压具有接地电压电平或比所述接地电压电平更低的电压电平。
16.根据权利要求13所述的图像感测装置，
其中，所述偏置补偿电路包括联接到各条行线的多个补偿器，并且
其中，所述多个补偿器中的每一个包括第一补偿晶体管和第二补偿晶体管，所述第一补偿晶体管和所述第二补偿晶体管串联联接在对应行线与第三电压端子之间，并且具有分别接收接地电压和在所述复位读出时段期间使能的补偿使能信号的栅极。
17.根据权利要求13所述的图像感测装置，
其中，所述多个单位像素中的每一个还包括：
驱动晶体管，所述驱动晶体管产生对应于存储在所述FD节点中的电荷的电信号；以及
选择晶体管，所述选择晶体管根据从所述行控制电路提供的选择信号而输出从所述驱动晶体管提供的电信号作为像素电压，
其中，所述偏置补偿电路包括分别联接到所述多条行线的多个补偿器，并且
其中，所述多个补偿器中的每一个包括：
补偿信号发生器，所述补偿信号发生器基于所述选择信号和在所述复位读出时段期间使能的补偿使能信号而产生时段确定信号；以及
第三补偿晶体管和第四补偿晶体管，所述第三补偿晶体管和所述第四补偿晶体管串联联接在对应行线与第三电压端子之间，并且具有分别接收接地电压和所述时段确定信号的栅极。
18.根据权利要求13所述的图像感测装置，
其中，所述行控制电路还向各条行线提供具有在第一电压与第二电压之间的电压电平的所述传输控制信号，并且
其中，所述偏置补偿电路还在所述复位读出时段期间将所述传输控制信号驱动到所述第二电压。
19.根据权利要求18所述的图像感测装置，其中，所述第一电压具有源电压电平或比所述源电压电平更高的电压电平，并且所述第二电压具有比接地电压电平更低的电压电平。
20.一种图像感测装置，所述图像感测装置包括：
像素阵列，所述像素阵列包括联接到多条行线的多个单位像素，其中，每个单位像素包括用于产生对应于入射光的光电荷的光电二极管、用于响应于传输控制信号而将所述光电荷传输到浮置扩散FD节点的传输晶体管以及用于响应于增益控制信号而将所述FD节点联接到动态范围电容器的增益晶体管；
第一行控制电路，所述第一行控制电路设置在所述像素阵列的第一侧，并且向所述多条行线中的奇数行线提供具有在第三电压与第四电压之间的电压电平的所述增益控制信号；
第二行控制电路，所述第二行控制电路设置在所述像素阵列的第二侧，并且向所述多条行线中的偶数行线提供所述增益控制信号；
第一偏置补偿电路，所述第一偏置补偿电路设置在所述第二侧，并且在所述奇数行线的复位读出时段期间将所述增益控制信号驱动到所述第三电压；以及
第二偏置补偿电路，所述第二偏置补偿电路设置在所述第一侧，并且在所述偶数行线的复位读出时段期间将所述增益控制信号驱动到所述第三电压。
CN202110789192.9A 2021-03-03 2021-07-13 图像感测装置 Pending CN115022560A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0028172 2021-03-03
KR1020210028172A KR20220124484A (ko) 2021-03-03 2021-03-03 이미지 센싱 장치

Publications (1)

Publication Number Publication Date
CN115022560A true CN115022560A (zh) 2022-09-06

Family

ID=83065118

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110789192.9A Pending CN115022560A (zh) 2021-03-03 2021-07-13 图像感测装置

Country Status (3)

Country Link
US (1) US11665445B2 (zh)
KR (1) KR20220124484A (zh)
CN (1) CN115022560A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11843884B1 (en) * 2023-04-28 2023-12-12 Omnivision Technologies, Inc. HV driver for rolling clamp in image sensor

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4337549B2 (ja) * 2002-04-04 2009-09-30 ソニー株式会社 固体撮像装置
US7741589B2 (en) 2006-05-04 2010-06-22 Micron Technology, Inc. Method and apparatus providing multiple transfer gate control lines per pixel for automatic exposure control
US8174603B2 (en) * 2008-05-01 2012-05-08 Alexander Krymski Image sensors and methods with antiblooming channels and two side driving of control signals
KR101584098B1 (ko) 2009-08-17 2016-01-12 삼성전자주식회사 플로팅 확산영역을 부스팅하는 부스팅 커패시터를 구비하는 단위 픽셀, 상기 픽셀을 구비하는 픽셀어레이 및 상기 픽셀어레이를 구비하는 광 감지소자
KR20150020424A (ko) 2013-08-14 2015-02-26 삼성전자주식회사 로우 드라이버들을 포함하는 이미지 센서와 이를 포함하는 이미지 처리 시스템
KR102477992B1 (ko) 2016-03-25 2022-12-16 에스케이하이닉스 주식회사 픽셀 출력 레벨 제어 장치 및 그를 이용한 씨모스 이미지 센서
US10110783B2 (en) 2017-03-27 2018-10-23 Omnivision Technologies, Inc. Image sensor precharge boost
KR102012767B1 (ko) 2018-03-14 2019-08-21 (주) 픽셀플러스 이미지 센서
KR102543176B1 (ko) 2018-07-25 2023-06-14 삼성전자주식회사 이미지 센서 및 이를 포함하는 전자 장치

Also Published As

Publication number Publication date
KR20220124484A (ko) 2022-09-14
US20220286628A1 (en) 2022-09-08
US11665445B2 (en) 2023-05-30

Similar Documents

Publication Publication Date Title
US7852393B2 (en) Photoelectric conversion apparatus and image sensing system using the same
CN110072069B (zh) 图像传感器
US20160273961A1 (en) Image sensor
US11323639B2 (en) Image sensor and operation method thereof
US10574917B2 (en) Pixel output level control device and CMOS image sensor using the same
CN114079739A (zh) Cds电路、cds电路的操作方法和包括cds电路的图像传感器
US10447954B2 (en) Unit pixel apparatus and operation method thereof
KR102244616B1 (ko) 채널 편차를 감소시키는 이미지 센서 및 이를 포함하는 이미지 처리 시스템
CN115022560A (zh) 图像感测装置
US11233962B2 (en) Image sensor and pixel array which operate based on a clamp voltage and a selection voltage, and operation method of the image sensor
KR100809680B1 (ko) Ｃｍｏｓ 이미지 센서의 클램프 회로
KR20210107957A (ko) 이미지 센서 및 이를 포함하는 이미지 장치
CN107087124B (zh) 图像传感器以及用于驱动图像传感器的单位像素的方法
CN113497904B (zh) 图像感测装置
KR100623347B1 (ko) 제어 신호의 레벨 변동을 최소화할 수 있는 이미지센서
WO2017047398A1 (ja) カレントミラー回路、およびイメージセンサ
US20240147092A1 (en) Analog-to-digital converting circuits for dual conversion gain operation and operation methods of the same
KR102519712B1 (ko) 이미지 센서
US20240040281A1 (en) Image sensor, operating method of the same, and pixel including plurality of photodiodes
KR100648803B1 (ko) 레벨 시프터를 구비한 이미지 센서
KR100412995B1 (ko) 병렬아날로그 버스 및 열구동부를 갖는 이미지센서
CN117278872A (zh) 固态图像传感器、成像设备和ad转换器
KR20230071022A (ko) 오토 제로 구간 최적화를 이용하는 아날로그 디지털 변환 회로 및 그것의 동작 방법
TW202322618A (zh) 類比數位轉換電路及其操作方法
KR20230071039A (ko) 오토 제로 구간 최적화를 이용하는 아날로그 디지털 변환 회로 및 그것의 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination