KR100648803B1 - 레벨 시프터를 구비한 이미지 센서 - Google Patents

레벨 시프터를 구비한 이미지 센서 Download PDF

Info

Publication number
KR100648803B1
KR100648803B1 KR1020040116327A KR20040116327A KR100648803B1 KR 100648803 B1 KR100648803 B1 KR 100648803B1 KR 1020040116327 A KR1020040116327 A KR 1020040116327A KR 20040116327 A KR20040116327 A KR 20040116327A KR 100648803 B1 KR100648803 B1 KR 100648803B1
Authority
KR
South Korea
Prior art keywords
source
photosensitive
level shifter
transistor
shifted
Prior art date
Application number
KR1020040116327A
Other languages
English (en)
Other versions
KR20060077463A (ko
Inventor
박효순
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040116327A priority Critical patent/KR100648803B1/ko
Publication of KR20060077463A publication Critical patent/KR20060077463A/ko
Application granted granted Critical
Publication of KR100648803B1 publication Critical patent/KR100648803B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명에 따른 레벨 시프터를 구비한 이미지 센서는, 감광셀에서 생성한 감광 신호를 충분히 승압하여 CDS 블록(20)으로 전달함으로써, CDS 블록 내에 구비되는 NMOS 커패시터가 인버젼(inversion) 영역에서 동작하는 것을 보장하고, CDS 블록의 출력을 구동하는 소스 팔로워 모스트랜지스터가 공핍 영역에서 동작하는 것을 방지하기 위한 것이다.
상기 목적을 달성하기 위한 본 발명의 이미지 센서는, 입사되는 빛의 강도를 전압값으로 변환하여 감광 신호를 생성하기 위한 감광셀; 감광셀의 수광시 감광 신호 및 리셋시 감광 신호의 차이를 픽셀 신호로서 생성하기 위한 CDS 블록; 상기 감광 신호를 입력받아, 모스트랜지스터의 소스-게이트간 문턱전압 이상 전위를 상승시켜 상기 CDS 블록으로 전달하기 위한 레벨 시프터를 포함하는 것을 특징으로 한다.
레벨 시프터, CDS, CMOS, 이미지 센서, 2단 시프트

Description

레벨 시프터를 구비한 이미지 센서{image sensor with level shifter}
도 1은 종래기술에 의한 이미지 센서 내 감광셀 및 CDS 모듈의 회로도,
도 2는 본 발명 제1 실시예에 의한 이미지 센서 내 감광셀 및 CDS 모듈의 회로도,
도 3은 본 발명 제2 실시예에 의한 이미지 센서 내 감광셀 및 CDS 모듈의 회로도.
본 발명은 내부 전압 강하에 대한 보상을 수행하는 레벨 시프터를 포함하는 이미지 센서에 관한 것으로, 특히, CMOS 이미지 센서 내 감광셀에서 CDS 블록으로 전달되는 신호를 보상하기 위한 레벨 시프터를 포함하는 이미지 센서에 관한 것이다.
CMOS 이미지 센서는 하나의 화상 프레임을 이루는 각 픽셀들의 위치에 감광셀들을 구비하는데, 상기 감광셀은 광학 렌즈를 통해 투과되는 빛의 강도에 비례하 는 전압 신호를 발생한다.
도 1은 4tr 감광셀(10)과 CDS(correlated double sampling) 모듈(20)을 구비한 CMOS 이미지 센서의 감광셀 코어 영역 회로를 도시하고 있다. 4tr 감광셀(10)은 빛을 받아들여 광량 및 광도에 대응하는 전하를 생성하는 포토 다이오드(PD), 상기 포토 다이오드(PD)가 생성한 전하를 플로팅 확산 축전 노드(Floating diffusion Cap. 노드 이하, FD 노드라 칭함)로 전달하는 스위치 역할을 하는 트랜스퍼 모스트랜지스터(TX), 픽셀을 소정 리셋 전압(VDDA-Vt)으로 리셋시키기 위한 리셋 모스트랜지스터(RX), 컬럼 어드레스에 의해 픽셀을 선택하기 위한 셀렉션 모스트랜지스터(SX), 픽셀이 선택되었을 때 픽셀의 FD 노드에 저장된 전하를 전압으로 변환하기 위한 드라이빙 모스트랜지스터(DX)로 구성된다.
4tr 감광셀(10)의 출력노드(P)의 전위는 FD노드의 전위를 따르는 값을 가지야 하는데, 소스 팔로워 모스트랜지스터(DX)의 게이트-소스간 문턱전압(Vgs.DX)만큼 낮은 값을 가진다. 그런데, 상기 문턱전압(Vgs.DX)만큼 강하된 신호가 도시한 CDS 블록(20)으로 입력되는 경우, CDS 블록(20)내에서 소스 팔로워 회로를 구성하는 모스트랜지스터(SS, RS)의 게이트로 입력되는 신호(sig, rst)의 전위가 그 만큼 낮게 되어, 감광셀(10)의 드라이빙 모스트랜지스터(DX)와 CDS 블록(20) 내 소스 팔로워 모스트랜지스터(SS, RS)의 수치가 같은 경우, 소스 팔로워 모스트랜지스터(SS, RS)의 턴온을 보장할 수 없게 되는 문제점이 있었다.
본 발명은 상기 문제점들을 해결하기 위하여 안출된 것으로서, 감광셀에서 입력받은 신호를 충분히 승압하여 CDS 블록으로 전달하기 위한 레벨 시프터를 포함하는 이미지 센서를 제공하는데 그 목적이 있다.
또한, 본 발명은 CDS 블록 내에 구비되는 NMOS 커패시터가 인버젼(inversion) 영역에서 동작하는 것을 보장할 수 있는 레벨 시프터를 포함하는 이미지 센서를 제공하는데 다른 목적이 있다.
또한, 본 발명은 CDS 블록의 출력을 구동하는 소스 팔로워 모스트랜지스터가 공핍 영역에서 동작하는 것을 방지할 수 있는 레벨 시프터를 포함하는 이미지 센서를 제공하는데 또 다른 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 이미지 센서는, 입사되는 빛의 강도를 전압값으로 변환하여 감광 신호를 생성하기 위한 감광셀; 감광셀의 수광시 감광 신호 및 리셋시 감광 신호의 차이를 픽셀 신호로서 생성하기 위한 CDS 블록; 상기 감광 셀에서 생성된 상기 감광 신호의 전위를 모스트랜지스터의 소스-게이트간 문턱 전압 이상 상승시켜 상기 CDS 블록으로 전달하는 레벨 시프터를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
(실시예 1)
도 2에 도시한 본 실시예의 이미지 센서는, 입사되는 빛의 강도를 전압값으로 변환하여 감광 신호를 생성하기 위한 감광셀(10); 상기 감광셀(10)의 수광시 감광 신호 및 리셋시 신호의 차이를 픽셀 신호로서 생성하기 위한 CDS 블록(20); 게이트가 상기 감광셀(10)의 출력단에 연결되며, 드레인이 접지전압단에 연결되며, 소스가 상기 CDS 블록(20)의 입력단에 연결되는 1개의 시프트 피모스트랜지스터(LSM)를 구비하는 1단 레벨 시프터(30)를 포함한다.
본 실시예의 레벨 시프터(30)는 1개의 시프트 피모스트랜지스터(LSM) 및 시프트 피모스트랜지스터(LSM)를 구동하기 위한 전류원(IS)으로 이루어지며, 일종의 소스 팔로워 회로를 구성하여, 감광셀(10)의 출력단(P) 전위보다 문턱전압(Vt.LSM) 만큼 높은 전위를 가진 신호를 출력하여 CDS 블록(20)으로 출력한다.
상기 시프트 피모스트랜지스터(LSM)의 게이트가 감광셀의 출력 노드(P)에 연결되고, 드레인이 접지전압단에 연결되고, 소스가 전류원에 연결되며, 소스의 출력 이 CDS 블록(20)의 입력단으로 인가된다. 보다 정확한 소스 팔로워 동작을 위해 서브스트레이트(substrate)단을 소스단에 연결하는 것이 바람직하다.
레벨 시프터(30)는 각 감광셀 마다 하나씩 구비할 수도 있고, 각 CDS 블록(20)마다 하나씩 구비할 수도 있다.
본 실시예의 이미지 센서는 화소 수 만큼의 감광셀을 포함하며, 각 감광셀은 빛을 받아들여 광량 및 광도에 대응하는 전하를 생성하는 포토 다이오드(PD) 1개와, 상기 포토 다이오드(PD)가 생성한 전하를 플로팅 확산 축전 노드(Floating diffusion Cap. 이하, FD 노드라 칭함)로 전달하는 스위치 역할을 하는 트랜스퍼 모스트랜지스터(TX), 픽셀을 소정 리셋 전압(VDDA-Vt)으로 리셋시키기 위한 리셋 모스트랜지스터(RX), 컬럼 어드레스에 의해 픽셀을 선택하기 위한 셀렉션 모스트랜지스터(SX), 픽셀이 선택되었을 때 픽셀의 FD노드에 저장된 전하를 전압으로 변환하기 위한 드라이빙 모스트랜지스터(DX)의 모스트랜지스터 4개로 구성된다.
본 실시예의 이미지 센서의 리셋시 동작을 다음과 같다.
트랜스퍼 모스트랜지스터(TX)가 턴온된 상태에서 리셋 모스트랜지스터(RX)의 게이트로 리셋 신호가 입력되면 포토 다이오드(PD)의 FD 노드의 전위는 VDDA-Vds.RX값으로 유지되면서 포토 다이오드(PD)에 의해 생성되어 FD 노드에 저장되었던 전하들이 VDDA단을 통해 제거된다. 리셋 상태의 FD 노드의 전위는 드라이빙 모스트랜지스터(DX)의 문턱전압(Vt.DX) 및 셀렉트 모스트랜지스터(SX)의 드레인-소스 전압(Vds.SX)만큼 낮아진 값으로 감광셀 출력 노드(P) 전위를 구동시키게 된다.
상기 과정에 따라 VDDA-Vds.RX-Vt.DX-Vds.SX값을 가진 감광셀 출력 노드(P) 전위는 시프트 모스트랜지스터(LSM)의 게이트로 인가된다. 일종의 소스 팔로워 회로를 구성하는 시프트 모스트랜지스터(LSM)의 소스는 게이트 전위에 문턱전압(Vt.LSM)만큼 높아진 전위를 가지게 된다.
상기 과정에 따라, VDDA-Vds.RX-Vt.DX-Vds.SX+Vt.LSM값을 가지게 된 레벨 시프터(30) 출력단 전위는, CDS 블록(20)의 입력단 신호(cds_in)로서 인가되며, CDS 블록(20) 내 스위치들의 제어에 의해 리셋 NMOS 커패시터(MCR)에 저장되고, 리셋 소스 팔로워 모스트랜지스터(RS)를 구동시킨다.
한편, 본 실시예의 이미지 센서의 수광시 동작은 다음과 같다.
트랜스퍼 모스트랜지스터(TX)가 턴온되고 리셋 모스트랜지스터(RX)가 턴오프된 상태에서, 포토 다이오드(PD)에 빛이 가해지면 그 광도 및/또는 광량에 대응하여 포토 다이오드(PD)가 음전하를 생성한다(실제로는 역방향 전류를 허용하여 리셋 상태에서 FD 노드의 전하 축적량을 감소시키게 된다). 포토 다이오드(PD)에 의해 생성된 음전하는 FD 노드의 전위를 낮추게 되는데, 그 전압강하량을 수광전압(Vp)이라고 칭한다. 수광시의 FD 노드 전위도 마찬가지로 드라이빙 모스트랜지스터(DX) 및 셀렉트 모스트랜지스터(SX)에 의한 전압강하량이 적용된 감광셀 출력노드(P) 전위로 변환된다.
상기 과정에 따라 VDDA-Vds.RX-Vt.DX-Vds.SX-Vp 값을 가진 감광셀 출력 노드(P) 전위는 시프트 모스트랜지스터(LSM)의 게이트로 인가된다. 일종의 소스 팔로워 회로를 구성하는 시프트 모스트랜지스터(LSM)의 소스는 게이트 전위에 문턱전압 (Vt.LSM)만큼 높아진 전위를 가지게 된다.
상기 과정에 따라, VDDA-Vds.RX-Vt.DX-Vds.SX-Vp+Vt.LSM값을 가지게 된 레벨 시프터 출력단 전위는, CDS 블록(20)의 입력단 신호(cds_in)로서 인가되며, CDS 블록(20) 내 스위치들의 제어에 의해 수광 NMOS 커패시터(MCS)에 저장되고, 수광 소스 팔로워 모스트랜지스터(SS)를 구동시킨다.
본 실시예의 CDS 모듈(20)이 리셋시 입력받는 신호의 전위는 VDDA-Vds.RX-Vt.DX-Vds.SX+Vt.LSM이며, 수광시 입력받는 신호의 전위는 VDDA-Vds.RX-Vt.DX-Vds.SX-Vp+Vt.LSM이다. 다른 값에 비하여 그 크기가 미약한 Vds.RX 및 Vds.SX값을 생략하고, 상기 두 전위값의 표현식을 살펴보면, Vt.DX값 만큼 떨어진 전위를 Vt.LSM값 만큼 높여주어 보상이 이루어짐을 알 수 있다. 따라서, CDS 블록(20)내의 리셋 NMOS 커패시터(MCR), 수광 NMOS 커패시터(MCS)가 안정적인 축전용량을 확보하며, 리셋 소스 팔로워 모스트랜지스터(RS) 및 수광 소스 팔로워 모스트랜지스터(SS)가 선형적인 동작을 수행하는 것이 보장된다.
도 2의 레벨 시프터(30)는 상기 드라이빙 모스트랜지스터(DX)의 문턱전압(Vt.DX)에 의한 레벨 하강을 보상하기 위해 구비한 구성이지만, 상기 CDS 모듈(20)로 입력되는 출력신호에 충분한 전력을 공급하는 역할도 수행한다.
그러나, 상기 1단 레벨 시프터(30)를 적용한 종래기술도 다음과 같은 문제점이 존재한다. CDS 블록(20)내 구현되는 수광 전하 및 리셋 전하 저장용 커패시터(MCS, MCR)는 NMOS 커패시터로 구현하는것이 용이한 바, 이 경우 상기 1단계 레벨 시프터에 의한 CDS 입력단 전압 상승으로는 상기 NMOS 커패시터에 인버젼 (inversion) 영역이 형성될 정도로 충분한 전계를 제공하지 못하며, 소스 팔로워 모스트랜지스터(SS, RS) 또한 환경 조건에 따라서는 공핍(depletion) 영역에서 동작될 가능성이 높아, 안정된 CDS 특성을 보장하기 어렵다.
(실시예 2)
상기 제1 실시예의 경우에도, CDS 모듈이 수광시 입력받는 신호의 전위는 VDDA-Vds.RX-Vt.DX-Vds.SX-Vp+Vt.LSM가 되므로, 수광전압(Vp)이 충분이 큰 경우 또는 제조 공정상 편차에 따라 Vds.RX값, Vt.DX값 또는 Vds.SX값이 큰 경우에는 NMOS 커패시터 또는 소스 팔로워 모스트랜지스터의 적절한 동작을 보장할 수 없게 된다. 본 실시예에서는 2단 레벨 시프터 회로를 구비하여 보다 큰 시프트 전압을 인가함으로써 이를 극복하고자 한다.
도 3에 도시한 본 실시예의 이미지 센서는, 입사되는 빛의 강도를 전압값으로 변환하여 감광 신호를 생성하기 위한 감광셀(10); 상기 감광셀(10)의 수광시 감광 신호 및 리셋시 신호의 차이를 픽셀 신호로서 생성하기 위한 CDS 블록(20); 게이트로 상기 감광셀(10)의 출력단(P) 신호를 입력받는 제1 시프트 피모스트랜지스터(LSM1)와 소스를 통해 상기 CDS 블록(20)의 입력단(cds_in)으로 출력하는 제2 시프트 피모스트랜지스터(LSM2)를 구비하는 2단 레벨 시프터(40)를 포함한다.
본 실시예의 레벨 시프터(40)는 제1 시프트 피모스트랜지스터(LSM1) 및 제2 시프트 피모스트랜지스터(LSM2), 상기 제1/제2 시프트 피모스트랜지스터를 구동하기 위한 전류원(IS1, IS2)으로 이루어지며, 피모스트랜지스터로 이루어진 일종의 소스 팔로워를 2개 구비한 2단 시프터 회로로서, 상기 감광 신호보다 문턱전압 만큼 높은 전위를 가진 신호를 출력하여 CDS 블록(20)으로 출력한다.
상기 제1 시프트 피모스트랜지스터(LSM1)는 게이트가 감광셀의 출력 노드(P)에 연결되고, 드레인이 접지전압단에 연결되고, 소스가 제1 전류원(IS1)에 연결된다. 보다 정확한 소스 팔로워 동작을 위해 서브스트레이트(substrate)단을 소스단에 연결하는 것이 바람직하다. 상기 제2 시프트 피모스트랜지스터(LSM2)는 게이트가 제1 시프트 피모스트랜지스터(LSM1)의 소스에 연결되고, 드레인이 접지전압단에 연결되고, 소스가 제2 전류원(IS2)에 연결된다. 제2 시프트 피모스트랜지스터(LSM2)의 소스 출력이 CDS 블록(20)의 입력단에 인가되며, 보다 정확한 소스 팔로워 동작을 위해 서브스트레이트(substrate)단을 소스단에 연결하는 것이 바람직하다.
레벨 시프터(40)는 각 감광셀 마다 하나씩 구비할 수도 있고, 각 CDS 블록(20)마다 하나씩 구비할 수도 있다.
본 실시예의 이미지 센서의 리셋시 동작을 다음과 같다.
트랜스터 모스트랜지스터(TX)가 턴온된 상태에서 리셋 모스트랜지스터(RX)의 게이트로 리셋 신호가 입력되면 포토 다이오드(PD)의 FD 노드의 전위는 VDDA-Vds.RX값으로 유지되면서 포토 다이오드(PD)에 의해 생성되어 FD 노드에 저장되었던 전하들이 VDDA단을 통해 제거된다. 리셋 상태의 FD 노드의 전위는 드라이빙 모스트랜지스터(DX)의 문턱전압(Vt.DX) 및 셀렉트 모스트랜지스터(SX)의 드레인-소스 전압(Vds.SX)만큼 낮아진 값으로 감광셀 출력 노드(P) 전위를 구동시키게 된다.
상기 과정에 따라 VDDA-Vds.RX-Vt.DX-Vds.SX값을 가진 감광셀 출력 노드(P) 전위는 제1 시프트 모스트랜지스터(LSM1)의 게이트로 인가된다. 일종의 소스 팔로워 회로를 구성하는 제1 시프트 모스트랜지스터(LSM1)의 소스는 게이트 전위에 문턱전압(Vt.LSM1)만큼 높아진 전위를 가지게 된다. 상기 제1 시프트 모스트랜지스터(LSM1)의 소스 전위는 다시 제2 시프트 모스트랜지스터(LSM2)의 게이트로 인가되며, 제2 시프트 모스트랜지스터(LSM2)의 소스는 게이트 전위에 문턱전압(Vt.LSM2) 만큼 더 높아진 전위를 가지며, 이 전위가 레벨 시프터(40)의 출력단 전위가 된다.
상기 과정에 따라, VDDA-Vds.RX-Vt.DX-Vds.SX+Vt.LSM1+Vt.LSM2값을 가지게 된 레벨 시프터(40) 출력단 전위는, CDS 블록(20)의 입력단 신호(cds_in)로서 인가되며, CDS 블록(20) 내 스위치들의 제어에 의해 리셋 NMOS 커패시터(MCR)에 저장되고, 리셋 소스 팔로워 모스트랜지스터(SS)를 구동시킨다.
한편, 본 실시예의 이미지 센서의 수광시 동작은 다음과 같다.
트랜스퍼 모스트랜지스터(TX)가 턴온되고 리셋 모스트랜지스터(RX)가 턴오프된 상태에서, 포토 다이오드(PD)에 빛이 가해지면 그 광도 및/또는 광량에 대응하여 포토 다이오드(PD)가 음전하를 생성한다(실제로는 역방향 전류를 허용하여 리셋 상태에서 FD 노드의 전하 축적량을 감소시키게 된다). 포토 다이오드(PD)에 의해 생성된 음전하는 FD 노드의 전위를 낮추게 되는데, 그 전압강하량을 수광전압(Vp)이라고 칭한다. 수광시의 FD 노드 전위도 마찬가지로 드라이빙 모스트랜지스터(DX) 및 셀렉트 모스트랜지스터(SX)에 의한 전압강하량이 적용된 감광셀 출력노드(P) 전 위로 변환된다.
상기 과정에 따라 VDDA-Vds.RX-Vt.DX-Vds.SX-Vp 값을 가진 감광셀 출력 노드(P) 전위는 레벨 시프터(40)로 인가된다. 상기 리셋시 동작과 마찬가지로 레벨 시프터(40)는 입력단(cds_in) 전위를 2개의 시프터 모스트랜지스터(LSM1, LSM2)의 문턱전압(Vt.LSM1, Vt.LSM2) 만큼 높인 전위를 출력단으로 인가한다.
상기 과정에 따라, VDDA-Vds.RX-Vt.DX-Vds.SX-Vp+Vt.LSM1+Vt.LSM2값을 가지게 된 레벨 시프터(40) 출력단 전위는, CDS 블록(20)의 입력단 신호(cds_in)로서 인가되며, CDS 블록(20) 내 스위치들의 제어에 의해 수광 NMOS 커패시터(MCS)에 저장되고, 수광 소스 팔로워 모스트랜지스터(SS)를 구동시킨다.
본 실시예의 CDS 모듈(20)이 리셋시 입력받는 신호의 전위는 VDDA-Vds.RX-Vt.DX-Vds.SX+Vt.LSM1+Vt.LSM2이며, 수광시 입력받는 신호의 전위는 VDDA-Vds.RX-Vt.DX-Vds.SX-Vp+Vt.LSM1+Vt.LSM2이다. 다른 값에 비하여 그 크기가 미약한 Vds.RX 및 Vds.SX값을 생략하고, 상기 두 전위값의 표현식을 살펴보면, Vt.DX값 만큼 떨어진 전위를 Vt.LSM1+Vt.LSM2값 만큼 높여주어 보상이 이루어짐을 알 수 있다. 따라서, 수광전압(Vp)이 충분이 큰 경우 또는 제조 공정상 편차에 따라 Vds.RX값, Vt.DX값 또는 Vds.SX값이 큰 경우에도, CDS 블록(20)내의 리셋 NMOS 커패시터(MCR), 수광 NMOS 커패시터(MCS)가 안정적인 축전용량을 확보하며, 리셋 소스 팔로워 모스트랜지스터(RS) 및 수광 소스 팔로워 모스트랜지스터(SS)가 선형적인 동작을 수행하는 것이 보장된다.
본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
본 발명에 따른 레벨 시프터를 구비한 이미지 센서는, 감광셀에서 생성한 감광 신호를 충분히 승압하여 CDS 블록으로 전달하므로, CDS 블록 내에 구비되는 NMOS 커패시터가 인버젼(inversion) 영역에서 동작하는 것을 보장할 수 있는 효과가 있다.
또한, 이는 상기 CDS 블록의 출력을 구동하는 소스 팔로워 모스트랜지스터가 공핍 영역에서 동작하는 것을 방지할 수 있는 효과도 있다.

Claims (9)

  1. 입사되는 빛의 강도를 전압값으로 변환하여 감광 신호를 생성하기 위한 감광셀;
    상기 감광셀의 수광시 감광 신호 및 리셋시 감광 신호의 차이를 픽셀 신호로서 생성하기 위한 CDS 블록;
    상기 감광 셀에서 생성된 상기 감광 신호의 전위를 모스트랜지스터의 소스-게이트간 문턱 전압 이상 상승시켜 상기 CDS 블록으로 전달하는 레벨 시프터
    를 포함하는 이미지 센서.
  2. 제1항에 있어서, 상기 레벨 시프터는,
    게이트가 상기 감광셀의 출력단에 연결되며, 드레인이 접지전압단에 연결되며, 소스가 상기 CDS 블록의 입력단에 연결되는 1개의 시프트 피모스트랜지스터를 구비하는 1단 레벨 시프터인 이미지 센서.
  3. 제1항에 있어서, 상기 레벨 시프터는,
    게이트가 상기 감광셀의 출력단에 연결되며, 드레인이 접지전압단에 연결되는 제1 시프트 피모스트랜지스터; 및
    게이트가 상기 제1 시프트 피모스트랜지스터의 소스에 연결되며, 드레인이 접지전압단에 연결되며, 소스가 상기 CDS 블록의 입력단에 연결되는 제2 시프트 피모스트랜지스터를 구비하는 2단 레벨 시프터인 이미지 센서.
  4. 제3항에 있어서, 상기 레벨 시프터는,
    상기 제1 시프트 피모스트랜지스터의 소스에 연결되어, 상기 제1 시프트 피모스트랜지스터에 구동용 정전류를 공급하는 제1 정전류원을 더 포함하는 이미지 센서.
  5. 제3항에 있어서, 상기 레벨 시프터는,
    상기 제2 시프트 피모스트랜지스터의 소스에 연결되어, 상기 제2 시프트 피모스트랜지스터에 구동용 정전류를 공급하는 제2 정전류원을 더 포함하는 이미지 센서.
  6. 제3항에 있어서, 상기 제1 시프트 피모스트랜지스터의 서브스트레이트단과 소스단이 연결된 이미지 센서.
  7. 제3항에 있어서, 상기 제2 시프트 피모스트랜지스터의 서브스트레이트단과 소스단이 연결된 이미지 센서.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 CDS 블록은,
    소스와 드레인이 접지전압단에 연결된 엔모스트랜지스터 커패시터로 구현되며, 상기 수광시 감광 신호를 저장하기 위한 수광 NMOS 커패시터; 및
    소스와 드레인이 접지전압단에 연결된 엔모스트랜지스터 커패시터로 구현되며, 상기 리셋시 감광 신호를 저장하기 위한 리셋 NMOS 커패시터를 포함하는 이미지 센서.
  9. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 CDS 블록은,
    상기 수광 커패시터의 전위를 구동시키기 위한 수광 소스-팔로워 모스트랜지스터; 및
    상기 리셋 커패시터의 전위를 구동시키기 위한 리셋 소스-팔로워 모스트랜지스터를 포함하는 이미지 센서.
KR1020040116327A 2004-12-30 2004-12-30 레벨 시프터를 구비한 이미지 센서 KR100648803B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040116327A KR100648803B1 (ko) 2004-12-30 2004-12-30 레벨 시프터를 구비한 이미지 센서

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040116327A KR100648803B1 (ko) 2004-12-30 2004-12-30 레벨 시프터를 구비한 이미지 센서

Publications (2)

Publication Number Publication Date
KR20060077463A KR20060077463A (ko) 2006-07-05
KR100648803B1 true KR100648803B1 (ko) 2006-11-23

Family

ID=37169541

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040116327A KR100648803B1 (ko) 2004-12-30 2004-12-30 레벨 시프터를 구비한 이미지 센서

Country Status (1)

Country Link
KR (1) KR100648803B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101557456B (zh) * 2008-04-10 2010-12-29 联咏科技股份有限公司 相关二重取样电路及互补金属氧化物半导体影像感测单元
US8743258B2 (en) 2010-11-29 2014-06-03 Samsung Electronics Co., Ltd. Correlated double sampling circuit, method thereof and devices having the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100229061B1 (ko) * 1989-10-18 1999-11-01 이데이 노부유끼 카메라 신호처리 회로
KR20020026043A (ko) * 2000-09-30 2002-04-06 박용 씨모스 이미지 센서

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100229061B1 (ko) * 1989-10-18 1999-11-01 이데이 노부유끼 카메라 신호처리 회로
KR20020026043A (ko) * 2000-09-30 2002-04-06 박용 씨모스 이미지 센서

Also Published As

Publication number Publication date
KR20060077463A (ko) 2006-07-05

Similar Documents

Publication Publication Date Title
KR100660193B1 (ko) 자기-보상 상관 이중 샘플링 회로
US7649561B2 (en) Physical quantity detecting device and imaging apparatus
US7394054B2 (en) Photoelectric converter and a method of driving the same
US8035713B2 (en) Driving circuit, driving method, solid imaging device, and electronic apparatus
US11323639B2 (en) Image sensor and operation method thereof
US8149311B2 (en) Complementary metal-oxide semiconductor (CMOS) image sensor
US11006062B2 (en) Pixel sensing circuit and driving method thereof, image sensor and electronic device
US6791613B2 (en) Signal processing apparatus
CN110875004A (zh) 像素电路
KR100691023B1 (ko) 능동 화소 센서 어레이
KR100775009B1 (ko) 상관 이중 샘플링 회로 및 이를 구비한 시모스 이미지 센서
US10447954B2 (en) Unit pixel apparatus and operation method thereof
KR100648803B1 (ko) 레벨 시프터를 구비한 이미지 센서
KR20050079095A (ko) Ｃｍｏｓ 이미지 센서의 클램프 회로
US11665445B2 (en) Image sensing device for cancelling a horizontal banding noise
US8520109B2 (en) Solid-state image pickup apparatus and image pickup system
US11240459B2 (en) IR pixel reconfigurable in DI or BDI mode
KR20170094832A (ko) 단위 픽셀 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서
US7030915B2 (en) Signal processing apparatus
KR100448986B1 (ko) 단일 트랜지스터형 이미지 셀
CN112188129B (zh) 像素电路
KR100889928B1 (ko) 씨모스 이미지 센서
KR100694463B1 (ko) 보정회로 및 이를 구비한 이미지 센서
KR20070060631A (ko) 시모스 이미지 센서
CN111556256A (zh) 具有全局快门的像素

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111028

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee