CN112188129B - 像素电路 - Google Patents

像素电路 Download PDF

Info

Publication number
CN112188129B
CN112188129B CN202010321180.9A CN202010321180A CN112188129B CN 112188129 B CN112188129 B CN 112188129B CN 202010321180 A CN202010321180 A CN 202010321180A CN 112188129 B CN112188129 B CN 112188129B
Authority
CN
China
Prior art keywords
signal
switch
terminal
buffer circuit
photodiode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010321180.9A
Other languages
English (en)
Other versions
CN112188129A (zh
Inventor
欧翰硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Himax Imaging Ltd
Original Assignee
Himax Imaging Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Himax Imaging Ltd filed Critical Himax Imaging Ltd
Publication of CN112188129A publication Critical patent/CN112188129A/zh
Application granted granted Critical
Publication of CN112188129B publication Critical patent/CN112188129B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提供一种像素电路，其中该像素电路包含光电二极管、缓冲电路、第一电容器、第一开关、第二开关以及第三开关。该光电二极管用于响应于入射光来累积电荷以产生光电二极管信号，而该缓冲电路用于输出至少一个读出信号，其中该缓冲电路的输入端子耦接至特定节点。该第一电容器耦接于该像素电路的控制电压端子以及该特定节点，该第一开关耦接于该光电二极管与该特定节点之间，该第二开关耦接于该缓冲电路的输入端子以及该缓冲电路的输出端子之间，而该第三开关耦接于该缓冲电路的输出端子以及该像素电路的读出端子之间。本发明的像素电路能增加输出信号的电压摆幅，从而改善像素电路的整体效能。

Description

像素电路
技术领域
本发明涉及电子电路，尤其涉及一种可应用于互补式金属氧化物半导体(Complementary Metal-Oxide-Semiconductor,CMOS)影像传感器的像素电路。
背景技术
在现有的相关技术中，源极跟随器(source follower)能用来输出像素电路的读出信号。该源极跟随器的输入信号与输出信号之间会有一电压差，使得这些读出信号的信号摆幅受到限制。另外，该源极跟随器中的晶体管的临界电压会因为基体效应(bodyeffect)而变动，从而增加了该源极跟随器之输入信号与输出信号之间的电压差，所以这些读出信号的信号摆幅(swing)又会更加被限缩。因此，需要一种新颖的像素电路的架构以解决上述问题。
发明内容
本发明的目的在于提供一种像素电路以解决相关技术的问题。
本发明至少一个实施例提供一种像素电路。该像素电路可包含光电二极管(photodiode)、缓冲电路、第一电容器、第一开关、第二开关以及第三开关。该光电二极管用于响应于入射光来累积电荷以产生光电二极管信号，而该缓冲电路用于输出至少一个读出信号，其中该缓冲电路的输入端子耦接至特定节点。该第一电容器耦接于该像素电路的控制电压端子以及该特定节点之间，该第一开关耦接于该光电二极管与该特定节点之间，该二开关耦接于该缓冲电路的该输入端子以及该缓冲电路的输出端子之间，以及该第三开关耦接于该缓冲电路的该输出端子以及该像素电路的读出端子之间。在该像素电路的操作中，该特定节点的电压电平在重设阶段的期间被设为重设电平，该光电二极管信号在该重设阶段以后的传送阶段的期间被传送至该特定节点，以及该缓冲电路将所述至少一个读出信号在该传送阶段后的读出阶段的期间输出至该读出端子。
本发明的像素电路能克服因为在现有技术中使用源极跟随器造成的电压摆幅限制，并且能解决由于基体效应(body effect)引发的问题。与现有技术相比较，本发明的像素电路能增加输出信号的电压摆幅，从而改善该像素电路的整体效能。
附图说明
图1为依据本发明一实施例的像素电路的示意图。
图2为依据本发明一实施例的图1所示的多个信号的示意图。
附图标记说明
10 像素电路
100 缓冲电路
SW1、SW2、SW3、SW4 开关
MA、MB 晶体管
PD 光电二极管
FD 节点
C1、C2 电容器
QR、TX、RST、SEL、
VC、VFD、VDS_MA、VOUT 信号
AVDD 参考电压端子
VB 偏置电压
210、220、230、242、244 阶段
CFD 寄生电容器
ΔVC 电压增量
ΔVOUT 信号差值
ΔVFD 电压减量
ΔQ 电荷
VGS_MA 电压电平
GND 接地电压电平
具体实施方式
图1为依据本发明一实施例的像素电路10的示意图。如图1所示，像素电路10可包含光电二极管(photodiode)PD、缓冲电路100、电容器C1、开关SW1、开关SW2以及开关SW3。光电二极管PD用于响应于入射光来累积电荷(例如电子)以产生光电二极管信号，而缓冲电路100用于输出至少一个读出信号，其中缓冲电路100的输入端子耦接至特定节点(例如浮动扩散(floating diffusion)节点)诸如节点FD，且在节点FD上的信号由信号VFD来表示。电容器C1耦接于像素电路10的控制电压端子(由信号VC来控制)以及节点FD之间，开关SW1耦接于光电二极管PD与节点FD之间，开关SW2耦接于缓冲电路100的输入端子以及缓冲电路100的输出端子之间，以及开关SW3耦接于缓冲电路100的输出端子以及像素电路10的读出端子之间，其中在该读出端子上的信号由信号VOUT来表示。在像素电路10的操作中，节点FD(例如信号VFD)的电压电平在重设阶段的期间被设为重设电平，该光电二极管信号在该重设阶段以后的传送阶段的期间被传送至节点FD，以及缓冲电路100将上述至少一个读出信号在该传送阶段后的读出阶段的期间输出至该读出端子。
如图1所示，开关SW1、开关SW2及开关SW3的至少一者(例如一或多者)包含至少一个晶体管。在本实施例中，开关SW1、开关SW2及开关SW3的每一者由晶体管来实施。尤其，开关SW1中的晶体管的栅极端子由信号TX来控制，开关SW2中的晶体管的栅极端子由信号RST来控制，而开关SW3中的晶体管的栅极端子由信号SEL来控制。
另外，像素电路10可另包含耦接于一参考电压端子AVDD与光电二极管PD之间的一开关SW4，其可用来重设光电二极管PD(例如将在前一次曝光的期间累积的电荷放掉(例如放电))，但本发明不限于此。与开关SW1、SW2及SW3类似，开关SW4可由一晶体管来实施，而开关SW4中的晶体管的栅极端子系由信号QR来控制。
在本实施例中，缓冲电路100可包含放大器电路以及电容器C2，其中该放大器电路耦接于缓冲电路100的输入端子以及缓冲电路100的输出端子之间，而电容器C2耦接于缓冲电路100的输入端子以及缓冲电路100的输出端子之间。尤其，该放大器电路可包含至少一个晶体管诸如晶体管MA，其中晶体管MA的源极端子、栅极端子以及漏极端子分别耦接至参考电压端子(例如接地电压端子)、缓冲电路100的输入端子以及缓冲电路100的输出端子。需注意的是，缓冲电路100的输出端子上的信号由信号VDS_MA来表示，其可等于晶体管MA的漏极端子与源极端子之间的电压差，但本发明不限于此。
在本实施例中，由晶体管MB实施的电流源(由偏置电压(bias voltage)VB控制)耦接至像素电路10(例如耦接至像素电路10的读出端子)。在上述重设阶段的期间，节点FD的电压电平是基于该电流源提供的偏置电流(bias current)被设为该重设电平。具体来说，该重设电平是关于在该偏置电流流过晶体管MA的情况下的晶体管MA的栅极端子与源极端子之间的电压差，但本发明不限于此。
为便于理解，请连同图1参考图2，其中图2为依据本发明一实施例的图1所示的信号QR、RST、TX、SEL、VC、VFD、VOUT及VDS_MA的示意图。需注意的是，图2所示之这些信号的电压电平只是为了说明之目的，并非对本发明的限制。例如，信号QR、RST、TX及SEL为逻辑信号，且信号QR、RST、TX及SEL的任一者的相对高电平以及相对低电平可分别表示逻辑高状态以及逻辑低状态，但本发明不限于此。另外，信号VFD及VDS_MA在某些特定时期的期间是处于浮动状态(floating status)，如图1所示之斜线区域，但本发明不限于此。
在阶段210的期间(其可称为光电二极管重设阶段)，信号QR为高(例如处在该逻辑高状态)，而信号RST、TX及SEL为低(例如处在该逻辑低状态)。开关SW4可被开启以将光电二极管PD设为参考电压端子AVDD的电压电平，而在信号QR转为低以后，光电二极管PD可开始响应于入射光来累积电荷(例如电子)以产生光电二极管信号。
在阶段220的期间(其可称为浮动扩散重设阶段)，信号RST及SEL为高，而信号QR及TX为低。开关SW2及SW3可被开启以将信号VFD设为电压电平VGS_MA(例如上述重设电平)。
在阶段230的期间(其可称为传送阶段)，信号TX为高，而信号QR、RST及SEL为低。开关SW1可被开启以将该光电二极管信号自光电二极管PD传送至节点FD。在本实施例中，该光电二极管信号可由在积分时间(integration time)(例如阶段210与230之间的时期)的期间累积的电荷ΔQ来表示。需注意的是，电荷ΔQ为电子，而信号VFD的电压电平可响应于电荷ΔQ被传送至节点FD而减少。为了提供足够的范围来用于信号VFD的电压电平的减少，在开关SW1被开启以开始将该光电二极管信号传送至该特定节点以前，该控制电压端子的电压电平(由信号VC控制)可自第一参考电平上拉至第二参考电平。如图2所示，信号VC的电压电平增加了电压增量ΔVC，因此信号VFD的电压电平可在电荷ΔQ开始被传送至节点FD以前增加对应的增量，其等于ΔVC*C1/(C1+C2+CFD)，其中符号CFD可代表在节点FD上的寄生电容器(未显示于图1)。因此，当电荷ΔQ被传送至节点FD时，信号VFD的电压电平可自高于电压电平VGS_MA的临时高电平开始以ΔVFD(其等于ΔVC*C1/(C1+C2+CFD))减少。需注意的是，当信号VFD被上拉该对应增量时，信号VDS_MA的电压电平会被下拉至低电压电平(例如该接地电压端子的电压电平，诸如接地电压电平，在图2中标示为“GND”以便于理解)，但本发明不限于此。
在读出阶段的期间(例如阶段242及244)，像素电路10(尤指其内的缓冲电路100)可开始输出上述至少一个读出信号，其中上述至少一个读出信号可包含对应于该光电二极管信号的光电二极管读出信号以及具有该重设电平(例如电压电平VGS_MA)的重设输出信号，并且该光电二极管读出信号以及该重设输出信号之间的差值可指出代表该光电二极管信号(例如电荷ΔQ)的整体读出信号。需注意的是，在缓冲电路100将上述至少一个读出信号(例如该光电二极管读出信号以及该重设读出信号)输出至像素电路10的读出端子以前，该控制电压端子的电压电平可自该第二电压电平下拉至该第一电压电平。请注意，如图2所示，施加于信号VC的电压增量ΔVC会在信号SEL转为高时被移除。也就是说，电压增量ΔVC(其与该光电二极管信号无关)并不会被读出至像素电路10的读出端子。
在阶段242的期间(其可称为该读出阶段中的第一时期)，信号SEL为高，而信号QR、RST及TX为低。开关SW3可被开启，而缓冲电路100可将对应于该光电二极管信号的该光电二极管读出信号输出。在阶段244的期间(其可称为该读出阶段中的第二时期)，信号RST及SEL为高，而信号QR及TX为低。开关SW2及SW3可被开启，而信号VOUT与VDS_MA可改变为该重设电平(例如电压电平VGS_MA)，所以缓冲电路100可将具有该重设电平的该重设读出信号输出。在本实施例中，该光电二极管信号(例如电荷ΔQ)可基于该光电二极管读出信号与该重设读出信号之间的差值(由ΔVOUT来表示)作计算，其中差值ΔVOUT等于ΔVFD*(C1+C2+CFD)/C2。
在某些实施例中，像素电路10可应用于全局式快门(global shutter)互补式金属氧化物半导体(Complementary Metal-Oxide-Semiconductor，简称为CMOS)影像传感器。在某些实施例中，像素电路10可应用于卷帘式快门(rolling shutter)CMOS影像传感器。针对不同的应用诸如全局式快门或是卷帘式快门，图2所示的时序可予以变化。以该全局式快门CMOS影像传感器为例，该全局式快门CMOS影像传感器中的多个像素电路(例如依据像素电路10来实施的多个像素电路)的阶段210、220及230可以全局的方式进行(例如同时进行)，而这些像素电路的阶段242及244可以滚动的方式进行(例如一行一行(row by row)进行)；以该卷帘式快门CMOS影像传感器为例，该卷帘式快门CMOS影像传感器中的多个像素电路(例如依据像素电路10来实施的多个像素电路)的阶段210、220、230、242及244均以滚动的方式进行(例如一行一行进行)；但本发明不限于此。
总结来说，本发明的像素电路利用切换式电容放大器(例如缓冲电路100)来输出该像素电路的读出信号。与现有技术相比较，本发明不会利用源极跟随器来进行读出操作，所以能避免该源极跟随器造成的缺点。另外，本发明的实施方式不会大幅地增加额外成本。因此，本发明能在没有副作用或带来副作用的可能性较小的情况下克服现有技术在信号摆幅上的限制，从而改善该像素电路的整体效能。
以上所述仅为本发明之较佳实施例，凡依本专利的权利要求书范围所做之等同变化与修饰，皆应属本发明之涵盖范围。

Claims (6)

1.一种像素电路，包含：光电二极管、缓冲电路、第一电容器、第一开关、第二开关以及第三开关；其中，
该光电二极管用来响应于入射光来累积电荷以产生光电二极管信号；
该缓冲电路用来输出至少一个读出信号，其中该缓冲电路的输入端子耦接至特定节点；
该第一电容器耦接于该像素电路的控制电压端子以及该特定节点之间；
该第一开关耦接于该光电二极管与该特定节点之间；
该第二开关耦接于该缓冲电路的该输入端子以及该缓冲电路的输出端子之间；以及
该第三开关耦接于该缓冲电路的该输出端子以及该像素电路的读出端子之间；
其中该特定节点的电压电平在重设阶段的期间被设为重设电平，该光电二极管信号在该重设阶段以后的传送阶段的期间被传送至该特定节点，以及该缓冲电路将所述至少一个读出信号在该传送阶段后的读出阶段的期间输出至该读出端子；
其中在该第一开关被开启以开始将该光电二极管信号传送至该特定节点以前，该控制电压端子的电压电平自第一参考电平上拉至第二参考电平；其中在该缓冲电路将所述至少一个读出信号输出至该读出端子以前，该控制电压端子的该电压电平自该第二参考电平下拉至该第一参考电平。
2.根据权利要求1所述的像素电路，其中该缓冲电路包含：
放大器电路，耦接于该缓冲电路的该输入端子以及该输出端子之间；以及
第二电容器，耦接于该缓冲电路的该输入端子以及该输出端子之间。
3.根据权利要求2所述的像素电路，其中该放大器电路包含至少一个晶体管，以及所述至少一个晶体管的栅极端子以及漏极端子分别耦接至该缓冲电路的该输入端子以及该输出端子。
4.根据权利要求1所述的像素电路，其中该第一开关、该第二开关以及该第三开关中之至少一者包含至少一个晶体管。
5.根据权利要求1所述的像素电路，其中在该重设阶段的期间，该特定节点基于耦接至该像素电路的电流源提供的偏置电流被设为该重设电平。
6.根据权利要求1所述的像素电路，其中所述至少一个读出信号包含对应于该光电二极管信号的光电二极管读出信号、以及具有该重设电平的重设读出信号，以及该缓冲电路在该读出阶段中的第一时期的期间输出该光电二极管读出信号并且在该读出阶段中的第二时期的期间输出该重设读出信号。
CN202010321180.9A 2019-07-03 2020-04-22 像素电路 Active CN112188129B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/503,435 2019-07-03
US16/503,435 US10771725B1 (en) 2019-07-03 2019-07-03 Pixel circuit

Publications (2)

Publication Number Publication Date
CN112188129A CN112188129A (zh) 2021-01-05
CN112188129B true CN112188129B (zh) 2022-05-24

Family

ID=72289893

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010321180.9A Active CN112188129B (zh) 2019-07-03 2020-04-22 像素电路

Country Status (3)

Country Link
US (1) US10771725B1 (zh)
CN (1) CN112188129B (zh)
TW (1) TWI711029B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1101748A (zh) * 1993-07-28 1995-04-19 三星电子株式会社 电平移动器及其适用的数据输出缓冲器
CN101044749A (zh) * 2004-08-25 2007-09-26 微米技术有限公司 用于将像素复位电压升压的像素
TW201041382A (en) * 2009-05-07 2010-11-16 Himax Imagimg Inc Image sensor and low noise pixel readout circuit with high conversion gain
US8324548B2 (en) * 2009-03-26 2012-12-04 Aptina Imaging Corporation Imaging devices and methods for charge transfer
CN104244505A (zh) * 2013-06-21 2014-12-24 美中全照光电股份有限公司 发光二极管的驱动电路
CN205142377U (zh) * 2014-11-26 2016-04-06 半导体元件工业有限责任公司 成像系统与图像传感器像素
TW201714289A (zh) * 2013-01-31 2017-04-16 蘋果公司 垂直堆疊式影像感測器
CN106788434A (zh) * 2016-12-19 2017-05-31 电子科技大学 一种源极跟随器缓冲电路
CN207820071U (zh) * 2017-01-04 2018-09-04 半导体元件工业有限责任公司 图像传感器和成像系统
CN207910897U (zh) * 2017-02-09 2018-09-25 半导体元件工业有限责任公司 图像传感器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7388183B2 (en) * 2002-08-23 2008-06-17 Micron Technology, Inc. Low dark current pixel with a guard drive active photodiode
US8072520B2 (en) 2004-08-30 2011-12-06 Micron Technology, Inc. Dual pinned diode pixel with shutter
US7446807B2 (en) * 2004-12-03 2008-11-04 Micron Technology, Inc. Imager pixel with capacitance for boosting reset voltage
US7608873B2 (en) * 2006-04-27 2009-10-27 Aptina Imaging Corporation Buried-gated photodiode device and method for configuring and operating same
US9609243B2 (en) * 2007-05-25 2017-03-28 Uti Limited Partnership Systems and methods for providing low-noise readout of an optical sensor
US8059173B2 (en) * 2008-09-26 2011-11-15 On Semiconductor Trading Ltd. Correlated double sampling pixel and method
EP2362640B1 (en) * 2010-02-15 2019-05-01 CSEM Centre Suisse d'Electronique et de Microtechnique SA - Recherche et Développement Compact low noise signal readout circuit and method for operating thereof
KR101898297B1 (ko) 2010-03-08 2018-09-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 구동 방법
US8455927B2 (en) * 2010-06-30 2013-06-04 Life Technologies Corporation One-transistor pixel array with cascoded column circuit
TWI419111B (zh) 2010-09-06 2013-12-11 Himax Imagimg Inc 感測裝置
US8610046B2 (en) * 2011-06-16 2013-12-17 Forza Silicon Corporation Image readout circuit with capacitor that is shared between sample and hold and buffer
US9185273B2 (en) * 2012-09-19 2015-11-10 Semiconductor Components Industries, Llc Imaging pixels with improved dynamic range
US9402039B2 (en) * 2014-01-10 2016-07-26 Omnivision Technologies, Inc. Dual conversion gain high dynamic range sensor
US9602750B2 (en) * 2014-11-25 2017-03-21 Semiconductor Components Industries, Llc Image sensor pixels having built-in variable gain feedback amplifier circuitry

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1101748A (zh) * 1993-07-28 1995-04-19 三星电子株式会社 电平移动器及其适用的数据输出缓冲器
CN101044749A (zh) * 2004-08-25 2007-09-26 微米技术有限公司 用于将像素复位电压升压的像素
US8324548B2 (en) * 2009-03-26 2012-12-04 Aptina Imaging Corporation Imaging devices and methods for charge transfer
TW201041382A (en) * 2009-05-07 2010-11-16 Himax Imagimg Inc Image sensor and low noise pixel readout circuit with high conversion gain
TW201714289A (zh) * 2013-01-31 2017-04-16 蘋果公司 垂直堆疊式影像感測器
CN104244505A (zh) * 2013-06-21 2014-12-24 美中全照光电股份有限公司 发光二极管的驱动电路
CN205142377U (zh) * 2014-11-26 2016-04-06 半导体元件工业有限责任公司 成像系统与图像传感器像素
CN106788434A (zh) * 2016-12-19 2017-05-31 电子科技大学 一种源极跟随器缓冲电路
CN207820071U (zh) * 2017-01-04 2018-09-04 半导体元件工业有限责任公司 图像传感器和成像系统
CN207910897U (zh) * 2017-02-09 2018-09-25 半导体元件工业有限责任公司 图像传感器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
高精度CMOS DEM-CCⅡ放大器;张雷等;《半导体技术》;20090803(第08期);全文 *

Also Published As

Publication number Publication date
TW202103136A (zh) 2021-01-16
TWI711029B (zh) 2020-11-21
US10771725B1 (en) 2020-09-08
CN112188129A (zh) 2021-01-05

Similar Documents

Publication Publication Date Title
CN108470742B (zh) Hdr图像传感器像素结构及成像系统
JP4937380B2 (ja) Ｃｍｏｓイメージセンサー
CN110121037B (zh) 具有双重转换增益读出的图像传感器
US10523889B2 (en) Image sensor, electronic apparatus, comparator, and drive method
CN108419033B (zh) 基于拐点的hdr图像传感器像素结构及成像系统
JP2008067107A (ja) 光電変換装置及び撮像装置
US11323639B2 (en) Image sensor and operation method thereof
CN110875004A (zh) 像素电路
US10044950B2 (en) Image pickup device
KR20110025376A (ko) 다중 플로팅 확산 영역을 갖는 단위 픽셀 및 이를 포함한 이미지 센서
US10447957B2 (en) Unit pixel and operating method thereof and CMOS image sensor using the same
US20190260955A1 (en) Pixel output level control device and cmos image sensor using the same
US8692918B2 (en) CMOS image sensor and driving method thereof
CN111225164B (zh) 图像传感器及成像系统
WO2015186533A1 (ja) イメージセンサ、電子機器、ａｄ変換装置、及び、駆動方法
EP3871407B1 (en) Ultra-high dynamic range cmos sensor
CN112188129B (zh) 像素电路
US11665445B2 (en) Image sensing device for cancelling a horizontal banding noise
CN112866590A (zh) 一种减小图像传感器时序电路误差值的方法
KR101178861B1 (ko) 이미지 센서
US11430821B2 (en) Image sensor with active clamp to suppress transfer gate feedthrough
CN111462668B (zh) 像素电路
KR100585005B1 (ko) 셋틀링 타임을 줄인 시디에스 회로
CN118057832A (zh) 具有包括低噪声比较器的数据转换器的图像传感器
CN116419077A (zh) 双转换增益的图像读取方法、成像装置和可读存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant