CN108470742B - Hdr图像传感器像素结构及成像系统 - Google Patents

Hdr图像传感器像素结构及成像系统 Download PDF

Info

Publication number
CN108470742B
CN108470742B CN201810241431.5A CN201810241431A CN108470742B CN 108470742 B CN108470742 B CN 108470742B CN 201810241431 A CN201810241431 A CN 201810241431A CN 108470742 B CN108470742 B CN 108470742B
Authority
CN
China
Prior art keywords
coupled
transistor
unit
floating diffusion
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810241431.5A
Other languages
English (en)
Other versions
CN108470742A (zh
Inventor
莫要武
徐辰
张正民
任冠京
高哲
谢晓
邵泽旭
马伟剑
石文杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SmartSens Technology Shanghai Co Ltd
Original Assignee
Siteway Shanghai Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siteway Shanghai Electronic Technology Co ltd filed Critical Siteway Shanghai Electronic Technology Co ltd
Priority to CN201810241431.5A priority Critical patent/CN108470742B/zh
Publication of CN108470742A publication Critical patent/CN108470742A/zh
Application granted granted Critical
Publication of CN108470742B publication Critical patent/CN108470742B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14679—Junction field effect transistor [JFET] imagers; static induction transistor [SIT] imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明公开了一种HDR图像传感器像素结构及成像系统，该像素结构的复位晶体管耦接至浮动扩散节点及第一电压源之间，其光电二极管通过传输单元耦接至浮动扩散节点；浮动扩散节点依次通过第一输出单元、信号存储单元、第二输出单元耦接至列输出线。由于传输单元可用于在光电二极管的曝光过程中提供平衡电流来控制满阱电荷，改变信号传输增益,从而使得本像素结构具有高动态范围特性。

Description

HDR图像传感器像素结构及成像系统
技术领域
本发明涉及图像传感器技术领域，尤其涉及一种HDR图像传感器像素结构及成像系统。
背景技术
近年来，CMOS图像传感器产业高速发展，图像传感器的芯片面积也越来越小，随着像素尺寸的减小，对图像传感器在大范围的光照条件(从低光条件变化到亮光条件)内执行的要求变得更难以实现。此性能能力通常称为具有高动态范围成像(HDR)。在常规图像捕获装置中，像素单元需要多次连续曝光以实现HDR。
发明内容
本发明的目的在于提供一种HDR图像传感器像素结构及成像系统，以实现高动态范围成像。
为了解决上述技术问题，本发明采用了如下的技术方案：
一种HDR图像传感器像素结构，包括：
光电二极管，用于累积光电效应产生的电荷以响应入射光；
复位晶体管,耦接于第一电压源和浮动扩散节点之间，用于根据复位控制信号重置浮动扩散节点的电压；
传输晶体管，耦接于所述光电二极管和浮动扩散节点之间，用于将所述光电二极管在曝光过程中累积的电荷转移至所述浮动扩散节点以及用于在光电二极管的曝光过程中提供平衡电流以控制满阱电荷，改变传输增益；
第一输出单元，耦接至浮动扩散节点，用于对所述浮动扩散节点的电压信号进行放大输出；
信号存储单元，耦接至所述第一输出单元，用于分别存储所述第一输出单元输出的浮动扩散节点的初始电压信号以及第二电压信号，其中所述第二电压信号为光电二极管累积的电荷转移到浮动扩散节点后的电压信号；
第二输出单元，对曝光结束后存储在所述信号存储单元的电压信号进行放大输出。
根据本发明的一个实施例，所述第一输出单元包括第一源极跟随晶体管，所述第一源极跟随晶体管的栅极耦接至所述浮动扩散节点，其漏极耦接至第二电压源，其源极作为输出端耦接至所述信号存储单元。
根据本发明的一个实施例，所述第一电压源及所述第二电压源为可变电压源。
根据本发明的一个实施例，所述信号存储单元包括:
第一存储单元,用于存储所述第一输出单元输出的浮动扩散节点的初始电压信号；
第二存储单元,用于存储所述第一输出单元输出的浮动扩散节点的第二电压信号，其中所述第二电压信号为光电二极管累积的电荷转移到浮动扩散节点的电压信号。
根据本发明的一个实施例，所述第一存储单元包括第一控制晶体管以及第一存储电容器，所述第二存储单元包括第二控制晶体管以及第二存储电容器；其中：
所述第二控制晶体管耦接在所述第一输出单元的输出端和所述第一控制晶体管之间，所述第二存储电容器的第一端子耦接到所述第二控制晶体管和所述第一控制晶体管的连接点；
所述第一控制晶体管耦接至所述第二控制晶体管的输出端和所述第二输出单元之间，所述第一存储电容器的第一端子耦接在所述第一控制晶体管和所述第二传输单元的连接点；
所述第二存储电容器的第二端子与所述第一存储电容器的第二端子共同连接地端或连接至指定电压值。
根据本发明的一个实施例，所述第一存储电容器为单独的电容器件或者为所述第一控制晶体管的寄生电容，所述第二存储电容器为单独的电容器件或者为所述第二控制晶体管的寄生电容。
根据本发明的一个实施例，所述第二输出单元包括第二源极跟随晶体管和行选择晶体管，所述第二源极跟随晶体管的栅极耦接至所述信号存储单元，其漏极耦接至第三电压源，其源极通过所述行选择晶体管耦接至列输出线。
根据本发明的一个实施例，还包括滚动曝光输出晶体管，耦接在第一输出单元与列输出线之间，用于在滚动曝光模式下输出浮动扩散节点的电压信号或者用于在全局曝光模式下输出拐点电压。
根据本发明的一个实施例，还包括双转换增益控制单元，耦接在所述复位晶体管与浮动扩散节点之间，用于实现增益控制和电荷存储。
根据本发明的一个实施例，所述双转换增益控制单元包括双转换增益控制晶体管以及双转换增益电容器，所述双转换增益控制晶体管耦接于所述复位晶体管与浮动扩散节点之间；所述双转换增益电容器的第一端子耦接在所述双转换增益晶体管与复位晶体管之间的节点，其第二端子连接地端或指定电平。
根据本发明的一个实施例，所述双转换增益电容器为单独的电容器件或者为所述复位晶体管与所述双转换增益控制晶体管的连接点对地的寄生电容。
一种成像系统，包括像素阵列，所述像素阵列按行和列排列，所述像素阵列中的每个像素包括：
光电二极管，用于累积光电效应产生的电荷以响应入射光；
复位晶体管,耦接于第一电压源和浮动扩散节点之间，用于根据复位控制信号重置浮动扩散节点的电压；
传输晶体管，耦接于所述光电二极管和浮动扩散节点之间，用于将所述光电二极管在曝光过程中累积的电荷转移至所述浮动扩散节点以及用于在光电二极管的曝光过程中提供平衡电流以控制满阱电荷，改变传输增益；
第一输出单元，耦接至浮动扩散节点，用于对所述浮动扩散节点的电压信号进行放大输出；
信号存储单元，耦接至所述第一输出单元，用于分别存储所述第一输出单元输出的浮动扩散节点的初始电压信号以及第二电压信号，其中所述第二电压信号为光电二极管累积的电荷转移到浮动扩散节点的电压信号；
第二输出单元，对曝光结束后存储在所述信号存储单元的电压信号进行放大输出。
根据本发明的一个实施例，该成像系统还包括逻辑控制单元、驱动单元、列A/D转换单元以及图像处理单元；其中：
所述逻辑控制单元用于控制整个系统的工作时序逻辑；
所述驱动单元的一端与所述逻辑控制单元连接，另一端与像素阵列耦接，用于驱动和控制像素阵列中的各控制信号线；
所述列A/D转换单元对应像素阵列中的每列像素，用于在所述逻辑控制单元的控制下实现列信号的模拟/数字转换；
所述图像处理单元用于在所述逻辑控制单元的控制下对所述列A/D转换单元输出的图像数字信号进行图像处理。
根据本发明的一个实施例，所述驱动单元包括：
行驱动单元，其一端与所述逻辑控制单元连接，另一端与像素阵列耦接，用于向像素阵列提供对应的行控制信号；
列驱动单元，其一端与所述逻辑控制单元连接，另一端与像素阵列耦接，用于向像素阵列提供对应的列控制信号。
根据本发明的一个实施例，所述第一输出单元包括第一源极跟随晶体管，所述第一源极跟随晶体管的栅极耦接至所述浮动扩散节点，其漏极耦接至第二电压源，其源极作为输出端耦接至所述信号存储单元。
根据本发明的一个实施例，所述第一电压源及所述第二电压源为可变电压源。
根据本发明的一个实施例，所述信号存储单元包括:
第一存储单元,用于存储所述第一输出单元输出的浮动扩散节点的初始电压信号；
第二存储单元,用于存储所述第一输出单元输出的浮动扩散节点的第二电压信号，其中所述第二电压信号为光电二极管累积的电荷转移到浮动扩散节点的电压信号。
根据本发明的一个实施例，所述第一存储单元包括第一控制晶体管以及第一存储电容器，所述第二存储单元包括第二控制晶体管以及第二存储电容器；其中：
所述第二控制晶体管耦接至所述第一输出单元的输出端和第一控制晶体管之间，所述第一存储电容器耦接在所述第二控制晶体管和所述第一控制晶体管的连接点；
所述第一控制晶体管耦接至所述第二控制晶体管输出端及所述第二输出单元之间，所述第一存储电容器的第一端子耦接在所述第一控制晶体管和所述第二输出单元的连接点；
所述第二存储电容器的第二端子与所述第一存储电容器的第二端子共同连接地端或连接至指定电压值。
根据本发明的一个实施例，所述第一存储电容器为单独的电容器件或者为所述第一控制晶体管的寄生电容，所述第二存储电容器为单独的电容器件或者为所述第二控制晶体管的寄生电容。
根据本发明的一个实施例，所述第二输出单元包括第二源极跟随晶体管和行选择晶体管，所述第二源极跟随晶体管的栅极耦接至所述信号存储单元，其漏极耦接至第三电压源，其源极通过所述行选择晶体管耦接至列输出线。
根据本发明的一个实施例，还包括滚动曝光输出晶体管，耦接在第一输出单元与列输出线之间，用于在滚动曝光模式下输出浮动扩散节点的电压信号或者用于在全局曝光模式下输出拐点电压。
根据本发明的一个实施例，还包括双转换增益控制单元，耦接在所述复位晶体管与浮动扩散节点之间，用于实现增益控制和电荷存储。
根据本发明的一个实施例，所述双转换增益控制单元包括双转换增益控制晶体管以及双转换增益电容器，所述双转换增益控制晶体管耦接于所述复位晶体管与浮动扩散节点之间；所述双转换增益电容器的第一端子耦接在所述双转换增益晶体管与复位晶体管之间的节点，其第二端子连接地端至指定电平。
根据本发明的一个实施例，所述双转换增益电容器为单独的电容器件或者为所述复位晶体管与所述双转换增益控制晶体管的连接点对地的寄生电容。
本发明由于采用以上技术方案，使之与现有技术相比，具有以下的优点和积极效果：
本发明提供的图像传感器像素结构利用传输晶体管在光电二极管的曝光过程中提供平衡电流以控制满阱电荷量，不仅可以防止光强过强产生的光晕(blooming)现象，而且满阱电荷的值会随着平衡电流和光强的变化而改变，从而使得本像素结构可实现高动态范围特性。
进一步地，本发明所提供的图像传感器像素电路，同时提供滚动曝光读取模式和全局曝光读取模式的结构。实现在全局曝光模式下采用从滚动曝光输出晶体管读出拐点电压的方式，能有效改善电路功耗及读取速度，进一步提高图像传感器像素电路的性能。
附图说明
图1为本发明一实施例提供的HDR图像传感器像素结构的结构示意图；
图2A为本发明图1中的像素结构在曝光期间的时序控制示意图；
图2B为在图2A所示的曝光时序控制下输出信号随光强的变化曲线；
图3为本发明图1中的像素结构工作在全局曝光模式下的时序图；
图4为本发明另一实施例提供的HDR图像传感器像素结构的结构示意图；
图5为本发明图4中的像素结构的一工作时序图；
图6为本发明又一实施例提供的HDR图像传感器像素结构的结构示意图；
图7为本发明图6中的像素结构的一工作时序图；
图8A-8C为本发明实施例提供的HDR图像传感器像素结构的其它结构形式；
图9为本发明实施例提供的成像系统的结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的HDR图像传感器像素结构及成像系统作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。在说明书及权利要求书中使用了某些词汇来指称特定的元件。本领域普通技术人员应可理解，制造商可能会用不同的名词来称呼同一个元件。本说明书及权利要求书并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及权利要求当中所提及的「包括」是一个开放式的用语，故应解释成「包括但不限定于」。此外，「耦接」或「连接」一词在这里包括任何直接及间接的电气或结构连接手段。因此，若文中描述一个第一装置耦接/连接一个第二装置，则代表所述第一装置可直接电气/结构连接所述第二装置，或通过其它装置或连接手段间接地电气/结构连接至所述第二装置。
本发明提供了一种HDR图像传感器像素结构，包括：
一种HDR图像传感器像素结构，包括：
光电二极管，用于累积光电效应产生的电荷以响应入射光；
复位晶体管,耦接于第一电压源和浮动扩散节点之间，用于根据复位控制信号重置浮动扩散节点的电压；
传输晶体管，耦接于所述光电二极管和浮动扩散节点之间，用于将所述光电二极管在曝光过程中累积的电荷转移至所述浮动扩散节点以及用于在光电二极管的曝光过程中提供平衡电流以控制满阱电荷，改变传输增益；
第一输出单元，耦接至浮动扩散节点，用于对所述浮动扩散节点的电压信号进行放大输出；
信号存储单元，耦接至所述第一输出单元，用于分别存储所述第一输出单元输出的浮动扩散节点的初始电压信号以及第二电压信号，其中所述第二电压信号为光电二极管累积的电荷转移到浮动扩散节点后的电压信号；
第二输出单元，对曝光结束后存储在所述信号存储单元的电压信号进行放大输出。
本发明提供的图像传感器像素结构利用传输晶体管在光电二极管的曝光过程中提供平衡电流以控制满阱电荷量，不仅可以防止光强过强产生的光晕(blooming)现象，而且满阱电荷的值会随着平衡电流和光强的变化而改变，从而使得本像素结构可实现高动态范围特性。
以下结合几个具体实施例对本发明的方案进行详细说明。
实施例1
请参阅图1，如图1所示，本发明实施例提供的HDR图像传感器像素结构包括光电二极管PD、复位晶体管RST、传输晶体管TX、第一输出单元、信号存储单元以及第二输出单元。其中，光电二极管PD用于累积光电效应产生的电荷以响应入射光，该光电二极管PD具有第一端子和第二端子，第一端子连接到接地端，第二端子通过传输晶体管TX耦接至浮动扩散节点FD,传输晶体管TX用于将光电二极管PD在曝光过程中累积的电荷转移至浮动扩散节点FD以及用于在光电二极管PD的曝光过程中提供平衡电流以控制满阱电荷，改变传输增益。
复位晶体管RST耦接于第一电压源Vrab和浮动扩散节点FD之间，用于根据复位控制信号rst重置浮动扩散节点FD的电压；其中，第一电压源Vrab为可变电压源。
第一输出单元耦接至浮动扩散节点FD，用于对浮动扩散节点FD的电压信号进行放大输出；具体地，在本实施例中，第一输出单元包括第一源极跟随晶体管SF，第一源极跟随晶体管SF的栅极耦接至浮动扩散节点FD，其漏极耦接至第二电压源Vrsf，其源极作为输出端耦接至信号存储单元。其中，第二电压源Vrsf为可变电压源。当然，本实施例仅示意性地给出第一输出单元的一个实现方式，本领域技术人员应该意识到，第一输出单元也可以采用其它不同增益的放大器件来代替源极跟随晶体管SF，例如可采用两级或多级放大器来替代本实施例中的源极跟随晶体管SF，这些变形方式也在本发明的保护范围之内。
信号存储单元耦接至第一输出单元，用于分别存储第一输出单元输出的浮动扩散节点FD的初始电压信号以及第二电压信号，其中第二电压信号为光电二极管PD累积的电荷转移到浮动扩散节点FD后的电压信号。具体地，在本实施例中，信号存储单元包括第一存储单元以及第二存储单元，分别用于存储所述第一输出单元输出的浮动扩散节点的初始电压信号与第二电压信号。作为进一步具体实施方式，第一存储单元例如包括第一控制晶体管GS_RST以及第一存储电容器Crst，第二存储单元例如包括第二控制晶体管GS_SIG以及第二存储电容器Csig；第二控制晶体管GS_SIG的源极耦接至第一输出单元的输出端，例如耦接至第一源极跟随晶体管SF的源极；第二控制晶体管GS_SIG的漏极耦接至第二存储电容器Csig的第一端子。第一控制晶体管GS_RST的源极耦接至第二控制晶体管GS_SIG的漏极，其漏极耦接至第一存储电容器Crst的第一端子，且第一控制晶体管GS_RST的漏极耦接至第二输出单元。第二存储电容器Csig的第二端子与第一存储电容器Crst的第二端子共同连接地端。
第二输出单元用于对曝光结束后存储在信号存储单元的电压信号进行放大输出；具体地，在本实施例中，第二输出单元包括第二源极跟随晶体管GSF以及行选择晶体管GSW，第二源极跟随晶体管GSF的栅极耦接至信号存储单元，例如耦接至第一控制晶体管GS_RST的漏极，其漏极耦接至第三电压源PIXVDD，其源极通过行选择晶体管GSW耦接至列输出线gs_pix。当然，本实施例仅示意性地给出第二输出单元的一种实现方式，也可以采用其它不同放大器件来代替第二源极跟随晶体管GSF，例如可采用两级或多级放大器来替代本实施例中的第二源极跟随晶体管GSF，这些变形方式也在本发明的保护范围之内。
在本实施例中，复位晶体管RST、传输晶体管TX、第一源极跟随晶体管SF、第一控制晶体管GS_RST、第二控制晶体管GS_SIG、第二源极跟随晶体管GSF以及行选择晶体管GSW均为NMOS，这是考虑到NMOS的载流子迁移速率快，从而使得开关的响应速度快，但是本领域技术人员应该意识到，本发明并不以此为限，其它类型的晶体管或开关也在本发明的保护范围之内。
其中，复位晶体管RST的栅极接收复位控制信号rst，传输晶体管TX的栅极接收控制信号tx，第一控制晶体管GS_RST的栅极接收控制信号gs_rst，第二控制晶体管GS_SIG的栅极接收控制信号gs_sig，行选择晶体管GSW的栅极接收行选择控制信号gs_sel。
本实施例提供的图像传感器像素结构利用拐点来实现HDR特性，具体地，利用传输晶体管在光电二极管的曝光过程中提供平衡电流以控制满阱电荷量，不仅可以防止光强过强产生的光晕(blooming)现象，而且满阱电荷的值会随着平衡电流和光强的变化而改变，从而使得本像素结构可实现高动态范围特性。以下对本实施例提供的像素结构的基于拐点的HDR原理进行详细说明：
假设在曝光期间控制信号tx的电压值为V1，其中V1的值大于零但略小于传输晶体管TX的阈值电压，当光电二极管PD积累的电荷逐渐增多，光电二极管PD端的电压降低至某一点电压，传输晶体管TX工作在亚阈值状态，产生流向光电二极管PD的亚阈电流。
当光电二极管PD的光电流等于亚阈电流时，且在光强不变的条件下，光电二极管PD上积累的电荷将保持不变，因而在光电二极管PD的曝光期间控制tx信号，不仅可以防止光强过强产生的光晕(blooming)现象，而且满阱电荷的值会随着平衡电流和光强的变化而改变，从而使得本像素结构可实现高动态范围特性。
具体地，在曝光过程中tx信号的时序控制例如可以如图2a所示，在图2a中，曝光期间定义为开始积分至结束积分的这段时间，在曝光(exposure)期间，将tx信号进行分段控制，例如分成三段控制，使得tx信号在曝光期间逐渐由相对高的电压TXVDD分成三段降低为相对低的电压NVDD，具体地，例如曝光开始前tx信号控制为相对高的电压TXVDD，在第一曝光时间t1内，tx信号控制为第一电压V1，在第二曝光时间t2内，tx信号控制为第二电压V2，第三曝光时间t3内，tx信号控制为相对低的电压NVDD；此外，在整个曝光期间控制rst信号为高电平，使得复位晶体管RST导通，将浮动扩散节点FD的电位拉为第一电压源Vrab的电压，也即将传输晶体管TX的漏极电压拉为第一电压源Vrab的电压，并且在整个曝光期间内控制第一电压源Vrab为相对高的电压。假设总曝光时间为固定值，通过如图2a的这种曝光控制得到的输出信号随光强的变化曲线如图2b所示，其中虚线曲线代表理想条件下无工艺波动得到的曲线，其中实线曲线像素1、像素2、像素3表示由于工艺波动，输出曲线在拐点处的位置会有所不同。当然，应该意识到，图2a的控制方式仅是示例，对tx信号的控制不限于三段，还可以采用其它段数，并且每段的控制时间没有固定限制。
本发明提供的HDR图像传感器像素结构可以工作在全局曝光模式，以下对本发明提供的像素结构在全局曝光模式下的工作原理进行详细介绍。
在该模式下，像素阵列同时曝光，逐行读取，其时序控制如图3所示，具体工作过程为：
1)初始化
将rst、tx、gs_sig、gs_rst置为高电位，对应晶体管RST、TX、GS_SIG、GS_RST及GTX导通，将第二电压源Vrsf置为低电压Vlo，将浮动扩散节点FD、光电二极管PD初始化至Vrab电压，同时第一存储电容器Crst与第二存储电容器Csig被充电至Vlo。
2)全局曝光
将rst、tx、gs_sig、gs_rst置为低电位，对应晶体管RST、TX、GS_SIG、GS_RST及GTX关闭，将第二电压源Vrsf置为高电压Vhi，分2段对tx电压进行控制，如图3所示，光电二极管PD开始曝光积累电荷；
曝光结束时，将RST关断，GS_SIG和GS_RST导通，第二电压源Vrsf置为中间电压Vmid；保存浮动扩散节点FD的初始电压信号至第一存储电容器Crst并关断GS_RST；
导通传输晶体管TX，将第二电压源Vrsf置为高电压Vhi，将光电二极管PD累积得电子转移至浮动扩散节点FD；
关断传输晶体管TX，将第二电压源Vrsf置为低电压Vlo，将此时浮动扩散节点FD的电压信号保存至第二存储电容器Csig；完成曝光过程。
3)信号读取及拐点电压重置
信号读取：
将gs_sel置高电平，选通读取行输出，读取第一存储电容器Crst保存的电压信号Vrst；
将gs_rst置为高电位，第一控制晶体管GS_RST导通，读取此时的输出信号Vs，其中，Vs＝Vrst+Vsig/2，由Vrst和Vs可以计算出此时信号电压Vsig。
拐点电压重置：
将rst、tx置为高电位，对应晶体管RST、TX导通，将第一电压源Vrab置为高电压，初始化光电二极管PD及浮动扩散节点FD；
将tx调整为V2,将第一电压源Vrab置为低电压，光电二极管PD的端电荷稳定时的电荷量便是拐点电压时的阱电荷量；将tx控制电压调整为NVDD，关断传输晶体管TX。
4)拐点电压读取
将第一电压源Vrab及第二电压源Vrsf置为高电压，将rst、gs_sig、gs_rst置为高电位，对应晶体管RST、GS_SIG、GS_RST导通，初始化光电二极管PD、浮动扩散节点FD、第一存储电容器Crst与第二存储电容器Csig；
将rst置为低电位，关断复位晶体管RST，将第二电压源Vrsf置为中间电压Vmid，读取此时初始信号Vk0；
将第一电压源Vrab置为低电压Vl0，将tx置为高电位，传输晶体管TX导通，将光电二极管PD端的电荷转移至浮动扩散节点FD；
将tx置为低电位，传输晶体管TX关断，读取此时的输出信号电压Vk1，其中拐点电压Vk＝Vk1-Vk0；
可以通过Vk对步骤3)中读取的信号电压进行矫正，实现拐点矫正，其中具体的矫正方式采用现有的方式即可，本发明对此不再进行详细介绍。
另外，需要说明的是，本发明中的信号存储单元的实现形式并不以图1所示的为限，任何能够实现对浮动扩散节点FD的初始电压信号和第二电压信号进行分别存储及读取的结构形式均在本发明的保护范围之内。
实施例2
请参考图4，如图4所示，本实施例在实施例1的基础上在第一输出单元的输出端(记为PIXO)与列输出线gs_pix之间，例如第一源极跟随晶体管SF的源极与列输出线gs_pix之间耦接一滚动曝光输出晶体管RSW。这是因为对于实施例1提出的电路结构，由于电路工作在电荷域，整体功耗较低，但是在拐点电压的读取过程中需要对第一存储电容器Crst与第二存储电容器Csig进行充、放电，充放电的过程不仅需要消耗大量的功耗，而且需要更长的建立时间，影响整体读取速度。本实施例通过在第一输出单元的输出端与列输出线gs_pix之间增加滚动曝光输出晶体管RSW用于拐点电位的读取，可以消除上述不足。
其中，曝光输出控制晶体管RSW例如可采用NMOS，其栅极接收控制信号rs_sel。
本实施例的其它方面与实施例1相同，在此不再赘述。
本实施例提供的HDR图像传感器像素结构同样可以工作在全局曝光模式，其基于拐点的HDR及拐点读取的时序控制如图5所示，不同之处在于拐点电压的输出路径不同，本实施例中，晶体管GS_SIG、GS_RST保持关断，RSW晶体管导通，输出信号至gs_pix。
并且，在增加滚动曝光输出晶体管RSW后，本实施例提供的像素结构可实现滚动曝光应用，在该模式下，像素阵列逐行曝光并读取。具体地，通过复位晶体管RST、传输晶体管TX、光电二极管PD、第一源极跟随晶体管SF及滚动曝光输出晶体管RSW的组合来实现滚动曝光应用。
实施例3
请参考图6，如图6所示，本实施例在实施例2的基础上进一步增加双转换增益控制单元，其耦接在复位晶体管RST与浮动扩散节点FD之间，用于实现增益控制和电荷存储。作为具体的实施方式，双转换增益控制单元包括双转换增益控制晶体管DCG以及双转换增益电容器Cdcg，双转换增益控制晶体管DCG耦接于复位晶体管RST与浮动扩散节点FD之间；双转换增益电容器Cdcg的第一端子耦接在双转换增益晶体管DCG与复位晶体管RST之间的节点，其第二端子连接至指定电平。其中，双转换增益晶体管DCG例如可以为NMOS，其栅极接收控制信号dcg。
在本实施例中，双转换增益电容器Cdcg为单独的电容器。
除此之外，本实施例的其它方面与实施例2相同，在此不再赘述。
本实施例通过增加双转换增益控制单元，从而可在基于拐点的高动态范围技术上实现更高的动态范围，并且也能实现滚动曝光应用。其中，滚动曝光应用的高动态范围的控制时序如图7所示，其具体工作过程如下：
1.初始化电路及光电二极管PD
将rst、tx、dcg置为高电位，对应晶体管RST、TX、DCG导通，将双转换增益电容器Cdcg、浮动扩散节点FD和光电二极管PD的端电位置位为Vrab。
2.曝光
传输晶体管TX的栅端电压控制如时序图7中所示。
3.读取过程
1)将gs_sel置为高电位，行选择晶体RSW导通，将rst置为低电位，关断复位晶体管RST，读取低转换增益LCG时的初始信号Vlcg0；
4)将rst置为高电位，复位晶体管RST导通，再次复位双转换增益电容器Cdcg和浮动扩散节点FD；
5)将dcg置为高低电位，关断双转换增益晶体管DCG,读取高转换增益HCG时初始信号Vhcg0；
6)将tx置为高电位，传输晶体管TX导通,使得光电二极管PD积累的电子转移至浮动扩散点FD；
7)读取高转换增益HCG时的信号Vhcg1；
8)将dcg、tx置为高电位，双转换增益晶体管DCG和传输晶体管TX导通,使得光电二极管PD积累的电子在浮动扩散点FD和转换增益控制电容Cdcg中重新分配；
9)读取低转换增益LCG时的信号电压Vlcg1；
10)拐点电压复位，如时序中所示。
拐点读取：
11)初始化浮动扩散点FD，将rst、dcg置为高电位，对应晶体管RST、DCG导通，将双转换增益电容器Cdcg、浮动扩散节点FD的电位置位为Vrab；
12)将rst置为低电位，关断复位晶体管RST，读取低转换增益LCG时的初始信号Vklcg0；
13)将rst置为高电位，复位晶体管RST导通，再次复位双转换增益电容器Cdcg和浮动扩散点FD；
14)将dcg置为低电位，关断双转换增益晶体管DCG,读取高转换增益HCG时初始信号Vkhcg0；
15)将tx置为高电位，传输晶体管TX导通,使得光电二极管PD积累的电子转移至浮动扩散点FD；
16)读取高转换增益HCG时的信号Vkhcg1；
17)将tx、dcg置为高电位，双转换增益晶体管DCG和传输晶体管TX导通,使得光电二极管PD积累的电子在浮动扩散点FD和双转换增益电容器Cdcg中重新分配；
18)读取低转换增益LCG时的信号电压Vklcg1。
对读取的信号进行相关运算可得：
Vhcg＝Vhcg1-Vhcg0,Vlcg＝Vlcg1-Vlcg0,
Vkhcg＝Vkhcg1-Vkhcg0,Vklcg＝Vklcg1-Vklcg0,
分别用Vkhcg和Vklcg矫正Vhcg和Vlcg，获得校正后的Vhcg’和Vlcg’可以合成高动态范围(HDR)的图像。上述相关运算和校正过程采用现有技术即可实现，本发明不再进行赘述。
需要说明的是，对于上述实施例1-3，第一存储电容器Crst、第二存储电容器Csig、双转换增益电容器Cdcg均为单独的电容器件，并且其实现形式多样化，其形式例如可以为MIM电容器、MOM电容器、MOS电容器、Poly电容器等，此外，其也可以为寄生电容。如图8A与8B所示的即第一存储电容器Crst与第二存储电容器Csig为MOS电容器的情形，图8C所示的为第一存储电容器Crst与第二存储电容器Csig为MOS电容器，而双转换增益电容器Cdcg为复位晶体管RST与双转换增益控制晶体管DCG的连接点对地的寄生电容。应该意识到，第一存储电容器Crst、第二存储电容器Csig、双转换增益电容器Cdcg的具体实现形式并不作为本发明的限制。
实施例4
请参阅图9，如图9所示，本实施例提供一种成像系统100，包括像素阵列110，所述像素阵列110按行和列排列，所述像素阵列110中的每个像素的结构可为实施例1至实施例3中的任一种像素结构，像素结构的具体情况请参考上述实施例1至实施例3，在此不再赘述。
除此之外，作为示意性的实施例，该成像系统还包括逻辑控制单元120、驱动单元、列A/D转换单元150以及图像处理单元160；其中：
所述逻辑控制单元120用于控制整个系统的工作时序逻辑；
所述驱动单元的一端与所述逻辑控制单元120连接，另一端与像素阵列110耦接，用于驱动和控制像素阵列110中的各控制信号线；具体地，驱动单元包括行驱动单元130以及列驱动单元140，行驱动单元130的一端与所述逻辑控制单元120连接，另一端与像素阵列110耦接，用于向像素阵列110提供对应的行控制信号；列驱动单元140的一端与所述逻辑控制单元120连接，另一端与像素阵列110耦接，用于向像素阵列110提供对应的列控制信号；
所述列A/D转换单元150对应像素阵列110中的每列像素，用于在所述逻辑控制单元120的控制下实现列信号的模拟/数字转换；
所述图像处理单元160用于在所述逻辑控制单元120的控制下对所述列A/D转换单元150输出的图像数字信号进行图像处理。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (22)

1.一种HDR图像传感器像素结构，其特征在于，包括：
光电二极管，用于累积光电效应产生的电荷以响应入射光；
复位晶体管,耦接于第一电压源和浮动扩散节点之间，用于根据复位控制信号重置浮动扩散节点的电压；
传输晶体管，耦接于所述光电二极管和浮动扩散节点之间，用于将所述光电二极管在曝光过程中累积的电荷转移至所述浮动扩散节点以及用于在光电二极管的曝光过程中提供平衡电流以控制满阱电荷，改变传输增益；
第一输出单元，耦接至浮动扩散节点，用于对所述浮动扩散节点的电压信号进行放大输出；
信号存储单元，耦接至所述第一输出单元，所述信号存储单元包括第一存储单元和第二存储单元，所述第一存储单元用于存储所述第一输出单元输出的浮动扩散节点的初始电压信号；所述第二存储单元用于存储所述第一输出单元输出的浮动扩散节点的第二电压信号，其中所述第二电压信号为光电二极管累积的电荷转移到浮动扩散节点后的电压信号；
第二输出单元，对曝光结束后存储在所述信号存储单元的电压信号进行放大输出。
2.如权利要求1所述的HDR图像传感器像素结构，其特征在于，所述第一输出单元包括第一源极跟随晶体管，所述第一源极跟随晶体管的栅极耦接至所述浮动扩散节点，其漏极耦接至第二电压源，其源极作为输出端耦接至所述信号存储单元。
3.如权利要求1所述的HDR图像传感器像素结构，其特征在于，所述第一电压源及所述第二电压源为可变电压源。
4.如权利要求1所述的HDR图像传感器像素结构，其特征在于，所述第一存储单元包括第一控制晶体管以及第一存储电容器，所述第二存储单元包括第二控制晶体管以及第二存储电容器；其中：
所述第二控制晶体管耦接在所述第一输出单元的输出端和第一控制晶体管之间，所述第二存储电容器的第一端子耦接至所述第一控制晶体管和所述第二控制晶体管的连接点；
所述第一控制晶体管耦接至所述第二控制晶体管的输出端及第二输出单元之间，所述第一存储电容器的第一端子耦接至所述第一控制晶体管和所述第二输出单元的连接点；
所述第二存储电容器的第二端子与所述第一存储电容器的第二端子共同连接地端或连接至指定电压值。
5.如权利要求4所述的HDR图像传感器像素结构，其特征在于，所述第一存储电容器为单独的电容器件或者为所述第一控制晶体管的寄生电容，所述第二存储电容器为单独的电容器件或者为所述第二控制晶体管的寄生电容。
6.如权利要求1所述的HDR图像传感器像素结构，其特征在于，所述第二输出单元包括第二源极跟随晶体管以及行选择晶体管，所述第二源极跟随晶体管的栅极耦接至所述信号存储单元，其漏极耦接至第三电压源，其源极通过所述行选择晶体管耦接至列输出线。
7.如权利要求1所述的HDR图像传感器像素结构，其特征在于，还包括滚动曝光输出晶体管，耦接在第一输出单元与列输出线之间，用于在滚动曝光模式下输出浮动扩散节点的电压信号或者用于在全局曝光模式下输出拐点电压。
8.如权利要求1或7所述的HDR图像传感器像素结构，其特征在于，还包括双转换增益控制单元，耦接在所述复位晶体管与浮动扩散节点之间，用于实现增益控制和电荷存储。
9.如权利要求8所述的HDR图像传感器像素结构，其特征在于，所述双转换增益控制单元包括双转换增益控制晶体管以及双转换增益电容器，所述双转换增益控制晶体管耦接于所述复位晶体管与浮动扩散节点之间；所述双转换增益电容器的第一端子耦接在所述双转换增益晶体管与复位晶体管之间的节点，其第二端子连接地端或指定电平。
10.如权利要求9所述的HDR图像传感器像素结构，其特征在于，所述双转换增益电容器为单独的电容器件或者为所述复位晶体管与所述双转换增益控制晶体管的连接点对地的寄生电容。
11.一种成像系统，其特征在于，包括像素阵列，所述像素阵列按行和列排列，所述像素阵列中的每个像素包括：
光电二极管，用于累积光电效应产生的电荷以响应入射光；
复位晶体管,耦接于第一电压源和浮动扩散节点之间，用于根据复位控制信号重置浮动扩散节点的电压；
传输晶体管，耦接于所述光电二极管和浮动扩散节点之间，用于将所述光电二极管在曝光过程中累积的电荷转移至所述浮动扩散节点以及用于在光电二极管的曝光过程中提供平衡电流以控制满阱电荷，改变传输增益；
第一输出单元，耦接至浮动扩散节点，用于对所述浮动扩散节点的电压信号进行放大输出；
信号存储单元，耦接至所述第一输出单元，所述信号存储单元包括第一存储单元和第二存储单元，所述第一存储单元用于存储所述第一输出单元输出的浮动扩散节点的初始电压信号；所述第二存储单元用于存储所述第一输出单元输出的浮动扩散节点的第二电压信号，其中所述第二电压信号为光电二极管累积的电荷转移到浮动扩散节点后的电压信号；
第二输出单元，对曝光结束后存储在所述信号存储单元的电压信号进行放大输出。
12.如权利要求11所述的成像系统，其特征在于，还包括逻辑控制单元、驱动单元、列A/D转换单元以及图像处理单元；其中：
所述逻辑控制单元用于控制整个系统的工作时序逻辑；
所述驱动单元的一端与所述逻辑控制单元连接，另一端与像素阵列耦接，用于驱动和控制像素阵列中的各控制信号线；
所述列A/D转换单元对应像素阵列中的每列像素，用于在所述逻辑控制单元的控制下实现列信号的模拟/数字转换；
所述图像处理单元用于在所述逻辑控制单元的控制下对所述列A/D转换单元输出的图像数字信号进行图像处理。
13.如权利要求12所述的成像系统，其特征在于，所述驱动单元包括：
行驱动单元，其一端与所述逻辑控制单元连接，另一端与像素阵列耦接，用于向像素阵列提供对应的行控制信号；
列驱动单元，其一端与所述逻辑控制单元连接，另一端与像素阵列耦接，用于向像素阵列提供对应的列控制信号。
14.如权利要求11所述的成像系统，其特征在于，所述第一输出单元包括第一源极跟随晶体管，所述第一源极跟随晶体管的栅极耦接至所述浮动扩散节点，其漏极耦接至第二电压源，其源极作为输出端耦接至所述信号存储单元。
15.如权利要求11所述的成像系统，其特征在于，所述第一电压源及所述第二电压源为可变电压源。
16.如权利要求11所述的成像系统，其特征在于，所述第一存储单元包括第一控制晶体管以及第一存储电容器，所述第二存储单元包括第二控制晶体管以及第二存储电容器；其中：
所述第二控制晶体管耦接在所述第一输出单元的输出端和第一控制晶体管之间，所述第二存储电容器的第一端子耦接至所述第二控制晶体管和所述第一控制晶体管的连接点；
所述第一控制晶体管耦接在所述第二控制晶体管的输出端及所述第二输出单元之间，所述第一存储电容器的第一端子耦接至所述第一控制晶体管和所述第二输出单元的连接点；
所述第二存储电容器的第二端子与所述第一存储电容器的第二端子共同连接地端或连接至指定电压值。
17.如权利要求16所述的成像系统，其特征在于，所述第一存储电容器为单独的电容器件或者为所述第一控制晶体管的寄生电容，所述第二存储电容器为单独的电容器件或者为所述第二控制晶体管的寄生电容。
18.如权利要求11所述的成像系统，其特征在于，所述第二输出单元包括第二源极跟随晶体管以及行选择晶体管，所述第二源极跟随晶体管的栅极耦接至所述信号存储单元，其漏极耦接至第三电压源，其源极通过所述行选择晶体管耦接至列输出线。
19.如权利要求11所述的成像系统，其特征在于，还包括滚动曝光输出晶体管，耦接在第一输出单元与列输出线之间，用于在滚动曝光模式下输出浮动扩散节点的电压信号或者用于在全局曝光模式下输出拐点电压。
20.如权利要求11或19所述的成像系统，其特征在于，还包括双转换增益控制单元，耦接在所述复位晶体管与浮动扩散节点之间，用于实现增益控制和电荷存储。
21.如权利要求20所述的成像系统，其特征在于，所述双转换增益控制单元包括双转换增益控制晶体管以及双转换增益电容器，所述双转换增益控制晶体管耦接于所述复位晶体管与浮动扩散节点之间；所述双转换增益电容器的第一端子耦接在所述双转换增益晶体管与复位晶体管之间的节点，其第二端子连接至地端或指定电平。
22.如权利要求21所述的成像系统，其特征在于，所述双转换增益电容器为单独的电容器件或者为所述复位晶体管与所述双转换增益控制晶体管的连接点对地的寄生电容。
CN201810241431.5A 2018-03-22 2018-03-22 Hdr图像传感器像素结构及成像系统 Active CN108470742B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810241431.5A CN108470742B (zh) 2018-03-22 2018-03-22 Hdr图像传感器像素结构及成像系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810241431.5A CN108470742B (zh) 2018-03-22 2018-03-22 Hdr图像传感器像素结构及成像系统

Publications (2)

Publication Number Publication Date
CN108470742A CN108470742A (zh) 2018-08-31
CN108470742B true CN108470742B (zh) 2020-10-02

Family

ID=63265646

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810241431.5A Active CN108470742B (zh) 2018-03-22 2018-03-22 Hdr图像传感器像素结构及成像系统

Country Status (1)

Country Link
CN (1) CN108470742B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10418407B2 (en) 2015-11-06 2019-09-17 Artilux, Inc. High-speed light sensing apparatus III
US11448830B2 (en) 2018-12-12 2022-09-20 Artilux, Inc. Photo-detecting apparatus with multi-reset mechanism
TWI845706B (zh) 2019-06-19 2024-06-21 美商光程研創股份有限公司 光偵測裝置以及電流再利用方法
CN110534534B (zh) * 2019-07-19 2021-08-10 思特威(上海)电子科技股份有限公司 具有不规则设计结构双转换增益晶体管的图像传感器
CN112399109A (zh) * 2019-08-15 2021-02-23 天津大学青岛海洋技术研究院 一种可变转换增益低噪声像素结构
CN111447384B (zh) * 2020-03-17 2022-09-02 深圳市南北微电子技术有限公司 高动态范围全局快门像素结构及其信号采样读取方法
WO2021227022A1 (zh) * 2020-05-15 2021-11-18 深圳市大疆创新科技有限公司 一种成像方法、成像装置、可移动平台和电子设备
CN111866414B (zh) * 2020-07-15 2021-08-20 大连理工大学 高动态图像传感器像素结构及时序控制方法
CN112004037B (zh) * 2020-09-03 2022-06-24 锐芯微电子股份有限公司 图像传感器像素结构
CN112004038B (zh) * 2020-09-03 2022-08-12 锐芯微电子股份有限公司 图像传感器像素结构
WO2023010335A1 (zh) * 2021-08-04 2023-02-09 迪克创新科技有限公司 像素单元、像素阵列及相关本地控制单元、图像传感器及电子装置
CN114363542B (zh) * 2021-12-24 2023-11-24 合肥维信诺科技有限公司 感光电路结构和光学器件
CN114302078B (zh) * 2021-12-28 2023-04-07 锐芯微电子股份有限公司 像素结构控制方法及设备、计算机可读存储介质
CN114363537B (zh) * 2022-01-12 2024-04-26 锐芯微电子股份有限公司 像素结构和阵列、电路和方法、图像传感器、存储介质
WO2024094611A1 (en) * 2022-11-03 2024-05-10 Ams Sensors Belgium Bvba Pixel arrangement and method for operating a pixel arrangement
CN116226031A (zh) * 2023-02-21 2023-06-06 安徽医科大学 一种基于感存算一体化的芯片系统

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7075049B2 (en) * 2003-06-11 2006-07-11 Micron Technology, Inc. Dual conversion gain imagers
US20070035649A1 (en) * 2005-08-10 2007-02-15 Micron Technology, Inc. Image pixel reset through dual conversion gain gate
CN104243860B (zh) * 2014-09-29 2017-09-26 中国电子科技集团公司第四十四研究所 能提高输出信号电压幅度的全局快门像素结构及控制方法
CN105681690B (zh) * 2016-03-10 2018-05-25 长春长光辰芯光电技术有限公司 双转移栅高动态范围图像传感器像素的全局快门控制方法

Also Published As

Publication number Publication date
CN108470742A (zh) 2018-08-31

Similar Documents

Publication Publication Date Title
CN108470742B (zh) Hdr图像传感器像素结构及成像系统
CN108419033B (zh) 基于拐点的hdr图像传感器像素结构及成像系统
EP3306914B1 (en) Solid-state imaging device, method of driving solid-state imaging device, imaging system, and movable object
CN108419030B (zh) 具有led闪烁衰减的hdr图像传感器像素结构及成像系统
US10313613B2 (en) High dynamic range image sensors with flicker and fixed pattern noise mitigation
US8426796B2 (en) Image sensor having supplemental capacitive coupling node
JP4937380B2 (ja) Ｃｍｏｓイメージセンサー
CN108419032B (zh) 支持多种曝光模式的hdr图像传感器像素结构及成像系统
US8077237B2 (en) Method and apparatus for controlling dual conversion gain signal in imaging devices
KR100763442B1 (ko) 듀얼 변환 이득 이미저
EP1657911A2 (en) Image sensor and pixel that has switchable capacitance at the floating node
US8217328B2 (en) Low noise pixel readout circuit with high conversion gain
US8072524B2 (en) Solid-state image-sensing device
CN108322677B (zh) 支持多种曝光模式的hdr图像传感器像素结构及成像系统
KR101619480B1 (ko) 다중 플로팅 확산 영역을 갖는 단위 픽셀 및 이를 포함한 이미지 센서
WO2017141847A1 (ja) 固体撮像装置および撮像装置
CN108600662B (zh) 图像传感器像素电路及成像系统
JP2000004399A (ja) 固体撮像装置とその駆動方法
US6734907B1 (en) Solid-state image pickup device with integration and amplification
CN108282621B (zh) 降低led光源闪烁影响的图像传感器像素结构及成像系统
US6730897B2 (en) Linearity and dynamic range for complementary metal oxide semiconductor active pixel image sensors
KR100660905B1 (ko) Ｃｍｏｓ 이미지 센서
TW202025713A (zh) 固態攝像裝置及電子機器
US20240147063A1 (en) Image sensor supporting af function and method of operating the same
KR101867344B1 (ko) 픽셀의 구동방법 및 이를 이용하는 cmos 이미지센서

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Room 612, 6th floor, No. 111 Building, Xiangke Road, China (Shanghai) Free Trade Pilot Area, Pudong New Area, Shanghai, 201203

Applicant after: STEVE (SHANGHAI) ELECTRONIC TECHNOLOGY CO., LTD

Address before: Room 612, 6th floor, No. 111 Building, Xiangke Road, China (Shanghai) Free Trade Pilot Area, Pudong New Area, Shanghai, 201203

Applicant before: Shanghai Ye Core Electronic Technology Co. Ltd.

GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Room 612, 6th floor, No. 111 Building, Xiangke Road, China (Shanghai) Free Trade Pilot Area, Pudong New Area, Shanghai, 201203

Patentee after: Starway (Shanghai) Electronic Technology Co.,Ltd.

Address before: Room 612, 6th floor, No. 111 Building, Xiangke Road, China (Shanghai) Free Trade Pilot Area, Pudong New Area, Shanghai, 201203

Patentee before: Siteway (Shanghai) Electronic Technology Co.,Ltd.