JP4174106B2

JP4174106B2 - 光電変換装置及びそれを用いた撮像装置

Info

Publication number: JP4174106B2
Application number: JP24521598A
Authority: JP
Inventors: 秀和高橋
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1998-08-31
Filing date: 1998-08-31
Publication date: 2008-10-29
Anticipated expiration: 2018-08-31
Also published as: JP2000078472A

Description

【０００１】
【発明の属する技術分野】
本発明は画素内で信号を保持できる光電変換装置及びそれを用いた撮像装置に関するものである。
【０００２】
【従来の技術】
近年、光電変換装置の多機能化、低コスト化、高Ｓ／Ｎ化の要求に伴い、ＣＭＯＳ型センサが注目されている。そのＣＭＯＳセンサの１つに画素部でメモリ機能を有するセンサが提案されており、図１４の様な回路構成となっている。同図において１は光電変換を行うフォトダイオード、２はフォトダイオードの電位をリセットするリセットＭＯＳトランジスタ、６１はソースフォロワの増幅用ＭＯＳトランジスタ、７はソースフォロワ回路の定電流源、９はメモリ容量、６２はメモリ容量へ電荷を転送するための転送スイッチＭＯＳトランジスタ、１０はソースフォロワ回路の増幅用ＭＯＳトランジスタ、１１はソースフォロワ回路の定電流源、６３は出力をノイズ除去回路へ転送するための転送スイッチである。フォトダイオードで発生した電荷をソースフォロワで電荷増幅し、メモリ容量９へ転送する。φＭは蓄積時間終了後ＯＦＦすることにより、メモリ容量の電荷を保持し、その電位を次段のソースフォロワ回路で増幅し、ノイズ除去回路へ転送させる。
【０００３】
２段のソースフォロワ回路とメモリ容量を用いることにより、多数回読み出し可能な多機能な光電変換装置が可能となった。
【０００４】
【発明が解決しようとする課題】
しかしながら上記従来例では、フォトダイオードの電位がソースフォロワアンプを２段通して出力されるため、
Ｖ_OUT＝Ｇ₁・Ｇ₂・Ｖ_PD−（Ｖ_th1＋Ｖ_th2）
となる。ここでＧ₁，Ｇ₂は各ソースフォロワのゲイン、Ｖ_th1，Ｖ_th2は各ソースフォロワアンプのＭＯＳトランジスタのしきい値電圧である。従って、各トランジスタのバラツキを考慮すると次の様な点が更に改良／改善されることが望まれる。
▲１▼Ｖ_thバラツキによる固定パターンノイズ（ＦＰＮ）は
【０００５】
【外１】

と大きくなる。
▲２▼読み出しゲインがＧ₁×Ｇ₂に低下する。
▲３▼電源電圧Ｖ_DDの変動で出力電圧が変化する（ＰＳＲＲ悪い）
【０００６】
【課題を解決するための手段】
本発明では、上記の課題を解決するために、請求項１のように光電変換手段と、信号を保持する保持手段と、前記保持手段に信号を転送するスイッチ手段と、前記保持手段からの信号を増幅して出力する増幅手段と、前記光電変換手段から出力された信号と前記増幅手段から出力された信号との差動増幅信号を得るための差動増幅回路と、前記差動増幅回路から出力された信号を保持する保持手段とを画素の構成として含み、前記差動増幅回路から出力された信号は前記スイッチ手段を介して前記保持手段に入力されていることを特徴とする光電変換装置を提供する。
【０００７】
また、請求項１において、前記差動増幅手段、前記増幅手段及び前記スイッチ手段はMOSトランジスタのみで構成したことを特徴とする光電変換装置を提供する。
【０００８】
さらにまた、請求項１又は請求項２のいずれか1項において、前記保持手段はMOS容量としたことを特徴とする光電変換装置を提供する。
【０００９】
さらにまた、請求項１乃至請求項３のいずれか1項において、前記光電変換手段はｐｎフォトダイ−ドであることを特徴とする光電変換装置を提供する。
【００１０】
さらにまた、請求項１乃至請求項４のいずれか１項において、前記差動増幅手段の作動／非作動を制御する第1の制御手段を有することを特徴とする光電変換素装置を提供する。
【００１１】
さらにまた、請求項１乃至請求項４のいずれか１項において、前記増幅手段の作動／非作動を制御する第２の制御手段を有することを特徴とする光電変換素装置を提供する。
【００１２】
さらにまた、請求項１乃至請求項６のいずれか１項において、さらに前記画素内に生じるノイズを除去するノイズ除去手段を有することを特徴とする光電変換装置を提供する。
【００１３】
さらにまた、請求項１乃至請求項６のいずれか１項において、さらに複数の画素中のピ−ク信号を出力するためのピ−ク信号出力手段を有することを特徴とする光電変換装置を提供する。
【００１４】
さらにまた、請求項８に記載の光電変換装置と、前記光電変換装置から出力されるピ−ク信号によって前記光電変換手段への光の蓄積量を制御する光蓄積量制御手段とを有する撮像装置を提供する。
【００１５】
【発明の実施の形態】
（実施例１）
図１は本発明の特徴を最も良く表す図面であり、同図において１は光電変換が行われるＰｎフォトダイオード、２はＰｎフォトダイオードをリセットするためのリセット用ＭＯＳトランジスタ、３，４はアンプ用ＭＯＳトランジスタ、５，６はアンプ用ＭＯＳトランジスタ３，４に対する負荷ＭＯＳトランジスタでありカレントミラー回路を構成する。又７は定電流回路であり３〜７で差動増幅回路を構成している。８はトランスミッションゲート、９は電荷を保持するための、メモリ容量、１０はアンプ用ＭＯＳトランジスタ、１１は定電流源であり、１０，１１でソースフォロワを構成している。以上の１〜１１で１つの画素１２を構成している。１３は画素で生じるノイズを除去するためのノイズ除去回路、１４は画素からの信号を順次出力するための走査回路である。
【００１６】
上記、画素の構成において、差動増幅回路の出力はトランスミッションゲート８を介してソースフォロワ回路の入力に接続され、ソースフォロワ回路の出力は差動増幅回路の負の入力ゲートにフィードバックされる。従って、トランスミッションゲートが導通状態において、電圧フォロワ回路として動作する。そのため、この回路のゲインはほぼ１．０となるため、従来よりも高利得となることが特徴である。
【００１７】
次に図２のタイミングチャートを用いて画素部のリセットから蓄積終了における動作について説明する。時刻Ｔ₀において、フォトダイオードに蓄積されている電荷をリセットする。φＲＳがＬＯＷとなりｐＭＯＳ２がオンし、フォトダイオードはリセット電位Ｖ_RSにリセットする。次の時刻Ｔ₁において、φＲＳをＨｉｇｈに戻し、リセット動作を終了させ、蓄積動作に入る。フォトダイオード１に光が入射し、フォトダイオードの電位Ｖ_PDは時間と共に上昇していく。同時に画素出力Ｖ_OUTも上昇していく。
【００１８】
ある任意の時間が経過した、時刻Ｔ₂において、蓄積動作が終了する。ここでφＣＨをＨｉｇｈとすることにより、トランスミッションゲート８をＯＦＦし、蓄積容量Ｃ_Mに蓄えられた電荷を保持させる。時刻Ｔ₂の後も、フォトダイオードには光が入射するため、Ｖ_PDは上昇するが、蓄積容量の電位は変化しないため、出力Ｖ_OUTはＴ₂後は一定となる。この出力は後段のノイズ除去回路でノイズを除去した後、走査回路１４で駆動され、外部へ順次出力される。
【００１９】
本実施例において、メモリ機能を備えた電圧フォロワ回路を各フォトダイオード毎に設けることにより、低ＦＰＮ、高ゲイン、高ダイナミックレンジ、ＰＳＲＲ良好な光電変換装置が実現できた。又、ＰＳＲＲが良なため、電源の能力に対する要求が少なくなるため、電源回りのシステムが簡単になる。
【００２０】
（実施例２）
図３に本発明の第２実施例の回路図を示す。同図において、２８はｐＭＯＳトランジスタを用いたスイッチである。本実施例では、ｐＭＯＳ、ｎＭＯＳを用いたトランスミッションスイッチではなく、ｎＭＯＳスイッチのみで構成していることを特徴とする。そのため、構成素子数が少なくなり、更なる微細化に対して有効となる。
【００２１】
本実施例においてスイッチＭＯＳトランジスタ２８がオフした時のゲートドレイン間の寄生容量のため、蓄積容量Ｃ_Mの電位変化が実施例１よりも大きくなるが、後段のノイズ除去回路で補正できるため、特に問題とはならない。
【００２２】
本実施例において、更なる微細化に対応した光電変換装置が可能となった。
【００２３】
（実施例３）
図４に本発明の第３実施例の回路図を示す。同図において、３０はフォトダイオード１の電荷を転送するための転送ゲート、３１はフローティングディフュージョン容量とゲート容量３をリセットするための、リセット用ＭＯＳトランジスタである。
【００２４】
本実施例において、フォトダイオードで発生した電荷をフローティングディフュージョン容量へ完全転送させることにより、高感度な光検出が可能となる。又、フォトダイオード部をＰ⁺ｎＰ構造にすることにより、暗電流を減らすことも可能となる。
【００２５】
本実施例において高感度、低ノイズの光電変換装置が可能となった。
【００２６】
（実施例４）
図５に本発明の第４実施例の回路図を示す。本実施例において、各画素の定電流源にオンオフスイッチを設けたことを特徴とする。図６に本実施例のタイミングチャートを示す。蓄積終了後にφＲＥＦ１をＨｉｇｈにすることにより、差動入力回路をＯＦＦさせることにより、消費電力を減らすことが可能となる。又、φＲＥＦ２を出力信号を出力させる時以外はＯＦＦさせることにより、消費電力を減らす。
【００２７】
本実施例により、従来より低消費電力が可能である光電変換装置が可能となった。
【００２８】
（実施例５）
図７に本発明の第５実施例の回路図を示す。本実施例１において、ソースフォロワ回路１０のゲート面積を大きくし、メモリ容量９を無くした事を特徴とする。本実施例において１０のＭＯＳゲートサイズをメモリ容量サイズと同等とすれば良い。
【００２９】
本実施例においてメモリ容量Ｃ_Mを削除することにより、更なる微細化が可能となった。
【００３０】
実施例１〜５において、ＰＭＯＳトップの作動増幅アンプを用いているが、ｎＭＯＳトップの差動増幅アンプであっても同様な効果を得ることができる。出力後はソースフォロワ回路ではなくプッシュプル回路でも良いが、回路規模の大きさを考慮するとソースフォロワ回路の方がより好ましい。
【００３１】
又、差動増幅回路も実施例１〜５に記載されているものでなく他の差動増幅回路であってもよい。
【００３２】
さらに又、実施例１〜５においては、１次元に配列したものを示したが、２次元に配列したものでも同様の効果が得られるのは言うまでもない。
【００３３】
（実施例６）
図８はノイズ除去回路１３の１例を示すものであり、画素１２は実施例１で説明したものである。
【００３４】
５１は差動増幅アンプで出力を負の入力端子にフィードバックさせて電圧フォロワで動作させる。５０は画素からの出力を電圧フォロワ回路へ入力させるためのスイッチＭＯＳトランジスタ、５４はクランプ容量、５５はクランプ電位を入力するためのスイッチＭＯＳトランジスタで、５４と５５でクランプ回路を構成している。５３はクランプ回路に画素の出力を入力させるためのスイッチＭＯＳトランジスタ、５６はクランプ回路と電圧フォロワ回路を接続させるためのスイッチＭＯＳトランジスタ、５２は電圧フォロワの出力をクランプ回路へ入力させるためのスイッチＭＯＳトランジスタであり、５０〜５６でノイズ除去回路を構成している。５７はノイズが除去させた光電変換出力を出力増幅器５８へ出力させるためのスイッチＭＯＳトランジスタで、１４の走査回路によって駆動される。
【００３５】
次に図８に示すタイミングチャートを用いて、本発明のノイズ除去動作について説明する。
【００３６】
先ず時刻Ｔ₀ において、φＲＳをＬＯＷにすることにより、リセットＭＯＳトランジスタ２をＯＮにしフォトダイオード１をリセットする。続いて次の時刻Ｔ₂ においてφＣＨをＬＯＷすることによりトランスミッションゲートをＯＮにしてリセット直後のノイズ信号をメモリ容量Ｃ_Mに保持する。そして、時刻Ｔ₃においてφＲＳ、φＣＨをＨｉｇｈにすることによりリセットＭＯＳトランジスタ２、トランスミッションゲート８をＯＦＦにし、フォトダイオード１のリセットを完了させて蓄積状態に入る。
【００３７】
ノイズ除去動作に入る時刻Ｔ₄ において、φＴＮ、φＦＢをＨｉｇｈすることにより、ノイズ信号をスイッチＭＯＳトランジスタ５０を介して電圧フォロワ回路５１へ入力し、その電圧フォロワ回路の出力をスイッチＭＯＳトランジスタ５２を介して、クランプ容量５４へ入力する。次の時刻Ｔ₅ 、Ｔ₆ においてそれぞれφＦＢ、φＴＮをＬＯＷにすることによりスイッチＭＯＳトランジスタ５２、スイッチＭＯＳトランジスタ５０の順にＯＦＦさせる。この時、クランプ容量８にはノイズを含んだセンサ出力と電圧フォロワ回路のオフセット電圧が加算された電圧が保持される。
Ｖ_CP＝Ｖ_dark＋Ｖ_FPN ＋Ｖ_RN＋Ｖ_off （１）
（Ｖ_dark＝センサ暗時電圧、Ｖ_FPN ＝固定パターンノイズ電圧、Ｖ_RN＝ランダムノイズ電圧、Ｖ_off ＝電圧フォロワ回路オフセット電圧）
時刻Ｔ₇ においてφＴＳ２をＨｉｇｈにさせることによりクランプ回路と電圧フォロワ回路を接続させて、時刻Ｔ₈ においてφＧＲをＯＦＦさせてクランプ動作を終了させる。
【００３８】
所望の時刻が逹った後、フォトダイオードに蓄積された光信号は時刻Ｔ₉にメモリ容量９に保持される。メモリ容量９に保持されている光信号はソースフォロワ回路のアンプＭＯＳ１０から出力される。
【００３９】
この時のソースフォロワの出力は、
Ｖ_P ＋Ｖ_dark＋Ｖ_FPN ＋Ｖ_RN（２）
となる。ここでＶ_P は光信号電圧である。そして時刻Ｔ₁₁においてφＴＳ１がＨｉｇｈとなり、この電圧がスイッチＭＯＳ５３を介してクランプ回路へ入力される。この時、先に蓄積されている電圧（１）との差分により、電圧フォロワ回路からの出力は、
Ｖ_OUT ＝（２）−（１）＋Ｖ_off ＝Ｖ_P
となる。つまり、電圧フォロワ回路からは光電変換画素のノイズのみならず、電圧フォロワ回路のノイズも除去された信号を得ることができる。又、最終段の出力増幅器５８へゲインを落とさずに出力できるため、容量分割によるゲイン低下といった問題もなくなる。
【００４０】
又、図１０は差動増幅アンプ５１の１例を示したものである。ここではＣＭＯＳ型差動増幅アンプとなっているが、ＢｉＣＭＯＳ型であっても同様である。又、回路構成も出力がプッシュプル形式であってもよい。
【００４１】
ここで、本実施例では実施例１に説明した画素を用いてノイズ除去の動作を説明したが、実施例２〜５に説明した画素であっても同様にノイズを除去することができる。
【００４２】
又ノイズ除去の方法は、本実施例に示したものに限るものではなく、例えば水平出力線にクランプ回路を設ける等他の構成のものでもよい。
【００４３】
（実施例７）
本実施例は、１行中の画素のピーク信号（最大値信号、最小値信号）を検出するものである。ここで画素は実施例１〜５で説明したいずれの画素でもよい。
【００４４】
本実施例では、図１１において水平走査回路からスイッチＭＯＳトランジスタ５に同時にパルスを入力することによって、１行中の光電変換画素からの信号を同時に電圧フォロワ回路６から出力することによって１行中の光電変換画素のピーク信号が得られる。ここで、電圧フォロワ回路として図７（ａ）の出力段がｎ型トランジスタであるものを用いた場合には、１行中の光電変換画素の最大値信号が、図７（ｂ）の出力段がＰ型トランジスタであるものを用いた場合には、１行中の光電変換画素の最小値信号が得られる。
【００４５】
又、奇数列には図７（ａ）の電圧フォロワ回路を、偶数列には図７（ｂ）の電圧フォロワ回路を用いた場合には、水平走査回路から同時に奇数列のスイッチＭＯＳトランジスタ１３にパルスを入力し、次に水平走査回路から同時に偶数列のスイッチＭＯＳトランジスタ１３にパルスを入力することにより、１行中の光電変換画素のほぼ最大値信号と、ほぼ最小値信号が得られる。
【００４６】
（実施例８）
本実施例では、第８実施例よりもさらに精度よく１行中の光電変換画素のピーク信号（最大値信号、最小値信号）を検出するものである。
【００４７】
第８実施例では、１行中の奇数光電変換画素の最大値信号と、１行中の偶数光電変換画素の最小値信号を得ているため、低解像度のセンサーの場合に、誤差が生じる場合がある。
【００４８】
そのために、本実施例では図１２に示すように１つの列に並列に最大値検出用（図７（ａ））のものと、最小値検出（図７（ｂ））のものの２つを設けている。そして、最大値検出用の電圧フォロワ回路に接続されたスイッチＭＯＳトランジスタ５７に同時に水平走査回路からパルスを入力することにより、水平出力線には１行中の光電変換画素の最大値信号が出力され、最小値検出用の電圧フォロワ回路に接続されたスイッチＭＯＳトランジスタに同時に水平走査回路からパルスを入力することにより、水平出力線には１行中の光電変換画素の最小値信号が出力される。
【００４９】
第７実施例及び第８実施例において水平走査回路に、上記述べたような複数のスイッチＭＯＳトランジスタに同時にパルスを入力できるようにする構成と、複数のスイッチＭＯＳトランジスタに順次パルスを入力できるようにする構成を持たせることにより、それぞれ１光電変換画素ずつの個別信号と、１行中の光電変換画素の最大値信号及び最小値信号を得ることができる。
【００５０】
ここで、実施例８、９においては、走査回路１４から同時にパルスを複数のスイッチＭＯＳトランジスタ５７に入力することにより、電圧フォロワ回路５１の接続部が水平出力線に共通接続される構成がピーク信号出力手段に相当する。
【００５１】
（実施例９）
本実施例は、実施例７又は実施例８で示した光電変換装置を用いた撮像装置をあらわすものである。
【００５２】
図１３に示す光電変換装置９０からは、例えば１行中の画素の最大値信号及び最小値信号が出力され差動増幅回路９１で差分増幅されコンパレータ９２に入力される。そしてコンパレータの出力は、オンチップ又は外付けの蓄積時間制御回路９３に入力される。ここで蓄積時間制御回路では、差動増幅回路の出力が基準電圧Ｖｒｅｆよりも大きくなった場合に、光電変換装置に光の蓄積を停止するように制御している。この光の蓄積の停止に従って、次はそれぞれの光電変換画素からの信号を個別に出力し、信号処理回路９４でホワイトバランス等の処理を行って画像を得ている。
【００５３】
【発明の効果】
以上説明したように、本発明によれは、画素内にメモリ機能を有し、さらに高S/Nな光電変換装置及び撮像装置が実現出来た。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係る回路構成図である。
【図２】本発明の第１の実施例に係るタイミングチャートである。
【図３】本発明の第２の実施例に係る回路構成図である。
【図４】本発明の第３の実施例に係る回路構成図である。
【図５】本発明の第４の実施例に係る回路構成図である。
【図６】本発明の第４の実施例に係るタイミングチャートである。
【図７】本発明の第５の実施例に係る回路構成図である。
【図８】本発明の第６の実施例に係る回路構成図である。
【図９】本発明の第６の実施例に係るタイミングチャートである。
【図１０】差動増幅アンプの１例である。
【図１１】本発明の第７の実施例に係る回路構成図である。
【図１２】本発明の第８の実施例に係る回路構成図である。
【図１３】本発明の第９の実施例に係る回路構成図である。
【図１４】従来例である。
【符号の説明】
１フォトダイオード
２リセットＭＯＳトランジスタ
３，４差動入力ＭＯＳゲート
５，６カレントミラー回路
７定電流源
８トランスファゲート
９メモリ容量
１０ソースフォロワ増幅ＭＯＳトランジスタ
１１定電流源
１２画素ユニット
１３ノイズ除去回路
１４走査回路
２８ｎＭＯＳ転送スイッチ
３０転送ゲート
３１リセットＭＯＳトランジスタ
６１ソースフォロワ増幅ＭＯＳトランジスタ
６２転送スイッチ
６３転送スイッチ

Claims

光電変換手段と、
前記光電変換手段の信号が一方の入力端子に入力され、該入力された信号を差動増幅して出力する第１の増幅手段と、
前記第１の増幅手段から出力された信号を保持する保持手段と、
前記第１の増幅手段から前記保持手段へ信号を転送するスイッチ手段と、
前記保持手段に保持された信号を電荷増幅する第２の増幅手段と、
前記第２の増幅手段の出力信号を、前記第１の増幅手段の他方の入力端子にフィードバックする経路と、を少なくとも画素の構成として含むことを特徴とする光電変換装置。
請求項１において、前記第１の増幅手段、前記第２の増幅手段及び前記スイッチ手段はＭＯＳトランジスタのみで構成したことを特徴とする光電変換装置。
請求項１又は請求項２のいずれか１項において、前記保持手段はＭＯＳ容量としたことを特徴とする光電変換装置。
請求項１乃至請求項３のいずれか１項において、前記光電変換手段はｐｎフォトダイオ−ドであることを特徴とする光電変換装置。
請求項１乃至請求項４のいずれか１項において、前記第１の増幅手段の作動／非作動を制御する第１の制御手段を有することを特徴とする光電変換素装置。
請求項１乃至請求項４のいずれか１項において、前記第２の増幅手段の作動／非作動を制御する第２の制御手段を有することを特徴とする光電変換素装置。
請求項１乃至請求項６のいずれか１項において、さらに前記画素内に生じるノイズを除去するノイズ除去手段を有することを特徴とする光電変換装置。
請求項１乃至請求項６のいずれか１項において、前記画素を複数有し、前記複数の画素中のピ−ク信号を出力するためのピ−ク信号出力手段を有することを特徴とする光電変換装置。
請求項８に記載の光電変換装置と、
前記光電変換装置から出力されるピ−ク信号によって前記光電変換手段への光の蓄積量を制御する光蓄積量制御手段と、
を有する撮像装置。