JP3628970B2 - 固体撮像装置及びその駆動方法 - Google Patents
固体撮像装置及びその駆動方法 Download PDFInfo
- Publication number
- JP3628970B2 JP3628970B2 JP2001031912A JP2001031912A JP3628970B2 JP 3628970 B2 JP3628970 B2 JP 3628970B2 JP 2001031912 A JP2001031912 A JP 2001031912A JP 2001031912 A JP2001031912 A JP 2001031912A JP 3628970 B2 JP3628970 B2 JP 3628970B2
- Authority
- JP
- Japan
- Prior art keywords
- reset transistor
- gate
- level voltage
- transistor
- low level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、デジタルカメラ等に使用されるＭＯＳ型の固体撮像装置及びその駆動方法に関するものである。
【０００２】
【従来の技術】
図２は、ＭＯＳトランジスタで構成された従来の固体撮像装置の一例を示している。この固体撮像装置は、半導体基板上に、各々フォトダイオード（ＰＤ）１と、転送トランジスタ２と、リセットトランジスタ３と、検出トランジスタ４と、フローティングディフュージョン（ＦＤ）部５とを有する複数の増幅型単位画素を二次元状に配列した感光領域８を備えた固体撮像装置であって、更にアンプ電源とリセット電源を兼ねた電源６、信号線７、行方向に画素を選択する垂直シフトレジスタ９、列方向に画素を選択する水平シフトレジスタ１０、両シフトレジスタ９，１０に必要なパルスを供給するタイミング発生回路１１などにより構成されている。単位画素を一次元状に配列する場合もある。
【０００３】
ＰＤ１で光電変換された信号電荷は、転送トランジスタ２によりＦＤ部５に読み出される。このＦＤ部５に読み出された電荷の量によりＦＤ部５の電位が決定され、検出トランジスタ４のゲート電圧が変化し、信号線７に信号電圧が取り出される。
【０００４】
図３に、単位画素の拡大平面図を示す。アンプ電源とリセット電源を兼ねるように電源６の配線同士は電源部アルミ配線１３により、検出トランジスタ４とＦＤ部５とはＦＤ部アルミ配線１２によりそれぞれ接続されている。ＰＤ１から読み出された電荷はＦＤ部５に入り、このＦＤ部５の電位が変化する。ＦＤ部５の電位は、ＦＤ部アルミ配線１２を介して検出トランジスタ４のゲート電位を変化させる。そして、検出トランジスタ４がソースフォロアとして動作することで信号線７の電位を変化させ、信号が電圧として読み出される。
【０００５】
図４（ａ）〜図４（ｃ）は、図３中のＡＢ断面における、電源６、リセットトランジスタ３、ＦＤ部５の各々のポテンシャルを表している。
【０００６】
図４（ａ）は、信号電荷を読み出す時の状態を示している。アンプ電源とリセット電源を兼ねた電源６を３Ｖとし、リセットトランジスタ３のゲートにＨＩＧＨレベル電圧を与えてオンさせることで、ＦＤ部５をまず３Ｖにリセットする。その後、ＰＤ１からＦＤ部５に画像となる信号電荷１４が読み出された状態が図４（ａ）となる。このとき、リセットトランジスタ３のゲートにはＬＯＷレベル電圧が与えられており、ＦＤ部５の電位が検出トランジスタ４により信号線７へ読み出される。
【０００７】
図４（ｂ）は、電源６を０Ｖとし、リセットトランジスタ３のゲートにＨＩＧＨレベル電圧を与えてオンさせることで、ＦＤ部５が０Ｖとなった状態を示している。このとき、ＦＤ部５は０Ｖであるため、検出トランジスタ４のゲート電圧も０Ｖとなり、この検出トランジスタ４をオフ状態にできる。
【０００８】
図４（ｃ）は、図４（ｂ）の状態からリセットトランジスタ３のゲート電圧を再度ＬＯＷレベルにした状態である。この状態では、ＦＤ部５は電源６と切り離されている。
【０００９】
このようにして、図４（ａ）から図４（ｃ）が各行毎に繰り返されて行毎の信号が信号線７に信号電圧として取り出される。
【００１０】
【発明が解決しようとする課題】
しかしながら、画素の微細化が進んだ場合、図４（ｃ）の状態では、ＦＤ部５の容量Ｃが微細化により小さくなるため、周辺回路のパルスなどが動作した場合、ＦＤ部５の電位が振られて０Ｖを確保できない場合が発生し、オフ状態であるべき検出トランジスタ４がオンする場合がある。この状態では、別の行の信号を検出している時に、０Ｖである電源６からオフ状態となっているべき検出トランジスタ４の下を通り信号線７に擬似信号が混入し、Ｓ／Ｎの低下をもたらすこととなる。
【００１１】
本発明は、上記課題を解決して、画素の微細化に伴い容量が小さくなったＦＤ部を安定化させることで、オフ状態となっている検出トランジスタの安定化を図り、Ｓ／Ｎの良い固体撮像装置を提供し、かつその駆動方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明は、半導体基板上に、各々入射光を光電変換するための光電変換領域１と、前記光電変換で得られた信号電荷１４を読み出すための転送トランジスタ２と、前記読み出された信号電荷１４を蓄えるための蓄積領域５と、前記蓄積領域５の電位をゲートに加えて前記読み出された信号電荷１４を検出する検出トランジスタ４と、前記蓄積領域５の信号電荷１４をリセットするためのリセットトランジスタ３と、前記リセットトランジスタ３を介して前記蓄積領域５へＬＯＷレベル電圧及びＨＩＧＨレベル電圧のパルス電圧を供給するためのドレイン領域６とを有する複数の増幅型単位画素を一次元状又は二次元状に配列した固体撮像装置において、前記リセットトランジスタ３のゲートにＬＯＷレベル電圧が与えられた場合の前記リセットトランジスタ３のゲート下のポテンシャルは、前記ドレイン領域６のＬＯＷレベル電圧よりも高く、前記検出トランジスタ４の閾値電圧は、前記リセットトランジスタ３のゲートにＬＯＷレベル電圧が与えられた場合の前記リセットトランジスタ３のゲート下のポテンシャルよりも高いことを特徴とするものである。
【００１３】
また、本発明に係る固体撮像装置の駆動方法は、前記パルス電圧をＨＩＧＨレベル電圧に設定して、前記リセットトランジスタ３のゲートにＨＩＧＨレベル電圧を与えることで前記リセットトランジスタ３をオンした後に、前記リセットトランジスタ３のゲートにＬＯＷレベル電圧を与えることで前記リセットトランジスタ３をオフして、前記光電変換で得られた信号電荷を前記蓄積領域５に読み出す第１のステップと、前記パルス電圧をＬＯＷレベル電圧に設定して、前記リセットトランジスタ３のゲートにＨＩＧＨレベル電圧を与えることで前記リセットトランジスタ３をオンした後に、前記リセットトランジスタ３のゲートにＬＯＷレベル電圧を与えることで前記リセットトランジスタ３をオフする第２のステップとを有し、前記第２のステップにおいて、前記リセットトランジスタ３のゲートにＬＯＷレベル電圧が与えられた場合の前記リセットトランジスタ３のゲート下のポテンシャルは、前記ドレイン領域６のＬＯＷレベル電圧よりも高く、かつ前記検出トランジスタ４の閾値電圧よりも低いことを特徴とするものである。
【００１４】
【発明の実施の形態】
以下、本発明の実施形態に係る固体撮像装置について説明する。その全体構成図は図２のとおりであり、単位画素の拡大平面図は図３のとおりである。
【００１５】
図１（ａ）〜図１（ｃ）は、本実施形態における、電源６、リセットトランジスタ３、ＦＤ部５の各々のポテンシャルを表している。本実施形態では、リセットトランジスタ３はディプレッション型であり、その閾値電圧（Ｖｔ）がマイナスとなっている。
【００１６】
図１（ａ）は、信号電荷を読み出す時の状態を示している。アンプ電源とリセット電源を兼ねた電源６を３Ｖとし、リセットトランジスタ３のゲートにＨＩＧＨレベル電圧を与えてオンさせることで、ＦＤ部５をまず３Ｖにリセットする。その後、ＰＤ１からＦＤ部５に画像となる信号電荷１４が読み出された状態が図１（ａ）となる。このとき、リセットトランジスタ３のゲートにはＬＯＷレベル電圧が与えられており、ＦＤ部５の電位が検出トランジスタ４により信号線７へ読み出される。ここで、画像となる信号電荷１４がＦＤ部５から電源６に洩れ出すことが極力ないように当該リセットトランジスタ３の閾値電圧（Ｖｔ）が設定されている。ただし、電子シャッタなどの余剰電荷は洩れ出すレベルであってもかまわない。図４（ａ）と同様に、ＦＤ部５の信号電荷１４を電圧変換する検出トランジスタ４のゲインは高い状態である。
【００１７】
図１（ｂ）は、電源６を０Ｖとし、リセットトランジスタ３のゲートにＨＩＧＨレベル電圧を与えてオンさせることで、ＦＤ部５が０Ｖとなった状態を示している。このとき、ＦＤ部５は０Ｖであるため、検出トランジスタ４のゲート電圧も０Ｖとなり、この検出トランジスタ４をオフ状態にできる。この状態は、図４（ｂ）と同様の状態である。
【００１８】
図１（ｃ）は、図１（ｂ）の状態からリセットトランジスタ３のゲート電圧を再度ＬＯＷレベルにした状態である。本実施形態では、リセットトランジスタ３はディプレッション型であり、その閾値電圧（Ｖｔ）がマイナスとなっているため、リセットトランジスタ３のゲート下のポテンシャル１５はプラス電位となっている。このとき電源６が０Ｖであれば、ＦＤ部５が電源６から切り離されていない状態となっているため、ＦＤ部５の容量Ｃは見かけ上大きくなっている。これにより、ＦＤ部５が０Ｖの場合、周辺回路のパルスなどが動作してもＦＤ部５の電位の振れが小さく０Ｖを安定して確保でき、検出トランジスタ４のオフ状態を維持できる。つまり、ある行の信号を検出している時に、ノイズにより別の行の検出トランジスタ４がオンすることが無くなり、別の行の擬似信号が信号線７に混入する現象を防止できて、高いＳ／Ｎの画像を実現できることとなる。
【００１９】
以上説明したように、本実施形態では、リセットトランジスタ３がディプレッション型でありその閾値電圧（Ｖｔ）がマイナスとなっているため、ＦＤ部５を安定して０Ｖとすることができる。これにより、電源６から信号線７に混入する擬似信号を防ぐことができ、高Ｓ／Ｎを実現することができる。その結果、高感度、高画質の固体撮像装置を提供できる。
【００２０】
電源６にプラス電圧のノイズが入ることで電源６のＬＯＷレベルがプラス電位になった時でもＦＤ部５の電位が検出トランジスタ４の閾値電圧よりも高くならないようにするためには、検出トランジスタ４の閾値電圧は、リセットトランジスタ３のゲートにＬＯＷレベル電圧が与えられた場合のリセットトランジスタ３のゲート下のポテンシャル１５よりも高い電圧に設定する。
【００２１】
また、電源６からＰＤ１への電子の注入を防ぐためには、電源６のＬＯＷレベル電圧は、転送トランジスタ２のゲートにＬＯＷレベル電圧が与えられた場合の転送トランジスタ２のゲート下のポテンシャルよりも高い電圧に設定する。
【００２２】
なお、上記実施形態はリセットトランジスタ３がディプレッション型の場合を示したが、リセットトランジスタ３がディプレッション型でない場合でも、リセットトランジスタ３のＬＯＷレベル電圧をリセットトランジスタ３の閾値電圧以上のプラス電圧状態にして、リセットトランジスタ３のゲート下のポテンシャル１５をプラス電位にする場合も、同様の効果が得られる。このとき、電源６からＰＤ１への電子の注入を防ぐためには、図５（ｃ）に示すように、リセットトランジスタ３のゲートＬＯＷレベル電圧を転送トランジスタ２のゲートのＬＯＷレベル電圧よりも高く設定する。
【００２３】
また、上記実施形態は電源６のＬＯＷレベル電圧が０Ｖである場合を示したが、当該ＬＯＷレベル電圧が検出トランジスタ４の閾値電圧よりも低い場合、同様の効果がある。
【００２４】
また、上記実施形態はトランジスタがＮ型ＭＯＳの場合を示したが、トランジスタがＰ型ＭＯＳの場合も同様な原理で動作させることで、同様な効果を実現できる。
【００２５】
また、上記実施形態は３個のトランジスタを持つ増幅型単位画素の例であるが、図６に示すように、図３に更に行選択トランジスタ１６などを追加した、４個以上のトランジスタを持つ増幅型単位画素においても同様な効果がある。
【００２６】
【発明の効果】
以上説明してきたとおり、本発明によれば、リセットトランジスタのゲートにＬＯＷレベル電圧が与えられた場合のリセットトランジスタのゲート下のポテンシャルは、当該リセットトランジスタを介して信号電荷の蓄積領域へＬＯＷレベル電圧及びＨＩＧＨレベル電圧のパルス電圧を供給するためのドレイン領域のＬＯＷレベル電圧よりも高く、かつ、検出トランジスタの閾値電圧は、前記リセットトランジスタのゲートにＬＯＷレベル電圧が与えられた場合のリセットトランジスタのゲート下のポテンシャルよりも高く設定したので、オフ状態となっている検出トランジスタの安定化を図ることができ、特に画素の高感度、高画質の要請に沿いながら、ＭＯＳ型の固体撮像装置の性能向上が可能となり、産業上極めて有用である。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）は、本発明に係る固体撮像装置の画素ポテンシャル図である。
【図２】従来の固体撮像装置の一例を示す全体構成図である。
【図３】図２中の単位画素の拡大平面図である。
【図４】（ａ）〜（ｃ）は、図３中のＡＢ断面における従来の画素ポテンシャル図である。
【図５】（ａ）〜（ｃ）は、図１（ａ）〜図１（ｃ）の変形例を示す画素ポテンシャル図である。
【図６】図３の変形例を示す単位画素の拡大平面図である。
【符号の説明】
１ フォトダイオード（ＰＤ）［光電変換領域］
２ 転送トランジスタ
３ リセットトランジスタ
４ 検出トランジスタ
５ フローティングディフュージョン（ＦＤ）部［蓄積領域］
６ アンプ電源とリセット電源を兼ねた電源［ドレイン領域］
７ 信号線
８ 感光領域
９ 垂直シフトレジスタ
１０ 水平シフトレジスタ
１１ タイミング発生回路
１２ ＦＤ部アルミ配線
１３ 電源部アルミ配線
１４ 信号電荷
１５ リセットトランジスタのゲート下のポテンシャル
１６ 行選択トランジスタ
【発明の属する技術分野】
本発明は、デジタルカメラ等に使用されるＭＯＳ型の固体撮像装置及びその駆動方法に関するものである。
【０００２】
【従来の技術】
図２は、ＭＯＳトランジスタで構成された従来の固体撮像装置の一例を示している。この固体撮像装置は、半導体基板上に、各々フォトダイオード（ＰＤ）１と、転送トランジスタ２と、リセットトランジスタ３と、検出トランジスタ４と、フローティングディフュージョン（ＦＤ）部５とを有する複数の増幅型単位画素を二次元状に配列した感光領域８を備えた固体撮像装置であって、更にアンプ電源とリセット電源を兼ねた電源６、信号線７、行方向に画素を選択する垂直シフトレジスタ９、列方向に画素を選択する水平シフトレジスタ１０、両シフトレジスタ９，１０に必要なパルスを供給するタイミング発生回路１１などにより構成されている。単位画素を一次元状に配列する場合もある。
【０００３】
ＰＤ１で光電変換された信号電荷は、転送トランジスタ２によりＦＤ部５に読み出される。このＦＤ部５に読み出された電荷の量によりＦＤ部５の電位が決定され、検出トランジスタ４のゲート電圧が変化し、信号線７に信号電圧が取り出される。
【０００４】
図３に、単位画素の拡大平面図を示す。アンプ電源とリセット電源を兼ねるように電源６の配線同士は電源部アルミ配線１３により、検出トランジスタ４とＦＤ部５とはＦＤ部アルミ配線１２によりそれぞれ接続されている。ＰＤ１から読み出された電荷はＦＤ部５に入り、このＦＤ部５の電位が変化する。ＦＤ部５の電位は、ＦＤ部アルミ配線１２を介して検出トランジスタ４のゲート電位を変化させる。そして、検出トランジスタ４がソースフォロアとして動作することで信号線７の電位を変化させ、信号が電圧として読み出される。
【０００５】
図４（ａ）〜図４（ｃ）は、図３中のＡＢ断面における、電源６、リセットトランジスタ３、ＦＤ部５の各々のポテンシャルを表している。
【０００６】
図４（ａ）は、信号電荷を読み出す時の状態を示している。アンプ電源とリセット電源を兼ねた電源６を３Ｖとし、リセットトランジスタ３のゲートにＨＩＧＨレベル電圧を与えてオンさせることで、ＦＤ部５をまず３Ｖにリセットする。その後、ＰＤ１からＦＤ部５に画像となる信号電荷１４が読み出された状態が図４（ａ）となる。このとき、リセットトランジスタ３のゲートにはＬＯＷレベル電圧が与えられており、ＦＤ部５の電位が検出トランジスタ４により信号線７へ読み出される。
【０００７】
図４（ｂ）は、電源６を０Ｖとし、リセットトランジスタ３のゲートにＨＩＧＨレベル電圧を与えてオンさせることで、ＦＤ部５が０Ｖとなった状態を示している。このとき、ＦＤ部５は０Ｖであるため、検出トランジスタ４のゲート電圧も０Ｖとなり、この検出トランジスタ４をオフ状態にできる。
【０００８】
図４（ｃ）は、図４（ｂ）の状態からリセットトランジスタ３のゲート電圧を再度ＬＯＷレベルにした状態である。この状態では、ＦＤ部５は電源６と切り離されている。
【０００９】
このようにして、図４（ａ）から図４（ｃ）が各行毎に繰り返されて行毎の信号が信号線７に信号電圧として取り出される。
【００１０】
【発明が解決しようとする課題】
しかしながら、画素の微細化が進んだ場合、図４（ｃ）の状態では、ＦＤ部５の容量Ｃが微細化により小さくなるため、周辺回路のパルスなどが動作した場合、ＦＤ部５の電位が振られて０Ｖを確保できない場合が発生し、オフ状態であるべき検出トランジスタ４がオンする場合がある。この状態では、別の行の信号を検出している時に、０Ｖである電源６からオフ状態となっているべき検出トランジスタ４の下を通り信号線７に擬似信号が混入し、Ｓ／Ｎの低下をもたらすこととなる。
【００１１】
本発明は、上記課題を解決して、画素の微細化に伴い容量が小さくなったＦＤ部を安定化させることで、オフ状態となっている検出トランジスタの安定化を図り、Ｓ／Ｎの良い固体撮像装置を提供し、かつその駆動方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明は、半導体基板上に、各々入射光を光電変換するための光電変換領域１と、前記光電変換で得られた信号電荷１４を読み出すための転送トランジスタ２と、前記読み出された信号電荷１４を蓄えるための蓄積領域５と、前記蓄積領域５の電位をゲートに加えて前記読み出された信号電荷１４を検出する検出トランジスタ４と、前記蓄積領域５の信号電荷１４をリセットするためのリセットトランジスタ３と、前記リセットトランジスタ３を介して前記蓄積領域５へＬＯＷレベル電圧及びＨＩＧＨレベル電圧のパルス電圧を供給するためのドレイン領域６とを有する複数の増幅型単位画素を一次元状又は二次元状に配列した固体撮像装置において、前記リセットトランジスタ３のゲートにＬＯＷレベル電圧が与えられた場合の前記リセットトランジスタ３のゲート下のポテンシャルは、前記ドレイン領域６のＬＯＷレベル電圧よりも高く、前記検出トランジスタ４の閾値電圧は、前記リセットトランジスタ３のゲートにＬＯＷレベル電圧が与えられた場合の前記リセットトランジスタ３のゲート下のポテンシャルよりも高いことを特徴とするものである。
【００１３】
また、本発明に係る固体撮像装置の駆動方法は、前記パルス電圧をＨＩＧＨレベル電圧に設定して、前記リセットトランジスタ３のゲートにＨＩＧＨレベル電圧を与えることで前記リセットトランジスタ３をオンした後に、前記リセットトランジスタ３のゲートにＬＯＷレベル電圧を与えることで前記リセットトランジスタ３をオフして、前記光電変換で得られた信号電荷を前記蓄積領域５に読み出す第１のステップと、前記パルス電圧をＬＯＷレベル電圧に設定して、前記リセットトランジスタ３のゲートにＨＩＧＨレベル電圧を与えることで前記リセットトランジスタ３をオンした後に、前記リセットトランジスタ３のゲートにＬＯＷレベル電圧を与えることで前記リセットトランジスタ３をオフする第２のステップとを有し、前記第２のステップにおいて、前記リセットトランジスタ３のゲートにＬＯＷレベル電圧が与えられた場合の前記リセットトランジスタ３のゲート下のポテンシャルは、前記ドレイン領域６のＬＯＷレベル電圧よりも高く、かつ前記検出トランジスタ４の閾値電圧よりも低いことを特徴とするものである。
【００１４】
【発明の実施の形態】
以下、本発明の実施形態に係る固体撮像装置について説明する。その全体構成図は図２のとおりであり、単位画素の拡大平面図は図３のとおりである。
【００１５】
図１（ａ）〜図１（ｃ）は、本実施形態における、電源６、リセットトランジスタ３、ＦＤ部５の各々のポテンシャルを表している。本実施形態では、リセットトランジスタ３はディプレッション型であり、その閾値電圧（Ｖｔ）がマイナスとなっている。
【００１６】
図１（ａ）は、信号電荷を読み出す時の状態を示している。アンプ電源とリセット電源を兼ねた電源６を３Ｖとし、リセットトランジスタ３のゲートにＨＩＧＨレベル電圧を与えてオンさせることで、ＦＤ部５をまず３Ｖにリセットする。その後、ＰＤ１からＦＤ部５に画像となる信号電荷１４が読み出された状態が図１（ａ）となる。このとき、リセットトランジスタ３のゲートにはＬＯＷレベル電圧が与えられており、ＦＤ部５の電位が検出トランジスタ４により信号線７へ読み出される。ここで、画像となる信号電荷１４がＦＤ部５から電源６に洩れ出すことが極力ないように当該リセットトランジスタ３の閾値電圧（Ｖｔ）が設定されている。ただし、電子シャッタなどの余剰電荷は洩れ出すレベルであってもかまわない。図４（ａ）と同様に、ＦＤ部５の信号電荷１４を電圧変換する検出トランジスタ４のゲインは高い状態である。
【００１７】
図１（ｂ）は、電源６を０Ｖとし、リセットトランジスタ３のゲートにＨＩＧＨレベル電圧を与えてオンさせることで、ＦＤ部５が０Ｖとなった状態を示している。このとき、ＦＤ部５は０Ｖであるため、検出トランジスタ４のゲート電圧も０Ｖとなり、この検出トランジスタ４をオフ状態にできる。この状態は、図４（ｂ）と同様の状態である。
【００１８】
図１（ｃ）は、図１（ｂ）の状態からリセットトランジスタ３のゲート電圧を再度ＬＯＷレベルにした状態である。本実施形態では、リセットトランジスタ３はディプレッション型であり、その閾値電圧（Ｖｔ）がマイナスとなっているため、リセットトランジスタ３のゲート下のポテンシャル１５はプラス電位となっている。このとき電源６が０Ｖであれば、ＦＤ部５が電源６から切り離されていない状態となっているため、ＦＤ部５の容量Ｃは見かけ上大きくなっている。これにより、ＦＤ部５が０Ｖの場合、周辺回路のパルスなどが動作してもＦＤ部５の電位の振れが小さく０Ｖを安定して確保でき、検出トランジスタ４のオフ状態を維持できる。つまり、ある行の信号を検出している時に、ノイズにより別の行の検出トランジスタ４がオンすることが無くなり、別の行の擬似信号が信号線７に混入する現象を防止できて、高いＳ／Ｎの画像を実現できることとなる。
【００１９】
以上説明したように、本実施形態では、リセットトランジスタ３がディプレッション型でありその閾値電圧（Ｖｔ）がマイナスとなっているため、ＦＤ部５を安定して０Ｖとすることができる。これにより、電源６から信号線７に混入する擬似信号を防ぐことができ、高Ｓ／Ｎを実現することができる。その結果、高感度、高画質の固体撮像装置を提供できる。
【００２０】
電源６にプラス電圧のノイズが入ることで電源６のＬＯＷレベルがプラス電位になった時でもＦＤ部５の電位が検出トランジスタ４の閾値電圧よりも高くならないようにするためには、検出トランジスタ４の閾値電圧は、リセットトランジスタ３のゲートにＬＯＷレベル電圧が与えられた場合のリセットトランジスタ３のゲート下のポテンシャル１５よりも高い電圧に設定する。
【００２１】
また、電源６からＰＤ１への電子の注入を防ぐためには、電源６のＬＯＷレベル電圧は、転送トランジスタ２のゲートにＬＯＷレベル電圧が与えられた場合の転送トランジスタ２のゲート下のポテンシャルよりも高い電圧に設定する。
【００２２】
なお、上記実施形態はリセットトランジスタ３がディプレッション型の場合を示したが、リセットトランジスタ３がディプレッション型でない場合でも、リセットトランジスタ３のＬＯＷレベル電圧をリセットトランジスタ３の閾値電圧以上のプラス電圧状態にして、リセットトランジスタ３のゲート下のポテンシャル１５をプラス電位にする場合も、同様の効果が得られる。このとき、電源６からＰＤ１への電子の注入を防ぐためには、図５（ｃ）に示すように、リセットトランジスタ３のゲートＬＯＷレベル電圧を転送トランジスタ２のゲートのＬＯＷレベル電圧よりも高く設定する。
【００２３】
また、上記実施形態は電源６のＬＯＷレベル電圧が０Ｖである場合を示したが、当該ＬＯＷレベル電圧が検出トランジスタ４の閾値電圧よりも低い場合、同様の効果がある。
【００２４】
また、上記実施形態はトランジスタがＮ型ＭＯＳの場合を示したが、トランジスタがＰ型ＭＯＳの場合も同様な原理で動作させることで、同様な効果を実現できる。
【００２５】
また、上記実施形態は３個のトランジスタを持つ増幅型単位画素の例であるが、図６に示すように、図３に更に行選択トランジスタ１６などを追加した、４個以上のトランジスタを持つ増幅型単位画素においても同様な効果がある。
【００２６】
【発明の効果】
以上説明してきたとおり、本発明によれば、リセットトランジスタのゲートにＬＯＷレベル電圧が与えられた場合のリセットトランジスタのゲート下のポテンシャルは、当該リセットトランジスタを介して信号電荷の蓄積領域へＬＯＷレベル電圧及びＨＩＧＨレベル電圧のパルス電圧を供給するためのドレイン領域のＬＯＷレベル電圧よりも高く、かつ、検出トランジスタの閾値電圧は、前記リセットトランジスタのゲートにＬＯＷレベル電圧が与えられた場合のリセットトランジスタのゲート下のポテンシャルよりも高く設定したので、オフ状態となっている検出トランジスタの安定化を図ることができ、特に画素の高感度、高画質の要請に沿いながら、ＭＯＳ型の固体撮像装置の性能向上が可能となり、産業上極めて有用である。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）は、本発明に係る固体撮像装置の画素ポテンシャル図である。
【図２】従来の固体撮像装置の一例を示す全体構成図である。
【図３】図２中の単位画素の拡大平面図である。
【図４】（ａ）〜（ｃ）は、図３中のＡＢ断面における従来の画素ポテンシャル図である。
【図５】（ａ）〜（ｃ）は、図１（ａ）〜図１（ｃ）の変形例を示す画素ポテンシャル図である。
【図６】図３の変形例を示す単位画素の拡大平面図である。
【符号の説明】
１ フォトダイオード（ＰＤ）［光電変換領域］
２ 転送トランジスタ
３ リセットトランジスタ
４ 検出トランジスタ
５ フローティングディフュージョン（ＦＤ）部［蓄積領域］
６ アンプ電源とリセット電源を兼ねた電源［ドレイン領域］
７ 信号線
８ 感光領域
９ 垂直シフトレジスタ
１０ 水平シフトレジスタ
１１ タイミング発生回路
１２ ＦＤ部アルミ配線
１３ 電源部アルミ配線
１４ 信号電荷
１５ リセットトランジスタのゲート下のポテンシャル
１６ 行選択トランジスタ
Claims (7)
- 半導体基板上に、各々入射光を光電変換するための光電変換領域と、前記光電変換で得られた信号電荷を読み出すための転送トランジスタと、前記読み出された信号電荷を蓄えるための蓄積領域と、前記蓄積領域の電位をゲートに加えて前記読み出された信号電荷を検出する検出トランジスタと、前記蓄積領域の信号電荷をリセットするためのリセットトランジスタと、前記リセットトランジスタを介して前記蓄積領域へＬＯＷレベル電圧及びＨＩＧＨレベル電圧のパルス電圧を供給するためのドレイン領域とを有する複数の増幅型単位画素を一次元状又は二次元状に配列した固体撮像装置において、
前記リセットトランジスタのゲートにＬＯＷレベル電圧が与えられた場合の前記リセットトランジスタのゲート下のポテンシャルは、前記ドレイン領域のＬＯＷレベル電圧よりも高く、
前記検出トランジスタの閾値電圧は、前記リセットトランジスタのゲートにＬＯＷレベル電圧が与えられた場合の前記リセットトランジスタのゲート下のポテンシャルよりも高いことを特徴とする固体撮像装置。 - 前記リセットトランジスタのゲートにＬＯＷレベル電圧が与えられた場合の前記リセットトランジスタのゲート下のポテンシャルは、前記転送トランジスタのゲートにＬＯＷレベル電圧が与えられた場合の前記転送トランジスタのゲート下のポテンシャルよりも高い電圧に設定されたことを特徴とする請求項１記載の固体撮像装置。
- 前記リセットトランジスタは、ディプレッション型のトランジスタであることを特徴とする請求項１記載の固体撮像装置。
- 前記リセットトランジスタのゲートに与えられるＬＯＷレベル電圧は、該リセットトランジスタの閾値電圧以上に設定されることを特徴とする請求項１記載の固体撮像装置。
- 半導体基板上に、各々入射光を光電変換するための光電変換領域と、前記光電変換で得られた信号電荷を読み出すための転送トランジスタと、前記読み出された信号電荷を蓄えるための蓄積領域と、前記蓄積領域の電位をゲートに加えて前記読み出された信号電荷を検出する検出トランジスタと、前記蓄積領域の信号電荷をリセットするためのリセットトランジスタと、前記リセットトランジスタを介して前記蓄積領域へＬＯＷレベル電圧及びＨＩＧＨレベル電圧のパルス電圧を供給するためのドレイン領域とを有する複数の増幅型単位画素を一次元状又は二次元状に配列した固体撮像装置の駆動方法であって、
前記パルス電圧をＨＩＧＨレベル電圧に設定して、前記リセットトランジスタのゲートにＨＩＧＨレベル電圧を与えることで前記リセットトランジスタをオンした後に、前記リセットトランジスタのゲートにＬＯＷレベル電圧を与えることで前記リセットトランジスタをオフして、前記光電変換で得られた信号電荷を前記蓄積領域に読み出す第１のステップと、
前記パルス電圧をＬＯＷレベル電圧に設定して、前記リセットトランジスタのゲートにＨＩＧＨレベル電圧を与えることで前記リセットトランジスタをオンした後に、前記リセットトランジスタのゲートにＬＯＷレベル電圧を与えることで前記リセットトランジスタをオフする第２のステップとを有し、
前記第２のステップにおいて、前記リセットトランジスタのゲートにＬＯＷレベル電圧が与えられた場合の前記リセットトランジスタのゲート下のポテンシャルは、前記ドレイン領域のＬＯＷレベル電圧よりも高く、かつ前記検出トランジスタの閾値電圧よりも低いことを特徴とする固体撮像装置の駆動方法。 - 前記第２のステップにおいて、前記リセットトランジスタのゲートにＬＯＷレベル電圧が与えられた場合の前記リセットトランジスタのゲート下のポテンシャルは、前記転送トランジスタのゲート下のポテンシャルよりも高い電圧に設定されたことを特徴とする請求項５記載の固体撮像装置の駆動方法。
- 前記リセットトランジスタのゲートに与えられるＬＯＷレベル電圧は、該リセットトランジスタの閾値電圧以上に設定されることを特徴とする請求項５記載の固体撮像装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001031912A JP3628970B2 (ja) | 2001-02-08 | 2001-02-08 | 固体撮像装置及びその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001031912A JP3628970B2 (ja) | 2001-02-08 | 2001-02-08 | 固体撮像装置及びその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002237584A JP2002237584A (ja) | 2002-08-23 |
| JP3628970B2 true JP3628970B2 (ja) | 2005-03-16 |
Family
ID=18895924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001031912A Expired - Fee Related JP3628970B2 (ja) | 2001-02-08 | 2001-02-08 | 固体撮像装置及びその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3628970B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040183932A1 (en) * | 2003-01-30 | 2004-09-23 | Matsushita Electric Industrial Co., Ltd. | Solid state imaging device |
| JP4355148B2 (ja) | 2003-02-28 | 2009-10-28 | パナソニック株式会社 | 固体撮像装置の駆動方法 |
| JP3951994B2 (ja) | 2003-09-16 | 2007-08-01 | ソニー株式会社 | 固体撮像装置およびカメラシステム |
| CN102725637B (zh) | 2010-01-25 | 2015-02-25 | 松下健康医疗控股株式会社 | 在自组装单层上固定a蛋白的方法 |
| CN102918064B (zh) | 2010-08-30 | 2015-03-11 | 松下健康医疗控股株式会社 | 在自组装单层上固定链霉亲和素的方法 |
| JP5108166B2 (ja) | 2010-10-19 | 2012-12-26 | パナソニック株式会社 | グルコースオキシダーゼを自己組織化膜上に固定する方法 |
-
2001
- 2001-02-08 JP JP2001031912A patent/JP3628970B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002237584A (ja) | 2002-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20240006427A1 (en) | Imaging device and imaging system | |
| US9749557B2 (en) | Solid-state image pickup device in which charges overflowing a memory during a charge transfer period are directed to a floating diffusion and method of driving same | |
| US20190058058A1 (en) | Detection circuit for photo sensor with stacked substrates | |
| JP4267095B2 (ja) | 共有された増幅器読出しを有する能動画素画像センサ | |
| US7728892B2 (en) | Image sensor with a capacitive storage node linked to transfer gate | |
| US8026969B2 (en) | Pixel for boosting pixel reset voltage | |
| KR101945051B1 (ko) | 전자 기기 및 전자 기기의 구동 방법 | |
| US7205523B2 (en) | Solid state image pickup device, method of manufacturing the same, and camera | |
| TWI674004B (zh) | 堆疊架構之低雜訊互補式金氧半影像感測器 | |
| KR19980071795A (ko) | 능동 픽셀 이미지 센서 및 능동 픽셀 센서 | |
| JP3927696B2 (ja) | 撮像装置 | |
| US8823069B2 (en) | Solid-state imaging device, drive method of solid-state imaging device, and imaging apparatus | |
| JP2013005396A (ja) | 固体撮像装置、固体撮像装置の駆動方法、及び電子機器 | |
| JP2001177775A (ja) | 固体撮像装置、撮像システム及び固体撮像装置の駆動方法 | |
| JP2008283593A (ja) | 固体撮像装置 | |
| US7679115B2 (en) | Image sensor and controlling method thereof | |
| JP4155568B2 (ja) | 固体撮像装置及びカメラ | |
| US7619671B2 (en) | Method, apparatus and system for charge injection suppression in active pixel sensors | |
| JP2006196742A (ja) | 撮像装置および撮像装置の駆動方法 | |
| JP3628970B2 (ja) | 固体撮像装置及びその駆動方法 | |
| WO2012053127A1 (ja) | 固体撮像装置、その駆動方法及び撮像装置 | |
| JP3919243B2 (ja) | 光電変換装置 | |
| JP4746962B2 (ja) | 固体撮像装置及び撮像システム | |
| JP2000209508A (ja) | 固体撮像装置 | |
| JP2005198001A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040525 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040720 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040907 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041104 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041130 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041209 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071217 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121217 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |