JP5274420B2 - 光電変換装置および撮像システム - Google Patents

Description

本発明は光電変換装置に関し、特に、複数の画素から出力される信号の最大値または最小値を検出する光電変換装置に関する。

カメラに用いられるオートフォーカスセンサ（以下ＡＦセンサと称す）として、複数の画素の最大値および最小値を検出する機能を備える光電変換装置が知られている。１行の画素のそれぞれを電圧フォロワを介して出力線に接続される構成において、１行分の電圧フォロワを同時に出力線に接続することで１行の中の最大値あるいは最小値を出力することが特許文献１に記載されている。

特開２０００−０５０１６４号公報

ＡＦセンサでは、高い合焦精度を得ることと、高速に合焦することとが求められる。このうち、合焦精度の向上に対する近年の要求を満たすために、ＡＦセンサに設けられる画素数が増える傾向にある。それに伴って、出力線が長くなることに加えて、出力線に接続される素子数も増加するので、出力線に係る寄生インピーダンスが増大する。この寄生インピーダンスが増大すると、出力線の充放電に要する時間が長くなるので、信号出力の応答速度が低下することになる。
本発明は上記問題を鑑みて、光電変換装置の信号出力の応答速度を向上させることを目的とする。

上記課題を解決するための本発明の第一の側面は、入射光に応じた信号を出力する画素と、少なくとも第１の出力部と第２の出力部の一方を各々が含む複数の画素信号出力部と、複数の前記第１の出力部の出力がそれぞれ第１スイッチを介して接続されるとともに、複数の前記第２の出力部の出力がそれぞれ第２スイッチを介して接続される信号出力線と、基準信号を前記信号出力線に出力する基準信号出力部と、前記複数の画素信号出力部と前記基準信号出力部の動作を制御する制御部と、を有し、前記第１の出力部は前記画素の出力に応じて前記信号出力線の電位を上昇させるドレイン接地ＭＯＳまたはコレクタ接地バイポーラトランジスタを備え、前記第２の出力部は前記画素の出力に応じて前記信号出力線の電位を低下させるドレイン接地ＭＯＳまたはコレクタ接地バイポーラトランジスタを備え、前記制御部は、前記基準信号出力部に前記基準信号を出力させた後に、複数の前記第１スイッチを同時に導通させることにより、前記基準信号よりも高いレベルの信号を、前記信号出力線の電位を上昇させる一のドレイン接地ＭＯＳまたはコレクタ接地バイポーラトランジスタから出力させ、その後、複数の前記第２スイッチを同時に導通させることにより、前記最大値よりも低いレベルの信号を、前記信号出力線の電位を低下させる一のドレイン接地ＭＯＳまたはコレクタ接地バイポーラトランジスタから出力させることを特徴とする光電変換装置である。

また、上記課題を解決するための本発明の第二の側面は、入射光に応じた信号を出力する画素と、少なくとも第１の出力部と第２の出力部の一方を各々が含む複数の画素信号出力部と、複数の前記第１の出力部の出力がそれぞれ第１スイッチを介して接続されるとともに、複数の前記第２の出力部の出力がそれぞれ第２スイッチを介して接続される信号出力線と、基準信号を前記信号出力線に出力する基準信号出力部と、前記複数の画素信号出力部と前記基準信号出力部の動作を制御する制御部と、を有し、前記第１の出力部は前記画素の出力に応じて前記信号出力線の電位を上昇させるドレイン接地ＭＯＳまたはコレクタ接地バイポーラトランジスタを備え、前記第２の出力部は前記画素の出力に応じて前記信号出力線の電位を低下させるドレイン接地ＭＯＳまたはコレクタ接地バイポーラトランジスタを備え、前記制御部は、前記基準信号出力部に前記基準信号を出力させた後に、複数の前記第２スイッチを同時に導通させることにより、前記基準信号よりも低いレベルの信号を、前記信号出力線の電位を低下させる一のドレイン接地ＭＯＳまたはコレクタ接地バイポーラトランジスタから出力させ、その後、複数の前記第１スイッチを同時に導通させることにより、前記最小値よりも高いレベルの信号を、前記信号出力線の電位を上昇させる一のドレイン接地ＭＯＳまたはコレクタ接地バイポーラトランジスタから出力させることを特徴とする光電変換装置である。

本発明によれば、光電変換装置の信号出力の応答速度を向上させることができる。

第１の実施例に係る光電変換装置の回路図である。 第１の実施例に係る光電変換装置の動作を説明するタイミング図である。 第２の実施例に係る光電変換装置の回路図である。 第２の実施例に係る光電変換装置の動作を説明するタイミング図である。 第３の実施例に係る光電変換装置の回路図である。 第４の実施例に係る光電変換装置の回路図である。 第４の実施例に係る光電変換装置の動作を説明するタイミング図である。 第５の実施例に係る光電変換装置の回路図である。 第５の実施例に係る光電変換装置の動作を説明するタイミング図である。 第６の実施例に係る撮像システムの図である。

（実施例１）
図１および２を参照しながら、本発明に係る第１の実施例を説明する。

光電変換装置１００は、複数の画素信号出力部１１０と、最大値検出用スイッチ１１７と、最小値検出用スイッチ１２０と、負荷部１０２と、第３の出力部１０６と、を含む。画素信号出力部１１０は、画素１０１と第１の出力部１０３と、第２の出力部１０４と、を含む。光電変換装置１００は、画素信号出力部１１０、第１スイッチである最大値検出用スイッチ１１７、第２スイッチである最小値検出用スイッチ１２０、および負荷部１０２の動作を制御する不図示の制御部をさらに備える。

画素１０１は入射光に応じて電荷を生成する光電変換素子１１３、リセットスイッチ１１２、差動アンプ１１４とを含んでおり、ここでは複数の画素１０１はライン状に配列されている。本実施例においては、光電変換素子１１３であるフォトダイオードのカソードが電源ＶＤＤに接続され、アノードがリセットスイッチ１１２を介してリセット電源ＶＲＥＳに接続されるとともに、差動アンプ１１４の非反転入力端子に接続される。ここでは差動アンプ１１４を電圧フォロワとして用いたものを例示しているが、これ以外の形式の増幅器であってもよい。

第１の出力部１０３は、差動アンプ１１５と最大値検出用ＮＭＯＳトランジスタ１１６とを含む。差動アンプ１１５の非反転入力端子は画素１０１の出力端子からの信号を受けるように構成されており、その出力端子は最大値検出用ＮＭＯＳトランジスタ１１６のゲート端子と接続されている。最大値検出用ＮＭＯＳトランジスタ１１６のドレイン端子は電源ＶＤＤに接続され、ソース端子は差動アンプ１１５の反転入力端子および最大値検出用スイッチ１１７と接続される。

第２の出力部１０４は、差動アンプ１１８と最小値検出用ＰＭＯＳトランジスタ１１９とを含む。差動アンプ１１８の非反転入力端子は画素１０１の出力端子からの信号を受けるように構成されており、その出力端子は最小値検出用ＰＭＯＳトランジスタ１１９のゲート端子と接続されている。最小値検出用ＰＭＯＳトランジスタ１１９のドレイン端子は電源ＶＤＤと接続され、ソース端子は差動アンプ１１８の反転入力端子および最小値検出用スイッチ１２０と接続される。

第１の出力部１０３は最大値検出用スイッチ１１７を介して、また第２の出力部１０４は最小値検出用スイッチ１２０を介して、信号出力線である出力線１４１と接続される。

負荷部１０２は、負荷抵抗１４２−１、１４２−２および負荷スイッチ１４３、１４４を含む。負荷抵抗１４２−１は、一方の端子がＧＮＤと接続され、もう一方の端子が負荷スイッチ１４３を介して出力線１４１および第３の出力部１０６と接続される。負荷抵抗１４２−２は、一方の端子が電源ＶＤＤと接続され、他方の端子が負荷スイッチ１４４を介して出力線１４１および第３の出力部１０６と接続される。本実施例においては、負荷部１０２が基準信号出力部として機能する。

出力部１０６は電圧フォロワで動作する差動アンプ１４５を例示しているが、この形式に限定するものではない。

次に、図２を参照しながら光電変換装置１００の動作を説明する。

図２のタイミング図において、１１２、１１７、１２０、１４３、１４４は、図１において同じ符号を付されたスイッチに与えられる制御信号を表している。各スイッチは、制御信号がハイレベルの時にオン、すなわち導通状態となり、制御信号がローレベルの時にはオフ、すなわち非導通状態になるものとする。図２中の１４１は、図１における出力線１４１の電位を示す。また、以下に説明する動作ではスイッチ１１２、１１７、１２０は、１ラインの画素に対して共通に制御される。

まず、リセット期間２０１においてスイッチ１１２が導通し、光電変換素子１１３のアノード、すなわち差動アンプ１１４の非反転入力端子が電源ＶＲＥＳによってリセットされる。

続く蓄積期間２０２では、スイッチ１１２、１１７、１２０、１４３、１４４が全てオフになる。この期間に光電変換素子１１３が光を受けると、光電変換で発生した電荷によって光電変換素子１１３のアノード電位が上昇する。

基準信号検出期間２０３では負荷スイッチ１４３がオンになる。これによって、出力線１４１は負荷スイッチ１４３および負荷抵抗１４２−１を介してＧＮＤに接続される。光電変換装置１００は、このときの出力線１４１の電位を基準信号として、第３の出力部１０６から出力する。

次に、最大値検出期間２０４では、負荷スイッチ１４３が引き続きオンの状態で、最大値検出用スイッチ１１７がオンになる。この期間では、最大値検出用ＮＭＯＳトランジスタ１１６と負荷抵抗１４２−１とでドレイン接地増幅回路を構成する。ここでは１ラインのスイッチ１１７が全て同時にオンになるので、１ラインの画素１０１のうちで最も電位が高いものに接続された第１の出力部１０３に含まれる最大値検出用ＮＭＯＳトランジスタ１１６のみがオンすることになる。従って出力線１４１には、１ラインの画素１０１から出力される信号の最大値が現れる。光電変換装置１００は、このときの出力線１４１の電位を最大値として、第３の出力部１０６から出力する。

その後、最小値検出期間２０５では、スイッチ１１７と１４３がオフになり、替わってスイッチ１２０と１４４とがオンになる。この期間では、最小値検出用ＰＭＯＳトランジスタ１１９と負荷抵抗１４２−２とでドレイン接地増幅回路を構成する。１ラインのスイッチ１２０が全て同時にオンになるので、１ラインの画素１０１のうちで最も電位が低いものに接続された第２の出力部１０４に含まれる最小値検出用ＰＭＯＳトランジスタ１１９のみがオンすることになる。従って出力線１４１には、１ラインの画素１０１から出力される信号の最小値が現れる。光電変換装置１００は、このときの出力線１４１の電位を最小値として、第３の出力部１０６から出力する。

以上で説明した光電変換装置１００の動作に関して、出力線１４１の充放電を行う電流に着目する。本実施例では、基準信号検出期間２０３で出力線１４１を低い電位の基準信号に設定した後に、最大値検出期間２０４に出力線１４１の電位を上昇させ、その後に最小値検出期間２０５で出力線１４１の電位を下降させる。この動作で注目すべきなのは、最大値検出期間２０４では、最大値検出用ＮＭＯＳトランジスタ１１６を流れるソース電流によって出力線１４１が充電される点である。同様に、最小値検出期間２０５では、最小値検出用ＰＭＯＳトランジスタ１１９を流れるシンク電流によって出力線１４１が放電されることである。

光電変換装置においては、信号を検出する精度が重要である。図には示していないが、出力線１４１はインピーダンスを持つので、出力電流が大きい場合には、このインピーダンスと出力線１４１を流れる電流による電圧降下がオフセットとして信号の検出精度に影響を及ぼす。そのため、信号を第３の出力部から出力する時の安定状態において、出力線１４１を流れる電流を大きくすることは困難である。また、光電変換装置では消費電力の低減も重要なので、この理由からも安定状態において出力線１４１を流れる電流を大きくすることは困難である。そのため、負荷抵抗１４２が持つ抵抗値はある程度よりも大きく設定する必要がある。

以上の理由のために、負荷抵抗１４２に比べて、最大値検出用ＮＭＯＳトランジスタ１１６や最小値検出用ＰＭＯＳトランジスタ１１９の方が、流せる電流量が多い。そのため、最大値検出期間や最小値検出期間において、トランジスタ１１６や１１９を流れる電流を用いることで出力線１４１を高速に充放電させることが可能となる。

また、負荷抵抗１４２に換えて定電流源を用いても本発明の効果は得られる。半導体基板上に形成される光電変換装置では、基板の面積などの様々な制約があり、定電流源を流れる電流量を大きくするのは困難であるため、定電流源では出力線１４１の高速な充放電を行うことが困難である。これに対して、本発明によれば、最大値または最小値検出用トランジスタを流れる電流を用いて出力線１４１の充放電を行うので、信号出力の応答速度を向上させることができる。

本実施例では、基準信号のレベルに対して最大値信号のレベルが高い場合を例に取って説明したが、本発明はこれに限定されない。例えば、基準信号検出期間２０３に、スイッチ１４３の代わりにスイッチ１４４をオンさせることを考える。この場合には、基準信号は最大値信号よりも高い電位となるので、基準信号検出期間の次に最小値検出期間に示した動作を行い、さらにその後に最大値検出期間に示した動作を行う。この順序であっても、出力線１４１の充放電はトランジスタ１１６または１１９を流れるソースあるいはシンク電流で行われるので、出力線１４１を高速に充放電することが可能となる。

（実施例２）
図３と４とを参照しながら本発明に係る第２の実施例を説明する。

図１に示した光電変換装置１００との違いは、遮光画素１０５と遮光画素出力部１０７とが追加された点である。図１と同じ構成要素には同じ符号を付しているので、以下では図１との相違点を中心に説明を行う。

遮光画素１０５は、等価回路としては画素１０１と同じであるが、遮光画素１０５の光電変換素子１１３は光が入射しないように遮光されている。また、遮光画素出力部１０７は、第２の出力部１０４と同じ構成となっている。本実施例においては、遮光画素出力部１０７が基準信号出力部として機能する。

次に、図４に示す動作を説明する。実施例１に係る動作との相違点は、基準信号検出期間４０３の動作である。実施例１に係る基準信号検出期間２０３では、負荷スイッチ１４３をオンにすることで、出力線１４１を基準の電位に設定したが、本実施例では遮光画素出力部１０７の出力によって出力線１４１を基準の電位に設定する。そのために、基準信号検出期間４０３ではスイッチ１３１と１４４をオンにしている。

遮光画素１０５における光電変換素子１１３には光が入射しないために最大値および最小値の電位よりも低い。そのため、図４に示すように、基準信号読み出し期間、最大値検出期間、最小値検出期間の順に動作を行うことで、出力線１４１の充放電を、負荷抵抗ではなく、トランジスタ１１６を流れるソース電流または１１９を流れるシンク電流によって行うことができる。従って、信号出力の応答速度を向上させることができる。

本実施例に特有の効果としては、基準信号として遮光画素の信号を用いているので、光電変換素子１１３で発生する暗電流の補正をすることができることがある。基準信号に含まれる暗電流成分により、最大値および最小値信号に含まれる暗電流成分を低減することができるので、ＡＦセンサとして用いた場合の合焦精度を向上させることが可能になる。

ところで、図２や４において、基準信号検出期間までの間の出力線１４１の電位は不定状態にある。仮にこの不定状態が、基準信号出力部によって設定する基準信号レベルよりも高い場合には、本実施例によれば遮光画素出力部１０７に含まれるＰＭＯＳトランジスタ１１９によって出力線１４１を放電させるので、実施例１の構成と比べて高速化を図ることができる。

なお、実施例１で説明したように、負荷抵抗１４２に換えて定電流源を用いても良い。

（実施例３）
図５を用いて本発明に係る第３の実施例を説明する。

実施例１との違いは、本実施例では、第１の出力部１０３のみが設けられた画素１０１と、第２の出力部１０４のみが設けられた画素１０１とが、交互に配列されている点にある。この構成によれば、出力線１４１に接続されるスイッチ１１７および１２０の数が半減するので、出力線１４１に係る寄生インピーダンスが低減され、信号出力の応答速度の更なる向上を実現できる。

光電変換装置５００の動作は、図２に示したタイミングで動作させることができるので詳細な説明は割愛するが、本実施例では、それぞれ１画素おきの信号を用いて１ラインのほぼ最大値およびほぼ最小値の信号を検出することができる。

本実施例によれば、第１および第２の出力部の数を減少させることにより出力線に係る寄生インピーダンスを低減でき、信号出力の応答速度の更なる向上が果たされる。また、実施例１に比して第１および第２の出力部が占める面積を低減することができるので、光電変換装置の縮小化という利点をもたらす。

なお、本実施例においても実施例２と同様に、遮光画素を基準信号の検出に用いても良い。

（実施例４）
図６および７を用いて本発明に係る第４の実施例を説明する。

図６に示す光電変換装置６００において、図１と同じ構成要素には同じ符号を付しているので、以下では図１との相違点を中心に説明を行う。

実施例１では、出力線１４１に対して全ての第１および第２の出力部が接続されていた。これに対して、本実施例では、第１の出力部１０３のみが接続された最大値出力線６０１と、第２の出力部１０４のみが接続された最小値出力線６０２とが設けられている。さらに、最大値出力線６０１には最大値出力部６１１が、最小値出力線６０２には最小値出力部６１２が設けられている。また、負荷抵抗１４２−１は負荷スイッチ１４３を介して最大値出力線６０１と接続されるとともに、最大値出力スイッチ６０３を介して共通出力線６０５と接続される。また、負荷抵抗１４２−２は負荷スイッチ１４４を介して最小値出力線６０２と接続されるとともに、最小値出力スイッチ６０４を介して信号出力線である共通出力線６０５と接続される。

次に、図７を参照しながら光電変換装置６００の動作を説明する。図７において１１２、１１７、１２０、１４３、１４４、６０３、６０４は、図６における同じ符号が付されたスイッチに与えられる制御信号を意味する。各制御信号は、実施例１と同様に不図示の制御部から供給される。制御信号がハイレベルの時に対応するスイッチはオン、すなわち導通状態となり、制御信号がローレベルの時に対応するスイッチがオフ、すなわち非導通状態となる。図７中の６０５は、共通出力線６０５の電位を表している。また、以下に説明する動作では、スイッチ１１２、１１７、１２０は、１ラインの画素に対して共通に制御される。

まず、リセット期間７０１では、スイッチ１１２がオンになり、光電変換素子１１３のアノード、すなわち差動アンプ１１４の非反転入力端子が電源ＶＲＥＳによってリセットされる。

続く蓄積期間７０２では、スイッチ１１２がオフになり、替わってスイッチ１１７、１２０、１４３、１４４がオンになる。この状態で光電変換素子１１３が入射光を受けると、光電変換で発生した電荷によって光電変換素子１１３のアノード電位が上昇する。蓄積期間７０２では、スイッチ１１７、１２０、１４３、１４４がオンの状態にあるので、１ラインの画素１０１のうちで最も電位が高いものに接続された第１の出力部１０３に含まれる最大値検出用ＮＭＯＳトランジスタ１１６のみがオンすることになる。つまり、蓄積期間７０２では、１ラインの画素１０１の最大値信号をリアルタイムで最大値出力部６１１から得ることができる。同様に、１ラインの画素１０１の最小値信号をリアルタイムで最小値出力部６１２から得ることができる。

基準信号検出期間７０３では、スイッチ１４３はオンの状態が維持される一方でスイッチ１１７、１２０、１４４がオフになり、スイッチ６０３がオンになる。これにより、第１の出力部１０３は最大値出力線６０１から電気的に切り離され、最大値出力線は負荷スイッチ１４３と負荷抵抗１４２−１を介してＧＮＤに接続されるとともに、共通出力線６０５と接続される。光電変換装置６００は、この時の共通出力線６０５の電位を基準信号として第３の出力部１０６から出力される。

最大値検出期間７０４では、スイッチ１４３とスイッチ６０３がオンの状態が維持され、さらにスイッチ１１７がオンになる。この期間では、最大値検出用ＮＭＯＳトランジスタ１１６と負荷抵抗１４２−１とでドレイン接地増幅回路を構成する。ここでは１ラインのスイッチ１１７が全て同時にオンになるので、１ラインの画素１０１のうちで最も電位が高いものに接続された第１の出力部１０３に含まれる最大値検出用ＮＭＯＳトランジスタ１１６のみがオンすることになる。従って共通出力線６０５には、１ラインの画素１０１から出力される信号の最大値が現れる。光電変換装置６００は、このときの共通出力線６０５の電位を最大値として、第３の出力部１０６から出力する。

その後、最小値検出期間７０５では、スイッチ１１７、１４３、６０３がオフになり、替わってスイッチ１２０、１４４、６０４がオンになる。この期間では、最小値検出用ＰＭＯＳトランジスタ１１９と負荷抵抗１４２−２とでドレイン接地増幅回路を構成する。１ラインのスイッチ１２０が全て同時にオンになるので、１ラインの画素１０１のうちで最も電位が低いものに接続された第２の出力部１０４に含まれる最小値検出用ＰＭＯＳトランジスタ１１９のみがオンすることになる。従って共通出力線６０５には、１ラインの画素１０１から出力される信号の最小値が現れる。最小値検出期間７０５ではスイッチ６０４がオンであるので、光電変換装置６００は、このときの共通出力線６０５の電位を最小値として、第３の出力部１０６から出力する。

本実施例では、蓄積期間において最大値信号と最小値信号とをリアルタイムでモニタすることができるので、この信号を基に蓄積時間を決定したり、最大値および最小値検出期間で検出される信号に対するゲインを決定することが容易に行える。

本実施例においても、最大値または最小値検出期間における共通出力線６０５の充放電は、最大値検出用ＮＭＯＳトランジスタ１１６を流れるソース電流または最小値検出用ＰＭＯＳトランジスタ１１９を流れるシンク電流によって行われる。したがって、共通出力線６０５を高速に充放電することができるので、信号出力の応答速度を向上させることができる。

また、本実施例に係る光電変換装置６００に対しても、実施例２と同様に、遮光画素を基準信号の検出に用いても良い。

（実施例５）
図８および９を参照しながら本発明に係る第５の実施例を説明する。

図８に示す光電変換装置８００において、図１と同じ構成要素には同じ符号を付しているので、以下では図１との相違点を中心に説明を行う。

実施例１に係る光電変換装置１００との大きな相違点は、画素１０１では差動アンプ１１４の非反転入力端子が光電変換素子１１３のアノードが接続されていたが、画素８０１では、光電変換素子８１１のカソードが差動アンプ１１４の非反転入力端子に接続される。この構成では、光電変換素子８１１が光を受けると、差動アンプ１１４の非反転入力端子の電位が低下していく。

図９を参照しながら光電変換装置８００の動作を説明する。ここでは、図２に示した動作との相違点に注目して説明を行う。図２に示した動作との主な違いは、基準信号検出期間９０３では負荷スイッチ１４４をオンしていることと、基準信号検出期間９０３に続いて最小値検出期間９０４、最大値検出期間９０５の順で動作が行われることである。本実施例においても、最小値検出期間９０４、最大値検出期間９０５ではそれぞれトランジスタ１１６を流れるソース電流、トランジスタ１１９を流れるシンク電流によって信号出力線である出力線１４１が充放電される。したがって、出力線１４１を高速に充放電することができるので、信号出力の応答速度を向上させることができる。

ところで、光電変換装置は後述する撮像システムに組み込まれて利用される。実施例１で説明した光電変換装置１００では後段の回路の入力レンジに合致しない場合には、本実施例に係る光電変換装置８００を用いることができる。つまり、撮像システムの要求に合わせて光電変換装置を柔軟に設計することを実現しながら、信号出力の応答速度も向上させることができる。

また、本実施例に係る光電変換装置８００に対しても、実施例２と同様に、遮光画素を基準信号の検出に用いても良い。

（実施例６）
図１０は、本発明の第６の実施例に係る撮像システムの構成例であり、第１ないし第５の実施例で説明した光電変換装置のいずれかをデジタルカメラに組み込んだシステムである。１００１は後述するレンズの保護とメインスイッチとを兼ねるバリア、１００２は被写体の光学像を固体撮像装置１００４に結像するレンズ、１００３はレンズを通過した光量を調整するための絞りである。１００４はレンズで結像された被写体を画像信号として取り込む第１の固体撮像装置である。１００５は第１〜第５の実施例で説明した光電変換装置（ＡＦセンサ）を含む焦点検出装置である。

１００６は固体撮像装置１００４や焦点検出装置１００５から出力される信号を信号処理する撮像信号処理装置（信号処理部）、１００７は撮像信号処理装置１００６から出力された信号をアナログデジタル変換するＡ／Ｄ変換器である。１００８はＡ／Ｄ変換器１００７より出力された画像データに対して各種の補正を行ったり、データを圧縮したりする信号処理部である。

１００９は画像データを一時記憶するためのメモリ部、１０１０は外部コンピュータ等と通信するための外部Ｉ／Ｆ回路、１０１１は信号処理部１００８等に各種タイミング信号を出力するタイミング発生部である。１０１２は各種演算とカメラ全体を制御する全体制御・演算部、１０１３は記録媒体制御Ｉ／Ｆ部、１０１４は記録媒体に記録、又は読み出しを行うための半導体メモリ等の着脱可能な記録媒体、１０１５は外部コンピュータである。

次に、上記のデジタルカメラの撮影時の動作について説明する。バリア１００１がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンされ、さらにＡ／Ｄ変換器１００７等の撮像系回路の電源がオンされる。次いで、焦点検出装置１００５から出力された信号を基に、全体制御・演算部１０１２は前記したような位相差検出により被写体までの距離を演算する。その後、レンズ１００２を駆動して合焦しているか否かを判断し、合焦していないと判断したときには、再びレンズ１００２を駆動してオートフォーカス制御を行う。次いで、合焦が確認された後に本露光が始まる。露光が終了すると、固体撮像装置１００４から出力された画像信号はＡ／Ｄ変換器１００７でアナログデジタル変換され、信号処理部１００８を通り全体制御・演算部１０１２によりメモリ部１００９に書き込まれる。その後、メモリ部１００９に蓄積されたデータは全体制御・演算部１０１２の制御により記録媒体制御Ｉ／Ｆ部１０１０を通り着脱可能な記録媒体１０１４に記録される。また、外部Ｉ／Ｆ部１０１０を通り直接コンピュータ等に入力してもよい。

本実施例に係る撮像システムは、先述の各実施例で説明したいずれかの光電変換装置と、光電変換装置から出力された信号を処理する信号処理部とを備えてなる。

（その他）
以上で説明した各実施例では、最大値検出用ＮＭＯＳトランジスタ１１６および最小値検出用ＰＭＯＳトランジスタ１１９を用いた例を示した。しかし、本発明の実施はＭＯＳトランジスタに限定されるものではなく、最大値検出用ＮＭＯＳトランジスタ１１６に換えてＮＰＮトランジスタを、最小値検出用ＰＭＯＳトランジスタ１１９に換えてＰＮＰトランジスタを用いても良い。つまり、第１および第２の出力部は、ドレイン接地ＭＯＳトランジスタまたはコレクタ接地バイポーラトランジスタを含んでいれば良く、信号出力線の充放電には、これらを流れる電流によって行うことで、信号出力の応答速度が向上する。

１００、３００、５００、６００、８００ 光電変換装置
１１０、５１０−１、５１０−２、１０１０ 画素信号出力部
１０１、８０１ 画素
１１３、１０１１ 光電変換素子
１０２ 負荷部
１０３ 第１の出力部
１０４ 第２の出力部
１０５ 遮光画素
１０６ 第３の出力部
１０７ 遮光画素出力部
１１４、１１５、１１１０１４５ 差動アンプ
１１６ 最大値検出用ＮＭＯＳトランジスタ
１１７ 最大値検出用スイッチ
１１９ 最小値検出用ＰＭＯＳトランジスタ
１２０ 最小値検出用スイッチ
１４１ 出力線
１４２−１、１４２−２ 負荷抵抗
１４３、１４４ 負荷スイッチ
６０１ 最大値出力線
６０２ 最小値出力線
６０３ 最大値出力スイッチ
６０４ 最小値出力スイッチ
６０５ 共通出力線
６１１ 最大値出力部
６１２ 最小値出力部

Claims (4)

1. 入射光に応じた信号を出力する画素と、少なくとも第１の出力部と第２の出力部の一方を各々が含む複数の画素信号出力部と、
   複数の前記第１の出力部の出力がそれぞれ第１スイッチを介して接続されるとともに、複数の前記第２の出力部の出力がそれぞれ第２スイッチを介して接続される信号出力線と、
   基準信号を前記信号出力線に出力する基準信号出力部と、
   前記複数の画素信号出力部と前記基準信号出力部の動作を制御する制御部と、を有し、
   前記第１の出力部は前記画素の出力に応じて前記信号出力線の電位を上昇させるドレイン接地ＭＯＳトランジスタまたはコレクタ接地バイポーラトランジスタを備え、
   前記第２の出力部は前記画素の出力に応じて前記信号出力線の電位を低下させるドレイン接地ＭＯＳトランジスタまたはコレクタ接地バイポーラトランジスタを備え、
   前記制御部は、
   前記基準信号出力部に前記基準信号を出力させた後に、
   複数の前記第１スイッチを同時に導通させることにより、前記基準信号よりも高いレベルの信号を、前記信号出力線の電位を上昇させる一のドレイン接地ＭＯＳトランジスタまたはコレクタ接地バイポーラトランジスタから出力させ、
   その後、複数の前記第２スイッチを同時に導通させることにより、前記信号出力線の電位を上昇させる一のドレイン接地ＭＯＳトランジスタまたはコレクタ接地バイポーラトランジスタから出力された信号よりも低いレベルの信号を、前記信号出力線の電位を低下させる一のドレイン接地ＭＯＳまたはコレクタ接地バイポーラトランジスタから出力させること
   を特徴とする光電変換装置。
2. 入射光に応じた信号を出力する画素と、少なくとも第１の出力部と第２の出力部の一方を各々が含む複数の画素信号出力部と、
   複数の前記第１の出力部の出力がそれぞれ第１スイッチを介して接続されるとともに、複数の前記第２の出力部の出力がそれぞれ第２スイッチを介して接続される信号出力線と、
   基準信号を前記信号出力線に出力する基準信号出力部と、
   前記複数の画素信号出力部と前記基準信号出力部の動作を制御する制御部と、を有し、
   前記第１の出力部は前記画素の出力に応じて前記信号出力線の電位を上昇させるドレイン接地ＭＯＳトランジスタまたはコレクタ接地バイポーラトランジスタを備え、
   前記第２の出力部は前記画素の出力に応じて前記信号出力線の電位を低下させるドレイン接地ＭＯＳトランジスタまたはコレクタ接地バイポーラトランジスタを備え、
   前記制御部は、
   前記基準信号出力部に前記基準信号を出力させた後に、
   複数の前記第２スイッチを同時に導通させることにより、前記基準信号よりも低いレベルの信号を、前記信号出力線の電位を低下させる一のドレイン接地ＭＯＳまたはコレクタ接地バイポーラトランジスタから出力させ、
   その後、複数の前記第１スイッチを同時に導通させることにより、前記信号出力線の電位を低下させる一のドレイン接地ＭＯＳトランジスタまたはコレクタ接地バイポーラトランジスタから出力された信号よりも高いレベルの信号を、前記信号出力線の電位を上昇させる一のドレイン接地ＭＯＳトランジスタまたはコレクタ接地バイポーラトランジスタから出力させること
   を特徴とする光電変換装置。
3. 前記基準信号出力部は、遮光された光電変換素子を含むことを特徴とする請求項１または２に記載の光電変換装置。
4. 請求項１乃至３のいずれかに記載の光電変換装置と、
   前記光電変換装置から出力された信号を処理する信号処理部と、を備えることを特徴とする撮像システム。