JP4280446B2 - 固体撮像装置及びそれを用いた撮像装置 - Google Patents
固体撮像装置及びそれを用いた撮像装置 Download PDFInfo
- Publication number
- JP4280446B2 JP4280446B2 JP2002020358A JP2002020358A JP4280446B2 JP 4280446 B2 JP4280446 B2 JP 4280446B2 JP 2002020358 A JP2002020358 A JP 2002020358A JP 2002020358 A JP2002020358 A JP 2002020358A JP 4280446 B2 JP4280446 B2 JP 4280446B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- imaging device
- solid
- state imaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Studio Devices (AREA)
- Focusing (AREA)
- Automatic Focus Adjustment (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、オートゲインコントロール（ＡＧＣ）機能を有する固体撮像装置及びそれを用いた撮像装置に関し、特に、ディジタルカメラもしくはアナログ（銀塩）カメラ等に用いられるオートフォーカス用固体撮像装置に関するものである。
【０００２】
【従来の技術】
図８は従来のＡＧＣ機能を搭載したオートフォーカス用固体撮像装置の一例を示す回路ブロック図である。同図において、７００は半導体チップ（半導体基板）、７０１はＡＦ回路ブロック、７０２は駆動回路ブロック、７０３はＡＧＣ回路ブロック、７０４は電源回路ブロック、７０５はマルチプレクサ（ＭＰＸ）ブロック、７０６はゲイン可変型信号増幅回路ブロック、７０７は外部に設けられたマイクロコンピュータ（以下マイコンという）である。
【０００３】
ＡＦ回路ブロックのＡＦセンサは、本願出願人が先に特開２０００−１８０７０６、特開２０００−７８４７２等で提案した回路である。また、駆動回路ブロック７０２はＡＦ回路ブロック７０１の駆動を行い、ＡＧＣ回路ブロック７０３はＡＦセンサのフォトダイオードの蓄積時間を制御する。電源回路ブロック７０４は後述する比較電圧ＶＢＢをＡＧＣ回路７０３に供給し、マルチプレクサ（ＭＰＸ）７０５はＡＦ回路ブロック７０１の各種出力（最小値信号、最大値信号、ＡＦ像信号）を選択しシリアルに出力する。信号増幅回路７０６はマルチプレクサ（ＭＰＸ）７０５の出力にゲインをかけて出力する。
【０００４】
図９はＡＧＣ回路７０３の具体的な回路図を示す。同図において、７０８は最大値信号用の入力バッファアンプ、７０９は最小値信号用のバッファアンプ、７１０は最大値と最小値の差動出力を行うための差動増幅回路、７１１は差動増幅回路７１０からの差動出力と基準電位（ＶＢＢ）を比較するためのコンパレータ回路である。
【０００５】
次に、従来のオートフォーカス用固体撮像装置の動作シーケンスを図１０のフローチャートを用いて説明する。同図において、まず、最初のリセット期間においてフォトダイオードに蓄積されている電荷のリセットを行う（Ｓ１０１）。リセット終了後、フォトダイオードを蓄積状態にして光電荷の蓄積を開始する（Ｓ１０２）。蓄積開始と同時に全画素或いは一部の画素からの最大値信号と最小値信号のモニタによる蓄積時間制御を行う（Ｓ１０２）。
【０００６】
即ち、ＡＧＣ回路７０３において差動増幅回路７１０で最大値信号と最小値信号の差分演算を行い、コンパレータ回路７１１でその差信号と基準電位（ＶＢＢ）の比較演算を行う。そして、コンパレータ回路７１１の出力が反転するまで蓄積を続け（Ｓ１０３）、コンパレータ回路７１１の出力が反転したところで蓄積を終了する（Ｓ１０４）。但し、蓄積中にシステムで設定された最大蓄積時間に達した場合には、コンパレータ回路７１１の出力が反転しない状態でも、その時点で蓄積を強制的に終了する（Ｓ１０５）。これは、例えば、超低輝度撮影状態の場合、或いは超低コントラスト被写体の場合等である。
【０００７】
次いで、蓄積終了時の差信号のレベルに応じて信号増幅回路７０６のゲインを決定し（Ｓ１０６）、更に、ＡＦ回路からの最小値信号を所定の基準レベルでクランプし（Ｓ１０７）、そのクランプレベルを暗時出力レベルとしてＡＦ像信号を増幅出力する（Ｓ１０８）。
【０００８】
このような蓄積時間制御とゲイン制御により、センサのダイナミックレンジを拡大することで幅広い輝度範囲でのオートフォーカスが可能となる。また、ＡＦセンサの動作シーケンスにおいてリセット動作は数μｓ、蓄積時間は数μｓ〜数１００ｍｓ、読み出しは数１０μｓであるため、ＡＦセンサの消費電力はほぼ蓄積時の消費電流で決まる。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記従来のオートフォーカス用固体撮像装置では、オートゲインコントロールを行うＡＧＣ回路の回路規模が大きく、ＡＦ回路ブロック７０１内に設けられている最小値検出回路と最大値検出回路が蓄積期間中、常に動作しているため、チップサイズの縮小化が困難で、低消費電力化が困難であるといった問題点があった。特に、多点測距用の固体撮像装置においてこのＡＧＣ回路の規模の大型化と消費電力の増加は深刻な問題となっていた。
【００１０】
本発明は、上記従来の問題点に鑑みなされたもので、その目的は、ＡＧＣ回路の規模を小さくでき、消費電力も低減することが可能な固体撮像装置及びそれを用いた撮像装置を提供することにある。
【００１１】
【課題を解決するための手段】
本発明の固体撮像装置は、上記目的を達成するため、光電変換を行う複数の光電変換素子、１つの前記光電変換素子にそれぞれ対応して設けられ、前記光電変換素子からの最大値信号を検出する最大値検出回路及び前記光電変換素子の最小値信号を検出する最小値検出回路、光信号の蓄積時間制御を行う蓄積時間制御回路、蓄積終了時の光電変換素子の出力信号を増幅するゲイン可変型増幅回路を備えた固体撮像装置において、前記蓄積時間制御回路は、前記最大値信号のみで蓄積時間制御を行い、前記蓄積時間制御回路による蓄積終了後に、前記最大値信号及び前記最小値信号を読み出し、当該最大値信号と最小値信号の差信号に応じて前記ゲイン可変型増幅回路のゲインを決定すると共に、前記ゲイン決定後に前記ゲイン可変型増幅回路に前記最小値信号を読み出し、且つ、当該最小値信号をクランプした後、前記ゲイン可変型増幅回路により前記設定されたゲインでＡＦ像信号を増幅出力することを特徴とする。
【００１２】
本発明においては、蓄積時間制御回路の回路規模を縮小でき、チップサイズの縮小化と消費電力の低減が可能となる。また、信号の最小値基準の出力が可能となるため、コントラストの低い被写体においても、信号振幅の大きいＡＦ信号を出力でき、高精度のＡＦ動作が可能となる。また、蓄積期間中は最小値検出回路の動作期間を短縮することにより、更なる消費電力の低減が可能となる。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１４】
（第１の実施形態）
図１は本発明の固体撮像装置の第１の実施形態の構成を示すブロック図である。なお、本実施形態においては電子蓄積型のフォトダイオードを用いており、光が入射するとフォトダイオードの電位は下がる特性を示す。また、本実施形態において最大値信号は電位変化量が最大である信号と定義する。
【００１５】
図１において、１００は半導体チップ（半導体基板）、１０１はＡＦ回路ブロック、１０２は駆動回路ブロック、１０３はＡＧＣ回路ブロック、１０４は電源回路ブロック、１０５はマルチプレクサ（ＭＰＸ）ブロック、１０６はゲイン可変型信号増幅回路ブロックである。これらの回路ブロックは半導体チップ１００上に集積化されている。１０７は外部に設けられたマイクロコンピュータ（マイコン）である。なお、図１では測光を行う測光回路（ＡＥ回路）については省略している。
【００１６】
ＡＦ回路ブロック１０１は、図１に示すようにＡ像（基準部）とＢ像（参照部）との１組の回路ブロックから成っていて、それぞれの回路ブロックはフォトダイオードアレイ、センサアンプアレイ、ノイズ除去回路アレイ、最小値検出回路アレイ、ノイズ除去回路アレイ、最大値検出回路アレイ（信号出力回路アレイを兼ねている）、シフトレジスタ（走査回路）を含んでいる。
【００１７】
フォトダイオードアレイは光電変換を行うＰＮ接合ダイオード、センサアンプアレイはフォトダイオードの光電変換信号を増幅する差動増幅回路、最大値検出回路アレイは差動増幅回路からの信号の最大値を検出するための回路、最小値検出回路アレイは差動増幅回路からの信号の最小値を検出するための回路、シフトレジスタ（走査回路）はセンサ信号をシリアル出力するための回路である。最大値検出回路、最小値検出回路は各々ノイズ除去回路を含んでいる。
【００１８】
これらの構成要素については図２の回路で詳細に説明する。なお、図１ではＡＦ回路ブロック１０１はＡ像（基準部）とＢ像（参照部）の１組の回路ブロックを含んでいるが、これは、少なくとも１組あれば良い。また、ＡＦ回路ブロック１０１におけるＡ像（基準部）とＢ像（参照部）の対により位相差検出による測距を行う。
【００１９】
駆動回路ブロック１０２はマイコン１０７と通信を行い、ＡＦ回路ブロック１０１の駆動を行う。ＡＧＣ回路ブロック１０３はＡＦ回路ブロック１０１内のフォトダイオードの蓄積時間を制御する。電源回路ブロック１０４は後述するように比較電圧ＶＢＢをＡＧＣ回路１０３、基準電圧ＡＲＥＦ１、ＡＲＥＦ２を信号増幅回路１０６に供給する。マルチプレクサ（ＭＰＸ）１０５はＡＦ回路ブロック１０１からの最小値信号、最大値信号、ＡＦ像信号の各出力を選択しシリアルに出力する。信号増幅回路１０６はＭＰＸ１０５の出力にゲインをかけて出力する。
【００２０】
図２は図１のＡＦ回路１０１の具体的な回路を示す回路図である。同図に示すＣＭＯＳリニア型ＡＦセンサは、本出願人が特開２０００−１８０７０６、特開２０００−７８４７２等で提案したＡＦセンサである。なお、図２に示す１つのＡＦセンサユニットが図１のＡ像やＢ像の１つの回路ブロックに対応する。
【００２１】
同図において、１は光電変換を行うＰＮ接合フォトダイオード、２はＰＮフォトダイオード１の電位をＶＲＥＳにリセットするリセット用ＭＯＳトランジスタ、３はＰＮ接合フォトダイオード１で発生した電荷を増幅するための差動増幅回路、４は差動増幅回路３の出力電圧をメモリするためのＭＯＳ容量、５はメモリスイッチ用ＭＯＳトランジスタ、６はＭＯＳ容量４に保持された電荷の増幅読み出しを行うためのソースフォロワ回路である。
【００２２】
ここで、ソースフォロワ回路６の出力を差動増幅回路３にフィードバックすることにより、出力電圧のオフセットバラツキとゲイン低下を抑えることが可能となる。また、７はクランプ容量、８はクランプ電位を入力するためのＭＯＳスイッチであり、６と７でクランプ回路を構成している。９〜１２はスイッチ用ＭＯＳトランジスタ、１３は最小値検出用差動増幅器（最小値検出回路）、１４は最大値検出用差動増幅器（最大値検出回路）であり、それぞれの差動増幅器は電圧フォロワ回路を構成している。
【００２３】
また、１５は最小値出力用ＭＯＳスイッチ、１６は最大値出力用ＭＯＳスイッチ、１７はＯＲゲート、１８、１９は定電流用ＭＯＳトランジスタ、２０は走査回路である。最小値検出回路１３には最終段がＮＭＯＳのソースフォロワ回路、最大値検出回路１４には最終段がＰＭＯＳのソースフォロワ回路が用いられている。２１は画素からのＡＦ信号が出力される共通出力線である。
【００２４】
本回路構成において、最大値検出回路１４と最小値検出回路１３の前段にフィードバック型のノイズクランプ回路を設けることにより、フォトダイオード１で発生するリセットノイズと、センサアンプ、最大値検出回路１４、最小値検出回路１３で発生するFPNの除去が可能となっている。また、最終出力段にソースフォロワ形式である電圧フォロワ回路が画素毎に設けられ、最大値出力時には各電圧フォロワの出力段の定電流源をオフにして、定電流源に接続された出力線に共通接続することにより映像信号の最大値を得ることができる。また、ＡＦ像信号出力時には、各電圧フォロワの出力段の定電流源をオンにして、各電圧フォロワ回路を順次出力線に接続することにより、シリアルな映像信号を得ることができる。この動作により、最大値検出回路とＡＦ像信号出力回路が兼用となるため、チップの小型化が可能となる。
【００２５】
図３はＡＧＣ回路１０３の具体的な回路図を示す。同図において、１０８はＡＦ回路ブロックからの最大値信号の入力バッファアンプ、１０９はバッファアンプ１０８からの最大値信号と電源回路１０４からの比較電位ＶＢＢを比較するためのコンパレータ回路である。本実施形態では、図３に示すようにＡＧＣ回路１０３の回路規模が図９の従来例の回路規模と比較して大幅に簡単化されていることが分かる。即ち、図９の最小値信号用のバッファアンプ７０９、差動増幅アンプ７１０、抵抗器が不要となっており、その分構成が簡単化されている。これは、後述するように蓄積時間制御を最大値信号のみを用いて行うためである。
【００２６】
図４はゲイン可変型信号増幅回路１０６の具体的な回路図を示す。同図において、１１０はＡＦ回路ブロックからの信号の入力バッファアンプ、１１１は初段増幅回路、１１２は次段増幅回路である。ゲインは初段増幅回路１１１のゲインと次段増幅回路１１２のゲインの組み合わせで設定される。また、各増幅回路の入力段にクランプ回路を設けて、アンプのオフセット除去を可能としている。
【００２７】
前段の増幅回路１１１のクランプ回路はコンデンサＣ１とスイッチ素子Ｓ１から成り、次段の増幅回路１１２のクランプ回路はコンデンサＣ２とスイッチ素子Ｓ４から成っている。なお、図４のＲ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６は抵抗器、Ｓ２、Ｓ３、Ｓ５〜Ｓ８はスイッチ素子である。これらの抵抗器とスイッチ素子はゲイン設定に用いられる。また、図４に示す基準電圧ＡＲＥＦ１、ＡＲＥＦ２はそれぞれ電源回路１０４から供給される。
【００２８】
次に、図５のフローチャートを用いて本実施形態の動作について説明する。なお、ＡＦ回路の制御は駆動回路１０２からの制御信号により行う。図５において、まず、最初のリセット期間においてフォトダイオード１に蓄積されている電荷のリセットを行う（Ｓ１０１）。これは、マイコン１０７の制御に基づいて駆動回路１０２からの制御信号によりリセット用ＭＯＳトランジスタ２をオンすることによって行う。
【００２９】
リセット終了後、フォトダイオード１を蓄積状態にして光電荷の蓄積を開始する（Ｓ１０２）。また、蓄積開始と同時に全画素或いは一部の画素からの最大値信号のモニタによる蓄積時間制御を行う（Ｓ１０２）。即ち、ＡＧＣ回路１０３において最大値信号と電源回路１０４からの基準電圧ＶＢＢの比較演算をコンパレータ回路１０９で行い（Ｓ１０３）、コンパレータ回路１０９の出力が反転したところで蓄積を終了する（Ｓ１０４）。
【００３０】
但し、システムで設定された最大蓄積時間に達した場合には、コンパレータ出力が反転しない状態でも、その時点で蓄積を終了する（Ｓ１０５）。これは、例えば、超低輝度撮影状態の場合等である。蓄積期間中は最小値検出回路１３のバイアスをオフすることで消費電流の低減を行う。これは、例えば、最小値検出回路のような増幅回路には定電流回路が設けられているので、この定電流回路のバイアスをオフすることで最小値検出回路の電流をオフすることで実現可能である。
【００３１】
蓄積動作を終了すると、信号増幅回路１０６のゲイン設定を行う。本実施形態の場合、ゲイン設定は外付けのマイコン１０７で行う。具体的には、先ず、ＡＦセンサから最小値信号と最大値信号をマイコン１０７へ読み出す（Ｓ１０６）。マイコン１０７では最小値信号と最大値信号の差動演算を行い、その演算結果を基にしたゲイン判定を行う。具体的には、最小値信号と最大値信号の差分に応じてゲイン判定を行い、差分が大きいほどゲインを小さく、差分が小さいほどゲインを大きくするというようにゲインの判定を行う。
【００３２】
マイコン１０７はゲインの演算処理を終了すると、駆動回路１０２を介して信号増幅回路１０６にゲイン設定通信を行い、信号増幅回路１０６のゲイン設定を行う（Ｓ１０７）。ゲインの設定は図４の増幅回路においてゲイン判定結果に応じてスイッチ素子Ｓ２〜Ｓ３、或いはスイッチ素子Ｓ５〜Ｓ８のうちオンするスイッチ素子を選択し、増幅回路１１１、１１２の帰還抵抗器の抵抗値を選択することで行う。なお、このゲイン設定は、×１,×２,×４,×８,×１６,×３２のように２倍毎に設定するのがシステムにおいて好ましい。
【００３３】
信号増幅回路１０６のゲインを設定すると、ＡＦ像信号の読み出し動作を行う。これは、先ず、最小値信号の読み出しを行い、図４の回路において初段のクランプ回路のスイッチ素子Ｓ１と次段のクランプ回路のスイッチ素子Ｓ４をオンし、それぞれ基準電圧ＡＲＥＦ１、ＡＲＥＦ２にクランプする（Ｓ１０８）。その後、スイッチ素子Ｓ１、Ｓ４をオフしてＡＦ像信号をＡＦ回路ブロックから読み出し、増幅回路１１１、１１２で設定されたゲインを掛けてＡＦ像信号のシリアル出力を行う（Ｓ１０９）。
【００３４】
最終的なＡＦ出力信号は、
ＡＦ出力信号＝ＡＲＥＦ２＋ＧAGC×(ＳIN−ＳMIN)
となる。ここで、ＧAGCはＡＧＣゲイン（増幅回路１１１と１１２のゲイン）、ＳINはＡＦ回路ブロックから信号増幅回路へ入力されるＡＦ像信号、ＳMINはＡＦ像信号の最小値信号電圧である。
【００３５】
このように本実施形態では、最大値信号のみによる蓄積時間制御が終了した後に、最小値信号と最大値信号を再度読み出して、その最大値信号と最小値信号の差信号に応じて外部のマイコン１０７によりＡＧＣゲインを決定することにより、コントラストの高い（最大値と最小値の差が大きい）ＡＦ像信号を得ることが可能となる。これは、高輝度撮影下の低コントラストな被写体像のオートフォーカスを行う場合に、特に絶大な効果を発揮する。また、蓄積期間中は最小値検出回路の動作は必要なく、動作するのはゲイン決定のための読み出し時の短期間のみであるため、消費電力を従来よりも大幅に低減できることも特徴である。
【００３６】
更に、本実施形態では、ＡＦセンサはＣＭＯＳセンサで構成されているため、各種のＣＭＯＳ回路（アナログ、ディジタル）との整合性も良く、各種周辺回路をオンチップによるインテリジェント化も同時に可能となる。このように本実施形態では、従来と同等の測距性能でありながらチップ面積が小さい低消費電力のオートフォーカス用固体撮像装置を実現できる。なお、本発明はＣＭＯＳセンサのみならず、例えば、ＣＣＤ、ＢＡＳＩＳ、ＳＩＴ、ＣＭＤ、ＡＭＩ等にも応用可能である。
【００３７】
（第２の実施形態）
図６は本発明の固体撮像装置の第２の実施形態を示す回路ブロック図である。なお、図６では第１の実施形態と同一部分は同一符号を付けて説明を省略する。第１の実施形態ではマイコン１０７がゲイン判定を行うと説明したが、本実施形態では半導体チップ１００上にゲイン判定用のゲイン判定回路１１３を設けている。その他の構成は、第１の実施形態と同様である。
【００３８】
本実施形態では、第１の実施形態において外部マイコン１０７に搭載していたゲイン判定機能（ゲイン判定回路１１３）をＡＦセンサ上にオンチップさせているので、マイコン側の負荷を低減することができる。但し、ＡＦセンサの消費電流とチップサイズがトレードオフとなるため、マイコン１０７側に演算機能がない場合や、マイコン性能が低い場合に、本実施形態の構成を採用することが望ましい。
【００３９】
ここで、第１、第２の実施形態において蓄積時間を制御するための最大値信号の対象とする画素数、ゲイン設定を制御するための最小値信号の対象とする画素数は、使用するＡＦシステムに合わせて以下の様に設定するのが良い。
（１）最大値検出を全画素、最小値検出を中央付近の画素
（２）最大値検出を中央付近の画素、最小値検出も中央付近の画素
（３）最大値検出を全画素、最小値検出も全画素
（４）最大値検出を中央付近の画素、最小値検出を全画素
このような設定は配線の接続で簡単に変更可能のため、カメラ側の設計要求に応じて設計すればよい。従って、上記実施形態の固体撮像装置において蓄積時間とゲイン設定の対象となる画素領域のレイアウトの自由度の高い設計が可能となる。
【００４０】
（第３の実施形態）
次に、第１、第２の実施形態で説明した固体撮像装置を用いた撮像装置について説明する。図７は第３の実施形態を説明するための固体撮像装置をレンズシャッタディジタルコンパクトカメラ（撮像装置）に用いた場合の一実施形態を示すブロック図である。図７において、２０１はレンズのプロテクトとメインスイッチを兼ねるバリア、２０２は被写体の光学像を固体撮像素子２０４に結像するレンズ、２０３はレンズ２０２を通った光量を可変するための絞り、２０４はレンズ２０２で結像された被写体を画像信号として取り込むための固体撮像素子である。
【００４１】
また、２０５は上記第１、第２の実施形態で説明した固体撮像装置である。これは、例えば、図１の実施形態のものを用いるものとする。また、ここでは２０４の固体撮像素子と区別するため測光測距用固体撮像装置という。２０６は固体撮像素子２０４や測光測距用固体撮像装置２０５から出力される画像信号、測光信号、測距信号をアナログ−ディジタル変換するＡ／Ｄ変換器である。
【００４２】
２０８はＡ／Ｄ変換器２０７より出力された画像データに各種の補正を行ったりデータを圧縮する信号処理部、２０９は固体撮像素子２０４、撮像信号処理回路２０６、Ａ／Ｄ変換器２０７、信号処理部２０８等に各種タイミング信号を出力するタイミング発生部、２１０は各種演算とカメラ全体を制御する全体制御・演算部、２１１は画像データを一時的に記憶するためのメモリ部である。
【００４３】
更に、２１２は記録媒体に記録または読み出しを行うためのインターフェース部、２１３は画像データの記録または読み出しを行うための半導体メモリ等の着脱可能な記録媒体、２１４は外部コンピュータ等と通信するためのインターフェース部である。
【００４４】
次に、このようなレンズシャッタディジタルコンパクトカメラの撮影時の動作について説明する。バリア２０１がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、更にＡ／Ｄ変換器２０７等の撮像系回路の電源がオンされる。
【００４５】
固体撮像装置２０５のＡＦ回路ブロックから出力された信号をもとに三角測距法により被写体までの距離の演算を全体制御・演算部２１０で行う。その後、レンズ２０２の繰り出し量を算出し、レンズ２０２を所定の位置まで駆動して合焦させる。
【００４６】
次いで、露光量を制御するために、固体撮像装置２０５のＡＥセンサから出力された信号をＡ／Ｄ変換器２０７で変換した後、信号処理部２０８に入力し、そのデータを基に露出の演算を全体制御・演算部２１０で行う。この測光を行った結果により明るさを判断し、その結果に応じて全体制御・演算部２１０は絞り２０３とシャッタスピードを調節する。
【００４７】
その後、露光条件が整った後に固体撮像素子２０４での本露光が始まる。露光が終了すると、固体撮像素子２０４から出力された画像データはＡ／Ｄ変換器２０７でＡ−Ｄ変換され、信号処理部２０８を通り全体制御・演算部２１０によりメモリ部２１１に書き込まれる。その後、メモリ部２１１に蓄積されたデータは全体制御・演算部２１０の制御により記録媒体制御Ｉ／Ｆ部２１２を通り着脱可能な記録媒体２１３に記録される。また、外部Ｉ／Ｆ部２１４を通り直接コンピュータ等に入力してもよい。なお、本発明の固体撮像装置はディジタルコンパクトカメラだけでなく、銀塩カメラ等にも使用できる。
【００４８】
【発明の効果】
以上説明したように本発明によれば、蓄積時間制御は最大値信号のみを用いて行い、ゲイン制御は最小値信号と最大値信号を用いて行うことにより、小規模且つ低消費電力の回路でＡＧＣ動作を行う固体撮像装置を実現することができる。従って、本発明の固体撮像装置を用いることにより、オートフォーカスカメラの小型化と低価格化を実現することができる。また、低コントラスト被写体像に対してもオートフォーカスが可能な高性能コンパクトカメラを実現でき、更に、固体撮像装置の低消費電力化により従来よりも電池寿命が長い使い勝手の良いオートフォーカスカメラを同時に実現することができる。
【図面の簡単な説明】
【図１】本発明の固体撮像装置の第１の実施形態の構成を示す図である。
【図２】図１の実施形態のＡＦ回路を示す回路図である。
【図３】図１の実施形態のＡＧＣ回路を示す回路図である。
【図４】図１の実施形態の信号増幅回路を示す回路図である。
【図５】図１の実施形態の動作を示すフローチャートである。
【図６】本発明の第２の実施形態の構成を示す図である。
【図７】本発明の固体撮像装置を用いた撮像装置の一実施形態を示すブロック図である。
【図８】従来例のオートフォーカス用固体撮像装置を示す図である。
【図９】図８の装置に用いられるＡＧＣ回路を示す回路図である。
【図１０】図８の従来装置の動作を示すフローチャートである。
【符号の説明】
１ ＰＮ接合フォトダイオード
２ リセットＭＯＳトランジスタ
３ ＣＭＯＳ差動増幅回路
４ ＭＯＳ容量
５ メモリスイッチ用ＭＯＳトランジスタ
６ ソースフォロワ回路
７ クランプ容量
８ クランプＭＯＳスイッチ
９〜１２ ＭＯＳスイッチ
１３ 最小値検出回路
１４ 最大値検出回路
１５、１６ ＭＯＳスイッチ
１７ ＯＲ回路
１８、１９ 定電流ＭＯＳトランジスタ
２０ 走査回路
２１ 共通出力線
１００ 半導体チップ
１０１ ＡＦ回路ブロック
１０２ 駆動回路ブロック
１０３ ＡＧＣ回路ブロック
１０４ 電源回路ブロック
１０５ マルチプレクサ（ＭＰＸ）ブロック
１０６ ゲイン可変型信号増幅回路ブロック
１０７ マイコン
１０８ 入力バッファアンプ
１０９ コンパレータ回路
１１０ 入力バッファアンプ
１１１、１１２ 増幅回路
１１３ ゲイン判定回路
２０２ レンズ
２０３ 絞り
２０４ 固体撮像素子
２０５ 測光測距用固体撮像装置
２０６ 撮像信号処理回路
２０７ Ａ／Ｄ変換器
２０８ 信号処理部
２１０ 全体制御・演算部
２１１ メモリ部
２１３ 記録媒体
【発明の属する技術分野】
本発明は、オートゲインコントロール（ＡＧＣ）機能を有する固体撮像装置及びそれを用いた撮像装置に関し、特に、ディジタルカメラもしくはアナログ（銀塩）カメラ等に用いられるオートフォーカス用固体撮像装置に関するものである。
【０００２】
【従来の技術】
図８は従来のＡＧＣ機能を搭載したオートフォーカス用固体撮像装置の一例を示す回路ブロック図である。同図において、７００は半導体チップ（半導体基板）、７０１はＡＦ回路ブロック、７０２は駆動回路ブロック、７０３はＡＧＣ回路ブロック、７０４は電源回路ブロック、７０５はマルチプレクサ（ＭＰＸ）ブロック、７０６はゲイン可変型信号増幅回路ブロック、７０７は外部に設けられたマイクロコンピュータ（以下マイコンという）である。
【０００３】
ＡＦ回路ブロックのＡＦセンサは、本願出願人が先に特開２０００−１８０７０６、特開２０００−７８４７２等で提案した回路である。また、駆動回路ブロック７０２はＡＦ回路ブロック７０１の駆動を行い、ＡＧＣ回路ブロック７０３はＡＦセンサのフォトダイオードの蓄積時間を制御する。電源回路ブロック７０４は後述する比較電圧ＶＢＢをＡＧＣ回路７０３に供給し、マルチプレクサ（ＭＰＸ）７０５はＡＦ回路ブロック７０１の各種出力（最小値信号、最大値信号、ＡＦ像信号）を選択しシリアルに出力する。信号増幅回路７０６はマルチプレクサ（ＭＰＸ）７０５の出力にゲインをかけて出力する。
【０００４】
図９はＡＧＣ回路７０３の具体的な回路図を示す。同図において、７０８は最大値信号用の入力バッファアンプ、７０９は最小値信号用のバッファアンプ、７１０は最大値と最小値の差動出力を行うための差動増幅回路、７１１は差動増幅回路７１０からの差動出力と基準電位（ＶＢＢ）を比較するためのコンパレータ回路である。
【０００５】
次に、従来のオートフォーカス用固体撮像装置の動作シーケンスを図１０のフローチャートを用いて説明する。同図において、まず、最初のリセット期間においてフォトダイオードに蓄積されている電荷のリセットを行う（Ｓ１０１）。リセット終了後、フォトダイオードを蓄積状態にして光電荷の蓄積を開始する（Ｓ１０２）。蓄積開始と同時に全画素或いは一部の画素からの最大値信号と最小値信号のモニタによる蓄積時間制御を行う（Ｓ１０２）。
【０００６】
即ち、ＡＧＣ回路７０３において差動増幅回路７１０で最大値信号と最小値信号の差分演算を行い、コンパレータ回路７１１でその差信号と基準電位（ＶＢＢ）の比較演算を行う。そして、コンパレータ回路７１１の出力が反転するまで蓄積を続け（Ｓ１０３）、コンパレータ回路７１１の出力が反転したところで蓄積を終了する（Ｓ１０４）。但し、蓄積中にシステムで設定された最大蓄積時間に達した場合には、コンパレータ回路７１１の出力が反転しない状態でも、その時点で蓄積を強制的に終了する（Ｓ１０５）。これは、例えば、超低輝度撮影状態の場合、或いは超低コントラスト被写体の場合等である。
【０００７】
次いで、蓄積終了時の差信号のレベルに応じて信号増幅回路７０６のゲインを決定し（Ｓ１０６）、更に、ＡＦ回路からの最小値信号を所定の基準レベルでクランプし（Ｓ１０７）、そのクランプレベルを暗時出力レベルとしてＡＦ像信号を増幅出力する（Ｓ１０８）。
【０００８】
このような蓄積時間制御とゲイン制御により、センサのダイナミックレンジを拡大することで幅広い輝度範囲でのオートフォーカスが可能となる。また、ＡＦセンサの動作シーケンスにおいてリセット動作は数μｓ、蓄積時間は数μｓ〜数１００ｍｓ、読み出しは数１０μｓであるため、ＡＦセンサの消費電力はほぼ蓄積時の消費電流で決まる。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記従来のオートフォーカス用固体撮像装置では、オートゲインコントロールを行うＡＧＣ回路の回路規模が大きく、ＡＦ回路ブロック７０１内に設けられている最小値検出回路と最大値検出回路が蓄積期間中、常に動作しているため、チップサイズの縮小化が困難で、低消費電力化が困難であるといった問題点があった。特に、多点測距用の固体撮像装置においてこのＡＧＣ回路の規模の大型化と消費電力の増加は深刻な問題となっていた。
【００１０】
本発明は、上記従来の問題点に鑑みなされたもので、その目的は、ＡＧＣ回路の規模を小さくでき、消費電力も低減することが可能な固体撮像装置及びそれを用いた撮像装置を提供することにある。
【００１１】
【課題を解決するための手段】
本発明の固体撮像装置は、上記目的を達成するため、光電変換を行う複数の光電変換素子、１つの前記光電変換素子にそれぞれ対応して設けられ、前記光電変換素子からの最大値信号を検出する最大値検出回路及び前記光電変換素子の最小値信号を検出する最小値検出回路、光信号の蓄積時間制御を行う蓄積時間制御回路、蓄積終了時の光電変換素子の出力信号を増幅するゲイン可変型増幅回路を備えた固体撮像装置において、前記蓄積時間制御回路は、前記最大値信号のみで蓄積時間制御を行い、前記蓄積時間制御回路による蓄積終了後に、前記最大値信号及び前記最小値信号を読み出し、当該最大値信号と最小値信号の差信号に応じて前記ゲイン可変型増幅回路のゲインを決定すると共に、前記ゲイン決定後に前記ゲイン可変型増幅回路に前記最小値信号を読み出し、且つ、当該最小値信号をクランプした後、前記ゲイン可変型増幅回路により前記設定されたゲインでＡＦ像信号を増幅出力することを特徴とする。
【００１２】
本発明においては、蓄積時間制御回路の回路規模を縮小でき、チップサイズの縮小化と消費電力の低減が可能となる。また、信号の最小値基準の出力が可能となるため、コントラストの低い被写体においても、信号振幅の大きいＡＦ信号を出力でき、高精度のＡＦ動作が可能となる。また、蓄積期間中は最小値検出回路の動作期間を短縮することにより、更なる消費電力の低減が可能となる。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１４】
（第１の実施形態）
図１は本発明の固体撮像装置の第１の実施形態の構成を示すブロック図である。なお、本実施形態においては電子蓄積型のフォトダイオードを用いており、光が入射するとフォトダイオードの電位は下がる特性を示す。また、本実施形態において最大値信号は電位変化量が最大である信号と定義する。
【００１５】
図１において、１００は半導体チップ（半導体基板）、１０１はＡＦ回路ブロック、１０２は駆動回路ブロック、１０３はＡＧＣ回路ブロック、１０４は電源回路ブロック、１０５はマルチプレクサ（ＭＰＸ）ブロック、１０６はゲイン可変型信号増幅回路ブロックである。これらの回路ブロックは半導体チップ１００上に集積化されている。１０７は外部に設けられたマイクロコンピュータ（マイコン）である。なお、図１では測光を行う測光回路（ＡＥ回路）については省略している。
【００１６】
ＡＦ回路ブロック１０１は、図１に示すようにＡ像（基準部）とＢ像（参照部）との１組の回路ブロックから成っていて、それぞれの回路ブロックはフォトダイオードアレイ、センサアンプアレイ、ノイズ除去回路アレイ、最小値検出回路アレイ、ノイズ除去回路アレイ、最大値検出回路アレイ（信号出力回路アレイを兼ねている）、シフトレジスタ（走査回路）を含んでいる。
【００１７】
フォトダイオードアレイは光電変換を行うＰＮ接合ダイオード、センサアンプアレイはフォトダイオードの光電変換信号を増幅する差動増幅回路、最大値検出回路アレイは差動増幅回路からの信号の最大値を検出するための回路、最小値検出回路アレイは差動増幅回路からの信号の最小値を検出するための回路、シフトレジスタ（走査回路）はセンサ信号をシリアル出力するための回路である。最大値検出回路、最小値検出回路は各々ノイズ除去回路を含んでいる。
【００１８】
これらの構成要素については図２の回路で詳細に説明する。なお、図１ではＡＦ回路ブロック１０１はＡ像（基準部）とＢ像（参照部）の１組の回路ブロックを含んでいるが、これは、少なくとも１組あれば良い。また、ＡＦ回路ブロック１０１におけるＡ像（基準部）とＢ像（参照部）の対により位相差検出による測距を行う。
【００１９】
駆動回路ブロック１０２はマイコン１０７と通信を行い、ＡＦ回路ブロック１０１の駆動を行う。ＡＧＣ回路ブロック１０３はＡＦ回路ブロック１０１内のフォトダイオードの蓄積時間を制御する。電源回路ブロック１０４は後述するように比較電圧ＶＢＢをＡＧＣ回路１０３、基準電圧ＡＲＥＦ１、ＡＲＥＦ２を信号増幅回路１０６に供給する。マルチプレクサ（ＭＰＸ）１０５はＡＦ回路ブロック１０１からの最小値信号、最大値信号、ＡＦ像信号の各出力を選択しシリアルに出力する。信号増幅回路１０６はＭＰＸ１０５の出力にゲインをかけて出力する。
【００２０】
図２は図１のＡＦ回路１０１の具体的な回路を示す回路図である。同図に示すＣＭＯＳリニア型ＡＦセンサは、本出願人が特開２０００−１８０７０６、特開２０００−７８４７２等で提案したＡＦセンサである。なお、図２に示す１つのＡＦセンサユニットが図１のＡ像やＢ像の１つの回路ブロックに対応する。
【００２１】
同図において、１は光電変換を行うＰＮ接合フォトダイオード、２はＰＮフォトダイオード１の電位をＶＲＥＳにリセットするリセット用ＭＯＳトランジスタ、３はＰＮ接合フォトダイオード１で発生した電荷を増幅するための差動増幅回路、４は差動増幅回路３の出力電圧をメモリするためのＭＯＳ容量、５はメモリスイッチ用ＭＯＳトランジスタ、６はＭＯＳ容量４に保持された電荷の増幅読み出しを行うためのソースフォロワ回路である。
【００２２】
ここで、ソースフォロワ回路６の出力を差動増幅回路３にフィードバックすることにより、出力電圧のオフセットバラツキとゲイン低下を抑えることが可能となる。また、７はクランプ容量、８はクランプ電位を入力するためのＭＯＳスイッチであり、６と７でクランプ回路を構成している。９〜１２はスイッチ用ＭＯＳトランジスタ、１３は最小値検出用差動増幅器（最小値検出回路）、１４は最大値検出用差動増幅器（最大値検出回路）であり、それぞれの差動増幅器は電圧フォロワ回路を構成している。
【００２３】
また、１５は最小値出力用ＭＯＳスイッチ、１６は最大値出力用ＭＯＳスイッチ、１７はＯＲゲート、１８、１９は定電流用ＭＯＳトランジスタ、２０は走査回路である。最小値検出回路１３には最終段がＮＭＯＳのソースフォロワ回路、最大値検出回路１４には最終段がＰＭＯＳのソースフォロワ回路が用いられている。２１は画素からのＡＦ信号が出力される共通出力線である。
【００２４】
本回路構成において、最大値検出回路１４と最小値検出回路１３の前段にフィードバック型のノイズクランプ回路を設けることにより、フォトダイオード１で発生するリセットノイズと、センサアンプ、最大値検出回路１４、最小値検出回路１３で発生するFPNの除去が可能となっている。また、最終出力段にソースフォロワ形式である電圧フォロワ回路が画素毎に設けられ、最大値出力時には各電圧フォロワの出力段の定電流源をオフにして、定電流源に接続された出力線に共通接続することにより映像信号の最大値を得ることができる。また、ＡＦ像信号出力時には、各電圧フォロワの出力段の定電流源をオンにして、各電圧フォロワ回路を順次出力線に接続することにより、シリアルな映像信号を得ることができる。この動作により、最大値検出回路とＡＦ像信号出力回路が兼用となるため、チップの小型化が可能となる。
【００２５】
図３はＡＧＣ回路１０３の具体的な回路図を示す。同図において、１０８はＡＦ回路ブロックからの最大値信号の入力バッファアンプ、１０９はバッファアンプ１０８からの最大値信号と電源回路１０４からの比較電位ＶＢＢを比較するためのコンパレータ回路である。本実施形態では、図３に示すようにＡＧＣ回路１０３の回路規模が図９の従来例の回路規模と比較して大幅に簡単化されていることが分かる。即ち、図９の最小値信号用のバッファアンプ７０９、差動増幅アンプ７１０、抵抗器が不要となっており、その分構成が簡単化されている。これは、後述するように蓄積時間制御を最大値信号のみを用いて行うためである。
【００２６】
図４はゲイン可変型信号増幅回路１０６の具体的な回路図を示す。同図において、１１０はＡＦ回路ブロックからの信号の入力バッファアンプ、１１１は初段増幅回路、１１２は次段増幅回路である。ゲインは初段増幅回路１１１のゲインと次段増幅回路１１２のゲインの組み合わせで設定される。また、各増幅回路の入力段にクランプ回路を設けて、アンプのオフセット除去を可能としている。
【００２７】
前段の増幅回路１１１のクランプ回路はコンデンサＣ１とスイッチ素子Ｓ１から成り、次段の増幅回路１１２のクランプ回路はコンデンサＣ２とスイッチ素子Ｓ４から成っている。なお、図４のＲ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６は抵抗器、Ｓ２、Ｓ３、Ｓ５〜Ｓ８はスイッチ素子である。これらの抵抗器とスイッチ素子はゲイン設定に用いられる。また、図４に示す基準電圧ＡＲＥＦ１、ＡＲＥＦ２はそれぞれ電源回路１０４から供給される。
【００２８】
次に、図５のフローチャートを用いて本実施形態の動作について説明する。なお、ＡＦ回路の制御は駆動回路１０２からの制御信号により行う。図５において、まず、最初のリセット期間においてフォトダイオード１に蓄積されている電荷のリセットを行う（Ｓ１０１）。これは、マイコン１０７の制御に基づいて駆動回路１０２からの制御信号によりリセット用ＭＯＳトランジスタ２をオンすることによって行う。
【００２９】
リセット終了後、フォトダイオード１を蓄積状態にして光電荷の蓄積を開始する（Ｓ１０２）。また、蓄積開始と同時に全画素或いは一部の画素からの最大値信号のモニタによる蓄積時間制御を行う（Ｓ１０２）。即ち、ＡＧＣ回路１０３において最大値信号と電源回路１０４からの基準電圧ＶＢＢの比較演算をコンパレータ回路１０９で行い（Ｓ１０３）、コンパレータ回路１０９の出力が反転したところで蓄積を終了する（Ｓ１０４）。
【００３０】
但し、システムで設定された最大蓄積時間に達した場合には、コンパレータ出力が反転しない状態でも、その時点で蓄積を終了する（Ｓ１０５）。これは、例えば、超低輝度撮影状態の場合等である。蓄積期間中は最小値検出回路１３のバイアスをオフすることで消費電流の低減を行う。これは、例えば、最小値検出回路のような増幅回路には定電流回路が設けられているので、この定電流回路のバイアスをオフすることで最小値検出回路の電流をオフすることで実現可能である。
【００３１】
蓄積動作を終了すると、信号増幅回路１０６のゲイン設定を行う。本実施形態の場合、ゲイン設定は外付けのマイコン１０７で行う。具体的には、先ず、ＡＦセンサから最小値信号と最大値信号をマイコン１０７へ読み出す（Ｓ１０６）。マイコン１０７では最小値信号と最大値信号の差動演算を行い、その演算結果を基にしたゲイン判定を行う。具体的には、最小値信号と最大値信号の差分に応じてゲイン判定を行い、差分が大きいほどゲインを小さく、差分が小さいほどゲインを大きくするというようにゲインの判定を行う。
【００３２】
マイコン１０７はゲインの演算処理を終了すると、駆動回路１０２を介して信号増幅回路１０６にゲイン設定通信を行い、信号増幅回路１０６のゲイン設定を行う（Ｓ１０７）。ゲインの設定は図４の増幅回路においてゲイン判定結果に応じてスイッチ素子Ｓ２〜Ｓ３、或いはスイッチ素子Ｓ５〜Ｓ８のうちオンするスイッチ素子を選択し、増幅回路１１１、１１２の帰還抵抗器の抵抗値を選択することで行う。なお、このゲイン設定は、×１,×２,×４,×８,×１６,×３２のように２倍毎に設定するのがシステムにおいて好ましい。
【００３３】
信号増幅回路１０６のゲインを設定すると、ＡＦ像信号の読み出し動作を行う。これは、先ず、最小値信号の読み出しを行い、図４の回路において初段のクランプ回路のスイッチ素子Ｓ１と次段のクランプ回路のスイッチ素子Ｓ４をオンし、それぞれ基準電圧ＡＲＥＦ１、ＡＲＥＦ２にクランプする（Ｓ１０８）。その後、スイッチ素子Ｓ１、Ｓ４をオフしてＡＦ像信号をＡＦ回路ブロックから読み出し、増幅回路１１１、１１２で設定されたゲインを掛けてＡＦ像信号のシリアル出力を行う（Ｓ１０９）。
【００３４】
最終的なＡＦ出力信号は、
ＡＦ出力信号＝ＡＲＥＦ２＋ＧAGC×(ＳIN−ＳMIN)
となる。ここで、ＧAGCはＡＧＣゲイン（増幅回路１１１と１１２のゲイン）、ＳINはＡＦ回路ブロックから信号増幅回路へ入力されるＡＦ像信号、ＳMINはＡＦ像信号の最小値信号電圧である。
【００３５】
このように本実施形態では、最大値信号のみによる蓄積時間制御が終了した後に、最小値信号と最大値信号を再度読み出して、その最大値信号と最小値信号の差信号に応じて外部のマイコン１０７によりＡＧＣゲインを決定することにより、コントラストの高い（最大値と最小値の差が大きい）ＡＦ像信号を得ることが可能となる。これは、高輝度撮影下の低コントラストな被写体像のオートフォーカスを行う場合に、特に絶大な効果を発揮する。また、蓄積期間中は最小値検出回路の動作は必要なく、動作するのはゲイン決定のための読み出し時の短期間のみであるため、消費電力を従来よりも大幅に低減できることも特徴である。
【００３６】
更に、本実施形態では、ＡＦセンサはＣＭＯＳセンサで構成されているため、各種のＣＭＯＳ回路（アナログ、ディジタル）との整合性も良く、各種周辺回路をオンチップによるインテリジェント化も同時に可能となる。このように本実施形態では、従来と同等の測距性能でありながらチップ面積が小さい低消費電力のオートフォーカス用固体撮像装置を実現できる。なお、本発明はＣＭＯＳセンサのみならず、例えば、ＣＣＤ、ＢＡＳＩＳ、ＳＩＴ、ＣＭＤ、ＡＭＩ等にも応用可能である。
【００３７】
（第２の実施形態）
図６は本発明の固体撮像装置の第２の実施形態を示す回路ブロック図である。なお、図６では第１の実施形態と同一部分は同一符号を付けて説明を省略する。第１の実施形態ではマイコン１０７がゲイン判定を行うと説明したが、本実施形態では半導体チップ１００上にゲイン判定用のゲイン判定回路１１３を設けている。その他の構成は、第１の実施形態と同様である。
【００３８】
本実施形態では、第１の実施形態において外部マイコン１０７に搭載していたゲイン判定機能（ゲイン判定回路１１３）をＡＦセンサ上にオンチップさせているので、マイコン側の負荷を低減することができる。但し、ＡＦセンサの消費電流とチップサイズがトレードオフとなるため、マイコン１０７側に演算機能がない場合や、マイコン性能が低い場合に、本実施形態の構成を採用することが望ましい。
【００３９】
ここで、第１、第２の実施形態において蓄積時間を制御するための最大値信号の対象とする画素数、ゲイン設定を制御するための最小値信号の対象とする画素数は、使用するＡＦシステムに合わせて以下の様に設定するのが良い。
（１）最大値検出を全画素、最小値検出を中央付近の画素
（２）最大値検出を中央付近の画素、最小値検出も中央付近の画素
（３）最大値検出を全画素、最小値検出も全画素
（４）最大値検出を中央付近の画素、最小値検出を全画素
このような設定は配線の接続で簡単に変更可能のため、カメラ側の設計要求に応じて設計すればよい。従って、上記実施形態の固体撮像装置において蓄積時間とゲイン設定の対象となる画素領域のレイアウトの自由度の高い設計が可能となる。
【００４０】
（第３の実施形態）
次に、第１、第２の実施形態で説明した固体撮像装置を用いた撮像装置について説明する。図７は第３の実施形態を説明するための固体撮像装置をレンズシャッタディジタルコンパクトカメラ（撮像装置）に用いた場合の一実施形態を示すブロック図である。図７において、２０１はレンズのプロテクトとメインスイッチを兼ねるバリア、２０２は被写体の光学像を固体撮像素子２０４に結像するレンズ、２０３はレンズ２０２を通った光量を可変するための絞り、２０４はレンズ２０２で結像された被写体を画像信号として取り込むための固体撮像素子である。
【００４１】
また、２０５は上記第１、第２の実施形態で説明した固体撮像装置である。これは、例えば、図１の実施形態のものを用いるものとする。また、ここでは２０４の固体撮像素子と区別するため測光測距用固体撮像装置という。２０６は固体撮像素子２０４や測光測距用固体撮像装置２０５から出力される画像信号、測光信号、測距信号をアナログ−ディジタル変換するＡ／Ｄ変換器である。
【００４２】
２０８はＡ／Ｄ変換器２０７より出力された画像データに各種の補正を行ったりデータを圧縮する信号処理部、２０９は固体撮像素子２０４、撮像信号処理回路２０６、Ａ／Ｄ変換器２０７、信号処理部２０８等に各種タイミング信号を出力するタイミング発生部、２１０は各種演算とカメラ全体を制御する全体制御・演算部、２１１は画像データを一時的に記憶するためのメモリ部である。
【００４３】
更に、２１２は記録媒体に記録または読み出しを行うためのインターフェース部、２１３は画像データの記録または読み出しを行うための半導体メモリ等の着脱可能な記録媒体、２１４は外部コンピュータ等と通信するためのインターフェース部である。
【００４４】
次に、このようなレンズシャッタディジタルコンパクトカメラの撮影時の動作について説明する。バリア２０１がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、更にＡ／Ｄ変換器２０７等の撮像系回路の電源がオンされる。
【００４５】
固体撮像装置２０５のＡＦ回路ブロックから出力された信号をもとに三角測距法により被写体までの距離の演算を全体制御・演算部２１０で行う。その後、レンズ２０２の繰り出し量を算出し、レンズ２０２を所定の位置まで駆動して合焦させる。
【００４６】
次いで、露光量を制御するために、固体撮像装置２０５のＡＥセンサから出力された信号をＡ／Ｄ変換器２０７で変換した後、信号処理部２０８に入力し、そのデータを基に露出の演算を全体制御・演算部２１０で行う。この測光を行った結果により明るさを判断し、その結果に応じて全体制御・演算部２１０は絞り２０３とシャッタスピードを調節する。
【００４７】
その後、露光条件が整った後に固体撮像素子２０４での本露光が始まる。露光が終了すると、固体撮像素子２０４から出力された画像データはＡ／Ｄ変換器２０７でＡ−Ｄ変換され、信号処理部２０８を通り全体制御・演算部２１０によりメモリ部２１１に書き込まれる。その後、メモリ部２１１に蓄積されたデータは全体制御・演算部２１０の制御により記録媒体制御Ｉ／Ｆ部２１２を通り着脱可能な記録媒体２１３に記録される。また、外部Ｉ／Ｆ部２１４を通り直接コンピュータ等に入力してもよい。なお、本発明の固体撮像装置はディジタルコンパクトカメラだけでなく、銀塩カメラ等にも使用できる。
【００４８】
【発明の効果】
以上説明したように本発明によれば、蓄積時間制御は最大値信号のみを用いて行い、ゲイン制御は最小値信号と最大値信号を用いて行うことにより、小規模且つ低消費電力の回路でＡＧＣ動作を行う固体撮像装置を実現することができる。従って、本発明の固体撮像装置を用いることにより、オートフォーカスカメラの小型化と低価格化を実現することができる。また、低コントラスト被写体像に対してもオートフォーカスが可能な高性能コンパクトカメラを実現でき、更に、固体撮像装置の低消費電力化により従来よりも電池寿命が長い使い勝手の良いオートフォーカスカメラを同時に実現することができる。
【図面の簡単な説明】
【図１】本発明の固体撮像装置の第１の実施形態の構成を示す図である。
【図２】図１の実施形態のＡＦ回路を示す回路図である。
【図３】図１の実施形態のＡＧＣ回路を示す回路図である。
【図４】図１の実施形態の信号増幅回路を示す回路図である。
【図５】図１の実施形態の動作を示すフローチャートである。
【図６】本発明の第２の実施形態の構成を示す図である。
【図７】本発明の固体撮像装置を用いた撮像装置の一実施形態を示すブロック図である。
【図８】従来例のオートフォーカス用固体撮像装置を示す図である。
【図９】図８の装置に用いられるＡＧＣ回路を示す回路図である。
【図１０】図８の従来装置の動作を示すフローチャートである。
【符号の説明】
１ ＰＮ接合フォトダイオード
２ リセットＭＯＳトランジスタ
３ ＣＭＯＳ差動増幅回路
４ ＭＯＳ容量
５ メモリスイッチ用ＭＯＳトランジスタ
６ ソースフォロワ回路
７ クランプ容量
８ クランプＭＯＳスイッチ
９〜１２ ＭＯＳスイッチ
１３ 最小値検出回路
１４ 最大値検出回路
１５、１６ ＭＯＳスイッチ
１７ ＯＲ回路
１８、１９ 定電流ＭＯＳトランジスタ
２０ 走査回路
２１ 共通出力線
１００ 半導体チップ
１０１ ＡＦ回路ブロック
１０２ 駆動回路ブロック
１０３ ＡＧＣ回路ブロック
１０４ 電源回路ブロック
１０５ マルチプレクサ（ＭＰＸ）ブロック
１０６ ゲイン可変型信号増幅回路ブロック
１０７ マイコン
１０８ 入力バッファアンプ
１０９ コンパレータ回路
１１０ 入力バッファアンプ
１１１、１１２ 増幅回路
１１３ ゲイン判定回路
２０２ レンズ
２０３ 絞り
２０４ 固体撮像素子
２０５ 測光測距用固体撮像装置
２０６ 撮像信号処理回路
２０７ Ａ／Ｄ変換器
２０８ 信号処理部
２１０ 全体制御・演算部
２１１ メモリ部
２１３ 記録媒体
Claims (7)
- 光電変換を行う複数の光電変換素子、１つの前記光電変換素子にそれぞれ対応して設けられ、前記光電変換素子からの最大値信号を検出する最大値検出回路及び前記光電変換素子の最小値信号を検出する最小値検出回路、光信号の蓄積時間制御を行う蓄積時間制御回路、蓄積終了時の光電変換素子の出力信号を増幅するゲイン可変型増幅回路を備えた固体撮像装置において、
前記蓄積時間制御回路は、前記最大値信号のみに基づいて蓄積時間制御を行い、前記蓄積時間制御回路による蓄積終了後に、前記最大値信号及び前記最小値信号を読み出し、当該最大値信号と最小値信号の差分に応じて前記ゲイン可変型増幅回路のゲインを決定すると共に、
前記ゲイン決定後に前記ゲイン可変型増幅回路に前記最小値信号を読み出し、且つ、当該最小値信号をクランプした後、前記ゲイン可変型増幅回路により前記設定されたゲインでＡＦ像信号を増幅出力することを特徴とする固体撮像装置。 - 前記ゲイン可変型増幅回路は、前記最小値信号を基準として信号出力を行うことを特徴とする請求項１に記載の固体撮像装置。
- 前記最大値信号は全ての光電変換素子からの検出結果であり、最小値信号は一部の光電変換素子からの検出結果であることを特徴とする請求項１又は２に記載の固体撮像装置。
- 前記光電変換素子、前記最大値検出回路、前記最小値検出回路を含む固体撮像装置は、ＭＯＳトランジスタで構成され、光電荷の非破壊読み出しとリアルタイム蓄積時間制御が可能であることを特徴とする請求項１乃至３のいずれか１項に記載の固体撮像装置。
- 前記最小値検出回路は、蓄積期間中において非動作状態となっていることを特徴とする請求項１乃至４のいずれか１項に記載の固体撮像装置。
- 前記固体撮像装置は、位相差検出型オートフォーカスを行うための固体撮像装置であることを特徴とする請求項１乃至５のいずれか１項に記載の固体撮像装置。
- 請求項１乃至６のいずれか１項に記載の固体撮像装置と、被写体像を検出する固体撮像素子と、前記固体撮像素子へ光を結像するレンズと、前記固体撮像装置からの信号に基づき測光制御及び測距制御を行う信号処理回路と、を有することを特徴とする撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002020358A JP4280446B2 (ja) | 2002-01-29 | 2002-01-29 | 固体撮像装置及びそれを用いた撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002020358A JP4280446B2 (ja) | 2002-01-29 | 2002-01-29 | 固体撮像装置及びそれを用いた撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003222786A JP2003222786A (ja) | 2003-08-08 |
| JP4280446B2 true JP4280446B2 (ja) | 2009-06-17 |
Family
ID=27743871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002020358A Expired - Fee Related JP4280446B2 (ja) | 2002-01-29 | 2002-01-29 | 固体撮像装置及びそれを用いた撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4280446B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5032750B2 (ja) * | 2005-04-01 | 2012-09-26 | キヤノン株式会社 | Ａｆセンサ及びそれを用いたカメラ |
| JP4659876B2 (ja) * | 2008-11-28 | 2011-03-30 | キヤノン株式会社 | 固体撮像装置及びカメラシステム |
| JP5274420B2 (ja) * | 2009-09-24 | 2013-08-28 | キヤノン株式会社 | 光電変換装置および撮像システム |
| JP5733970B2 (ja) | 2010-01-15 | 2015-06-10 | キヤノン株式会社 | 焦点検出装置 |
| JP5460465B2 (ja) * | 2010-05-25 | 2014-04-02 | キヤノン株式会社 | 光電変換装置および撮像システム |
| JP2012195851A (ja) * | 2011-03-17 | 2012-10-11 | Canon Inc | 固体撮像装置 |
| JP5917051B2 (ja) * | 2011-09-08 | 2016-05-11 | キヤノン株式会社 | 半導体装置 |
| JP6077872B2 (ja) | 2013-02-06 | 2017-02-08 | キヤノン株式会社 | 焦点検出装置及びその制御方法 |
| JP6257396B2 (ja) * | 2014-03-18 | 2018-01-10 | キヤノン株式会社 | 焦点検出装置及びその制御方法、プログラム、記憶媒体 |
-
2002
- 2002-01-29 JP JP2002020358A patent/JP4280446B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003222786A (ja) | 2003-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4804027B2 (ja) | 焦点検出用固体撮像装置 | |
| US8553101B2 (en) | Solid-state image sensing device and image sensing system | |
| JP3796412B2 (ja) | 撮像装置 | |
| US7355647B2 (en) | Image pickup apparatus | |
| US6973265B2 (en) | Solid state image pick-up device and image pick-up apparatus using such device | |
| JP3890207B2 (ja) | 撮像装置および撮像システム | |
| JP4280446B2 (ja) | 固体撮像装置及びそれを用いた撮像装置 | |
| US8948584B2 (en) | Photoelectric conversion device and camera system | |
| JP4086514B2 (ja) | 光電変換装置及び撮像装置 | |
| JP5247299B2 (ja) | 光センサ、測光装置及びカメラシステム | |
| JP4637029B2 (ja) | 撮像装置及びその制御方法 | |
| JP2007013362A (ja) | 撮像装置及び撮像方法 | |
| JP4708849B2 (ja) | 固体撮像装置の駆動方法 | |
| JP2003107340A (ja) | 測光測距用固体撮像装置及びそれを用いた撮像装置 | |
| JP4072450B2 (ja) | Ａｅａｆ用固体撮像装置 | |
| JP4040312B2 (ja) | 固体撮像素子及び撮像装置 | |
| JP4928102B2 (ja) | 焦点検出用固体撮像装置、及び同固体撮像装置を用いたカメラ | |
| JP5376966B2 (ja) | 撮像素子及び撮像装置 | |
| JP4566793B2 (ja) | 撮像素子 | |
| JP4006363B2 (ja) | Ａｅａｆ用センサ及びそれを用いたカメラ | |
| JP4500849B2 (ja) | Ａｅａｆ用固体撮像装置 | |
| JP2008300931A (ja) | 撮像装置 | |
| JP5518025B2 (ja) | 光電変換装置及び撮像装置 | |
| JP2006134928A (ja) | 光電変換装置、測光自動焦点用光電変換装置、及び撮像装置 | |
| JP3728113B2 (ja) | 光電変換装置及びそれを用いたオートフォーカスカメラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090302 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090316 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4280446 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |